JPH0510799B2 - - Google Patents
Info
- Publication number
- JPH0510799B2 JPH0510799B2 JP22365583A JP22365583A JPH0510799B2 JP H0510799 B2 JPH0510799 B2 JP H0510799B2 JP 22365583 A JP22365583 A JP 22365583A JP 22365583 A JP22365583 A JP 22365583A JP H0510799 B2 JPH0510799 B2 JP H0510799B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal
- static electricity
- circuit
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005611 electricity Effects 0.000 claims description 30
- 230000003068 static effect Effects 0.000 claims description 30
- 230000006378 damage Effects 0.000 claims description 20
- 230000002265 prevention Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
- Emergency Protection Circuit Devices (AREA)
- Elimination Of Static Electricity (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路を用いた電子回路一般に関
して電源供給線および入出力信号線等を通して外
部から侵入する静電気パルスに対し上記回路を保
護する静電破壊防止装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to general electronic circuits using integrated circuits, and is directed to an electrostatic charge protection system that protects the circuits from electrostatic pulses that enter from the outside through power supply lines, input/output signal lines, etc. This relates to a destruction prevention device.
従来例の構成とその問題点
近年、電子機器の高集積化、低消費電力化に伴
い、その内部に使用される各回路ユニツトの静電
破壊に対しても高信頼性が要求されている。Conventional Structures and Their Problems In recent years, as electronic equipment becomes more highly integrated and consumes less power, each circuit unit used therein is required to have high reliability against electrostatic damage.
以下図面を参照しながら従来の静電破壊防止装
置について説明する。 A conventional electrostatic damage prevention device will be described below with reference to the drawings.
第1図、第2図、第3図は従来の静電破壊防止
装置の回路図であり、第1図はRCトラツプを用
いた回路、第2図はサージ吸収素子を用いた回
路、第3図はスパークギヤツプを設けた回路であ
るが、第1図および第2図は、最も汎用的な静電
破壊防止装置であり、1は外部回路と接続するた
めの入出力端子、2は回路内部の素子に結合され
る配線、3は抵抗素子、4はコンデンサ、5はサ
ージ吸収素子である。 Figures 1, 2, and 3 are circuit diagrams of conventional electrostatic damage prevention devices. Figure 1 is a circuit using an RC trap, Figure 2 is a circuit using a surge absorption element, and Figure 3 is a circuit diagram using a surge absorbing element. The figure shows a circuit with a spark gap, but Figures 1 and 2 show the most general-purpose electrostatic damage prevention device. 1 is an input/output terminal for connecting to an external circuit, and 2 is an internal terminal of the circuit. Wiring coupled to the elements includes a resistance element 3, a capacitor 4, and a surge absorption element 5.
第1図において、端子1に静電気が印加された
場合、静電気の過渡的な電圧レベルは、抵抗素子
3の抵抗値と、コンデンサ4の容量値によつて積
分されるため、配線2の電位は集積回路等を静電
破壊に至らしめる程度には、ほとんど上昇しな
い。 In FIG. 1, when static electricity is applied to terminal 1, the transient voltage level of static electricity is integrated by the resistance value of resistor element 3 and the capacitance value of capacitor 4, so the potential of wiring 2 is It hardly increases to the extent that it causes electrostatic damage to integrated circuits, etc.
また第2図において、端子1に静電気が印加さ
れた場合、静電気の過渡的な電圧レベルはサージ
吸収素子5によつて吸収されるため、配線2の電
位は上昇することなく、配線2に接続される集積
回路は、静電気から守られるものである。 In addition, in FIG. 2, when static electricity is applied to terminal 1, the transient voltage level of static electricity is absorbed by surge absorbing element 5, so the potential of wiring 2 does not increase and it is connected to wiring 2. The integrated circuits used are protected from static electricity.
ただし、上記第1図および第2図の回路を用い
た場合、それを実装する配線基板の寸法が大きく
なることや、入出力端子が多く形成されている回
路においては、素子数が多くなることから、小形
化を要求されているユニツトにおいては採用しが
たいため、従来として第3図の構成を用いてい
た。その動作を以下に説明する。第3図において
6は数KΩ程度の抵抗素子、7は外部回路と接続
するための入出力端子、8は集積回路に結合され
る配線、9はスパークギヤツプ部、10は集積回
路、11は集積回路10の内部に形成される静電
破壊防止のためのダイオードの逆バイアスによる
5〜10PF程度のコンデンサ、12は集積回路1
0の内部の配線である。入出力端子7に対アース
の静電気(以下全て人体の容量とほぼ同等と思わ
れる250PFチヤージとする)が印加された際、そ
の静電気の電圧レベルが300〜500Vの場合におい
ては、静電気のエネルギーが少ないために、静電
気はスパークギヤツプ部9でスパークを起こさ
ず、配線8の電位は、静電気の電圧レベル300〜
500Vまで上がるが、配線8に結合される、集積
回路10はその内部に静電破壊保護回路であるコ
ンデンサ11が内蔵されているので、300〜500V
の静電耐圧を素子内部で有しており、静電破壊に
至ることはない。 However, if the circuits shown in Figures 1 and 2 above are used, the dimensions of the wiring board on which they are mounted will increase, and the number of elements will increase in circuits with many input/output terminals. Therefore, it is difficult to adopt it in a unit that requires miniaturization, so the configuration shown in FIG. 3 has been conventionally used. Its operation will be explained below. In Fig. 3, 6 is a resistive element of several kilohms, 7 is an input/output terminal for connecting to an external circuit, 8 is a wiring connected to an integrated circuit, 9 is a spark gap part, 10 is an integrated circuit, and 11 is an integrated circuit. 10 is a capacitor of about 5 to 10 PF with reverse bias of a diode to prevent electrostatic damage, and 12 is an integrated circuit 1.
This is the internal wiring of 0. When static electricity (hereinafter referred to as 250PF charge, which is considered to be approximately equivalent to the capacity of the human body) is applied to the input/output terminal 7, the energy of the static electricity is 300 to 500 V. Because the static electricity is small, it does not cause a spark in the spark gap part 9, and the potential of the wiring 8 is lower than the static electricity voltage level of 300~
However, since the integrated circuit 10 connected to the wiring 8 has a built-in capacitor 11 which is an electrostatic damage protection circuit, the voltage will rise to 300 to 500V.
It has an electrostatic withstand voltage inside the device, and will not cause electrostatic damage.
また、電圧レベルが3〜5KV程度以上の静電
気が印加された場合において、配線8の電位は、
抵抗素子6が数KΩの抵抗値を有しているため、
静電破壊防止のためのコンデンサ11が絶縁破壊
を起こすまでは上がらず、かつ抵抗素子6の両端
の半田付部間の配線基板上の絶縁部は3.5mm程度
の距離があり、端子7のスパークギヤツプ部9の
配線基板上の絶縁部間隔は、通常の配線基板で可
能な最小値0.5mmでさらに鋭利な形状で設けられ
ているため、静電気は対アースにおいて、インピ
ーダンスの低いスパークギヤツプ部9でスパーク
を起こす。 In addition, when static electricity with a voltage level of about 3 to 5 KV or more is applied, the potential of the wiring 8 is
Since the resistance element 6 has a resistance value of several kilohms,
The capacitor 11 for preventing electrostatic discharge does not rise until dielectric breakdown occurs, and there is a distance of about 3.5 mm between the soldered parts on the wiring board at both ends of the resistor element 6, and the spark gap of the terminal 7 The distance between the insulating parts on the wiring board of section 9 is 0.5 mm, the minimum value possible on a normal wiring board, and the gap is sharper, so that static electricity is caused by sparks in the spark gap section 9, which has low impedance with respect to ground. wake up
上記理由により、第3図において、抵抗素子6
に数KΩの抵抗値を有したものを使用すれば、端
子7に電圧レベル20KVの静電気を印加しても集
積回路10は静電破壊に至らなかつた。 For the above reason, in FIG.
If a resistor having a resistance value of several kilohms is used, even if static electricity at a voltage level of 20 kV is applied to the terminal 7, the integrated circuit 10 will not be damaged by static electricity.
また、第4図は第3図の構成を使用したユニツ
トの斜視図であり、13は配線基板、14はアー
スと接続された金属ケース、15は電源電圧供給
のための引き出し線、16はアースの引き出し
線、17は入出力信号のための引き出し線であ
る。第5図は配線基板13の拡大図であり、1
8,19,20は抵抗素子、21は電源電圧端
子、22はアース端子、23は入出力信号端子、
24は入出力信号端子のスパークギヤツプ部、2
5は電源電圧端子のスパークギヤツプ部であり。
端子21は引き出し線15と、端子22は引き出
し線16と、端子23は引き出し線17と接続さ
れるものとする。配線基板13はアースと接続さ
れた金属ケース14に全ておおわれているため、
対アースの静電気から保護されており、端子2
1,23のみを第3図の方法で対アースの静電気
から保護することにより、配線基板13は上記説
明より20KV程度の静電耐圧対策を図ることがで
きる。 Fig. 4 is a perspective view of a unit using the configuration shown in Fig. 3, in which 13 is a wiring board, 14 is a metal case connected to the ground, 15 is a lead wire for supplying power voltage, and 16 is a ground. The lead line 17 is a lead line for input/output signals. FIG. 5 is an enlarged view of the wiring board 13.
8, 19, 20 are resistance elements, 21 is a power supply voltage terminal, 22 is a ground terminal, 23 is an input/output signal terminal,
24 is the spark gap part of the input/output signal terminal, 2
5 is the spark gap part of the power supply voltage terminal.
It is assumed that the terminal 21 is connected to the lead wire 15, the terminal 22 is connected to the lead wire 16, and the terminal 23 is connected to the lead wire 17. Since the wiring board 13 is completely covered by the metal case 14 connected to ground,
Terminal 2 is protected from static electricity to earth.
By protecting only the circuit boards 1 and 23 from static electricity with respect to the ground using the method shown in FIG. 3, the wiring board 13 can be provided with an electrostatic withstand voltage of about 20 KV as explained above.
しかしながら、上記のような構成においては、
回路構成上、数mA以上の電流値が必要な集積回
路に、電源電圧を供給する場合、抵抗素子18,
19に数KΩ程度の抵抗素子を使用することは、
その抵抗素子18,19の両端に大きな電圧降下
を発生させることになり、集積回路に必要な電源
電圧を供給できなくなるため、上記抵抗素子1
8,19は使用する集積回路の回路構成により、
100Ω以下のインピーダンスを有したものに限ら
れてしまう場合が多くある。 However, in the above configuration,
When supplying power supply voltage to an integrated circuit that requires a current value of several mA or more due to its circuit configuration, the resistor element 18,
Using a resistance element of several kilohms for 19.
A large voltage drop will be generated across the resistive elements 18 and 19, making it impossible to supply the power supply voltage necessary to the integrated circuit.
8 and 19 depend on the circuit configuration of the integrated circuit used,
In many cases, it is limited to those with an impedance of 100Ω or less.
つまり、第3図において抵抗素子6に100Ω以
下の抵抗値を有したものを使用した場合になるの
であるが、その際、端子7に対アース静電気を印
加すると、その静電気の電圧レベルが3KV程度
であつても、抵抗素子6の有する抵抗値が低いた
めに配線8の電位が上昇し、静電破壊防止のため
のコンデンサ11が軽い絶縁破壊を一時的に起こ
してしまうため、配線8の電位は瞬時にアース電
位となり、それがトリガ作用を誘動し、静電気は
抵抗素子6の表面上を通過し、集積回路10の内
部の配線12に接続される集積回路10の内部回
路が、静電破壊を起こすという問題点を有してい
た。 In other words, in Fig. 3, when resistor element 6 is used with a resistance value of 100Ω or less, when static electricity is applied to terminal 7, the voltage level of the static electricity is about 3KV. Even if the resistance value of the resistance element 6 is low, the potential of the wiring 8 increases, and the capacitor 11 for preventing electrostatic discharge damage temporarily causes a slight dielectric breakdown, so the potential of the wiring 8 increases. instantaneously becomes ground potential, which induces a trigger action, and the static electricity passes over the surface of the resistive element 6, and the internal circuit of the integrated circuit 10 connected to the internal wiring 12 of the integrated circuit 10 is exposed to the static electricity. This had the problem of causing destruction.
発明の目的
本発明は、集積回路を用いた電子回路一般に関
して電源供給線および入出力信号線等を通して外
部から侵入する静電気パルスに対し上記回路を保
護することを可能とする静電破壊防止装置を提供
することを目的とするものである。OBJECTS OF THE INVENTION The present invention provides an electrostatic damage prevention device that can protect general electronic circuits using integrated circuits from electrostatic pulses that enter from the outside through power supply lines, input/output signal lines, etc. The purpose is to provide
発明の構成
上記目的を達成するために本発明の静電破壊防
止装置は、配線基板上で外部回路と接続される端
子と集積回路が、抵抗素子を介して接続されると
ともに、上記抵抗素子の下方の上記配線基板上に
上記抵抗素子表面を通過する静電気をスパークさ
せてアース側に逃がすアース配線を設けることに
より、高信頼性の静電耐圧対策が行われるもので
ある。Composition of the Invention In order to achieve the above object, the electrostatic breakdown prevention device of the present invention is such that a terminal connected to an external circuit on a wiring board and an integrated circuit are connected via a resistive element, and the integrated circuit is connected via a resistive element. A highly reliable electrostatic withstand voltage measure is taken by providing a ground wiring on the lower wiring board that causes static electricity passing through the surface of the resistor element to spark and escape to the ground side.
実施例の説明
以下、本発明の一実施例について図面第6図、
第7図を参照しながら説明する。第6図は本発明
の静電破壊防止装置の回路構成を示し、26は数
10Ω程度の抵抗値を有した抵抗素子、27は外部
回路と接続するための入出力端子、28は集積回
路に結合される配線、29はアース配線である。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.
This will be explained with reference to FIG. Figure 6 shows the circuit configuration of the electrostatic damage prevention device of the present invention, where 26 is a number.
A resistive element having a resistance value of about 10Ω, 27 an input/output terminal for connection to an external circuit, 28 a wiring connected to the integrated circuit, and 29 a ground wiring.
第7図は上記回路構成を具体化した回路実装基
板の要部を示しており、30は配線基板、31,
32,33は抵抗素子であり、この抵抗素子3
1,32の一端は電源電圧端子34側に接続さ
れ、抵抗素子33の一端は入出力端子側に接続さ
れるとともに、これら抵抗素子31,32,33
の他端は集積回路39などに接続される他の配線
38にそれぞれ接続されている。 FIG. 7 shows the main parts of a circuit mounting board embodying the above circuit configuration, 30 is a wiring board, 31,
32 and 33 are resistance elements, and this resistance element 3
1 and 32 are connected to the power supply voltage terminal 34 side, and one end of the resistance element 33 is connected to the input/output terminal side, and these resistance elements 31, 32, 33
The other ends are respectively connected to other wirings 38 connected to an integrated circuit 39 or the like.
37a,37b,37c,37dは配線基板3
0上に設けたアース配線であり、アース配線37
a,37dは抵抗素子31,32,33の下方
に、アース配線37b,37cは抵抗素子31,
32,33と他の配線38との間に形成されてい
る。 37a, 37b, 37c, 37d are wiring boards 3
This is the ground wiring provided on the ground wiring 37.
a, 37d are below the resistance elements 31, 32, 33, and ground wirings 37b, 37c are below the resistance elements 31, 33.
32 and 33 and another wiring 38.
さらに第7図の配線基板30は第4図と同様に
全体をアースに接続された金属ケースに被われて
いる。 Further, the wiring board 30 in FIG. 7 is entirely covered by a metal case connected to ground, similar to FIG. 4.
以上のように構成された静電破壊防止装置につ
いて以下その動作を説明する。 The operation of the electrostatic damage prevention device configured as described above will be described below.
第7図において、集積回路39は常時10mA程
度の電流が必要な回路構成になつているため、電
源配線に挿入される抵抗素子31,32は、数
10Ωの抵抗値を有しているものを使用した。ま
た、抵抗素子33は入出力信号の配線に挿入され
るのであるが、今回の実施例においては回路構成
上支障がないため、10KΩ程度の抵抗値を有して
いるものを使用した。電源電圧端子34、入出力
信号端子36に電圧レベル300〜500Vの対アース
静電気を印加した場合、静電気はエネルギーが少
ないため、スパークを起こさず、抵抗素子31,
32,33の内部を通過し、集積回路39に伝わ
るが、集積回路39は、内部に静電破壊保護回路
が内蔵されており、300〜500V程度の静電耐圧を
有しているため、静電破壊に至ることはない。次
に入出力信号端子36に、電圧レベル3〜5KV
程度以上の対アース静電気を印加した場合、入出
力信号端子36にはスパークギヤツプ部を形成し
ていないが、通常使用される抵抗素子31,3
2,33の長さは3.5mm程度であり、その半田付
けランド間付近にアース配線37a,37dを形
成しているため、抵抗素子33の入出力信号端子
36に接続される片方の半田付けランドと、アー
ス配線37aは非常に接近して0.5mmの絶縁間隔
になるように形成しているので、見かけ上スパー
クギヤツプ部が形成されているようになり、従来
例の第3図において、抵抗素子6に数KΩ程度の
抵抗値を有したものを使用した場合と同様になる
ため、静電気はアース配線37aにスパークを起
こし、集積回路39は静電破壊に至ることはな
い。 In FIG. 7, the integrated circuit 39 has a circuit configuration that requires a constant current of about 10 mA, so the number of resistive elements 31 and 32 inserted into the power supply wiring is limited to several.
A resistor with a resistance value of 10Ω was used. Furthermore, the resistive element 33 is inserted into the wiring for input/output signals, and in this embodiment, one having a resistance value of about 10 KΩ was used because there was no problem with the circuit configuration. When anti-ground static electricity with a voltage level of 300 to 500 V is applied to the power supply voltage terminal 34 and the input/output signal terminal 36, since static electricity has little energy, it does not cause a spark and the resistance element 31,
32 and 33 and is transmitted to the integrated circuit 39. However, the integrated circuit 39 has a built-in electrostatic damage protection circuit and has an electrostatic withstand voltage of about 300 to 500V. It will not lead to electrical damage. Next, apply a voltage level of 3 to 5KV to the input/output signal terminal 36.
When static electricity with respect to the earth is applied to the input/output signal terminal 36, the spark gap is not formed in the input/output signal terminal 36, but the normally used resistive elements 31, 3
The length of 2 and 33 is approximately 3.5 mm, and ground wirings 37a and 37d are formed near the soldering lands, so that one soldering land connected to the input/output signal terminal 36 of the resistive element 33 Since the ground wiring 37a is formed very close to each other with an insulation interval of 0.5 mm, an apparent spark gap is formed, and in the conventional example shown in FIG. Since this is the same as when a resistor having a resistance value of several kilohms is used, static electricity will not cause sparks in the ground wiring 37a and the integrated circuit 39 will not be damaged by static electricity.
また電源電圧端子34に電圧レベル3〜5KV
程度以上の対アース静電気を印加した場合、抵抗
素子32の有する抵抗値が低いために抵抗素子3
2を介して接続される集積回路39の端子の電位
は上昇し、その端子に集積回路39の内部で接続
されている静電破壊防止用コンデンサは軽い絶縁
破壊を一時的に起こし、その端子は瞬時にアース
電位となり、それがトリガ作用となり、静電気は
抵抗素子32の表面上を通過しようとするが、抵
抗素子32の下方の配線基板30上に設けたアー
ス配線37dによつて通過せずにこのアース配線
37dとの間でスパークを起こして集積回路39
は静電破壊を起こすに至らない。 In addition, the voltage level 3~5KV is applied to the power supply voltage terminal 34.
If a static electricity of more than 100% is applied to the ground, the resistance value of the resistive element 32 is low, so that the resistive element 3
The potential of the terminal of the integrated circuit 39 connected via 2 increases, and the electrostatic breakdown prevention capacitor connected to that terminal inside the integrated circuit 39 temporarily causes a slight dielectric breakdown, and the terminal It instantly becomes ground potential, which acts as a trigger, and the static electricity attempts to pass over the surface of the resistance element 32, but is prevented from passing through by the ground wiring 37d provided on the wiring board 30 below the resistance element 32. A spark is generated between the ground wire 37d and the integrated circuit 39.
does not lead to electrostatic damage.
以上のように本実施例によれば、抵抗素子3
1,32,33の下面の配線基板30上に設けた
アース配線37a,37dによつて静電破壊に対
する高信頼性を実現している。 As described above, according to this embodiment, the resistance element 3
High reliability against electrostatic damage is achieved by the ground wirings 37a and 37d provided on the wiring board 30 on the lower surface of the wiring boards 1, 32, and 33.
発明の効果
以上の説明から明らかなように、本発明は配線
基板上で、外部回路と接続される端子と、集積回
路が抵抗素子を介して接続されるとともに、上記
抵抗素子の下方の配線基板上にアース配線を設け
ることによつて電源電圧端子などに高圧の静電気
が流れた時、抵抗素子の表面上を通過する静電気
をスパークさせてアース配線に逃がすようにした
ので集積回路単品では外部から侵入する対アース
静電耐圧1KV以下であつたものが上記装置を挿
入することにより、対アース静電耐圧20KVを得
られる工業的価値の大なるものである。Effects of the Invention As is clear from the above description, the present invention provides a wiring board in which a terminal connected to an external circuit and an integrated circuit are connected via a resistance element, and a wiring board below the resistance element. By providing a ground wire on the top, when high-voltage static electricity flows to the power supply voltage terminal, etc., the static electricity that passes over the surface of the resistor element is sparked and released to the ground wire. By inserting the above-mentioned device, it is possible to obtain an electrostatic withstand voltage of 20 KV against the earth, which is of great industrial value, even if the intruding electrostatic voltage withstand voltage is 1 KV or less.
第1図、第2図、第3図は、従来の静電破壊防
止装置であり、第1図はRCトラツプ回路構成図、
第2図はサージ吸収素子を用いた回路構成図、第
3図はスパークギヤツプ法を用いた回路構成図、
第4図は第3図の構成を使用したユニツトの斜視
図、第5図は第3図の構成を使用した従来の配線
基板の拡大図、第6図は本発明の静電破壊防止装
置の一実施例を示す回路構成図、第7図は第6図
の回路構成を使用した本発明の静電破壊防止装置
の一実施例における回路実装基板の拡大図であ
る。
26……抵抗素子、27……入出力端子、28
……配線、29……アース配線、30……配線基
板、31,32,33……抵抗素子、34……電
源電圧端子、35……アース端子、36……入出
力端子、37a〜37d……アース配線、38…
…他の配線、39……集積回路。
Figures 1, 2, and 3 show conventional electrostatic damage prevention devices, and Figure 1 is an RC trap circuit configuration diagram.
Figure 2 is a circuit configuration diagram using a surge absorption element, Figure 3 is a circuit configuration diagram using the spark gap method,
FIG. 4 is a perspective view of a unit using the configuration shown in FIG. 3, FIG. 5 is an enlarged view of a conventional wiring board using the configuration shown in FIG. 3, and FIG. FIG. 7 is an enlarged view of a circuit mounting board in an embodiment of the electrostatic breakdown prevention device of the present invention using the circuit configuration of FIG. 6. 26... Resistance element, 27... Input/output terminal, 28
... Wiring, 29 ... Earth wiring, 30 ... Wiring board, 31, 32, 33 ... Resistance element, 34 ... Power supply voltage terminal, 35 ... Earth terminal, 36 ... Input/output terminal, 37a to 37d... ...Earth wiring, 38...
...Other wiring, 39...Integrated circuit.
Claims (1)
集積回路が抵抗素子を介して接続されるととも
に、上記抵抗素子の下方の上記配線基板上に、上
記抵抗素子表面を通過する静電気をスパークさせ
てアース側に逃がすアース配線を形成した静電破
壊防止装置。1 On the wiring board, a terminal connected to an external circuit and an integrated circuit are connected via a resistance element, and static electricity passing through the surface of the resistance element is sparked on the wiring board below the resistance element. An electrostatic damage prevention device that has a ground wiring that releases to the ground side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22365583A JPS60117600A (en) | 1983-11-28 | 1983-11-28 | Electrostatic damage preventing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22365583A JPS60117600A (en) | 1983-11-28 | 1983-11-28 | Electrostatic damage preventing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60117600A JPS60117600A (en) | 1985-06-25 |
JPH0510799B2 true JPH0510799B2 (en) | 1993-02-10 |
Family
ID=16801582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22365583A Granted JPS60117600A (en) | 1983-11-28 | 1983-11-28 | Electrostatic damage preventing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60117600A (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6216929U (en) * | 1985-07-17 | 1987-01-31 | ||
JP2009094243A (en) * | 2007-10-05 | 2009-04-30 | Sumitomo Wiring Syst Ltd | Wiring system |
JP2010153771A (en) * | 2008-11-28 | 2010-07-08 | Ricoh Co Ltd | Information processing apparatus and image forming apparatus |
JP5748509B2 (en) * | 2011-03-04 | 2015-07-15 | 富士フイルム株式会社 | Conductive sheet and touch panel |
JP5240354B2 (en) * | 2011-12-15 | 2013-07-17 | 住友電装株式会社 | Wiring system |
-
1983
- 1983-11-28 JP JP22365583A patent/JPS60117600A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60117600A (en) | 1985-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5189638A (en) | Portable semiconductor memory device | |
WO2000079210A3 (en) | Voltage-protected semiconductor bridge igniter elements | |
JPS59500845A (en) | Devices that protect electronic devices against external electromagnetic fields | |
EP0393853A1 (en) | Filter contact assembly | |
US6084759A (en) | Arrangement for protection against electrostatic discharge in electronic apparatuses | |
US4431251A (en) | Electrical connector with a built in circuit protection device | |
US5130881A (en) | IC socket having overvoltage protection | |
CA2275973A1 (en) | Voltage-protected semiconductor bridge igniter elements | |
US4325097A (en) | Four terminal pulse suppressor | |
US5008770A (en) | Filter pin integrated circuit socket kit | |
JPH0510799B2 (en) | ||
GB2243493A (en) | Electrostatic protection of portable semiconductor memory device | |
US6178078B1 (en) | Discharge gap device and its mounting structure | |
JPH0145812B2 (en) | ||
JP3439160B2 (en) | Printed circuit board device and method of manufacturing the same | |
US5130882A (en) | Multilayer circuit board transient protection device | |
JPH0621173U (en) | Connector structure | |
JPH1050453A (en) | Circuit protection instrument and printed substrate | |
JPS5852866A (en) | Integrated circuit | |
JPS6316282Y2 (en) | ||
JP2697060B2 (en) | Semiconductor integrated circuit | |
JPH0314926Y2 (en) | ||
JPH0513660A (en) | Hybrid inregrated circuit device | |
JPH062285Y2 (en) | ESD protection circuit | |
JPH0537442Y2 (en) |