JPH0496263A - Manufacture of semiconductor circuit lead frame - Google Patents
Manufacture of semiconductor circuit lead frameInfo
- Publication number
- JPH0496263A JPH0496263A JP20643290A JP20643290A JPH0496263A JP H0496263 A JPH0496263 A JP H0496263A JP 20643290 A JP20643290 A JP 20643290A JP 20643290 A JP20643290 A JP 20643290A JP H0496263 A JPH0496263 A JP H0496263A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- insulating film
- die pad
- lead
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000853 adhesive Substances 0.000 claims abstract description 5
- 230000001070 adhesive effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 230000008602 contraction Effects 0.000 abstract description 3
- 230000000994 depressogenic effect Effects 0.000 abstract 2
- 239000000463 material Substances 0.000 description 8
- 238000003825 pressing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、少なくとも半導体素子を取り付けるためのダ
イパッド部に絶縁フィルムが貼り合わされた半導体素子
用リードフレームの製造方法に係り、特に超多ピン化に
好適な半導体素子用リードフレームの製造方法に関する
ものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a lead frame for a semiconductor device in which an insulating film is bonded to at least a die pad portion for attaching a semiconductor device, and particularly to a method for manufacturing a lead frame for a semiconductor device in which an insulating film is bonded to at least a die pad portion for attaching a semiconductor device. The present invention relates to a method of manufacturing a lead frame for a semiconductor element suitable for.
［従来の技術］
従来より、半導体装置の組立用部材として用いられるリ
ードフレームは、例えば第７図または、第８図に示すよ
うな平面形状をしており、例えば半導体素子を取り付け
るためのダイパッド１と、その周辺に配設された前記半
導体素子との結線を行うためのインナーリード２と、該
インナーリード２に連続するアウターリード３を備えて
いる。[Prior Art] Conventionally, a lead frame used as a member for assembling a semiconductor device has a planar shape as shown in FIG. 7 or 8, for example, and has a die pad 1 for attaching a semiconductor element. , an inner lead 2 for connecting to the semiconductor element disposed around the inner lead 2, and an outer lead 3 continuous to the inner lead 2.
上記リードフレームは、通常、コバール４２合金、銅系
合金等の、導電性に優れ且つ強度が大きい金属板を、ホ
トエツチング法やスタンピング法等により前記ダイパッ
ド１．インナーリード２及びアウターリード３を有する
形状に加工して製造されるものである。The above-mentioned lead frame is usually made of a metal plate having excellent conductivity and high strength, such as Kovar 42 alloy or copper-based alloy, by photo-etching or stamping the die pad 1. It is manufactured by processing into a shape having an inner lead 2 and an outer lead 3.
そして、このようにして製造されたリードフレームは、
第９図に示すようにダイパッド１に半導体素子（以下、
単に素子ともいう）４を取り付けるととも（こ 該素子
４のポンディングパッド（図示せず）とインナーリード
２とを金等からなるワイヤ５により電気的に接続するこ
とにより半導体装置を製造するために用いられる。その
場合、通常、インナーリード２のボンディング位置に金
や銀等の貴金属をめっきして、ワイヤボンディングが確
実に行えるようになされている。The lead frame manufactured in this way is
As shown in FIG. 9, a semiconductor element (hereinafter referred to as
In order to manufacture a semiconductor device by attaching the element 4 (also simply referred to as an element) and electrically connecting the bonding pad (not shown) of the element 4 and the inner lead 2 with a wire 5 made of gold or the like. In this case, the bonding position of the inner lead 2 is usually plated with a noble metal such as gold or silver to ensure wire bonding.
近低 半導体素子が高集積化さね 入出力（Ｉｌｏ）端
子の数が増加するに伴い、半導体素子サイズは増大して
いるが、その一方で電子機器の小型・軽量化への要求は
強く、そのために半導体パッケージのより一層の小型イ
し 及び同一サイズ内での多ビン化が進行している。こ
のために、 リードフレームに対しても加工サイズの微
細化が求められている。Near Low Semiconductor devices are becoming more highly integrated The size of semiconductor devices is increasing as the number of input/output (Ilo) terminals increases, but at the same time there is a strong demand for smaller and lighter electronic devices. For this reason, semiconductor packages are becoming smaller and more bins are being installed within the same size. For this reason, miniaturization of the processing size of lead frames is also required.
しかしながら、エツチング法及びスタンピング法による
加工には限界が存在し、無制限に微小ピッチの加工がで
きるわけではない。概ね板厚に対して、エツチング法で
は８０％程度、スタンピング法では板厚程度がスリット
の加工限界となっている。However, there are limits to processing by the etching method and stamping method, and it is not possible to perform processing at infinitely small pitches. The processing limit for slits is approximately 80% of the plate thickness for the etching method, and approximately 80% of the plate thickness for the stamping method.
又、半導体装置の組立では、ワイヤボンディング法によ
る電気的接続が主に行われているが、前記インナーリー
ド２へのボンディング時には、ワイヤ長に制限が存在す
る。これは、半導体装置のパッケージをレジンでモール
ドして形成する際のワイヤ流れによるショートを防止す
るためである。Furthermore, in the assembly of semiconductor devices, electrical connections are mainly made by wire bonding, but when bonding to the inner leads 2, there are limitations on the wire length. This is to prevent short circuits due to wire flow when molding a semiconductor device package with resin.
このようにワイヤ長に制限があるために、インナーリー
ド２をダイパッド１から離すことにより、該インナーリ
ード形成領域を拡げ、そのピン数を増やすことはできな
い。Since the wire length is thus limited, it is not possible to expand the inner lead forming area and increase the number of pins by separating the inner lead 2 from the die pad 1.
従って、搭載する半導体素子（チップ）サイズ及びダイ
パッドサイズが決定されると、インナーリード２の先端
の形成領域が決定されることになる。このようにインナ
ーリード形成領域が決定されると、それぞれの加工法に
よる加工限界ピッチから、最大加工ビン数が自ずと決ま
ってしまい、それ以上の多ビン化ができないという問題
がありた。Therefore, once the size of the semiconductor element (chip) to be mounted and the size of the die pad are determined, the area in which the tips of the inner leads 2 are to be formed is determined. When the inner lead forming area is determined in this manner, the maximum number of bins to be processed is automatically determined based on the processing limit pitch of each processing method, and there is a problem that it is impossible to increase the number of bins further.
そこで、搭載するチップサイズ及びダイパッドサイズを
変更せず、しかもインナーリードにボンディングするワ
イヤ長をも延長することなく、多ピン化を可能にするた
めに、ダイパッドに、半導体素子とインナーリードとの
電気的接続を中継する中間バンドが形成されている絶縁
性フィルムを貼り合わせることが考えられている。この
ようにすれば、インナーリードをグイバンドから離性さ
せることが可能となるので、インナーリードの形成領域
を拡げることができ、結果としてインナーリードの数を
増設することを可能となる。Therefore, in order to make it possible to increase the number of pins without changing the mounted chip size and die pad size, and without increasing the length of the wire bonded to the inner leads, the die pad has an electrical connection between the semiconductor element and the inner leads. Consideration has been given to laminating insulating films on which intermediate bands are formed to relay physical connections. In this way, the inner lead can be separated from the guide band, so the area in which the inner lead is formed can be expanded, and as a result, the number of inner leads can be increased.
ところで、グイバンドに中間パッドを有する絶縁性フィ
ルムを貼り合わせる方法としては、従来は、第１図（Ａ
）に示すようにデイプレスの既に行われたリードフレー
ムＡのダイパッド１上に、絶縁性フィルム８を貼り合わ
せる方法を採っていた。By the way, as a method of bonding an insulating film having an intermediate pad to a Gui band, the conventional method is as shown in Fig. 1 (A
), a method was adopted in which an insulating film 8 was pasted onto the die pad 1 of the lead frame A, which had already been day-pressed.
［発明が解決しようとする課題］
しかしながら、リードフレームにデイプレスを行うと、
ダイパッド部に金型を押し付けることになるので、 リ
ードフレームにおけるダイパッドやタブ吊りバー等の変
形が否めなくなる。そして、このような変形が起こると
、絶縁フィルム貼り付は時の位置精度、押し付はツール
の加圧 加熱の均−性等に関して、誤差が大きくなって
くることが考えられる。[Problem to be solved by the invention] However, when day pressing is performed on a lead frame,
Since the mold is pressed against the die pad section, deformation of the die pad, tab hanging bar, etc. in the lead frame is unavoidable. If such deformation occurs, it is conceivable that errors will become large in terms of positional accuracy when attaching the insulating film, and uniformity of pressurization and heating of the tool when pressing.
また、絶縁性フィルムの熱膨張、収縮により、貼り付は
後にダイパッドの反り等が発生することも考えられる。Furthermore, due to thermal expansion and contraction of the insulating film, warping of the die pad may occur after attachment.
本発明は、上記問題を鑑みてなされたものであり、絶縁
性フィルムが、確実且つ強固に、そして精度よく貼り合
わせたリードフレームを容易に製造することができる半
導体素子用リードフレームの製造方法を提供することを
目的とする。The present invention has been made in view of the above problems, and provides a method for manufacturing lead frames for semiconductor devices that can easily manufacture lead frames in which insulating films are bonded securely, firmly, and accurately. The purpose is to provide.
また、本発明は、絶縁性フィルムの熱膨張又は収縮によ
るダイパッドの反り等の変形を防止することのできる半
導体素子用リードフレームの製造方法を提供することを
目的とする。Another object of the present invention is to provide a method for manufacturing a lead frame for a semiconductor element that can prevent deformation such as warping of a die pad due to thermal expansion or contraction of an insulating film.
口課題を解決するための手段］
本発明は、独立電極が形成された絶縁フィルムまたは絶
縁基板をリードフレームのダイパッドに、接着剤を用い
て貼り合わせるようになっている半導体素子用リードフ
レームの製造方法であって、リードフレームのインナー
リードを固定テープによりテーピングする工程と、絶縁
フィルムまたは絶縁基板をリードフレームのダイパッド
上に貼り合わさせる工程と、絶縁フィルムまたは絶縁基
板がリードフレームのダイパッド上に貼り合わされたリ
ードフレームをデイプレスする工程とから少なくともな
ることを特徴としている。[Means for Solving the Problems] The present invention relates to the production of a lead frame for a semiconductor element, in which an insulating film or an insulating substrate on which independent electrodes are formed is bonded to a die pad of the lead frame using an adhesive. The method includes the steps of: taping inner leads of a lead frame with fixing tape; bonding an insulating film or insulating substrate onto a die pad of the lead frame; and bonding the insulating film or insulating substrate onto the die pad of the lead frame. The method is characterized by comprising at least a step of day-pressing the combined lead frames.
［作用］
このように構成された本発明の半導体装置用リードフレ
ームの製造方法によれば、 リードフレームをデイプレ
スする前に、絶縁フィルムまたは絶縁基板をダイパッド
上に貼り付けるようになる。[Function] According to the method for manufacturing a lead frame for a semiconductor device of the present invention configured as described above, an insulating film or an insulating substrate is attached onto the die pad before day-pressing the lead frame.
したがって、デイプレスにより変形されない状態のリー
ドフレームに対して、絶縁性フィルムの位置合わせが行
われると共に加圧・加熱工具による加熱・加圧が行われ
るようになる。その結巣 絶縁性フィルムの位置精度が
向上するとともに、絶縁性フィルムの貼り付けの際にお
ける加圧・加熱の均一性が向上する。これにより、絶縁
性フィルムを、確実且つ強固に、しかも精度よく、絶縁
性フィルムを貼り合わせることができる。Therefore, the insulating film is aligned with respect to the lead frame which is not deformed by the day press, and at the same time, heating and pressurization by a pressure and heating tool are performed. The positional accuracy of the insulating film is improved, and the uniformity of pressure and heating during attachment of the insulating film is improved. Thereby, the insulating films can be bonded together reliably, firmly, and precisely.
［実施例］
以下、図面を参照して、本発明の実施例を詳細に説明す
る。[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第３図は本発明の半導体素子用リードフレームの製造方
法の一実施例により製造されるリードフレームを示し、
（Ａ）はこのリードフレームの概略を示す部分平面図
、 （Ｂ）は（Ａ）におけるｍＢ−ｍＢ線に沿う断面図
、第４図は本実施例のリードフレームを作成する前の材
料としてのリードフレームと絶縁フィルムとの概略を示
し、 （Ａ）はその部分平面図、 （Ｂ）は（Ａ）にお
けるｒＶＢＩＶＢ線に沿う断面図である。FIG. 3 shows a lead frame manufactured by an embodiment of the method for manufacturing a lead frame for semiconductor devices of the present invention,
(A) is a partial plan view schematically showing this lead frame, (B) is a sectional view taken along the mB-mB line in (A), and Figure 4 shows the material used before making the lead frame of this example. FIG. 2 schematically shows a lead frame and an insulating film, (A) is a partial plan view thereof, and (B) is a cross-sectional view taken along the rVBIVB line in (A).
本実施例のリードフレームＡは、第３図（Ａ）に示す構
成単位が図中左右方向に連続して形成されているもので
あり、この構成単位は、中央に位置するダイパッド１と
、その周囲に配設されたインナーリード２と、該インナ
ーリードに連続するアウターリード３とからその基本が
構成されている。そして、上記ダイパッド１には周縁部
に所定数の中間パッド（独立電極）６が配設された絶縁
フィルム８が貼り合わされている。The lead frame A of this example has the structural units shown in FIG. It basically consists of an inner lead 2 disposed around the periphery and an outer lead 3 continuous to the inner lead. An insulating film 8 having a predetermined number of intermediate pads (independent electrodes) 6 disposed on the peripheral edge thereof is bonded to the die pad 1 .
上記リードフレームＡは、第４図（Ａ）及び（Ｂ）に示
すように、材料としてのリードフレームＡ′のダイパッ
ド１の上に半導体素子取付部の周囲に配設された中間パ
ッド６を有する絶縁性フィルム８を貼り合わせることに
より形成される。As shown in FIGS. 4(A) and 4(B), the lead frame A has an intermediate pad 6 disposed around the semiconductor element mounting portion on the die pad 1 of the lead frame A' as a material. It is formed by bonding an insulating film 8 together.
次に、第１図〜第４図を参照しながら、この実施例にお
ける本発明のリードフレームの製造方法について具体的
に説明する。第１図は本発明の一実施例を説明する図で
あり、第２図（Ａ）〜（Ｄ）は、 リードフレームのダ
イパッド上に絶縁性フィルムを貼り合わせる工程の概略
を示す拡大断面図である。Next, with reference to FIGS. 1 to 4, a method for manufacturing a lead frame of the present invention in this embodiment will be specifically described. FIG. 1 is a diagram illustrating an embodiment of the present invention, and FIGS. 2 (A) to (D) are enlarged cross-sectional views schematically showing the process of bonding an insulating film onto a die pad of a lead frame. be.
まず、第４図に示す材料としてのリードフレームＡ′と
絶縁フィルム８とを用意する。このリードフレームＡ′
は次のようにして作製される。すなわち、例えば板厚１
５０μｍの４２合金からなる３００ｍｅ口の矩形の合金
板をトリクレンにより脱脂した後、０ＦＰＲ−８００（
商品名、東京応化（株）類ポジレジスト）を用いてデイ
ツプ方式にてレジストコーティング（膜厚６μｍ）を行
う。First, a lead frame A' and an insulating film 8 as materials shown in FIG. 4 are prepared. This lead frame A'
is produced as follows. That is, for example, if the plate thickness is 1
After degreasing a 300me rectangular alloy plate made of 42 alloy with a thickness of 50 μm using Triclean, 0FPR-800 (
Resist coating (film thickness: 6 μm) is performed using a dip method using a positive resist (trade name, Tokyo Ohka Co., Ltd.).
次に、所定のパターンマスクを用いて露光を行うととも
に、常法により現象及びボストベークを行う。その後、
塩化鉄によるエツチングを行って、ダイパッド１、イン
ナーリード２、アウターリード３等を形成した後、アセ
トンによりレジストを剥離することにより、 リードフ
レームＡ′を作製する。Next, exposure is performed using a predetermined pattern mask, and development and post baking are performed using a conventional method. after that,
After etching with iron chloride to form die pad 1, inner leads 2, outer leads 3, etc., the resist is removed with acetone to produce lead frame A'.
一方、絶縁性フィルム８は、例えば厚さ２５μｍのポリ
イミドフィルムからなるフィルム基材８ａの片面に厚さ
１８μｍの銅箔が、もう片面に高耐熱性の接着剤８ｂが
ラミネートされている積層フィルムを用いる。さらに上
記リードフレームＡ′の場合と同様のエツチング法によ
り、上記積層フィルムの表面に、所定パターンからなる
中間パッドを形成し、この表面にニッケル及び金めつき
等の表面処理を行う。On the other hand, the insulating film 8 is a laminated film in which a film base material 8a made of a polyimide film with a thickness of 25 μm is laminated with a copper foil having a thickness of 18 μm on one side and a highly heat-resistant adhesive 8b on the other side. use Further, an intermediate pad having a predetermined pattern is formed on the surface of the laminated film by the same etching method as in the case of the lead frame A', and this surface is subjected to surface treatment such as nickel and gold plating.
そして、第１図（Ｂ）に示すようにまずインナーリード
２を固定テープ７により固定し、その後、リードフレー
ムＡ′のダイパッド１上に、絶縁性フィルム８を接着剤
等により貼り付ける。絶縁性フィルム８をダイパッド１
上へ貼り付けるには、まず第２図（Ａ）に示すようにダ
イパッド１の上方に絶縁性フィルム８を位置せしめ、同
図（Ｂ）に示すようにダイパッド１の上に絶縁性フィル
ム８を載置し、該両者の位置合わせを正確に行う。Then, as shown in FIG. 1B, the inner leads 2 are first fixed with a fixing tape 7, and then an insulating film 8 is pasted on the die pad 1 of the lead frame A' with an adhesive or the like. Insulating film 8 is attached to die pad 1
To attach it upward, first position the insulating film 8 above the die pad 1 as shown in FIG. 2(A), and then place the insulating film 8 on top of the die pad 1 as shown in FIG. and accurately align the two.
次いで、同図（Ｃ）に示すように、加圧・加熱治具１０
により絶縁性フィルム８をダイパッド１に加熱しながら
抑圧（加圧）する。これにより、同図（Ｄ）に示すよう
に絶縁性フィルム８とダイパッド１とが確実且つ強固に
、しかも正確に貼り合わされる。Next, as shown in the same figure (C), the pressurizing/heating jig 10
The insulating film 8 is pressed (pressurized) onto the die pad 1 while being heated. As a result, the insulating film 8 and the die pad 1 are bonded together reliably, firmly, and accurately, as shown in FIG. 3(D).
ダイパッド１上に絶縁フィルム８が貼り付けられたら、
次にこの絶縁性フィルム８が接合されたリードフレーム
Ａ′に対してデイプレスを行う。Once the insulating film 8 is pasted on the die pad 1,
Next, day pressing is performed on the lead frame A' to which this insulating film 8 is bonded.
これによりリードフレームＡが製造される。In this way, lead frame A is manufactured.
このように、ダイパッド１上に絶縁フィルム８を貼り付
けた後、リードフレームＡ′に対してデイプレスを行う
ことにより、絶縁性フィルム８の位置合わせ精度が向上
するとともに、絶縁性フィルム８の貼り付けの際の加圧
加熱の均一性が向上する。したがって、絶縁性フィルム
８をダイパッド１上に、確実且つ強固に、そして精度よ
く、貼り合わせることができる。さらに、先に固定テー
プ７によりテーピングを行っているのでインナーリード
２の変形も防止することができる。In this way, by performing day pressing on the lead frame A' after pasting the insulating film 8 on the die pad 1, the alignment accuracy of the insulating film 8 is improved and the adhesion of the insulating film 8 is improved. The uniformity of pressure and heating during application is improved. Therefore, the insulating film 8 can be bonded onto the die pad 1 reliably, firmly, and accurately. Furthermore, since the inner leads 2 are taped with the fixing tape 7 first, deformation of the inner leads 2 can also be prevented.
次に、このようにして製造されたリードフレームを用い
て半導体装置を製造する場合について説明する。第５図
は、本実施例により製造されるリードフレームを用いて
半導体装置を製造する場合の一例を示す概略説明図であ
る。Next, a case will be described in which a semiconductor device is manufactured using the lead frame manufactured in this manner. FIG. 5 is a schematic explanatory diagram showing an example of manufacturing a semiconductor device using the lead frame manufactured according to this embodiment.
第５図に示すように、まず本実施例により製造されたリ
ードフレームＡに半導体素子４を搭載する。次に、この
素子４のポンディングパッド（図示せず）と中間パッド
６とをワイヤ５Ａで接続するとともに、該中間パッド６
とインナーリード２とをワイヤ５Ｂで接続することによ
り、半導体装置が製造される。As shown in FIG. 5, first, the semiconductor element 4 is mounted on the lead frame A manufactured according to this embodiment. Next, the bonding pad (not shown) of this element 4 and the intermediate pad 6 are connected with the wire 5A, and the intermediate pad 6 is
A semiconductor device is manufactured by connecting the wires 5B and the inner leads 2 with the wires 5B.
このように、中間パッド６を素子４とインナーリード２
との電気的接続の中継点とすることにより、 １本のワ
イヤ、特にワイヤ５Ｂを従来のワイヤ長より延長するこ
となく、ダイパッド１からインナーリード２のボンディ
ング位置（通常先端部）を前夜させることが可能となる
。その結果 樹脂をモールドする場合でも、ワイヤが長
いことに起因するショート等起こすこともなくインナー
リード２の形成領域を拡張することが可能となり、形成
し得るインナーリード２の本数を増加させ超多ビン化が
容易に可能となる。In this way, the intermediate pad 6 is connected to the element 4 and the inner lead 2.
By using it as a relay point for electrical connection with the wire, the bonding position (usually the tip) from the die pad 1 to the inner lead 2 can be moved further without extending one wire, especially the wire 5B, beyond the conventional wire length. becomes possible. As a result, even when molding resin, it is possible to expand the forming area of the inner leads 2 without causing short circuits due to long wires, increasing the number of inner leads 2 that can be formed, and increasing the number of bins. It becomes possible to easily
第６図は、本実施例により製造されるリードフレームＡ
を用いる場合の他の態様を示す概略説明図である。第６
図に示すように、この実施例においては、搭載される素
子４のサイズが第５図に示す素子４のサイズよりも小さ
く設定されてしする。FIG. 6 shows a lead frame A manufactured according to this example.
FIG. 6th
As shown in the figure, in this embodiment, the size of the element 4 to be mounted is set smaller than the size of the element 4 shown in FIG.
このように搭載する素子４のサイズが小さい場合でも、
従来と同一サイズのリードフレームＡを使用して、第５
図で説明したと同様の電気的接続を行うことが可能であ
る。したがって、本実施例によるリードフレームＡはよ
り一層の汎用性をも有している。Even if the size of the mounted element 4 is small in this way,
Using lead frame A of the same size as before, the fifth
It is possible to make electrical connections similar to those described in the figures. Therefore, the lead frame A according to this embodiment also has further versatility.
以上、本発明を実施例に基づいて具体的に説明したが、
本発明の半導体素子用リードフレームの製造方法は前記
実施例に示したものに限られるものではない。The present invention has been specifically described above based on examples, but
The method of manufacturing a lead frame for a semiconductor element according to the present invention is not limited to that shown in the above embodiments.
例えば、 リードフレームの形成材料としては、４２合
金の他のコパール、銅系合金等任意の材料を利用でき、
絶縁性フィルムのフィルム基材もポリイミドに限られず
、絶縁性を備え且つ耐熱性等の他の要求される性質を備
えている材料であれば任意のもので形成できる。For example, as the material for forming the lead frame, any material other than 42 alloy, such as copper alloy or copper alloy, can be used.
The film base material of the insulating film is not limited to polyimide, but may be formed of any material as long as it has insulating properties and has other required properties such as heat resistance.
また、前述の実施例では、多ピン化を可能とするために
中間パッドを備えた絶縁性フィルムを貼り合わせる場合
について説明したが、絶縁性フィルムをダイパッド部に
貼り合わせる場合であれば、目的の如何に拘らず、如何
なる場合にも、本発明を適用することが可能であること
はいうまでもない
［発明の効果］
以上の説明から明らかなように、本発明のリードフレー
ムの製造方法によれば、 リードフレームをデイプレス
する前に、絶縁フィルムまたは絶縁基板をダイパッド上
に貼り付けることにより、絶縁性フィルムの位置精度が
向上するとともに、絶縁性フィルムの貼り付けの際にお
ける加圧・加熱の均一性が向上する。したがって、絶縁
性フィルムを、確実且つ強固に、しかも精度よく、絶縁
性フィルムを貼り合わせることができる。In addition, in the above embodiment, the case where an insulating film equipped with an intermediate pad is attached to enable multi-pin production was explained, but if the insulating film is attached to a die pad part, it is possible to It goes without saying that the present invention can be applied to any case regardless of the circumstances. [Effects of the Invention] As is clear from the above explanation, the method for manufacturing a lead frame of the present invention For example, by pasting an insulating film or insulating substrate on the die pad before day-pressing the lead frame, the positioning accuracy of the insulating film can be improved and the pressure and heating required when pasting the insulating film can be improved. Improved uniformity. Therefore, the insulating films can be bonded together reliably, firmly, and precisely.
第１図（Ａ）はリードフレームをデイプレスした後絶縁
性フィルムを貼り合わせる、従来の絶縁性フィルムの貼
り付は工程を説明する図、同図（Ｂ）は本発明の一実施
例を示し、絶縁性フィルムを貼り合わせた後にリードフ
レームをデイプレスするようにした絶縁性フィルムの貼
り付は工程を説明する図、第２図（Ａ）〜（Ｄ）はそれ
ぞれ本発明の実施例に用いられる絶縁性フィルムの貼り
付は工程の概略を示す部分断面図、第３図は本発明によ
り製造されるリードフレームの概略を示し、（Ａ）はそ
の平面図、 （Ｂ）は（Ａ）における■Ｂ−ｍＢ線に沿
う断面図、第４図はこの実施例のリードフレームを作製
する前の段階にあるリードフレームと絶縁性フィルムの
概略を示し、 （Ａ）はその部分平面図、 （Ｂ）は（
Ａ）におけるＩＶＢ−ｒＶＢ断面図、第５図及び第６図
は、それぞれ前記実施例のリードフレームを用いて製造
した半導体装置の要部を示す概略説明図、第７図及び第
８図は、それぞれ従来のリードフレーム１構成単位を示
す平面図、第９図は、従来のリードフレームを用いて製
造した半導体装置の要部を示す概略説明図である。
Ａ、Ａ′ ・・・リードフレーム、 １・・・ダイパッ
ド、 ２・・・インナーリード、 ３・・アウターリー
ド、４半導体素子・ ５・ ５Ａ、 ５Ｂ・・・ワイヤ
、 ６・・・中間ノくラド、７・・・インナーリード固
定テープ、８・・・絶縁性フィルム、８ａ・・・ポリイ
ミドフィルム、８ ｂ−ｍ着剤層、１０・・・加圧・加
熱治具
第３図
（Ａ）
（Ｂ）
第４図
（Ａ）
（Ｂ）
八′
第７図
第８図
第９図
ンFIG. 1(A) is a diagram explaining the conventional process of pasting an insulating film, in which an insulating film is pasted after day-pressing the lead frame, and FIG. 1(B) shows an embodiment of the present invention. Figures 2 (A) to 2 (D) are diagrams illustrating the process of attaching an insulating film, in which the lead frame is day-pressed after the insulating film is attached. FIG. 3 is a partial cross-sectional view schematically showing the process of attaching an insulating film, and FIG. 3 is a schematic diagram of a lead frame manufactured according to the present invention. ■A cross-sectional view taken along the line B-mB, Figure 4 shows an outline of the lead frame and insulating film at a stage before manufacturing the lead frame of this example, (A) is a partial plan view thereof, (B )teeth(
The IVB-rVB sectional view in A), FIGS. 5 and 6 are schematic explanatory views showing the main parts of the semiconductor device manufactured using the lead frame of the above example, and FIGS. 7 and 8 are FIG. 9 is a plan view showing a structural unit of a conventional lead frame, and FIG. 9 is a schematic explanatory diagram showing a main part of a semiconductor device manufactured using a conventional lead frame. A, A'...Lead frame, 1...Die pad, 2...Inner lead, 3...Outer lead, 4. Semiconductor element, 5. 5A, 5B...Wire, 6...Middle hole Rad, 7... Inner lead fixing tape, 8... Insulating film, 8a... Polyimide film, 8 b-m adhesive layer, 10... Pressure/heating jig Fig. 3 (A) (B) Figure 4 (A) (B) 8' Figure 7 Figure 8 Figure 9
Claims (1)
板をリードフレームのダイパッドに、接着剤を用いて貼
り合わせるようになっている半導体素子用リードフレー
ムの製造方法であって、リードフレームのインナーリー
ドを固定テープによりテーピングする工程と、絶縁フィ
ルムまたは絶縁基板をリードフレームのダイパッド上に
貼り合わさせる工程と、絶縁フィルムまたは絶縁基板が
リードフレームのダイパッド上に貼り合わされたリード
フレームをデイプレスする工程とから少なくともなるこ
とを特徴とする半導体素子用リードフレームの製造方法
。(1) A method for manufacturing a lead frame for a semiconductor element, in which an insulating film or an insulating substrate on which independent electrodes are formed is bonded to a die pad of a lead frame using an adhesive, the inner lead of the lead frame a process of taping the lead frame with fixing tape, a process of bonding an insulating film or an insulating substrate onto the die pad of the lead frame, a process of daypressing the lead frame with the insulating film or insulating substrate bonded onto the die pad of the lead frame. A method for manufacturing a lead frame for a semiconductor device, comprising at least the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20643290A JPH0496263A (en) | 1990-08-03 | 1990-08-03 | Manufacture of semiconductor circuit lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20643290A JPH0496263A (en) | 1990-08-03 | 1990-08-03 | Manufacture of semiconductor circuit lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0496263A true JPH0496263A (en) | 1992-03-27 |
Family
ID=16523281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20643290A Pending JPH0496263A (en) | 1990-08-03 | 1990-08-03 | Manufacture of semiconductor circuit lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0496263A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006091032A1 (en) * | 2005-02-23 | 2006-08-31 | Lg Micron Ltd. | Lead frame |
-
1990
- 1990-08-03 JP JP20643290A patent/JPH0496263A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006091032A1 (en) * | 2005-02-23 | 2006-08-31 | Lg Micron Ltd. | Lead frame |
| US8072054B2 (en) | 2005-02-23 | 2011-12-06 | Lg Micron Ltd. | Lead frame |
| US8198711B2 (en) | 2005-02-23 | 2012-06-12 | Lg Micron Ltd. | Lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01183837A (en) | Semiconductor device | |
| JPS62232948A (en) | Lead frame | |
| JPH04127564A (en) | Manufacture of lead frame | |
| JPH0496263A (en) | Manufacture of semiconductor circuit lead frame | |
| JP3103281B2 (en) | Resin-sealed semiconductor device | |
| JP3421478B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06252334A (en) | Semiconductor device | |
| JPH03283646A (en) | Semiconductor device | |
| JP2795237B2 (en) | Method for manufacturing semiconductor device | |
| JP3583403B2 (en) | LOC lead frame and method of manufacturing the same | |
| JPH07249708A (en) | Semiconductor device and its mounting structure | |
| JP2816757B2 (en) | Method for manufacturing semiconductor device | |
| JPH05129514A (en) | Lead frame and manufacture thereof | |
| JP2635722B2 (en) | Lead frame and manufacturing method thereof | |
| JPH04188662A (en) | Method and device for manufacturing semiconductor device lead frame | |
| JPH04179135A (en) | Manufacture of semiconductor device and tape carrier to be used for that | |
| JPH04249356A (en) | Lead frame | |
| JP2985584B2 (en) | Bend mounting type TAB film carrier and method of manufacturing the same | |
| JP2717728B2 (en) | Lead frame manufacturing method | |
| JPH06104314A (en) | Film carrier | |
| JPH05144882A (en) | Film carrier for semiconductor device | |
| JPH0485864A (en) | Semiconductor device lead frame | |
| JP2000228463A (en) | Manufacture of semiconductor device, metallic frame therefor, and manufacture thereof | |
| JPH03284868A (en) | Lead frame and semiconductor device using the same | |
| JPH04216660A (en) | Lead frame for semiconductor element |