JPH0446405A

JPH0446405A - ディレイライン及びその製造方法

Info

Publication number: JPH0446405A
Application number: JP2156288A
Authority: JP
Inventors: Harufumi Bandai; 治文萬代; Giichi Kodo; 義一児堂; Atsushi Tojo; 淳東條
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1990-06-13
Filing date: 1990-06-13
Publication date: 1992-02-17
Also published as: GB9112396D0; GB2246922B; US5146191A; DE4119551A1; GB2246922A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】主粟上立且里立国本発明は、コンピュータや計測器等において信号伝達を
遅延させるために用いるディレィライン及びその製造方
法に関し、特に１００ＭＨｚを越えるような帯域におけ
る高周波特性が良好なディレィライン及びその製造方法
に関する。

の　′　びその量従来、上述したような高周波特性の良いディレィライン
としては、第７図に示す如く、絶縁性の基板３１の表面
に信号線路用のストリップ導体３２が、基′Ｆｉ３１の
裏面のほぼ全面に接地導体（図示せず）が形成され、こ
の接地導体にアース用のリード端子３４．３４が、スト
リップ導体３２の両端に入・出力用リード端子３５．３
６が接続された構成のものが知られている。

Ｕ７かしながら、このディレィラインの場合１．遅延時
間を長くするにはストリップ導体３２を長くする必要が
あり、そのためには比較的大きな面積をもつ基板を使用
することを要し、小型化が困難であった。

ところで、小型化が図れるものとしては、特開平１１４
３４０３号に開示された構成のものがある。このディレ
ィラインは、板状をした絶縁基板の片面に接地面として
の全面導体を有し、反対面に信号線路としてのストリッ
プ線路を構成したマイクロ波集積回路基板と、表裏面に
導体を有しない絶縁基板とを交互に複数枚重ね、前記各
基板に開設したスルーホールを通して前記各マイクロ波
集積回路基板の接地面と信号線路とを夫々電気接続し、
接続さね、た信号線路の合計長で所望の遅延線路を構成
している。

し、たがって、このディレィラインにおいては、一応小
型化が図れるものの、基板の端部に形成した複数個のス
ルーホールを介して接地面同士を接続する構成をとるた
め、スルーホールを形成するための面積を余分に必要と
し、充分なる小型化に支障があった。また、入出力端子
りこ短冊状をしたリード端子を用いているため、このリ
ード端子が余分なインダクタンスをもち、高周波特性が
悪化するといった問題があった。

更に、上記ディレィラインを作製する場合、焼成ずみの
マイクロ波集積回路基板と、表裏面に導体を有しない絶
縁基板とを交互に重ねるが、その接合を接着剤を用いて
行っており、この接着剤の層により、信号線路と接地面
との間の容量がばらついて特性が悪化する虞れがあり、
また、スルーホールを介して接地面同士を接続する場合
、マイクロ波集積回路基板と絶縁基板との位置合せが行
いにくく、このため容易に接続できないとい・う不都合
や、スルーホールを多数必要とするためその加工に手間
取るという問題もあった。

本発明はかかる事情に鑑みてなされたものであり、接地
面同士の接続や加工が容易であり、高周波特性がよく、
しかも小型化が可能なディレィライン及びその製造方法
を提供することを目的とする。

課月−ｆ邂訣す浸去ΔΔ１段本発明は、誘電体層が複数積層されていると共に、両端
の誘電体層とその内側の誘電体層との間に接地導体が位
置する状態で、所定の誘電体層の各間に交互に接地導体
とストリップ導体とが形成された構造の積層体をなし、
隣合うストリップ導体同士をビアホールを介して接続し
て全てのストリップ導体が連がっており、その両端部と
各接地導体の一部が前記積層体の側面に延出され、その
延出部と接続する状態で前記側面に外部電極が形成され
ていることを特徴とする。

また、高周波特性の向上を図るためには、抵抗の小さい
銅、銀又は銀パラジウム合金を、ストリ、ブ導体、接地
導体及び外部電極に用いるとよい。

そし２て、本発明は、複数の誘電体シートが積層され、
両端の誘電体層とその内側の誘電体層上の間に接地導体
が位置する状態で、所定の誘電体層の各間ムこ交互に接
地導体とストリップ導体を有し、かつ１．隣合うストリ
ップ導体同士をビアホールを介して接続して全てのスト
リップ導体を違がらせた構造の積層体を得、然る後、焼
成を行った後に、前記積層体の側面に外部電極を形成す
るが、又は外部電極を形成した後に焼成することを特徴
とする。

作−−−」本発明にあっては、ストリップ導体同士がビアホールを
介して接続され、また接地導体同士が外部電極を介して
接続されている。このため、ストリ、・ブ導体よりも外
側にある誘電体層部分を成る程度不要にできると共Ｃニ
ビアホールの数が少なくて済む、、また、ストリップ導
体の外側が２つの接地導体で覆われているので１、シー
ル１−される。

そして、また、接地導体同士を接続する外部電極をアー
ス端子として用いることができ、全てが連がったスＦ・
リップ導体の両端と接続する夕（部電極を入・出力端子
とし７て用いることができる。更には、積層体の側面に
延出させた部分が現れるので、これをマークとして使用
することにより、各シートの位置合わせができる。また
、ストリップ導体、接地導体及び外部電極に、導電性の
よい銅、銀又は銀パラジウム合金を使用すると、各導体
や電極の抵抗が小さくなる。

実−一旋−−開第１図は本発明に係るディレィラインを示す分解斜視図
、第２図はそれを一体化した状態を示す斜視図である。

このディレィラインは、第１図に示す８枚の誘電体層１
〜８を積層してなる積層体２０の側面と上下面部分に、
入力用外部電極１６、出力用外部電極１７及び２つのア
ース用外部電極１８．１９が形成された構成となってお
り、焼成されている。

具体的には、焼成により前記誘電体層となる、何も形成
されていないそのままの状態のグリーンシート１を最上
層としてその下に以下の順で、上面ムニ接地導体９が形
成された同様のグリーンシート２と、上面にストリップ
導体１０が形成され、かつビアホール３ａを備えたグリ
ーンシート３と、上面に接地導体１１が形成され、かつ
ビアホール４ａを備えたグリーンシート４と、上面にス
トリップ導体１２が形成され、かつビアホール５ａを備
えたグリーンシート５と、上面に接地導体１３が形成さ
れ、かつビアホール６ａを備えたグリーンシート６と、
上面にストリップ導体１４が形成されたグリーンシート
７と、上面に接地導体１５が形成されたグリーンシート
８とが、積層された積層体２００４箇所の側面及びこれ
に繋がる上下面部分に、上記各外部電極１６〜１９が印
刷等により形成されたものを同時焼成して作製されてい
る。そして、上記グリーンシート１〜Ｂは、焼成される
と一体化する。なお、上記ストリップ導体１０．１２，
１４、接地導体９，１１．１３．１５及び各外部電極１
６．１７，１８．１９は、例えば銅等からなっている。

前記４つの接地導体９．１１，１３．１５夫々には、２
つの接続片９ａ、９ｂ、ｌｌａ、ｌｌｂ、１３ａ、１３
ｂ、１５ａ、１５ｂが積層体２０の側面に延出された状
態に形成され、これら接続片９３等が前記アース用外部
電極１８．１９と接続されていて、接地導体９，１１，
１３．１５はアースとして機能する。

また、これら接地導体９，１１，１３．１５にて挾まれ
たストリップ導体１０．１２及び１４は、例えば蛇行す
る状態に形成され、そのうち一方の隣合うストリップ導
体１０と１２は、ビアホール３ａ、４ａを備えた誘電体
層３．４の両側にあるので、そのビアホール３ａ、４ａ
に銅等の導体を埋め込むことにより接続され、他方の隣
合うストリップ導体１２と１４は、ビアホール５ａ、６
ａを備えた誘電体層５．６の両側にあるので、同しくそ
のビアホール５ａ、６ａに銅等の導体に埋め込むことに
より接続されており、これら３つのストリップ導体１０
．１２及び１４は一つのものとなっている。なお、接地
導体１１と１３はビアホール４ａ、５ａと接触しないよ
うにその周りから遠ざけて形成しである。

両側にあるストリップ導体１０．１４には接続片１０ａ
、１４ａが積層体２０の側面に延出する状態で形成され
、一方の接続片１０ａは前記入力用外部電極１６が、他
方の接続片１４ａは前記出力用外部電極１７が接続され
ており、ストリップ導体１０に入力された信号はストリ
ップ導体１２を通ってストリップ導体１４に伝えられる
。

かかるストリップ導体１０〜１４と、その両側に存在す
る接地導体９と１１、〜１３と１５のうちの一方とは、
間に誘電体層２又は３、〜．６又は７が存在するので、
誘電体層とその両側のストリップ導体、接地導体により
３つのマイクロストリップが構成され、そのうちストリ
ップ導体１０．１２及び１４が一つに繋がっているので
、前記３つのマイクロストリップは積層状態であっても
連続したものとなっている。

次に、上記構成のディレィラインの製造方法について説
明する。

まず、何も形成されていないグリーンシート１と、同じ
パターンで接地導体９．１５が片面側に形成されたグリ
ーンシート２．８と、ストリソブ導体１０とビアホール
３ａが形成されたグリーンシート３と、接地導体１１と
ビアホール４ａが形成されたグリーンシート４と、スト
リップ導体１２とビアホール５ａが形成されたグリーン
シート５と、接地導体１３とビアホール６ａが形成され
たグリーンシート６と、ストリップ導体１４が形成され
たグリーンシート７を用意する。なお、ビアホール３３
等を形成するものについては、各グリーンシートの所定
位置に、例えばＮＣパンチ等により穴明は加工を施し、
その後にストリップ導体等を例えば印刷等にて形成する
とよい。この場合、ストリップ導体１０．１２が形成さ
れているグリーンシート３．５のビアホール３ａ、５ａ
には、ストリップ導体１０．１２の形成と同時に導体が
埋め込まれることになる。

次いで、各グリーンシート２〜８において接地導体等を
形成した面を上にしてグリーンシート８の上のグリーン
シート７を置き、更にそのグリーンシート７の」二にグ
リーンシート６．５，４．３゜２．１を順次置き、その
後プレスして積層体２０を形成する。このとき、前記接
続片９ａ等が各シートの端面に現れるので、これを目印
とすれば、各シートの位置合せを容易にすることができ
る。

また、前記プレスすることにより１、ビアホール３ａ、
５ａに埋め込まれた導体が、接地導体１１１３を形成し
たグリーンシート４．６のビアホール４ａ、６ａを通っ
て各スト・リップ導体１０，１２、】４を一連に接続す
ることになる。

なお、この積層体２０の形成は、上述した工程によって
１ケずつ行う場合に限らず、各グリーンシート２〜８に
形成するためのストリップ導体等のパターンを夫々多数
形成した大きな寸法のグリーンシートを用い、これらを
積層してカットし２、効率的に作製するようにしてもよ
い。上述した大きな寸法のグリーンシートとして１例を
説明すると５、例えばグリーンシート５の場合、第３図
に示す如くストリップ導体１２とビアホール５ａが、同
しパターンで片面に多数形成された１枚の大きなグリー
ンシート５Ａを用いる。図中の破線はカットされた１ケ
分のグリーンシート５である。

このようにして形成された積層体２０の側面４箇所に各
外部電極１６〜１９を印刷等により形成し、その後、焼
成してディレィラインを作製する。

なお、上記積層体２０を焼成した後に外部電極１６〜１
９を形成するようにしてもよい。

上記実施例では３つのストリップ導体を積層する場合を
説明しているが、本発明はこれに限らず、遅延時間に応
して２つ以上のストリップ導体を積層する場合にも同様
にして通用できる。２つのストリップ導体を積層する場
合には、第１図に示す３つのグリーンシート５，６．７
の代わりに、例えば第４図に示すストリップ導体１２′
が形成されたグリーンシート５′を用いるとよい。また
、各ストリップ導体の形状は遅延時間に応じた蛇行パタ
ーンに変更しても構わない。

また、上記実施例ではス）　ＩＪツブ導体、接地導体及
び外部電極は、銅を使用しているが、この他として銀や
銀パラジウム合金を使用してもよい。

特に、高周波での損失が問題とされるときには、銅や銀
を使用するのが好ましい。

第５図は高周波特性の向上に好適な接地導体９等の形状
を示す図である。つまり、接地導体９等はできるだけ多
くの箇所をアースするようｔこすると、高周波特性を良
くすることができ、第５図に示すようにアース取出し箇
所、即ち接続片９ａ９ｂ等の数を増加させるとよい。第
６図は、第５図のようにアース取出し箇所を増やした場
合の外部電極（ハンチング部分）を示す斜視図である。

図中、Ａ、Ｂで示す外部電極が入出力用のものである。

光皿ｐカー果以上詳述Ｌ７た如く本発明による場合には１、接地導体
間の接続を積層体の側面に設けた外部電極により行うた
め、接続用のスペースが不要となり、従来のようにスル
ーホールを用いる場合に比べて周囲を例えば３Ｎ以上小
さくでき、また、ストリップ導体をビアホールで接続し
、で積層するため、サイズを小型に保ったままで広範囲
の遅延時間を得ることができる。

また、ストリップ導体や接地導体を形成した面を一定方
向に揃えて各シートを積層するため、積層体側面に導出
される接続片を目的として利用でき、又、その接続片の
箇所に外部電極を形成すればよく、これにより加工精度
や良品歩留の向上が図れ、又、外部電極を用いるので、
従来のようにリード端子を使用する場合と異なり１００
ＭＨｚ以上の高周波領域における使用においても、遅延
特性の振動をおさえることができ、また表面実装化が可
能となり、更に、接地導体の接続を外部電極の形成、焼
付により行えるので、従来行っていたスルーホールの穴
明、スルーホールへの導体の埋め込みに対し、作業効率
の向上や配線の簡略化を大幅になし得る。

更には、接地導体により全ストリップ導体がシールドさ
れているので外部からの電磁気的影響を受けにくく、ま
た、ストリップ導体、接地導体及び外部電極に銅、銀又
は銀パラジウム合金を使用すると抵抗を小さくでき、特
に銅又は銀を使用した場合には高周波の損失を少なくで
きるという効果がある。

【図面の簡単な説明】

第１図は本発明に係るディレィラインを示す分解斜視図
、第２図はそれを一体化した状態を示す斜視図、第３図
は本発明方法に用いると好適な大きな寸法のグリーンシ
ート例を示す平面図、第４図は２つのストリップ導体を
積層する場合の一方のストリップ導体の例を示す平面図
、第５図は他の形態の接地導体を示す平面図、第６図は
第５図の接地導体を用いた場合のディレィライン外観を
示す斜視図、第７図は従来のディレィラインを示す正面
図である。１〜８．５’、５Ａ・・・誘電体層（グリーンシート）
、３ａ、４ａ、５ａ、６ａ・・・ビアホール、９゜１１
．１３．１５・・・接地導体、１０．１２，１４゜１２
′・・・ストリップ導体、１６〜１９・・・外部電極。特許出願人　二　株式会社村田製作所第１図

Claims

【特許請求の範囲】

（１）誘電体層が複数積層されていると共に、両端の誘
電体層とその内側の誘電体層との間に接地導体が位置す
る状態で、所定の誘電体層の各間に交互に接地導体とス
トリツプ導体とが形成された構造の積層体をなし、隣合
うストリップ導体同士をビアホールを介して接続して全
てのストリップ導体が連がっており、その両端部と各接
地導体の一部が前記積層体の側面に延出され、その延出
部と接続する状態で前記側面に外部電極が形成されてい
ることを特徴とするディレイライン。
（２）前記ストリツプ導体、接地導体及び外部電極が銅
、銀又は銀パラジウム合金からなることを特徴とする請
求項１記載のディレイライン。
（３）複数の誘電体シートが積層され、両端の誘電体層
とその内側の誘電体層との間に接地導体が位置する状態
で、所定の誘電体層の各間に交互に接地導体とストリツ
プ導体を有し、かつ、隣合うストリップ導体同士をビア
ホールを介して接続して全てのストリップ導体を連がら
せた構造の積層体を得、然る後、焼成を行った後に、前
記積層体の側面に外部電極を形成するか、又は外部電極
を形成した後に焼成することを特徴とするディレイライ
ンの製造方法。