JPH0432267A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｒ産業上の利用分野通 本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
（以下にＴＰＴともいう）及びその製造方法に関するも
のであり、特に液晶デイスプレーイメージセンサ−等に
適用可能な高信顧性を持つ薄膜トランジスタに関する。

「従来の技術Ｊ 最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されている
。

この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で５００°Ｃ程度と低温で形成でき、安価な
ソーダガラス、ホウケイ酸ガラス等を基板として用いる
ことができる。

この薄膜トランジスタは電界効果型であり、いわゆるＭ
ＯＳＦＥＴと同様の機能を有しているが、前述の如く安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は薄膜半導体を形成する装置の寸法にのみ限
定されるもので、容易に大面積基板上にトランジスタを
作製できるという利点を持っていた。このため多量の画
素を持つマトリクス構造の液晶デイスプレーのスイッチ
ング素子や一次元又は二次元のイメージセンサ等のスイ
ッチング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィーが応用可能で、
いわゆる微細加工が可能であり、ＩＣ等と同様に集積化
を図ることも可能であった。

この従来より知られたＴＰＴの代表的な構造を第２図に
概略的に示す。

Ｑｏはガラスよりなる絶縁性基板であり、（２１）は非
単結晶半導体よりなる薄膜半導体、（２２）　、　（２
３）はソースドレイン領域で、（２４）　、　（２５）
はソースドレイン電極、（２６）はゲート絶縁膜で（２
７）はゲート電極であります。

このように構成された薄膜トランジスタはゲート電極（
２７）に電圧を加えることにより、ソースドレイン（２
２）　、　（２３）間に流れる電流を調整するものであ
ります。

この時、この薄膜トランジスタの応答速度は次式で与え
られる。

Ｓ−μ・Ｖ／Ｌ” ここでＬはチャネル長、μはキャリアの移動度。

■はゲート電圧。

この薄膜トランジスタに用いられる非単結晶半導体層は
半導体層中に多量の結晶粒界等を含んでおり、これらが
原因で単結晶の半導体に比べてキャリアの移動度が非常
に小さく、上式より判るようにトランジスタの応答速度
が非常に遅いという問題が発生していた。特にアモルフ
ァスシリコン半導体を用いた時その移動度はだいたい０
．１〜１（ｃｍ”／　Ｖ−Ｓｅｃ　）程度で、はとんど
ＴＰＴとして動作しない程度のものであった。

このような問題を解決するには上式より明らかなように
チャネル長を短くすることと、キャリア移動度を大きく
することが知られ、種々の改良が行われている。

特にチャネル長りを短くすると、その２乗で応答速度に
影響するので非常に有効な手段である。

しかしながらＴＰＴの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を１０μｍ以下にすることは、その加工精度１歩留
まり、生産コスト等の面から明らかに困難であり、ＴＰ
Ｔのチャネル長を短くする手段として現在のところ有効
な手段は確立されていない。

一方、半導体層自身の持つ移動度（μ）を大きくする方
法としては、ＴＰＴに使用する半導体層として単結晶半
導体または多結晶半導体を採用したり、ＴＰＴの活性層
部分を単結晶半導体または多結晶半導体とすることが行
われている。

前者の方法では、半導体層を形成する際の温度を高くす
る必要がある。一方、後者の方法は部分的に温度を高く
してＴＰＴの活性層部分を単結晶半導体または多結晶半
導体とするものであるが、いずれの方法においても通常
のＴＰＴ作製工程よりも若干高い温度が必要である。

例えば、 （１）非晶質半導体薄膜トランジスタにおいて、非晶質
シリコンの成膜温度は約２５０°Ｃ程度でその後の熱ア
ニール工程の温度は最大で４００°Ｃ程度必要である。

（２）熱再結晶多結晶半導体薄膜トランジスタにおいて
、減圧ＣＶＤ法による多結晶シリコンの成膜温度と熱に
よる再結晶化工程の必要温度は５００〜６５０°Ｃであ
る。

（３）活性層のみを多結晶化した薄膜トランジスタにお
いて、半導体層を形成するに必要なＣＶＤの温度は２５
０°Ｃ〜４５０°Ｃ程度であるが、ＣＷレーザによる活
性層の再結晶化工程では６００°Ｃを超える温度となる
。

このように薄膜トランジスタの製造工程においては避け
られない熱処理工程が存在している。

一方、ＴＰＴはソーダ硝子等の基板上に形成されており
、特にスタガ型とコプラナ型はキャリアの表面導電チャ
ネルを持つ活性層がガラス基板と直接に接している。

ＴＰＴ製造工程では前述のように避けられない熱処理工
程が存在するので、硝子基板中に存在するナトリウム、
カリウム等のアルカリ不純物並びに金属等が外部に拡散
し、活性層やＴＰＴを構成する半導体層に侵入する。こ
れによりＴＰＴは移動度の低下やしきい値の変動等デバ
イス特性を悪化させたり、長期の信頼性に悪影響を与え
る。

また、ＴＰＴの動作により、ＴＰＴ自身が発熱するこれ
によりガラス基板の温度が上昇し、同様に基板より不純
物が拡散して、ＴＰＴに影響を与える。

１発明の目的Ｊ 本発明は前述の如き問題解決するものであり、素子特性
の良い、長期の信軌性の高いＴＰＴの構造を掃供するこ
とをその目的とするものでありまず。

「発明の構成Ｊ 本発明は上記の問題を解決する為に、ＴＰＴ素子を形成
する前にガラス基板上にＣＶＤ法またはスパッタ法によ
りＴＰＴ素子のゲート絶縁膜に使用可能な絶縁膜と同じ
材料からなる膜を下地保護膜として設け、その下地保護
股上にＴＰＴ素子を形成していることを特徴とするもの
であります。

すなわち、ガラス基板はゲート絶縁膜に使用可能な絶縁
膜、例えばシリコン酸化膜で覆われているためＴＰＴ作
製工程等での熱処理工程またはＴＰＴ動作時の発熱によ
る基板温度上昇時におけるガラス基板よりの不純物の拡
散を防止し、ＴＰＴ素子の特性の向上および長期の信頼
性向上を実現することができるものであります。

以下に実施例を示し本発明を説明する。

ｒ実施例ＩＪ この実施例１に対応するブレーナ型薄膜トランジスタの
概略的な作製工程を第１図に示す。

まず、ガラス基板（１）としてソーダガラスを用い、こ
のソーダガラス（１）上に公知のスパッタリング法によ
り全面に下地保護膜として酸化珪素（２）を３００ｔｖ
スパツタガス 反応圧力 ＲＦパワー 基板温度 成膜速度 酸素１００χ ０．５Ｐａ ００Ｗ １５０″Ｃ ５ｎｍ／ｗｉｎ 次にこれらの上にＩ型の非単結晶珪素半導体膜（３）を
公知のプラズマＣＶＤ法で約１１００ｎの厚さに形成し
た。その作成したその作製条件を以下に示ず。

基板温度　　　　　　　　３００″Ｃ 反応圧力　　　　　　　　０．０５ＴｏｒｒＲｆパワー
（１３，５６？１１（、）　　　８０　Ｗ使用ガス　　
　　　　　　ＳｉＨ。

その後所定の、エツチング処理を行い第１図（Ａ）に示
す状態を得た。

この後この活性層を多結晶化する為にエキシマレーザ−
を使用して、この活性層に対してレーザーアニール処理
を施した。

その条件を以下に示す。

レーザエネルギー密度　　　２００１１Ｊ／ＣＩ！１照
射シヨツト数　　　　　　５０回 この上に低抵抗非単結晶半導体層としてＮ型の導電型を
有する非単結晶珪素膜（４）を形成する。この時の作成
条件は以下のとおりであった。

基板温度　　　　　　　２２０℃ 反応圧力　　　　　　　０．０５ＴｏｒｒＲｆパワー（
１３，５６ＭＨ，）　　　１２０　Ｗ使用ガス　　　　
　　　ＳｉＨ４＋ＰＨｘ膜厚　　　　　　　　　１５０
０人 このＮ型の非単結晶珪素膜（４）は、その形成時にＨ２
ガスを多量に導入しＲｆパワーを高くして、微結晶化さ
せて電気抵抗を下げたものを使用してもよい。

次に公知のフォトリソグラフィー技術を用いて、この非
単結晶珪素膜（４）をソースドレイン領域（４）を残し
チャネル形成領域（７）をバターニングし、第１図（Ｂ
）に示す状態を得た。

この後、チャネル形成領域（７）の活性化の為水素プラ
ズマ処理を下記の条件で行いヂャネル領域の活性化を行
った。

基板温度　　　　　　２５０°Ｃ ＲＦパワー　　　　　　１００Ｗ 処理時間　　　　　　６０分 この後、先の下地保護ＷＩ（２）と同じ材料でがっ同じ
形成方法にてゲート酸化膜（５）ＩＯ０ｎａ＋の厚みに
形成後ソース、ドレイン領域のコンタクトホールを公知
のエツチング法により形成し、その上にアルミニウム電
極（６）を形成して、第１図（Ｃ）の状態を得薄膜トラ
ンジスタを完成した。

本実施例の場合、ソース、ドレイン電極（６）の下には
ゲート絶縁膜（５）、下地保護膜（２）が存在する。

これらは同じ材料、同じ形成方法により形成されている
ので薄膜トランジスタ作製工程における熱処理又は薄膜
トランジスタ動作時の発熱によって発生するこれら膜の
熱膨張に差がなく、その上部に存在するアルミニウム等
の金属電極の断線又はビーリングを起こさず長期の信頼
性に優れたものとなった。

「実施例２」 第３図に本実施例の作製方法の概略図を示す。

まず、ソーダガラス基板（１）上に公知のスパッタリン
グ法により実施例１同じ作製条件にて酸化珪素膜を作製
した。次にこの下地保護膜（２）上にモリブデン金属Ｏ
ωを２００ｎｍの厚さに形成した後にこの上に低抵抗非
単結晶半導体層としてＰ型の導電型を有する非単結晶珪
素膜（８）を形成する。この時の作製条件は以下のとお
りであった。

基板温度　　　　　　　２３０°Ｃ 反応圧力　　　　　　　０．０５ＴｏｒｒＲｆパワー（
１３，５６ＭＨ，）　　　１５０　Ｗ使用ガス　　　　
　　　ＳｉＨ４＋Ｂ２Ｈ６膜厚　　　　　　　　　２０
０人 この場合膜厚は２００人とし後工程で作製する■型半導
体層とのオーミックコンタクトをとる目的だけとした。

次にこれらを所定のパターンにエツチングして第３図（
Ａ）の状態を得た。

次にこれらの上に■型の非単結晶珪素半導体膜（３）を
公知のスパッタ法で２００ｎｍの厚さに形成した。

その作成したその作製条件を以下に示す。

基板温度 反応圧力 ２５０°Ｃ Ｏｏ　２Ｐａ Ｒｆパワー（１３，５６ＭＨ，）　　　　　８０　Ｗ使
用ガス　　　　　　　　Ａｒ 次に、実施例１と同じようにこのＩ型半導体層（３）の
多結晶化と水素プラズマ処理による活性化を行い第３図
（Ｂ）に示す状態を得た。

さらに、スパッタリング法によりゲート絶縁膜（５）を
実施例１と同様に１１００ｎ形成した後、モリブデン金
属によりゲート電極（９）を形成し所定のパターンに形
成した。

このようにして第３図（Ｃ）に示す薄膜トランジスタを
完成させた。

本実施例の場合、低抵抗半導体層下に金属電極を有して
いるので、その配線抵抗が非常に小さい特徴を有する。

特に大面積の液晶装置のスイッチング素子としてＴＰＴ
を用いる際、この配線抵抗が小さい為に、駆動信号波形
がなまることがなく、多量のＴＰＴを高速で応答させる
ことができる。

また、本発明はその多のデバイス構造を持つ薄膜トラン
ジスタにも当然応用可能である。

「効果」 本発明の構成により、基板としての低温ガラス中に存在
する不純物が薄膜トランジスタの活性層さらには素子自
身へ侵入することを抑えることができ、高相互コンダク
タンスおよび高電界効果移動度を持つ薄膜トランジスタ
を提供することができた。

また、デバイス動作時における発熱により基板より拡散
する不純物をも抑えることができ、薄膜トランジスタの
電機的特性の烈火を抑制でき良好で長期の安定性と信頼
性を持つ薄膜トランジスタを実現することができた。

【図面の簡単な説明】 第１図（Ａ）〜（Ｃ）及び第３図（Ａ）〜（Ｃ）は本発
明の一実施例のＴＰＴの製造工程を示す概略図である。 第２図は従来のＴＰＴの断面構造を示す。 １・・・基板 ２・・・下地保護膜 ３・・・活性層 ・ソース、ドレイン領域 ・ゲート絶縁膜 ・ゲート並びにソース、ドレイ ・チャネル形成領域 ・ソース、ドレイン領域 ・ゲート電極 ン電極

Claims (1)

1. 【特許請求の範囲】 １、ガラス基板上にゲート絶縁膜を構成し得る材料から
   なる下地保護膜と前記下地保護膜上にゲート電極、ゲー
   ト絶縁膜及びソース、ドレイン領域が設けられているこ
   とを特徴とする薄膜トランジスタ。 ２、特許請求の範囲第１項において、前記下地保護膜と
   前記ゲート絶縁膜とは同じ形成法により形成された同じ
   材料からなる絶縁膜であることを特徴とする薄膜トラン
   ジスタ。