JPH04302868A - Magnetic recording and reproducing device - Google Patents
Magnetic recording and reproducing deviceInfo
- Publication number
- JPH04302868A JPH04302868A JP9303491A JP9303491A JPH04302868A JP H04302868 A JPH04302868 A JP H04302868A JP 9303491 A JP9303491 A JP 9303491A JP 9303491 A JP9303491 A JP 9303491A JP H04302868 A JPH04302868 A JP H04302868A
- Authority
- JP
- Japan
- Prior art keywords
- code
- code word
- value
- word
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 claims description 69
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000013507 mapping Methods 0.000 abstract description 42
- 238000010586 diagram Methods 0.000 description 22
- 238000012545 processing Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 11
- 230000000295 complement effect Effects 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002730 additional effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
〔発明の目的〕 [Purpose of the invention]
【0001】0001
【産業上の利用分野】本発明は磁気記録再生装置に係わ
り、特に映像信号等のデジタル信号を符号ワードに変換
して記録再生する際の符号化方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording and reproducing apparatus, and more particularly to an encoding method for converting a digital signal such as a video signal into code words for recording and reproducing.
【0002】0002
【従来の技術】相関のある信号、例えばカラ−映像信号
をサンプリングして1サンプル当たりmビット、例えば
8ビット(1ワ−ド)のデジタルデ−タに変換した後、
これをビデオテ−プレコ−ダ(VTR)に記録して再生
する装置が開発されている。このような装置にて、8ビ
ットのデ−タをそのまま記録すると、その時の記録信号
の2値レベルである“1”と“0”は均一に現れないた
め、往々にして直流分を含んでしまう。ところが、一般
の磁気記録再生装置の磁気ヘッドでは、再生時前記直流
分を再生することができないため、記録時、記録信号が
前記直流分を含まないようにするエンコ−ディングが記
録信号に対してなされることになる。2. Description of the Related Art After sampling a correlated signal, for example a color video signal, and converting it into digital data of m bits per sample, for example 8 bits (1 word),
A device has been developed that records and reproduces this information on a video tape recorder (VTR). When 8-bit data is recorded as is with such a device, the binary levels of "1" and "0" of the recorded signal do not appear uniformly, so they often contain DC components. Put it away. However, since the magnetic head of a general magnetic recording/reproducing device cannot reproduce the DC component during reproduction, encoding to prevent the recorded signal from including the DC component during recording is performed on the recording signal. It will be done.
【0003】このような記録時のエンコ−ディングは、
記録信号のDSV(DigitalSum Vari
ation)値がなるべく小さくなるようにする処理で
ある。ここで、DSVとは2値レベルの“1”、“0”
を夫々+1、−1に対応させて積分した値であって、こ
のDSVは任意の時点或いは期間について値を持つもの
である。そして、連続する2値信号について初めからD
SVを求めた場合、そのDSVが限りなく増加或いは減
少するならば、その信号は直流分を持つことになり、前
記DSVが有界ならば直流分を持たないことになる。[0003] Such encoding during recording is as follows:
DSV (DigitalSum Variation) of the recording signal
ation) value is made as small as possible. Here, DSV is a binary level of “1” and “0”.
This DSV is a value obtained by integrating the values corresponding to +1 and -1, respectively, and this DSV has a value for an arbitrary time point or period. Then, for continuous binary signals, D
When determining the SV, if the DSV increases or decreases without limit, the signal will have a DC component, and if the DSV is bounded, it will not have a DC component.
【0004】図14は上記のようなカラ−映像信号をデ
ジタル化してVTRに記録再生する磁気記録再生装置の
従来例を示したブロック図である。入力端子1から入力
された映像信号はA/D変換器2により8ビットのパラ
レルデジタル信号となってDSVコントロ−ルエンコ−
ディング回路103に供給される。このエンコ−ディン
グ回路103では、前述したように各8ビットのデ−タ
ワ−ドが所定の規則によって並べ変えられて作成される
1ワ−ド8ビットのワ−ドに置換される。この場合、置
換されるワ−ドは、例えばROMに記憶されており、対
応するナチュラルバイナリ−コ−ドでそのアドレスを指
定することにより前記ROMから置換ワードが読み出さ
れて、入力データがワ−ドに置換されるようになってい
る。こうして、エンコ−ディング回路103にて置換さ
れたワ−ドは反転処理回路104に入力される。この反
転処理回路104は例えば1ワ−ド毎にそのワ−ドとコ
ンプリメンタリ−なワ−ドに置換する。FIG. 14 is a block diagram showing a conventional example of a magnetic recording and reproducing apparatus that digitizes the color video signal as described above and records and reproduces it on a VTR. The video signal input from the input terminal 1 is converted into an 8-bit parallel digital signal by the A/D converter 2, and then converted to a DSV control encoder.
The signal is supplied to the loading circuit 103. In this encoding circuit 103, as described above, each 8-bit data word is rearranged according to a predetermined rule and replaced with an 8-bit word. In this case, the word to be replaced is stored, for example, in a ROM, and by specifying its address with a corresponding natural binary code, the replacement word is read from said ROM, and the input data is changed into a word. It is now replaced by -. In this way, the word replaced by the encoding circuit 103 is input to the inversion processing circuit 104. The inversion processing circuit 104 replaces each word with a complementary word, for example.
【0005】即ち、前記反転処理回路104では、ある
ワ−ドはそのまま出力され、それに続く1ワ−ドは“1
”と“0”とが全く反転された状態のワ−ドに置換され
る。例えば、CDS値が−2のデ−タワ−ド(DSVC
C)〔00110001〕が反転されるとすると、これ
は〔11001110〕に変換される。このデ−タワ−
ドのCDS値は+2である。即ち、エンコ−ディング回
路103から入力されるワ−ドのコンプリメンタリなワ
−ドは元のワ−ドに対してCDSの正負の極性が反対に
なるワ−ドである。こうして、反転処理回路104から
は入力時のままのワ−ドと反転されたワ−ドとが交互に
出力されることになり、入力カラ−映像信号が相関の強
い信号であることを考えれば、この反転処理回路104
の出力デ−タワ−ドのDSVを計算すると、その値は「
0」に収束する方向になることは容易に理解される。こ
の反転処理回路104から出力されるワ−ドはパラレル
/シリアル変換器105に供給されて、シリアルデ−タ
に変換される。即ち、8ビットのパラレルデ−タがシリ
アルデ−タに変換され、これがVTR11に供給される
。このVTR11では、カラ−映像信号の1フィ−ルド
分のデ−タが複数本のトラックとしてテ−プ上に記録さ
れる。ここで、上記CDS値とは符号デ−タの“1”を
+1、“0”を−1と做して、1ワ−ドの符号デ−タの
総和を取った値をいい、符号の重みと呼ばれるものであ
る。従って前記DSV値とはこのCDS値の累積値のこ
とになる。That is, in the inversion processing circuit 104, a certain word is output as is, and the following word is output as "1".
" and "0" are completely inverted. For example, a data word with a CDS value of -2 (DSVC
C) If [00110001] is inverted, it is converted to [11001110]. This data tower
The CDS value of the code is +2. That is, a complementary word to the word inputted from the encoding circuit 103 is a word in which the positive and negative polarities of the CDS are opposite to the original word. In this way, the inversion processing circuit 104 alternately outputs the same word as input and the inverted word. Considering that the input color video signal is a highly correlated signal, , this inversion processing circuit 104
When calculating the DSV of the output data word, the value is ``
It is easily understood that the direction is convergent to 0. The word output from the inversion processing circuit 104 is supplied to a parallel/serial converter 105 and converted into serial data. That is, 8-bit parallel data is converted to serial data, and this is supplied to the VTR 11. In this VTR 11, data for one field of a color video signal is recorded on a tape as a plurality of tracks. Here, the above-mentioned CDS value refers to the value obtained by taking the sum of 1 word of code data, assuming that code data "1" is +1 and "0" is -1. This is called weight. Therefore, the DSV value is the cumulative value of these CDS values.
【0006】その後、VTR11にて上記の如くして記
録されたテ−プが再生され、得られた再生デ−タはシリ
アル/パラレル変換器107にて8ビットのパラレルデ
−タに変換された後、このパラレルデ−タがワ−ド単位
で逆反転処理回路108に入力される。逆反転処理回路
108は入力されるワ−ドを記録時の反転処理回路10
4の処理とは逆の処理にて変換し、記録時コンプリメン
タリなワ−ドを元のワ−ドに戻す。こうして、逆反転処
理回路108にて元のワ−ドに戻されたワ−ドはDSV
コントロ−ルデコ−ディング回路109に入力される。
このDSVコントロ−ルデコ−ディング回路109は記
録系のエンコ−ディング回路103の処理とは全く逆の
処理を入力ワードに対してすることになり、入力ワード
を元のデジタルデ−タに戻す。このため、前記DSVコ
ントロ−ルデコ−ディング回路109はRAMを有して
おり、この回路109から得られるワ−ドは元のナチュ
ラルバイナリコ−ドになる。このナチュナルバイナリコ
ードはD/A変換器50に入力される。D/A変換器5
0は入力デジタルデ−タをアナログのカラ−映像信号に
変換し、これが出力端子60に導出される。[0006] Thereafter, the tape recorded in the above manner is played back by the VTR 11, and the obtained playback data is converted into 8-bit parallel data by the serial/parallel converter 107. , this parallel data is input to the inversion processing circuit 108 in word units. The inversion processing circuit 108 is the inversion processing circuit 10 at the time of recording the input word.
The conversion is performed in the opposite manner to the processing in step 4, and the complementary word at the time of recording is returned to the original word. In this way, the word returned to the original word by the inversion processing circuit 108 is DSV
The signal is input to a control decoding circuit 109. This DSV control decoding circuit 109 performs processing on the input word that is completely opposite to that of the recording system encoding circuit 103, and returns the input word to the original digital data. For this reason, the DSV control decoding circuit 109 has a RAM, and the word obtained from this circuit 109 becomes the original natural binary code. This natural binary code is input to the D/A converter 50. D/A converter 5
0 converts the input digital data into an analog color video signal, which is delivered to the output terminal 60.
【0007】上記従来例では入力端子1に入力される信
号が相関のある映像信号のようなもので、連続されて入
力されてくる2ワード間のレベルがほぼ同様の場合など
では、反転処理回路4にて1ワード毎にコンプリメンタ
リなワードとすることによってDSVを減らすことがで
きる。しかし、前記2ワード間の信号レベルに差がある
場合、即ち入力信号のレベルの変化が続くような場合、
前記DSV値の振幅幅が大きくなり、最悪の場合は±∞
になってしまい、VTR11に対する記録信号に直流成
分が入り込むと共に低域成分が多くなって、記録再生時
のエラーレートが増加して録再時の画質が悪化するとい
う欠点があった。In the conventional example described above, when the signals input to the input terminal 1 are correlated video signals and the levels between two consecutively input words are almost the same, the inversion processing circuit is used. 4, the DSV can be reduced by making each word a complementary word. However, if there is a difference in the signal level between the two words, that is, if the level of the input signal continues to change,
The amplitude width of the DSV value increases, and in the worst case, ±∞
This has the disadvantage that a direct current component enters the recording signal for the VTR 11 and a low frequency component increases, resulting in an increase in the error rate during recording and reproduction, and a deterioration in the image quality during recording and reproduction.
【0008】そこで本発明は上記の欠点を除去するもの
で、DSV値の振幅幅を従来例よりも更に小さくしたり
、或いはDSV値の絶対値の最大値を所定値以下に止め
ることにより、記録信号中の直流成分及び低周波成分を
減少させて、録再時の画質を向上させることができる磁
気記録再生装置を提供することを目的としている。
〔発明の構成〕Therefore, the present invention aims to eliminate the above-mentioned drawbacks by making the amplitude width of the DSV value even smaller than in the conventional example, or by keeping the maximum absolute value of the DSV value below a predetermined value. It is an object of the present invention to provide a magnetic recording and reproducing device that can improve image quality during recording and reproducing by reducing DC components and low frequency components in signals. [Structure of the invention]
【0009】[0009]
【課題を解決するための手段】本発明は入力信号をデジ
タル信号にした後、符号ワードに変換して磁気テープに
記録再生する磁気記録再生装置において、1ワードmビ
ットのデジタル信号を1ワードnビットの符号ワードに
変換する変換手段と、この変換手段から出力される符号
ワードの極性及び時間軸をhワード単位で反転する符号
極性時間軸反転手段とを具備し、前記符号極性時間軸反
転手段から出力される符号ワードを磁気テープに記録す
る構成を有する。[Means for Solving the Problems] The present invention provides a magnetic recording and reproducing apparatus that converts an input signal into a digital signal, converts it into a code word, and records and reproduces it on a magnetic tape. The code polarity time axis reversing means comprises a converting means for converting into a code word of bits, and a code polarity time axis reversing means for reversing the polarity and time axis of the code word output from the converting means in units of h words, the code polarity time axis reversing means It has a configuration for recording code words output from the magnetic tape on a magnetic tape.
【0010】別の構成として、本発明は入力信号をデジ
タル信号にした後、符号ワードに変換して磁気テープに
記録再生する磁気記録再生装置において、種類の異なる
入力信号を時間軸多重化する多重化手段と、この多重化
手段により多重化された1ワードmビットのデジタル信
号を1ワードnビットの符号ワードに変換する変換手段
と、この変換手段から出力される符号ワードの極性及び
時間軸をhワード単位で反転する符号極性時間軸反転手
段とを具備し、前記符号極性時間軸反転手段から出力さ
れる符号ワードを磁気テープに記録する構成を有する。As another configuration, the present invention provides a magnetic recording and reproducing apparatus that converts an input signal into a digital signal, converts it into a code word, and records and reproduces it on a magnetic tape. converting means for converting the 1-word m-bit digital signal multiplexed by the multiplexing means into a 1-word n-bit code word; and converting means for converting the polarity and time axis of the code word output from the converting means. A code polarity time axis reversing means for inverting the code polarity time axis in units of h words is provided, and the code word outputted from the code polarity time axis reversing means is recorded on a magnetic tape.
【0011】上記構成に付加した構成として、本発明は
、変換手段は入力されるmビットのデジタル信号をnビ
ットの符号ワードに変換する際に2m 個の符号ワード
を1から2m −2の符号に割振ること構成を有してい
る。[0011] As a configuration added to the above configuration, the present invention provides that when converting an input m-bit digital signal into an n-bit code word, the conversion means converts 2m code words into codes from 1 to 2m −2. It has a configuration to allocate to.
【0012】別の構成として、本発明は入力信号をデジ
タル信号にした後、符号ワードに変換して磁気テープに
記録再生する磁気記録再生装置において、1ワードmビ
ットのデジタル信号を1ワードnビットに変換する変換
手段と、この変換手段から出力される符号ワードの極性
をhワード単位で反転する符号反転手段と、この符号反
転手段から出力される符号ワードの極性を反転するか又
は非反転のまま出力するかを制御する符号極性反転制御
手段と、前記符号反転手段から出力される符号ワードの
CDS値を算出するCDS算出手段と、前記符号極性反
転制御手段から出力される符号ワードのDSV値を算出
するDSV算出手段と、このDSV算出手段によって算
出されたDSV値と前記CDS算出手段により算出され
たCDS値に基づいて、前記DSV算出手段によって次
に算出されるDSV値の絶対値が減少する方向となるよ
うに、前記符号極性反転制御回路の反転、非反転を決定
するコントロールビットを発生するコントロールビット
発生手段と、前記符号極性反転制御手段から出力される
符号ワードに前記コントロールビット発生手段から発生
されたコントロールビットを挿入する挿入手段とを具備
し、前記符号極性反転制御手段から出力された符号ワー
ドを磁気テープに記録する構成を有する。As another configuration, the present invention provides a magnetic recording and reproducing apparatus that converts an input signal into a digital signal, converts it into a code word, and records and reproduces it on a magnetic tape. a conversion means for converting the polarity of the code word outputted from the conversion means, a sign inversion means for inverting the polarity of the code word outputted from the conversion means in units of h words, and a code inversion means for inverting the polarity of the code word outputted from the sign inversion means or a non-inverted polarity. code polarity inversion control means for controlling whether to output the code word as it is; CDS calculation means for calculating a CDS value of the code word output from the code inversion means; and a DSV value of the code word output from the code polarity inversion control means. a DSV calculation means for calculating, and an absolute value of a DSV value to be calculated next by the DSV calculation means is decreased based on the DSV value calculated by the DSV calculation means and the CDS value calculated by the CDS calculation means; control bit generating means for generating a control bit for determining inversion or non-inversion of the code polarity inversion control circuit so that the code polarity inversion control circuit and an insertion means for inserting a control bit generated from the code polarity reversal control means, and has a configuration for recording the code word output from the code polarity reversal control means on the magnetic tape.
【0013】上記構成に付加した構成として、本発明の
CDS算出手段は符号反転手段から出力される符号ワー
ドのCDS値を算出すると共にこのCDS値の変化も算
出し、これをコントロールビット発生手段に出力し、且
つ、コントロールビット発生手段は前記CDS算出手段
により算出されたCDS値とこのCDS値の変化及び前
記DSV算出手段によって算出されたDSV値に基づい
て、前記DSV値算出手段によって次に算出されるDS
V値の絶対値が減少する方向となるように、前記符号極
性反転制御回路の反転、非反転を決定するコントロール
ビットを発生する構成を有する。As a configuration added to the above configuration, the CDS calculation means of the present invention calculates the CDS value of the code word output from the sign inversion means, and also calculates the change in this CDS value, and transmits this to the control bit generation means. The control bit generation means then calculates the following value by the DSV value calculation means based on the CDS value calculated by the CDS calculation means, the change in this CDS value, and the DSV value calculated by the DSV calculation means. DS to be done
The present invention is configured to generate a control bit that determines whether the sign polarity inversion control circuit is inverted or non-inverted so that the absolute value of the V value decreases.
【0014】[0014]
【作用】本発明の磁気記録再生装置において、変換手段
は1ワードmビットのデジタル信号を1ワードnビット
の符号ワードに変換する。符号極性時間軸反転手段は前
記変換手段から出力される符号ワードの極性及び時間軸
をhワード単位で反転する。前記符号極性時間軸反転手
段から出力される符号ワードが磁気テープに記録される
。In the magnetic recording/reproducing apparatus of the present invention, the converting means converts a digital signal of m bits per word into a code word of n bits per word. The code polarity time axis inverting means inverts the polarity and time axis of the code word output from the converting means in units of h words. The code word output from the code polarity time axis reversing means is recorded on a magnetic tape.
【0015】別の構成の作用として、本発明の磁気記録
再生装置において、多重化手段は種類の異なる入力信号
を時間軸多重化する。変換手段は前記多重化手段により
多重化された1ワードmビットのデジタル信号を1ワー
ドnビットの符号ワードに変換する。符号極性時間軸反
転手段は前記変換手段から出力される符号ワードの極性
及び時間軸をhワード単位で反転する。前記符号極性時
間軸反転手段から出力される符号ワードが磁気テープに
記録される。As another feature of the structure, in the magnetic recording/reproducing apparatus of the present invention, the multiplexing means time-axis multiplexes different types of input signals. The converting means converts the digital signal of one word and m bits multiplexed by the multiplexing means into a code word of one word and n bits. The code polarity time axis inverting means inverts the polarity and time axis of the code word output from the converting means in units of h words. The code word output from the code polarity time axis reversing means is recorded on a magnetic tape.
【0016】上記作用に付加した作用として、変換手段
は入力されるmビットのデジタル信号をnビットの符号
ワードに変換する際に2m 個の符号ワードを1から2
m −2の符号に割振る。As an additional effect to the above effect, the converting means converts the input m-bit digital signal into n-bit code words by converting 2m code words from 1 to 2.
Allocate to the sign of m −2.
【0017】別の構成の作用として、本発明の磁気記録
再生装置において、変換手段は1ワードmビットのデジ
タル信号を1ワードnビットに変換する。符号反転手段
は前記変換手段から出力される符号ワードの極性をhワ
ード単位で反転する。符号極性反転制御手段は前記符号
反転手段から出力される符号ワードの極性を反転するか
又は非反転のまま出力するかを制御する。CDS算出手
段は前記符号反転手段から出力される符号ワードのCD
S値を算出する。DSV算出手段は前記符号極性反転制
御手段から出力される符号ワードのDSV値を算出する
。コントロールビット発生手段は前記DSV算出手段に
よって算出されたDSV値と前記CDS算出手段により
算出されたCDS値に基づいて、前記DSV算出手段に
よって次に算出されるDSV値の絶対値が減少する方向
となるように、前記符号極性反転制御回路の反転、非反
転を決定するコントロールビットを発生する。挿入手段
は前記符号極性反転制御手段から出力される符号ワード
に前記コントロールビット発生手段から発生されたコン
トロールビットを挿入する。前記符号極性反転制御手段
から出力された符号ワードが磁気テープに記録される。As another feature of the structure, in the magnetic recording/reproducing apparatus of the present invention, the converting means converts a digital signal of one word and m bits into one word and n bits. The sign inverting means inverts the polarity of the code word output from the converting means in units of h words. The code polarity inversion control means controls whether the polarity of the code word outputted from the code inversion means is inverted or output without being inverted. The CDS calculating means calculates the CD of the code word output from the sign inverting means.
Calculate the S value. The DSV calculation means calculates the DSV value of the code word output from the code polarity inversion control means. The control bit generation means determines the direction in which the absolute value of the DSV value calculated next by the DSV calculation means decreases based on the DSV value calculated by the DSV calculation means and the CDS value calculated by the CDS calculation means. A control bit is generated to determine whether the sign polarity inversion control circuit is inverted or not. The insertion means inserts the control bit generated by the control bit generation means into the code word output from the code polarity inversion control means. The code word output from the code polarity reversal control means is recorded on the magnetic tape.
【0018】上記作用に付加した作用として、本発明の
CDS算出手段は符号反転手段から出力される符号ワー
ドのCDS値を算出すると共に、このCDS値の変化も
算出し、これをコントロールビット発生手段に出力し、
且つ、コントロールビット発生手段は前記CDS算出手
段により算出されたCDS値とこのCDS値の変化及び
前記DSV算出手段によって算出されたDSV値に基づ
いて、前記DSV値算出手段によって次に算出されるD
SV値の絶対値が減少する方向となるように、前記符号
極性反転制御回路の反転、非反転を決定するコントロー
ルビットを発生する。As an additional effect to the above-mentioned effect, the CDS calculating means of the present invention calculates the CDS value of the code word output from the sign inverting means, and also calculates the change in this CDS value, and uses this as the control bit generating means. Output to
Further, the control bit generation means is configured to generate a D that is next calculated by the DSV value calculation means based on the CDS value calculated by the CDS calculation means, a change in this CDS value, and the DSV value calculated by the DSV calculation means.
A control bit is generated to determine whether or not the sign polarity inversion control circuit is inverted so that the absolute value of the SV value decreases.
【0019】[0019]
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図1は本発明の磁気記録再生装置の第1の一実
施例を示したブロック図である。1は映像信号等のアナ
ログ記録信号を入力する入力端子、2は入力されたアナ
ログ映像信号等を8ビットのデジタル信号に変換するA
/D変換器、3は8ビットのデジタル信号を8ビットの
符号ワードに1対1で変換するマッピング変換回路、4
はマッピング変換回路3から入力される符号ワードを1
ワード毎にその極性及び時間軸を反転する符号極性反転
回路、8はマッピング変換回路3から出力された符号ワ
−ドをシリアル信号に変換するパラレル/シリアル変換
回路、11はNRZI変調回路10から入力される記録
信号を図示されない磁気テ−プに記録するVTR部、1
2は入力されるシリアル信号を前記同期信号に基づいて
パラレル信号に変換するシリアル/パラレル変換回路、
13はシリアル/パラレル変換回路12から入力される
符号ワードを1ワード毎にその極性及び時間軸反転を行
う符号極性反転回路、15は符号極性逆反転回路13か
ら入力される符号ワードをマッピング変換回路3の変換
と逆の変換を行う逆マッピング変換回路、16はデジタ
ル信号をアナログ信号に変換するD/A変換器、17は
再生アナログ映像信号を出力する出力端子である。尚、
マッピング変換回路3と逆マッピング変換回路15の変
換は全く逆のプロセスで行われるものとする。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of the magnetic recording/reproducing apparatus of the present invention. 1 is an input terminal for inputting an analog recording signal such as a video signal, and 2 is an input terminal A for converting the input analog video signal etc. into an 8-bit digital signal.
/D converter 3 is a mapping conversion circuit that converts an 8-bit digital signal into an 8-bit code word on a one-to-one basis; 4
converts the code word input from the mapping conversion circuit 3 into 1
A code polarity inversion circuit that inverts the polarity and time axis for each word; 8 a parallel/serial conversion circuit that converts the code word output from the mapping conversion circuit 3 into a serial signal; 11 an input from the NRZI modulation circuit 10; a VTR section 1 for recording recorded signals on a magnetic tape (not shown);
2 is a serial/parallel conversion circuit that converts an input serial signal into a parallel signal based on the synchronization signal;
13 is a code polarity inversion circuit that inverts the polarity and time axis of each code word input from the serial/parallel conversion circuit 12; 15 is a mapping conversion circuit for mapping the code word input from the code polarity inversion circuit 13; 16 is a D/A converter that converts a digital signal into an analog signal; and 17 is an output terminal that outputs a reproduced analog video signal. still,
It is assumed that the mapping conversion circuit 3 and the inverse mapping conversion circuit 15 perform conversion using completely opposite processes.
【0020】次に本実施例の動作について説明する。入
力端子1から入力されるカラー映像信号はA/D変換器
2にてmビットのデジタル信号に変換された後、マッピ
ング変換回路3に入力される。マッピング変換回路3は
入力されるmビットのデジタル信号を1対1でmビット
の符号ワードに変換し、得られた符号ワードを符号極性
反転回路4に出力する。符号極性反転回路4は入力され
る符号データを1ワード毎にその極性を反転すると共に
その時間軸も反転する。このように符号極性反転回路4
にて1ワード毎に極性と時間軸が反転された符号ワード
はパラレル/シリアル変換回路8に入力される。パラレ
ル/シリアル変換回路8は符号極性反転回路4から入力
される符号ワードをシリアル信号化した後、これをVT
R部11に出力する。又、上記動作説明では触れなかっ
たが、VTR部11にて磁気テープに記録される記録信
号にはエラー訂正符号、同期信号等も付加されることは
言うまでもない。Next, the operation of this embodiment will be explained. A color video signal inputted from an input terminal 1 is converted into an m-bit digital signal by an A/D converter 2, and then inputted to a mapping conversion circuit 3. The mapping conversion circuit 3 converts the input m-bit digital signal into an m-bit code word on a one-to-one basis, and outputs the obtained code word to the code polarity inversion circuit 4. The code polarity inversion circuit 4 inverts the polarity of the input code data word by word, and also inverts the time axis thereof. In this way, the sign polarity inversion circuit 4
The code word whose polarity and time axis are inverted word by word is input to the parallel/serial conversion circuit 8. The parallel/serial conversion circuit 8 converts the code word inputted from the code polarity inversion circuit 4 into a serial signal, and then converts the code word into a serial signal.
It is output to the R section 11. Although not mentioned in the above explanation of the operation, it goes without saying that an error correction code, a synchronization signal, etc. are also added to the recording signal recorded on the magnetic tape by the VTR section 11.
【0021】次に、VTR部11にて再生された信号は
シリアル/パラレル変換回路14に入力されてパラレル
の符号ワードに戻され、この符号ワードが符号極性反転
回路13に入力される。符号極性反転回路13は入力さ
れる符号ワードをワード毎にその極性及び時間軸を反転
して、元の符号ワードに戻した後、これを逆マッピング
変換回路15に出力する。逆マッピング変換回路15は
入力される8ビットの符号ワードを8ビットのデジタル
信号に逆変換して、これをD/A変換器16に出力する
。D/A変換器16は入力されるデジタル信号をアナロ
グの映像信号に変換して、これを出力端子17に出力す
る。Next, the signal reproduced by the VTR unit 11 is input to the serial/parallel conversion circuit 14 and converted back into a parallel code word, and this code word is input to the code polarity inversion circuit 13. The code polarity inversion circuit 13 inverts the polarity and time axis of each input code word word by word, returns the code word to the original code word, and then outputs the code word to the inverse mapping conversion circuit 15 . The inverse mapping conversion circuit 15 inversely converts the input 8-bit code word into an 8-bit digital signal and outputs this to the D/A converter 16. The D/A converter 16 converts the input digital signal into an analog video signal and outputs it to the output terminal 17.
【0022】次に、図1に示した本実施例の符号極性反
転回路4の詳細動作について説明する。符号極性反転回
路4は入力される符号ワードを1ワード毎に極性反転す
るばかりでなく、時間軸反転も行っている。この時間軸
反転とはシフトレジスタに入力ワードを入れた方向とは
逆の方向に読み出すことにより行われ、例えば1101
00のデータを時間軸変換すると、001011になる
。従って、符号極性反転回路4に例えば010101と
いう符号ワードが入力されると、まず、その極性が反転
されて101010とし、更にその時間軸を反転して0
10101という符号データになり、これがパラレル/
シリアル変換回路8に出力されることになる。図2(A
)は符号極性反転回路4から出力される変調符号ワード
で、このような変調を行うと、VTR部11に記録され
る変調符号ワードのDSVは図2(B)に示した如く+
2から−4の変化幅となる。しかし、上記と同一のデー
タを従来例と同様に極性反転だけを施した場合、図2(
C)に示す如くなり、この時VTR部11に記録される
信号のDSVは図2(D)に示したように+2から−6
に変化し、本例の図2(B)に示した変化幅より大きく
なる。この理由は、符号ワードにおいて1又は0が続い
た場合、DSV値が正又は負方向でその絶対値が大きな
値になるが、本例では時間軸が反転されているため、次
に続く符号ワードの初期デットデータから前記DSVの
絶対値を減らす方向に作用するからである。Next, detailed operation of the sign polarity inversion circuit 4 of this embodiment shown in FIG. 1 will be explained. The code polarity inversion circuit 4 not only inverts the polarity of each input code word word by word, but also inverts the time axis. This time axis reversal is performed by reading out the input word in the opposite direction to the direction in which it was input into the shift register. For example, 1101
When the data of 00 is converted to the time axis, it becomes 001011. Therefore, when the code word 010101 is input to the code polarity inversion circuit 4, first, its polarity is inverted to 101010, and then its time axis is inverted to 0.
The code data is 10101, and this is the parallel/
It will be output to the serial conversion circuit 8. Figure 2 (A
) is the modulation code word output from the code polarity inversion circuit 4. When such modulation is performed, the DSV of the modulation code word recorded in the VTR unit 11 is + as shown in FIG. 2(B).
The range of change is from 2 to -4. However, when the same data as above is subjected to only polarity reversal as in the conventional example, as shown in Figure 2 (
The DSV of the signal recorded in the VTR section 11 at this time varies from +2 to -6 as shown in FIG. 2(D).
The width of the change is larger than that shown in FIG. 2(B) in this example. The reason for this is that when 1 or 0 continues in a code word, the absolute value of the DSV value becomes large in the positive or negative direction, but in this example, the time axis is reversed, so the next code word This is because it acts in the direction of reducing the absolute value of the DSV from the initial dead data.
【0023】本実施例によれば、マッピング変換回路3
にて符号化したデータを符号極性反転回路4にて1ワー
ド毎に極性反転すると共に時間軸反転して得た変調デー
タをVTR部11の記録信号とするため、従来に比べて
記録信号のDSV値の変化幅を小さく抑えることができ
、この分、前記記録信号に含まれる直流成分及び低域成
分を減少させて、エラーレートを少なくすることができ
、録再時の画質を向上させることができる。尚、上記実
施例ではマッピング変換回路3にてmビットのデータを
mビットの符号ワードに変換したが、nビットの符号デ
ータに変換しても同様の効果がある。但し、m≦nの関
係がある。According to this embodiment, the mapping conversion circuit 3
The polarity of the encoded data is inverted word by word in the code polarity inversion circuit 4, and the modulated data obtained by inverting the time axis is used as the recording signal of the VTR unit 11. The width of the change in value can be kept small, and the direct current component and low frequency component included in the recording signal can be reduced accordingly, making it possible to reduce the error rate and improving the image quality during recording and playback. can. In the above embodiment, the mapping conversion circuit 3 converts m-bit data into m-bit code words, but the same effect can be obtained even if the data is converted into n-bit code words. However, there is a relationship of m≦n.
【0024】図3は本発明の第2の実施例を示したブロ
ック図である。本例では輝度信号Yの他に色差信号PB
、PR が入力されるので、3個のA/D変換器2−
1、2−2、2−3が備えられている。これらA/D変
換器でデジタル化された前記輝度信号と色差信号は時間
軸多重エンコ−ド回路27に入力されて、ここで時間軸
を多重化するエンコ−ド処理を受ける。この時間軸多重
エンコ−ド回路27によって時間軸が多重化された信号
はマッピング変換回路3に出力され、以降は図1に示し
た実施例と同様の処理を受けてVTR部11に入力され
る。VTR部11にて再生された信号は、図1に示した
装置と同様にシリアル/パラレル変換回路9にてパラレ
ルの符号ワ−ドに戻された後、符号極性反転回路13に
て符号ワ−ドの極性と時間軸が1ワ−ド毎に反転され、
これが逆マッピング変換回路15にて元の時間軸が多重
化された信号に戻される。時間軸多重デコ−ド回路28
は入力される信号の時間軸多重を元の多重化される前の
信号に戻し、それぞれの信号がD/A変換器16−1、
16−2、16−3にてアナログの輝度信号Y、色差信
号PB 、PR に戻される。FIG. 3 is a block diagram showing a second embodiment of the present invention. In this example, in addition to the luminance signal Y, the color difference signal PB
, PR are input, so three A/D converters 2-
1, 2-2, and 2-3 are provided. The luminance signal and color difference signal digitized by these A/D converters are input to a time axis multiplexing encoder circuit 27, where they are subjected to encoding processing for multiplexing the time axis. The signal whose time axis has been multiplexed by the time axis multiplex encoding circuit 27 is output to the mapping conversion circuit 3, and thereafter subjected to the same processing as in the embodiment shown in FIG. 1 and input to the VTR unit 11. . The signal reproduced by the VTR unit 11 is returned to a parallel code word by the serial/parallel conversion circuit 9, similar to the device shown in FIG. The polarity and time axis of the word are reversed for each word,
This is returned to the original time axis multiplexed signal in the inverse mapping conversion circuit 15. Time axis multiple decoding circuit 28
returns the time axis multiplexing of the input signal to the original signal before multiplexing, and each signal is sent to the D/A converter 16-1,
The signal is returned to analog luminance signal Y and color difference signals PB and PR at 16-2 and 16-3.
【0025】ここで、本実施例の特徴部分である時間軸
多重エンコ−ド回路27の動作について説明する。デジ
タル化された後の輝度信号をY1、Y2、色差信号をP
B1、PB2、PR1、PR2とし、これらの信号が時
間軸多重エンコ−ド回路27に入力されるものとする。
但し、前記入力信号の1ワ−ドを6ビットとした場合、
例えば、Y1=Y2=100000、PB1=PB2=
110000、PR1=PR2=000011等を取る
ものとする。これらの信号が前記時間軸多重エンコ−ド
回路27に入力されると、このエンコ−ド回路27は入
力信号をY1→Y2→PB1→PB2→PR1→PR2
という具合に並べ変えて、マッピング変換回路3に出力
する。図4は前記時間軸多重エンコ−ド回路7の処理結
果を示した図であり、図中符号の上側に付した線は極性
反転及び時間軸反転されたことを示している。The operation of the time axis multiplex encoder circuit 27, which is a characteristic feature of this embodiment, will now be explained. The luminance signal after digitization is Y1, Y2, and the color difference signal is P
B1, PB2, PR1, and PR2, and these signals are input to the time axis multiplex encoder circuit 27. However, if one word of the input signal is 6 bits,
For example, Y1=Y2=100000, PB1=PB2=
110000, PR1=PR2=000011, etc. When these signals are input to the time axis multiplex encoder circuit 27, the encoder circuit 27 converts the input signals into Y1→Y2→PB1→PB2→PR1→PR2.
The data are rearranged in this manner and output to the mapping conversion circuit 3. FIG. 4 is a diagram showing the processing results of the time axis multiplex encoding circuit 7, and the line above the symbol in the figure indicates that the polarity and time axis have been inverted.
【0026】図5(A)は上記時間軸多重エンコ−ド回
路7により時間軸多重化された変調デ−タを示しており
、このように変調されたデ−タがマッピング変換回路3
、符号極性変換回路4を通って記録信号化された場合に
、そのDSVの変化は図5(B)のようになり、その変
化幅は+2〜−4の間に収まっている。ここで、時間軸
多重エンコ−ド回路27による2画素単位の時間軸多重
を行わない場合は、入力デ−タはY1→PB1→PR1
→Y2→PB2→PR2のように配列され、変調デ−タ
は図5(C)に示す如くなりこの場合の記録信号のDS
Vの変化は図5(D)に示す如くなって、その変化幅は
+1〜−10の範囲となる。従って図5(B)に示した
如く本実施例では記録信号のDSVの変化幅を小さくす
ることができ、記録信号の直流成分の削減、低周波成分
の減少を図ることができ、その分、エラ−レ−トを少な
くして画質を向上させることができる。FIG. 5A shows modulated data time-domain multiplexed by the time-domain multiplex encoding circuit 7, and the data modulated in this way is transmitted to the mapping conversion circuit 3.
When the signal is converted into a recording signal through the code polarity conversion circuit 4, the DSV changes as shown in FIG. 5(B), and the width of the change falls within the range of +2 to -4. Here, if the time axis multiplexing encoder circuit 27 does not perform time axis multiplexing in units of two pixels, the input data is Y1→PB1→PR1.
→ Y2 → PB2 → PR2, and the modulated data is as shown in Figure 5(C), and the DS of the recording signal in this case is
The change in V is as shown in FIG. 5(D), and the change width is in the range of +1 to -10. Therefore, as shown in FIG. 5(B), in this embodiment, the width of change in DSV of the recording signal can be reduced, and the DC component and low frequency component of the recording signal can be reduced. Image quality can be improved by reducing error rate.
【0027】次に本発明の第3の実施例について説明す
る。上記した図1又は図3に示したマッピング変換回路
では、例えば、8ビットのデジタルデ−タが8ビットの
符号ワ−ドに変換されるが、図6はこの変換法則を示す
8−8変換マッピング図である。これを見ると変調符号
内に00とFFが存在しており、もし、この値が続くと
ランレングスが無限大になる可能性がある。そこで本例
では、図7に示した如く、00、01共に80に、FF
、FE共に7Fに定めることにより、ランレングスが無
限大になることを回避することができる。これによりD
SV値が発散することが避けられ、前実施例と同様に記
録信号への直流成分の混入を削減して録再時の画質を向
上させることができる。尚、上記例では8ビットから8
ビットに変換する例を示したが、mビットからmビット
に変換する場合は1〜2m−2符号を割り振ればよい。Next, a third embodiment of the present invention will be described. In the mapping conversion circuit shown in FIG. 1 or 3 described above, for example, 8-bit digital data is converted into an 8-bit code word. It is a mapping diagram. Looking at this, it can be seen that 00 and FF exist in the modulation code, and if this value continues, the run length may become infinite. Therefore, in this example, as shown in FIG. 7, both 00 and 01 are set to 80, and the FF
, FE are both set to 7F, it is possible to avoid the run length from becoming infinite. As a result, D
Divergence of the SV value can be avoided, and as in the previous embodiment, it is possible to reduce the mixing of DC components into the recording signal and improve the image quality during recording and reproducing. In the above example, 8 bits to 8
Although an example of conversion into bits has been shown, when converting from m bits to m bits, it is sufficient to allocate a code of 1 to 2m-2.
【0028】図8は本発明の第4の実施例を示したブロ
ック図である。31は映像信号等のアナログ記録信号を
入力する入力端子、32は入力されたアナログ映像信号
等を8ビットのデジタル信号に変換するA/D変換器、
33は8ビットの入力デジタル信号を1対1の8ビット
の符号ワードに変換するマッピング変換回路、34は1
ワ−ド単位で入力符号ワ−ドの極性を反転する符号極性
反転回路、35は符号極性反転回路34から出力される
全ての符号ワードのCDS値を算出するCDS算出回路
、36は符号極性反転コントロ−ル回路38から出力さ
れる符号ワ−ドのDSV値が少なくなる方向のコントロ
ールビットを発生するコントロールビット発生回路、3
7は符号極性反転コントロ−ル回路38から出力される
符号ワ−ドの過去からの累積したDSV値を算出するD
SV算出回路、38は符号極性反転回路34から出力さ
れる符号ワードの極性の反転又は非反転を制御する符号
極性反転コントロール回路、39は符号極性反転コント
ロ−ル回路38から出力された符号ワ−ドをシリアル信
号に変換すると共にコントロールビット発生回路36か
ら出力されるコントロールビットを符号極性反転コント
ロール回路38から入力される符号ワ−ドに挿入するパ
ラレル/シリアル変換回路、40はパラレル/シリアル
変換回路39を動作させる同期信号を発生させるシンク
信号発生回路、41はパラレル/シリアル変換回路39
から入力される記録信号を図示されない磁気テ−プに記
録するVTR部、42は入力されるシリアル信号を前記
同期信号に基づいてパラレル信号に変換するシリアル/
パラレル変換回路、43はパラレル化された再生信号か
ら同期信号を検出して、これをコントロールビット検出
回路44に供給するシンク信号検出回路、44はシンク
信号検出回路43から供給される同期信号に基づいて、
シリアル/パラレル変換回路42によりパラレル化され
た再生信号のコントロールビットを検出するコントロー
ルビット検出回路、45はシリアル/パラレル変換回路
42から出力される符号ワードの極性の反転又は非反転
を制御する符号極性反転コントロール回路、46は符号
極性反転コントロール回路45から入力される符号ワー
ドの極性を1ワード単位で反転する符号極性反転回路、
47は符号極性反転回路46から入力される符号ワード
を逆マッピングして元のデジタル信号に変換する逆マッ
ピング変換回路、48はデジタル信号をアナログ信号に
変換するD/A変換回路、49は再生アナログ映像信号
を出力する出力端子である。尚、マッピング変換回路3
3と逆マッピング変換回路47の変換は全く逆のプロセ
スで行われるものとする。FIG. 8 is a block diagram showing a fourth embodiment of the present invention. 31 is an input terminal for inputting an analog recording signal such as a video signal; 32 is an A/D converter for converting the input analog video signal etc. into an 8-bit digital signal;
33 is a mapping conversion circuit that converts an 8-bit input digital signal into a 1:1 8-bit code word; 34 is 1;
A code polarity inversion circuit that inverts the polarity of an input code word word by word; 35 is a CDS calculation circuit that calculates the CDS values of all code words output from the code polarity inversion circuit 34; 36 is a code polarity inversion circuit; A control bit generation circuit 3 which generates a control bit in the direction of decreasing the DSV value of the code word output from the control circuit 38;
7 is D for calculating the accumulated DSV value from the past of the code word output from the code polarity inversion control circuit 38.
38 is a code polarity inversion control circuit that controls whether or not to invert the polarity of the code word output from the code polarity inversion circuit 34; 39 is a code word control circuit that controls the code word output from the code polarity inversion control circuit 38; 40 is a parallel/serial conversion circuit that converts the code into a serial signal and inserts the control bit output from the control bit generation circuit 36 into the code word input from the code polarity inversion control circuit 38; 41 is a parallel/serial conversion circuit 39;
A VTR unit 42 records recording signals inputted from the VTR unit on a magnetic tape (not shown), and a serial/recording unit 42 converts inputted serial signals into parallel signals based on the synchronization signal.
A parallel conversion circuit 43 detects a synchronization signal from the parallelized playback signal and supplies it to a control bit detection circuit 44; 44 is based on the synchronization signal supplied from the synchronization signal detection circuit 43; hand,
A control bit detection circuit detects the control bit of the reproduction signal parallelized by the serial/parallel conversion circuit 42, and 45 is a code polarity that controls whether or not to invert the polarity of the code word output from the serial/parallel conversion circuit 42. An inversion control circuit 46 is a code polarity inversion circuit that inverts the polarity of the code word inputted from the code polarity inversion control circuit 45 word by word;
47 is an inverse mapping conversion circuit that inversely maps the code word input from the code polarity inversion circuit 46 and converts it into the original digital signal; 48 is a D/A conversion circuit that converts the digital signal into an analog signal; 49 is a reproduction analog This is an output terminal that outputs a video signal. Furthermore, the mapping conversion circuit 3
3 and the inverse mapping conversion circuit 47 are performed by completely opposite processes.
【0029】次に、本実施例の動作について説明する。
動作を説明する前に図8の装置におけるパラメータの設
定を以下の如くとする。マッピング変換回路33に入力
されるデータのビット数mを8とし、マッピング変換回
路33にて変換される符号ワードのビット数nを8とす
る。符号極性反転回路34の極性反転単位hを1とする
。又、符号極性反転コントロール回路38の極性反転ワ
ード単位をl×hとしl=2、h=1とする。尚、1画
素8ビットのデジタルデータをマッピング変換回路33
にて8ビットの符号ワードに変換し、これを1ワードと
する。Next, the operation of this embodiment will be explained. Before explaining the operation, the parameters in the apparatus shown in FIG. 8 are set as follows. The number m of bits of data input to the mapping conversion circuit 33 is assumed to be eight, and the number n of bits of the code word converted by the mapping conversion circuit 33 is assumed to be eight. The polarity inversion unit h of the sign polarity inversion circuit 34 is assumed to be 1. Further, it is assumed that the polarity inversion word unit of the sign polarity inversion control circuit 38 is l×h, where l=2 and h=1. Furthermore, the mapping conversion circuit 33 converts the digital data of 8 bits per pixel into
It is converted into an 8-bit code word at , and this is taken as one word.
【0030】入力端子31から入力された映像信号はA
/D変換器32により8ビットのデジタル信号に変換さ
れた後、マッピング変換回路33に入力される。マッピ
ング変換回路33は入力された8ビットのデジタルデー
タを1ワード8ビットの符号ワードに変換して、これを
符号極性反転回路38に出力する。符号極性反転回路3
8は入力される符号ワードの極性を1ワード単位で反転
し、これを符号極性反転コントロール回路38とCDS
算出回路35に出力する。CDS算出回路35は符号極
性反転回路34から入力される符号ワードのCDS値を
算出して、その結果をコントロールビット発生回路36
に与える。符号極性反転コントロール回路38はコント
ロールビット発生回路36から発生されるコントロール
ビットに従って、入力される符号ワードの極性を2ワー
ド単位で反転するか、又は反転しないかを制御し、反転
しない場合は入力ワードをそのままの形で、反転する場
合は入力符号ワードの極性を反転してパラレリ/シリア
ル変換回路39とDSV算出回路37に出力する。DS
V算出回路37は符号極性反転コントロール回路38か
ら出力される符号ワードの累積DSV値を算出して、そ
の結果をコントロールビット発生回路36に出力する。
パラレル/シリアル変換回路39は入力される符号ワー
ドをシリアル化すると共に、コントロールビット発生回
路36から出力されるコントロールビットを挿入して記
録信号を作成し、この記録信号をVTR部41に出力す
る。VTR部41は入力される記録信号を図示されない
磁気テープに記録する。The video signal input from the input terminal 31 is A
After being converted into an 8-bit digital signal by the /D converter 32, it is input to the mapping conversion circuit 33. The mapping conversion circuit 33 converts the input 8-bit digital data into a code word of 8 bits per word, and outputs this to the code polarity inversion circuit 38 . Sign polarity inversion circuit 3
8 inverts the polarity of the input code word in units of one word, and inverts the polarity of the input code word by a code polarity inversion control circuit 38 and the CDS.
It is output to the calculation circuit 35. The CDS calculation circuit 35 calculates the CDS value of the code word input from the code polarity inversion circuit 34 and sends the result to the control bit generation circuit 36.
give to The code polarity inversion control circuit 38 controls whether the polarity of the input code word is inverted or not in units of two words according to the control bits generated from the control bit generation circuit 36, and if the polarity is not inverted, the polarity of the input word is If it is to be inverted, the polarity of the input code word is inverted and outputted to the parallel/serial conversion circuit 39 and the DSV calculation circuit 37. DS
The V calculation circuit 37 calculates the cumulative DSV value of the code word output from the code polarity inversion control circuit 38 and outputs the result to the control bit generation circuit 36. The parallel/serial conversion circuit 39 serializes the input code word, inserts the control bits output from the control bit generation circuit 36 to create a recording signal, and outputs this recording signal to the VTR section 41. The VTR unit 41 records input recording signals on a magnetic tape (not shown).
【0031】次に再生時、VTR部41から出力された
再生信号はシリアル/パラレル変換回路42にてパラレ
ルの符号ワードに変換された後、符号極性反転コントロ
ール回路45、シンク信号検出回路43及びコントロー
ルビット検出回路44に入力される。シンク信号検出回
路43はシリアル/パラレル変換回路42から出力され
る符号ワードから同期信号を検出して、これをコントロ
ールビット検出回路44に渡す。コントロールビット検
出回路44はシリアル/パラレル変換回路42から入力
される符号ワードのコントロールビットを前記同期信号
に基づいて検出し、その検出結果を符号極性反転コント
ロール回路45に渡す。符号極性反転コントロール回路
45はシリアル/パラレル変換回路42から入力される
符号ワードの極性を前記コントロールビットに基づいて
反転するか反転しないかを制御し、反転しないものはそ
のままの極性で、反転するものはその極性を反転して符
号極性反転回路46に出力する。符号極性反転回路46
は符号極性反転コントロール回路45から入力される符
号ワードを1ワード単位で反転した後、これを逆マッピ
ング変換回路47に出力する。逆マッピング変換回路4
7は入力される符号ワードを逆マッピングして元のデジ
タル信号に戻した後、これをD/A変換器48に出力す
る。D/A変換器48は入力されるデジタル信号をアナ
ログの映像信号に変換してこれを出力端子49に出力す
る。尚、上記動作説明では触れなかったが、VTR部4
1にて磁気テープに記録される記録信号にはエラー訂正
符号、同期信号なども付加されることは言うまでもない
。Next, during playback, the playback signal output from the VTR section 41 is converted into a parallel code word by the serial/parallel conversion circuit 42, and then sent to the code polarity inversion control circuit 45, the sync signal detection circuit 43, and the control circuit 42. The signal is input to the bit detection circuit 44. The sync signal detection circuit 43 detects a synchronization signal from the code word output from the serial/parallel conversion circuit 42 and passes it to the control bit detection circuit 44. The control bit detection circuit 44 detects the control bit of the code word inputted from the serial/parallel conversion circuit 42 based on the synchronization signal, and passes the detection result to the code polarity inversion control circuit 45. The code polarity inversion control circuit 45 controls whether or not to invert the polarity of the code word inputted from the serial/parallel conversion circuit 42 based on the control bits. has its polarity inverted and outputs it to the sign polarity inversion circuit 46. Sign polarity inversion circuit 46
Inverts the code word input from the code polarity inversion control circuit 45 word by word, and then outputs it to the inverse mapping conversion circuit 47. Inverse mapping conversion circuit 4
7 inversely maps the input code word to return it to the original digital signal, and then outputs this to the D/A converter 48. The D/A converter 48 converts the input digital signal into an analog video signal and outputs it to the output terminal 49. Although not mentioned in the above operation explanation, the VTR section 4
It goes without saying that an error correction code, a synchronization signal, etc. are also added to the recording signal recorded on the magnetic tape in step 1.
【0032】次に上記した装置における各回路の詳細動
作について順次説明する。マッピング回路33は上記し
た如く8ビットの入力デジタルデータを8ビットの符号
ワードにマッピングして変換するが、この時の変換マッ
ピング図は図9に示した如くである。図9では、符号ワ
ードの“1”を+1、“0”を−1と考えて、1画素内
の8ビットの符号の総和をとったものを符号の重み、即
ちCDSと定義し、入力デジタルデータの0〜255ま
でのレベルを前記CDS値の順に並べた8ビットの符号
ワードに1対1で対応させている。尚、前記CDSと画
像レベル(マッピング変換回路33に入力されるデジタ
ルデータのレベル)との関係は図10に示す如くなって
おり、前記CDS値は−8から+8までの値を取り得る
。Next, the detailed operation of each circuit in the above-mentioned apparatus will be explained in sequence. The mapping circuit 33 maps and converts the 8-bit input digital data into an 8-bit code word as described above, and the conversion mapping diagram at this time is as shown in FIG. In FIG. 9, the code word "1" is considered to be +1 and "0" to be -1, and the sum of the 8-bit codes in one pixel is defined as the code weight, that is, CDS, and the input digital Data levels from 0 to 255 are made to correspond one-to-one to the 8-bit code words arranged in the order of the CDS values. The relationship between the CDS and the image level (the level of digital data input to the mapping conversion circuit 33) is as shown in FIG. 10, and the CDS value can take a value from -8 to +8.
【0033】[0033]
【外1】 ◆◆[Outside 1] ◆◆
【外2】 ◆◆[Outside 2] ◆◆
【外3】 ◆◆[Outer 3] ◆◆
【0034】本実施例によれば、図12に示した如く記
録信号にコントロールビットを挿入すると、記録信号の
帯域としては1/16だけ高域成分が多くなるが、従来
から行われている8−10変換Mに比べ、高域成分は低
減されており、更に、入力端子31から入力される映像
信号は相関が高いことを考え合わせると、各ワードのC
DS値は0に近い値になる確率を高めることができるた
め、記録信号のDSVの最終絶対値を16以下に抑える
ことができる。これにより、VTR部42にて磁気テー
プに記録される記録信号の直流成分及び低域成分を削減
することができ、この分、エラーレートを減らして録再
時の画質を向上させることができる。According to this embodiment, when control bits are inserted into the recording signal as shown in FIG. 12, the high-frequency components increase by 1/16 in the band of the recording signal, but the band of the recording signal increases by 1/16. -10 conversion M, the high-frequency components are reduced, and furthermore, considering that the video signal input from the input terminal 31 has a high correlation, the C of each word
Since the probability that the DS value is close to 0 can be increased, the final absolute value of the DSV of the recording signal can be suppressed to 16 or less. This makes it possible to reduce the direct current component and low-frequency component of the recording signal recorded on the magnetic tape by the VTR section 42, thereby reducing the error rate and improving the image quality during recording and playback.
【0035】図13は本発明の第5の実施例を示したブ
ロック図である。本例の構成は図8に示した実施例とほ
ぼ同一であるが、CDS算出回路、コントロールビット
発生回路の動作が以下に述べるように異なっている。即
ち、図8の実施例では2ワードの符号ワードのCDSの
最終値にのみ着目しているが、本例では前記CDS値の
変化にも着目して、DSV算出回路37にて算出される
DSV値を更に小さくする方向に、符号極性反転コント
ロール回路38を制御する構成を持っている。ここで2
ワードのCDS値の最終値を0にした場合でも、図11
(E)の(ホ)に示したように、DSVの最大絶対値が
大きくなる場合と、(ヘ)に示した如く大きくならない
場合とがある。そこで、本例では図13に示したCDS
変化算出回路60(図8のCDS算出回路35に相当)
は符号極性反転回路34から出力される符号ワードのC
DSの最終値だけでなく、このCDSのCDS値の変化
も含めて前記CDSを算出し、その結果をコントロール
ビット発生回路36に与える。例えば、CDS変化算出
回路60に入力される符号ワードY3、Y4のDSVの
変化が図11(E)の(ホ)に示したような場合、符号
極性反転コントロール回路38にて前記Y3、Y4を反
転するように制御すれば、DSV算出回路37にて算出
されるDSVの変化は図11(E)の(ヘ)の様になっ
て、DSVの絶対値をより小さくできることが分かる。
この場合CDSの変化も含めたDSVの最大絶対値は図
11(E)の(ト)に示したように20になる。この(
ト)に示した場合は反転、非反転共にDSVの最大絶対
値が同じになる例である。従って、本例のコントロール
ビット発生回路38ではCDS変化算出回路36から与
えられるCDS値と、その変化及びDSV算出回路3か
ら与えられる今までのDSV値とに基づいて、DSVの
最大絶対値が大きくならないように符号極性反転コント
ロール回路38の反転、非反転を決定するコントロール
ビットを発生している。FIG. 13 is a block diagram showing a fifth embodiment of the present invention. The configuration of this example is almost the same as the example shown in FIG. 8, but the operations of the CDS calculation circuit and control bit generation circuit are different as described below. That is, in the embodiment shown in FIG. 8, only the final value of the CDS of the two code words is focused, but in this example, the change in the CDS value is also focused, and the DSV calculated by the DSV calculation circuit 37 is It has a configuration in which the sign polarity inversion control circuit 38 is controlled in the direction of further decreasing the value. Here 2
Even if the final value of the CDS value of the word is set to 0, Figure 11
There are cases where the maximum absolute value of DSV becomes large, as shown in (e) of (E), and cases where it does not become large, as shown in (f). Therefore, in this example, the CDS shown in FIG.
Change calculation circuit 60 (corresponding to the CDS calculation circuit 35 in FIG. 8)
is the code word C output from the code polarity inversion circuit 34.
The CDS is calculated including not only the final value of DS but also the change in the CDS value of this CDS, and the result is given to the control bit generation circuit 36. For example, if the DSV changes of the code words Y3 and Y4 input to the CDS change calculation circuit 60 are as shown in FIG. It can be seen that if the control is performed to invert, the change in the DSV calculated by the DSV calculation circuit 37 becomes as shown in (f) of FIG. In this case, the maximum absolute value of DSV including the change in CDS is 20 as shown in (G) of FIG. 11(E). this(
The case shown in (g) is an example in which the maximum absolute value of DSV is the same for both inversion and non-inversion. Therefore, in the control bit generation circuit 38 of this example, the maximum absolute value of DSV is large based on the CDS value given from the CDS change calculation circuit 36, its change, and the previous DSV value given from the DSV calculation circuit 3. A control bit is generated to determine whether the sign polarity inversion control circuit 38 is inverted or not.
【0036】本実施例によれば、CDSの最終値だけで
なくその変化も含めて記録信号のDSVの最大値を小さ
くするように制御しているため、図8に示した実施例よ
り更に記録信号のDSV値を減少させることができ、録
再時の画質を更に向上させることができる。According to this embodiment, since the maximum value of the DSV of the recording signal is controlled to be small by taking into consideration not only the final value of CDS but also its change, the recording speed is even greater than that of the embodiment shown in FIG. The DSV value of the signal can be reduced, and the image quality during recording and playback can be further improved.
【0037】[0037]
【発明の効果】以上記述した如く本発明の磁気記録再生
装置によれば、DSV値の振幅幅を従来例よりも更に小
さくしたり、或いはDSV値の絶対値の最大値を所定値
以下に止めることにより、記録信号中の直流成分及び低
周波成分を減少させて、録再時の画質を向上させること
ができる。As described above, according to the magnetic recording and reproducing apparatus of the present invention, the amplitude width of the DSV value can be made smaller than that of the conventional example, or the maximum absolute value of the DSV value can be kept below a predetermined value. By doing so, it is possible to reduce the direct current component and low frequency component in the recording signal, thereby improving the image quality during recording and playback.
【図1】本発明の磁気記録再生装置の第1の実施例を示
したブロック図。FIG. 1 is a block diagram showing a first embodiment of a magnetic recording/reproducing apparatus of the present invention.
【図2】図1に示した符号極性反転回路から出力される
変調ワードとDSV値を示すと共に従来の変調ワードと
DSV値を示した図。FIG. 2 is a diagram showing modulation words and DSV values output from the code polarity inversion circuit shown in FIG. 1, and also shows conventional modulation words and DSV values.
【図3】本発明の第2の実施例を示したブロック図。FIG. 3 is a block diagram showing a second embodiment of the present invention.
【図4】図3に示した時間軸多重エンコード回路から出
力されるデータ列例を示した図。FIG. 4 is a diagram showing an example of a data string output from the time axis multiplex encoding circuit shown in FIG. 3;
【図5】図3に示した符号極性反転回路から出力される
変調ワードとDSV値を示すと共に従来の変調ワードと
DSV値を示した図。FIG. 5 is a diagram showing modulation words and DSV values output from the code polarity inversion circuit shown in FIG. 3, as well as conventional modulation words and DSV values.
【図6】従来のマッピング変換回路による8−8変換マ
ッピング図。FIG. 6 is an 8-8 conversion mapping diagram using a conventional mapping conversion circuit.
【図7】本発明の第3の実施例で用いられるマッピング
図。FIG. 7 is a mapping diagram used in the third embodiment of the present invention.
【図8】本発明の第4の実施例を示したブロック図。FIG. 8 is a block diagram showing a fourth embodiment of the present invention.
【図9】図8に示したマッピング変換回路の変換マッピ
ング図。FIG. 9 is a conversion mapping diagram of the mapping conversion circuit shown in FIG. 8;
【図10】8ビットの符号ワードのCDS値と入力画像
レベルとの関係を示した図。FIG. 10 is a diagram showing the relationship between the CDS value of an 8-bit code word and the input image level.
【図11】図8に示した装置及び図13に示した装置の
動作を説明する図。FIG. 11 is a diagram illustrating the operation of the apparatus shown in FIG. 8 and the apparatus shown in FIG. 13.
【図12】図8に示したパラレル/シリアル変換回路に
てコントロールビットが挿入された記録信号例及び従来
の記録信号例を示した図。FIG. 12 is a diagram showing an example of a recording signal in which control bits are inserted in the parallel/serial conversion circuit shown in FIG. 8, and an example of a conventional recording signal.
【図13】本発明の第5の実施例を示したブロック図。FIG. 13 is a block diagram showing a fifth embodiment of the present invention.
【図14】従来の磁気記録再生装置の一例を示したブロ
ック図。FIG. 14 is a block diagram showing an example of a conventional magnetic recording/reproducing device.
2、32…A/D変換器、
3、33…マッピング変換回路、
4、13、34、46…符号極性反転回路、8、39…
パラレルシリアル変換回路、9、42…シリアルパラレ
ル変換回路、10…NRZI変調回路、
11、41…VTR部、
12…NRZI復調回路、
15、47…逆マッピング変換回路、
16、48…DA変換器、
27…時間軸多重エンコ−ド回路、
28…時間軸多重デコ−ド回路、
35…CDS算出回路、
36…コントロ−ルビット発生回路、
37…DSV算出回路、
38、45…符号極性反転コントロ−ル回路、43…シ
ンク信号検出回路、
44…コントロ−ルビット検出回路2, 32... A/D converter, 3, 33... Mapping conversion circuit, 4, 13, 34, 46... Sign polarity inversion circuit, 8, 39...
Parallel-serial conversion circuit, 9, 42... Serial-parallel conversion circuit, 10... NRZI modulation circuit, 11, 41... VTR section, 12... NRZI demodulation circuit, 15, 47... Inverse mapping conversion circuit, 16, 48... DA converter, 27... Time axis multiple encoder circuit, 28... Time axis multiple decode circuit, 35... CDS calculation circuit, 36... Control bit generation circuit, 37... DSV calculation circuit, 38, 45... Sign polarity inversion control. circuit, 43... sink signal detection circuit, 44... control bit detection circuit
Claims (5)
ードに変換して磁気テープに記録再生する磁気記録再生
装置において、1ワードmビットのデジタル信号を1ワ
ードnビットの符号ワードに変換する変換手段と、この
変換手段から出力される符号ワードの極性及び時間軸を
hワード単位で反転する符号極性時間軸反転手段とを具
備し、前記符号極性時間軸反転手段から出力される符号
ワードを磁気テープに記録することを特徴とする磁気記
録再生装置。Claim 1: A magnetic recording and reproducing device that converts an input signal into a digital signal, converts it into a code word, and records and reproduces it on a magnetic tape, in which a digital signal of m bits per word is converted into a code word of n bits per word. The code word is provided with a converting means and a code polarity time axis reversing means for inverting the polarity and time axis of the code word outputted from the converting means in units of h words. A magnetic recording/reproducing device characterized by recording on magnetic tape.
ードに変換して磁気テープに記録再生する磁気記録再生
装置において、種類の異なる入力信号を時間軸多重化す
る多重化手段と、この多重化手段により多重化された1
ワードmビットのデジタル信号を1ワードnビットの符
号ワードに変換する変換手段と、この変換手段から出力
される符号ワードの極性及び時間軸をhワード単位で反
転する符号極性時間軸反転手段とを具備し、前記符号極
性時間軸反転手段から出力される符号ワードを磁気テー
プに記録することを特徴とする磁気記録再生装置。2. A magnetic recording and reproducing apparatus that converts an input signal into a digital signal, converts it into a code word, and records and reproduces it on a magnetic tape, a multiplexing means for time-axis multiplexing different types of input signals; 1 multiplexed by
A converting means for converting a digital signal of m bits per word into a code word of n bits per word, and a code polarity time axis inverting means for inverting the polarity and time axis of the code word output from the converting means in units of h words. 1. A magnetic recording and reproducing apparatus comprising: a magnetic recording/reproducing apparatus for recording a code word output from the code polarity time axis reversing means on a magnetic tape.
信号をnビットの符号ワードに変換する際に2m 個の
符号ワードを1から2m −2の符号に割振ることを特
徴とする請求項1又は2記載の磁気記録再生装置。3. The converting means, when converting an input m-bit digital signal into an n-bit code word, allocates 2m code words to codes from 1 to 2m −2. 2. The magnetic recording and reproducing device according to 1 or 2.
ードに変換して磁気テープに記録再生する磁気記録再生
装置において、1ワードmビットのデジタル信号を1ワ
ードnビットに変換する変換手段と、この変換手段から
出力される符号ワードの極性をhワード単位で反転する
符号反転手段と、この符号反転手段から出力される符号
ワードの極性を反転するか又は非反転のまま出力するか
を制御する符号極性反転制御手段と、前記符号反転手段
から出力される符号ワードのCDS値を算出するCDS
算出手段と、前記符号極性反転制御手段から出力される
符号ワードのDSV値を算出するDSV算出手段と、こ
のDSV算出手段によって算出されたDSV値と前記C
DS算出手段により算出されたCDS値に基づいて、前
記DSV算出手段によって次に算出されるDSV値の絶
対値が減少する方向となるように、前記符号極性反転制
御回路の反転、非反転を決定するコントロールビットを
発生するコントロールビット発生手段と、前記符号極性
反転制御手段から出力される符号ワードに前記コントロ
ールビット発生手段から発生されたコントロールビット
を挿入する挿入手段とを具備し、前記符号極性反転制御
手段から出力された符号ワードを磁気テープに記録する
ことを特徴とする磁気記録再生装置。4. A magnetic recording and reproducing apparatus that converts an input signal into a digital signal, converts it into a code word, and records and reproduces it on a magnetic tape, comprising: a conversion means for converting a digital signal of m bits per word into n bits per word; , a sign inverting means for inverting the polarity of the code word output from the converting means in units of h words, and controlling whether to invert the polarity of the code word output from the sign inverting means or output it without inversion. and a CDS for calculating a CDS value of a code word output from the code inverting means.
a calculation means, a DSV calculation means for calculating the DSV value of the code word output from the code polarity inversion control means, and a DSV value calculated by the DSV calculation means and the C
Based on the CDS value calculated by the DS calculation means, inversion or non-inversion of the sign polarity inversion control circuit is determined so that the absolute value of the DSV value next calculated by the DSV calculation means decreases. and inserting means for inserting the control bits generated from the control bit generation means into the code word output from the code polarity inversion control means, A magnetic recording/reproducing device characterized in that a code word output from a control means is recorded on a magnetic tape.
れる符号ワードのCDS値を算出すると共にこのCDS
値の変化も算出し、これをコントロールビット発生手段
に出力し、且つ、コントロールビット発生手段は前記C
DS算出手段により算出されたCDS値とこのCDS値
の変化及び前記DSV算出手段によって算出されたDS
V値に基づいて、前記DSV値算出手段によって次に算
出されるDSV値の絶対値が減少する方向となるように
、前記符号極性反転制御回路の反転、非反転を決定する
コントロールビットを発生することを特徴とする請求項
4記載の磁気記録再生装置。5. The CDS calculating means calculates the CDS value of the code word output from the sign inverting means and calculates the CDS value of the code word output from the sign inverting means.
The change in value is also calculated and outputted to the control bit generation means, and the control bit generation means
CDS value calculated by the DS calculation means, change in this CDS value, and DS calculated by the DSV calculation means
Based on the V value, a control bit is generated for determining whether or not the sign polarity inversion control circuit is inverted so that the absolute value of the DSV value that is next calculated by the DSV value calculation means is in a decreasing direction. 5. The magnetic recording and reproducing apparatus according to claim 4, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9303491A JPH04302868A (en) | 1991-03-30 | 1991-03-30 | Magnetic recording and reproducing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9303491A JPH04302868A (en) | 1991-03-30 | 1991-03-30 | Magnetic recording and reproducing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04302868A true JPH04302868A (en) | 1992-10-26 |
Family
ID=14071212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9303491A Withdrawn JPH04302868A (en) | 1991-03-30 | 1991-03-30 | Magnetic recording and reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04302868A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008048111A (en) * | 2006-08-15 | 2008-02-28 | Fujitsu Ltd | Communication system |
-
1991
- 1991-03-30 JP JP9303491A patent/JPH04302868A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008048111A (en) * | 2006-08-15 | 2008-02-28 | Fujitsu Ltd | Communication system |
JP4684185B2 (en) * | 2006-08-15 | 2011-05-18 | 富士通株式会社 | Communications system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0511498B1 (en) | Encoding apparatus for digital signal with improved block channel coding | |
JP2002271205A (en) | Modulation method, modulator, demodulation method, demodulator, information recoding medium, information transmitting method and information transmitting equipment | |
US4531153A (en) | Method and apparatus for encoding and decoding a binary digital information signal | |
JP3334810B2 (en) | Encoding method, reproducing method, and reproducing apparatus | |
JPS63260226A (en) | 8-9 coding system | |
JPS6294090A (en) | Encoding device | |
JP2994265B2 (en) | Encoding and decoding apparatus for RLL code data | |
JPH07235876A (en) | Information interchange method, and recording and reproducing device | |
US5739783A (en) | Data recording apparatus | |
JPH0472921A (en) | Code modulation system | |
JP3091497B2 (en) | Digital modulation method, digital modulation circuit, digital demodulation circuit, and digital demodulation method | |
KR950009538A (en) | Magnetic recording and reproducing apparatus and method | |
JP3127655B2 (en) | Modulator and demodulator | |
JPH04302868A (en) | Magnetic recording and reproducing device | |
JPS58139313A (en) | Digital magnetic recorder and reproducer | |
JP2559354B2 (en) | Digital signal modulation method | |
JPH04302865A (en) | Magnetic recording and reproducing device | |
KR970010524B1 (en) | Digital modulation method and apparatus thereof | |
JPH0454415B2 (en) | ||
KR0170245B1 (en) | Apparatus for encoding in the digital recording apparatus | |
JP2002515673A (en) | Encoding of input information signal | |
JPH11154873A (en) | Encoding circuit, encoding method, digital signal transmission equipment, and digital magnetic recording device | |
JP4095440B2 (en) | Apparatus and method for encoding information, apparatus and method for decoding the encoded information, modulation signal, and recording medium manufacturing method | |
KR950003636B1 (en) | Digital modulation/demodulation look-up table | |
JPS60114053A (en) | Code conversion system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |