JPH04275482A - 半導体装置用マウント - Google Patents
半導体装置用マウントInfo
- Publication number
- JPH04275482A JPH04275482A JP3037266A JP3726691A JPH04275482A JP H04275482 A JPH04275482 A JP H04275482A JP 3037266 A JP3037266 A JP 3037266A JP 3726691 A JP3726691 A JP 3726691A JP H04275482 A JPH04275482 A JP H04275482A
- Authority
- JP
- Japan
- Prior art keywords
- submount
- chip
- mount
- metallized layer
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000005219 brazing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置用マウント
，特に半導体レーザダイオードやマイクロ波ダイオード
に使用されるマウントに関する。
，特に半導体レーザダイオードやマイクロ波ダイオード
に使用されるマウントに関する。
【０００２】
【従来の技術】図２は，従来例を示す図であり，従来の
半導体レーザダイオード用マウントを示している。
半導体レーザダイオード用マウントを示している。
【０００３】図２において，２１は半導体レーザダイオ
ードチップ（ＬＤチップ），２２ははＬＤチップ２１の
表面および裏面に形成された電極，２３はサブマウント
，２４はサブマウント２３の表面に形成されたメタライ
ズ層，２５はサブマウント２３の裏面に形成されたメタ
ライズ層，２６はキャリア，２７はメタライズ層，２８
はメタライズ層，２９はワイヤである。
ードチップ（ＬＤチップ），２２ははＬＤチップ２１の
表面および裏面に形成された電極，２３はサブマウント
，２４はサブマウント２３の表面に形成されたメタライ
ズ層，２５はサブマウント２３の裏面に形成されたメタ
ライズ層，２６はキャリア，２７はメタライズ層，２８
はメタライズ層，２９はワイヤである。
【０００４】以下，図２に示す従来の半導体レーザダイ
オード用マウントを組立工程順に説明する。
オード用マウントを組立工程順に説明する。
【０００５】（１）ＬＤチップ２１の裏面電極２２ｂと
サブマウント２３の表面メタライズ層２４とをロウ付け
することにより，ＬＤチップ２１をサブマウント２３に
搭載する。
サブマウント２３の表面メタライズ層２４とをロウ付け
することにより，ＬＤチップ２１をサブマウント２３に
搭載する。
【０００６】（２）ＬＤチップ２１が搭載されたサブマ
ウント２３の裏面メタライズ層２５とキャリア２６の底
面に形成されたメタライズ層２７とをロウ付けすること
により，サブマウント２３をキャリア２６に搭載する。
ウント２３の裏面メタライズ層２５とキャリア２６の底
面に形成されたメタライズ層２７とをロウ付けすること
により，サブマウント２３をキャリア２６に搭載する。
【０００７】（３）ＬＤチップ２１の表面電極２２ａと
，キャリア２６の表面に形成されたメタライズ層２８ａ
との間でワイヤボンディングを行い，ワイヤ２９ａによ
って電気的に接続する。
，キャリア２６の表面に形成されたメタライズ層２８ａ
との間でワイヤボンディングを行い，ワイヤ２９ａによ
って電気的に接続する。
【０００８】（４）サブマウント２３の表面メタライズ
層２４と，キャリア２６の表面に形成されたメタライズ
層２８ｂとの間でワイヤボンディングを行い，ワイヤ２
９ｂによって電気的に接続する。
層２４と，キャリア２６の表面に形成されたメタライズ
層２８ｂとの間でワイヤボンディングを行い，ワイヤ２
９ｂによって電気的に接続する。
【０００９】
【発明が解決しようとする課題】従来の半導体レーザダ
イオード用マウントでは，前記（３）の工程，すなわち
ＬＤチップ２１の表面電極２２ａと，キャリア２６の表
面に形成されたメタライズ層２８ａとの間のワイヤボン
ディング時に，ワイヤボンダの先端部のコレットのスト
レスがＬＤチップ２１に直接かかる。その結果，ＬＤチ
ップ２１がダメージを受け，素子特性が劣化する，とい
う問題が生じる。また，ワイヤボンディング時に，ＬＤ
チップ２１の表面電極２２ａのボンディングパッドが剥
がれ，オープン不良が生じる，という問題もあった。
イオード用マウントでは，前記（３）の工程，すなわち
ＬＤチップ２１の表面電極２２ａと，キャリア２６の表
面に形成されたメタライズ層２８ａとの間のワイヤボン
ディング時に，ワイヤボンダの先端部のコレットのスト
レスがＬＤチップ２１に直接かかる。その結果，ＬＤチ
ップ２１がダメージを受け，素子特性が劣化する，とい
う問題が生じる。また，ワイヤボンディング時に，ＬＤ
チップ２１の表面電極２２ａのボンディングパッドが剥
がれ，オープン不良が生じる，という問題もあった。
【００１０】本発明は，これらの問題点を解決して，ワ
イヤボンディング時のストレスが直接チップにかからな
いようにして，信頼性の向上および製造歩留りの向上を
実現できる半導体装置用マウント，特に半導体レーザダ
イオードやマイクロ波ダイオードに使用されるマウント
を提供することを目的とする。
イヤボンディング時のストレスが直接チップにかからな
いようにして，信頼性の向上および製造歩留りの向上を
実現できる半導体装置用マウント，特に半導体レーザダ
イオードやマイクロ波ダイオードに使用されるマウント
を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに，本発明に係る半導体装置用マウントは，半導体チ
ップが搭載されるサブマウントと，該サブマウントが搭
載されるキャリアとを備えた半導体装置用マウントであ
って，サブマウントは，半導体チップを収納する凹部を
有し，該凹部の幅は，半導体チップの表面電極と裏面電
極とが水平方向に対向する状態で該半導体チップを収納
することのできる幅に設定され，サブマウントの表面お
よび凹部の側面に，半導体チップの表面電極と裏面電極
とにそれぞれ対応するメタライズ層が形成されているよ
うに構成する。
めに，本発明に係る半導体装置用マウントは，半導体チ
ップが搭載されるサブマウントと，該サブマウントが搭
載されるキャリアとを備えた半導体装置用マウントであ
って，サブマウントは，半導体チップを収納する凹部を
有し，該凹部の幅は，半導体チップの表面電極と裏面電
極とが水平方向に対向する状態で該半導体チップを収納
することのできる幅に設定され，サブマウントの表面お
よび凹部の側面に，半導体チップの表面電極と裏面電極
とにそれぞれ対応するメタライズ層が形成されているよ
うに構成する。
【００１２】
【作用】本発明に係る半導体装置用マウントは，サブマ
ウントに，半導体チップを収納する凹部を設けている。 この凹部の幅は，半導体チップの表面電極と裏面電極と
が水平方向に対向する状態で収納することのできる幅に
設定する。サブマウントの表面および凹部の側面には，
半導体チップの表面電極と裏面電極とにそれぞれ対応す
るメタライズ層が形成されている。
ウントに，半導体チップを収納する凹部を設けている。 この凹部の幅は，半導体チップの表面電極と裏面電極と
が水平方向に対向する状態で収納することのできる幅に
設定する。サブマウントの表面および凹部の側面には，
半導体チップの表面電極と裏面電極とにそれぞれ対応す
るメタライズ層が形成されている。
【００１３】以上のように構成したので，本発明に係る
半導体装置用マウントでは，半導体チップの表面電極と
，キャリアの表面に形成されたメタライズ層との間での
ワイヤボンディングは行わない。ワイヤボンディングは
，全てサブマウントの表面メタライズ層と，キャリアの
表面に形成されたメタライズ層との間で行う。
半導体装置用マウントでは，半導体チップの表面電極と
，キャリアの表面に形成されたメタライズ層との間での
ワイヤボンディングは行わない。ワイヤボンディングは
，全てサブマウントの表面メタライズ層と，キャリアの
表面に形成されたメタライズ層との間で行う。
【００１４】したがって，半導体チップにワイヤボンデ
ィング時のストレスが直接かかることがないので，従来
例で発生した，半導体チップが受けるダメージに起因す
る素子特性の劣化やボンディングパッドの剥がれなどの
問題は，全く起こらない。その結果，本発明に係る半導
体装置用マウントを用いることにより，信頼性の向上お
よび製造歩留りの向上を実現できる。
ィング時のストレスが直接かかることがないので，従来
例で発生した，半導体チップが受けるダメージに起因す
る素子特性の劣化やボンディングパッドの剥がれなどの
問題は，全く起こらない。その結果，本発明に係る半導
体装置用マウントを用いることにより，信頼性の向上お
よび製造歩留りの向上を実現できる。
【００１５】
【実施例】図１は，本発明の一実施例を示す図である。
本実施例は，本発明を半導体レーザダイオードに適用し
たものである。
たものである。
【００１６】図１において，１は半導体レーザダイオー
ドチップ（ＬＤチップ），２はＬＤチップ１の表面およ
び裏面に形成されたＡｕなどから成る電極，３はＡｌＮ
などから成るサブマウント，４はサブマウント３に研磨
などにより形成された凹部，５はサブマウント３に形成
されたＡｕなどから成るメタライズ層，６はサブマウン
ト３の裏面に形成されたＡｕなどから成るメタライズ層
，７はステンレスやコバールなどから成るキャリア，８
はキャリア７の底面に形成されたＡｕなどから成るメタ
ライズ層，９はキャリア７の表面に形成されたＡｕなど
から成るメタライズ層，１０はＡｕなどから成るワイヤ
である。
ドチップ（ＬＤチップ），２はＬＤチップ１の表面およ
び裏面に形成されたＡｕなどから成る電極，３はＡｌＮ
などから成るサブマウント，４はサブマウント３に研磨
などにより形成された凹部，５はサブマウント３に形成
されたＡｕなどから成るメタライズ層，６はサブマウン
ト３の裏面に形成されたＡｕなどから成るメタライズ層
，７はステンレスやコバールなどから成るキャリア，８
はキャリア７の底面に形成されたＡｕなどから成るメタ
ライズ層，９はキャリア７の表面に形成されたＡｕなど
から成るメタライズ層，１０はＡｕなどから成るワイヤ
である。
【００１７】以下，図１に示す本実施例の半導体レーザ
ダイオード用マウントを組立工程順に説明する。
ダイオード用マウントを組立工程順に説明する。
【００１８】（１）ＬＤチップ１の電極２ａおよび２ｂ
と，サブマウント３に形成された凹部４の側面の片側を
覆うメタライズ層５ａおよび５ｂとをＡｕ−Ｇｅ，Ａｕ
−Ｓｎなどのロウ材によってロウ付けすることにより，
ＬＤチップ１をサブマウント３に形成された凹部４に搭
載する。同時に，ＬＤチップ１の電極２ａおよび２ｂと
サブマウント３に形成されたメタライズ層５ａおよび５
ｂとの電気的接続が成される。
と，サブマウント３に形成された凹部４の側面の片側を
覆うメタライズ層５ａおよび５ｂとをＡｕ−Ｇｅ，Ａｕ
−Ｓｎなどのロウ材によってロウ付けすることにより，
ＬＤチップ１をサブマウント３に形成された凹部４に搭
載する。同時に，ＬＤチップ１の電極２ａおよび２ｂと
サブマウント３に形成されたメタライズ層５ａおよび５
ｂとの電気的接続が成される。
【００１９】（２）ＬＤチップ１が搭載されたサブマウ
ント３の裏面メタライズ層６とキャリア７の底面に形成
されたメタライズ層８とをＡｕ−Ｇｅ，Ａｕ−Ｓｎなど
のロウ材によってロウ付けすることにより，サブマウン
ト３をキャリア７に搭載する。
ント３の裏面メタライズ層６とキャリア７の底面に形成
されたメタライズ層８とをＡｕ−Ｇｅ，Ａｕ−Ｓｎなど
のロウ材によってロウ付けすることにより，サブマウン
ト３をキャリア７に搭載する。
【００２０】（３）サブマウント３の表面の片側に形成
されたメタライズ層５ａおよび５ｂと，キャリア７の表
面に形成されたメタライズ層９ａおよび９ｂとの間でそ
れぞれワイヤボンディングを行い，ワイヤ１０ａおよび
１０ｂによって電気的に接続する。
されたメタライズ層５ａおよび５ｂと，キャリア７の表
面に形成されたメタライズ層９ａおよび９ｂとの間でそ
れぞれワイヤボンディングを行い，ワイヤ１０ａおよび
１０ｂによって電気的に接続する。
【００２１】以上の説明では，本発明をワイヤボンディ
ングを行う半導体装置に適用した例について述べたが，
本発明をＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）ボンディングを行う半導体装置に適用した
場合についても同様の効果を得ることができる。また，
上述の実施例においては，本発明を半導体レーザダイオ
ードに適用した例を説明したが，本発明に係る半導体装
置用マウントは，マイクロ波ダイオードやその他の半導
体デバイスに適用することができる。
ングを行う半導体装置に適用した例について述べたが，
本発明をＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）ボンディングを行う半導体装置に適用した
場合についても同様の効果を得ることができる。また，
上述の実施例においては，本発明を半導体レーザダイオ
ードに適用した例を説明したが，本発明に係る半導体装
置用マウントは，マイクロ波ダイオードやその他の半導
体デバイスに適用することができる。
【００２２】
【発明の効果】本発明によれば，ワイヤボンディング時
のストレスが直接チップにかからないので，素子の信頼
性の向上および製造歩留りの向上を実現できる半導体装
置用マウント，特に半導体レーザダイオードやマイクロ
波ダイオードに適したマウントが得られる。
のストレスが直接チップにかからないので，素子の信頼
性の向上および製造歩留りの向上を実現できる半導体装
置用マウント，特に半導体レーザダイオードやマイクロ
波ダイオードに適したマウントが得られる。
【図１】本発明の一実施例を示す図である。
【図２】従来例を示す図である。
１ ＬＤチップ
２ 電極
３ サブマウント
４ 凹部
５ メタライズ層
６ メタライズ層
７ キャリア
８ メタライズ層
９ メタライズ層
１０ ワイヤ
Claims (3)
- 【請求項１】 半導体チップが搭載されるサブマウン
トと，該サブマウントが搭載されるキャリアとを備えた
半導体装置用マウントであって，サブマウントは，半導
体チップを収納する凹部を有し，該凹部の幅は，半導体
チップの表面電極と裏面電極とが水平方向に対向する状
態で該半導体チップを収納することのできる幅に設定さ
れ，サブマウントの表面および凹部の側面に，半導体チ
ップの表面電極と裏面電極とにそれぞれ対応するメタラ
イズ層が形成されていることを特徴とする半導体装置用
マウント。 - 【請求項２】 請求項１において，サブマウントのメ
タライズ層にワイヤボンディングが施されていることを
特徴とする半導体装置用マウント。 - 【請求項３】 請求項１において，サブマウントのメ
タライズ層にＴＡＢボンディングが施されていることを
特徴とする半導体装置用マウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037266A JPH04275482A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置用マウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037266A JPH04275482A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置用マウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04275482A true JPH04275482A (ja) | 1992-10-01 |
Family
ID=12492867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3037266A Withdrawn JPH04275482A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置用マウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04275482A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762493B2 (en) * | 2002-03-27 | 2004-07-13 | Kabushiki Kaisha Toshiba | Microwave integrated circuit |
| KR100658939B1 (ko) * | 2005-05-24 | 2006-12-15 | 엘지전자 주식회사 | 발광 소자의 패키지 |
| JP2007088081A (ja) * | 2005-09-20 | 2007-04-05 | Matsushita Electric Works Ltd | 発光装置 |
| JP2007095715A (ja) * | 2005-09-26 | 2007-04-12 | Dowa Holdings Co Ltd | サブマウント及びその製造方法 |
| JP2007116075A (ja) * | 2005-09-20 | 2007-05-10 | Matsushita Electric Works Ltd | 発光装置 |
| JP2007165815A (ja) * | 2005-09-20 | 2007-06-28 | Matsushita Electric Works Ltd | 発光装置 |
| US7956372B2 (en) | 2005-09-20 | 2011-06-07 | Panasonic Electric Works Co., Ltd. | Light emitting device |
-
1991
- 1991-03-04 JP JP3037266A patent/JPH04275482A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762493B2 (en) * | 2002-03-27 | 2004-07-13 | Kabushiki Kaisha Toshiba | Microwave integrated circuit |
| KR100658939B1 (ko) * | 2005-05-24 | 2006-12-15 | 엘지전자 주식회사 | 발광 소자의 패키지 |
| JP2007088081A (ja) * | 2005-09-20 | 2007-04-05 | Matsushita Electric Works Ltd | 発光装置 |
| JP2007116075A (ja) * | 2005-09-20 | 2007-05-10 | Matsushita Electric Works Ltd | 発光装置 |
| JP2007165815A (ja) * | 2005-09-20 | 2007-06-28 | Matsushita Electric Works Ltd | 発光装置 |
| US7956372B2 (en) | 2005-09-20 | 2011-06-07 | Panasonic Electric Works Co., Ltd. | Light emitting device |
| JP2007095715A (ja) * | 2005-09-26 | 2007-04-12 | Dowa Holdings Co Ltd | サブマウント及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218728B1 (en) | Mold-BGA-type semiconductor device and method for making the same | |
| JP3047735B2 (ja) | 光受信モジュ−ルとその製造方法 | |
| US4550333A (en) | Light emitting semiconductor mount | |
| JPH01181490A (ja) | 半導体レーザー装置 | |
| JPH04275482A (ja) | 半導体装置用マウント | |
| JP3483102B2 (ja) | 光素子実装体 | |
| JPS5833885A (ja) | レ−ザ−ダイオ−ド | |
| JPS60180183A (ja) | 光半導体素子気密パツケ−ジ | |
| JPH10308560A (ja) | 半導体発光素子および発光装置 | |
| JPS6223163A (ja) | ハイブリツド光ｉｃ装置 | |
| JPH04315486A (ja) | 光電子装置およびその製造方法 | |
| JPH09148675A (ja) | 光モジュールの実装構造 | |
| JPS63122293A (ja) | 発光素子パッケージ | |
| JP3082170B2 (ja) | ワイヤボンド対応ペルチェ素子 | |
| JP3996780B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0590486A (ja) | 半導体装置 | |
| JP2970635B2 (ja) | 半導体レーザーモジュール及び金属フェルール | |
| US5612258A (en) | Method of producing a semiconductor laser device | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JPS58201388A (ja) | 半導体装置 | |
| JPS63160292A (ja) | 光半導体素子用サブマウント | |
| JP7246590B1 (ja) | 半導体レーザ光源装置 | |
| JPH0846289A (ja) | 半導体レーザの製造方法 | |
| KR0149129B1 (ko) | 레이저 다이오드 전송모듈의 제조방법 | |
| JPH0451056B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |