JPH04188665A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04188665A JPH04188665A JP2313557A JP31355790A JPH04188665A JP H04188665 A JPH04188665 A JP H04188665A JP 2313557 A JP2313557 A JP 2313557A JP 31355790 A JP31355790 A JP 31355790A JP H04188665 A JPH04188665 A JP H04188665A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- substrate
- substrate potential
- generator
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 197
- 239000003990 capacitor Substances 0.000 claims abstract description 61
- 238000001514 detection method Methods 0.000 claims abstract description 57
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関し 特に半導体集積回路の基板
電位発生器の動作を制御するための基板電位検出信号を
入力とした制御信号発生器に関すも 従来の技術 従来 半導体基板上に形成された回路により、外部から
供給される電源電圧と逆極性の設定電圧を発生し 基板
に供給するための電源として用いる半導体装置は 基板
電位検出器61と、 リングオシレータ63及びチャー
ジポンプ64により構成された基板電位発生器62とか
ら成り、そのブロック図を第6図に示す。
電位発生器の動作を制御するための基板電位検出信号を
入力とした制御信号発生器に関すも 従来の技術 従来 半導体基板上に形成された回路により、外部から
供給される電源電圧と逆極性の設定電圧を発生し 基板
に供給するための電源として用いる半導体装置は 基板
電位検出器61と、 リングオシレータ63及びチャー
ジポンプ64により構成された基板電位発生器62とか
ら成り、そのブロック図を第6図に示す。
以上のように構成された従来の半導体装置の動作につい
て説明すも 先ず、基板電位検出器61においては 接地電位vSS
より所定電位だけ高く、外部電源電圧vCCに対して依
存性の少ない一定の基準電位を発生させも また その
基準電位と比較して内部降圧電位を発生させることによ
り、その内部降圧電位も外部電源電圧vCCに対して依
存性の少ない一定の電位となる。更へ この内部降圧電
位と基板電位VBBとに基づいて、基板電位VBBか所
定の電位に達しているか否かを判定する信号で基板電位
検出信号を発生ずム 上述により、前記基板電位検出信
号は 外部電源電圧vCCに対して依存性の少ない判定
信号を発生することができも次に 基板電位発生器62
においては 前記基板電位検出信号によりリングオシレ
ータ63の動作の制御を行(〜 基板電位VBBが所定
の電位に達していないときにはリングオシレータ63を
動作させ、発振波形であるポンプキャパシター駆動パル
スを発生させる。そして、このポンプキャパシター駆動
パルスの入力により、チャージポンプ64において、外
部から供給される電源電圧と逆極性の設定電圧を発生し
基板に供給する。これに対して、基板電位VBBが所
定の電位に達しているときにはリングオシレータ63を
動作を正数 ポンプキャパシター駆動パルスの発振を止
めも そして、このポンプキャパシター駆動パルスの入
力の発振が止まることにより、チャージポンプ64にお
いて、基板に電位を供給するのを止める。
て説明すも 先ず、基板電位検出器61においては 接地電位vSS
より所定電位だけ高く、外部電源電圧vCCに対して依
存性の少ない一定の基準電位を発生させも また その
基準電位と比較して内部降圧電位を発生させることによ
り、その内部降圧電位も外部電源電圧vCCに対して依
存性の少ない一定の電位となる。更へ この内部降圧電
位と基板電位VBBとに基づいて、基板電位VBBか所
定の電位に達しているか否かを判定する信号で基板電位
検出信号を発生ずム 上述により、前記基板電位検出信
号は 外部電源電圧vCCに対して依存性の少ない判定
信号を発生することができも次に 基板電位発生器62
においては 前記基板電位検出信号によりリングオシレ
ータ63の動作の制御を行(〜 基板電位VBBが所定
の電位に達していないときにはリングオシレータ63を
動作させ、発振波形であるポンプキャパシター駆動パル
スを発生させる。そして、このポンプキャパシター駆動
パルスの入力により、チャージポンプ64において、外
部から供給される電源電圧と逆極性の設定電圧を発生し
基板に供給する。これに対して、基板電位VBBが所
定の電位に達しているときにはリングオシレータ63を
動作を正数 ポンプキャパシター駆動パルスの発振を止
めも そして、このポンプキャパシター駆動パルスの入
力の発振が止まることにより、チャージポンプ64にお
いて、基板に電位を供給するのを止める。
上述の動作により、従来の半導体装置は 外部電源電圧
VCCに対して依存性の少ない所定の電位を発生させ、
基板に供給するための電源として用いることができる。
VCCに対して依存性の少ない所定の電位を発生させ、
基板に供給するための電源として用いることができる。
発明が解決しようとする課題
しかしながら上記のような構成で(友 電源を投入した
とき基板電位VBBが浅いた。&N形MOSトランジス
タのスレッシュホールド電圧が低くなるので、前記基準
電圧VBBが所定電位より低くなり、且つ内部降圧電位
と基板電位VBBとに基づいて、基板電位VBBが所定
の電位に達しているか否かを判定する基板電位検出信号
が低くなる恐れがあム このた数 基板に対して所定の電位を供給することなく
、リングオシレータの発振を正塩 ひいては基板電位発
生器の動作を止めてj−まう恐れがあるという問題点を
有してい九 本発明はかかる点に鑑へ 電源投入時に基板に対して所
定の電位を供給することなく、リングオシレータの発振
を正数 ひいては基板電位発生器の動作を止めてしまう
恐れのない制御信号発生器を有した半導体装置を提供す
ることを目的とする。
とき基板電位VBBが浅いた。&N形MOSトランジス
タのスレッシュホールド電圧が低くなるので、前記基準
電圧VBBが所定電位より低くなり、且つ内部降圧電位
と基板電位VBBとに基づいて、基板電位VBBが所定
の電位に達しているか否かを判定する基板電位検出信号
が低くなる恐れがあム このた数 基板に対して所定の電位を供給することなく
、リングオシレータの発振を正塩 ひいては基板電位発
生器の動作を止めてj−まう恐れがあるという問題点を
有してい九 本発明はかかる点に鑑へ 電源投入時に基板に対して所
定の電位を供給することなく、リングオシレータの発振
を正数 ひいては基板電位発生器の動作を止めてしまう
恐れのない制御信号発生器を有した半導体装置を提供す
ることを目的とする。
課題を解決するための手段
本発明Cヨ 基板電位検出器と、この基板電位検出器
により発生された信号を入力とした制御信号発生器と、
この制御信号発生器により発生された基板電位発生器制
御信号により動作を制御される基板電位発生器を備えた
半導体装置であって、前記制御信号発生器は 外部電源
投入時、前記基板電位検出信号が如何なるレベルであろ
うとL 前記基板電位発生器を動作させる制御信号を発
生し前記基板電位発生器が正常な動作を始めた後、入力
された基板電位検出信号に基づいて、基板電位発生器制
御信号を発生する半導体装置である。
により発生された信号を入力とした制御信号発生器と、
この制御信号発生器により発生された基板電位発生器制
御信号により動作を制御される基板電位発生器を備えた
半導体装置であって、前記制御信号発生器は 外部電源
投入時、前記基板電位検出信号が如何なるレベルであろ
うとL 前記基板電位発生器を動作させる制御信号を発
生し前記基板電位発生器が正常な動作を始めた後、入力
された基板電位検出信号に基づいて、基板電位発生器制
御信号を発生する半導体装置である。
作用
本発明は前記した構成により、外部電源投入時、前記基
板電位検出信号が如何なるレベルであろうとL 前記基
板電位発生器を動作させる制御信号を発生することによ
り、 リングオシレータを動作させ、発振波形であるポ
ンプキャパシター駆動パルス発生させる。そして、この
ポンプキャパシター駆動パルスの入力により、チャージ
ポンプにおいて、外部から供給される電源電圧と逆極性
の設定電圧を発生し 基板に供給すも その後、基板電
位が誤動作をまねかない程度低くなることにより、N形
MO8トランジスタのスレッシュホールド電圧が高くな
りその所定電圧に近づくので、前記基準電圧が高くなり
その所定電位に近づき、且つ内部降圧電位と基板電位V
BBとに基づいて、基板電位VBBが所定の電位に達し
ているか否かを判定する基板電位検出信号が高くなるた
嵌 前記基板電位発生器が正常な動作を始める。その後
、入力された基板電位検出信号に基づいて、基板電位発
生器制御信号を発生ニ 基板電位発生器の動作を制御す
ることにより、外部電源電圧vCCに対して依存性の少
ない所定の電位を必ず発生させ、基板に供給するための
電源として用いることができも 実施例 第1図は実施例における半導体装置の°ブロック図を示
すものであ4 第1図において、半導体基板上に形成された回路により
、外部から供給される電源電圧と逆極性の設定電圧を発
生し 基板に供給するための電源として用いる半導体装
置は基板電位検出器61と、制御信号発生器65と、
リングオシレータ63及びチャージポンプ64により構
成された基板電位発生器62とから成る。
板電位検出信号が如何なるレベルであろうとL 前記基
板電位発生器を動作させる制御信号を発生することによ
り、 リングオシレータを動作させ、発振波形であるポ
ンプキャパシター駆動パルス発生させる。そして、この
ポンプキャパシター駆動パルスの入力により、チャージ
ポンプにおいて、外部から供給される電源電圧と逆極性
の設定電圧を発生し 基板に供給すも その後、基板電
位が誤動作をまねかない程度低くなることにより、N形
MO8トランジスタのスレッシュホールド電圧が高くな
りその所定電圧に近づくので、前記基準電圧が高くなり
その所定電位に近づき、且つ内部降圧電位と基板電位V
BBとに基づいて、基板電位VBBが所定の電位に達し
ているか否かを判定する基板電位検出信号が高くなるた
嵌 前記基板電位発生器が正常な動作を始める。その後
、入力された基板電位検出信号に基づいて、基板電位発
生器制御信号を発生ニ 基板電位発生器の動作を制御す
ることにより、外部電源電圧vCCに対して依存性の少
ない所定の電位を必ず発生させ、基板に供給するための
電源として用いることができも 実施例 第1図は実施例における半導体装置の°ブロック図を示
すものであ4 第1図において、半導体基板上に形成された回路により
、外部から供給される電源電圧と逆極性の設定電圧を発
生し 基板に供給するための電源として用いる半導体装
置は基板電位検出器61と、制御信号発生器65と、
リングオシレータ63及びチャージポンプ64により構
成された基板電位発生器62とから成る。
以上のように構成された本実施例の半導体装置について
、以下その動作を説明する。先ず、基板型検出器の動作
について説明する。
、以下その動作を説明する。先ず、基板型検出器の動作
について説明する。
第2図は基板電位検出器61の回路図である。第2図に
おいて、Qp21〜29はP形MOSトランジス久 Q
n21〜28はN形MOSトランジス久 基板電位検出
器の出力端子23は基板電位検出信号、21は内部型L
22は基準電圧である。
おいて、Qp21〜29はP形MOSトランジス久 Q
n21〜28はN形MOSトランジス久 基板電位検出
器の出力端子23は基板電位検出信号、21は内部型L
22は基準電圧である。
また 2は外部電源電圧VCCの依存性の少ない内部電
圧21を発生させるための内部電圧発生器であム この
内部電圧発生器2は基準電圧発生器3と供給器4から構
成されている。更へ 6は第1図の基板電位発生器62
により発生する基板電位24が設定電位か否かを検出す
る基板電位検出信号出力部であも (1)まず、基準電圧発生器3の動作について説明する
。
圧21を発生させるための内部電圧発生器であム この
内部電圧発生器2は基準電圧発生器3と供給器4から構
成されている。更へ 6は第1図の基板電位発生器62
により発生する基板電位24が設定電位か否かを検出す
る基板電位検出信号出力部であも (1)まず、基準電圧発生器3の動作について説明する
。
該基準電圧発生器3(よ 3個のトランジスタQp21
とQp22とQn21及び3個のトランジスタQp23
とQ n 22とQn23!i 各々この順に直列に
接続されており、外部電源電圧vCCに対し互いに並列
の関係を有していも 更にトランジスタQp23のソー
ス・ドレイン間に(よ ゲート・ドレイン間を短絡させ
たトランジスタQ p 24のダイオードとトランジス
タQp25のダイオードの直列体が接続された構成にな
っている。前記トランジスタQp21〜Qp25及びト
ランジスタQn21〜Qn23は全て飽和領域で動作さ
せる。
とQp22とQn21及び3個のトランジスタQp23
とQ n 22とQn23!i 各々この順に直列に
接続されており、外部電源電圧vCCに対し互いに並列
の関係を有していも 更にトランジスタQp23のソー
ス・ドレイン間に(よ ゲート・ドレイン間を短絡させ
たトランジスタQ p 24のダイオードとトランジス
タQp25のダイオードの直列体が接続された構成にな
っている。前記トランジスタQp21〜Qp25及びト
ランジスタQn21〜Qn23は全て飽和領域で動作さ
せる。
この基準電圧発生器3で(よ 基準電位22の電位が外
部電源電位VCCに対して依存性が小さいように構成さ
れている。以下、この構成を具体的に説明する。接点2
2の電位をほぼ一定とすると、飽和領域で動作し トラ
ンジスタQn21はゲート電位が前記の接点22で一定
電位であるので、そのソース電位が接地電位vSSであ
ってそのゲート・ソース間電圧はほぼ一定となり、その
トランジスタQn21のドレイン電流Idn21はほぼ
一定である。また トランジスタQ p 21とQ p
22とQn21との各々のドレイン電流I d p2
1.I d p22. I dn21が相等しいときの
トランジスタQp22のドレイン電位及びゲート電圧が
定常状態における接点211の電位である。従って、定
常状態におけるトランジスタQp21とQ p 22と
の両ドレイン電流1.dp21. I d p22はほ
ぼ一定である。一方、これのトランジスタQp21とQ
p22の両ドレイン電流Idp21. I d p22
はその飽和領域での動作により、その各々のゲート・ソ
ース間電圧によりほぼ決定されるので、 これらのドレ
イン電流Idp21とIdp22が前記のようにほぼ一
定であると、 トランジスタQ p 21及びQp22
のゲート・ソース間電圧はほぼ一定である。以上のこと
か収 トランジスタQ p21のソースとトランジスタ
Qp22のゲートの間の電位差であゑ 接点211と外
部電源電圧VCCの間の電位差はほぼ一定である。
部電源電位VCCに対して依存性が小さいように構成さ
れている。以下、この構成を具体的に説明する。接点2
2の電位をほぼ一定とすると、飽和領域で動作し トラ
ンジスタQn21はゲート電位が前記の接点22で一定
電位であるので、そのソース電位が接地電位vSSであ
ってそのゲート・ソース間電圧はほぼ一定となり、その
トランジスタQn21のドレイン電流Idn21はほぼ
一定である。また トランジスタQ p 21とQ p
22とQn21との各々のドレイン電流I d p2
1.I d p22. I dn21が相等しいときの
トランジスタQp22のドレイン電位及びゲート電圧が
定常状態における接点211の電位である。従って、定
常状態におけるトランジスタQp21とQ p 22と
の両ドレイン電流1.dp21. I d p22はほ
ぼ一定である。一方、これのトランジスタQp21とQ
p22の両ドレイン電流Idp21. I d p22
はその飽和領域での動作により、その各々のゲート・ソ
ース間電圧によりほぼ決定されるので、 これらのドレ
イン電流Idp21とIdp22が前記のようにほぼ一
定であると、 トランジスタQ p 21及びQp22
のゲート・ソース間電圧はほぼ一定である。以上のこと
か収 トランジスタQ p21のソースとトランジスタ
Qp22のゲートの間の電位差であゑ 接点211と外
部電源電圧VCCの間の電位差はほぼ一定である。
また トランジスタQ p 23のゲート・ソース間電
圧(友 前記のように接点211と外部電圧vCCとの
間の電位差であってほぼ一定であるので、このトランジ
スタQ p 23のドレイン電流Idp23はその飽和
領域での動作によりほぼ一定である。更!ミトランジス
タQ p 23とQ n 22とQn23の各々のドレ
イン電流I d p23. I d n22及びIdn
23が等しいときのトランジスタQ n 22のドレイ
ン電位及びゲート電圧が定常状態における接点22の電
位であム 従って、定常状態におけるトランジスタQ n 22と
Q n 23の両ドレイン電流Idn22及びIdn2
3はほぼ一定である。一方、これらのトランジスタQ
n 22及びQn231友 その飽和領域での動作に
よりそのゲート・ソース間電圧によりほぼ決定されるの
で、 これらの両ドレイン電流Idn22及びドレイン
電流rdn23が前記のようにほぼ一定であると、それ
らのゲート・ソース間電圧はほぼ一定である。以上のこ
とか収 トランジスタQn22のゲートとトランジスタ
Q n 23のソースと間の電位差であL 接点22と
接地電位VSSの間の電位差はほぼ一定であも 以上説明したように 基準電位発生器3(上 前記のよ
うな構成のフィードバック回路になっているので、前述
の説明により接点211は外部電源電位VCCより所定
電位だけ低い一定電圧になると共に 接点22の電位は
接地電位VSSより所定電位だけ高い一定電位の基準電
位になることが判る。
圧(友 前記のように接点211と外部電圧vCCとの
間の電位差であってほぼ一定であるので、このトランジ
スタQ p 23のドレイン電流Idp23はその飽和
領域での動作によりほぼ一定である。更!ミトランジス
タQ p 23とQ n 22とQn23の各々のドレ
イン電流I d p23. I d n22及びIdn
23が等しいときのトランジスタQ n 22のドレイ
ン電位及びゲート電圧が定常状態における接点22の電
位であム 従って、定常状態におけるトランジスタQ n 22と
Q n 23の両ドレイン電流Idn22及びIdn2
3はほぼ一定である。一方、これらのトランジスタQ
n 22及びQn231友 その飽和領域での動作に
よりそのゲート・ソース間電圧によりほぼ決定されるの
で、 これらの両ドレイン電流Idn22及びドレイン
電流rdn23が前記のようにほぼ一定であると、それ
らのゲート・ソース間電圧はほぼ一定である。以上のこ
とか収 トランジスタQn22のゲートとトランジスタ
Q n 23のソースと間の電位差であL 接点22と
接地電位VSSの間の電位差はほぼ一定であも 以上説明したように 基準電位発生器3(上 前記のよ
うな構成のフィードバック回路になっているので、前述
の説明により接点211は外部電源電位VCCより所定
電位だけ低い一定電圧になると共に 接点22の電位は
接地電位VSSより所定電位だけ高い一定電位の基準電
位になることが判る。
これに対して、電源投入時には基板電位発生器が動作を
行っていないた数 基板電位が所定の電圧よりもかなり
高いので、N形MOSトランジスタのスレッシュホール
ド電圧がかなり低い状態になっている。このたぬ 基準
電位発生器3のN形MOSトランジスタQn22とQ
n 23のそのスレッシュホールド電圧が低くなること
により、両ドレイン電流I d n22. I d n
23が大きくなる。よって、基準電位発生器3は上述の
動作をおこなうので、基準電位22は所定電位よりかな
り低い電位となる。
行っていないた数 基板電位が所定の電圧よりもかなり
高いので、N形MOSトランジスタのスレッシュホール
ド電圧がかなり低い状態になっている。このたぬ 基準
電位発生器3のN形MOSトランジスタQn22とQ
n 23のそのスレッシュホールド電圧が低くなること
により、両ドレイン電流I d n22. I d n
23が大きくなる。よって、基準電位発生器3は上述の
動作をおこなうので、基準電位22は所定電位よりかな
り低い電位となる。
(2)次艮 供給器4の動作について説明すも本発明の
半導体装置で1友 外部電源電位VCCの依存性の少な
い電圧として、基準電位発生器3の基準電位22.つま
り接地電位VSSよりも所定電位だけ高い電位であ黴
接点22の電位を用いる。
半導体装置で1友 外部電源電位VCCの依存性の少な
い電圧として、基準電位発生器3の基準電位22.つま
り接地電位VSSよりも所定電位だけ高い電位であ黴
接点22の電位を用いる。
この供給器41表 P形MOSトランジスタQ p 2
6〜27及びN形MOSトランジスタQ n 24〜2
6により構成されている差動増幅器と、MOSトランジ
スタQ p 28による出力回路部よりなもまず、前記
差動増幅器である力<、MOSトランジスタQ p 2
6. Q p 27は互いにソース、ゲートをそれぞれ
共通の電位とした構成になっている。従って、両トラン
ジスタQp26とQ p 27のドレイン電流I d
p26. I d p27は互いに等しくカレントミラ
ーになっている。ま?、MOSトランジスタQn24の
ゲート電位(よ 前記した外部電源電位vCCに対して
依存性の少ない基準電位22になっており、−4M0S
トランジスタQn25のゲート電位は内部降圧電位21
となっていも そして、基準電位22と内部電位21と
の比較により、接点221の電位、つまりMOSトラン
ジスタQp28のゲート電位である接点221の電位を
変化させる構成として、出力回路部からの出力電流を制
御する回路方式となっていも 前記の供給器4の動作について、基準電位22と内部降
圧電位21とが等しい時と比較して説明する。
6〜27及びN形MOSトランジスタQ n 24〜2
6により構成されている差動増幅器と、MOSトランジ
スタQ p 28による出力回路部よりなもまず、前記
差動増幅器である力<、MOSトランジスタQ p 2
6. Q p 27は互いにソース、ゲートをそれぞれ
共通の電位とした構成になっている。従って、両トラン
ジスタQp26とQ p 27のドレイン電流I d
p26. I d p27は互いに等しくカレントミラ
ーになっている。ま?、MOSトランジスタQn24の
ゲート電位(よ 前記した外部電源電位vCCに対して
依存性の少ない基準電位22になっており、−4M0S
トランジスタQn25のゲート電位は内部降圧電位21
となっていも そして、基準電位22と内部電位21と
の比較により、接点221の電位、つまりMOSトラン
ジスタQp28のゲート電位である接点221の電位を
変化させる構成として、出力回路部からの出力電流を制
御する回路方式となっていも 前記の供給器4の動作について、基準電位22と内部降
圧電位21とが等しい時と比較して説明する。
まず、内部電位2I(MOSトランジスタQn25のゲ
ート電位)が基準電位22(MOSト、ランジスタQ
n 24のゲート電位)より低い場合に11MOsトラ
ンジスタQ n 25のドレイン電流Idn25が減少
することにより、MOSトランジスタQp27のドレイ
ン電位及びMOSトランジスタQ n 25のドレイン
電位である接点221の電位が上昇する。つまり、MO
SトランジスタQ p 26及びQp27のゲート電位
が上昇するた&MOSトランジスタQp26のゲート・
ソース間電圧が減少するのでドレイン電流1dp26は
減少する。よって、MOSトランジスタQ p 26及
びQn24のドレイン電位である接点222の電位が降
下す4 この結果 この接点222の電位であるMOS
トランジスタQp28のゲート電位の降下により、その
ゲート・ソース間電圧が増大し そのドレイン電流Id
p28が増加することになる。
ート電位)が基準電位22(MOSト、ランジスタQ
n 24のゲート電位)より低い場合に11MOsトラ
ンジスタQ n 25のドレイン電流Idn25が減少
することにより、MOSトランジスタQp27のドレイ
ン電位及びMOSトランジスタQ n 25のドレイン
電位である接点221の電位が上昇する。つまり、MO
SトランジスタQ p 26及びQp27のゲート電位
が上昇するた&MOSトランジスタQp26のゲート・
ソース間電圧が減少するのでドレイン電流1dp26は
減少する。よって、MOSトランジスタQ p 26及
びQn24のドレイン電位である接点222の電位が降
下す4 この結果 この接点222の電位であるMOS
トランジスタQp28のゲート電位の降下により、その
ゲート・ソース間電圧が増大し そのドレイン電流Id
p28が増加することになる。
これに対し内部電圧21が基準電圧より高い場合に1瓜
前記とは逆にMOSトランジスタQn25のドレイン
電流Idn25が増加して、接点221の電位が降下す
るので、MOSトランジスタQ p 26のゲート・ソ
ース間電圧が増加し そのドレイン電流Id、p26が
増加する。そのた敷 接点222の電位が上昇するので
、MOSトランジスタQp28のゲート・ソース間電圧
が減少り、、MOSトランジスタQ p 28のドレイ
ン電流Idp28が減少する。特!ミ内部電位21が予
め設定した設定電位に達したときに(よ 接点222の
電位がMOSトランジスタQp28をoff動作させる
まで上昇し その設定電圧を越える上昇を阻止するので
、内部電位21をその設定電位に保つことができも これに対して、電源投入時には前記により、基準電位2
2は所定電位よりかなり低い電位となるた獣 供給器4
にはかなり低い基準電圧が入力されも よって、供給器
4は上述の動作を行うた敦内部電位21も設定電位より
かなり低い電圧を発生する。
前記とは逆にMOSトランジスタQn25のドレイン
電流Idn25が増加して、接点221の電位が降下す
るので、MOSトランジスタQ p 26のゲート・ソ
ース間電圧が増加し そのドレイン電流Id、p26が
増加する。そのた敷 接点222の電位が上昇するので
、MOSトランジスタQp28のゲート・ソース間電圧
が減少り、、MOSトランジスタQ p 28のドレイ
ン電流Idp28が減少する。特!ミ内部電位21が予
め設定した設定電位に達したときに(よ 接点222の
電位がMOSトランジスタQp28をoff動作させる
まで上昇し その設定電圧を越える上昇を阻止するので
、内部電位21をその設定電位に保つことができも これに対して、電源投入時には前記により、基準電位2
2は所定電位よりかなり低い電位となるた獣 供給器4
にはかなり低い基準電圧が入力されも よって、供給器
4は上述の動作を行うた敦内部電位21も設定電位より
かなり低い電圧を発生する。
(3)前記の基板電位検出信号出力部6の動作について
説明する。
説明する。
基板電位検出信号圧力部6iiP形MO3hランジスタ
Q p 29と、N形MO3hランジスタQn27と、
ゲート・ドレイン間を短絡したN形MOSトランジスタ
Q n 28を直列に接続して成り、M○Sトランジス
タQp29.Qn27の両ゲートは接地電位vSSに接
続されていると共に MOSトランジスタQ p 29
のソース電位は前記供給器4の出力回路部からの外部電
源電圧VCCに対する依存性の小さい内部電圧21とさ
れ トランジスタQn28のソース電位は基板電位24
とされている。
Q p 29と、N形MO3hランジスタQn27と、
ゲート・ドレイン間を短絡したN形MOSトランジスタ
Q n 28を直列に接続して成り、M○Sトランジス
タQp29.Qn27の両ゲートは接地電位vSSに接
続されていると共に MOSトランジスタQ p 29
のソース電位は前記供給器4の出力回路部からの外部電
源電圧VCCに対する依存性の小さい内部電圧21とさ
れ トランジスタQn28のソース電位は基板電位24
とされている。
まf、MOSトランジスタQ p 29!;L 前述
のようにゲート電位が接地電位vSSであり、ソース電
位が内部電圧21であって、そのゲート・ソース間電圧
はMOSトランジスタQ p 27のスレッシュホール
ド電圧より低い電位でvCCにほとんど依存しない一定
電圧であるので、常にほぼ一定のドレイン電流Idp2
7が流れている。
のようにゲート電位が接地電位vSSであり、ソース電
位が内部電圧21であって、そのゲート・ソース間電圧
はMOSトランジスタQ p 27のスレッシュホール
ド電圧より低い電位でvCCにほとんど依存しない一定
電圧であるので、常にほぼ一定のドレイン電流Idp2
7が流れている。
いま、基板電位24が接地電位vSSより低い設定電位
以下に引き下げられたとすると、 トランジスタQ n
28はOn状態になると共に このOn状態により、
MOSトランジスタQn27のソース電位力丈 このM
OSトランジスタQn27のスレッシュホールド電圧よ
り引き下げられるので、このトランジスタQ n 27
もon状態になる。その結果3個のトランジスタQp2
9.Qn27.Qn28のOn状態によりMOSトラン
ジスタQ p 29及びQn27のドレイン電位 つま
り基板電位検出信号23は基板電位発生器の動作を停止
させるために十分に低い電位となる。ここE、MOSト
ランジスタQp29のソース電位21(友 上述によ
り外部電源電圧に対して依存性の少ない電位であるので
、基板電位検出信号23も外部電源電圧に対して依存性
の少ない信号となる。
以下に引き下げられたとすると、 トランジスタQ n
28はOn状態になると共に このOn状態により、
MOSトランジスタQn27のソース電位力丈 このM
OSトランジスタQn27のスレッシュホールド電圧よ
り引き下げられるので、このトランジスタQ n 27
もon状態になる。その結果3個のトランジスタQp2
9.Qn27.Qn28のOn状態によりMOSトラン
ジスタQ p 29及びQn27のドレイン電位 つま
り基板電位検出信号23は基板電位発生器の動作を停止
させるために十分に低い電位となる。ここE、MOSト
ランジスタQp29のソース電位21(友 上述によ
り外部電源電圧に対して依存性の少ない電位であるので
、基板電位検出信号23も外部電源電圧に対して依存性
の少ない信号となる。
これに対し 基板電位24が上記の設定電位より高い電
圧に浮き上がったときに4!MOSトランジスタQn2
8によってそのドレイン電位をを引き下げる程度が小さ
くなるため!;MOSトランジスタQn27のゲート・
ソース間電圧はそのスレッシュホールド電圧よりも低い
電圧又は僅かに高い電圧に留まるので、該MOSトラン
ジスタQ n 27はoff状態又は微少な電流しか流
せなしも このた臥 MOSトランジスタQp29.Q
n27のドレイン電位である基板電位検出信号23は基
板電位発生器の動作を動作させるために十分に高い電位
となる。ここでL MOSトランジスタQp29のソ
ース電位21(戴 上述により外部電源電圧に対して
依存性の少ない電位であるので、基板電位検出信号23
も外部電源電圧に対して依存性の少ない信号となる。
圧に浮き上がったときに4!MOSトランジスタQn2
8によってそのドレイン電位をを引き下げる程度が小さ
くなるため!;MOSトランジスタQn27のゲート・
ソース間電圧はそのスレッシュホールド電圧よりも低い
電圧又は僅かに高い電圧に留まるので、該MOSトラン
ジスタQ n 27はoff状態又は微少な電流しか流
せなしも このた臥 MOSトランジスタQp29.Q
n27のドレイン電位である基板電位検出信号23は基
板電位発生器の動作を動作させるために十分に高い電位
となる。ここでL MOSトランジスタQp29のソ
ース電位21(戴 上述により外部電源電圧に対して
依存性の少ない電位であるので、基板電位検出信号23
も外部電源電圧に対して依存性の少ない信号となる。
以上の説明か叡 基板電位検出器(よ 内部降圧器2の
供給器4から発生させた外部電源電圧vCCに対する依
存性の小さい内部電圧21と実際の基板電位に基づいて
、外部電源電圧vCCの変動に拘らず、実際の基板電位
24が設定電位以下のときには低電位の基板電位検出信
号を出力し 実際の基板電位24が設定電位以上のとき
には高電位の基板電位検出信号を出力することにより、
前記基板電位発生器により発生する基板電位24が設定
電位に達しているか否かを、外部電源電圧VCCに対し
て依存性を小さく検出する。
供給器4から発生させた外部電源電圧vCCに対する依
存性の小さい内部電圧21と実際の基板電位に基づいて
、外部電源電圧vCCの変動に拘らず、実際の基板電位
24が設定電位以下のときには低電位の基板電位検出信
号を出力し 実際の基板電位24が設定電位以上のとき
には高電位の基板電位検出信号を出力することにより、
前記基板電位発生器により発生する基板電位24が設定
電位に達しているか否かを、外部電源電圧VCCに対し
て依存性を小さく検出する。
これに対して、電源投入時には前記した様にN形MOS
トランジスタのスレッシュホールド電圧がかなり低い状
態になっている。このたぬ 基板電位検出信号出力部6
のN形MOSトランジスタQn27とQ n 28のそ
のスレッシュホールド電圧が低くなることにより、両ド
レイン電流Idn27、Idn28が大きくなる。且ス
前記した説明により、MOSトランジスタQ p 2
9のソース電位である内部電位21も設定電位よりかな
り低い電圧となるた6M0SトランジスタQ p 29
のドレイン電流Idp29が減少する。よって、基板電
位検出信号出力部6は上述の動作をおこなうので、基板
電位検出信号23は前記基板電位発生器の動作を動作さ
せるために必要な所定電位よりかなり低い電位となも 第3図は制御信号発生器の回路図である。第3図におい
て、Q p 31. Q p 32はP形MO8)ラン
ジス久 C31,C32はキャパシター、 Inv31
〜35はインバータ回mNand31はナンド回路であ
る。
トランジスタのスレッシュホールド電圧がかなり低い状
態になっている。このたぬ 基板電位検出信号出力部6
のN形MOSトランジスタQn27とQ n 28のそ
のスレッシュホールド電圧が低くなることにより、両ド
レイン電流Idn27、Idn28が大きくなる。且ス
前記した説明により、MOSトランジスタQ p 2
9のソース電位である内部電位21も設定電位よりかな
り低い電圧となるた6M0SトランジスタQ p 29
のドレイン電流Idp29が減少する。よって、基板電
位検出信号出力部6は上述の動作をおこなうので、基板
電位検出信号23は前記基板電位発生器の動作を動作さ
せるために必要な所定電位よりかなり低い電位となも 第3図は制御信号発生器の回路図である。第3図におい
て、Q p 31. Q p 32はP形MO8)ラン
ジス久 C31,C32はキャパシター、 Inv31
〜35はインバータ回mNand31はナンド回路であ
る。
該制御信号発生器は基板電位検出信号33をインバータ
In、v31の入力に持板 このインバータInv31
の出力電位をゲート電位としたP形MOSトランジスタ
Q p 31及び外部電源電圧vCCをゲート電位とし
たP形MOSトランジスタQp32の並列体とキャパシ
ターC32とを、外部電源電圧VCCと接地電位vSS
の間に接続し キャパシター031を外部電源電圧VC
CとMOSトランジスタQp31のゲート電位の間に接
続する。また 両MOSトランジスタQp31.Qp3
2のドレイン電位及びインバータInv32の出力を入
力とするインバータInv33と、インバータInv3
3の出力を入力とする2つのインバータI n v32
. I n v34と、インバータInv34の出力と
基板電位検出信号33の反転信号との2つを入力とする
ナンド回路Nan d 31により構成されていも 前記のように構成された制御信号発生器において、先ず
電源投入時についての動作を説明すも電源投入時にc友
上述により基板電位検出信号33ハ 前記基板電
位発生器の動作を動作させるために必要な所定電位より
かなり低い電位であるたべ 基板電位検出信号33を入
力とするインバータInv31は高電位を出力しようと
すム 且ス 電源投入時には外部電源電圧vCCが上昇
するた敦キャパシターC31によるカップリングにより
、そのキャパシターC31の外部電源電圧VCC以外の
接続点である接点34の電位も上昇する。よって、接点
34の電位は電源投入時高電圧となる。このた6M05
トランジスタQ p 31のゲート電位は接点34であ
るのて このMOSトランジスタQ p31はoff状
態となり、またMO3hランジスタQp32もそのゲー
ト電位及びソース電位が外部電源電圧VCCである。の
て このMOSトランジスタQ p 32もoff状態
となっていも だか収 これらのMOSトランジスタQ
p 31. Q p 32の共通のドレイン電位であ
る接点35は上昇しなI、% 且2 接点35は接地
電位vSSとの間にキャパシターC32が接続されてい
るので、電源投入時には外部電源電圧vCCの上昇によ
るカップリングでの接点35の電位の上昇は起こらない
。よって、接点35の電位は電源投入時において低電圧
となも そして、互いの入力と出力を短絡させた形のイ
ンバータエn v 32. I n v 33によるラ
ッチ回路への入力である接点35の電位が低電位である
ので、インバータ■nv33の出力である接点36の電
位は高電圧の信号がラッチされる。よって、インバータ
Inv34の入力である接点36の電位が高電位である
た数 そのインバータInv34の出力であり、ナンド
回路Nand31の入力となる接点37は低電位となる
。
In、v31の入力に持板 このインバータInv31
の出力電位をゲート電位としたP形MOSトランジスタ
Q p 31及び外部電源電圧vCCをゲート電位とし
たP形MOSトランジスタQp32の並列体とキャパシ
ターC32とを、外部電源電圧VCCと接地電位vSS
の間に接続し キャパシター031を外部電源電圧VC
CとMOSトランジスタQp31のゲート電位の間に接
続する。また 両MOSトランジスタQp31.Qp3
2のドレイン電位及びインバータInv32の出力を入
力とするインバータInv33と、インバータInv3
3の出力を入力とする2つのインバータI n v32
. I n v34と、インバータInv34の出力と
基板電位検出信号33の反転信号との2つを入力とする
ナンド回路Nan d 31により構成されていも 前記のように構成された制御信号発生器において、先ず
電源投入時についての動作を説明すも電源投入時にc友
上述により基板電位検出信号33ハ 前記基板電
位発生器の動作を動作させるために必要な所定電位より
かなり低い電位であるたべ 基板電位検出信号33を入
力とするインバータInv31は高電位を出力しようと
すム 且ス 電源投入時には外部電源電圧vCCが上昇
するた敦キャパシターC31によるカップリングにより
、そのキャパシターC31の外部電源電圧VCC以外の
接続点である接点34の電位も上昇する。よって、接点
34の電位は電源投入時高電圧となる。このた6M05
トランジスタQ p 31のゲート電位は接点34であ
るのて このMOSトランジスタQ p31はoff状
態となり、またMO3hランジスタQp32もそのゲー
ト電位及びソース電位が外部電源電圧VCCである。の
て このMOSトランジスタQ p 32もoff状態
となっていも だか収 これらのMOSトランジスタQ
p 31. Q p 32の共通のドレイン電位であ
る接点35は上昇しなI、% 且2 接点35は接地
電位vSSとの間にキャパシターC32が接続されてい
るので、電源投入時には外部電源電圧vCCの上昇によ
るカップリングでの接点35の電位の上昇は起こらない
。よって、接点35の電位は電源投入時において低電圧
となも そして、互いの入力と出力を短絡させた形のイ
ンバータエn v 32. I n v 33によるラ
ッチ回路への入力である接点35の電位が低電位である
ので、インバータ■nv33の出力である接点36の電
位は高電圧の信号がラッチされる。よって、インバータ
Inv34の入力である接点36の電位が高電位である
た数 そのインバータInv34の出力であり、ナンド
回路Nand31の入力となる接点37は低電位となる
。
これにより、ナンド回路Nand31のもう一方の入力
である基板電位検出信号33力匁 如何なる電位であろ
うと仮 基板電位発生器制御信号38は高電位となる。
である基板電位検出信号33力匁 如何なる電位であろ
うと仮 基板電位発生器制御信号38は高電位となる。
以上の説明により、電源投入時に制御信号発生器の入力
である基板電位検出信号33ハ 基板電位検出器61
において前記基板電位発生器62の動作を113作させ
るために必要な所定電位よりかなり低い電位となろうと
L 基板電位発生器制御信号38は基板電位発生器62
を動作させる高電位の信号を発生する。
である基板電位検出信号33ハ 基板電位検出器61
において前記基板電位発生器62の動作を113作させ
るために必要な所定電位よりかなり低い電位となろうと
L 基板電位発生器制御信号38は基板電位発生器62
を動作させる高電位の信号を発生する。
よって、電源投入時の基板電位発生器制御信号38によ
り基板電位発生器62が動作するた八 基板電位が徐々
に所定電位に向けて、降下していく。
り基板電位発生器62が動作するた八 基板電位が徐々
に所定電位に向けて、降下していく。
よって、基板電位が所定の電圧に向は低くなるので、N
形MOSトランジスタのスレッシュホールド電圧が電源
投入時に比べ高くなっていも このた敦 第2図の基準
電位発生器3のN形MO8トランジスタQn22とQn
23のそのスレッシュホールド電圧も高(なりその所定
電位に近づくことにより、両ドレイン電流I d n2
2.I d n23が小さくなも よって、基準電位発
生器3は上述の動作をおこなうので、基準電位22は電
源投入時に比べ高い電位とな4 だか仮 基準電位22
は電源投入時に比べ高い電位となるた敢 供給器4にも
この基準電圧22が入力される。よって、供給器4は上
述の動作を行った数 内部電位21も電源投入時に比べ
高い電圧する。
形MOSトランジスタのスレッシュホールド電圧が電源
投入時に比べ高くなっていも このた敦 第2図の基準
電位発生器3のN形MO8トランジスタQn22とQn
23のそのスレッシュホールド電圧も高(なりその所定
電位に近づくことにより、両ドレイン電流I d n2
2.I d n23が小さくなも よって、基準電位発
生器3は上述の動作をおこなうので、基準電位22は電
源投入時に比べ高い電位とな4 だか仮 基準電位22
は電源投入時に比べ高い電位となるた敢 供給器4にも
この基準電圧22が入力される。よって、供給器4は上
述の動作を行った数 内部電位21も電源投入時に比べ
高い電圧する。
ま?Q N形MOSトランジスタのスレッシュホール
ド電圧が電源投入時に比べ高くなっているた敦 前記基
板電位検出信号出力部6ON形MOSトランジスタQ
n 27とQ n 28のそのスレッシュホールド電圧
が電源投入時に比べ高い電位となることにより、両ドレ
イン電流I d n27. I d n28が小さくな
る。且ス 前記した説明により、MOSトランジスタQ
p29のソース電位である内部電位21も電源投入時に
比べ高い電位となるた& MOSトランジスタQ p
29のドレイン電流Idp29が減少すム よって、
基板電位検出信号出力部6は上述の動作をおこなうので
、基板電位検出信号23は前記基板電位発生器を動作さ
せるために必要な電源投入時に比べ高い電位となる。
ド電圧が電源投入時に比べ高くなっているた敦 前記基
板電位検出信号出力部6ON形MOSトランジスタQ
n 27とQ n 28のそのスレッシュホールド電圧
が電源投入時に比べ高い電位となることにより、両ドレ
イン電流I d n27. I d n28が小さくな
る。且ス 前記した説明により、MOSトランジスタQ
p29のソース電位である内部電位21も電源投入時に
比べ高い電位となるた& MOSトランジスタQ p
29のドレイン電流Idp29が減少すム よって、
基板電位検出信号出力部6は上述の動作をおこなうので
、基板電位検出信号23は前記基板電位発生器を動作さ
せるために必要な電源投入時に比べ高い電位となる。
以上の様な動作になるた取 第3図の制御信号発生器の
入力となる基板電位検出信号33力丈 前記基板電位発
生器の動作を動作させるために必要な電源投入時に比べ
高い電位となるた数 上述により電源投入時高電圧であ
った接点34のキャパシターC31に蓄えられた正電荷
を、基板電位検出信号33を入力とするインバータIn
v31で引き抜くことにより、接点34は低電位となる
。このた、6M0SトランジスタQp31のゲート電位
は接点34であるので、このMOSトランジスタQp3
1はon状態となる。だか収 これらのMOSトランジ
スタQ p 31. Q p 32の共通のドレイン電
位である接点35に接続されたキャパシターC32E、
MOSトランジスタQ p 31で、正電荷を供給する
ことにより接点35の電位は高電圧となも そして、互
いの入力と出力を短絡させた形のインバータInv32
.Inv33によるラッチ回路への入力である接点35
の電位が高電位であるので、インバータInv33の出
力である接点36の電位は低電圧の信号がラッチされも
よって、インバータInv34の入力である接点36
の電位が低電位であるた数 このインバータInv34
の出力であり、ナンド回路Nand31の入力となる接
点37は高電位となム これにより、ナンド回路Nan
d31のもう一方の入力である基板電位検出信号33が
高電圧のときには 基板電位発生器制御信号38は高電
位となり、基板電位検出信号33が低電圧のときに(よ
基板電位発生器制御信号38は低電位となる。
入力となる基板電位検出信号33力丈 前記基板電位発
生器の動作を動作させるために必要な電源投入時に比べ
高い電位となるた数 上述により電源投入時高電圧であ
った接点34のキャパシターC31に蓄えられた正電荷
を、基板電位検出信号33を入力とするインバータIn
v31で引き抜くことにより、接点34は低電位となる
。このた、6M0SトランジスタQp31のゲート電位
は接点34であるので、このMOSトランジスタQp3
1はon状態となる。だか収 これらのMOSトランジ
スタQ p 31. Q p 32の共通のドレイン電
位である接点35に接続されたキャパシターC32E、
MOSトランジスタQ p 31で、正電荷を供給する
ことにより接点35の電位は高電圧となも そして、互
いの入力と出力を短絡させた形のインバータInv32
.Inv33によるラッチ回路への入力である接点35
の電位が高電位であるので、インバータInv33の出
力である接点36の電位は低電圧の信号がラッチされも
よって、インバータInv34の入力である接点36
の電位が低電位であるた数 このインバータInv34
の出力であり、ナンド回路Nand31の入力となる接
点37は高電位となム これにより、ナンド回路Nan
d31のもう一方の入力である基板電位検出信号33が
高電圧のときには 基板電位発生器制御信号38は高電
位となり、基板電位検出信号33が低電圧のときに(よ
基板電位発生器制御信号38は低電位となる。
以上の説明により、基板電位検出器の動作か正常になっ
た後にcヨ 基板電位検出信号がいったん前記基板電
位発生器62を動作させるのに十分高電位になる。また
外部電源電圧VCCに対して依存性の少ない前記基板
電位検出信号に従1.X、前記したように基板電位発生
器62を動作させるべく基板電位検出信号33が高電位
になったときには基板電位発生器制御信号38は高電位
となり基板電位発生器62を動作させ、基板電位発生器
62の動作を止めるべく基板電位検出信号33が低電位
になったときには基板電位発生器制御信号38は低電位
となり基板電位発生器の動作を停止させることが出来る
。
た後にcヨ 基板電位検出信号がいったん前記基板電
位発生器62を動作させるのに十分高電位になる。また
外部電源電圧VCCに対して依存性の少ない前記基板
電位検出信号に従1.X、前記したように基板電位発生
器62を動作させるべく基板電位検出信号33が高電位
になったときには基板電位発生器制御信号38は高電位
となり基板電位発生器62を動作させ、基板電位発生器
62の動作を止めるべく基板電位検出信号33が低電位
になったときには基板電位発生器制御信号38は低電位
となり基板電位発生器の動作を停止させることが出来る
。
続いて、基板電位発生器の動作について説明する。基板
電位発生器62はリングオシレータ63とチャージポン
プ64により構成されていも 第4図はリングオシレー
タの回路図である。第4図において、 Inv41〜4
4はインバータ回IWNand41はナンド回路である
。
電位発生器62はリングオシレータ63とチャージポン
プ64により構成されていも 第4図はリングオシレー
タの回路図である。第4図において、 Inv41〜4
4はインバータ回IWNand41はナンド回路である
。
該リングオシレータC′!、基板電位発生器制御信号4
8とインバータ回路Inv44の出力45との2つを入
力に持つナンド回路Nand41と、このナンド回路N
and41の出力を入力に持つ偶数段のインバータチェ
ーンInv41〜44で構成されており、基板電位発生
器制御信号48が高電位のときにはポンプキャパシター
駆動パルス45には発振波形が出力され 基板電位発生
器制御信号48が低電位のときにはポンプキャパシター
駆動パルス45には高電位が出力されも よって、前記したよう区 電源投入時に制御信号発生器
の入力である基板電位検出信号は 前記基板電位検出器
において前記基板電位発生器の動作を動作させるために
必要な所定電位よりかなり低い電位となろうとL 基板
電位発生器制御信号48は高電位の信号を発生し ポン
プキャパシター駆動パルス45には発振波形が出力され
ることにより基板電位発生器を動作させる。また 基板
電位検出器の動作が正常になることにより、外部電源電
圧vCCに対して依存性の少ない前記基板電位検出信号
に従し\ 基板電位発生器を動作させるべく基板電位検
出信号が高電位になったときには基板電位発生器制御信
号48は高電位となりポンプキャパシター駆動パルス4
5には発振波形がaカされることにより基板電位発生器
を動作させ、基板電位発生器の動作を止めるべく基板電
位検出信号が低電位になったときには基板電位発生器制
御信号48は低電位となりポンプキャパシター駆動パル
ス45には高電位が出力され 基板電位発生器の動作を
停止させることが出来る。
8とインバータ回路Inv44の出力45との2つを入
力に持つナンド回路Nand41と、このナンド回路N
and41の出力を入力に持つ偶数段のインバータチェ
ーンInv41〜44で構成されており、基板電位発生
器制御信号48が高電位のときにはポンプキャパシター
駆動パルス45には発振波形が出力され 基板電位発生
器制御信号48が低電位のときにはポンプキャパシター
駆動パルス45には高電位が出力されも よって、前記したよう区 電源投入時に制御信号発生器
の入力である基板電位検出信号は 前記基板電位検出器
において前記基板電位発生器の動作を動作させるために
必要な所定電位よりかなり低い電位となろうとL 基板
電位発生器制御信号48は高電位の信号を発生し ポン
プキャパシター駆動パルス45には発振波形が出力され
ることにより基板電位発生器を動作させる。また 基板
電位検出器の動作が正常になることにより、外部電源電
圧vCCに対して依存性の少ない前記基板電位検出信号
に従し\ 基板電位発生器を動作させるべく基板電位検
出信号が高電位になったときには基板電位発生器制御信
号48は高電位となりポンプキャパシター駆動パルス4
5には発振波形がaカされることにより基板電位発生器
を動作させ、基板電位発生器の動作を止めるべく基板電
位検出信号が低電位になったときには基板電位発生器制
御信号48は低電位となりポンプキャパシター駆動パル
ス45には高電位が出力され 基板電位発生器の動作を
停止させることが出来る。
続いて、チャージポンプの動作を説明すも 第5図にお
いて、Qp51〜Q p 56はP形MO3)ランジス
久 C51,C52はキャパシター、 rnv51〜5
4はインバータ回路である。
いて、Qp51〜Q p 56はP形MO3)ランジス
久 C51,C52はキャパシター、 rnv51〜5
4はインバータ回路である。
前記ポンプキャパシター駆動パルス55を入力としたイ
ンバータInv51と、そのインバータInv51の出
力である接点56にキャパシターC52が接続され そ
の接点56を入力に持つインバータInv52と、その
インバータInv52の出力である接点57にキャパシ
ターC51が接続されている。そのキャパシターC51
のもう一方の接続点である接点58にゲート、 ドレイ
ンを接続され ソースを基板電位51に接続されたMO
SトランジスタQp51と、接地電位VSSにゲートを
接続されたMOSトランジスタQ p 52と、接点5
6に接続されたキャパシターC52のもう一方の接点5
9にゲートを接続されたMOSトランジスタQp53の
並列体を、接地電位vSSと接点58の間に接続すa
キャパシターC52の接続点である接点59にゲート、
ドレインを接続され ソースを基板電位51に接続さ
れたM○SトランジスタQp54と、接地電位vSSに
ゲートを接続されたMOSトランジスタQp55と、接
点58にゲートを接続されたMOSトランジスタQp5
6の並列体を、接地電位vSSと接点59の間に接続す
も 以上の様に構成されたチャージポンプ(よ ポンプキャ
パシター駆動パルス55にパルス波形が入力されたとき
、インバータInv51の出力である接点56はポンプ
キャパシター駆動パルス55の反転パルス波形が出力さ
れ インバータInv52の出力である接点57はポン
プキャパシター駆動パルス55の同相の反転パルス波形
が出力される。よって、ポンプキャパシター駆動パルス
55が接地電位vSSから電源電位■CCまで上昇した
とき、インバータInv51の出力である接点56は電
源電位VCCから接地電位VSSまで降下じ インバー
タInv52の出力である接点57は接地電位VSSか
ら電源電位vCCまで上昇する。このた取 キャパシタ
ーC51,、C52によるカップリングにより、接点5
8はポンプキャパシター駆動パルス55が接地電位VS
Sから電源電位VCCまで上昇する前の電位よりほぼ電
源電位VCCだけ電位が上昇し 接点59はポンプキャ
パシター駆動パルス55が接地電位VSSから電源電位
VCCまで上昇する前の電位よりほぼ電源電位vCCだ
け電位が降下すもまた ポンプキャパシター駆動パルス
55が電源電位vCCから接地電位vSSまで降下した
とき、インバータInv51の出力である接点56は接
地電位VSSから電源電位vCCまで上昇し インバー
タInv52の出力である接点57は電源電位vCCか
ら接地電位VSSまで降下すも このたムキャパシター
C51,C52によるカップリングにより、接点58は
ポンプキャパシター駆動パルス55が接地電位VSSか
ら電源電位VCCまで上昇する前の電位よりほぼ電源電
位vCCだけ電位が降下し接点59はポンプキャパシタ
ー駆動パルス55が接地電位vSSから電源電位VCC
まで上昇する前の電位よりほぼ電源電位vCCだけ電位
が上昇する。
ンバータInv51と、そのインバータInv51の出
力である接点56にキャパシターC52が接続され そ
の接点56を入力に持つインバータInv52と、その
インバータInv52の出力である接点57にキャパシ
ターC51が接続されている。そのキャパシターC51
のもう一方の接続点である接点58にゲート、 ドレイ
ンを接続され ソースを基板電位51に接続されたMO
SトランジスタQp51と、接地電位VSSにゲートを
接続されたMOSトランジスタQ p 52と、接点5
6に接続されたキャパシターC52のもう一方の接点5
9にゲートを接続されたMOSトランジスタQp53の
並列体を、接地電位vSSと接点58の間に接続すa
キャパシターC52の接続点である接点59にゲート、
ドレインを接続され ソースを基板電位51に接続さ
れたM○SトランジスタQp54と、接地電位vSSに
ゲートを接続されたMOSトランジスタQp55と、接
点58にゲートを接続されたMOSトランジスタQp5
6の並列体を、接地電位vSSと接点59の間に接続す
も 以上の様に構成されたチャージポンプ(よ ポンプキャ
パシター駆動パルス55にパルス波形が入力されたとき
、インバータInv51の出力である接点56はポンプ
キャパシター駆動パルス55の反転パルス波形が出力さ
れ インバータInv52の出力である接点57はポン
プキャパシター駆動パルス55の同相の反転パルス波形
が出力される。よって、ポンプキャパシター駆動パルス
55が接地電位vSSから電源電位■CCまで上昇した
とき、インバータInv51の出力である接点56は電
源電位VCCから接地電位VSSまで降下じ インバー
タInv52の出力である接点57は接地電位VSSか
ら電源電位vCCまで上昇する。このた取 キャパシタ
ーC51,、C52によるカップリングにより、接点5
8はポンプキャパシター駆動パルス55が接地電位VS
Sから電源電位VCCまで上昇する前の電位よりほぼ電
源電位VCCだけ電位が上昇し 接点59はポンプキャ
パシター駆動パルス55が接地電位VSSから電源電位
VCCまで上昇する前の電位よりほぼ電源電位vCCだ
け電位が降下すもまた ポンプキャパシター駆動パルス
55が電源電位vCCから接地電位vSSまで降下した
とき、インバータInv51の出力である接点56は接
地電位VSSから電源電位vCCまで上昇し インバー
タInv52の出力である接点57は電源電位vCCか
ら接地電位VSSまで降下すも このたムキャパシター
C51,C52によるカップリングにより、接点58は
ポンプキャパシター駆動パルス55が接地電位VSSか
ら電源電位VCCまで上昇する前の電位よりほぼ電源電
位vCCだけ電位が降下し接点59はポンプキャパシタ
ー駆動パルス55が接地電位vSSから電源電位VCC
まで上昇する前の電位よりほぼ電源電位vCCだけ電位
が上昇する。
このことにより、まず最初にポンプキャパシター駆動パ
ルス55が接地電位vSSから電源電位vCCまで上昇
したことにより、接点58の電位がその直前の接点58
の電位よりほぼ電源電位vCCだけ上昇するので、接点
58の容量に蓄積されている正電荷を、MOSトランジ
スタQ p 52により接地電位VSSよりそのMO5
hランジスタQ p 52のスレッシュホールド電圧だ
け高い電位まで引き抜く。
ルス55が接地電位vSSから電源電位vCCまで上昇
したことにより、接点58の電位がその直前の接点58
の電位よりほぼ電源電位vCCだけ上昇するので、接点
58の容量に蓄積されている正電荷を、MOSトランジ
スタQ p 52により接地電位VSSよりそのMO5
hランジスタQ p 52のスレッシュホールド電圧だ
け高い電位まで引き抜く。
その後、ポンプキャパシター駆動パルス55が電源電位
VCCから接地電位vSSまで降下するたぬ 接点58
の電位力交 その直前の接点58の電位である接地電位
vSSよりMOSトランジスタQp52のスレッシュホ
ールド電圧だけ高い電位よりLはぼ電源電位vCCだけ
降下するので、このM○SトランジスタQp52のスレ
ッシュホールド電圧をV t (Qp52)とすると、
接点58の電位は−(VCC−V t(Qp52)) で表される。このた21>MOSトランジスタQp51
がon状態となるのでこのMOSトランジスタQ p
51において、基板電位51の容量に負電荷を供給する
ことにより基板電位51を引き下げる動作を行なう。ま
たこの時、ポンプキャパシター駆動パルス55が電源電
位■CCから接地電位VSSまで降下するた教 接点5
9の電位力丈 その直前の接点59の電位よりL はぼ
電源電位VCCだけ上昇するので、接点59の容量に蓄
積されている正電荷を、MOSトランジスタQp55に
より接地電位vSSよりそのMOSトランジスタQ p
55のスレッシュホールド電圧だけ高い電位まで引き
抜き、前記した説明によりMOSトランジスタQ p
56のゲート電位である接点58ノ電位が−(VCC−
Vt(Qp52))となるた6M0SトランジスタQ
p 56により接地電位vSSまで引き抜く。つまり、
接点59の電位は接地電位VSSまで引き下げられるこ
とになる。
VCCから接地電位vSSまで降下するたぬ 接点58
の電位力交 その直前の接点58の電位である接地電位
vSSよりMOSトランジスタQp52のスレッシュホ
ールド電圧だけ高い電位よりLはぼ電源電位vCCだけ
降下するので、このM○SトランジスタQp52のスレ
ッシュホールド電圧をV t (Qp52)とすると、
接点58の電位は−(VCC−V t(Qp52)) で表される。このた21>MOSトランジスタQp51
がon状態となるのでこのMOSトランジスタQ p
51において、基板電位51の容量に負電荷を供給する
ことにより基板電位51を引き下げる動作を行なう。ま
たこの時、ポンプキャパシター駆動パルス55が電源電
位■CCから接地電位VSSまで降下するた教 接点5
9の電位力丈 その直前の接点59の電位よりL はぼ
電源電位VCCだけ上昇するので、接点59の容量に蓄
積されている正電荷を、MOSトランジスタQp55に
より接地電位vSSよりそのMOSトランジスタQ p
55のスレッシュホールド電圧だけ高い電位まで引き
抜き、前記した説明によりMOSトランジスタQ p
56のゲート電位である接点58ノ電位が−(VCC−
Vt(Qp52))となるた6M0SトランジスタQ
p 56により接地電位vSSまで引き抜く。つまり、
接点59の電位は接地電位VSSまで引き下げられるこ
とになる。
その後再び、ポンプキャパシター駆動パルス55が接地
電位vSSから電源電位VCCまで上昇したことにより
、接点59の電位パ その直前の接点59の電位である
接地電位VSSよりL はぼ電源電位VCCだけ降下す
るので、−VCCで表されも このた6 MOSトラ
ンジスタQ p 54がon状態となるのでこのMOS
トランジスタQp54において、基板電位51の容量に
負電荷を供給することにより基板電位51を引き下げる
動作を行なう。
電位vSSから電源電位VCCまで上昇したことにより
、接点59の電位パ その直前の接点59の電位である
接地電位VSSよりL はぼ電源電位VCCだけ降下す
るので、−VCCで表されも このた6 MOSトラ
ンジスタQ p 54がon状態となるのでこのMOS
トランジスタQp54において、基板電位51の容量に
負電荷を供給することにより基板電位51を引き下げる
動作を行なう。
またこの時、ポンプキャパシター駆動パルス55が電源
電位vCCから接地電位vSSまで降下するた取 接点
58の電位力(その直前の接点58の電位より耘 はぼ
電源電位vCCだけ上昇するので、接点58の容量に蓄
積されている正電荷を、MOSトランジスタQ p 5
2により接地電位vSSよりそのMOSトランジスタQ
p 52のスレッシュホールド電圧だけ高い電位まで
引き抜き、前記した説明によりMOSトランジスタQp
53のゲート電位である接点59の電位が−vCCとな
るた& MOSトランジスタQp53により接地電位
vSSまで引き抜く。つまり、接点58の電位は接地電
位VSSまで引き下げられることになる。
電位vCCから接地電位vSSまで降下するた取 接点
58の電位力(その直前の接点58の電位より耘 はぼ
電源電位vCCだけ上昇するので、接点58の容量に蓄
積されている正電荷を、MOSトランジスタQ p 5
2により接地電位vSSよりそのMOSトランジスタQ
p 52のスレッシュホールド電圧だけ高い電位まで
引き抜き、前記した説明によりMOSトランジスタQp
53のゲート電位である接点59の電位が−vCCとな
るた& MOSトランジスタQp53により接地電位
vSSまで引き抜く。つまり、接点58の電位は接地電
位VSSまで引き下げられることになる。
その後再び、ポンプキャパシター駆動パルス55が電源
電位vCCから接地電位vSSまで降下したことにより
、接点58の電位力丈 その直前の接点58の電位であ
る接地電位VSSより耘 はぼ電源電位VCCだけ降下
するので、−VCCで表されも このた&MOSトラン
ジスタQp51がon状態となるのでこのMOSトラン
ジスタQp51において、基板電位51の容量に負電荷
を供給することにより基板電位51を引き下げる動作を
行なう。
電位vCCから接地電位vSSまで降下したことにより
、接点58の電位力丈 その直前の接点58の電位であ
る接地電位VSSより耘 はぼ電源電位VCCだけ降下
するので、−VCCで表されも このた&MOSトラン
ジスタQp51がon状態となるのでこのMOSトラン
ジスタQp51において、基板電位51の容量に負電荷
を供給することにより基板電位51を引き下げる動作を
行なう。
またこの時、ポンプキャパシター駆動パルス55が電源
電位VCCから接地電位vSSまで降下するた数 接点
59の電位力丈 その直前の接点59の電位よりL は
ぼ電源電位vCCだけ上昇するので、接点59の容量に
蓄積されている正電荷を、MOSトランジスタQ p
54により接地電位vSSよりそのMOSトランジスタ
Qp54のスレッシュホールド電圧だけ高い電位まで引
き抜き、前記した説明によりMOSトランジスタQp5
6のゲート電位である接点56の電位が−vCCとなる
た& MOSトランジスタQp56により接地電位V
SSまで引き抜く。つまり、接点56の電位は接地電位
VSSまで引き下げられることになる。
電位VCCから接地電位vSSまで降下するた数 接点
59の電位力丈 その直前の接点59の電位よりL は
ぼ電源電位vCCだけ上昇するので、接点59の容量に
蓄積されている正電荷を、MOSトランジスタQ p
54により接地電位vSSよりそのMOSトランジスタ
Qp54のスレッシュホールド電圧だけ高い電位まで引
き抜き、前記した説明によりMOSトランジスタQp5
6のゲート電位である接点56の電位が−vCCとなる
た& MOSトランジスタQp56により接地電位V
SSまで引き抜く。つまり、接点56の電位は接地電位
VSSまで引き下げられることになる。
以後、上記の動作を繰り返すことにより、ポンプキャパ
シター駆動パルス55にパルス波形が入力されている限
り、基板電位51を引き下げていく。
シター駆動パルス55にパルス波形が入力されている限
り、基板電位51を引き下げていく。
これに対して、ポンプキャパシター駆動パルス55が高
電位で固定されているときに(友 インバータInv5
1の出力である接点56は低電位で固定され インバー
タInv52の出力である接点57は高電位で固定され
も よって、前記した構成になっているためボンピング
動作も行なわれず、従って基板電位51に負電荷を供給
するのを停止する。
電位で固定されているときに(友 インバータInv5
1の出力である接点56は低電位で固定され インバー
タInv52の出力である接点57は高電位で固定され
も よって、前記した構成になっているためボンピング
動作も行なわれず、従って基板電位51に負電荷を供給
するのを停止する。
以上の説明により、電源投入時に制御信号発生器の入力
である基板電位検出信号(山 前記基板電位検出器にお
いて前記基板電位発生器の動作を動作させるために必要
な所定電位よりかなり低い電位となろうとL 基板電位
発生器制御信号48は高電位の信号を発生し ポンプキ
ャパシター駆動パルス45には発信波形が出力されるこ
とにより基板電位発生器を動作させ、基板電位を引き下
げていく。また 基板電位検出器の動作が正常になるこ
とにより、外部電源電圧vCCに対して依存性の少ない
前記基板電位検出信号に従(\ 基板電位発生器を動作
させるべく基板電位検出信号が高電位になったときには
基板電位発生器制御信号48は高電位となりポンプキャ
パシター駆動パルス45には発信波形が出力されること
により基板電位発生器を動作させ基板電位を引き下げて
いき、基板電位発生器の動作を止めるべく基板電位検出
信号が低電位になったときには基板電位発生器制御信号
48は低電位となりポンプキャパシター駆動パルス45
には高電位が出力され基板電位発生器の動作を停止させ
ることが出来る。
である基板電位検出信号(山 前記基板電位検出器にお
いて前記基板電位発生器の動作を動作させるために必要
な所定電位よりかなり低い電位となろうとL 基板電位
発生器制御信号48は高電位の信号を発生し ポンプキ
ャパシター駆動パルス45には発信波形が出力されるこ
とにより基板電位発生器を動作させ、基板電位を引き下
げていく。また 基板電位検出器の動作が正常になるこ
とにより、外部電源電圧vCCに対して依存性の少ない
前記基板電位検出信号に従(\ 基板電位発生器を動作
させるべく基板電位検出信号が高電位になったときには
基板電位発生器制御信号48は高電位となりポンプキャ
パシター駆動パルス45には発信波形が出力されること
により基板電位発生器を動作させ基板電位を引き下げて
いき、基板電位発生器の動作を止めるべく基板電位検出
信号が低電位になったときには基板電位発生器制御信号
48は低電位となりポンプキャパシター駆動パルス45
には高電位が出力され基板電位発生器の動作を停止させ
ることが出来る。
発明の詳細
な説明したように 本発明によれば 外部電源段入隊
前記基板電位検出信号が如何なるレベルであろうとL
前記基板電位発生器を動作させる制御信号を発生するこ
とにより、リングオシレータを動作させ、パルス波形で
あるポンプキャパシター駆動パルス発生させる。そして
、このポンプキャパシター駆動パルスの入力により、チ
ャージポンプにおいて、外部から供給される電源電圧と
逆極性の設定電圧を発生し 基板に供給する。
前記基板電位検出信号が如何なるレベルであろうとL
前記基板電位発生器を動作させる制御信号を発生するこ
とにより、リングオシレータを動作させ、パルス波形で
あるポンプキャパシター駆動パルス発生させる。そして
、このポンプキャパシター駆動パルスの入力により、チ
ャージポンプにおいて、外部から供給される電源電圧と
逆極性の設定電圧を発生し 基板に供給する。
その微 基板電位が誤動作をまねかない程度低くなるこ
とにより、N形MOSトランジスタのスレッシュホール
ド電圧が高くなりその所定電圧に近づくので、前記基準
電圧が高くなりその所定電位に近づき、且つ内部降圧電
位と基板電位VBBとに基づいて、基板電位VBBが所
定の電位に達しているか否かを判定する基板電位検出信
号が高くなるた数 前記基板電位発生器が正常な動作を
始めも その後、入力された基板電位検出信号に基づい
て、基板電位発生器制御信号を発生し 基板電位発生器
の動作を制御することにより、外部電源電圧vCCに対
して依存性の少ない所定の電位を必ず発生させ、所定の
電圧に達したのち基板電位発生器の動作を停止させるべ
く発生された基板電位検出信号に基づいて、基板電位発
生器制御信号を発生し 基板電位発生器の動作を停止す
ることにより、基板に外部電源電圧■CCに対して依存
性の少ない所定の電位を必ず供給するための電源として
用いることができも
とにより、N形MOSトランジスタのスレッシュホール
ド電圧が高くなりその所定電圧に近づくので、前記基準
電圧が高くなりその所定電位に近づき、且つ内部降圧電
位と基板電位VBBとに基づいて、基板電位VBBが所
定の電位に達しているか否かを判定する基板電位検出信
号が高くなるた数 前記基板電位発生器が正常な動作を
始めも その後、入力された基板電位検出信号に基づい
て、基板電位発生器制御信号を発生し 基板電位発生器
の動作を制御することにより、外部電源電圧vCCに対
して依存性の少ない所定の電位を必ず発生させ、所定の
電圧に達したのち基板電位発生器の動作を停止させるべ
く発生された基板電位検出信号に基づいて、基板電位発
生器制御信号を発生し 基板電位発生器の動作を停止す
ることにより、基板に外部電源電圧■CCに対して依存
性の少ない所定の電位を必ず供給するための電源として
用いることができも
第1図は本発明における実施例の半導体装置のブロック
図 第2図は基板電位検出器の回路1第3図は制御信号
発生器の回路医 第4図は基板電位発生器のリングオシ
レータの回路医 第5図は基板電位発生器のチャージポ
ンプの回路@ 第6図は従来の半導体装置のブロック図
であムQ p 11. Q p 12−= P形MO3
)ランジス久 Qnll、 Q n 12・・・N形M
O8)ランジス久 2・・・内部電圧発生器 3・・・
基準電圧発生器 4・・・供給器 6・・・基板電位検
出信号出力! 23.33・・・基板電位検出信q
24..51・・・基板電位、38.48・・・基板
電位検出器制御信q 45.55・・・ポンプキャパ
シター駆動パル入61・・・基板電位検出器 62・・
・基板電位発生a63・・・リングオシレー久 64・
・・チャージポンプ、65・・・制御信号発生a
図 第2図は基板電位検出器の回路1第3図は制御信号
発生器の回路医 第4図は基板電位発生器のリングオシ
レータの回路医 第5図は基板電位発生器のチャージポ
ンプの回路@ 第6図は従来の半導体装置のブロック図
であムQ p 11. Q p 12−= P形MO3
)ランジス久 Qnll、 Q n 12・・・N形M
O8)ランジス久 2・・・内部電圧発生器 3・・・
基準電圧発生器 4・・・供給器 6・・・基板電位検
出信号出力! 23.33・・・基板電位検出信q
24..51・・・基板電位、38.48・・・基板
電位検出器制御信q 45.55・・・ポンプキャパ
シター駆動パル入61・・・基板電位検出器 62・・
・基板電位発生a63・・・リングオシレー久 64・
・・チャージポンプ、65・・・制御信号発生a
Claims (2)
- (1)基板電位検出器と、この基板電位検出器により発
生された信号を入力とした制御信号発生器と、この制御
信号発生器により発生された基板電位発生器制御信号に
より動作を制御される基板電位発生器を備えた半導体装
置であって、前記制御信号発生器は、その出力を決定す
るトランジスタのゲート電圧を、外部電源投入時外部電
源の上昇によるカップリングにより上昇させ、前記基板
電位検出器が誤動作した電位を発生している間は、トラ
ンジスタのゲート電圧を高電位に固定させることにより
、強制的に前記基板電位発生器を動作させる制御信号を
発生し、前記基板電位発生器が正常な動作を始めた後、
前記トランジスタのゲート電圧の高電位の固定を解除す
ることにより、入力された基板電位検出信号に基づいて
、基板電位発生器制御信号を発生することを特徴とした
半導体装置。 - (2)請求項(1)記載の制御信号発生器は、基板電位
検出器により発生された信号を第1のインバータの入力
とし、この第1のインバータの出力電位をゲート電位と
した第1のP形MOSトランジスタ及び外部電源電圧を
ゲート電位とした第2のP形MOSトランジスタの並列
体と第1のキャパシターとを、外部電源電圧と接地電位
の間に接続し、第2のキャパシターを外部電源電圧と第
1のMOSトランジスタのゲート電位の間に接続され、
前記第1、2の両MOSトランジスタのドレイン電位及
び第2のインバータの出力を入力とする第3のインバー
タと、この第3のインバータの出力を入力とする2つの
第2、4のインバータと、この第4のインバータの出力
と前記基板電位検出器により発生された信号の反転信号
との2つを入力とするナンド回路により構成されている
ことを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2313557A JPH04188665A (ja) | 1990-11-19 | 1990-11-19 | 半導体装置 |
US07/709,961 US5341035A (en) | 1990-06-04 | 1991-06-04 | Substrate potential generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2313557A JPH04188665A (ja) | 1990-11-19 | 1990-11-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04188665A true JPH04188665A (ja) | 1992-07-07 |
Family
ID=18042751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2313557A Pending JPH04188665A (ja) | 1990-06-04 | 1990-11-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04188665A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994011943A1 (en) * | 1992-11-18 | 1994-05-26 | Oki Electric Industry Co., Ltd. | Power supply voltage booster |
JP2002208275A (ja) * | 2001-01-11 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法 |
JP2008160152A (ja) * | 2008-02-18 | 2008-07-10 | Renesas Technology Corp | 半導体集積回路装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150586A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 半導体集積回路装置 |
JPS6413757A (en) * | 1987-07-07 | 1989-01-18 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
-
1990
- 1990-11-19 JP JP2313557A patent/JPH04188665A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150586A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 半導体集積回路装置 |
JPS6413757A (en) * | 1987-07-07 | 1989-01-18 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994011943A1 (en) * | 1992-11-18 | 1994-05-26 | Oki Electric Industry Co., Ltd. | Power supply voltage booster |
US5502415A (en) * | 1992-11-18 | 1996-03-26 | Oki Electric Industry Co., Ltd. | Booster power generating circuit |
US5625315A (en) * | 1992-11-18 | 1997-04-29 | Oki Electric Industry Co., Ltd. | Booster power generating circuit |
JP2002208275A (ja) * | 2001-01-11 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法 |
JP2008160152A (ja) * | 2008-02-18 | 2008-07-10 | Renesas Technology Corp | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7057427B2 (en) | Power on reset circuit | |
US10267827B2 (en) | Power on detection circuit | |
KR0133933B1 (ko) | 기판바이어스 발생회로 | |
US10833672B2 (en) | Driving circuit for high-side transistor, switching circuit, and controller for DC/DC converter | |
US6366113B1 (en) | Data receiver | |
US7382158B2 (en) | Level shifter circuit | |
US20030214329A1 (en) | Power-up signal generator in semiconductor device | |
JPH0265269A (ja) | 電圧増幅器の出力電圧調整回路 | |
US20070210838A1 (en) | High voltage tolerant input buffer | |
JPS62502931A (ja) | Ttl/cmos入力バッファ | |
JP2010178051A (ja) | パワーオンリセット回路 | |
KR100626387B1 (ko) | 반도체 메모리 장치의 발진회로 | |
TWI322562B (en) | Oscillator circuit having reduced layout area and lower power supply transients | |
JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
JPH04188665A (ja) | 半導体装置 | |
US6198318B1 (en) | Power-on-reset circuit | |
JPS61222318A (ja) | パワ−オンリセツト回路 | |
KR102521572B1 (ko) | 정전기 방전 회로 및 정전기 방전 제어 시스템 | |
US7948328B2 (en) | Oscillator generating normal clock signal | |
US20120161745A1 (en) | Power supply detection circuit | |
JP4270336B2 (ja) | 半導体集積回路装置 | |
US8019393B2 (en) | Signal receiver circuit | |
KR0172242B1 (ko) | 고전압 발생회로 | |
US7221573B2 (en) | Voltage up converter | |
JP2841917B2 (ja) | 基板電位発生回路 |