JPH04129482A - 赤外線撮像装置の信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 Ｉ　ＲＣＣＤ　（１ｎｆｒａｒｅｄ　ｃｈａｒｇｅ　ｃ
ｏｕｐｌｅｄ　ｄｅｖｉｃｅ）検知素子を用いた赤外線
撮像装置における信号処理装置に関し、 回路規模を小さくでき、しかも、感度のばらつき補正、
ゲイン設定及びレベル設定の係数変更に際して容易に対
処できることを目的とし、少なくとも素子間感度ばらつ
き補正、ゲイン設定、レベル設定の各処理夫々に対する
演算を行なう演算手段と、各処理に対する演算のための
各インストラクションデータを格納されているメモリ手
段と、ゲイン設定、レベル設定のための夫々の設定量に
対応したパネル情報を入力され、パネル情報に基づいて
メモリ手段に格納されているインストラクションデータ
を演算手段に送って上記各処理を行なうように制御する
制御手段とを設けた構成とする。

〔産業上の利用分野〕

本発明は、ＩＲＣＣＤ検知素子を用いた赤外線撮像装置
における信号処理装置に関する。

赤外線撮像装置は、温度分布を非接触で計測する場合や
可視映像装置では発見しにくい目標の検知認識を行なう
場合等に利用される。この場合、ＩＲＣＣＤ検知素子か
ら出力される信号は各素子間において感度ばらつきを生
じているのでビデオ信号レベルにばらつきを生じ、この
ためにこのばらつきを補正する必要があり、又、モニタ
に鮮明なビデオ画像を表示するためにゲイン及びレベル
設定を行なう必要かある。

〔従来の技術〕

第３図は従来の一例のブロック図を示す。同図において
、多素子ＩＲＣＣＤ検知素子から出力されたアナログ信
号はアンプｌを介してＡＤ変換器２てＡＤ変換されてビ
デオ画像データとされ、入力フレームメモリ３に格納さ
れる。入力フレームメモリ３の出力はデータバス４を介
して演算用メモリ７に格納され、ここから検出されてデ
ジタル・シグナル・プロセッサ（ＤＳＰ）５に供給され
、ここで素子間感度ばらつきを補正される。このとき、
インストラクションメモリ６には素子間感度ばらつき補
正のための演算情報がインストラクションデータとして
格納されており、ＤＳＰ５はインストラクションメモリ
６からデータバス４を介して供給される素子間感度ばら
つき補正用のインストラクションデータに基づいて補正
演算を行なう。ＤＳＰ５にて素子間感度ばらつき補正さ
れた画像データは、データバス４を介してデータ出力用
メモリ８に格納される。

一方、モニタ（図示せず）に鮮明なビデオ画像を表示す
るためにゲイン設定及びレベル設定を行なうか、このと
きの各補正量を示す情報はパネル情報としてカウンタ（
実際にはスイッチ回路にて構成されている）９に供給さ
れる。カウンタ９はパネル情報入来のタイミングで、先
のインストラクションメモリ６に格納されている素子間
感度ばらつき補正用のインストラクションデータの出力
を行なうと共に、パネル情報をゲイン及びレベル設定部
１０の設定動作に必要な制御信号に変換する。データ出
力用メモリ８に格納されている画像データ（素子間感度
ばらつき補正されたもの）はデータバス４を介してゲイ
ン及びレベル設定部１０に供給され、ここで、カウンタ
９からのパネル情報制御信号に基づいて設定された係数
を以てゲイン設定及びレベル設定される。このようにし
て素子間感度ばらつき補正、ゲイン設定、レベル設定さ
れた画像データはビデオＤＡ変換器１１にてＤＡ変換さ
れ、モニタ表示用ビデオ信号として出力される。

〔発明が解決しようとする課題〕

従来装置は、インストラクションメモリ６に素子間感度
ばらつき補正用のインストラクションデータのみを格納
し、素子間感度ばらつき補正をＤＳＰ５にて行ない、ゲ
イン設定及びレベル設定の各処理をカウンタ９．ゲイン
及びレベル設定部１０にて行なう。このように、パネル
情報に対してカウンタ９．ゲイン及びレベル設定部１０
等のハードウェアを用いて処理してインストラクション
データの出力、ゲイン及びレベル設定を行なっているた
め、カウンタ９．ゲイン及びレベル設定部１０に専用回
路を必要とし、回路規模が大きくなり、小形に、安価に
構成し得ない問題点があった。又、感度補正演算係数ゲ
イン又はレベル設定のための係数を変更する場合、ゲイ
ン及びレベル設定部１０のハードウェアを改修する必要
があり、手間がかかり、この点においても安価に構成し
得ない問題点があった。

本発明は、回路規模を小さくでき、しかも、感度補正演
算係数ゲイン設定及びレベル設定の係数変更に際して容
易に対処できる赤外線撮像装置の信号処理装置を提供す
ることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図を示す。同図中、２５は演算手
段で、少なくとも素子間感度ばらつき補正、ゲイン設定
、レベル設定の各補正量々に対する演算を行なう。２６
はメモリ手段で、各処理に対する演算のための各インス
トラクションデータを格納されている。２７は制御手段
で、ゲイン設定、レベル設定の夫々の設定量に対応した
パネル情報を入力され、パネル情報に基づいてメモリ手
段２６に格納されているインストラクションデータを演
算手段２５に送って上記各処理を行なう。

〔作用〕

本発明では、メモリ手段２６に素子間感度ばらつき補正
、ゲイン設定、レベル設定の各インストラクションデー
タを格納し、これを用いて演算手段２５て各処理のため
の演算処理を行なう。このため、従来例のようなカウン
タ、ゲイン及びレベル設定部の専用回路を設ける必要は
なく、従来例に比して回路規模を小さくでき、しかも、
感度の補正係数ゲイン設定及びレベル設定の係数を変更
する場合、制御手段２７のプログラムを変更することに
よって感度ゲイン、レベルに対するインストラクション
データを変更するたけて対処できる。

〔実施例〕

第２図は本発明の一実施例のブロック図を示し、同図中
、第３図と同一構成部分には同一番号を付してその説明
を省略する。第２図中、１５はＤＳＰで、従来例のもの
に比して高速のものを用い、素子間感度ばらつき補正演
算、ゲイン設定演算、レベル設定演算、その他の画像処
理（例えばフレーム積分等）演算を行なう。１６は演算
用メモリで、ＤＳＰ］５において演算処理される画像デ
ータを一時格納する。１７はデータ出力用メモリで、Ｄ
ＳＰ１５にて演算処理された画像データを格納する。１
８はＣＰＵて、パネル情報インタフェース及び外部イン
タフェースを監視、制御する。１９はプログラムメモリ
で、ＣＰＵ１８に対する制御プログラムを格納されてい
る。２ｏはインストラクションメモリで、素子間感度ば
らつき補正、ゲイン設定、レベル設定のための各インス
トラクションデータを格納されている。

次に、本発明の動作について説明する。

第２図において、入力フレームメモリ３の出力はデータ
バス４を介してＤＳＰ　１５に供給され、ここで、素子
間感度ばらつきを補正されると共に、ゲイン設定及びレ
ベル設定され、各補正された画像データはデータ出力用
メモリ１７に格納される。

この場合、パネル情報としては素子間感度ばらつき補正
、ゲイン設定、レベル設定の各補正量を示す情報として
与えられ、ＣＰＵ１８はこのパネル情報に基づいてイン
ストラクションメモリ２ｏのインストラクションデータ
をＤＳＰ１５に送り、ＤＳＰ１５において素子間感度ば
らつき補正、ゲイン設定、レベル設定を行なうように制
御する。

本発明では、インストラクションメモリ２ｏに素子間感
度ばらつき、ゲイン、レベルの各補正用のインストラク
ションデータを格納してこれを用いてＤＳＰ　１５で共
に演算するようにしているので、従来例のようなカウン
タ、ゲイン、及びレベル設定部の専用回路を設ける必要
はな（、従来例に比して回路規模を小さく、安価に構成
できる。

ここで、感度の補正係数ゲイン、レベルの各設定の夫々
の係数を変更する場合（例えば、更に細かく補正設定し
ようとする場合）、本発明ではインストラクションメモ
リ２ｏにこれら各処理のためのインストラクションデー
タが格納されているので、単にプログラムメモリ１９の
プログラムを変更することによってインストラクション
メモリ２０のゲイン、レベルに対するインストラクショ
ンデータを変更するだけでよい。このため、カウンタや
ゲイン及びレベル設定部のハードウェアを変更しなけれ
ばならない従来例に比して変更が容易であり、安価に済
む。

なお、データ量が増大した場合に対処するには、第２図
中、破線で包囲した回路へを並列に設け（特にＩＲＣＣ
Ｄ検知素子出力が複数系統存在する場合）るか、又は回
路Ｂを並列に設けてデータ処理を行なうように構成すれ
ばよい。

〔発明の効果〕

以上説明した如く、本発明によれば、メモリ手段に素子
間感度ばらつき補正、ゲイン設定、レベル設定の各イン
ストラクションデータを格納し、これを用いて各設定及
び補正のための演算処理を行なうようにしているため、
従来例のようなカウンタ、ゲイン及びレベル設定部の専
用回路を設ける必要はなく、従来例に比して回路規模を
小さくでき、安価に構成でき、又、感度補正係数ゲイン
設定及びレベル設定の係数を変更する場合、単に制御手
段のプログラムを変更することによってゲイン、レベル
に対するインストラクションデータを変更するだけで対
処でき、カウンタやゲイン及びレベル設定部のハードウ
ェアを変更しなければならない従来例に比して変更が容
易であり、この点からも安価に構成できる。

４、

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の一実施例のブロック図、第３図は従来
の一例のブロック図である。 図において、 ３は入力フレームメモリ、 ４はデータバス、 １５はデジタル・シグナル・プロセッサＰ）、 １６は演算用メモリ、 １７はデータ出力用メモリ、 １８はＣＰＵ。 １９はプログラムメモリ、 ２０はインストラクションメモリ、 ２５は演算手段、 （ＤＳ ６はメモリ手段、 ７は制御手段 を示す。

Claims (1)

1. 【特許請求の範囲】 （１）多素子ＩＲＣＣＤ検知素子から出力された信号に
   該多素子ＩＲＣＣＤ検知素子の素子間感度ばらつき補正
   、ゲイン設定、レベル設定を行なう赤外線撮像装置の信
   号処理装置において、 少なくとも上記素子間感度ばらつき補正、ゲイン設定、
   レベル設定の各処理夫々に対する演算を行なう演算手段
   （２５）と、 該各処理に対する演算のための各インストラクションデ
   ータを格納されているメモリ手段 （２６）と、 上記ゲイン設定、レベル設定のための夫々の設定量に対
   応したパネル情報を入力され、該パネル情報に基づいて
   上記メモリ手段（２６）に格納されているインストラク
   ションデータを上記演算手段（２５）に送って上記各処
   理を行なうように制御する制御手段（２７）と を設けてなることを特徴とする赤外線撮像装置の信号処
   理装置。 （２）上記制御手段（２７）は、上記演算手段（２５）
   における演算結果を格納して出力するメモリ手段、該制
   御のための制御プログラムを格納するメモリ手段を有し
   てなることを特徴とする請求項１記載の赤外線撮像装置
   の信号処理装置。