JP7536397B2 - Transmitter output power control mechanism - Google Patents
Transmitter output power control mechanism Download PDFInfo
- Publication number
- JP7536397B2 JP7536397B2 JP2020120456A JP2020120456A JP7536397B2 JP 7536397 B2 JP7536397 B2 JP 7536397B2 JP 2020120456 A JP2020120456 A JP 2020120456A JP 2020120456 A JP2020120456 A JP 2020120456A JP 7536397 B2 JP7536397 B2 JP 7536397B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- feedback
- frequency
- vga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004364 calculation method Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000611 regression analysis Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
この発明は、送信機用出力電力制御機構に関し、特に、デジタルプリディストーション方式を用いて送信信号の歪補償を行う送信機用の出力電力制御機構に関する。 This invention relates to an output power control mechanism for a transmitter, and in particular to an output power control mechanism for a transmitter that uses a digital predistortion method to compensate for distortion in a transmission signal.
例えば短波(HF:High Frequency の略)によって特に大電力で信号を送信する送信機においては、送信する信号を増幅するための電力増幅部が備えられ、電力増幅部に直線増幅器が使用される場合がある。この場合、直線増幅器自体の直線性はそれほど高くないため、直線増幅器において生じる非線形歪を抑制するために例えばデジタルプリディストーション(DPD:Digital Pre-Distortion の略)方式が用いられて送信信号の歪補償が行われる(例えば、特許文献1参照)。 For example, in transmitters that transmit signals at particularly high power using shortwave (HF: short for High Frequency), a power amplifier is provided to amplify the signal to be transmitted, and a linear amplifier may be used in the power amplifier. In this case, since the linear amplifier itself does not have a very high linearity, a digital pre-distortion (DPD: short for Digital Pre-Distortion) method is used to suppress the nonlinear distortion that occurs in the linear amplifier, and distortion compensation of the transmission signal is performed (see, for example, Patent Document 1).
ところで、DPD方式の歪補償を適正に行うためには、DPDへと入力される送信対象の信号の入力レベルとDPD処理に用いられる帰還信号の入力レベルとを同じにする必要があるところ、入力レベルの調整に時間がかかる、という問題がある。 However, in order to properly perform distortion compensation in the DPD system, the input level of the signal to be transmitted that is input to the DPD must be the same as the input level of the feedback signal used in the DPD process, but there is a problem in that adjusting the input level takes time.
そこでこの発明は、DPD方式の歪補償処理における送信対象の信号の入力レベルとDPDの帰還信号の入力レベルとの調整を短時間で行うことが可能な、延いてはDPD方式の歪補償を適正に行うことが可能な、送信機用出力電力制御機構を提供することを目的とする。 The object of this invention is to provide an output power control mechanism for a transmitter that can adjust the input level of the signal to be transmitted and the input level of the DPD feedback signal in the distortion compensation process of the DPD system in a short period of time, and thus can perform distortion compensation of the DPD system appropriately.
上記課題を解決するために、請求項1に記載の発明は、入力信号に対してデジタルプリディストーション方式によって歪補償処理を施すDPD処理部と、前記DPD処理部から出力される前記歪補償処理後の信号を高周波へと周波数変換するアップコンバータと、前記アップコンバータから出力される前記周波数変換後の信号の利得を調整する出力VGAと、前記出力VGAから出力される前記利得の調整後の信号を、アンテナへと供給されて前記アンテナを介して送信される出力信号へと増幅する電力増幅器と、前記電力増幅器から出力される前記出力信号の一部が折り返された信号であって前記歪補償処理に用いられる帰還信号の利得を調整して前記DPD処理部へと供給する帰還VGAと、を有し、前記DPD処理部へと入力される前記入力信号および前記帰還信号の各々の入力レベルを同一にするための前記帰還VGAの利得の値を求めるための収束計算に用いられる初期値が、前記高周波の周波数の値を変数とする関数が用いられて算定される、ことを特徴とする送信機用出力電力制御機構である。 In order to solve the above problem, the invention described in claim 1 is an output power control mechanism for a transmitter, comprising: a DPD processing section that performs distortion compensation processing on an input signal by a digital predistortion method; an upconverter that converts the signal after the distortion compensation processing output from the DPD processing section to a high frequency; an output VGA that adjusts the gain of the signal after the frequency conversion output from the upconverter; a power amplifier that amplifies the signal after the gain adjustment output from the output VGA to an output signal that is supplied to an antenna and transmitted via the antenna; and a feedback VGA that adjusts the gain of a feedback signal that is a signal obtained by folding back a portion of the output signal output from the power amplifier and is used in the distortion compensation processing, and supplies the feedback signal to the DPD processing section, and is characterized in that an initial value used in a convergence calculation to determine the gain value of the feedback VGA to make the input levels of the input signal and the feedback signal input to the DPD processing section the same is calculated using a function that uses the frequency value of the high frequency as a variable.
この発明によれば、アップコンバータにおける周波数変換後の出力信号周波数の値に応じて変化する初期値が用いられて、DPD処理部へと入力される入力信号のレベルと帰還信号のレベルとを同一にするための収束計算が行われる。 According to this invention, an initial value that changes depending on the value of the output signal frequency after frequency conversion in the upconverter is used, and a convergence calculation is performed to make the level of the input signal input to the DPD processing unit equal to the level of the feedback signal.
請求項2に記載の発明は、請求項1に記載の送信機用出力電力制御機構において、前記アップコンバータは、前記DPD処理部から出力される前記歪補償処理後の前記信号を音声周波数から無線周波数へと周波数変換する、ことを特徴とする。 The invention described in claim 2 is characterized in that in the transmitter output power control mechanism described in claim 1, the upconverter frequency-converts the signal after the distortion compensation process output from the DPD processing unit from an audio frequency to a radio frequency.
請求項3に記載の発明は、請求項1に記載の送信機用出力電力制御機構において、前記高周波が短波である、ことを特徴とする。 The invention described in claim 3 is characterized in that in the transmitter output power control mechanism described in claim 1, the high frequency is a short wave.
請求項4に記載の発明は、請求項1から3に記載の送信機用出力電力制御機構において、前記関数が二次以上の多項式である、ことを特徴とする。 The invention described in claim 4 is characterized in that in the transmitter output power control mechanism described in claims 1 to 3, the function is a polynomial of second degree or higher.
請求項1に記載の発明によれば、アップコンバータにおける周波数変換後の出力信号周波数の値に応じて変化する初期値を用いるようにしているので、DPD処理部へと入力される入力信号のレベルと帰還信号のレベルとを同一にするための収束計算を短時間で行うことが可能となり、延いてはDPD処理部における前置歪補償処理を適正に行うことが可能となる。 According to the invention described in claim 1, an initial value that changes depending on the value of the output signal frequency after frequency conversion in the upconverter is used, so that it is possible to perform a convergence calculation in a short time to make the level of the input signal input to the DPD processing unit equal to the level of the feedback signal, and thus it is possible to perform pre-distortion compensation processing in the DPD processing unit appropriately.
請求項2に記載の発明によれば、アップコンバータが音声周波数から無線周波数へと周波数変換する送信機において、上記の作用効果を奏することが可能となる。 According to the invention described in claim 2, the above-mentioned effects can be achieved in a transmitter in which an upconverter converts frequencies from audio frequencies to radio frequencies.
請求項3に記載の発明によれば、短波の周波数帯の信号を送信する送信機において、上記の作用効果を奏することが可能となる。 According to the invention described in claim 3, it is possible to achieve the above-mentioned effects in a transmitter that transmits signals in the shortwave frequency band.
請求項4に記載の発明によれば、収束計算に用いられる初期値を算定するための関数を適切に設定することができ、一層適切な初期値を用いて収束計算を一層短時間で行うことが可能となる。 According to the invention described in claim 4, it is possible to appropriately set a function for calculating the initial value used in the convergence calculation, and it is possible to perform the convergence calculation in a shorter time by using a more appropriate initial value.
以下、この発明を図示の実施の形態に基づいて説明する。 The present invention will be described below based on the illustrated embodiment.
図1は、この発明の実施の形態に係る送信機用出力電力制御機構を含む送信機1の概略構成を示す機能ブロック図である。 Figure 1 is a functional block diagram showing the schematic configuration of a transmitter 1 including a transmitter output power control mechanism according to an embodiment of the present invention.
送信機1は、入力される送信対象の信号(図1における入力信号)に対応する短波(HF:High Frequency の略;例えば、1.6~30MHz程度)の周波数帯の無線信号を生成するとともに増幅したうえでアンテナ9から出力/送信する装置であり、主として、制御部2と、A/D変換器3と、DSP部4と、第1のD/A変換器5と、第2のD/A変換器6と、出力VGA7と、電力増幅器8と、アンテナ9と、を有する。 Transmitter 1 is a device that generates and amplifies a radio signal in the shortwave (HF: short for High Frequency; for example, about 1.6 to 30 MHz) frequency band that corresponds to the input signal to be transmitted (the input signal in FIG. 1), and outputs/transmits the signal from antenna 9. It mainly comprises a control unit 2, an A/D converter 3, a DSP unit 4, a first D/A converter 5, a second D/A converter 6, an output VGA 7, a power amplifier 8, and an antenna 9.
そして、実施の形態に係る送信機用出力電力制御機構は、入力信号に対してデジタルプリディストーション方式によって歪補償処理を施すDPD処理部45と、DPD処理部45から出力される歪補償処理後の信号を高周波へと周波数変換するアップコンバータ46と、アップコンバータ46から出力される周波数変換後の信号の利得を調整する出力VGA7と、出力VGA7から出力される利得の調整後の信号を、アンテナ9へと供給されてアンテナ9を介して送信される出力信号へと増幅する電力増幅器8と、電力増幅器8から出力される出力信号の一部が折り返された信号であって歪補償処理に用いられる帰還信号の利得を調整してDPD処理部45へと供給する帰還VGA43と、を有し、DPD処理部45へと入力される入力信号および帰還信号の各々の入力レベルを同一にするための帰還VGA43の利得の値を求めるための収束計算に用いられる初期値が、高周波の周波数の値を変数とする関数が用いられて算定される、ようにしている。 The transmitter output power control mechanism according to the embodiment includes a DPD processing unit 45 that performs distortion compensation processing on an input signal using a digital predistortion method, an upconverter 46 that converts the signal after distortion compensation processing output from the DPD processing unit 45 to a high frequency, an output VGA 7 that adjusts the gain of the signal after frequency conversion output from the upconverter 46, a power amplifier 8 that amplifies the signal after gain adjustment output from the output VGA 7 to an output signal that is supplied to an antenna 9 and transmitted via the antenna 9, and a feedback VGA 43 that adjusts the gain of a feedback signal that is a signal obtained by folding back a portion of the output signal output from the power amplifier 8 and is used in distortion compensation processing, and supplies the feedback signal to the DPD processing unit 45. The initial value used in the convergence calculation to find the gain value of the feedback VGA 43 to make the input levels of the input signal and the feedback signal input to the DPD processing unit 45 the same is calculated using a function that uses the high frequency frequency value as a variable.
制御部2は、送信機1の各部を制御するための機序であり、中央処理装置21(CPU:Central Processing Unit の略)、ROM22(ROM:Read Only Memory の略)、RAM23(RAM:Random Access Memory の略)、およびI/O24(I/O:Input/Output の略)を備える。 The control unit 2 is a mechanism for controlling each part of the transmitter 1, and includes a central processing unit 21 (CPU: short for Central Processing Unit), a ROM 22 (ROM: short for Read Only Memory), a RAM 23 (RAM: short for Random Access Memory), and an I/O 24 (I/O: short for Input/Output).
制御部2は、ROM22に格納されている、送信機1の動作を制御するためのプログラムを中央処理装置21が実行することにより、RAM23を必要に応じて作業領域として使用しながら、前記プログラムに従って送信機1の各部の処理の開始、内容、および終了を統制して制御する。なお、図1では見易さを考慮して制御部2と送信機1の各部との間の信号線の図示を省略しているが、制御部2と送信機1の各部とはI/O24を介して相互に電気的に接続されている。 The control unit 2 uses the RAM 23 as a working area as necessary by executing a program for controlling the operation of the transmitter 1 stored in the ROM 22 via the central processing unit 21, and controls the start, content, and end of processing of each part of the transmitter 1 in accordance with the program. Note that, for ease of viewing, the signal lines between the control unit 2 and each part of the transmitter 1 are not shown in FIG. 1, but the control unit 2 and each part of the transmitter 1 are electrically connected to each other via the I/O 24.
A/D変換器3(Analog/Digital Converter)は、電力増幅器8から出力される信号(図1における出力信号)の一部が折り返された信号(言い換えると、フィードバック)である帰還信号の入力を受け、入力された前記帰還信号をアナログ信号からデジタル信号へと変換して、デジタル変換処理後の帰還信号を出力する。なお、帰還信号は、電力増幅器8から出力される信号の一部が例えばカプラが用いられて折り返されることによって得られる。 The A/D converter 3 (Analog/Digital converter) receives an input of a feedback signal, which is a signal obtained by folding back a part of the signal output from the power amplifier 8 (the output signal in FIG. 1) (in other words, feedback), converts the input feedback signal from an analog signal to a digital signal, and outputs the feedback signal after digital conversion processing. The feedback signal is obtained by folding back a part of the signal output from the power amplifier 8, for example, using a coupler.
DSP部4(DSP:Digital Signal Processor の略)は、電力増幅器8の非線形歪特性を補正して電力増幅器8を線形化するために、デジタル信号処理を用いて、電力増幅器8の非線形歪特性を打ち消す前置歪補償を施す仕組みであり、増幅器41、ダウンコンバータ42、帰還VGA43、比較部44、DPD処理部45、アップコンバータ46、およびレベル制御部47を備える。 The DSP unit 4 (DSP: Digital Signal Processor) is a mechanism that performs pre-distortion compensation using digital signal processing to cancel the non-linear distortion characteristics of the power amplifier 8 in order to correct the non-linear distortion characteristics of the power amplifier 8 and linearize the power amplifier 8, and includes an amplifier 41, a downconverter 42, a feedback VGA 43, a comparison unit 44, a DPD processing unit 45, an upconverter 46, and a level control unit 47.
増幅器41は、デジタルの電気信号として与えられる入力信号の入力を受け、入力された前記入力信号に対して増幅処理を施して、増幅処理後の入力信号を出力する。 The amplifier 41 receives an input signal provided as a digital electrical signal, amplifies the input signal, and outputs the amplified input signal.
ダウンコンバータ42(Down Converter:D/C)は、A/D変換器3から出力されるデジタル変換処理後の帰還信号の入力を受け、入力された前記帰還信号を高周波/無線周波数(RF:Radio Frequency の略;例えば、短波の周波数帯で具体的には1.6~30MHz程度)から低周波/音声周波数(AF:Audio Frequency の略;例えば、0.3~3kHz程度)へと周波数変換して、低周波変換処理後の帰還信号を出力する。 The down converter 42 (D/C) receives the feedback signal after digital conversion processing output from the A/D converter 3, converts the frequency of the input feedback signal from high frequency/radio frequency (RF: short for Radio Frequency; for example, shortwave frequency band, specifically, about 1.6 to 30 MHz) to low frequency/audio frequency (AF: short for Audio Frequency; for example, about 0.3 to 3 kHz), and outputs the feedback signal after low frequency conversion processing.
なお、送信機1が複数のチャネルを有し、複数のチャネルのそれぞれに対応する複数の高周波/無線周波数(RF)が使用されるようにしてもよい。 In addition, transmitter 1 may have multiple channels, and multiple high frequency/radio frequencies (RF) corresponding to each of the multiple channels may be used.
帰還VGA43(VGA:Variable-Gain Amplifier の略;可変利得増幅器)は、ダウンコンバータ42から出力される低周波変換処理後の帰還信号の入力を受けるとともに、レベル制御部47から出力される入力レベル制御信号の入力を受け、入力された前記入力レベル制御信号に基づいて前記帰還信号の利得を調整して、利得調整後の帰還信号を出力する。 The feedback VGA 43 (VGA: Variable Gain Amplifier) receives the feedback signal after low-frequency conversion processing output from the downconverter 42, and also receives the input level control signal output from the level control unit 47, adjusts the gain of the feedback signal based on the input level control signal, and outputs the feedback signal after gain adjustment.
比較部44は、増幅器41から出力される増幅処理後の入力信号と、帰還VGA43から出力される利得調整後の帰還信号との入力を受け、これら信号のレベルの差を検出して、レベル差信号を出力する。比較部44へと入力される、増幅器41から出力される増幅処理後の入力信号と、帰還VGA43から出力される利得調整後の帰還信号とは、後段のDPD処理部45へと供給される。 The comparator 44 receives the amplified input signal output from the amplifier 41 and the gain-adjusted feedback signal output from the feedback VGA 43, detects the difference in levels between these signals, and outputs a level difference signal. The amplified input signal output from the amplifier 41 and the gain-adjusted feedback signal output from the feedback VGA 43, which are input to the comparator 44, are supplied to the downstream DPD processor 45.
DPD処理部45は、入力信号と帰還信号とに基づいて電力増幅器8の入出力特性を推定し、デジタルプリディストーション(DPD:Digital Pre-Distortion の略)方式を用いて、入力信号に対して、電力増幅器8において信号に発生する非線形歪特性の逆特性を与える前置歪補償を行うための機序である。 The DPD processing unit 45 is a mechanism that estimates the input/output characteristics of the power amplifier 8 based on the input signal and the feedback signal, and performs pre-distortion compensation using the digital pre-distortion (DPD) method to give the input signal the inverse characteristic of the nonlinear distortion characteristic that occurs in the signal at the power amplifier 8.
デジタルプリディストーション方式は、送信系のパワーアンプ(図1に示す例では具体的には、電力増幅器8)から出力される信号の一部を折り返した信号(即ち、帰還信号)と送信対象の信号(即ち、入力信号)との差分が小さくなるように歪補償係数が適応的に更新される前置歪補償を行う方式であり、特に、前置歪補償の処理をデジタル領域で行う方式である。歪補償係数は、具体的には、電力増幅器8の入出力特性の逆特性を示すモデルとして推定される逆モデルにおける係数である。 The digital predistortion method is a method of performing predistortion compensation in which the distortion compensation coefficient is adaptively updated so as to reduce the difference between a signal (i.e., a feedback signal) that is a folded portion of the signal output from a power amplifier in the transmission system (specifically, power amplifier 8 in the example shown in Figure 1) and the signal to be transmitted (i.e., the input signal), and in particular, is a method in which the predistortion compensation process is performed in the digital domain. Specifically, the distortion compensation coefficient is a coefficient in an inverse model that is estimated as a model that shows the inverse characteristics of the input/output characteristics of power amplifier 8.
DPD処理部45によって入力信号に対して与えられる非線形歪特性の逆特性はDPD処理部45に設定される歪補償係数に基づいて制御され、DPD処理部45による前置歪補償処理により、電力増幅器8において信号に発生する非線形歪が補償される。DPD処理部45は、電力増幅器8の歪特性とは逆の特性で補償された信号を出力する。そして、電力増幅器8の歪特性とは逆の特性で補償された信号が電力増幅器8へと与えられることにより、歪が抑制された信号が電力増幅器8から出力される。 The inverse characteristic of the nonlinear distortion characteristic given to the input signal by the DPD processing unit 45 is controlled based on the distortion compensation coefficient set in the DPD processing unit 45, and the nonlinear distortion occurring in the signal in the power amplifier 8 is compensated for by the pre-distortion compensation process by the DPD processing unit 45. The DPD processing unit 45 outputs a signal compensated with the inverse characteristic to the distortion characteristic of the power amplifier 8. Then, by giving the signal compensated with the inverse characteristic to the distortion characteristic of the power amplifier 8 to the power amplifier 8, a signal with suppressed distortion is output from the power amplifier 8.
なお、デジタルプリディストーション方式自体は周知の手法であり、また、前置歪補償処理の具体的な仕法や手順には種々のものがある一方でこの発明では特定の仕法や手順には限定されないので、前置歪補償処理の詳細の説明は省略する。この発明では、入力信号と帰還信号とが用いられて前置歪補償が行われるのであれば、DPD処理部45の具体的な構成や前置歪補償処理の具体的な内容はどのようなものであっても構わない。 The digital predistortion method itself is a well-known technique, and while there are various specific methods and procedures for predistortion compensation processing, this invention is not limited to a specific method or procedure, so a detailed explanation of the predistortion compensation processing will be omitted. In this invention, as long as the input signal and feedback signal are used to perform predistortion compensation, the specific configuration of the DPD processing unit 45 and the specific content of the predistortion compensation processing can be any type.
DPD処理部45は、比較部44を経由した、増幅器41から出力される増幅処理後の入力信号と、帰還VGA43から出力される利得調整後の帰還信号との入力を受け、入力された前記入力信号と前記帰還信号とに基づいて電力増幅器8の入出力特性を推定しつつ(言い換えると、歪補償係数を適応的に更新しつつ)前置歪補償処理を施して、歪補償処理後の信号を出力する。 The DPD processing unit 45 receives the amplified input signal output from the amplifier 41 via the comparison unit 44 and the gain-adjusted feedback signal output from the feedback VGA 43, performs pre-distortion compensation processing while estimating the input/output characteristics of the power amplifier 8 based on the input signal and the feedback signal (in other words, while adaptively updating the distortion compensation coefficient), and outputs the signal after distortion compensation processing.
アップコンバータ46(Up Converter:U/C)は、DPD処理部45から出力される歪補償処理後の信号の入力を受け、入力された前記歪補償処理後の信号を低周波/音声周波数(AF)から高周波/無線周波数(RF)へと周波数変換して、高周波変換処理後の信号(「高周波歪補償後信号」と呼ぶ)を出力する。 The up converter 46 (U/C) receives the post-distortion compensation signal output from the DPD processing unit 45, converts the frequency of the post-distortion compensation signal from low frequency/audio frequency (AF) to high frequency/radio frequency (RF), and outputs the post-high frequency conversion signal (called the "high frequency distortion compensated signal").
第1のD/A変換器5(Digital/Analog Converter)は、アップコンバータ46から出力される高周波歪補償後信号の入力を受け、入力された前記高周波歪補償後信号をデジタル信号からアナログ信号へと変換して、アナログ変換処理後の高周波歪補償後信号を出力する。 The first D/A converter 5 (Digital/Analog converter) receives the high-frequency distortion-compensated signal output from the upconverter 46, converts the input high-frequency distortion-compensated signal from a digital signal to an analog signal, and outputs the high-frequency distortion-compensated signal after analog conversion processing.
第2のD/A変換器6(Digital/Analog Converter)は、レベル制御部47から出力される出力レベル制御信号の入力を受け、入力された前記出力レベル制御信号をデジタル信号からアナログ信号へと変換して、アナログ変換処理後の出力レベル制御信号を出力する。 The second D/A converter 6 (Digital/Analog converter) receives the output level control signal output from the level control unit 47, converts the input output level control signal from a digital signal to an analog signal, and outputs the output level control signal after analog conversion processing.
出力VGA7は、アップコンバータ46から出力されて第1のD/A変換器5を経由した高周波歪補償後信号の入力を受けるとともに、レベル制御部47から出力されて第2のD/A変換器6を経由した出力レベル制御信号の入力を受け、入力された前記出力レベル制御信号に基づいて前記高周波歪補償後信号の利得を調整して、利得調整後の高周波歪補償後信号を出力する。 The output VGA 7 receives the high-frequency distortion-compensated signal output from the upconverter 46 and passed through the first D/A converter 5, and also receives the output level control signal output from the level control unit 47 and passed through the second D/A converter 6, adjusts the gain of the high-frequency distortion-compensated signal based on the input output level control signal, and outputs the high-frequency distortion-compensated signal after gain adjustment.
電力増幅器8は、出力VGA7から出力される利得調整後の高周波歪補償後信号の入力を受け、入力された前記高周波歪補償後信号に対して、アンテナ9へと供給する信号として増幅処理を施して出力する。電力増幅器8から出力される信号(図1における出力信号)は、電力増幅器8の出力端に電気的に接続されているアンテナ9を介して送信/放射される。 The power amplifier 8 receives the gain-adjusted high-frequency distortion-compensated signal output from the output VGA 7, amplifies the input high-frequency distortion-compensated signal, and outputs it as a signal to be supplied to the antenna 9. The signal output from the power amplifier 8 (the output signal in FIG. 1) is transmitted/radiated via the antenna 9 electrically connected to the output terminal of the power amplifier 8.
DSP部4のレベル制御部47は、DPD処理部45へと入力される増幅処理後の入力信号と利得調整後の帰還信号との各々のレベルを同一にするように、つまり前記2つの信号の各々のレベルの差をゼロにする(或いは、所定の範囲に収める)ように、帰還VGA43と出力VGA7とを制御する信号を生成するための機序である。 The level control section 47 of the DSP section 4 is a mechanism for generating signals that control the feedback VGA 43 and the output VGA 7 so that the levels of the amplified input signal input to the DPD processing section 45 and the feedback signal after gain adjustment are the same, that is, so that the difference in level between the two signals is zero (or falls within a specified range).
レベル制御部47は、比較部44から出力されるレベル差信号、すなわち、増幅器41から出力される増幅処理後の入力信号のレベルと帰還VGA43から出力される利得調整後の帰還信号のレベルとの差を表す信号の入力を受け、前記レベル差信号に基づいて、前記2つの信号の各々のレベルの差をゼロにする(或いは、所定の範囲に収める)ように帰還VGA43を制御する入力レベル制御信号と出力VGA7を制御する出力レベル制御信号との組み合わせを生成する。 The level control unit 47 receives the level difference signal output from the comparison unit 44, i.e., a signal representing the difference between the level of the amplified input signal output from the amplifier 41 and the level of the gain-adjusted feedback signal output from the feedback VGA 43, and generates a combination of an input level control signal that controls the feedback VGA 43 and an output level control signal that controls the output VGA 7 based on the level difference signal so as to make the difference between the levels of the two signals zero (or within a predetermined range).
入力レベル制御信号と出力レベル制御信号との組み合わせは、出力VGA7の利得を調整する指令として出力レベル制御信号が設定され、また、前記で設定される出力VGA7の利得条件のもとで増幅器41から出力されてDPD処理部45へと入力される入力信号のレベルと帰還VGA43から出力されてDPD処理部45へと入力される帰還信号のレベルとの差がゼロになる(或いは、所定の範囲に収まる)ように帰還VGA43の利得を調整する指令として入力レベル制御信号が設定されることによって生成される。なお、出力VGA7の利得は、例えば、出力VGA7から出力される信号のレベルが変動するように、具体的には例えば、アンテナ9の前の出力信号を検出して出力電力(即ち、進行波電力と反射電力との差)を算出し、算出される出力電力が設定目標値となるように、出力VGA7から出力される信号のレベルが徐々に増加するように、制御部2からの指令に基づいて設定されるようにしてもよい。 The combination of the input level control signal and the output level control signal is generated by setting the output level control signal as a command to adjust the gain of the output VGA7, and also by setting the input level control signal as a command to adjust the gain of the feedback VGA43 so that the difference between the level of the input signal output from the amplifier 41 and input to the DPD processing unit 45 under the gain condition of the output VGA7 set above and the level of the feedback signal output from the feedback VGA43 and input to the DPD processing unit 45 becomes zero (or falls within a predetermined range). Note that the gain of the output VGA7 may be set based on a command from the control unit 2 so that the level of the signal output from the output VGA7 varies, specifically, for example, by detecting the output signal in front of the antenna 9 and calculating the output power (i.e., the difference between the forward wave power and the reflected power), and the level of the signal output from the output VGA7 gradually increases so that the calculated output power becomes the set target value.
この際、レベル制御部47は、所定の初期値を用いて、入力信号のレベルと帰還信号のレベルとの差がゼロになるように収束計算を行い、収束計算の結果に基づいて、帰還VGA43の利得を調整する指令として入力レベル制御信号を設定し生成する。収束計算の初期値は、帰還VGA43の利得の値に相当する値のことである。 At this time, the level control unit 47 uses a predetermined initial value to perform a convergence calculation so that the difference between the level of the input signal and the level of the feedback signal becomes zero, and based on the result of the convergence calculation, sets and generates an input level control signal as a command to adjust the gain of the feedback VGA 43. The initial value of the convergence calculation is a value equivalent to the value of the gain of the feedback VGA 43.
ここで、発明者の知見によると、アップコンバータ46における周波数変換後の高周波/無線周波数(RF)の値により、収束計算の結果として得られる、帰還VGA43の利得の値(言い換えると、利得を調整する値)が異なる。このため、収束計算に用いられる初期値が、アップコンバータ46における周波数変換後の高周波/無線周波数(RF)の値に応じて異なる値に設定されることにより、収束計算が短時間で行われ得る。なお、アップコンバータ46における周波数変換後の高周波/無線周波数(RF)の値によって帰還VGA43の利得の適正値(言い換えると、利得を調整する適正値)が異なる理由としては、例えば、送信機1のうちの帰還信号に纏わる回路を構成する素子などのうちの少なくとも一部が周波数の値に応じてふるまいが異なるレベルの変動を引き起こす可能性があることが挙げられる。すなわち、帰還信号には出力周波数(例えば、1.6~30MHzなどのように範囲が広い)の大きさに応じた周波数特性があるため、理論計算通りとならず、入力信号のレベルと帰還信号のレベルとの差がゼロになるように収束計算が必要となる。 Here, according to the inventor's knowledge, the gain value of the feedback VGA 43 obtained as a result of the convergence calculation (in other words, the value for adjusting the gain) differs depending on the value of the high frequency/radio frequency (RF) after the frequency conversion in the upconverter 46. For this reason, the initial value used in the convergence calculation is set to a different value depending on the value of the high frequency/radio frequency (RF) after the frequency conversion in the upconverter 46, so that the convergence calculation can be performed in a short time. The reason why the appropriate value of the gain of the feedback VGA 43 (in other words, the appropriate value for adjusting the gain) differs depending on the value of the high frequency/radio frequency (RF) after the frequency conversion in the upconverter 46 is that, for example, at least some of the elements constituting the circuit related to the feedback signal in the transmitter 1 may cause a level fluctuation that behaves differently depending on the value of the frequency. In other words, since the feedback signal has a frequency characteristic according to the magnitude of the output frequency (for example, a wide range such as 1.6 to 30 MHz), it is not as theoretically calculated, and convergence calculation is required so that the difference between the level of the input signal and the level of the feedback signal becomes zero.
上記の知見を踏まえ、レベル制御部47は、収束計算に用いる初期値として、アップコンバータ46における周波数変換後の高周波/無線周波数(RF)の値を変数とする関数が用いられて算定される値を用いる。そして、送信機1が複数のチャネルを有して複数のチャネルのそれぞれに対応する複数の高周波/無線周波数(RF)を使用する場合には、前記複数の高周波/無線周波数(RF)ごとに、収束計算に用いられる初期値が算定される。 Based on the above knowledge, the level control unit 47 uses a value calculated using a function whose variable is the value of the high frequency/radio frequency (RF) after frequency conversion in the upconverter 46 as the initial value used in the convergence calculation. Then, when the transmitter 1 has multiple channels and uses multiple high frequency/radio frequencies (RF) corresponding to each of the multiple channels, an initial value used in the convergence calculation is calculated for each of the multiple high frequency/radio frequencies (RF).
収束計算に用いられる初期値を算定するための、周波数変換後の高周波/無線周波数(RF)の値を変数とする関数として、具体的には例えば、下記の数式1Aのような一次多項式、数式1Bのような二次多項式、数式1Cのような三次多項式、数式1Dのような四次多項式、あるいは五次以上の多項式が用いられる。下記の数式1A乃至1Dにおいて、xは周波数の値[MHz]、yは収束計算に用いられる初期値、a1,a2,a3,およびa4は係数、ならびにcは定数項である。
(数1A) y=a1x+c
(数1B) y=a2x2+a1x+c
(数1C) y=a3x3+a2x2+a1x+c
(数1D) y=a4x4+a3x3+a2x2+a1x+c
To calculate the initial value used in the convergence calculation, a function having the high frequency/radio frequency (RF) value after frequency conversion as a variable may be used, specifically, for example, a first-order polynomial such as the following formula 1A, a second-order polynomial such as the following formula 1B, a third-order polynomial such as the following formula 1C, a fourth-order polynomial such as the following formula 1D, or a fifth-order or higher polynomial. In the following formulas 1A to 1D, x is the frequency value [MHz], y is the initial value used in the convergence calculation, a1 , a2 , a3 , and a4 are coefficients, and c is a constant term.
(Math 1A) y=a 1 x+c
(Math. 1B) y=a 2 x 2 +a 1 x+c
(Math. 1C) y=a 3 x 3 +a 2 x 2 +a 1 x+c
(Math 1D) y=a 4 x 4 +a 3 x 3 +a 2 x 2 +a 1 x+c
収束計算に用いられる初期値を算定するための関数としての多項式(「初期値算定式」と呼ぶ)の係数a1,a2,a3,・・・の値ならびに定数項cの値を決定するために、所定の(言い換えると、特定の)周波数の値xについてレベル制御部47によって収束計算が実際に行われて収束計算の結果として得られる帰還VGA43の利得の値(利得を調整する値)が求められ、周波数の値xと帰還VGA43の利得の値yとの複数の組み合わせが取得される。そして、前記複数の組み合わせが用いられて、xとyとの間の関係を表す近似計算式の係数および定数項として、例えば回帰分析によって係数a1などの値ならびに定数項cの値が決定される。 In order to determine the values of coefficients a1 , a2 , a3 , ... and the value of the constant term c of a polynomial (called an "initial value calculation formula") as a function for calculating an initial value used in the convergence calculation, the level control unit 47 actually performs a convergence calculation for a predetermined (in other words, specific) frequency value x to obtain a gain value (a value for adjusting the gain) of the feedback VGA 43 obtained as a result of the convergence calculation, and obtains a plurality of combinations of the frequency value x and the gain value y of the feedback VGA 43. Then, the plurality of combinations are used to determine the values of coefficient a1, etc. and the value of the constant term c by, for example, regression analysis, as the coefficients and constant terms of the approximation formula expressing the relationship between x and y .
発明者の知見によると、周波数の値xと、収束計算の結果として得られる帰還VGA43の利得の値yとの間の関係を良好に近似するためには、二次以上の多項式が用いられることが好ましく、四次多項式が用いられることが特に好ましい。 According to the inventor's knowledge, in order to obtain a good approximation of the relationship between the frequency value x and the gain value y of the feedback VGA 43 obtained as a result of the convergence calculation, it is preferable to use a polynomial of second order or higher, and it is particularly preferable to use a fourth order polynomial.
収束計算に用いられる初期値は、初期値算定式が用いられて周波数の値ごとに予め算定されたうえで、制御部2のROM22に格納される、送信機1の動作を制御するためのプログラム内やデータファイル/設定ファイル内に周波数の値ごとに規定されて収束計算を行う際に参照されるようにしてもよい。 The initial values used in the convergence calculation may be calculated in advance for each frequency value using an initial value calculation formula, and then may be specified for each frequency value in a program for controlling the operation of the transmitter 1 or in a data file/settings file stored in the ROM 22 of the control unit 2, and referenced when performing the convergence calculation.
収束計算に用いられる初期値は、あるいは、初期値算定式(尚、係数a1,a2,a3,・・・の値ならびに定数項cの値を含む)が送信機1の動作を制御するためのプログラム内に規定されたりレベル制御部47に格納されたうえで、レベル制御部47が、周波数変換後の高周波/無線周波数(RF)の値を用いて算定するようにしてもよい。 Alternatively, the initial value used in the convergence calculation may be calculated by the level control unit 47 using the high frequency/radio frequency (RF) value after frequency conversion, after an initial value calculation formula (including the values of coefficients a1 , a2 , a3 , ... and the value of constant term c) is specified in a program for controlling the operation of the transmitter 1 or stored in the level control unit 47.
収束計算に纏わる処理として、まず、レベル制御部47が、(場合によっては制御部2からの指令に基づいて)出力VGA7の利得を設定し、設定に従うように出力VGA7の利得を調整する指令として出力レベル制御信号を生成する。 As part of the process related to the convergence calculation, first, the level control unit 47 sets the gain of the output VGA 7 (possibly based on a command from the control unit 2) and generates an output level control signal as a command to adjust the gain of the output VGA 7 according to the setting.
次に、制御部2が、アップコンバータ46における周波数変換後の高周波/無線周波数(RF)の値を設定し、前記高周波/無線周波数(RF)の値に対応する初期値を上記プログラム内やデータファイル/設定ファイル内に規定されている初期値の中から特定したり、前記高周波/無線周波数(RF)の値を初期値算定式の変数xに代入してyの値を算定したりする。 Next, the control unit 2 sets the radio frequency/radio frequency (RF) value after frequency conversion in the upconverter 46, identifies an initial value corresponding to the radio frequency/radio frequency (RF) value from among the initial values defined in the program or data file/setting file, or substitutes the radio frequency/radio frequency (RF) value for the variable x in the initial value calculation formula to calculate the value of y.
制御部2が、続いて、前記で特定される値や算定されるyの値を初期値として用いて、上記で設定される出力VGA7の利得条件のもとで増幅器41から出力されてDPD処理部45へと入力される入力信号のレベルと帰還VGA43から出力されてDPD処理部45へと入力される帰還信号のレベルとの差がゼロになるような、帰還VGA43の利得の適正値を求める収束計算を行う。 The control unit 2 then uses the value specified above and the calculated value of y as initial values to perform a convergence calculation to determine the appropriate value for the gain of the feedback VGA 43 such that the difference between the level of the input signal output from the amplifier 41 and input to the DPD processing unit 45 under the gain conditions of the output VGA 7 set above and the level of the feedback signal output from the feedback VGA 43 and input to the DPD processing unit 45 becomes zero.
収束計算は、具体的には下記の概要によって行われる。
1)増幅器41の入力を内部トーンの定格レベルに切り替え、ゲインを0xFFFFに固定する。
2)出力電力が設定電力になるように、出力VGA7の高周波歪補償後信号の利得を設定する(尚、ここで設定される出力の値は変更しない)。
3)増幅器41と帰還VGA43との出力値が一致するように、帰還VGA43の帰還信号の利得を調整する。
Specifically, the convergence calculation is performed according to the following outline.
1) Switch the input of amplifier 41 to the nominal level of the internal tone and fix the gain at 0xFFFF.
2) The gain of the high frequency distortion compensated signal of the output VGA 7 is set so that the output power becomes the set power (the output value set here is not changed).
3) The gain of the feedback signal of the feedback VGA 43 is adjusted so that the output values of the amplifier 41 and the feedback VGA 43 match.
なお、収束計算の初期値や収束計算の結果の帰還VGA43の利得の適正値は、出力VGA7の利得(の変化)の影響を受けるとも考えられるものの、パワーキャリブレーションは、通常、機器の定格電力で設定されるため、あまり問題にはならないと考えられる。 Note that although the initial value of the convergence calculation and the appropriate value of the gain of the feedback VGA 43 as a result of the convergence calculation may be affected by (changes in) the gain of the output VGA 7, this is not considered to be a major issue since power calibration is usually set at the rated power of the device.
制御部2は、収束計算の結果に基づいて、帰還VGA43の利得を調整する指令として入力レベル制御信号を生成する。 The control unit 2 generates an input level control signal as a command to adjust the gain of the feedback VGA 43 based on the results of the convergence calculation.
そして、制御部2は、帰還VGA43を制御する入力レベル制御信号と出力VGA7を制御する出力レベル制御信号との組み合わせのうちの、入力レベル制御信号を帰還VGA43に対して出力するとともに、出力レベル制御信号を第2のD/A変換器6を介して出力VGA7に対して出力する。 Then, the control unit 2 outputs the input level control signal, which is a combination of the input level control signal that controls the feedback VGA 43 and the output level control signal that controls the output VGA 7, to the feedback VGA 43, and outputs the output level control signal to the output VGA 7 via the second D/A converter 6.
出力VGA7は高周波歪補償後信号に対して出力レベル制御信号に基づいて利得調整処理を施して出力電力を設定し、また、帰還VGA43は帰還信号に対して入力レベル制御信号に基づいて利得調整処理を施して出力することにより、DPD処理部45へと入力される増幅処理後の入力信号のレベルと利得調整後の帰還信号のレベルとが同一になる(もしくは、2つの信号の各々のレベルの差が所定の範囲に収まる)ようになる。 The output VGA 7 performs gain adjustment processing on the high-frequency distortion-compensated signal based on the output level control signal to set the output power, and the feedback VGA 43 performs gain adjustment processing on the feedback signal based on the input level control signal and outputs it, so that the level of the amplified input signal input to the DPD processing unit 45 and the level of the gain-adjusted feedback signal become the same (or the difference in level between the two signals falls within a specified range).
上記のような送信機用出力電力制御機構によれば、アップコンバータ46における周波数変換後の高周波/無線周波数(RF)の値に応じて変化する初期値を用いるようにしているので、DPD処理部45へと入力される入力信号のレベルと帰還信号のレベルとを同一にするための収束計算を短時間で行うことが可能となり、延いてはDPD処理部45における前置歪補償処理を適正に行うことが可能となる。 The transmitter output power control mechanism described above uses an initial value that changes depending on the value of the high frequency/radio frequency (RF) after frequency conversion in the upconverter 46, making it possible to perform convergence calculations in a short time to make the level of the input signal input to the DPD processing unit 45 equal to the level of the feedback signal, thereby enabling proper pre-distortion compensation processing in the DPD processing unit 45.
以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上記の実施の形態では図1に概略構成を示す送信機1に対してこの発明に係る送信機用出力電力制御機構が適用される場合を例に挙げて説明しているが、この発明が適用され得る送信機の構成は図1に示す例には限定されない。すなわち、この発明は、上記の実施の形態における帰還VGA43、DPD処理部45、アップコンバータ46、出力VGA7、および電力増幅器8に相当する構成を備える送信機であればどのような送信機に対しても適用され得る。 Although the embodiment of the present invention has been described above, the specific configuration is not limited to the above embodiment, and even if there are design changes within the scope of the present invention, they are included in the present invention. For example, the above embodiment is described by taking as an example a case in which the transmitter output power control mechanism of the present invention is applied to a transmitter 1 whose schematic configuration is shown in FIG. 1, but the configuration of a transmitter to which the present invention can be applied is not limited to the example shown in FIG. 1. In other words, the present invention can be applied to any transmitter that has a configuration equivalent to the feedback VGA 43, DPD processing unit 45, upconverter 46, output VGA 7, and power amplifier 8 in the above embodiment.
また、上記の実施の形態では、送信機1が短波の周波数帯(1.6~30MHz程度)の無線信号を生成して送信するようにしているとともに、高周波/無線周波数(RF;1.6~30MHz程度)と低周波/音声周波数(AF;0.3~3kHz程度)との間で周波数変換するようにしている。しかしながら、送信機1が取り扱う周波数は上記の実施の形態において例示した周波数には限定されない。 In addition, in the above embodiment, the transmitter 1 generates and transmits a radio signal in the shortwave frequency band (approximately 1.6 to 30 MHz), and also performs frequency conversion between high frequency/radio frequency (RF; approximately 1.6 to 30 MHz) and low frequency/audio frequency (AF; approximately 0.3 to 3 kHz). However, the frequencies handled by the transmitter 1 are not limited to the frequencies exemplified in the above embodiment.
1 送信機
2 制御部
21 中央処理装置
22 ROM
23 RAM
24 I/O
3 A/D変換器
4 DSP部
41 増幅器
42 ダウンコンバータ(D/C)
43 帰還VGA
44 比較部
45 DPD処理部
46 アップコンバータ(U/C)
47 レベル制御部
5 第1のD/A変換器
6 第2のD/A変換器
7 出力VGA
8 電力増幅器
9 アンテナ
1 Transmitter 2 Control unit 21 Central processing unit 22 ROM
23 RAM
24 I/O
3 A/D converter 4 DSP section 41 Amplifier 42 Down converter (D/C)
43 Feedback VGA
44 Comparison section 45 DPD processing section 46 Up-converter (U/C)
47 Level control section 5 First D/A converter 6 Second D/A converter 7 Output VGA
8 Power amplifier 9 Antenna
Claims (4)
前記DPD処理部から出力される前記歪補償処理後の信号を高周波へと周波数変換するアップコンバータと、
前記アップコンバータから出力される前記周波数変換後の信号の利得を調整する出力VGAと、
前記出力VGAから出力される前記利得の調整後の信号を、アンテナへと供給されて前記アンテナを介して送信される出力信号へと増幅する電力増幅器と、
前記電力増幅器から出力される前記出力信号の一部が折り返された信号であって前記歪補償処理に用いられる帰還信号の利得を調整して前記DPD処理部へと供給する帰還VGAと、を有し、
前記DPD処理部へと入力される前記入力信号および前記帰還信号の各々の入力レベルを同一にするための前記帰還VGAの利得の値を求めるための収束計算に用いられる初期値が、前記高周波の周波数の値を変数とする関数が用いられて算定される、
ことを特徴とする送信機用出力電力制御機構。 A DPD processing unit that performs distortion compensation processing on an input signal by a digital predistortion method;
an up-converter that converts the distortion-compensated signal output from the DPD processing unit into a high frequency signal;
an output VGA for adjusting a gain of the frequency-converted signal output from the up-converter;
a power amplifier that amplifies the gain adjusted signal output from the output VGA to an output signal that is provided to an antenna and transmitted via the antenna;
a feedback VGA that adjusts a gain of a feedback signal used in the distortion compensation processing, the feedback signal being a signal obtained by folding back a part of the output signal output from the power amplifier, and supplies the feedback signal to the DPD processing unit;
an initial value used in a convergence calculation for determining a gain value of the feedback VGA for equalizing the input levels of the input signal and the feedback signal input to the DPD processing unit is calculated using a function having a frequency value of the high frequency as a variable;
1. A transmitter output power control mechanism comprising:
ことを特徴とする請求項1に記載の送信機用出力電力制御機構。 The up-converter converts the signal after the distortion compensation processing output from the DPD processing unit from an audio frequency to a radio frequency.
2. The transmitter output power control mechanism of claim 1.
ことを特徴とする請求項1に記載の送信機用出力電力制御機構。 The high frequency is a short wave.
2. The transmitter output power control mechanism of claim 1.
ことを特徴とする請求項1から3のうちのいずれか1項に記載の送信機用出力電力制御機構。 The function is a polynomial of second degree or higher.
A transmitter output power control mechanism as claimed in any one of claims 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020120456A JP7536397B2 (en) | 2020-07-14 | 2020-07-14 | Transmitter output power control mechanism |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020120456A JP7536397B2 (en) | 2020-07-14 | 2020-07-14 | Transmitter output power control mechanism |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022017742A JP2022017742A (en) | 2022-01-26 |
JP7536397B2 true JP7536397B2 (en) | 2024-08-20 |
Family
ID=80186166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020120456A Active JP7536397B2 (en) | 2020-07-14 | 2020-07-14 | Transmitter output power control mechanism |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7536397B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183441A (en) | 2013-03-19 | 2014-09-29 | Nec Corp | Distortion compensation circuit and distortion compensation method |
JP2015099972A (en) | 2013-11-18 | 2015-05-28 | 三菱電機株式会社 | Transmitter module |
-
2020
- 2020-07-14 JP JP2020120456A patent/JP7536397B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183441A (en) | 2013-03-19 | 2014-09-29 | Nec Corp | Distortion compensation circuit and distortion compensation method |
JP2015099972A (en) | 2013-11-18 | 2015-05-28 | 三菱電機株式会社 | Transmitter module |
Also Published As
Publication number | Publication date |
---|---|
JP2022017742A (en) | 2022-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100724934B1 (en) | Digital predistorter and method for wideband power amplifier | |
US7561636B2 (en) | Digital predistortion apparatus and method in power amplifier | |
JP4855267B2 (en) | Signal extraction circuit and distortion compensation amplifier having the same | |
US7170342B2 (en) | Linear power amplification method and linear power amplifier | |
US8558616B2 (en) | Amplifying apparatus | |
US7418056B2 (en) | Digital predistorter using power series model | |
JP2009273110A (en) | Polar-modulation transmitting apparatus and method | |
US7333561B2 (en) | Postdistortion amplifier with predistorted postdistortion | |
JP5071370B2 (en) | Distortion compensation apparatus and method | |
US8204454B2 (en) | Distortion compensator apparatus, amplifier apparatus, transmitter, and method of compensating distortion | |
JP2002094335A (en) | Nonlinear distortion compensation power amplifier | |
JP2000078037A (en) | Predistorter of amplifier and amplifying device | |
JP2010183633A (en) | Distortion compensation circuit, distortion compensation signal generating method, and power amplifier | |
JP5124655B2 (en) | Distortion compensation amplifier | |
US7733177B1 (en) | Method and system for calculating the pre-inverse of a nonlinear system | |
US8712345B2 (en) | Distortion compensation device, distortion compensation method, and radio transmitter | |
JP5630327B2 (en) | Transmitting apparatus and distortion compensation method | |
WO2011070483A2 (en) | Apparatus and method for pre-distorting and amplifying a signal | |
JP7536397B2 (en) | Transmitter output power control mechanism | |
US10033415B2 (en) | Transmitter and distortion correction method | |
JP2007129492A (en) | Predistortion type distortion compensating amplifier | |
US20070159245A1 (en) | Apparatus for calibrating non-linearity of radio frequency power amplifier | |
JP2017188734A (en) | Amplifier device | |
JP2009100429A (en) | Doherty amplifier | |
JP2024039898A (en) | distortion compensator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7536397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |