JP7512116B2 - 磁気メモリ - Google Patents

Description

本発明は、磁気メモリに関する。

微細化に限界が見えてきたフラッシュメモリ等に代わる次世代の不揮発性メモリに注目が集まっている。例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍｅ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が次世代の不揮発性メモリとして知られている。

ＭＲＡＭは、磁気抵抗効果素子を用いたメモリデバイスである。磁気抵抗効果素子の抵抗値は、二つの磁性膜の磁化の向きの相対角の違いによって変化する。ＭＲＡＭは、磁気抵抗効果素子の抵抗値をデータとして記憶する。

メモリデバイスは、データの信頼性を高めるために、リファレンス素子を有する場合がある（例えば、特許文献１）。リファレンス素子と記憶素子との抵抗を対比することで、誤書き込み、誤読み出し等を防ぐことができる。

特許第６５１０７５８号公報

リファレンス素子は、データの参照用である。リファレンス素子の抵抗が変化すると、データの基準が変化し、データの信頼性が低下する。

本発明は上記問題に鑑みてなされたものであり、データの信頼性が高い磁気メモリを提供することを目的とする。

（１）第１の態様に係る磁気メモリは、記憶素子を含むアレイ領域と、リファレンス素子を含むリファレンス領域と、前記アレイ領域と前記リファレンス領域とに接続され、前記アレイ領域からの信号と前記リファレンス領域からの信号とを比較する読出し回路と、を備え、前記記憶素子と前記リファレンス素子とはそれぞれ、強磁性体を含む記憶層と、強磁性体を含む参照層と、前記記憶層と前記参照層との間にあるスペーサ層と、を備え、前記参照層は、前記記憶層に近い側から順に、第１層と非磁性層と第２層とを有し、前記リファレンス素子と前記記憶素子とは、前記第２層における磁性層の厚みの合計と前記第１層における磁性層の厚みの合計との比が異なる。

（２）上記態様に係る磁気メモリにおいて、前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記記憶素子よりも前記リファレンス素子の方が大きくてもよい。

（３）上記態様に係る磁気メモリは、前記記憶素子と前記リファレンス素子とはそれぞれ、前記記憶層の前記スペーサ層と反対側に、配線層を有し、前記リファレンス素子における前記配線層の幅は、前記記憶素子における前記配線層の幅より広くてもよい。

（４）上記態様に係る磁気メモリにおいて、前記リファレンス素子の前記参照層からの漏れ磁場が、前記リファレンス素子の前記記憶層の保磁力よりも大きくてもよい。

（５）上記態様に係る磁気メモリを積層方向から見た平面視において、前記リファレンス素子の記憶層の最大幅は、前記記憶素子の最大幅より広くてもよい。

（６）上記態様に係る磁気メモリを積層方向から見た平面視において、前記リファレンス素子の記憶層の最大幅は、２０ｎｍより大きくてもよい。

（７）上記態様に係る磁気メモリを積層方向から見た平面視において、前記記憶素子の最大幅は、２０ｎｍ以下であってもよい。

（８）上記態様に係る磁気メモリにおいて、前記リファレンス領域は、複数のリファレンス素子を有し、前記リファレンス領域は、複数のリファレンス素子が直列に配列された複数の第１素子群を有し、前記複数の第１素子群は、それぞれ並列に配列されていてもよい。

（９）上記態様に係る磁気メモリにおいて、前記リファレンス領域は、複数のリファレンス素子を有し、前記リファレンス領域は、複数のリファレンス素子が並列に配列された複数の第２素子群を有し、前記複数の第２素子群は、それぞれ直列に配列されていてもよい。

（１０）上記態様に係る磁気メモリにおいて、前記アレイ領域と前記リファレンス領域とはそれぞれ電源に接続され、前記リファレンス領域に印加される読み出し電圧は、前記アレイ領域に印加される読み出し電圧より高くてもよい。

（１１）上記態様に係る磁気メモリにおいて、前記記憶層及び前記参照層の磁化容易軸が積層方向であり、前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記記憶素子よりも前記リファレンス素子の方が大きく、データの読出す際に、前記リファレンス素子は、読出し電流が前記参照層から前記記憶層に向かって流れてもよい。

（１２）上記態様に係る磁気メモリにおいて、前記記憶層及び前記参照層の磁化容易軸が積層方向であり、前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記リファレンス素子よりも前記記憶素子の方が大きく、データの読出す際に、前記リファレンス素子は、読出し電流が前記記憶層から前記参照層に向かって流れてもよい。

（１３）上記態様に係る磁気メモリにおいて、前記記憶層及び前記参照層の磁化容易軸が積層方向と交差する面内方向であり、前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記記憶素子よりも前記リファレンス素子の方が大きく、データの読出す際に、前記リファレンス素子は、読出し電流が前記記憶層から前記参照層に向かって流れてもよい。

（１４）上記態様に係る磁気メモリにおいて、前記記憶層及び前記参照層の磁化容易軸が積層方向と交差する面内方向であり、前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記リファレンス素子よりも前記記憶素子の方が大きく、データの読出す際に、前記リファレンス素子は、読出し電流が前記参照層から前記記憶層に向かって流れてもよい。

上記態様にかかる磁気メモリは、データの信頼性が高い。

第１実施形態にかかる磁気メモリのブロック図である。 第１実施形態にかかるアレイ領域及びリファレンス領域の回路図である。 第１実施形態にかかるアレイ領域及びリファレンス領域の断面図である。 第１実施形態にかかるアレイ領域の記憶素子の断面図である。 第１実施形態にかかる記憶素子の参照層の断面図である。 第１実施形態にかかるアレイ領域の記憶素子の平面図である。 第１実施形態にかかるリファレンス領域のリファレンス素子の断面図である。 第１実施形態にかかるリファレンス領域のリファレンス素子の平面図である。 第１実施形態にかかるアレイ領域及びリファレンス領域の別の例の回路図である。 リファレンス素子の直列接続の第１例の断面図である。 リファレンス素子の直列接続の第２例の断面図である。 リファレンス素子の直列接続の第３例の断面図である。 リファレンス素子の直列接続の第４例の断面図である。 リファレンス素子の並列接続の第１例の断面図である。 リファレンス素子の並列接続の第２例の断面図である。 リファレンス素子の並列接続の第３例の断面図である。 リファレンス素子の並列接続の第４例の断面図である。 リファレンス素子の並列接続の第５例の断面図である。 第１変形例にかかるリファレンス領域のリファレンス素子の断面図である。 第２変形例にかかるリファレンス領域のリファレンス素子の断面図である。 第３変形例にかかるリファレンス領域のリファレンス素子の断面図である。

以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。

まず方向について定義する。後述する基板Ｓｕｂ（図３参照）の一面の一方向をｘ方向、ｘ方向と直交する方向をｙ方向とする。ｘ方向は、例えば、後述する磁気メモリにおいて磁気抵抗効果素子が配列する行方向であり、磁気抵抗効果素子の配線層が延びる方向である。ｙ方向は、例えば、後述する磁気メモリにおいて磁気抵抗効果素子が配列する列方向である。ｚ方向は、ｘ方向及びｙ方向と直交する方向である。ｚ方向は、積層方向の一例である。以下、＋ｚ方向を「上」、－ｚ方向を「下」と表現する場合がある。上下は、必ずしも重力が加わる方向とは一致しない。

また本明細書において「第１方向に延びる」とは、第１方向の長さが他の方向の長さより長いことを意味する。また本明細書において「接続」とは、直接的な接続に限られず、間に層を介する接続を含む。

「第１実施形態」
図１は、第１実施形態にかかる磁気メモリ２００のブロック図である。磁気メモリ２００は、アレイ領域ＭＡとリファレンス領域ＲＡと周辺回路領域ＰＣとを有する。アレイ領域ＭＡ及びリファレンス領域ＲＡには、磁気抵抗効果素子が集積されている。

周辺回路領域ＰＣは、アレイ領域ＭＡ及びリファレンス領域ＲＡの動作を制御する制御回路を有する。周辺回路領域ＰＣは、例えば、アレイ領域ＭＡ及びリファレンス領域ＲＡのｘ方向又はｙ方向の側方にある。周辺回路領域ＰＣは、例えば、書き込み回路ＷＣと読出し回路ＲＣとを有する。

書き込み回路ＷＣは、アレイ領域ＭＡ内の磁気抵抗効果素子への情報の書き込み動作を制御する。書き込み回路ＷＣは、例えば、電源、ＣＰＵ（Central Processing Unit）、コントローラー、データラッチ等を含む。データラッチは、信号を演算しページごとに一時的に保持する。

読出し回路ＲＣは、アレイ領域ＭＡ又はリファレンス領域ＲＡ内の磁気抵抗効果素子からの情報の読出し動作を制御する。読出し回路ＷＣは、例えば、電源Ｐ、ＣＰＵ（Central Processing Unit）、コントローラー、データラッチ、センスアンプＳＡ等を含む。センスアンプＳＡは、アレイ領域ＭＡからの信号とリファレンス領域ＲＡからの信号とを比較する。信号は、例えば、リファレンス領域ＲＡに属する磁気抵抗効果素子の合成抵抗、リファレンス領域ＲＡの電位等である。センスアンプＳＡは、アレイ領域ＭＡとリファレンス領域ＲＡとに接続される。

図２は、第１実施形態にかかるアレイ領域ＭＡ及びリファレンス領域ＲＡの回路図である。アレイ領域ＭＡ及びリファレンス領域ＲＡは、例えば、行列状に配列した磁気抵抗効果素子を有する。以下、アレイ領域ＭＡに属する磁気抵抗効果素子を記憶素子１００、リファレンス領域ＲＡに属する磁気抵抗効果素子をリファレンス素子１０１と称する。

図２に示すアレイ領域ＭＡは、例えば、複数の記憶素子１００と複数の読出しトランジスタＲＴｒと複数の共通トランジスタＣＴｒとを有する。複数の記憶素子１００は、例えば、行列状に配列している。読出しトランジスタＲＴｒと共通トランジスタＣＴｒとはそれぞれ、例えば、記憶素子１００のそれぞれに接続されている。

図２に示すリファレンス領域ＲＡは、例えば、複数のリファレンス素子１０１と複数の読出しトランジスタＲＴｒと複数の共通トランジスタＣＴｒとを有する。リファレンス領域ＲＡは、例えば、複数のリファレンス素子１０１が直列に接続された複数の第１素子群ＥＧ１を有し、複数の第１素子群ＥＧ１は、それぞれ並列に配列されている。複数のリファレンス素子１０１は、例えば、行列状に配列している。読出しトランジスタＲＴｒと共通トランジスタＣＴｒとはそれぞれ、例えば、リファレンス素子１０１のそれぞれに接続されている。

記憶素子１００とリファレンス素子１０１のそれぞれは、書き込みトランジスタＷＴｒと読出しトランジスタＲＴｒと共通トランジスタＣＴｒとに接続されている。

書き込みトランジスタＷＴｒは、書き込み配線ＷＬに接続されている。書き込み配線ＷＬは、記憶素子１００へのデータの書き込み時に電流が流れる配線である。書き込み配線ＷＬは、例えば、同じ列または行に属する記憶素子１００のそれぞれに亘って接続されている。書き込み配線ＷＬは、同じ列または行に属するリファレンス素子１０１のそれぞれに接続されていてもよい。書き込みトランジスタＷＴｒは、共通トランジスタＣＴｒと共に、配線層２０、４０に沿って流れる書き込み電流を制御する。図２に示す書き込みトランジスタＷＴｒは、周辺回路領域ＰＣに属する。書き込みトランジスタＷＴｒは、書き込み配線ＷＬと配線層２０との間にそれぞれ配置され、アレイ領域ＭＡ又はリファレンス領域ＲＡに属してもよい。

読み出しトランジスタＲＴｒは、読み出し配線ＲＬに接続されている。読み出し配線ＲＬは、記憶素子１００の積層体１０又はリファレンス素子１０１の積層体３０と電気的に接続されている。読み出し配線ＲＬは、同じ列または行に属する記憶素子１００又はリファレンス素子１０１のそれぞれに亘って接続されている。読み出しトランジスタＲＴｒは、共通トランジスタＣＴｒと共に、積層体１０、３０の積層方向に流れる電流を制御する。読み出しトランジスタＲＴｒは、読み出し配線ＲＬと積層体１０、３０との間にそれぞれ配置されている。読み出しトランジスタＲＴｒは、読み出し配線ＲＬの一端に配置され、周辺回路領域ＰＣに属してもよい。

共通トランジスタＣＴｒは、共通配線ＣＬに接続されている。共通トランジスタＣＴｒは、データの書き込み時に配線層２０、４０に沿って流れる書き込み電流を制御し、データの読出し時に積層体１０、３０の積層方向に流れる電流を制御する。共通配線ＣＬは、同じ列または行に属する記憶素子１００又はリファレンス素子１０１のそれぞれに亘って接続されている。共通トランジスタＣＴｒは、共通配線ＣＬと配線層２０、４０との間にそれぞれ配置されている。共通トランジスタＣＴｒは、共通配線ＣＬの一端に配置され、周辺回路領域ＰＣに属してもよい。

書き込みトランジスタＷＴｒ、読み出しトランジスタＲＴｒ及び共通トランジスタＣＴｒは、例えば、電界効果型のトランジスタである。書き込みトランジスタＷＴｒ、読み出しトランジスタＲＴｒ及び共通トランジスタＣＴｒのゲート電極は、例えば、書き込み回路ＷＣ又は読出し回路ＲＣに接続されている。書き込みトランジスタＷＴｒ、読み出しトランジスタＲＴｒ及び共通トランジスタＣＴｒは、別のスイッチング素子に置き換えてもよい。スイッチング素子は、例えば、オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch）のように結晶層の相変化を利用した素子、金属絶縁体転移（ＭＩＴ）スイッチのようにバンド構造の変化を利用した素子、ツェナーダイオード及びアバランシェダイオードのように降伏電圧を利用した素子、原子位置の変化に伴い伝導性が変化する素子である。

図３は、第１実施形態にかかるアレイ領域ＭＡ及びリファレンス領域ＲＡの断面図である。図３は、記憶素子１００及びリファレンス素子１０１のｙ方向の中心を通るｘｚ断面である。図３では、説明のためにｙ方向の異なる位置にある書き込み配線ＷＬ及び共通配線ＣＬを点線で図示している。書き込みトランジスタＷＴｒ、読み出しトランジスタＲＴｒは、ｙ方向の異なる位置にある。

書き込みトランジスタＷＴｒ、読み出しトランジスタＲＴｒ、共通トランジスタＣＴｒは、基板Ｓｕｂ上にある。記憶素子１００及びリファレンス素子１０１は、基板Ｓｕｂ上において、これらのトランジスタと異なるレイヤにある。記憶素子１００及びリファレンス素子１０１とこれらのトランジスタとは、ｚ方向の異なる位置にある。記憶素子１００及びリファレンス素子１０１とこれらのトランジスタとは、ビア配線Ｖで接続されている。記憶素子１００及びリファレンス素子１０１とビア配線Ｖとの間には、導電層５１、５２を有してもよい。導電層５１、５２は、例えば、Ａｇ、Ｃｕ、Ｃｏ、Ａｌ、Ａｕからなる群から選択されるいずれか一つを含む。

記憶素子１００及びリファレンス素子１０１、これらのトランジスタ及びビア配線Ｖの周囲は、絶縁層Ｉｎで覆われている。絶縁層Ｉｎは、多層配線の配線間や素子間を絶縁する絶縁層である。絶縁層Ｉｎは、例えば、酸化シリコン（ＳｉＯ_ｘ）、窒化シリコン（ＳｉＮ_ｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ジルコニウム（ＺｒＯ_ｘ）等である。

これらのトランジスタは、例えば電界効果型のトランジスタである。トランジスタは、例えば、ゲート電極Ｇとゲート絶縁膜ＧＩとソース領域Ｓとドレイン領域Ｄとを有する。ソース領域Ｓとドレイン領域Ｄとは、電流の流れ方向によって規定された名称であり、電流の流れ方向に応じて、位置が変わる。ソース領域Ｓ及びドレイン領域Ｄは、基板Ｓｕｂに形成されている。基板Ｓｕｂは、例えば、半導体基板である。ゲート電極Ｇは、ｚ方向から見て、ソース領域Ｓとドレイン領域Ｄとに挟まれる。ゲート電極Ｇは、ソース領域Ｓとドレイン領域Ｄとの間の電荷の流れを制御する。ゲート電極Ｇは、例えば、書き込み回路ＷＣ又は読出し回路ＲＣに接続されている。

図４は、第１実施形態に係る記憶素子１００の断面図である。図４は、配線層２０のｙ方向の幅の中心を通るｘｚ平面で記憶素子１００を切断した断面である。

記憶素子１００は、例えば、積層体１０と配線層２０とを有する。積層体１０のｚ方向の抵抗値は、配線層２０から積層体１０にスピンが注入されることで変化する。記憶素子１００は、スピン軌道トルク（ＳＯＴ）を利用したスピン素子であり、スピン軌道トルク型磁気抵抗効果素子、スピン注入型磁気抵抗効果素子、スピン流磁気抵抗効果素子と言われる場合がある。また配線層２０は、スピン軌道トルク配線と言われる場合がある。

積層体１０は、配線層２０上に積層されている。積層体１０と配線層２０との間には、他の層を有してもよい。

積層体１０は、記憶層１１と参照層１２とスペーサ層１３とを有する。スペーサ層１３は、記憶層１１と参照層１２とに挟まれる。記憶層１１は、参照層１２より配線層２０の近くにある。

記憶層１１は、強磁性体を含む。記憶層１１は、磁化Ｍ_１１の方向が変化することで、データ記憶のトリガーとなる層である。記憶層１１は、磁化自由層と言われる場合がある。記憶層１１には配線層２０からスピンが注入される。記憶層１１の磁化Ｍ_１１は、配線層２０から注入されたスピンによりスピン軌道トルク（ＳＯＴ）を受ける。記憶層１１の磁化Ｍ_１１は、十分なスピン軌道トルクを受けると、配向方向が変化する。

記憶層１１の磁化容易軸は、ｚ方向でも、ｘｙ面内のいずれかの方向でもよい。記憶層１１の磁化容易軸がｚ方向の場合、記憶層１１は垂直磁化膜といわれる。記憶層１１の磁化容易軸がｘｙ方向のいずれかの方向の場合、記憶層１１は面内磁化膜といわれる。図４は、記憶層１１が垂直磁化膜の場合の例である。

記憶層１１は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属を含む。記憶層１１は、例えば、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金である。強磁性体は、例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｎｉ－Ｆｅ、Ｃｏ－Ｈｏ、Ｓｍ－Ｆｅ、Ｆｅ－Ｐｔ、Ｃｏ－Ｐｔ、Ｃｏ－Ｃｒ－Ｐｔである。Ｃｏ－Ｆｅは、例えば、ＣｏとＦｅの超格子構造の合金である。超格子構造のＣｏ－Ｆｅ合金は、Ｃｏ層とＦｅ層とが交互に積層されている。

記憶層１１は、ホイスラー合金を含んでもよい。ホイスラー合金は、ＸＹＺまたはＸ_２ＹＺの化学組成をもつ金属間化合物を含む。Ｘは周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金は、例えば、Ｃｏ_２ＦｅＳｉ、Ｃｏ_２ＦｅＧｅ、Ｃｏ_２ＦｅＧａ、Ｃｏ_２ＭｎＳｉ、Ｃｏ_２Ｍｎ_１－ａＦｅ_ａＡｌ_ｂＳｉ_１－ｂ、Ｃｏ_２ＦｅＧｅ_１－ｃＧａ_ｃ等である。ホイスラー合金は高いスピン分極率を有する。

参照層１２は、強磁性体を含む。参照層１２は、記憶層１１の磁化Ｍ_１１の方向の基準となる磁化Ｍ_１２１を有する層である。参照層１２の磁化Ｍ_１２１、Ｍ_１２２は、所定の外力が印加された際に記憶層１１の磁化Ｍ_１１よりも配向方向が変化しにくい。参照層１２は磁化固定層と言われることがある。積層体１０は、記憶層１１と参照層１２との磁化の相対角の違いに応じて抵抗値が変化する。

参照層１２は、第１層１２１と第２層１２２と非磁性層１２３とを有する。非磁性層１２３は、第１層１２１と第２層１２２とに挟まれる。参照層１２は、記憶層１１に近い側から順に、第１層１２１と非磁性層１２３と第２層１２２とを有する。

第１層１２１と第２層１２２とは、強磁性体を含む。第１層１２１の磁化Ｍ_１２１と第２層１２２の磁化Ｍ_１２２とは、ＲＫＫＹ相互作用により反強磁性結合している。第１層１２１の磁化Ｍ_１２１と第２層１２２の磁化Ｍ_１２２とが反強磁性結合することで、参照層１２の保磁力が高まる。参照層１２は、第１層１２１と第２層１２２とが反強磁性結合したシンセティック反強磁性構造である。第１層１２１及び第２層１２２は、例えば、記憶層１１と同様の材料を用いることができる。第１層１２１及び第２層１２２の磁化容易軸は、ｚ方向でも、ｘｙ面内のいずれかの方向でもよい。図４は、第１層１２１及び第２層１２２が垂直磁化膜の場合の例である。

第１層１２１の膜厚ｔ１と第２層１２２の膜厚ｔ２とは、同じでも異なっていてもよい。例えば、第１層１２１と第２層１２２とが同じ材料からなる場合、第１層１２１の膜厚ｔ１と第２層１２２の膜厚ｔ２とは略同一であることが好ましい。他方、例えば、第１層１２１と第２層１２２とが異なる材料からなる場合、第１層１２１の膜厚ｔ１と第２層１２２の膜厚ｔ２とは異なることが好ましい。略同一とは、第１層１２１の膜厚ｔ１と第２層１２２の膜厚ｔ２との差が、第１層１２１の膜厚ｔ１の１０％以内であることを意味する。また第１層１２１の膜厚ｔ１及び第２層１２２の膜厚ｔ２は、それぞれの層に含まれる磁性層の厚みの合計を意味する。

また第１層１２１の膜厚ｔ１と飽和磁化との積は、第２層１２２の膜厚ｔ２と飽和磁化との積と略同一であることが好ましい。第１層１２１から生じる磁場と第２層１２２から生じる磁場とが打ち消し合い、参照層１２全体から生じる漏れ磁場が小さくなる。

図５は、第１実施形態にかかる記憶素子１００の参照層１２の断面図の一例である。図５に示す第１層１２１及び第２層１２２は、磁性層ＦＭと非磁性層ＮＭとが交互に積層されている。例えば、第１層１２１及び第２層１２２がＣｏ－Ｐｔの場合、第１層１２１及び第２層１２２はＣｏ層とＰｔ層とが交互に積層された積層膜となり、図５の例に該当する。隣接する磁性層ＦＭ同士は、強磁性結合している。磁性層ＦＭは、Ｃｏに限られず、Ｆｅ、Ｎｉ等でもよい。非磁性層ＮＭは、Ｐｔに限られず、Ｂ等でもよい。この場合、第１層１２１の膜厚ｔ１は、第１層１２１に含まれる磁性層ＦＭの膜厚の合計であり、第２層１２２の膜厚ｔ２は、第２層１２２に含まれる磁性層ＦＭの膜厚の合計である。

これに対し、第１層１２１及び第２層１２２が強磁性体のみからなる場合は、第１層１２１の膜厚ｔ１は、第１層１２１に含まれる磁性層の膜厚の合計と一致し、第２層１２２の膜厚ｔ２は、第２層１２２に含まれる磁性層ＦＭの膜厚の合計と一致する。例えば、第１層１２１及び第２層１２２がＣｏ－Ｆｅ、Ｎｉ－Ｆｅの場合がこの場合に該当する。

非磁性層１２３は、例えば、Ｒｕ、Ｉｒ、Ｒｈからなる群から選択される少なくとも一つを含む。非磁性層１２３の膜厚は、磁化Ｍ_１２１と磁化Ｍ_１２２とが反強磁性結合する膜厚である。磁化Ｍ_１２１と磁化Ｍ_１２２とは、非磁性層１２３の膜厚によって強磁性結合する場合と反強磁性結合する場合がある。例えば、非磁性層１２３がＲｕの場合は、非磁性層１２３の膜厚が７Å以上１０Å以下、または４Å以上５Å以下の場合に、非磁性層１２３を挟む２つの強磁性層が反強磁性結合する。例えば、非磁性層１２３がＩｒの場合は、非磁性層１２３の膜厚が３．５Å以上５．５Å以下の場合、非磁性層１２３を挟む２つの強磁性層が反強磁性結合する。

積層体１０は、記憶層１１、参照層１２及びスペーサ層１３以外の層を有してもよい。例えば、配線層２０と積層体１０との間に下地層を有してもよい。また例えば、積層体１０と電極Ｅ１との間にキャップ層を有してもよい。下地層及びキャップ層は、積層体１０を構成する各層の結晶性を高める。

図６は、第１実施形態にかかるアレイ領域ＭＡの記憶素子１００の平面図である。積層体１０は、柱状体である。積層体１０は、ｚ方向からみて、例えば形状異方性を有する。形状異方性を有するとは、積層体１０を包含する外接楕円が長軸と短軸とを有することを意味する。積層体１０は、例えば、ｚ方向から見て、図６に示すような楕円である。楕円の長軸は、ｘｙ面内のいずれの方向を向いていてもよい。積層体１０をｚ方向から見た際の形状は、この場合に限られず、円形、四角形、不定形でもよい。積層体１０をｚ方向から見た際の最大幅Ｌ１０ａは、例えば、２０ｎｍ以下である。積層体１０の記憶層１１及び参照層１２が単磁区化すると、記憶素子１００のＭＲ比が向上する。

スペーサ層１３は、非磁性の絶縁体、半導体又は金属からなる。非磁性の絶縁体は、例えば、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＭｇＯ、ＭｇＡｌ_２Ｏ_４、およびこれらのＡｌ、Ｓｉ、Ｍｇの一部がＺｎ、Ｂｅ等に置換された材料である。スペーサ層１３が非磁性の絶縁体からなる場合、スペーサ層１３はトンネルバリア層である。ＭｇＯやＭｇＡｌ_２Ｏ_４は、記憶層１１と参照層１２との間にコヒーレントトンネルを実現しやすい。非磁性の金属は、例えば、Ｃｕ、Ａｕ、Ａｇ、Ａｌ、Ｃｒ等である。さらに、非磁性の半導体は、例えば、Ｓｉ、Ｇｅ、ＣｕＩｎＳｅ_２、ＣｕＧａＳｅ_２、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ_２等である。

スペーサ層１３の膜厚は、スペーサ層１３が絶縁体の場合は８Å以上４０Å以下であり、スペーサ層１３が導体の場合は、１０Å以上１００Å以下である。スペーサ層１３は、記憶層１１と参照層１２との磁気的な結合を阻害する。

配線層２０は、例えば、積層体１０の一面に接する。配線層２０は、記憶層１１のスペーサ層１３と反対側にある。配線層２０は、記憶素子１００にデータを書き込むための書き込み配線である。配線層２０は、ｘ方向に延びる。配線層２０の少なくとも一部は、ｚ方向において、スペーサ層１３と共に記憶層１１を挟む。

配線層２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させ、記憶層１１にスピンを注入する。配線層２０は、例えば、記憶層１１の磁化を反転できるだけのスピン軌道トルク（ＳＯＴ）を記憶層１１の磁化Ｍ_１１に加える。スピンホール効果は、電流を流した場合にスピン軌道相互作用に基づき、電流の流れる方向と直交する方向にスピン流が誘起される現象である。スピンホール効果は、運動（移動）する電荷（電子）が運動（移動）方向を曲げられる点で、通常のホール効果と共通する。通常のホール効果は、磁場中で運動する荷電粒子の運動方向がローレンツ力によって曲げられる。これに対し、スピンホール効果は磁場が存在しなくても、電子が移動するだけ（電流が流れるだけ）でスピンの移動方向が曲げられる。

例えば、配線層２０に電流が流れると、一方向に配向した第１スピンと、第１スピンと反対方向に配向した第２スピンとが、それぞれ電流Ｉの流れる方向と直交する方向にスピンホール効果によって曲げられる。例えば、－ｙ方向に配向した第１スピンが＋ｚ方向に曲げられ、＋ｙ方向に配向した第２スピンが－ｚ方向に曲げられる。

非磁性体（強磁性体ではない材料）は、スピンホール効果により生じる第１スピンの電子数と第２スピンの電子数とが等しい。すなわち、＋ｚ方向に向かう第１スピンの電子数と－ｚ方向に向かう第２スピンの電子数とは等しい。第１スピンと第２スピンは、スピンの偏在を解消する方向に流れる。第１スピン及び第２スピンのｚ方向への移動において、電荷の流れは互いに相殺されるため、電流量はゼロとなる。電流を伴わないスピン流は特に純スピン流と呼ばれる。

第１スピンの電子の流れをＪ_↑、第２スピンの電子の流れをＪ_↓、スピン流をＪ_Ｓと表すと、Ｊ_Ｓ＝Ｊ_↑－Ｊ_↓で定義される。スピン流Ｊ_Ｓは、ｚ方向に生じる。第１スピンは、配線層２０から記憶層１１に注入される。

配線層２０は、電流Ｉが流れる際のスピンホール効果によってスピン流を発生させる機能を有する金属、合金、金属間化合物、金属硼化物、金属炭化物、金属珪化物、金属燐化物のいずれかを含む。

配線層２０は、例えば、主元素として非磁性の重金属を含む。主元素とは、配線層２０を構成する元素のうち最も割合の高い元素である。配線層２０は、例えば、イットリウム（Ｙ）以上の比重を有する重金属を含む。非磁性の重金属は、原子番号３９以上の原子番号が大きく、最外殻にｄ電子又はｆ電子を有するため、スピン軌道相互作用が強く生じる。スピンホール効果はスピン軌道相互作用により生じ、配線層２０内にスピンが偏在しやすく、スピン流Ｊ_Ｓが発生しやすくなる。配線層２０は、例えば、Ａｕ、Ｈｆ、Ｍｏ、Ｐｔ、Ｗ、Ｔａからなる群から選択されるいずれかを含む。

配線層２０は、磁性金属を含んでもよい。磁性金属は、強磁性金属又は反強磁性金属である。非磁性体に含まれる微量な磁性金属は、スピンの散乱因子となる。微量とは、例えば、配線層２０を構成する元素の総モル比の３％以下である。スピンが磁性金属により散乱するとスピン軌道相互作用が増強され、電流に対するスピン流の生成効率が高くなる。

配線層２０は、トポロジカル絶縁体を含んでもよい。トポロジカル絶縁体は、物質内部が絶縁体又は高抵抗体であるが、その表面にスピン偏極した金属状態が生じている物質である。トポロジカル絶縁体は、スピン軌道相互作用により内部磁場が生じる。トポロジカル絶縁体は、外部磁場が無くてもスピン軌道相互作用の効果で新たなトポロジカル相が発現する。トポロジカル絶縁体は、強いスピン軌道相互作用とエッジにおける反転対称性の破れにより純スピン流を高効率に生成できる。

トポロジカル絶縁体は、例えば、ＳｎＴｅ、Ｂｉ_１．５Ｓｂ_０．５Ｔｅ_１．７Ｓｅ_１．３、ＴｌＢｉＳｅ_２、Ｂｉ_２Ｔｅ_３、Ｂｉ_１－ｘＳｂ_ｘ、（Ｂｉ_１－ｘＳｂ_ｘ）_２Ｔｅ_３などである。トポロジカル絶縁体は、高効率にスピン流を生成することが可能である。

図７は、第１実施形態に係るリファレンス素子１０１の断面図である。図７は、配線層４０のｙ方向の幅の中心を通るｘｚ平面でリファレンス素子１０１を切断した断面である。

リファレンス素子１０１は、データを初期状態に戻すリフレッシュ処理等を除いて、原則、特定の状態を維持する。特定の状態とは、後述の記憶層３１の磁化Ｍ_３１と参照層３２の磁化の相対角の関係をいう。リファレンス素子１０１は、新たにデータの書き換えを行わず、所定のデータを記憶素子１００に対するリファレンスとして維持する。

リファレンス素子１０１は、例えば、積層体３０と配線層４０とを有する。積層体３０と配線層４０との間には、他の層を有してもよい。リファレンス素子１０１の構成は、記憶素子１００と同様である。リファレンス素子１０１と記憶素子１００の異なる点について後述し、同様の点については説明を省く場合がある。

積層体３０は、記憶層３１と参照層３２とスペーサ層３３とを有する。スペーサ層３３は、記憶層３１と参照層３２とに挟まれる。記憶層３１は、参照層３２より配線層４０の近くにある。記憶層３１の構成、材料は、記憶層１１と同様である。

記憶層３１の磁化Ｍ_３１は、原則、所定の状態を維持する。すなわち、磁化Ｍ_３１の配向方向は、原則、変化しない。記憶層３１の磁化容易軸は、ｚ方向でも、ｘｙ面内のいずれかの方向でもよい。記憶層３１の磁化容易軸は、記憶層１１の磁化容易軸と略一致していることが好ましい。図７に示す記憶層３１は、垂直磁化膜であり、ｚ方向に磁化容易軸を有する。

参照層３２も、原則、所定の状態を維持する。磁化Ｍ_３２の配向方向も、原則、変化しない。積層体３０の積層方向の抵抗値は、一定の値を維持する。

参照層３２は、第１層３２１と第２層３２２と非磁性層３２３とを有する。非磁性層３２３は、第１層３２１と第２層３２２とに挟まれる。参照層３２は、記憶層３１に近い側から順に、第１層３２１と非磁性層３２３と第２層３２２とを有する。

第１層３２１と第２層３２２とは、強磁性体を含む。第１層３２１の磁化Ｍ_３２１と第２層３２２の磁化Ｍ_３２２とは、ＲＫＫＹ相互作用により反強磁性結合している。第１層３２１及び第２層３２２のそれぞれは、例えば、第１層１２１及び第２層１２２のそれぞれと同様の材料が用いられる。第１層３２１及び第２層３２２の磁化容易軸は、ｚ方向でも、ｘｙ面内のいずれかの方向でもよい。第１層３２１及び第２層３２２の磁化容易軸は、第１層１２１及び第２層１２２の磁化容易軸と略一致していることが好ましい。図７に示す第１層３２１及び第２層３２２は、垂直磁化膜であり、ｚ方向に磁化容易軸を有する。

第１層３２１の膜厚ｔ３と第２層３２２の膜厚ｔ４とは、同じでも異なっていてもよい。例えば、第１層３２１と第２層３２２とが同じ材料からなる場合、第１層３２１の膜厚ｔ３と第２層３２２の膜厚ｔ４とは異なることが好ましい。他方、例えば、第１層３２１と第２層３２２とが異なる材料からなる場合、第１層３２１の膜厚ｔ３と第２層３２２の膜厚ｔ４とは同じでもよい。第１層３２１の膜厚ｔ３及び第２層３２２の膜厚ｔ４は、それぞれの層に含まれる磁性層の厚みの合計を意味する。図７に示すリファレンス素子１０１は、第２層３２２の膜厚ｔ４が第１層３２１の膜厚ｔ３より厚い。

また第１層３２１の膜厚ｔ３と飽和磁化との積は、第２層３２２の膜厚ｔ４と飽和磁化との積と異なる。第１層１２１から生じる磁場と第２層１２２から生じる磁場とのうち相殺されなかった磁場が参照層１２全体から漏れ磁場として生じる。

例えば、参照層３２は、第１層３２１と第２層３２２との膜厚差に応じた漏れ磁場Ｈ_Ｌ１を生じる。記憶層３１に印加される漏れ磁場Ｈ_Ｌ１の方向と、記憶層３１の磁化Ｍ_３１の方向とは、略一致する。磁化Ｍ_３１は、記憶層３１に漏れ磁場Ｈ_Ｌ１が印加されることで、反転しにくくなる。漏れ磁場Ｈ_Ｌ１は、例えば、記憶層３１の保磁力よりも大きくてもよい。漏れ磁場Ｈ_Ｌ１が記憶層３１の保磁力より大きいと、予期せずに記憶層３１の磁化Ｍ_３１が反転してしまった場合でも、自発的に元の状態に戻る。

リファレンス素子１０１における第２層３２２の膜厚ｔ４と第１層３２１の膜厚ｔ３との比は、例えば、記憶素子１００における第２層１２２の膜厚ｔ２と第１層１２１の膜厚ｔ１との比と異なる。例えば、リファレンス素子１０１における第２層３２２の膜厚ｔ４を第１層３２１の膜厚ｔ３で割った値は、例えば、記憶素子１００における第２層１２２の膜厚ｔ２を第１層１２１の膜厚ｔ１で割った値より大きい。リファレンス素子１０１は、漏れ磁場Ｈ_Ｌ１を積層体３０の磁化状態を維持するのに利用している。これに対して、記憶素子１００に漏れ磁場が生じると、２つの状態を取りうる記憶層３１の磁化Ｍ_３１が一方の状態になりにくくなる。したがって、漏れ磁場は記憶素子１００では生じないことが好ましい。

上記関係を満たすと、リファレンス素子１０１の磁化状態が所定の状態で維持され、リファレンス値の変動を抑制できる。また記憶素子１００の記憶層１１に余計な外力が印加されることを防止でき、記憶素子１００のデータの書き換えが容易になる。

非磁性層３２３は、非磁性層１２３と同様である。積層体３０は、記憶層３１、参照層３２及びスペーサ層３３以外の層を有してもよい。スペーサ層３３は、スペーサ層１３と同様である。

図８は、第１実施形態にかかるアレイ領域ＭＡのリファレンス素子１０１の平面図である。積層体３０は、ｚ方向からみて、例えば形状異方性を有する。積層体３０の形状は特に問わない。積層体３０をｚ方向から見た際の最大幅Ｌ３０ａは、積層体１０をｚ方向から見た際の最大幅Ｌ１０ａより大きい。記憶層３１の体積が大きくなると記憶層３１の保磁力が小さくなり、漏れ磁場Ｈ_Ｌ１で磁化Ｍ_３１の方向を固定しやすくなる。積層体３０をｚ方向から見た際の最大幅Ｌ３０ａは、例えば、２０ｎｍ以上である。

配線層４０は、例えば、積層体３０の一面に接する。配線層４０は、記憶層３１のスペーサ層３３と反対側にある。配線層４０は、配線層２０と同様の構成からなる。リファレンス素子１０１は、データを書き換えないため、配線層４０を有さなくてもよい。

配線層４０の幅Ｗ４０は、例えば、配線層２０の幅Ｗ２０より広い。配線層２０は、書き込み電流密度を高めるために幅Ｗ２０が狭いこと好ましいが、配線層４０はデータの書き込みを目的としていないため、幅Ｗ４０に制限がない。

次いで、磁気メモリ２００のアレイ領域ＭＡ及びリファレンス領域ＲＡの製造方法について説明する。アレイ領域ＭＡ及びリファレンス領域ＲＡは、各層の積層工程と、各層の一部を所定の形状に加工する加工工程により形成される。各層の積層は、スパッタリング法、化学気相成長（ＣＶＤ）法、電子ビーム蒸着法（ＥＢ蒸着法）、原子レーザデポジッション法等を用いることができる。各層の加工は、フォトリソグラフィー等を用いて行うことができる。

まず基板Ｓｕｂの所定の位置に、不純物をドープし、ソース領域Ｓ、ドレイン領域Ｄを形成する。次いで、基板Ｓｕｂ上のソース領域Ｓとドレイン領域Ｄとの間となる位置にゲート絶縁膜ＧＩ及びゲート電極Ｇを順に積層する。次いで、これらを覆うように絶縁層を形成する。

次いで、例えば、異方性エッチングにより絶縁層に開口を形成する。開口は、ｚ方向からの平面視で、ソース領域Ｓとドレイン領域Ｄとの間となる位置に形成される。開口は、基板Ｓｕｂの表面まで至る。開口は、導体で充填され、ビア配線Ｖとなる。

次いで、ビア配線Ｖを覆う絶縁層を積層した後、ビア配線Ｖと重なる位置に導電層５１、５２を形成する。導電層５１、５２は、例えば、ビア配線Ｖより硬い材料を用いる。絶縁層と導電層５１、５２との表面を化学機械研磨（ＣＭＰ）する。導電層５１、５２に硬い材料を用いることで、表面の平坦性が高まる。次いで、絶縁層、導電層５１、５２の上に、導電層を積層する。

次いで、導電層を所定の形状に加工し、配線層２０、４０を形成する。次いで、配線層２０、４０の周囲を絶縁層で埋める。次いで、絶縁層及び配線層２０、４０の上に、磁性層、非磁性層、磁性層、非磁性層、磁性層を順に積層した積層膜を形成する。次いで、積層膜を所定の形状に加工することで、積層体１０、３０が得られる。最後に、積層体１０、３０の周囲を絶縁体で被覆し、電極Ｅ１を接続して、磁気メモリ２００が得られる。

次いで、第１実施形態に係る磁気メモリ２００の動作について説明する。まず磁気メモリ２００への書き込み動作について説明する。磁気メモリ２００への書き込み動作は、アレイ領域ＭＡの記憶素子１００に対して行われる。

まず書き込み回路ＷＣに書き込みデータがインプットされる。書き込みデータは、例えば、ページ毎にアレイ領域ＭＡに送られる。アレイ領域ＭＡでは、書き込みデータに対応した記憶素子１００にデータが書き込まれる。

書き込み回路ＷＣは、データに対応する記憶素子１００に繋がる書き込みトランジスタＷＴｒ及び共通トランジスタＣＴｒをＯＮにする。書き込みトランジスタＷＴｒ及び共通トランジスタＣＴｒがＯＮになると、配線層２０に沿って書き込み電流が流れる。

書き込み電流は、スピンホール効果を生じ、スピンが記憶層１１に注入される。記憶層１１に注入されたスピンは、記憶層１１の磁化Ｍ_１１にスピン軌道トルク（ＳＯＴ）を加え、記憶層１１の磁化Ｍ_１１の配向方向を変える。磁化Ｍ_１１の配向方向は、書き込み電流の流れ方向によって自由に制御できる。

積層体１０の積層方向の抵抗値は、記憶層１１の磁化Ｍ_１１と参照層１２の磁化Ｍ_１２とが平行の場合に小さく、記憶層１１の磁化Ｍ_１１と参照層１２の磁化Ｍ_１２とが反平行の場合に大きくなる。記憶素子１００は、データを積層体１０の積層方向の抵抗値として記憶する。

次いで磁気メモリ２００からのデータの読み出し動作について説明する。磁気メモリ２００からのデータの読出し動作は、読出し回路ＲＣにおいて、アレイ領域ＭＡからの信号とリファレンス領域ＲＡからの信号とを比較することで行われる。

まず読出し回路ＲＣ中の電源Ｐからアレイ領域ＭＡとリファレンス領域ＲＡのそれぞれに読み出し電圧が印加される。リファレンス領域ＲＡに印加される読み出し電圧は、例えば、アレイ領域ＭＡに印加される読み出し電圧より高い。アレイ領域ＭＡに印加される読み出し電圧を小さくすることで、読出し時の誤書き込みを抑制できる。

読み出し電圧は、アレイ領域ＭＡ内のデータを読み出す記憶素子１００、及び、リファレンス領域ＲＡのリファレンス値を規定するリファレンス素子１０１に印加される。読出し回路ＲＣは、これらの記憶素子１００及びリファレンス素子１０１に接続された読出しトランジスタＲＴｒ及び共通トランジスタＣＴｒをＯＮにする。

記憶素子１００の積層体１０の積層方向には、読出し電流が流れる。リファレンス素子１０１の積層体３０の積層方向にも読出し電流Ｉ_Ｒ１が流れる（図７参照）。図７の場合、リファレンス素子１０１には、読出し電流Ｉ_Ｒ１を参照層３２から記憶層３１に向かって流す。この向きに読出し電流Ｉ_Ｒ１を印加すると、記憶層３１に注入されるスピンの向きが記憶層３１の磁化Ｍ_３１の配向方向と一致し、記憶層３１の磁化Ｍ_３１の磁化反転を抑制できる。

積層体１０の積層方向の抵抗値によって、記憶素子１００から出力される電流量又は電圧は異なる。例えば、読み出し電流を定電流とすると、積層体１０の積層方向の抵抗値によって、積層体１０の積層方向の電位差が変化し、例えば読み出し配線ＲＬの電位が変化する。例えば、この電位は、読出し回路ＲＣのセンスアンプＳＡへ送られる。また同様にリファレンス素子１０１に読出し電流が印加されると、リファレンス領域ＲＡからも電位がセンスアンプＳＡに送られる。リファレンス領域ＲＡの電位は、例えば、複数のリファレンス素子１０１の電位の合成値である。

センスアンプＳＡは、この電位をリファレンス領域ＲＡの電位と比較し、データを読み出す。リファレンス領域ＲＡの電位は、記憶層１１の磁化Ｍ_１１と参照層１２の磁化Ｍ_１２とが平行な場合の値（最小値）と、記憶層１１の磁化Ｍ_１１と参照層１２の磁化Ｍ_１２とが反平行な場合の値（最大値）と、の間の値に設定されている。

リファレンス領域ＲＡの電位は、例えば、リファレンス素子１０１を直列及び並列に接続することで自由に設計できる。例えば、リファレンス領域ＲＡは、図２に示すように、複数のリファレンス素子１０１が直列に配列された複数の第１素子群ＥＧ１を有し、第１素子群ＥＧ１がそれぞれ並列に配列されていてもよい。また例えば、図９に示すように、複数のリファレンス素子１０１が並列に配列された複数の第２素子群ＥＧ２を有し、第２素子群ＥＧ２がそれぞれ直列に配列されていてもよい。

読出し回路ＲＣは、例えば、記憶素子１００の電位がリファレンス領域ＲＡの電位より高い場合を「１」とし、記憶素子１００の電位がリファレンス領域ＲＡの電位より低い場合を「０」とする。磁気メモリ２００は、リファレンスに対する比較によりデータを読み出すことで、記憶素子１００のそれぞれの具体的な値を読み出す必要がなく、高速でデータを読み出すことができる。

第１実施形態にかかる磁気メモリ２００は、漏れ磁場Ｈ_Ｌ１を利用し、リファレンス素子１０１の記憶層３１の磁化Ｍ_３１を安定化している。そのため、リファレンス素子１０１の磁化Ｍ_３１が予期せぬ磁化反転することを抑制でき、リファレンスが変動することを抑制できる。すなわち、第１実施形態にかかる磁気メモリ２００は、リファレンスが安定であり、データの信頼性が高い。

ここまで第１実施形態の一例を例示したが、本発明はこの例に限定されるものではない。

例えば、図１０から図１３は、リファレンス素子の直列接続の具体的な構成例である。図１０は、直列接続の第１例であり、第１リファレンス素子の積層体３０と第２リファレンス素子の配線層４０とが配線によって接続されている。図１１は、直列接続の第２例であり、配線層４０の一方の端面と積層体３０の側面とが連続している点が、第１例と異なる。第２例は、第１例より集積性に優れる。図１２は、直列接続の第３例であり、第１リファレンス素子と第２リファレンス素子とで配線層４０を共有している。図１３は、直列接続の第４例であり、配線層４０の端面と積層体３０の側面とが連続している点が、第３例と異なる。第４例は、第３例より集積性に優れる。

また例えば、図１４から図１８は、リファレンス素子の並列接続の具体的な構成例である。図１４は、並列接続の第１例であり、第１リファレンス素子と第２リファレンス素子の積層体３０同士及び配線層４０同士が配線によって接続されている。図１５は、並列接続の第２例であり、配線層４０の一方の端面と積層体３０の側面とが連続している点が、第１例と異なる。図１６は、並列接続の第３例であり、第１リファレンス素子と第２リファレンス素子とで配線層４０を共有している点が、第１例と異なる。図１７は、並列接続の第４例であり、一つの配線層４０の幅方向に二つの積層体３０が並んでいる。第４例は、配線層４０の端部から二つの積層体３０までの距離が等しく、寄生抵抗が等しいため、ノイズが少ない。図１８は、並列接続の第５例であり、一つの配線層４０の幅方向及び長さ方向に積層体３０が行列状に配列している。

また図１９は、第１変形例にかかるリファレンス素子１０１Ａの断面図である。リファレンス素子１０１Ａは、参照層３４の構成がリファレンス素子１０１と異なる。その他の構成は、リファレンス素子１０１と同様であり、説明を省く。

積層体３０Ａは、記憶層３１と参照層３４とスペーサ層３３とを有する。参照層３４は、第１層３４１と第２層３４２と非磁性層３４３とを有する。図１９に示すリファレンス素子１０１Ａは、第１層３４１の膜厚ｔ３が、第２層３４２の膜厚ｔ４より厚い。リファレンス素子１０１Ａの第２層３４２の磁性層の厚みを第１層３４１の磁性層の厚みで割った値は、記憶素子１００（図４参照）の第２層１２２の磁性層の厚みを第１層１２１の磁性層の厚みで割った値より小さい。

漏れ磁場Ｈ_Ｌ２の方向が、図７に示す漏れ磁場Ｈ_Ｌ１と反対である。記憶層３１に印加される漏れ磁場Ｈ_Ｌ２の方向と、記憶層３１の磁化Ｍ_３１の方向とは、略一致するため、記憶層３１の磁化Ｍ_３１の方向も図７の場合と反転している。リファレンス素子１０１Ａは、漏れ磁場Ｈ_Ｌ２により磁化Ｍ_３１の配向方向が安定化しているため、リファレンスが変動しにくい。

第１変形例に係るリファレンス素子１０１Ａは、読出し電流Ｉ_Ｒ２を記憶層３１から参照層３４に向かって流すことが好ましい。この向きに読出し電流Ｉ_Ｒ２を印加すると、記憶層３１に注入されるスピンの向きが記憶層３１の磁化Ｍ_３１の配向方向と一致し、記憶層３１の磁化Ｍ_３１の磁化反転を抑制できる。

また図２０は、第２変形例にかかるリファレンス素子１０１Ｂの断面図である。リファレンス素子１０１Ｂは、磁性層が面内磁化膜である点が、リファレンス素子１０１と異なる。その他の構成は、リファレンス素子１０１と同様であり、説明を省く。

積層体３０Ｂは、記憶層３５と参照層３６とスペーサ層３３とを有する。記憶層３５及び参照層３６は、面内磁化しやすい材料が用いられている。参照層３６は、第１層３６１と第２層３６２と非磁性層３６３とを有する。図２０に示すリファレンス素子１０１Ｂは、第２層３６２の膜厚ｔ４が第１層３６１の膜厚ｔ３より厚い。リファレンス素子１０１Ｂの第２層３６２の磁性層の厚みを第１層３６１の磁性層の厚みで割った値は、記憶素子１００（図４参照）の第２層１２２の磁性層の厚みを第１層１２１の磁性層の厚みで割った値より大きい。

漏れ磁場Ｈ_Ｌ３は、第１層３６１と第２層３６２との間をループするように生じる。記憶層３５に印加される漏れ磁場Ｈ_Ｌ３の方向と、記憶層３５の磁化Ｍ_３５の方向とは、略一致する。記憶層３５の磁化Ｍ_３５は、例えば、－ｘ方向に配向する。リファレンス素子１０１Ｂは、漏れ磁場Ｈ_Ｌ３により磁化Ｍ_３５の配向方向が安定化しているため、リファレンスが変動しにくい。

第２変形例に係るリファレンス素子１０１Ｂは、読出し電流Ｉ_Ｒ３を記憶層３５から参照層３６に向かって流すことが好ましい。この向きに読出し電流Ｉ_Ｒ３を印加すると、記憶層３５に注入されるスピンの向きが記憶層３５の磁化Ｍ_３５の配向方向と一致し、記憶層３５の磁化Ｍ_３５の磁化反転を抑制できる。

また図２１は、第３変形例にかかるリファレンス素子１０１Ｃの断面図である。リファレンス素子１０１Ｃは、磁性層が面内磁化膜であり、参照層３７の構成が、リファレンス素子１０１と異なる。その他の構成は、リファレンス素子１０１と同様であり、説明を省く。

積層体３０Ｃは、記憶層３５と参照層３７とスペーサ層３３とを有する。記憶層３５及び参照層３７は、面内磁化しやすい材料が用いられている。参照層３７は、第１層３７１と第２層３７２と非磁性層３７３とを有する。図２１に示すリファレンス素子１０１Ｃは、第１層３７１の膜厚ｔ３が第２層３７２の膜厚ｔ４より厚い。リファレンス素子１０１Ｃの第２層３７２の磁性層の厚みを第１層３７１の磁性層の厚みで割った値は、記憶素子１００（図４参照）の第２層１２２の磁性層の厚みを第１層１２１の磁性層の厚みで割った値より小さい。

漏れ磁場Ｈ_Ｌ４は、第１層３７１と第２層３７２との間をループするように生じる。記憶層３５に印加される漏れ磁場Ｈ_Ｌ４の方向と、記憶層３５の磁化Ｍ_３５の方向とは、略一致する。記憶層３５の磁化Ｍ_３５の方向は、図２０の場合と反転しており、例えば、＋ｘ方向である。リファレンス素子１０１Ｃは、漏れ磁場Ｈ_Ｌ４により磁化Ｍ_３５の配向方向が安定化しているため、リファレンスが変動しにくい。

第３変形例に係るリファレンス素子１０１Ｃは、読出し電流Ｉ_Ｒ４を参照層３７から記憶層３５に向かって流すことが好ましい。この向きに読出し電流Ｉ_Ｒ４を印加すると、記憶層３５に注入されるスピンの向きが記憶層３５の磁化Ｍ_３５の配向方向と一致し、記憶層３５の磁化Ｍ_３５の磁化反転を抑制できる。

１０、３０、３０Ａ、３０Ｂ、３０Ｃ 積層体
１１、３１、３５ 記憶層
１２、３２、３６、３７ 参照層
１３、３３ スペーサ層
２０、４０ 配線層
５１、５２ 導電層
１００ 記憶素子
１０１、１０１Ａ、１０１Ｂ、１０１Ｃ リファレンス素子
２００ 磁気メモリ
３２１、３４１、３６１、３７１ 第１層
３２２、３４２、３６２、３７２ 第２層
３２３、３４３、３６３、３７３ 非磁性層
ＣＬ 共通配線
ＣＴｒ 共通トランジスタ
ＥＧ１ 第１素子群
ＥＧ２ 第２素子群
ＦＭ 磁性層
Ｈ_Ｌ１、Ｈ_Ｌ２、Ｈ_Ｌ３、Ｈ_Ｌ４ 漏れ磁場
Ｉ_Ｒ１、Ｉ_Ｒ２、Ｉ_Ｒ３、Ｉ_Ｒ４ 読出し電流
Ｌ１０ａ、Ｌ３０ａ 最大幅
ＭＡ アレイ領域
Ｐ 電源
ＰＣ 周辺回路領域
ＲＡ リファレンス領域
ＲＣ 読出し回路
ＲＬ 読出し配線
ＲＴｒ 読出し路トランジスタ
ＳＡ センスアンプ
ＷＣ 書き込み回路
ＷＬ 書き込み配線
ＷＴｒ 書き込みトランジスタ

Claims (15)

1. 記憶素子を含むアレイ領域と、
   リファレンス素子を含むリファレンス領域と、
   前記アレイ領域と前記リファレンス領域とに接続され、前記アレイ領域からの信号と前記リファレンス領域からの信号とを比較する読出し回路と、を備え、
   前記記憶素子と前記リファレンス素子とはそれぞれ、強磁性体を含む記憶層と、強磁性体を含む参照層と、前記記憶層と前記参照層との間にあるスペーサ層と、を備え、
   前記参照層は、前記記憶層に近い側から順に、第１層と非磁性層と第２層とを有し、
   前記リファレンス素子と前記記憶素子とは、前記第２層における磁性層の厚みの合計と前記第１層における磁性層の厚みの合計との比が異なり、
   前記記憶層及び前記参照層の磁化容易軸が積層方向と交差する面内方向であり、
   前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記記憶素子よりも前記リファレンス素子の方が大きく、
   データの読出す際に、前記リファレンス素子は、読出し電流が前記記憶層から前記参照層に向かって流れる、磁気メモリ。
2. 記憶素子を含むアレイ領域と、
   リファレンス素子を含むリファレンス領域と、
   前記アレイ領域と前記リファレンス領域とに接続され、前記アレイ領域からの信号と前記リファレンス領域からの信号とを比較する読出し回路と、を備え、
   前記記憶素子と前記リファレンス素子とはそれぞれ、強磁性体を含む記憶層と、強磁性体を含む参照層と、前記記憶層と前記参照層との間にあるスペーサ層と、を備え、
   前記参照層は、前記記憶層に近い側から順に、第１層と非磁性層と第２層とを有し、
   前記リファレンス素子と前記記憶素子とは、前記第２層における磁性層の厚みの合計と前記第１層における磁性層の厚みの合計との比が異なり、
   前記記憶層及び前記参照層の磁化容易軸が積層方向と交差する面内方向であり、
   前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記リファレンス素子よりも前記記憶素子の方が大きく、
   データの読出す際に、前記リファレンス素子は、読出し電流が前記参照層から前記記憶層に向かって流れる、磁気メモリ。
3. 記憶素子を含むアレイ領域と、
   リファレンス素子を含むリファレンス領域と、
   前記アレイ領域と前記リファレンス領域とに接続され、前記アレイ領域からの信号と前記リファレンス領域からの信号とを比較する読出し回路と、を備え、
   前記記憶素子と前記リファレンス素子とはそれぞれ、強磁性体を含む記憶層と、強磁性体を含む参照層と、前記記憶層と前記参照層との間にあるスペーサ層と、を備え、
   前記参照層は、前記記憶層に近い側から順に、第１層と非磁性層と第２層とを有し、
   前記リファレンス素子と前記記憶素子とは、前記第２層における磁性層の厚みの合計と前記第１層における磁性層の厚みの合計との比が異なり、
   前記アレイ領域と前記リファレンス領域とはそれぞれ電源に接続され、
   前記リファレンス領域に印加される読み出し電圧は、前記アレイ領域に印加される読み出し電圧より高い、磁気メモリ。
4. 記憶素子を含むアレイ領域と、
   リファレンス素子を含むリファレンス領域と、
   前記アレイ領域と前記リファレンス領域とに接続され、前記アレイ領域からの信号と前記リファレンス領域からの信号とを比較する読出し回路と、を備え、
   前記記憶素子と前記リファレンス素子とはそれぞれ、配線層と、積層体と、を備え、
   前記積層体は、前記配線層の上に積層されており、
   前記積層体は、強磁性体を含む記憶層と、強磁性体を含む参照層と、前記記憶層と前記参照層との間にあるスペーサ層と、を備え、
   前記記憶層は、前記参照層より前記配線層の近くにあり、
   前記積層体の積層方向の抵抗値は、前記配線層から前記積層体にスピンが注入されることで変化し、
   前記リファレンス素子の配線層には、複数の前記積層体が積層されており、
   前記参照層は、前記記憶層に近い側から順に、第１層と非磁性層と第２層とを有し、
   前記リファレンス素子と前記記憶素子とは、前記第２層における磁性層の厚みの合計と前記第１層における磁性層の厚みの合計との比が異なる、磁気メモリ。
5. 前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記記憶素子よりも前記リファレンス素子の方が大きい、請求項３または４に記載の磁気メモリ。
6. 前記アレイ領域と前記リファレンス領域とはそれぞれ電源に接続され、
   前記リファレンス領域に印加される読み出し電圧は、前記アレイ領域に印加される読み出し電圧より高い、請求項１、２、４のいずれか一項に記載の磁気メモリ。
7. 前記記憶層及び前記参照層の磁化容易軸が積層方向であり、
   前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記記憶素子よりも前記リファレンス素子の方が大きく、
   データの読出す際に、前記リファレンス素子は、読出し電流が前記参照層から前記記憶層に向かって流れる、請求項３または４に記載の磁気メモリ。
8. 前記記憶層及び前記参照層の磁化容易軸が積層方向であり、
   前記第２層の磁性層の厚みを前記第１層の磁性層の厚みで割った値は、前記リファレンス素子よりも前記記憶素子の方が大きく、
   データの読出す際に、前記リファレンス素子は、読出し電流が前記記憶層から前記参照層に向かって流れる、請求項３または４に記載の磁気メモリ。
9. 前記記憶素子と前記リファレンス素子とはそれぞれ、前記記憶層の前記スペーサ層と反対側に、配線層を有し、
   前記リファレンス素子における前記配線層の幅は、前記記憶素子における前記配線層の幅より広い、請求項１～８のいずれか一項に記載の磁気メモリ。
10. 前記リファレンス素子の前記参照層からの漏れ磁場が、前記リファレンス素子の前記記憶層の保磁力よりも大きい、請求項１～９のいずれか一項に記載の磁気メモリ。
11. 積層方向から見た平面視において、前記リファレンス素子の記憶層の最大幅は、前記記憶素子の記憶層の最大幅より広い、請求項１～１０のいずれか一項に記載の磁気メモリ。
12. 積層方向から見た平面視において、前記リファレンス素子の記憶層の最大幅は、２０ｎｍより大きい、請求項１～１１のいずれか一項に記載の磁気メモリ。
13. 積層方向から見た平面視において、前記記憶素子の記憶層の最大幅は、２０ｎｍ以下である、請求項１～１２のいずれか一項に記載の磁気メモリ。
14. 前記リファレンス領域は、複数のリファレンス素子を有し、
    前記リファレンス領域は、複数のリファレンス素子が直列に配列された複数の第１素子群を有し、
    前記複数の第１素子群は、それぞれ並列に配列されている、請求項１～１３のいずれか一項に記載の磁気メモリ。
15. 前記リファレンス領域は、複数のリファレンス素子を有し、
    前記リファレンス領域は、複数のリファレンス素子が並列に配列された複数の第２素子群を有し、
    前記複数の第２素子群は、それぞれ直列に配列されている、請求項１～１４のいずれか一項に記載の磁気メモリ。

Images