Nothing Special   »   [go: up one dir, main page]

JP7428595B2 - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP7428595B2
JP7428595B2 JP2020099711A JP2020099711A JP7428595B2 JP 7428595 B2 JP7428595 B2 JP 7428595B2 JP 2020099711 A JP2020099711 A JP 2020099711A JP 2020099711 A JP2020099711 A JP 2020099711A JP 7428595 B2 JP7428595 B2 JP 7428595B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor element
semiconductor device
thickness
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020099711A
Other languages
English (en)
Other versions
JP2021193720A (ja
Inventor
靖 池田
佑輔 高木
裕二朗 金子
祥太 船戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Priority to JP2020099711A priority Critical patent/JP7428595B2/ja
Priority to US17/928,724 priority patent/US20230298983A1/en
Priority to DE112021002196.6T priority patent/DE112021002196T5/de
Priority to PCT/JP2021/007461 priority patent/WO2021250947A1/ja
Priority to CN202180040316.1A priority patent/CN115702482A/zh
Publication of JP2021193720A publication Critical patent/JP2021193720A/ja
Application granted granted Critical
Publication of JP7428595B2 publication Critical patent/JP7428595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置、および半導体装置の製造方法に関する。
交流電力と直流電力とを相互に変換するインバータには半導体装置が用いられる。例えば、車載用のインバータでは、RoHS指令やELV指令により鉛の使用が規制されているため、これまでSn-3Ag-0.5Cu(mass%)を主とした鉛フリーはんだの使用が進められている。
インバータに用いられる半導体装置は、小型化・軽量化のための高パワー密度が潮流となっており、半導体素子の両面と導体とをはんだ接合して半導体素子の両面からの放熱性を高めたり、半導体素子と導体との接合部の保証温度を高温にして多くの電流を流せるようにする等の要求がある。
一方で、車載用の半導体素子は１０mm×１０mmを超える面積を有し、約１００μmと厚さが薄いため、両面をはんだ接合すると、半導体素子の片面だけをはんだ接合する場合と比較して応力の緩和ができないため、半導体素子が割れやすい。また、半導体素子の接合部が１５０℃までの温度であれば、Sn-3Ag-0.5Cuはんだでも信頼性を確保できるが、１７５℃まで上昇するとはんだと導体の界面反応が速くなるため、接合部界面に劣化が生じやすくなる。
図１（Ａ）～図１（Ｃ）は、高温下におけるSn系はんだの劣化の模式図である。図１（Ａ）に示すように、一例として、Sn系はんだ１をNiめっき３を施した導体（Cu）２の上に配置する。高温下において、Sn系はんだ１とNiめっき３との間の界面反応が進むと、図１（Ｂ）に示すように、Niめっき３の層が薄くなり、接合部界面にNi-Sn系化合物４のような脆い金属間化合物が形成される。さらに、図１（Ｃ）に示すように、Niめっき３の層が消失し、接合部界面にNi-Sn系化合物４やCu-Sn系化合物５のような脆い金属間化合物が更に厚く成長し、ボイド６が生成され、体積変化が生じる。このため、接合強度の低下や熱抵抗の増加等に繋がる接合部界面の劣化を引き起こす。
特許文献１には、耐熱性２００℃の接続方法として、室温から２００℃においてCu6Sn5相を含有するSn系はんだとNi系めっきを組合せることで界面反応を抑制させ、２００℃以上の耐熱性をもつ半導体装置が記載されている。
特開２０１４－１２３７４５号公報
特許文献１に記載の装置では、半導体素子の接合面積を大きくして、且つ半導体素子の両面を接合する構造にした場合には、半導体素子に発生する応力が大きくなり、半導体素子とはんだの接合部界面に厚い金属間化合物が形成され、半導体素子が割れやすくなる。
本発明の半導体装置は、半導体素子と、前記半導体素子の第一の面とSn-Cu系はんだを介して接合された第一の導体と、前記半導体素子の第二の面とSn-Ag-Cu系はんだを介して接合された第二の導体と、を備えた半導体装置において、前記第一の導体の前記Sn-Cu系はんだと対向する面と、前記第二の導体の前記Sn-Ag-Cu系はんだと対向する面と、前記半導体素子の前記第一の面および前記第二の面とに、Ni系めっき層がそれぞれ形成され、前記Ni系めっき層と前記Sn-Cu系はんだとの界面、および前記Ni系めっき層と前記Sn-Ag-Cu系はんだとの界面には、(Cu、Ni)6Sn5からなり１．２～４．０μmの層厚を有する界面反応抑制層がそれぞれ形成されている。
本発明の半導体装置の製造方法は、コレクタ側のリードフレームにNiめっき層を形成し、前記Niめっき層の上に、Cu部材を配合したCu含有率が１．５mass%以上のSn-Ag-Cu系はんだを供給して半導体素子を接合し、前記半導体素子の上にCu含有率が１．５mass%以上のSn-Cu系はんだを供給し、Niめっき層の上にCuめっきを施したエミッタ側のリードフレームを接合する。
本発明の半導体装置の製造方法は、コレクタ側のリードフレームにNiめっき層を形成し、前記Niめっき層の上にCuめっきを形成し、前記Cuめっきの上にCu含有率が１．５mass%以上のSn-Ag-Cu系はんだを供給して半導体素子を接合し、前記半導体素子の上にCu含有率が１．５mass%以上のSn-Cu系はんだを供給し、Niめっき層の上にCuめっきを施したエミッタ側のリードフレームを接合する。
本発明によれば、はんだとの接合部界面の劣化を抑制し、半導体素子の割れを防止できる。
（Ａ）～（Ｃ）高温下におけるSn系はんだの劣化の模式図である。 第１の実施形態に係る半導体装置の断面図である。 第１の実施形態に係る半導体装置の設定値を示す表である。 （Ａ）（Ｂ）半導体素子のAl電極に発生するクラックの模式図である。 界面反応抑制層の厚さの定義を説明する断面図である。 界面反応抑制層の厚さと消失するNiめっき層の厚さの関係を示すグラフである。 半導体装置の断面による半導体素子の割れの模式図である。 第２の実施形態に係る半導体装置の断面図である。 第２の実施形態に係る半導体装置の設定値を示す表である。 比較例に係る半導体装置の試験を示す表である。
以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
［第１の実施形態]
図２は、本実施形態に係る半導体装置の断面図である。
図２に示すように、コレクタ側の導体であるリードフレーム１２にNiめっき層１７を形成する。なお、Niめっき層１７は、粗化Niめっき層１６を有するCu製のリードフレーム１２のはんだ搭載面をレーザ処理し、平滑なNiめっき面とする。Niめっき層１７のはんだ搭載面に、Sn-Ag-Cu系はんだ１５を供給してNi-Pめっき１８を含む電極を有する半導体素子１３の一面を接合する。Ni-Pめっき１８を含む電極を有する半導体素子１３の他面にSn-Cu系はんだ１４を供給し、Niめっき層１７を施したエミッタ側の導体であるリードフレーム１１を接合する。
なお、エミッタ側のリードフレーム１１は、事前に酸化処理を行い、はんだ接合面のみをレーザ処理して酸化膜を除去すると共に、Niめっき層１７のはんだ搭載面を平滑に加工しておく。これにより、Sn-Cu系はんだ１４の濡れ上がりを防止できる。エミッタ側のリードフレーム１１まで接合した後、半導体素子１３のゲート電極にワイヤボンディングを施し、モールド樹脂１９で封止する。以下、図示は省略するが、モールド樹脂１９で封止後、露出したリードフレーム１１およびリードフレーム１２にそれぞれ絶縁樹脂を介して冷却用のピンフィンを接合する。すなわち、本実施形態は両面冷却型の半導体装置である。
図２に示す半導体装置において、はんだ接合されるはんだ搭載面のNiめっき層１７については、既に述べたように、はんだの濡れを確保しやすい平滑なNiめっきとし、一方、リードフレーム１１、１２とモールド樹脂１９が接する部分のNi系めっき層を粗化Niめっき層１６とすることで、リードフレーム１１、１２とモールド樹脂１９との密着強度を向上することができ、信頼性を確保することができる。また、エミッタ側のリードフレーム１１のNiめっき層１７を強制的に酸化しておくことで、エミッタ側のはんだ接合時にSn系はんだ１４がリードフレーム１１に濡れ上がることを防止でき、所望のはんだ厚さに制御することが容易になる。濡れ上がりを防止できれば、リードフレーム１１の粗化Ni系めっき層１６とモールド樹脂１９の接触する面積が増えるのでより高い信頼性を得ることができる。
以上のようにして製造した半導体装置をインバータとして組み込んで通電すると高温となる。高温下において、半導体装置は、図２に示すように、Ni系めっき層１７とSn-Cu系はんだ１４およびSn-Ag-Cu系はんだ１５（Sn-Cu系はんだ１４およびSn-Ag-Cu系はんだ１５を総称してSn系はんだと称する）との界面には、(Cu、Ni)6Sn5からなり１．２～４．０μmの層厚を有する界面反応抑制層８が形成される。なお、界面反応抑制層８の層厚は、より好ましくは１．４～３．２μmである。
エミッタ側のはんだ接合部３０は、Sn-Cu系はんだ１４と界面反応抑制層８とにより構成される。コレクタ側のはんだ接合部３１は、Sn-Ag-Cu系はんだ１５と界面反応抑制層８とにより構成される。
図３は、本実施形態に係る半導体装置の試験例を示す表である。
図３に示すように、試験例１～試験例６のそれぞれについて、エミッタ側のはんだ接合部３０におけるSn-Cu系はんだ１４の組成３０１、はんだ接合部３０の厚さ３０２、界面反応抑制層８の厚さ３０３の設定値を記載した。さらに試験例１～試験例６のそれぞれについて、コレクタ側のはんだ接合部３１におけるSn-Ag-Cu系はんだ１５の組成３１１、はんだ接合部３１の厚さ３１２、界面反応抑制層８の厚さ３１３の設定値を記載した。さらに試験例１～試験例６のそれぞれについて、接合信頼性における１７５℃の高温保持試験３２１、パワーサイクル試験３２２の結果を記載した。
例えば、試験例１では、Sn-Cu系はんだ１４の組成３０１はSn-2Cu、はんだ接合部３０の厚さ３０２は１２０～２００μm、界面反応抑制層８の厚さ３０３は１．２μm、Sn-Ag-Cu系はんだ１５の組成３１１はSn-3Ag-2Cu、はんだ接合部３１の厚さ３１２は７０～１００μm、界面反応抑制層８の厚さ３１３は１．２μm、１７５℃の高温保持試験３２１は良好（○）、パワーサイクル試験３２２は良好（○）である。
１７５℃の高温保持試験３２１は、１７５℃の高温状態で１０００時間保持した試験である。パワーサイクル試験３２２は、１７５℃～７５℃の条件で５００００サイクルの試験である。その結果、試験後にもエミッタ-コレクタ間の電圧変化において所望の電気特性を維持した場合は○、電気特性が劣化した場合は×と判定した。評価は試験例１～試験例６の各例について３個ずつ半導体装置を評価した。その結果、図３に示すように試験例１～試験例６の何れにおいても半導体素子１３の電気特性は劣化しなかった。
図３の試験例１～試験例６に示すように、半導体装置は、エミッタ側のはんだ接合部３０の厚さ３０２は１２０～２００μm、コレクタ側のはんだ接合部３１の厚さ３１２は７０～１００μmである。すなわち、エミッタ側のはんだ接合部３０はコレクタ側のはんだ接合部３１よりも厚い。これにより、半導体素子１３を繰り返しオン/オフさせた場合に生じる発熱と冷却の差に起因する半導体素子１３の割れや、はんだ層中に生じるクラックやクリープボイドを抑制することができる。
また、図３の試験例１～試験例６に示すように、エミッタ側のSn-Cu系はんだ１４は、Cu含有率２mass%以上であり、Agを含まない。コレクタ側のSn-Ag-Cu系はんだ１５は、Cu含有率２mass%以上であり、Agを２～４mass%含む。コレクタ側のSn-Ag-Cu系はんだ１５のCu含有率を２mass%以上、Agを２～４mass%含有することにより、Sn-Ag-Cu系はんだ１５の強度を向上することができ、Sn-Ag-Cu系はんだ１５へのクラック進展を抑制できる。Sn-Ag-Cu系はんだ１５のCu含有率を５mass%以上にした場合には、より高い高温下においても接合部界面の安定性を得ることができる。
図４（Ａ）、図４（Ｂ）は、半導体素子１３のAl電極２２に発生するクラックの模式図である。図４（Ａ）は、信頼性が得られない場合に半導体素子１３のAl電極２２に発生するクラックをその拡大図とともに示す。図４（Ｂ）は、信頼性が得られた場合に半導体素子１３のAl電極２２にクラックが発生していないことをその拡大図とともに示す。
図４（Ａ）に示すように、半導体素子１３の両面をSn系はんだ１４でリードフレーム１１、１２を接合した半導体素子１３の構造において、半導体素子１３のAl電極２２にクラックＣが発生する場合がある。上述のように、図３の試験例１～試験例６では、エミッタ側のSn-Cu系はんだ１４の組成３０１はCu含有率２mass%以上であり、Agを含有しない。これにより、図４（Ｂ）のように半導体素子１３の上面に形成されたAl電極２２へクラックが発生することを抑制できる。
図５は、界面反応抑制層８の厚さの定義を説明する断面図である。
Sn系はんだ１をNiめっき３を施した導体（Cu）２の上に配置する。上述したように高温下において、Sn系はんだ１とNiめっき３との間の界面反応が進み、(Cu、Ni)6Sn5 よりなる界面反応抑制層８が形成される。ここで、界面反応抑制層８は凹凸があるため、界面反応抑制層８の厚さは、図５に示すようにNiめっき３上に形成した(Cu、Ni)6Sn5の凹凸をならしたときの平均厚さと定義する。図３に示した界面反応抑制層８の厚さ３０３、３１３はこの定義に基づく。
図６は、界面反応抑制層８の厚さと消失するNiめっき層１７の厚さの関係を示すグラフである。図６の横軸は(Cu、Ni)6Sn5よりなる界面反応抑制層８の厚さを、縦軸は１７５℃を１０００時間保持した後に消失するNiめっき層１７の厚さを示す。
半導体素子１３および接合されるリードフレーム（導体）１１、１２にNi系めっきを施すことでCu無垢のリードフレームに比べて、１７５℃で高温保持されても界面反応を遅延化できる。そして、図６に示すように、界面反応抑制層８の厚さが約１．２μm以下であれば、１７５℃を１０００時間保持した後に消失するNiめっき層１７は大きくなり、Niめっき層１７が消失する可能性が高くなる。一方、Niめっき層１７上に(Cu、Ni)6Sn5からなり１．２～４．０μmの層厚、より好ましくは１．４～３．２μmの層厚を有する界面反応抑制層８を形成することで、図６に示すように、消失するNiめっき層１７は小さく、１７５℃の高温下において効果的に界面反応を抑制することができる。
図７は、半導体装置の断面による半導体素子１３の割れの模式図である。
界面反応抑制層８を４．０μm以上にすると、さらに効果的に界面反応を抑制できるが、図７に示すように、半導体素子１３の両面をSn系はんだ１４でリードフレーム１１、１２を接合した半導体素子１３の構造において、半導体素子１３の割れ７が生じる可能性がある。したがって、界面反応抑制層８の厚さ１．２～４．０μm、より好ましくは１．４～３．２μmとすることにより、半導体素子１３の割れ７を防ぎ、且つ界面反応を抑制することができる。
［第２の実施形態]
図８は、第２の実施形態に係る半導体装置の断面図である。図２に示す第１の実施形態と同一の個所には同一の符号を附してその説明を省略する。
本実施形態では、Sn-Cu系はんだ１４もしくはSn-Ag-Cu系はんだ１５の少なくとも一方にCu部材２０を配合する。Cu部材２０は、例えば、Cu粉ペースト、Cu粉とはんだ粉の混合ペースト、もしくはCuワイヤである。これにより、接合時にSn-Cu系はんだ１４もしくはSn-Ag-Cu系はんだ１５の中にCuを拡散させることができ、エミッタ側のはんだ接合部３０もしくはコレクタ側のはんだ接合部３１に所望の厚さで(Cu、Ni)6Sn5からなる界面反応抑制層８を容易に形成することができる。
図８に示すように、粗化Niめっき層１６を有するCu製導体であるリードフレーム１２のはんだ搭載面をレーザ処理し平滑なNiめっき層１７を形成する。Niめっき層１７の上にCu部材２０である直径１５μmのCu粉とSn粉と溶剤からなるペースト材を所望の量供給する。その後、はんだ搭載位置にコレクタ側のSn系はんだ１５を供給する。その上にNi-Pめっき１８を含む電極を有する半導体素子１３を搭載し接合する。これにより、Cu粉からはんだ中にCuが拡散し、接合部界面に形成される(Cu、Ni)6Sn5からなる界面反応抑制層８の形成が容易になる。なお、Cu部材２０の周囲には(Cu、Ni)6Sn5化合物２１が形成される。更に接合した半導体素子１３上面のNi-Pめっき１８を含む電極上にSn系はんだ１４を供給する。もしくは、はんだの供給前にCu部材２０である直径１５μmのCu粉とSn粉と溶剤からなるペースト材を所望の量供給しておく。そこに、粗化Niめっき層１６を有するCu製のリードフレーム１１を接合する。
エミッタ側のリードフレーム１１は、事前に酸化処理を行いはんだ接合面のみをレーザ処理し酸化膜を除去すると同時にNiめっき層１７の面を平滑に加工しておく。これにより、はんだの濡れ上がりを防止できる。エミッタ側のリードフレーム１１まで搭載した後、半導体素子１３のゲート電極にワイヤボンディングをした後、モールド樹脂１９で封止する。以下、図示は省略するが、モールド樹脂１９で封止後、露出したリードフレーム１１およびリードフレーム１２にそれぞれ絶縁樹脂を介して冷却用のピンフィンを接合する。すなわち、本実施形態は両面冷却型の半導体装置である。
図８の例では、コレクタ側のリードフレーム１２にNiめっき層１７を形成し、Niめっき層１７の上に、Cu部材２０を配合したCu含有率が１．５mass%以上のSn-Ag-Cu系はんだ１５を供給して半導体素子１３を接合する。そして、半導体素子１３の上にCu含有率が１．５mass%以上のSn-Cu系はんだ１４を供給し、Niめっき層１７の上にCuめっきを施したエミッタ側のリードフレーム１１を接合する。なお、Cu部材２０を配合したCu含有率が１．５mass%以上のSn-Ag-Cu系はんだ１５を用いる例を説明したが、Cu部材２０を配合しなくてもよい。この場合は、Cu部材２０の替りに、Niめっき層１７の上にCuめっきを形成する。
以上のようにして製造した半導体装置をインバータとして組み込んで通電すると高温となる。高温下において、半導体装置は、図８に示すように、Ni系めっき層１７とSn-Cu系はんだ１４およびSn-Ag-Cu系はんだ１５（Sn-Cu系はんだ１４およびSn-Ag-Cu系はんだ１５を総称してSn系はんだと称する）との界面には、(Cu、Ni)6Sn5からなり１．２～４．０μmの層厚を有する界面反応抑制層８が形成される。なお、界面反応抑制層８の層厚は、より好ましくは１．４～３．２μmである。
図９は、本実施形態に係る半導体装置の試験例を示す表である。
図９に示すように、試験例７、試験例８のそれぞれについて、図３と同様に、エミッタ側のはんだ接合部３０におけるSn-Cu系はんだ１４の組成３０１、はんだ接合部３０の厚さ３０２、界面反応抑制層８の厚さ３０３を、コレクタ側のはんだ接合部３１におけるSn-Ag-Cu系はんだ１５の組成３１１、はんだ接合部３１の厚さ３１２、界面反応抑制層８の厚さ３１３の設定値を記載した。さらに試験例７、試験例８のそれぞれについて、接合信頼性における１７５℃高温保持試験３２１、パワーサイクル試験３２２の結果を記載した。
例えば、試験例７では、Sn-Cu系はんだ１４の組成３０１はSn-2Cu、はんだ接合部３０の厚さ３０２は１２０～２００μm、界面反応抑制層８の厚さ３０３は１．８μm、Sn-Ag-Cu系はんだ１５の組成３１１はSn-3Ag-2Cu+Cu部材、はんだ接合部３１の厚さ３１２は７０～１００μm、界面反応抑制層８の厚さ３１３は２．５μm、１７５℃の高温保持試験３２１は良好（○）、パワーサイクル試験３２２は良好（○）である。
試験例８では、Sn-Cu系はんだ１４の組成３０１はSn-2Cu+Cu部材、はんだ接合部３０の厚さ３０２は１２０～２００μm、界面反応抑制層８の厚さ３０３は２．８μm、Sn-Ag-Cu系はんだ１５の組成３１１はSn-3Ag-2Cu+Cu部材、はんだ接合部３１の厚さ３１２は７０～１００μm、界面反応抑制層８の厚さ３１３は２．５μm、１７５℃の高温保持試験３２１は良好（○）、パワーサイクル試験３２２は良好（○）である。
１７５℃の高温保持試験３２１は、１７５℃の高温状態で１０００時間保持した試験である。パワーサイクル試験３２２は、１７５℃～７５℃の条件で５００００サイクルの試験である。その結果、試験後にもエミッタ-コレクタ間の電圧変化において所望の電気特性を維持した場合は○、電気特性が劣化した場合は×と判定した。評価は試験例７、試験例８の各例について３個ずつ半導体装置を評価した。その結果、図９に示すように試験例７、試験例８の何れにおいても半導体素子１３の電気特性は劣化しなかった。
コレクタ側のリードフレーム１２にCu部材２０を配合することで、Sn-Ag-Cu系はんだ１５を供給し半導体素子１３を接合する際にはんだ中にCuが拡散し、半導体素子１３とリードフレーム１２のNi系めっき層１７上に(Cu、Ni)6Sn5よりなる所望の厚さの界面反応抑制層８を容易に形成することができる。また、半導体素子１３上にCu部材２０を配合したエミッタ側のリードフレーム１１をSn-Cu系はんだ１４で接合することで、半導体素子１３とリードフレーム１１上のNi系めっき層１７に所望の厚さの界面反応抑制層８を容易に形成することができる。Cu部材２０は、Cu粒子の含まれるペーストであると効率的にはんだ中にCuを拡散することができ、界面反応抑制層８を速やかに形成できる。
また、Cu部材２０を用いずに、コレクタ側およびエミッタ側のリードフレーム１２、１１のNiめっき層１７上にCuめっきをしておくことで、Cuめっきをはんだと完全に反応させる。すなわち、はんだで接合する際にCuめっきからCuがはんだの中に拡散し、半導体素子１３のNiめっき層１７上に所望の厚さの界面反応抑制層８を容易に形成することができる。
［比較例]
図１０は、比較例に係る半導体装置の試験を示す表である。比較例は本実施形態によらない半導体装置である。
図１０に示すように、比較例１～比較例５のそれぞれについて、図３と同様に、エミッタ側のはんだ接合部３０におけるSn-Cu系はんだ１４の組成３０１、はんだ接合部３０の厚さ３０２、界面反応抑制層８の厚さ３０３を、コレクタ側のはんだ接合部３１におけるSn-Ag-Cu系はんだ１５の組成３１１、はんだ接合部３１の厚さ３１２、界面反応抑制層８の厚さ３１３の設定値を記載した。さらに比較例１～比較例５のそれぞれについて、接合信頼性における１７５℃の高温保持試験３２１、パワーサイクル試験３２２の結果を記載した。
例えば、比較例１では、Sn-Cu系はんだ１４の組成３０１はSn-3Ag-0.5Cu、はんだ接合部３０の厚さ３０２は１２０～２００μm、界面反応抑制層８の厚さ３０３は１．０μm、Sn-Ag-Cu系はんだ１５の組成３１１はSn-3Ag-0.5Cu、はんだ接合部３１の厚さ３１２は７０～１００μm、界面反応抑制層８の厚さ３１３は０．８μm、１７５℃の高温保持試験３２１は不可（×）、パワーサイクル試験３２２は不可（×）である。
比較例１、２は、高温保持試験およびパワーサイクル試験ともに×となった。これは、接合部界面に形成される(Cu、Ni)6Sn5からなる界面反応抑制層が十分な厚さに形成されていないため、接合部界面が劣化したことに起因する。
比較例３は、パワーサイクル試験は○となったが、高温保持試験は×となった、これは、比較例１、２に比べると、接合部界面に形成される(Cu、Ni)6Sn5からなる界面反応抑制層は厚かったものの、十分な厚さで形成していないため、接合部界面が劣化したと考えられる。
比較例４、５は、接合部界面に形成される(Cu、Ni)6Sn5からなる界面反応抑制層が十分に形成されていたため、高温保持試験は〇となった。一方、パワーサイクル試験においては、ともに×となった。比較例４では、界面反応抑制層が厚く形成したことで、半導体素子１３への応力が高くなり、半導体素子１３の割れが生じた。一方、比較例５では、エミッタ側のSn系はんだにAgが含まれてはんだが硬いことで、半導体素子１３のAl電極２２にクラックが進展していた。
本実施形態に先立って、Cuの含有率が3～7%のSn-Cuはんだを２元系はんだでNi系メタライズを有する部材を接合することを考えたが、１０mm×１０mmを超える面積で約１００μm厚の半導体素子１３の上下両面を接合する構造の場合、本実施形態によらない半導体装置では高温下における接合部界面の劣化抑制と半導体素子１３の割れ抑制を両立できないことが判明した。
一般に、半導体素子１３の接合面積が大きくなると半導体素子１３に発生する応力が大きくなる。また、半導体素子１３とはんだの接合部界面に(Cu、Ni)6Sn5からなる金属間化合物が厚く形成されるため、より半導体素子１３が割れやすくなる。
本実施形態によれば、高温下における接合部界面の劣化抑制と半導体素子１３の割れ抑制を両立するために、接合部界面に形成される(Cu、Ni)6Sn5よりなる界面反応抑制層の厚さを適正な厚さに設定することができる。その結果、１０mm×１０mmを超える面積で約１００μm厚の半導体素子１３の両面をSn系はんだで接合した半導体装置において、１７５℃の高温下でも接合部界面の劣化および半導体素子１３の割れを抑制できる。
以上説明した実施形態によれば、次の作用効果が得られる。
（１）半導体装置は、半導体素子１３と、半導体素子１３の第一の面および第二の面とSn系はんだ１５、１６を介してそれぞれ接合される第一の導体（エミッタ側のリードフレーム１１)および第二の導体（コレクタ側のリードフレーム１２）と、を備えた半導体装置において、第一の導体および第二の導体のSn系はんだ１５、１６と対向する面、並びに半導体素子１３の第一の面および第二の面に、Ni系めっき層１７が形成され、Ni系めっき層１７とSn系はんだ１５、１６との界面には、(Cu、Ni)6Sn5からなり１．２～４．０μmの層厚を有する界面反応抑制層８が形成される。これにより、はんだとの接合部界面の劣化を抑制し、半導体素子の割れを防止できる。
（２）半導体装置の製造方法は、コレクタ側のリードフレーム１２にNiめっき層１７を形成し、Niめっき層１７の上に、Cu部材２０を配合したCu含有率が１．５mass%以上のSn-Ag-Cu系はんだを供給して半導体素子１３を接合し、半導体素子１３の上にCu含有率が１．５mass%以上のSn-Cu系はんだを供給し、Niめっき層１７の上にCuめっきを施したエミッタ側のリードフレーム１１を接合する。これにより、はんだとの接合部界面の劣化を抑制し、半導体素子の割れを防止できる。
（３）半導体装置の製造方法は、コレクタ側のリードフレーム１２にNiめっき層１７を形成し、Niめっき層１７の上にCuめっきを形成し、Cuめっきの上にCu含有率が１．５mass%以上のSn-Ag-Cu系はんだを供給して半導体素子１３を接合し、半導体素子１３の上にCu含有率が１．５mass%以上のSn-Cu系はんだを供給し、Niめっき層１７の上にCuめっきを施したエミッタ側のリードフレーム１１を接合する。これにより、はんだとの接合部界面の劣化を抑制し、半導体素子の割れを防止できる。
本発明は、上述の実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、上述の各実施形態を組み合わせた構成としてもよい。
１・・・Sn系はんだ、２・・・導体(Cu)、３・・・Niめっき、４・・・Ni-Sn系化合物、５・・・Cu-Sn系化合物、６・・・ボイド、７・・・半導体素子割れ、８・・・界面反応抑制層、１１・・・エミッタ側のリードフレーム、１２・・・コレクタ側のリードフレーム、１３・・・半導体素子、１４・・・エミッタ側のSn系はんだ、１５・・・コレクタ側のSn系はんだ、１６・・・粗化Niめっき層、１７・・・Niめっき層、１８・・・Ni-Pめっき、１９・・・モールド樹脂、２０・・・Cu部材、２１・・・(Cu、Ni)6Sn5化合物、２２・・・Al電極、３０・・・エミッタ側のはんだ接合部、３１・・・コレクタ側のはんだ接合部。

Claims (9)

  1. 半導体素子と、
    前記半導体素子の第一の面とSn-Cu系はんだを介して接合された第一の導体と、
    前記半導体素子の第二の面とSn-Ag-Cu系はんだを介して接合された第二の導体と、を備えた半導体装置において、
    前記第一の導体の前記Sn-Cu系はんだと対向する面と、前記第二の導体の前記Sn-Ag-Cu系はんだと対向する面と、前記半導体素子の前記第一の面および前記第二の面とに、Ni系めっき層がそれぞれ形成され、
    前記Ni系めっき層と前記Sn-Cu系はんだとの界面、および前記Ni系めっき層と前記Sn-Ag-Cu系はんだとの界面には、(Cu、Ni)6Sn5からなり１．２～４．０μmの層厚を有する界面反応抑制層がそれぞれ形成されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記界面反応抑制層の層厚は、１．４～３．２μmである半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記Sn-Cu系はんだと前記Sn-Ag-Cu系はんだとの少なくとも一方に、Cu部材が配合された半導体装置。
  4. 請求項１から請求項３までのいずれか一項に記載の半導体装置において、
    前記第一の導体はエミッタ側の導体であり、
    前記第二の導体はコレクタ側の導体であり、
    前記エミッタ側の導体と前記半導体素子の前記第一の面との間における前記Sn-Cu系はんだと前記界面反応抑制層とにより構成されるエミッタ側のはんだ接合部は、前記コレクタ側の導体と前記半導体素子の前記第二の面との間における前記Sn-Ag-Cu系はんだと前記界面反応抑制層とにより構成されるコレクタ側のはんだ接合部よりも厚い半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記エミッタ側のはんだ接合部の厚さは１２０～２００μm、前記コレクタ側のはんだ接合部の厚さは７０～１００μmである半導体装置。
  6. 請求項４に記載の半導体装置において、
    前記Sn-Cu系はんだは、Cu含有率２mass%以上であり、Agを含まない半導体装置。
  7. 請求項４に記載の半導体装置において、
    前記Sn-Ag-Cu系はんだは、Cu含有率２mass%以上であり、Agを２～４mass%含む半導体装置。
  8. コレクタ側のリードフレームにNiめっき層を形成し、
    前記Niめっき層の上に、Cu部材を配合したCu含有率が１．５mass%以上のSn-Ag-Cu系はんだを供給して半導体素子を接合し、
    前記半導体素子の上にCu含有率が１．５mass%以上のSn-Cu系はんだを供給し、Niめっき層の上にCuめっきを施したエミッタ側のリードフレームを接合する半導体装置の製造方法。
  9. コレクタ側のリードフレームにNiめっき層を形成し、
    前記Niめっき層の上にCuめっきを形成し、
    前記Cuめっきの上にCu含有率が１．５mass%以上のSn-Ag-Cu系はんだを供給して半導体素子を接合し、
    前記半導体素子の上にCu含有率が１．５mass%以上のSn-Cu系はんだを供給し、Niめっき層の上にCuめっきを施したエミッタ側のリードフレームを接合する半導体装置の製造方法。
JP2020099711A 2020-06-08 2020-06-08 半導体装置、および半導体装置の製造方法 Active JP7428595B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020099711A JP7428595B2 (ja) 2020-06-08 2020-06-08 半導体装置、および半導体装置の製造方法
US17/928,724 US20230298983A1 (en) 2020-06-08 2021-02-26 Semiconductor device and method for manufacturing semiconductor device
DE112021002196.6T DE112021002196T5 (de) 2020-06-08 2021-02-26 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
PCT/JP2021/007461 WO2021250947A1 (ja) 2020-06-08 2021-02-26 半導体装置、および半導体装置の製造方法
CN202180040316.1A CN115702482A (zh) 2020-06-08 2021-02-26 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020099711A JP7428595B2 (ja) 2020-06-08 2020-06-08 半導体装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021193720A JP2021193720A (ja) 2021-12-23
JP7428595B2 true JP7428595B2 (ja) 2024-02-06

Family

ID=78847181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020099711A Active JP7428595B2 (ja) 2020-06-08 2020-06-08 半導体装置、および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230298983A1 (ja)
JP (1) JP7428595B2 (ja)
CN (1) CN115702482A (ja)
DE (1) DE112021002196T5 (ja)
WO (1) WO2021250947A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092063A (ja) 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016092064A (ja) 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2017092399A (ja) 2015-11-16 2017-05-25 トヨタ自動車株式会社 半導体装置の製造方法
WO2019163145A1 (ja) 2018-02-26 2019-08-29 新電元工業株式会社 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581343B (zh) * 2012-12-25 2017-05-01 三菱綜合材料股份有限公司 功率模組
JP5779666B2 (ja) 2014-01-06 2015-09-16 株式会社 日立パワーデバイス 自動車用パワーモジュール、自動車

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092063A (ja) 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016092064A (ja) 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2017092399A (ja) 2015-11-16 2017-05-25 トヨタ自動車株式会社 半導体装置の製造方法
WO2019163145A1 (ja) 2018-02-26 2019-08-29 新電元工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN115702482A (zh) 2023-02-14
WO2021250947A1 (ja) 2021-12-16
US20230298983A1 (en) 2023-09-21
JP2021193720A (ja) 2021-12-23
DE112021002196T5 (de) 2023-01-19

Similar Documents

Publication Publication Date Title
CN101687284B (zh) 接合体及其制造方法、以及功率半导体模块及其制造方法
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
JPWO2016027593A1 (ja) 接合構造、接合材、及び接合方法
JP4904767B2 (ja) 半導体装置
JPWO2013132954A1 (ja) 接合方法、接合構造体およびその製造方法
KR101430673B1 (ko) 반도체 디바이스 및 이의 다이 본딩 구조
WO2013145471A1 (ja) パワーモジュールの製造方法、及びパワーモジュール
JP2010514932A (ja) Ｓｎ−Ｂメッキ液及びこれを使用したメッキ法
CN111435646B (zh) 半导体装置及其制造方法
JP2006066716A (ja) 半導体装置
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JP7428595B2 (ja) 半導体装置、および半導体装置の製造方法
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JPS6141135B2 (ja)
JP2006310507A (ja) 半導体装置
JP5227427B2 (ja) 接合構造体、及び接合材料
JPH11330340A (ja) 半導体装置およびその実装構造体
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP2011006760A (ja) 銅合金条の製造方法
JPH0133278B2 (ja)
JP6477517B2 (ja) 半導体装置の製造方法
JP7610471B2 (ja) 半導体装置および半導体装置の製造方法
JP2005236019A (ja) 半導体装置の製造方法
WO2011001818A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240125

R150 Certificate of patent or registration of utility model

Ref document number: 7428595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150