Nothing Special   »   [go: up one dir, main page]

JP7424145B2 - 絶縁回路基板 - Google Patents

絶縁回路基板 Download PDF

Info

Publication number
JP7424145B2
JP7424145B2 JP2020050652A JP2020050652A JP7424145B2 JP 7424145 B2 JP7424145 B2 JP 7424145B2 JP 2020050652 A JP2020050652 A JP 2020050652A JP 2020050652 A JP2020050652 A JP 2020050652A JP 7424145 B2 JP7424145 B2 JP 7424145B2
Authority
JP
Japan
Prior art keywords
circuit layer
layer
circuit board
insulated
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020050652A
Other languages
English (en)
Other versions
JP2021150558A (ja
Inventor
友真 森田
丈嗣 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2020050652A priority Critical patent/JP7424145B2/ja
Publication of JP2021150558A publication Critical patent/JP2021150558A/ja
Application granted granted Critical
Publication of JP7424145B2 publication Critical patent/JP7424145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子等が搭載されることによりパワーモジュール等として用いることができる絶縁回路基板に関する。
現在、自動車、鉄道車両、エレベータ、産業機器等に用いられるトランジスタ、CPU(Central Processing Unit)、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子を搭載した絶縁回路基板が用いられている。このような絶縁回路基板として、絶縁層となるセラミックス基板の一方の面に回路層が形成されるとともに、他方の面に放熱のための放熱層が形成された構成のものが知られている。
例えば、特許文献1に記載の絶縁回路基板は、窒化アルミニウムや窒化ケイ素等からなるセラミックス基板の一方の面に銅からなる回路層が形成され、他方の面に銅からなる放熱層が形成されている。
また、近年、絶縁回路基板に半導体素子が装着されたパワーモジュールの小型化・薄肉化が進められているとともに、半導体素子自体の発熱量も増加している。このため、従来よりも高い放熱層が絶縁回路基板に求められている。このような放熱性を確保するため、銅からなる回路層及び放熱層の厚さを大きくすることも考えられるが、これらの厚さを大きくすると、セラミックス基板の熱膨張係数と回路層及び放熱層となる銅板の熱膨張係数とが大きく異なることから、これらの接合により生じる熱応力によりセラミックス基板が割れたり、回路層の表面に固定された半導体素子のはんだ部にクラックが生じたりすることがある。この場合、熱抵抗の増加による熱暴走により、半導体素子が破損する。
このように半導体素子が搭載される銅板全体を厚くすると、上述した問題が生じることから、半導体素子が搭載される搭載領域のみを他の領域よりも厚くした絶縁回路基板として、特許文献2~4に記載の絶縁回路基板が知られている。
特許文献2に記載の絶縁回路基板は、セラミックス基板の両面にアルミニウムからなる金属板が接合され、半導体素子が搭載される側の金属板において、半導体素子が搭載される部分を他の部分より厚くしている。
また、特許文献3に記載の絶縁回路基板は、セラミックス基板の両面にアルミニウムからなる金属板が接合され、半導体素子が搭載される側の金属板は複数の回路パターンが形成され、複数の回路パターンにおいて、半導体素子が搭載される部分が他の部分より厚く形成されている。
さらに、特許文献4に記載の絶縁回路基板は、セラミックス基板の両面に銅からなる金属板が接合され、半導体素子が搭載される回路層では、複数の回路パターンに分割されたマウント用銅板上の1つの回路パターン上に、この回路パターンより外形が小さい追加重ね銅板が接合されている。これら特許文献2~4に記載の絶縁回路基板は、金属板における半導体素子が搭載される搭載領域を他の領域よりも厚くすることにより、放熱性を高めている。
一方、セラミックス基板の割れを抑制可能な絶縁回路基板として、例えば、特許文献5に記載の絶縁回路基板が知られている。この特許文献5に記載の絶縁回路基板は、回路層がアルミニウムと銅との二層構造からなり、セラミックス基板と銅層との間にアルミニウム層が配置され、固定されている。このアルミニウム層は、純度99.99%以上の純アルミニウムからなり、変形抵抗が小さいことから、これらの接合時に生じる熱応力を緩和して、セラミックス基板に割れが生じることを抑制している。
特開平1-251781号公報 特開昭59-121890号公報 特開平9-289266号公報 特開2008-10520号公報 特開平10-270596号公報
ところで、特許文献2~4に記載の絶縁回路基板のように、半導体素子が搭載される領域のみが他の面より突出すると、フィンや冷却器への接着又は接合時にこれらを加圧する際に、突出した半導体素子が搭載される領域以外の領域に十分に圧力を加えることができない。つまり、回路層全面に均等に圧力を加えることができず、フィンや冷却器への接着性及び接合性が低下する。また、半導体素子が搭載される領域と、搭載されない領域との間に段差が生じることから、ワイヤーボンディング等の実装にあたり、各種工程が増加することから、製造コストが増加する。特に、特許文献5に記載の絶縁回路基板のように、回路層が二層構造の場合、絶縁回路基板全体の高さがさらに拡大するため、パワーモジュールを小型化できない。
本発明は、このような事情に鑑みてなされたもので、回路層が二層構造からなる絶縁回路基板の放熱性を高め、かつ、絶縁回路基板の高さの拡大を抑制できる絶縁回路基板を提供することを目的とする。
本発明の絶縁回路基板は、セラミックス基板の一方の面に二層構造の回路層が形成された絶縁回路基板であって、前記回路層は、前記セラミックス基板の一方の面に形成され、アルミニウム又はアルミニウム合金からなる第1回路層と、前記第1回路層の前記セラミックス基板とは反対側の面に形成され、銅又は銅合金からなる第2回路層と、を備え、前記第2回路層は、半導体素子が搭載される搭載予定領域側の面が平坦面からなるとともに、前記搭載予定領域の少なくとも一部を含む部分を前記搭載予定領域とは反対側の面から突出させてなる厚肉部と、前記厚肉部より薄い薄肉部と、を有し、前記第1回路層の前記第2回路層との接合面には、前記厚肉部が収容される凹部が形成されている。
本発明では、第2回路層における高温となる搭載予定領域直下の領域が他の領域よりも厚く形成されているので、搭載予定領域の放熱性を高めることができる。また、第2回路層の搭載予定領域側の面が平坦面であることから、搭載予定領域の温度が上昇した場合に、搭載予定領域に隣接する領域にその熱が伝わりやすくなるので、第2回路層の厚肉部が搭載予定領域側の面から突出している場合に比べて、第2回路層内での半導体素子からの熱をより早く拡散でき、第2回路層全体の放熱性を高めることができる。さらに、第1回路層と第2回路層との接合時に第2回路層の搭載予定領域側の面を均等に押圧できるので、第1回路層と第2回路層との接合性を向上できる。また、第1回路層に第2回路層の厚肉部を収容する凹部が形成されていることから、第2回路層の厚肉部が搭載予定領域側の面から突出している場合に比べて、回路層の高さを小さくすることが可能であり、絶縁回路基板を小型化できる。
また、搭載予定領域が設けられる面が平坦面とされているので、この絶縁回路基板に半導体素子を実装してパワーモジュールとして利用する場合に、ワイヤーボンディング等の実装工程を容易にでき、パワーモジュールの製造コストを低減できる。
本発明の絶縁回路基板の好ましい態様としては、平面視における前記厚肉部の平面サイズは、前記搭載予定領域の平面サイズ以上であるとよい。
上記態様では、第2回路層における搭載予定領域直下の全領域が厚肉に形成されているので、絶縁回路基板の放熱性をより高めることができる。
本発明の絶縁回路基板の好ましい態様としては、前記厚肉部の厚さは、0.3mm以上6.9mm以下、前記薄肉部の厚さは、0.2mm以上4.0mm以下であるとよい。
本発明の絶縁回路基板の好ましい態様としては、前記厚肉部及び前記凹部は、平面視矩形状に形成されているとよい。
上記態様では、絶縁回路基板の製造時に第1回路層の凹部に第2回路層の厚肉部を嵌め込むことで位置決めできるので、第1回路層及び第2回路層を適切に接合できる。
本発明は、回路層が二層構造からなる絶縁回路基板の放熱性を高め、かつ、絶縁回路基板の高さの拡大を抑制できる。
本発明の一実施形態に係る絶縁回路基板を用いたパワーモジュールを示す断面図である。 図1に示すパワーモジュールの上面図である。ある。 図1に示す絶縁回路基板の製造工程における凹凸形成工程を示す断面図である。 図1に示す絶縁回路基板の製造工程における第1接合工程を示す断面図である。 図1に示す絶縁回路基板の製造工程における第2接合工程を示す断面図である。 上記実施形態の変形例に係る絶縁回路基板を示す上面図である。
以下、本発明の実施形態について、図面を参照しながら説明する。
本発明に係る絶縁回路基板10は、いわゆるパワーモジュール用基板であり、絶縁回路基板10の表面に半導体素子30が搭載されることにより、図1に示すパワーモジュールとなる。この半導体素子30としては、CPU(Central Processing Unit)、IGBT(Insulated Gate Bipolar Transistor)等の種々の半導体素子が選択される。この場合、半導体素子30は、図示を省略するが、上部に上部電極部が設けられ、下部に下部電極部が設けられており、下部電極部が回路層12の上面にSn-Ag-Cu系、Zn-Al系若しくはPb-Sn系等のはんだ材等により接合されることで、半導体素子30が回路層12の上面に搭載される。また、半導体素子30の上部電極部が、はんだ等で接合されたリードフレーム等を介して回路層12の回路電極部等に接続されて、パワーモジュールとなる。このようなパワーモジュールは、冷却器40等に固定されて使用される。
[絶縁回路基板の構成]
絶縁回路基板10は、図1に示すように、セラミックス基板11と、このセラミックス基板11の一方の面に接合された回路層12と、セラミックス基板11の他方の面に接合された放熱層13とを備える。
セラミックス基板11は、例えばAlN(窒化アルミニウム)、Si(窒化珪素)等の窒化物系セラミックス、もしくはAl(アルミナ)等の酸化物系セラミックスを用いることができる。また、セラミックス基板11の厚さは、0.2mm以上1.5mm以下とされる。
回路層12は、アルミニウム又はアルミニウム合金からなる第1回路層14と、銅又は銅合金からなる第2回路層15との二層構造とされており、セラミックス基板11の一方の面に第1回路層14が形成され、その上に第2回路層15が形成されている。
同様に、放熱層13は、アルミニウム又はアルミニウム合金からなる第1放熱層16と、銅又は銅合金からなる第2放熱層17との二層構造とされており、セラミックス基板11の他方の面に第1放熱層16が形成され、その上に第2放熱層17が形成されている。
第1回路層14及び第1放熱層16は、純度99質量%以上の純アルミニウム(例えば、JIS規格では1000番台の純アルミニウム、特に1N90(純度99.9質量%以上:いわゆる3Nアルミニウム)又は、1N99(純度99.99質量%以上:いわゆる4Nアルミニウム)や、A6063系等のアルミニウム合金等を用いることができる。第2回路層15及び第2放熱層17とセラミックス基板11との熱伸縮差を緩衝するためには、第1回路層14及び第1放熱層16として純アルミニウムを用いるのが好ましい。
第2回路層15及び第2放熱層17は、例えば純度99.96質量%以上の銅(無酸素銅)や純度99.90質量%以上の銅(タフピッチ銅)が好適である。
これらのうち、第2回路層15は、図1及び図2に示すように、半導体素子30が搭載される搭載予定領域Ar1(図1及び2においては搭載領域)の少なくとも一部を含む部分を搭載予定領域Ar1とは反対側の面から突出させてなる厚肉部151と、厚肉部151より薄い薄肉部152と、を有している。搭載予定領域Ar1及び厚肉部151のそれぞれは、図2に示すように、平面視矩形状に形成されている。この厚肉部151の平面サイズは、搭載予定領域Ar1の平面サイズより若干大きく形成されている。つまり、本実施形態においては、搭載予定領域Ar1直下の全領域が厚肉に形成されている。
一方、第2回路層15の搭載予定領域Ar1側の面(以下、第1面150aという)は、平坦面とされている。このため、厚肉部151は、搭載予定領域Ar1とは反対側の面(以下、第2面150bという)から突出し、その突出部位は角柱状とされている。
また、第1回路層14の第2回路層15との接合面には、厚肉部151が収容される凹部141が形成されている。この凹部141は、厚肉部151の突出部位を収容可能な形状とされ、例えば、厚肉部151の角柱状の突出部位と略同形状に形成されている。
また、第2回路層15の厚肉部151の厚さは、0.3mm以上6.9mm以下、薄肉部の厚さは、0.2mm以上4.0mm以下とされ、凹部141の深さは、0.1mm以上2.9mm未満とされている。なお、厚肉部151の突出部の高さは、0.1mm以上凹部141の深さ以下とされている。
これら第1回路層14及び第2回路層15と、第1放熱層16及び第2放熱層17とのそれぞれは、固相拡散接合されている。
[絶縁回路基板の製造方法]
絶縁回路基板10の製造方法について説明する。
まず、図3に示すように、第1回路層14となる第1回路層用金属板14aに凹部141aを形成するとともに、第2回路層15となる第2回路層用金属板15aを加工して厚肉部151a及び薄肉部152aを形成する。第1回路層用金属板14a及び第2回路層用金属板15aの加工は、フライス盤やボール盤等により板材を削り出すことにより実行される。
なお、上記加工は、削り出しに限らず、プレス成型により第1回路層用金属板14aに凹部141aを形成するとともに、第2回路層用金属板15aに厚肉部151a及び薄肉部152aを形成してもよい。また、第1回路層用金属板14a及び第1放熱層用金属板16aの厚さは、0.2mm以上3.0mm以下とされ、第2回路層用金属板15aの薄肉部152aの厚さは0.2mm以上4.0mm以下とされ、厚肉部151aの厚さは、0.3mm以上6.9mm以下とされている。
次に、図3に示すように、セラミックス基板11の両面にアルミニウム又はアルミニウム合金からなる第1回路層用金属板14a及び第1放熱層用金属板16aをAl-Si系、Al-Ge系、Al-Cu系、Al-Mg系、Al-Mn系、又はAl-Si-Mg系等のろう材箔50を介して積層し、その積層体を加圧しながら加熱することにより、セラミックス基板11と第1回路層用金属板14a及び第1放熱層用金属板16aとを接合して、セラミックス基板11に第1回路層14及び第1放熱層16を形成する(第一接合工程)。この第一接合工程では、第1回路層用金属板14aの凹部141aが形成された面とは反対側の面をセラミックス基板11と接合する。これにより、第1回路層14の凹部141がセラミックス基板11とは反対側に開口した状態となる。なお、第1放熱層用金属板16aは、いずれの面がセラミックス基板11と接合されてもよい。
第一接合工程の接合条件は、必ずしも限定されるものではないが、真空雰囲気中で、積層方向の加圧力が0.196MPa~0.98MPaで、640℃以上650℃以下の加熱温度に20分以上120分以下保持するのが好適である。
なお、本実施形態では、ろう材箔50を用いることとしたが、これに限らず、ろう材ペーストを用いてもよい。この場合、ろう材ペーストは、セラミックス基板11に塗布してもよいし、第1回路層用金属板14a及び第1放熱層用金属板16aに塗布してもよい。
次いで、図5に示すように、その第1回路層14及び第1放熱層16のそれぞれの上に銅又は銅合金からなる第2回路層用金属板15a及び第2放熱層用金属板17aを積層するとともに、その積層体を加圧しながら加熱する。第2回路層用金属板15aを第1回路層14上に配置する際には、第2回路層用金属板15aの厚肉部151aの突出部位を凹部141に嵌め込む。この場合、凹部141は、厚肉部151aの突出部位と同形状(角柱状)であるため、凹部141に上記突出部位を嵌め込むことで、第2回路層用金属板15aを第1回路層14に対して位置決めする。そして、アルミニウムと銅とを固相拡散接合して、第1回路層14の上に第2回路層15を形成するとともに第1放熱層16の上に第2放熱層17を形成する(第二接合工程)。
なお、凹部141は、厚肉部151aの突出部位と同形状で、平面視でやや小さいサイズ(例えば、突出部位が矩形状である場合は、突出部位と凹部141との各辺の長さの差が0.05mm程度)としてもよい。その場合、凹部141に上記突出部位を嵌め込む際に第1回路層14のアルミニウムが若干変形することで、凹部141と厚肉部151aの突出部位との隙間を減少させることができる。
第二接合工程の接合条件は、必ずしも限定されるものではないが、真空雰囲気中で、積層方向の加圧力が0.294Mpa~3.43MPaで、アルミニウムと銅との共晶温度である548℃より低い528℃以上543℃以下の加熱温度に30分~120分保持するのが好適である。
これにより、セラミックス基板11の一方の面に回路層12が形成され、他方の面に放熱層13が形成された絶縁回路基板10が製造される。
本実施形態では、第2回路層15における高温となる搭載予定領域Ar1直下の領域が他の領域よりも厚く形成された厚肉部151からなり、厚肉部151では、半導体素子30からの熱が厚さ方向に速やかに熱伝導するので、搭載予定領域Ar1の放熱性を高めることができる。また、第2回路層15の搭載予定領域Ar1側の第1面150aが平坦面であることから、薄肉部152では、半導体素子30からの熱が面方向に拡散する。このため、搭載予定領域Ar1の温度が上昇した場合に、図1に矢印で示したように、搭載予定領域Ar1に隣接する領域にその熱が伝わりやすくなる。これにより、図1に矢印で示したように、第2回路層15の全体に広がった熱が、第2回路層15の全面で第1回路層14に伝達され、セラミックス基板11を介して放熱層13へと伝達される。したがって、第2回路層15の厚肉部151が搭載予定領域Ar1側の第1面150aから突出している場合に比べて、第2回路層15内での半導体素子30からの熱をより早く拡散でき、第2回路層15全体の放熱性を高めることができる。
さらに、第1回路層14と第2回路層15との接合時に第2回路層15の搭載予定領域Ar1側の第1面150aを均等に押圧できるので、第1回路層14と第2回路層15との接合性を向上できる。また、第1回路層14に第2回路層15の厚肉部151を収容する凹部141が形成されていることから、第2回路層15の厚肉部151が搭載予定領域Ar1側の第1面150aから突出している場合に比べて、回路層12の高さを小さくすることが可能であり、絶縁回路基板10を小型化できる。
また、搭載予定領域Ar1が設けられる第1面150aが平坦面とされているので、この絶縁回路基板10に半導体素子30を実装してパワーモジュール等として利用する場合に、ワイヤーボンディング等の実装工程を容易にでき、パワーモジュール等の製造コストを低減できる。
また、第2回路層15における搭載予定領域Ar1直下の全領域が厚肉に形成されているので、絶縁回路基板10の放熱性をより高めることができる。さらに、厚肉部151の厚さが1.2mm以上5.0mm以下と厚いので、放熱性を確実に高めることができる。
また、絶縁回路基板10の製造時に第1回路層14の凹部141に第2回路層用金属板15aの厚肉部151aを嵌め込むことで位置決めできるので、第1回路層14及び第2回路層用金属板15aを適切に接合できる。
なお、本発明は上記実施形態の構成のものに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、本発明の製造方法は、セラミックス基板の一方の面にアルミニウム層と銅層との二層構造からなる回路層を形成する場合に適用することができ、セラミックス基板の他方の面に形成される放熱層は、実施形態のように二層構造でなくてもよい。また、放熱層は、設けられなくてもよい。
上記実施形態では、厚肉部151の突出部位の形状は、平面視矩形状(角柱状)であることとしたが、厚肉部の突出部位の形状は上記実施形態の形状に限らず、適宜変更可能であり、例えば、図6に示す形状であってもよい。
本変形例の絶縁回路基板10Bでは、回路層12を構成する第2回路層15Bの厚肉部151B(厚肉部151Bの突出部位)の形状は、図6に示すように、平面視円形状(円柱状)に形成されている。この場合、第2回路層の凹部は、上記突出部位の形状に応じて平面視円形状(突出部位と同形状)に形成されるとよい。
上記実施形態では、搭載予定領域Ar1の全領域の直下が厚肉に形成されている、つまり、厚肉部151が搭載予定領域Ar1の全領域を含むこととしたが、これに限らず、厚肉部は搭載予定領域Ar1の必ずしも全領域を含まなくてもよく、その大部分が含まれているものも本発明の権利範囲である。
上記実施形態では、第1回路層14と第2回路層用金属板15aとを固相拡散接合することとしたが、これに限らず、ろう材を用いてこれらを接合してもよい。
10,10B 絶縁回路基板
11 セラミックス基板
12 回路層
13 放熱層
14 第1回路層
14a 第1回路層用金属板
141,141a 凹部
15,15B 第2回路層
15a 第2回路層用金属板
150a 第1面
150b 第2面
151,151a,151B 厚肉部
152,152a 薄肉部
16 第1放熱層
16a 第1放熱層用金属板
17 第2放熱層
17a 第2放熱層用金属板
30 半導体素子
40 冷却器
50 ろう材箔
Ar1 搭載予定領域(搭載領域)

Claims (4)

  1. セラミックス基板の一方の面に二層構造の回路層が形成された絶縁回路基板であって、
    前記回路層は、前記セラミックス基板の一方の面に形成され、アルミニウム又はアルミニウム合金からなる第1回路層と、前記第1回路層の前記セラミックス基板とは反対側の面に形成され、銅又は銅合金からなる第2回路層と、を備え、
    前記第2回路層は、半導体素子が搭載される搭載予定領域側の面が平坦面からなるとともに、前記搭載予定領域の少なくとも一部を含む部分を前記搭載予定領域とは反対側の面から突出させてなる厚肉部と、前記厚肉部より薄い薄肉部と、を有し、前記第1回路層の前記第2回路層との接合面には、前記厚肉部が収容される凹部が形成されていることを特徴とする絶縁回路基板。
  2. 平面視における前記厚肉部の平面サイズは、前記搭載予定領域の平面サイズ以上であることを特徴とする請求項1に記載の絶縁回路基板。
  3. 前記厚肉部の厚さは、0.3mm以上6.9mm以下、前記薄肉部の厚さは、0.2mm以上4.0mm以下であることを特徴とする請求項1又は2に記載の絶縁回路基板。
  4. 前記厚肉部及び前記凹部は、平面視矩形状に形成されていることを特徴とする請求項1から3のいずれか一項に記載の絶縁回路基板。
JP2020050652A 2020-03-23 2020-03-23 絶縁回路基板 Active JP7424145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020050652A JP7424145B2 (ja) 2020-03-23 2020-03-23 絶縁回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020050652A JP7424145B2 (ja) 2020-03-23 2020-03-23 絶縁回路基板

Publications (2)

Publication Number Publication Date
JP2021150558A JP2021150558A (ja) 2021-09-27
JP7424145B2 true JP7424145B2 (ja) 2024-01-30

Family

ID=77849438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020050652A Active JP7424145B2 (ja) 2020-03-23 2020-03-23 絶縁回路基板

Country Status (1)

Country Link
JP (1) JP7424145B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027645A (ja) 2014-07-04 2016-02-18 三菱マテリアル株式会社 放熱板付パワーモジュール用基板及びパワーモジュール
JP2016048774A (ja) 2014-08-27 2016-04-07 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
JP2017079277A (ja) 2015-10-21 2017-04-27 ローム株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027645A (ja) 2014-07-04 2016-02-18 三菱マテリアル株式会社 放熱板付パワーモジュール用基板及びパワーモジュール
JP2016048774A (ja) 2014-08-27 2016-04-07 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
JP2017079277A (ja) 2015-10-21 2017-04-27 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2021150558A (ja) 2021-09-27

Similar Documents

Publication Publication Date Title
EP2980844B1 (en) Substrate for power modules, substrate with heat sink for power modules, and power module
JP4524716B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
JP5957862B2 (ja) パワーモジュール用基板
TW201626513A (zh) 功率模組用基板單元及功率模組
US20220223493A1 (en) Insulation circuit board with heat sink
JP5966512B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
KR20200138262A (ko) 절연 회로 기판용 접합체의 제조 방법 및 절연 회로 기판용 접합체
JP5665355B2 (ja) セラミック部材とフィン付き放熱部材との接合体の製造方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP7424145B2 (ja) 絶縁回路基板
TW202243156A (zh) 散熱片一體型絕緣電路基板
TWI762771B (zh) 絕緣電路基板
JP7521451B2 (ja) 絶縁回路基板の製造方法及び絶縁回路基板
KR20220093662A (ko) 전력반도체 모듈의 제조방법 및 이에 의해 제조된 전력반도체 모듈
JP4498966B2 (ja) 金属−セラミックス接合基板
KR102564818B1 (ko) 파워모듈 및 그 제조방법
JP7415486B2 (ja) ヒートシンク付絶縁回路基板及びその製造方法
JP7054073B2 (ja) ヒートシンク付き絶縁回路基板
JP7119689B2 (ja) ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板
JP5303936B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
JPH08222670A (ja) 半導体素子搭載用パッケージ
CN117882187A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230222

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240101

R150 Certificate of patent or registration of utility model

Ref document number: 7424145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150