Nothing Special   »   [go: up one dir, main page]

JP7410009B2 - 半導体膜 - Google Patents

半導体膜 Download PDF

Info

Publication number
JP7410009B2
JP7410009B2 JP2020176243A JP2020176243A JP7410009B2 JP 7410009 B2 JP7410009 B2 JP 7410009B2 JP 2020176243 A JP2020176243 A JP 2020176243A JP 2020176243 A JP2020176243 A JP 2020176243A JP 7410009 B2 JP7410009 B2 JP 7410009B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
substrate
layer
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020176243A
Other languages
English (en)
Other versions
JP2021038136A5 (ja
JP2021038136A (ja
Inventor
守道 渡邊
宏史 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=72941625&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP7410009(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JP2021038136A publication Critical patent/JP2021038136A/ja
Publication of JP2021038136A5 publication Critical patent/JP2021038136A5/ja
Application granted granted Critical
Publication of JP7410009B2 publication Critical patent/JP7410009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体膜に関する。特に、結晶欠陥が著しく少ないα－Ｇａ２Ｏ３系半導体膜に関する。
近年、酸化ガリウム（Ｇａ２Ｏ３）が半導体用材料として着目されている。酸化ガリウムはα、β、γ、δ及びεの５つの結晶形を有することが知られているが、この中で、準安定相であるα－Ｇａ２Ｏ３はバンドギャップが５．３ｅＶと非常に大きく、パワー半導体用材料として期待を集めている。
例えば、特許文献１（特開２０１４－７２５３３号公報）には、コランダム型結晶構造を有する下地基板とコランダム型結晶構造を有する半導体層、コランダム型結晶構造を有する絶縁膜とから形成される半導体装置に関して、サファイア基板上に、半導体層としてα－Ｇａ２Ｏ３膜を成膜した例が開示されている。また、特許文献２（特開２０１６－２５２５６号公報）には、コランダム構造を有する結晶性酸化物半導体を主成分として含むｎ型半導体層と六方晶の結晶構造を有する無機化合物を主成分とするｐ型半導体層と電極を備えている半導体装置について、実施例において、ｃ面サファイア基板上に、ｎ型半導体層として準安定相であるコランダム構造を有するα－Ｇａ２Ｏ３膜を、ｐ型半導体層として六方晶の結晶構造を有するα－Ｒｈ２Ｏ３膜を形成して、ダイオードを作製することが開示されている。
ところで、これらの半導体デバイスにおいて、材料中の結晶欠陥が少ない方が、良好な特性を得ることができることが知られている。特に、パワー半導体は耐電圧特性に優れることが要求されるため、結晶欠陥を低減することが望ましい。これは、結晶欠陥の多寡によって絶縁破壊電界特性が左右されるためである。しかしながら、α－Ｇａ２Ｏ３は準安定相であるため、単結晶基板が実用化されておらず、サファイア基板へのヘテロエピタキシャル成長で形成されるのが一般的である。しかしながら、このような場合には、サファイアとの格子定数差に起因した結晶欠陥が多数含まれることが知られている。例えば、非特許文献１（Applied Physics Express, vol.9, pages 071101-1～071101-4）には、α－Ｇａ２Ｏ３とサファイア基板との間には、ｃ軸方向及びａ軸方向にそれぞれ３．５４％及び４．８１％の格子の不整合があり、この不整合に起因してα－Ｇａ２Ｏ３に欠陥が生じることや、刃状転位密度が７×１０１０ｃｍ－２であることが開示されている。
このような状況の中、α－Ｇａ２Ｏ３中の結晶欠陥低減に向けて、サファイアとα－Ｇａ２Ｏ３層間にバッファ層を形成する手法が報告されている。例えば、非特許文献１には、サファイアとα－Ｇａ２Ｏ３層間にバッファ層として（Ａｌｘ，Ｇａ１－ｘ）２Ｏ３層（ｘ＝０．２～０．９）を導入することで、刃状転位とらせん転位が、それぞれ３×１０８／ｃｍ２及び６×１０８／ｃｍ２となるとされる例が示されている。
特開２０１４－７２５３３号公報 特開２０１６－２５２５６号公報
Riena Jinno et al., Reduction in edge dislocation density in corundum-structured α-Ga2O3 layers on sapphire substrates with quasi-graded α-(Al,Ga)2O3 buffer layers, Applied Physics Express, Japan, The Japan Society of Applied Physics, June 1, 2016, vol.9, pages 071101-1 to 071101-4.
しかしながら、パワー半導体は高耐圧が要求されるため、非特許文献１に開示されるようなバッファ層を導入する手法も、結晶欠陥の更なる低減が必要とされる。本発明者らは、今般、結晶欠陥が著しく少ない半導体膜が提供されるとの知見を得た。
したがって、本発明の目的は、結晶欠陥が著しく少ない半導体膜を提供することにある。
本発明の一態様によれば、α－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成されるコランダム型結晶構造を有する半導体膜であって、前記半導体膜の少なくとも一方の表面の結晶欠陥密度が１．０×１０６／ｃｍ２以下である、半導体膜が提供される。
エアロゾルデポジション（ＡＤ）装置の構成を示す模式断面図である。 ＨＶＰＥ法を用いた気相成長装置の構成を示す模式断面図である。 ミストＣＶＤ（化学気相成長）装置の構成を示す模式断面図である。 例１で得られたα－Ｇａ２Ｏ３膜の成膜側表面のＴＥＭ像である。 例５における複合下地基板の作製工程を模式的に示す図である。
半導体膜
本発明の半導体膜は、α－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成されるコランダム型結晶構造を有する。α－Ｇａ２Ｏ３は、三方晶系の結晶群に属し、コランダム型結晶構造をとる。また、α－Ｇａ２Ｏ３系固溶体は、α－Ｇａ２Ｏ３に他の成分が固溶したものであり、コランダム型結晶構造が維持されている。
本発明のα－Ｇａ２Ｏ３系半導体膜は、その少なくとも一方の表面の結晶欠陥密度が１．０×１０６／ｃｍ２以下であり、好ましくは１．０×１０５／ｃｍ２以下、より好ましくは４．０×１０３／ｃｍ２以下、さらに好ましくは１．０×１０３／ｃｍ２以下である。このように結晶欠陥密度が著しく低い半導体膜は、絶縁破壊電界特性に優れ、パワー半導体の用途に適している。結晶欠陥密度の下限は特に限定がなく、低い方が好ましい。また、このような結晶欠陥密度が低い半導体膜の表面上（又は内部）に機能層を形成する場合、機能層の内部に結晶欠陥が伝搬しないため好ましい。なお、本明細書において、少なくとも一方の表面とは、半導体膜の互いに対向する２つの主面（すなわち膜面ないし板面）の少なくともいずれか一方を意味し、おもて面及び裏面を問わない趣旨である。なお、本明細書において、「表面」（ひょうめん）は物の外側をなす面を意味し、外部に露出しているか否かを問わないものとする（例えば、他の物に接触又は結合していてもよい）。一方、「おもて面」は「裏面」と対向する面を意味するものとする。また、本明細書において、結晶欠陥とは、貫通刃状転位、貫通らせん転位、貫通混合転位、及び基底面転位を指し、結晶欠陥密度は、各転位密度の合計のことである。なお、基底面転位は、半導体膜にオフ角がある場合に問題となるものであり、オフ角がない場合は半導体膜の表面まで露出しないため、問題とならない。例えば、貫通刃状転位を３×１０４／ｃｍ２、貫通らせん転位を６×１０４／ｃｍ２、貫通混合転位を４×１０４／ｃｍ２含むとすれば、結晶欠陥密度は１．３×１０５／ｃｍ２となる。
半導体膜の結晶欠陥密度は、半導体膜の一方の表面（以下、おもて面という）の方が、それに対向する表面（以下、裏面という）よりも小さくなるのが好ましい。言い換えると、（裏面の結晶欠陥密度）／（おもて面の結晶欠陥密度）＞１の関係を満たすことが好ましい。例えば、成膜用下地基板上に半導体膜を形成し、成膜側の表面とそれに対向する側の表面（成膜用下地基板と隣接する表面）の結晶欠陥密度を評価したとき、成膜側の表面の結晶欠陥密度の方が成膜用下地基板と隣接する表面の結晶欠陥密度より小さくなる場合がある。このとき、結晶欠陥密度が小さい側をおもて面、成膜用下地基板と接する側を裏面とすると、（裏面の結晶欠陥密度）／（おもて面の結晶欠陥密度）＞１となる。この関係は、半導体膜の成膜中に結晶欠陥が低減したことを意味する。このような膜において、結晶欠陥密度が小さい表面上（又は内部）に機能層を形成することで、結晶欠陥密度が小さく、高品質な機能層等を形成することができる。また、成膜用下地基板上に作製した半導体膜を分離し、別の支持基板に転載して使用する場合も、結晶欠陥密度が小さい側の表面上（又は内部）に機能層を形成すると高品位な機能層を得ることができ、好ましい。具体的には、半導体膜の一方の表面（おもて面）の結晶欠陥密度に対する、半導体膜の上記表面に対向する表面（裏面）の結晶欠陥密度の比は、１．０を超えるのが好ましく、より好ましくは１．２以上、さらに好ましくは２．０以上、特に好ましくは１０以上、最も好ましくは１００以上である。また、半導体膜のおもて面の結晶欠陥密度に対する、半導体膜の裏面の結晶欠陥密度の比の上限は特に限定されないが、例えば１０００以下である。ここで、前述したとおり、半導体膜の裏面は、結晶欠陥密度が小さい側の表面（おもて面）に対向する側の表面を指すが、典型的には、半導体膜の成膜に用いた下地基板と隣接している（又は隣接していた）側の面を指す。
α－Ｇａ２Ｏ３系半導体膜の結晶欠陥密度は、平面ＴＥＭ観察（プランビュー）、又は断面ＴＥＭ観察により評価することができる。例えば、半導体膜表面の平面ＴＥＭ観察を実施する場合、一般的な透過型電子顕微鏡を用いて行うことができる。例えば、透過型電子顕微鏡として日立製Ｈ－９０００１ＵＨＲ－Ｉを用いる場合、加速電圧３００ｋＶでＴＥＭ観察を行えばよい。ＴＥＭ観察に用いる試験片は、半導体膜の一方の表面が含まれるようにサンプルを切り出し、測定視野５０μｍ×５０μｍの範囲が観察できるようなものが好ましい。より具体的には、測定視野４．１μｍ×３．１μｍの領域が８箇所以上観察可能で、測定視野周辺の厚さが１５０ｎｍとなるようにイオンミリングによって加工すればよい。こうして得られた試験片表面の平面ＴＥＭ像から結晶欠陥密度を評価することができる。同様に観察した半導体膜表面（おもて面）に対向する側の表面（裏面）の平面ＴＥＭ観察を実施する場合は、半導体膜裏面が含まれるように試験片を切り出し、ＴＥＭ観察を行えばよい。また、半導体膜が薄い場合は膜の断面ＴＥＭ観察により、おもて面と裏面の欠陥密度を一度に評価することも可能である。なお、結晶欠陥密度が低く、平面ＴＥＭ観察での結晶欠陥の観察が困難な場合は、他の公知の方法、例えばウェットエッチングによるエッチピット評価等も用いることができる。
本発明の半導体膜は、α－Ｇａ２Ｏ３に、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、Ｔｉ２Ｏ３、Ｖ２Ｏ３、Ｉｒ２Ｏ３、Ｒｈ２Ｏ３、Ｉｎ２Ｏ３及びＡｌ２Ｏ３からなる群から選択される１種以上の成分が固溶したα－Ｇａ２Ｏ３系固溶体で構成されるものとすることができる。これらの成分はいずれもコランダム型結晶構造を有し、かつ、互いに格子定数が比較的近い。したがって、これらの成分の金属原子は固溶体中で容易にＧａ原子を置換する。また、これらの成分を固溶させることで半導体膜のバンドギャップ、電気特性、及び／又は格子定数を制御することが可能となる。これらの成分の固溶量は所望の特性に合わせて適宜変更することができる。
ところで、結晶欠陥やドメインを評価する手法として、（００６）面や（１０４）面のＸ線ロッキングカーブ（ＸＲＣ）測定を実施し、その半値幅（ＦＷＨＭ）で評価する方法が知られている。ＸＲＣ測定では、真空チャック等で試料の反りを矯正して測定するのが一般的であるが、反り量が大きい場合は矯正困難な場合が多い。このため、Ｘ線ロッキングカーブ半値幅（以下、ＸＲＣ半値幅という）は結晶欠陥やドメインに加え、反り量も反映するといえる。特に（１０４）面のＸＲＣ半値幅は、貫通刃状転位や貫通らせん転位等の各種欠陥、チルト（成長方位の結晶軸の傾き）やツイスト（表面面内の結晶軸の回転）が異なる領域（ドメイン）の存在（モザイク性）、及び反りの状態を全て反映するため、半導体膜の評価手法として好適である。本発明の半導体膜の少なくとも一方の表面における（１０４）面のＸＲＣ半値幅は小さい方が望ましく、好ましくは５００ａｒｃｓｅｃ以下、より好ましくは１５０ａｒｃｓｅｃ以下、さらに好ましくは１００ａｒｃｓｅｃ以下、特に好ましくは５０ａｒｃｓｅｃ以下、最も好ましくは４０ａｒｃｓｅｃ以下である。（１０４）面のＸＲＣ半値幅は、測定に使用したＸ線源固有の半値幅と同等の値でも問題はないが、実際には３０ａｒｃｓｅｃ以上が好ましい。上記範囲内のＸＲＣ半値幅であると、結晶欠陥が少なく、モザイク性が小さく、反りも小さいことになり、その結果、このような表面上（又は内部）に機能層を形成する場合、より一層高い絶縁破壊電界特性等を有する高品位な機能層が得られる。
α－Ｇａ２Ｏ３系半導体膜に対する、（１０４）面のＸＲＣプロファイルの測定は、一般的なＸＲＤ装置を用いて行うことができる。例えば、ＸＲＤ装置としてＢｒｕｋｅｒ－ＡＸＳ製Ｄ８－ＤＩＳＣＯＶＥＲを用いる場合、２θ、ω、χ、及びφを調整してα－Ｇａ２Ｏ３の（１０４）面のピークが出るように軸立てを行った後、管電圧４０ｋＶ、管電流４０ｍＡ、コリメータ径０．５ｍｍ、アンチスキャッタリングスリット３ｍｍで、ω＝１５．５～１９．５°の範囲、ωステップ幅０．００５°、及び計数時間０．５秒の条件で測定を行えばよい。この測定は、Ｇｅ（０２２）非対称反射モノクロメーターでＣｕＫα線を平行単色光化した上で行うのが好ましい。そして、（１０４）面のＸＲＣプロファイルにおける半値幅は、ＸＲＤ解析ソフトウェア（Ｂｒｕｋｅｒ－ＡＸＳ製、「ＬＥＰＴＯＳ」Ｖｅｒ４．０３）を使用し、プロファイルのスムージングを行った後にピークサーチを行うことにより決定することができる。
また、本発明の半導体膜の少なくとも一方の表面における（００６）面のＸＲＣ半値幅も小さい方が望ましく、好ましくは５０ａｒｃｓｅｃ以下、より好ましくは４０ａｒｃｓｅｃ以下である。（００６）面のＸＲＣ半値幅は、測定に使用したＸ線源固有の半値幅と同等の値でも問題はないが、実際には３０ａｒｃｓｅｃ以上が好ましい。（００６）面のＸＲＣ半値幅は、貫通らせん転位、チルト及び反りの情報を反映する。このため、上記範囲内のＸＲＣ半値幅であると、結晶欠陥が少なく、モザイク性が小さく、反りも小さいことになり、その結果、より一層高い絶縁破壊電界特性が得られる。α－Ｇａ２Ｏ３系半導体膜に対する、（００６）面のＸＲＣプロファイルの測定も、一般的なＸＲＤ装置を用いて行うことができる。例えば、ＸＲＤ装置としてＢｒｕｋｅｒ－ＡＸＳ製Ｄ８－ＤＩＳＣＯＶＥＲを用いる場合の測定条件は、２θ、ω、χ、及びφを調整してα－Ｇａ２Ｏ３の（００６）面のピークが出るように軸立てを行った後、ω＝１８．０～２２．０°とすること以外は（１０４）面に関して前述した条件と同様であることができる。
半導体膜は、ドーパントとして１４族元素を１．０×１０１６～１．０×１０２１／ｃｍ３の割合で含むことができる。ここで、１４族元素はＩＵＰＡＣ（国際純正・応用化学連合）が策定した周期律表による第１４族元素のことであり、具体的には、炭素（Ｃ）、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）及び鉛（Ｐｂ）のいずれかの元素である。ドーパント量は所望の特性に合わせて適宜変更することができるが、好ましくは、１．０×１０１６～１．０×１０２１／ｃｍ３、より好ましくは１．０×１０１７～１．０×１０１９／ｃｍ３である。これらのドーパントは膜中に均一に分布し、一方の表面（おもて面）とそれに対向する側の表面（裏面）の濃度は同程度であることが好ましい。すなわち、半導体膜はドーパントとして１４族元素を上記割合で均一に含むのが好ましい。
さらに、半導体膜が特定の面方位に配向した配向膜であるのが好ましく、例えばｃ軸配向膜である。半導体膜の配向性は公知の手法を用いて調べることができるが、例えば、電子線後方散乱回折装置（ＥＢＳＤ）を用いて、逆極点図方位マッピングを行うことで、調べることができる。
半導体膜の厚さは、コスト面及び要求される特性の観点から適宜調整すればよい。すなわち、厚すぎると成膜に時間がかかるため、コスト面からは極端に厚くない方が好ましい。また、特に高い絶縁耐圧が要求されるデバイスを作製する場合には、厚い膜とすることが好ましい。一方、縦方向（厚さ方向）の導電性が要求されるデバイスを作製する場合には、薄い膜とすることが好ましい。このように所望の特性に合わせて膜厚を適宜調整すればよいが、典型的には０．３～５０μｍ、又は０．５～２０μｍ、又は０．５～１０μｍである。このような範囲の厚さとすることで、コスト面と半導体特性の両立が可能となる。また、自立した半導体膜が必要な場合は厚い膜とすればよく、例えば５０μｍ以上、又は１００μｍ以上であり、コスト面の制限がない限り特に上限はない。
半導体膜は、その片面が、好ましくは２０ｃｍ２以上、より好ましくは７０ｃｍ２以上、さらに好ましくは１７０ｃｍ２以上の面積を有する。このように半導体膜を大面積化することにより、一枚の半導体膜から半導体素子を多数個取りすることが可能となり、製造コストの低減化を図ることができる。半導体膜の大きさの上限は特に限定されるものではないが、典型的には、片面７００ｃｍ２以下である。
半導体膜は、膜単独の自立膜の形態であってもよいし、支持基板上に形成されたものであってもよい。支持基板として、コランダム構造を有し、ｃ軸及びａ軸の二軸に配向した基板（二軸配向基板）が好ましい。支持基板にコランダム構造を有する二軸配向基板を用いることで、半導体膜がヘテロエピタキシャル成長するための種結晶（成膜用下地基板）を兼ねることが可能となる。二軸配向基板は、多結晶やモザイク結晶（結晶方位が若干ずれた結晶の集合）であってもよいし、単結晶であってもよい。コランダム構造を有する限り、単一の材料で構成されるものでもよいし、複数の材料の固溶体であってもよい。支持基板の主成分は、α－Ａｌ２Ｏ３、α－Ｃｒ２Ｏ３、α－Ｆｅ２Ｏ３、α－Ｔｉ２Ｏ３、α－Ｖ２Ｏ３、及びα－Ｒｈ２Ｏ３からなる群から選択される材料、又はα－Ａｌ２Ｏ３、α－Ｃｒ２Ｏ３、α－Ｆｅ２Ｏ３、α－Ｔｉ２Ｏ３、α－Ｖ２Ｏ３、及びα－Ｒｈ２Ｏ３からなる群から選択される２種以上を含む固溶体が好ましく、α－Ｃｒ２Ｏ３、又はα－Ｃｒ２Ｏ３と異種材料との固溶体が特に好ましい。
また、支持基板兼ヘテロエピタキシャル成長用の種結晶（成膜用下地基板）として、サファイア、Ｃｒ２Ｏ３等のコランダム単結晶上に、サファイアよりも大きいａ軸長及び／又はｃ軸長を有するコランダム型結晶構造を有する材料で構成された配向層を形成した複合下地基板も用いることができる。この場合、配向層は、α－Ｃｒ２Ｏ３、α－Ｆｅ２Ｏ３、α－Ｔｉ２Ｏ３、α－Ｖ２Ｏ３、及びα－Ｒｈ２Ｏ３からなる群から選択される材料、又はα－Ａｌ２Ｏ３、α－Ｃｒ２Ｏ３、α－Ｆｅ２Ｏ３、α－Ｔｉ２Ｏ３、α－Ｖ２Ｏ３、及びα－Ｒｈ２Ｏ３からなる群から選択される２種以上を含む固溶体を含むのが好ましい。
また、成膜用下地基板上に作製した半導体膜を分離し、別の支持基板に転載してもよい。別の支持基板の材質は特に限定はないが、材料物性の観点から好適なものを選択すればよい。例えば、熱伝導率の観点では、Ｃｕ等の金属基板、ＳｉＣ、ＡｌＮ等のセラミックス基板等が好ましい。また、２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋである基板を用いるのも好ましい。すなわち、半導体膜は２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋである支持基板上に設けられるのも好ましく、そのような半導体膜ないし複合材料も本発明の好ましい態様として提供される。このような熱膨張率を有する支持基板を用いることで、半導体膜との熱膨張差を小さくすることができ、その結果、熱応力による半導体膜中のクラック発生や膜剥がれ等を抑制できる。このような支持基板の例としては、Ｃｕ－Ｍｏ複合材料で構成される基板が挙げられる。ＣｕとＭｏの複合比率は、半導体膜との熱膨張率マッチング、熱伝導率、導電率等を勘案して、適宜選択することができる。
半導体膜の支持基板としては、α－Ｃｒ２Ｏ３、若しくはα－Ｃｒ２Ｏ３と異種材料との固溶体で構成される二軸配向基板、又はα－Ｃｒ２Ｏ３、若しくはα－Ｃｒ２Ｏ３と異種材料との固溶体で構成される配向層を有する複合基板のいずれかが好ましい。こうすることで、半導体膜がヘテロエピタキシャル成長するための種結晶（成膜用下地基板）と支持基板を兼ねることができる上、半導体膜中の結晶欠陥を著しく低減することができる。
前述のとおり、本発明の半導体膜は、結晶欠陥が著しく少なく、高い絶縁破壊電界特性を呈することが可能である。本発明者の知る限り、このように結晶欠陥密度が低い半導体膜を得る技術は従来知られていない。例えば、非特許文献１には、サファイアとα－Ｇａ２Ｏ３層間にバッファ層として（Ａｌｘ，Ｇａ１－ｘ）２Ｏ３層（ｘ＝０．２～０．９）を導入した基板を用いてα－Ｇａ２Ｏ３層を成膜することが開示されているが、得られたα－Ｇａ２Ｏ３層は、その刃状転位とらせん転位の密度が、それぞれ３×１０８／ｃｍ２及び６×１０８／ｃｍ２である。
半導体膜の製造方法
半導体膜は、α－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成されるコランダム型結晶構造を有する半導体膜を、少なくとも一方の表面の結晶欠陥密度が１．０×１０６／ｃｍ２以下となるように成膜できる限り、その製法は特に限定されるものではない。しかしながら、前述したような、α－Ｃｒ２Ｏ３、若しくはα－Ｃｒ２Ｏ３と異種材料との固溶体で構成される二軸配向基板、又はα－Ｃｒ２Ｏ３、若しくはα－Ｃｒ２Ｏ３と異種材料との固溶体で構成される配向層を有する複合下地基板のいずれかを成膜用下地基板として使用することが好ましい。以下に、半導体膜の製造方法を、（１）複合下地基板の作製、（２）半導体膜の形成の順に説明する。
（１）複合下地基板の作製
複合下地基板は、（ａ）サファイア基板を準備し、（ｂ）所定の配向前駆体層を作製し、（ｃ）サファイア基板上で配向前駆体層を熱処理してその少なくともサファイア基板近くの部分を配向層に変換し、所望により（ｄ）研削や研磨等の加工を施して配向層の表面を露出させることにより好ましく製造することができる。この配向前駆体層は熱処理により配向層となるものであり、ａ軸長及び／又はｃ軸長がサファイアより大きいコランダム型結晶構造を有する材料、あるいは後述する熱処理によってａ軸長及び／又はｃ軸長がサファイアより大きいコランダム型結晶構造となる材料を含む。また、配向前駆体層はコランダム型結晶構造を有する材料の他に、微量成分を含んでいてもよい。このような製造方法によれば、サファイア基板を種結晶として配向層の成長を促すことができる。すなわち、サファイア基板の単結晶特有の高い結晶性と結晶配向方位が配向層に引き継がれる。
（ａ）サファイア基板の準備
複合下地基板を作製するには、まず、サファイア基板を準備する。用いるサファイア基板は、いずれの方位面を有するものであってもよい。すなわち、ａ面、ｃ面、ｒ面、ｍ面を有するものであってもよく、これらの面に対して所定のオフ角を有するものであってもよい。例えばｃ面サファイアを用いた場合、表面に対してｃ軸配向しているため、その上に、容易にｃ軸配向させた配向層をヘテロエピタキシャル成長させることが可能となる。また、電気特性を調整するために、ドーパントを加えたサファイア基板を用いることも可能である。このようなドーパントとしては公知のものが使用可能である。
（ｂ）配向前駆体層の作製
ａ軸長及び／又はｃ軸長がサファイアより大きいコランダム型結晶構造を有する材料、又は熱処理によってａ軸長及び／又はｃ軸長がサファイアより大きいコランダム型結晶構造となる材料を含む配向前駆体層を作製する。配向前駆体層を形成する方法は特に限定されず、公知の手法が採用可能である。配向前駆体層を形成する方法の例としては、ＡＤ（エアロゾルデポジション）法、ゾルゲル法、水熱法、スパッタリング法、蒸着法、各種ＣＶＤ（化学気相成長）法、ＰＬＤ法、ＣＶＴ（化学気相輸送）法、昇華法等の手法等が挙げられる。ＣＶＤ法の例としては、熱ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法等が挙げられる。あるいは、配向前駆体の成形体を予め作製し、この成形体をサファイア基板上に載置する手法であってもよい。このような成形体は、配向前駆体の材料を、テープ成形又はプレス成形等の手法で成形することで作製可能である。また、配向前駆体層として予め各種ＣＶＤ法や焼結等で作製した多結晶体を使用し、サファイア基板上に載置する方法も用いることができる。
しかしながら、エアロゾルデポジション（ＡＤ）法、各種ＣＶＤ法、又はスパッタリング法を用いて配向前駆体層を直接形成する手法が好ましい。これらの方法を用いることで緻密な配向前駆体層を比較的短時間で形成することが可能となり、サファイア基板を種結晶としたヘテロエピタキシャル成長を生じさせることが容易になる。特に、ＡＤ法は高真空のプロセスを必要とせず、成膜速度も相対的に速いため、製造コストの面でも好ましい。スパッタリング法を用いる場合は、配向前駆体層と同材料のターゲットを用いて成膜することも可能であるが、金属ターゲットを使用し、酸素雰囲気下で成膜する反応性スパッタ法も用いることができる。予め作製した成形体をサファイア上に載置する手法も簡易な手法として好ましいが、配向前駆体層が緻密ではないため、後述する熱処理工程において緻密化するプロセスを必要とする。配向前駆体層として予め作製した多結晶体を用いる手法では、多結晶体を作製する工程と、サファイア基板上で熱処理する工程の二つが必要となる。また、多結晶体とサファイア基板の密着性を高めるため、多結晶体の表面を十分に平滑にしておく等の工夫も必要である。いずれの手法も公知の条件を用いることができるが、ＡＤ法を用いて配向前駆体層を直接形成する手法と、予め作製した成形体をサファイア基板上に載置する手法について、以下に説明する。
ＡＤ法は、微粒子や微粒子原料をガスと混合してエアロゾル化し、このエアロゾルをノズルから高速噴射して基板に衝突させ、被膜を形成する技術であり、常温で緻密化された被膜を形成できるという特徴を有している。このようなＡＤ法で用いられる成膜装置（エアロゾルデポジション（ＡＤ）装置）の一例を図１に示す。図１に示される成膜装置２０は、大気圧より低い気圧の雰囲気下で原料粉末を基板上に噴射するＡＤ法に用いられる装置として構成されている。この成膜装置２０は、原料成分を含む原料粉末のエアロゾルを生成するエアロゾル生成部２２と、原料粉末をサファイア基板２１に噴射して原料成分を含む膜を形成する成膜部３０とを備えている。エアロゾル生成部２２は、原料粉末を収容し図示しないガスボンベからのキャリアガスの供給を受けてエアロゾルを生成するエアロゾル生成室２３と、生成したエアロゾルを成膜部３０へ供給する原料供給管２４と、エアロゾル生成室２３及びその中のエアロゾルに１０～１００Ｈｚの振動数で振動が付与する加振器２５とを備えている。成膜部３０は、サファイア基板２１にエアロゾルを噴射する成膜チャンバ３２と、成膜チャンバ３２の内部に配設されサファイア基板２１を固定する基板ホルダ３４と、基板ホルダ３４をＸ軸－Ｙ軸方向に移動するＸ－Ｙステージ３３とを備えている。また、成膜部３０は、先端にスリット３７が形成されエアロゾルをサファイア基板２１へ噴射する噴射ノズル３６と、成膜チャンバ３２を減圧する真空ポンプ３８とを備えている。
ＡＤ法は、成膜条件によって膜厚や膜質等を制御できることが知られている。例えば、ＡＤ膜の形態は、原料粉末の基板への衝突速度、原料粉末の粒径、エアロゾル中の原料粉末の凝集状態、単位時間当たりの噴射量等に影響を受けやすい。原料粉末の基板への衝突速度は、成膜チャンバ３２と噴射ノズル３６内の差圧や、噴射ノズルの開口面積等に影響を受ける。適切な条件を用いない場合、被膜が圧粉体となったり気孔を生じたりする場合があるので、これらのファクターを適切に制御することが必要である。
配向前駆体層を予め作製した成形体を用いる場合、配向前駆体の原料粉末を成形して成形体を作製することができる。例えば、プレス成形を用いる場合、配向前駆体層はプレス成形体である。プレス成形体は、配向前駆体の原料粉末を公知の手法に基づきプレス成形することで作製可能であり、例えば、原料粉末を金型に入れ、好ましくは１００～４００ｋｇｆ／ｃｍ２、より好ましくは１５０～３００ｋｇｆ／ｃｍ２の圧力でプレスすることにより作製すればよい。また、成形方法は特に限定されず、プレス成形の他、テープ成形、鋳込み成形、押出し成形、ドクターブレード法、及びこれらの任意の組合せを用いることができる。例えば、テープ成形を用いる場合、原料粉末にバインダー、可塑剤、分散剤、分散媒等の添加物を適宜加えてスラリー化し、このスラリーをスリット状の細い吐出口を通過させることにより、シート状に吐出及び成形するのが好ましい。シート状に成形した成形体の厚さに限定はないが、ハンドリングの観点では５～５００μｍであるのが好ましい。また、厚い配向前駆体層が必要な場合はこのシート成形体を多数枚積み重ねて、所望の厚さとして使用すればよい。
これらの成形体はその後のサファイア基板上での熱処理によりサファイア基板近くの部分が配向層となるものである。上述したように、このような手法では後述する熱処理工程において成形体を焼結させ、緻密化する必要がある。このため、成形体はコランダム型結晶構造を有する又はもたらす材料の他に、焼結助剤等の微量成分を含んでいてもよい。
（ｃ）サファイア基板上の配向前駆体層の熱処理
配向前駆体層が形成されたサファイア基板を１０００℃以上の温度で熱処理する。この熱処理により、配向前駆体層の少なくともサファイア基板近くの部分を緻密な配向層に変換することが可能となる。また、この熱処理により、配向層をヘテロエピタキシャル成長させることが可能となる。すなわち、配向層をコランダム型結晶構造を有する材料で構成することで、熱処理時にコランダム型結晶構造を有する材料がサファイア基板を種結晶として結晶成長するヘテロエピタキシャル成長が生じる。その際、結晶の再配列が起こり、サファイア基板の結晶面に倣って結晶が配列する。この結果、サファイア基板と配向層の結晶軸を揃えることができる。例えば、ｃ面サファイア基板を用いると、サファイア基板と配向層が下地基板の表面に対していずれもｃ軸配向した態様とすることが可能となる。その上、この熱処理により、配向層の一部に傾斜組成領域を形成することが可能となる。すなわち、熱処理の際に、サファイア基板と配向前駆体層の界面で反応が生じ、サファイア基板中のＡｌ成分が配向前駆体層中に拡散する及び／又は配向前駆体層中の成分がサファイア基板中に拡散して、α－Ａｌ２Ｏ３を含む固溶体で構成される傾斜組成領域が形成される。
なお、各種ＣＶＤ法やスパッタリング法、ＰＬＤ法、ＣＶＴ法、昇華法等の方法では、１０００℃以上の熱処理を経ることなくサファイア基板上にヘテロエピタキシャル成長を生じる場合があることが知られている。しかし、配向前駆体層はその作製時には配向していない状態、すなわち非晶質や無配向の多結晶であり、本熱処理工程時にサファイアを種結晶として結晶の再配列を生じさせることが好ましい。こうすることで、配向層表面に到達する結晶欠陥を効果的に低減することができる。この理由は定かではないが、一旦成膜された固相の配向前駆体層がサファイアを種として結晶構造の再配列を生じることが結晶欠陥の消滅に効果があるのではないかと考えている。
熱処理は、コランダム型結晶構造が得られ、サファイア基板を種としたヘテロエピタキシャル成長が生じるかぎり特に限定されず、管状炉やホットプレート等、公知の熱処理炉で実施することができる。また、これらの常圧（プレスレス）での熱処理だけでなく、ホットプレスやＨＩＰ等の加圧熱処理や、常圧熱処理と加圧熱処理の組み合わせも用いることができる。熱処理条件は、配向層に用いる材料によって適宜選択できる。例えば、熱処理の雰囲気は大気、真空、窒素及び不活性ガス雰囲気から選択することができる。好ましい熱処理温度も配向層に用いる材料によって変わるが、例えば１０００～２０００℃が好ましく、１２００～２０００℃がさらに好ましい。熱処理温度や保持時間はヘテロエピタキシャル成長で生じる配向層の厚さやサファイア基板との拡散で形成される傾斜組成領域の厚さと関係しており、材料の種類、狙いとする配向層、傾斜組成領域の厚さ等によって適宜調整することができる。ただし、予め作製した成形体を配向前駆体層として用いる場合、熱処理中に焼結して緻密化させる必要があり、高温での常圧焼成、ホットプレス、ＨＩＰ、又はそれらの組み合わせが好適である。例えば、ホットプレスを用いる場合、面圧は５０ｋｇｆ／ｃｍ２以上が好ましく、より好ましくは１００ｋｇｆ／ｃｍ２以上、特に好ましくは２００ｋｇｆ／ｃｍ２以上であり、上限は特に限定されない。また、焼成温度も、焼結及び緻密化並びにヘテロエピタキシャル成長が生じる限り、特に限定されないが、１０００℃以上が好ましく、１２００℃以上がより好ましく、１４００℃以上がさらに好ましく、１６００℃以上が特に好ましい。焼成雰囲気も大気、真空、窒素及び不活性ガス雰囲気から選択することができる。モールド等の焼成冶具は黒鉛製やアルミナ製のもの等が利用できる。
（ｄ）配向層表面の露出
熱処理によりサファイア基板近くに形成される配向層の上には、配向前駆体層や配向性に劣る又は無配向の表面層が存在又は残留しうる。この場合、配向前駆体層に由来する側の面に研削や研磨等の加工を施して配向層の表面を露出させるのが好ましい。こうすることで、配向層の表面に優れた配向性を有する材料が露出することになるため、その上に効果的に半導体層をエピタキシャル成長させることができる。配向前駆体層や表面層を除去する手法は特に限定されるものではないが、例えば、研削及び研磨する手法やイオンビームミリングする手法を挙げることができる。配向層の表面の研磨は、砥粒を用いたラップ加工や化学機械研磨（ＣＭＰ）により行われるのが好ましい。
（２）半導体膜の形成
次に、得られた複合下地基板の配向層上に半導体膜を形成する。半導体膜の形成手法としては、本発明で特定される特性を有する半導体膜が得られる限り、言い換えると半導体膜の少なくとも一方の表面の結晶欠陥密度が１．０×１０６／ｃｍ２以下となるように成膜できる限り、公知の手法が可能である。しかしながら、ミストＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＭＯＣＶＤ法、水熱法及びスパッタリング法のいずれかが好ましく、ミストＣＶＤ法、水熱法、又はＨＶＰＥ法が特に好ましい。これらの方法のうち、ＨＶＰＥ法について以下に説明する。
ＨＶＰＥ法（ハライド気相成長法）はＣＶＤの一種であり、Ｇａ２Ｏ３やＧａＮ等の化合物半導体の成膜に適用可能な方法である。この方法では、Ｇａ原料とハロゲン化物を反応させてハロゲン化ガリウムガスを発生させ、成膜用下地基板上に供給する。同時にＯ２ガスを成膜用下地基板上に供給し、ハロゲン化ガリウムガスとＯ２ガスが反応することで成膜用下地基板上にＧａ２Ｏ３が成長する。高速及び厚膜成長が可能であり、工業的にも広く実績を有する方法であり、α－Ｇａ２Ｏ３だけでなくβ－Ｇａ２Ｏ３の成膜例が報告されている。
図２にＨＶＰＥ法を用いた気相成長装置の一例を示す。ＨＶＰＥ法を用いた気相成長装置４０は、反応炉５０と、成膜用下地基板５６を載置するサセプタ５８と、酸素原料供給源５１と、キャリアガス供給源５２と、Ｇａ原料供給源５３と、ヒーター５４と、ガス排出部５７を備えている。反応炉５０は、原料と反応しない任意の反応炉が適用され、例えば石英管である。ヒーター５４は少なくとも７００℃（好ましくは９００℃以上）まで加熱可能な任意のヒーターが適用され、例えば抵抗加熱式のヒーターである。
Ｇａ原料供給源５３には内部に金属Ｇａ５５が載置されており、ハロゲンガス又はハロゲン化水素ガス、例えばＨＣｌが供給される。ハロゲンガス又はハロゲン化ガスは好ましくはＣｌ２又はＨＣｌである。供給されたハロゲンガス又はハロゲン化ガスは金属Ｇａ５５と反応し、ハロゲン化ガリウムガスが生じ、成膜用下地基板に供給される。ハロゲン化ガリウムガスは、好ましくはＧａＣｌ及び又はＧａＣｌ３を含む。酸素原料供給源５１は、Ｏ２、Ｈ２Ｏ及びＮ２Ｏからなる群から選択される酸素源が供給可能だが、Ｏ２が好ましい。これらの酸素原料ガスは、ハロゲン化ガリウムガスと同時に成膜用下地基板に供給される。なお、Ｇａ原料や酸素原料ガスはＮ２や希ガス等のキャリアガスととともに供給してもよい。
ガス排出部５７は、例えば、拡散ポンプ、ロータリーポンプ等の真空ポンプに接続されていてもよく、反応炉５０内の未反応のガスの排出だけでなく、反応炉５０内を減圧下に制御してもよい。これにより、気相反応の抑制、及び成長速度分布が改善され得る。
ヒーター５４を用いて所定の温度まで成膜用下地基板５６を加熱し、ハロゲン化ガリウムガスと酸素原料ガスを同時に供給することで、成膜用下地基板５６上にα－Ｇａ２Ｏ３が形成される。成膜温度はα－Ｇａ２Ｏ３が成膜される限り特に限定されないが、例えば２５０℃～９００℃が典型的である。Ｇａ原料ガスや酸素原料ガスの分圧も特に限定されない。例えば、Ｇａ原料ガス（ハロゲン化ガリウムガス）の分圧は０．０５ｋＰａ以上１０ｋＰａ以下の範囲としてもよく、酸素原料ガスの分圧は０．２５ｋＰａ以上５０ｋＰａ以下の範囲としてもよい。
ドーパントとして１４族元素を含有するα－Ｇａ２Ｏ３系半導体膜を成膜する場合や、ＩｎやＡｌの酸化物等を含むα－Ｇａ２Ｏ３との混晶膜を成膜する場合においては、別途供給源を設けてそれらのハロゲン化物等を供給してもよいし、Ｇａ原料供給源５３からハロゲン化物を混合して供給してもよい。また、金属Ｇａ５５と同じ箇所に１４族元素やＩｎ、Ａｌ等を含有する材料を載置し、ハロゲンガス又はハロゲン化水素ガスと反応させ、ハロゲン化物として供給してもよい。成膜用下地基板５６に供給されたそれらのハロゲン化物ガスは、ハロゲン化ガリウムと同様、酸素原料ガスと反応して酸化物となり、α－Ｇａ２Ｏ３系半導体膜中に取り込まれる。
ＨＶＰＥ法で半導体膜を形成する際には、Ｇａ原料、酸素原料等の供給量を一定のままとし、成膜条件を適切に制御することで単層構造の膜を形成することができる。このようにして、表面の結晶欠陥密度が１．０×１０６／ｃｍ２以下と著しく低い半導体膜を複合下地基板上に成膜することができる。
なお、本発明の半導体膜は、成膜用下地基板に成膜した後や成膜用下地基板から分離して自立膜とした場合の反りが著しく小さい。特に、成膜用下地基板として、α－Ｃｒ２Ｏ３、若しくはα－Ｃｒ２Ｏ３と異種材料との固溶体で構成される二軸配向基板、又はα－Ｃｒ２Ｏ３、若しくはα－Ｃｒ２Ｏ３と異種材料との固溶体で構成される配向層を有する複合基板のいずれかを用いた場合、特に反り量を小さくすることができる。例えば、２インチサイズの半導体膜を作製した場合の反り量を３０μｍ以下、より好ましくは２０μｍ以下、さらに好ましくは１０μｍ以下とすることができる。
前述したとおり、本発明の半導体膜は、モザイク性が小さい膜とすることができる。従来のサファイア基板上に成膜したα－Ｇａ２Ｏ３膜は、結晶方位がわずかに異なるドメインの集合体（モザイク結晶）となる場合がある。この原因は定かではないが、α－Ｇａ２Ｏ３が準安定相のため成膜温度が比較的低温であることが挙げられる。成膜温度が低温のため、吸着成分が基板表面でマイグレーションしづらく、ステップフロー成長しにくい。このため、島状成長（三次元成長）する成長モードが支配的となりやすい。また、成膜用下地基板にサファイア基板を用いた場合、半導体膜とサファイア間の格子不整合があり、それぞれの島状成長部（ドメイン）はわずかに結晶配向方位が異なる場合がある。このため、各ドメインは完全には会合せず、モザイク結晶となりやすい。本発明の半導体膜は、特に成膜用下地基板として、α－Ｃｒ２Ｏ３、若しくはα－Ｃｒ２Ｏ３と異種材料との固溶体で構成される単結晶基板、又はα－Ｃｒ２Ｏ３、若しくはα－Ｃｒ２Ｏ３と異種材料との固溶体で構成される単結晶層を有する複合基板のいずれかを使用し、成膜条件を適切に制御した場合、モザイク性の無い（すなわち単結晶）又はモザイク性の小さい半導体膜を得ることができる。モザイク性の観点においては、成膜温度は、例えば６００℃以上、好ましくは７００℃以上、より好ましくは８００℃以上、さらに好ましくは９００℃以上である。半導体膜のモザイク性を評価するには、ＸＲＣ測定、ＥＢＳＤ測定、ＴＥＭ等の公知の手法を用いることができるが、特に前述したようなＸＲＣ半値幅での評価が好適である。
得られた半導体膜は、そのままの形態又は分割して半導体素子とすることが可能である。あるいは、半導体膜を複合下地基板から剥離して膜単体の形態としてもよい。この場合、複合下地基板からの剥離を容易にするために、複合下地基板の配向層表面（成膜面）に予め剥離層を設けたものを用いてもよい。このような剥離層は、複合下地基板表面にＣ注入層やＨ注入層を設けたものが挙げられる。また、半導体膜の成膜初期にＣやＨを膜中に注入させ、半導体膜側に剥離層を設けてもよい。さらに、複合下地基板上に成膜された半導体膜の表面（すなわち複合下地基板とは反対側の面）に複合下地基板とは異なる支持基板（実装基板）を接着及び接合し、その後、半導体膜から複合下地基板を剥離除去することも可能である。このような支持基板（実装基板）として、２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋであるもの、例えばＣｕ－Ｍｏ複合材料で構成される基板を用いることができる。また、半導体膜と支持基板（実装基板）を接着及び接合する手法の例としては、ロウ付け、半田、固相接合等の公知の手法を挙げることができる。さらに、半導体膜と支持基板との間に、オーミック電極、ショットキー電極等の電極、又は接着層等の他の層を設けてもよい。
本発明を以下の例によってさらに具体的に説明する。
例１
成膜用下地基板として市販のＣｒ２Ｏ３単結晶（サイズ８ｍｍ×８ｍｍ、厚さ０．５ｍｍ、ｃ面、オフ角なし）（以下、Ｃｒ２Ｏ３基板という）を使用し、以下のようにしてα－Ｇａ２Ｏ３膜（半導体膜）の形成を行った。
（１）ミストＣＶＤ法によるα－Ｇａ２Ｏ３膜の形成
（１ａ）ミストＣＶＤ装置
図３に本例で用いたミストＣＶＤ装置６１を模式的に示す。ミストＣＶＤ装置６１は、希釈ガス源６２ａ、キャリアガス源６２ｂ、流量調節弁６３ｂ、ミスト発生源６４、容器６５、超音波振動子６６、石英管６７、ヒーター６８、サセプタ７０、及び排気口７１を備えている。サセプタ７０には基板６９が載置される。流量調節弁６３ａは希釈ガス源６２ａから送り出される希釈ガスの流量を調節可能に構成される一方、流量調節弁６３ｂはキャリアガス源６２ｂから送り出されるキャリアガスの流量を調節可能に構成される。ミスト発生源６４には原料溶液６４ａが収容される一方、容器６５には水６５ａが入れられる。超音波振動子６６は容器６５の底面に取り付けられる。石英管６７は成膜室を成しており、ヒーター６８が石英管６７の周辺部に設置される。サセプタ７０は石英で構成され、基板６９を載置する面が水平面から傾斜している。
（１ｂ）原料溶液の調製
ガリウムアセチルアセトナート濃度が０．０５ｍｏｌ／Ｌの水溶液を調製した。この際、３６％塩酸を体積比で１．５％を含有させ、原料溶液６４ａとした。
（１ｃ）成膜準備
得られた原料溶液６４ａをミスト発生源６４内に収容した。上述した成膜用下地基板（Ｃｒ２Ｏ３基板）を基板６９としてサセプタ７０上に設置させ、ヒーター６８を作動させて石英管６７内の温度を６００℃にまで上昇させた。次に、流量調節弁６３ａ及び６３ｂを開いて希釈ガス源６２ａ及びキャリアガス源６２ｂから希釈ガス及びキャリアガスをそれぞれ石英管６７内に供給した。石英管６７内の雰囲気を希釈ガス及びキャリアガスで十分に置換した後、希釈ガスの流量を０．５Ｌ／ｍｉｎ、キャリアガスの流量を１Ｌ／ｍｉｎにそれぞれ調節した。希釈ガス及びキャリアガスとしては、窒素ガスを用いた。
（１ｄ）膜形成
超音波振動子６６を２．４ＭＨｚで振動させ、その振動を、水６５ａを通じて原料溶液６４ａに伝播させることによって、原料溶液６４ａをミスト化させて、ミスト６４ｂを生成した。このミスト６４ｂが、希釈ガス及びキャリアガスによって成膜室である石英管６７内に導入され、石英管６７内で反応して、基板６９の表面でのＣＶＤ反応によって基板６９上に膜を形成させた。こうして結晶性半導体膜（半導体層）を得た。成膜時間は６０分とした。
（２）半導体膜の評価
（２ａ）表面ＥＤＳ
得られた膜の成膜側（すなわちＣｒ２Ｏ３基板と反対側）の膜表面のＥＤＳ測定を実施した結果、Ｇａ及びＯのみが検出され、得られた膜はＧａ酸化物であることが分かった。
（２ｂ）ＥＢＳＤ
電子線後方散乱回折装置（ＥＢＳＤ）（オックスフォード・インストゥルメンツ社製Ｎｏｒｄｌｙｓ Ｎａｎｏ）を取り付けたＳＥＭ（日立ハイテクノロジーズ社製、ＳＵ－５０００）にてＧａ酸化物で構成される成膜側の膜表面の逆極点図方位マッピングを５００μｍ×５００μｍの視野で実施した。このＥＢＳＤ測定の諸条件は以下のとおりとした。
＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋｖ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム：Ａｚｔｅｃ（ｖｅｒｓｉｏｎ ３．３）
得られた逆極点図方位マッピングから、Ｇａ酸化物膜は基板法線方向にｃ軸配向、面内も配向した二軸配向のコランダム型結晶構造を有することが分かった。これらより、α－Ｇａ２Ｏ３からなる配向膜が形成されていることが示された。
（２ｃ）成膜側表面の平面ＴＥＭ
α－Ｇａ２Ｏ３膜の結晶欠陥密度を評価するため、平面ＴＥＭ観察（プランビュー）を実施した。成膜側の表面が含まれるように切り出し、測定視野周辺の試料厚さ（Ｔ）が１５０ｎｍとなるようにイオンミリングによって加工した。得られた切片に対し、透過型電子顕微鏡（日立製Ｈ－９０００１ＵＨＲ－Ｉ）を使用して加速電圧３００ｋＶでＴＥＭ観察を行い、結晶欠陥密度を評価した。実際には測定視野４．１μｍ×３．１μｍのＴＥＭ像を８視野観察し、その中で認められた欠陥の数を算出した。その結果、得られたＴＥＭ像内には結晶欠陥が観察されず、結晶欠陥密度は９．９×１０５／ｃｍ２未満であることが分かった。得られたＴＥＭ像の一例を図４に示す。
（２ｄ）成膜用下地基板側表面の平面ＴＥＭ
α－Ｇａ２Ｏ３膜の上記（２ｃ）で観察した表面と反対側の表面（すなわちＣｒ２Ｏ３基板に隣接する表面）の結晶欠陥密度を評価するため、平面ＴＥＭ観察（プランビュー）を実施した。膜表面が含まれるように切り出し、測定視野周辺の試料厚さ（Ｔ）が１５０ｎｍとなるようにイオンミリングによって加工した。得られた切片に対し、透過型電子顕微鏡（日立製Ｈ－９０００１ＵＨＲ－Ｉ）を使用して加速電圧３００ｋＶでＴＥＭ観察を行い、結晶欠陥密度を評価した。実際には測定視野４．１μｍ×３．１μｍのＴＥＭ像を８視野観察し、その中で認められた欠陥の数を算出した。その結果、得られたＴＥＭ像内には結晶欠陥が観察されず、結晶欠陥密度は９．９×１０５／ｃｍ２未満であることが分かった。
（２ｅ）断面ＴＥＭ
α－Ｇａ２Ｏ３膜から成膜側の表面とＣｒ２Ｏ３基板に隣接する表面の両方が含まれ、測定視野周辺の試料厚さ（Ｔ）が２００ｎｍとなるように断面試験片を切り出した。得られた試験片を用いて、透過型電子顕微鏡（日立製Ｈ－９０００１ＵＨＲ－Ｉ）を使用して、加速電圧３００ｋＶでＴＥＭ観察をした。得られたＴＥＭ像からα－Ｇａ２Ｏ３膜の厚さを測定した結果、０．７μｍであった。
（２ｆ）成膜側表面のＸＲＣ
ＸＲＤ装置（Ｂｒｕｋｅｒ－ＡＸＳ株式会社製Ｄ８－ＤＩＳＣＯＶＥＲ）を用いてα－Ｇａ２Ｏ３膜の成膜面側表面の（１０４）面のＸＲＣ測定を実施した。実際には２θ、ω、χ、φを調整してα－Ｇａ２Ｏ３の（１０４）面のピークが出るように軸立てを行った後、管電圧４０ｋＶ、管電流４０ｍＡ、コリメータ径０．５ｍｍ、アンチスキャッタリングスリット３ｍｍで、ω＝１５．５～１９．５°の範囲、ωステップ幅０．００５°、及び計数時間０．５秒の条件を用いた。また、Ｘ線源にはＧｅ（０２２）非対称反射モノクロメーターでＣｕＫα線を平行単色光化したものを用いた。得られた（１０４）面のＸＲＣプロファイルの半値幅（ＦＷＨＭ）は、ＸＲＤ解析ソフトウェア（Ｂｒｕｋｅｒ－ＡＸＳ製、「ＬＥＰＴＯＳ」Ｖｅｒ４．０３）を使用し、プロファイルのスムージングを行った後にピークサーチを行うことにより決定した。その結果、α－Ｇａ２Ｏ３膜の（１０４）面ＸＲＣプロファイルの半値幅は１２７ａｒｃｓｅｃ．であった。
（２ｇ）Ｓｎ濃度
Ｄ－ＳＩＭＳ（ＣＡＭＥＣＡ社製ＩＭＳ－７ｆ）を用いてα－Ｇａ２Ｏ３膜中のＳｎ濃度を測定した。測定時の１次イオン種としてはＣｓ＋イオンを用い、一次イオン加速電圧１４．５ｋＶで測定した。その結果、α－Ｇａ２Ｏ３膜中のＳｎ濃度は検出限界以下であった。
例２
上記（１ｂ）における原料溶液の調製を以下のとおり行ったこと、及び上記（１ｄ）における成膜時間を１３０分としたこと以外は、例１と同様にしてα－Ｇａ２Ｏ３膜の形成及び各種評価を行った。結果は、表１に示されるとおりであった。
（１ｂ’）原料溶液の調製
ガリウムアセチルアセトナート濃度が０．０５ｍｏｌ／Ｌの水溶液を調製した。この際、３６％塩酸を体積比で１．５％を含有させた。得られたガリウムアセチルアセトナート溶液に塩化スズ（ＩＩ）二水和物（ＳｎＣｌ２・２Ｈ２Ｏ）を加え、ガリウムに対するスズの原子比が０．２となるように濃度を調整して、原料溶液６４ａを得た。
例３
上記（１ｃ）において石英管６７内の温度を４６０℃としたこと、及び上記（１ｄ）における成膜時間を２００分としたこと以外は、例１と同様にしてα－Ｇａ２Ｏ３膜の形成及び各種評価を行った。結果は、表１に示されるとおりであった。本例においては、α－Ｇａ２Ｏ３膜の成膜側表面の方が成膜用下地基板側表面より結晶欠陥密度が小さくなった。このため成膜側表面をおもて面、成膜用下地基板側表面を裏面とし、（裏面の結晶欠陥密度）／（おもて面の結晶欠陥密度）を算出すると、１より大きいことが示された。
例４
上記（１ｂ’）においてガリウムに対するスズの原子比が５．０×１０－６となるように塩化スズ（ＩＩ）二水和物を添加したこと、上記（１ｃ）において石英管６７内の温度を４６０℃としたこと、及び上記（１ｄ）において成膜時間を１１０分としたこと以外は、例２と同様にしてα－Ｇａ２Ｏ３膜の形成及び各種評価を実施した。結果は、表１に示されるとおりであった。本例においては、成膜側表面の方が成膜用下地基板側表面より結晶欠陥密度が小さくなった。このため成膜側表面をおもて面、成膜用下地基板側表面を裏面とし、（裏面の結晶欠陥密度）／（おもて面の結晶欠陥密度）を算出すると、１より大きいことが示された。
例５
成膜用下地基板として以下のようにして作製された複合下地基板を用いたこと、上記（１ｂ’）においてガリウムに対するスズの原子比が０．７となるように塩化スズ（ＩＩ）二水和物を添加したこと、及び上記（１ｄ）において成膜時間を２８０分としたこと以外は、例２と同様にしてα－Ｇａ２Ｏ３膜の形成及び各種評価を行った。結果は、表１に示されるとおりであった。
（複合下地基板の作製）
（ａ）配向前駆体層の作製
原料粉体としてＣｒ２Ｏ３粉体（ランクセス製、カラーサームグリーン）、基板としてサファイア（直径５０．８ｍｍ（２インチ）、厚さ０．４３ｍｍ、ｃ面、オフ角０．２°）を用いて、図１に示されるエアロゾルデポジション（ＡＤ）装置２０により種基板（サファイア基板）上にＣｒ２Ｏ３で構成されるＡＤ膜（配向前駆体層）を形成した。エアロゾルデポジション（ＡＤ）装置２０の構成については前述したとおりである。
ＡＤ成膜条件は以下のとおりとした。すなわち、キャリアガスはＮ２とし、長辺５ｍｍ×短辺０．３ｍｍのスリットが形成されたセラミックス製のノズルを用いた。ノズルのスキャン条件は、０．５ｍｍ／ｓのスキャン速度で、スリットの長辺に対して垂直且つ進む方向に５５ｍｍ移動、スリットの長辺方向に５ｍｍ移動、スリットの長辺に対して垂直且つ戻る方向に５５ｍｍ移動、スリットの長辺方向且つ初期位置とは反対方向に５ｍｍ移動、とのスキャンを繰り返し、スリットの長辺方向に初期位置から５５ｍｍ移動した時点で、それまでとは逆方向にスキャンを行い、初期位置まで戻るサイクルを１サイクルとし、これを５００サイクル繰り返した。室温での１サイクルの成膜において、搬送ガスの設定圧力を０．０６ＭＰａ、流量を６Ｌ／ｍｉｎ、チャンバ内圧力を１００Ｐａ以下に調整した。このようにして形成したＡＤ膜（配向前駆体層）の厚さは約１００μｍであった。
（ｂ）配向前駆体層の熱処理
ＡＤ膜（配向前駆体層）を形成したサファイア基板をＡＤ装置から取り出し、窒素雰囲気中で１７００℃にて４時間アニールした。
（ｃ）研削及び研磨
得られた基板をセラミックスの定盤に固定し、ＡＤ膜に由来する側の面を配向層が露出するまで、＃２０００までの番手の砥石を用いて研削した後、ダイヤモンド砥粒を用いたラップ加工により、板面をさらに平滑化した。このとき、ダイヤモンド砥粒のサイズを３μｍから０．５μｍまで段階的に小さくしつつラップ加工を行うことで、板面の平坦性を高めた。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げを施し、サファイア基板上に配向層を備えた複合下地基板を得た。なお、基板のＡＤ膜に由来する側の面を「おもて面」と称することとした。加工後の配向層のおもて面の算術平均粗さＲａは０．１ｎｍ、研削及び研磨量は５０μｍであり、研磨後の複合下地基板の厚さは０．４８ｍｍとなった。
（ｄ）配向層の評価
（ｄ１）断面ＥＤＸ
エネルギー分散型Ｘ線分析器（ＥＤＸ）を用いて基板主面に直交する断面の組成分析を行った。その結果、複合下地基板のおもて面から深さ約２０μｍまでの範囲ではＣｒ及びＯのみが検出された。Ｃｒ及びＯの比率は深さ約２０μｍの範囲ではほぼ変化がなく、厚さ約２０μｍのＣｒ酸化物層が形成されていることが分かった。また、そのＣｒ酸化物層からさらに深さ３０μｍまで範囲ではＣｒ、Ｏ及びＡｌが検出され、Ｃｒ酸化物層とサファイア基板の間に厚さ約３０μｍのＣｒ－Ａｌ酸化物層（傾斜組成層）を形成していることが分かった。Ｃｒ－Ａｌ酸化物層内ではＣｒとＡｌの比率が異なり、サファイア基板側ではＡｌ濃度が高く、Ｃｒ酸化物層に近い側ではＡｌ濃度が低下している様子が認められた。
（ｄ２）表面ＥＢＳＤ
電子線後方散乱回折装置（ＥＢＳＤ）（オックスフォード・インストゥルメンツ社製Ｎｏｒｄｌｙｓ Ｎａｎｏ）を取り付けたＳＥＭ（日立ハイテクノロジーズ社製、ＳＵ－５０００）にてＣｒ酸化物層で構成される配向層のおもて面の逆極点図方位マッピングを５００μｍ×５００μｍの視野で実施した。このＥＢＳＤ測定の諸条件は以下のとおりとした。
＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋＶ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム：Ａｚｔｅｃ（ｖｅｒｓｉｏｎ ３．３）
得られた逆極点図方位マッピングから、Ｃｒ酸化物層は基板法線方向にｃ軸配向するとともに、面内方向にも配向した二軸配向のコランダム型結晶構造を有する層であることが分かった。これらより、基板のおもて面はα－Ｃｒ２Ｏ３からなる配向層が形成されていることが示された。以上の結果を踏まえて、複合下地基板の作製工程を模式的に示すと図５（ａ）～（ｄ）に示されるとおりとなる。
（ｄ３）ＸＲＤ
多機能高分解能Ｘ線回折（ＸＲＤ）装置（ブルカー・エイエックスエス株式会社製、Ｄ８ ＤＩＳＣＯＶＥＲ）を用いて基板のおもて面のＸＲＤインプレーン測定を行った。具体的には、基板表面の高さに合わせてＺ軸を調整した後、（１１－２０）面に対してＣｈｉ、Ｐｈｉ、ω、２θを調整して軸立てを行い、以下の条件にて２θ－ω測定を行った。
＜ＸＲＤ測定条件＞
・管電圧：４０ｋＶ
・管電流：４０ｍＡ
・検出器：Ｔｒｉｐｐｌｅ Ｇｅ（２２０） Ａｎａｌｙｚｅｒ
・Ｇｅ（０２２）非対称反射モノクロメーターにて平行単色光化（半値幅２８秒）したＣｕＫα線
・ステップ幅：０．００１°
・スキャンスピード：１．０秒／ステップ
ＸＲＤ測定により、配向層のａ軸長は４．９６１Åであることが分かった。
例６
上記（１ｂ’）においてガリウムに対するスズの原子比が０．２となるように塩化スズ（ＩＩ）二水和物を添加したこと、及び上記（１ｄ）において成膜時間を６００分としたこと以外は例５と同様にしてα－Ｇａ２Ｏ３膜の形成及び各種評価を行った。結果は、表１に示されるとおりであった。
Figure 0007410009000001

Claims (8)

  1. α－Ｇａ２Ｏ３、又はα－Ｇａ２Ｏ３系固溶体で構成されるコランダム型結晶構造を有する、厚さ０．３～５０μｍの半導体膜であって、
    前記半導体膜の少なくとも一方の表面の結晶欠陥密度が１．０×１０ ６ ／ｃｍ ２ 以下であり、
    前記半導体膜の一方の表面（おもて面）の結晶欠陥密度に対する、前記半導体膜の前記表面に対向する表面（裏面）の結晶欠陥密度の比が、１．０を超える、半導体膜。
  2. 前記半導体膜の少なくとも一方の表面における（１０４）面のＸ線ロッキングカーブ半値幅が５００ａｒｃｓｅｃ以下である、請求項１に記載の半導体膜。
  3. 前記半導体膜が、ドーパントとして１４族元素を１．０×１０１６～１．０×１０２１／ｃｍ３の割合で含む、請求項１又は２に記載の半導体膜。
  4. 前記半導体膜がｃ軸配向膜である、請求項１～３のいずれか一項に記載の半導体膜。
  5. ２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋである支持基板上に設けられる、請求項１～４のいずれか一項に記載の半導体膜。
  6. 前記支持基板がＣｕ－Ｍｏ複合材料で構成される、請求項５に記載の半導体膜。
  7. 前記半導体膜の厚さが０．５～２０μｍである、請求項１～６のいずれか一項に記載の半導体膜。
  8. 前記半導体膜の片面が２０ｃｍ２以上の面積を有する、請求項１～７のいずれか一項に記載の半導体膜。
JP2020176243A 2019-04-24 2020-10-20 半導体膜 Active JP7410009B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019017515 2019-04-24
JPPCT/JP2019/017515 2019-04-24
JP2020538732A JP6784870B1 (ja) 2019-04-24 2019-09-10 半導体膜

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020538732A Division JP6784870B1 (ja) 2019-04-24 2019-09-10 半導体膜

Publications (3)

Publication Number Publication Date
JP2021038136A JP2021038136A (ja) 2021-03-11
JP2021038136A5 JP2021038136A5 (ja) 2022-04-26
JP7410009B2 true JP7410009B2 (ja) 2024-01-09

Family

ID=72941625

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020538732A Active JP6784870B1 (ja) 2019-04-24 2019-09-10 半導体膜
JP2020176243A Active JP7410009B2 (ja) 2019-04-24 2020-10-20 半導体膜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020538732A Active JP6784870B1 (ja) 2019-04-24 2019-09-10 半導体膜

Country Status (5)

Country Link
US (1) US11942520B2 (ja)
EP (1) EP3960914A4 (ja)
JP (2) JP6784870B1 (ja)
CN (1) CN113677833B (ja)
WO (1) WO2020217563A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023048150A1 (ja) * 2021-09-22 2023-03-30
KR102546042B1 (ko) * 2021-12-22 2023-06-22 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014234344A (ja) 2013-10-10 2014-12-15 株式会社Flosfia 酸化物結晶薄膜の製造方法
JP2014072533A5 (ja) 2013-10-10 2015-10-08
JP2016155714A (ja) 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
US20190057865A1 (en) 2017-08-21 2019-02-21 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
WO2020004250A1 (ja) 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263427A (ja) * 1989-04-03 1990-10-26 Sumitomo Metal Ind Ltd 化合物半導体基板およびその製造方法
JP3079509B2 (ja) * 1992-03-11 2000-08-21 日立建機株式会社 薄膜積層結晶体およびその製造方法
JP3795765B2 (ja) * 2001-04-06 2006-07-12 ソニー株式会社 化合物半導体基板の製造方法
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
DE102009008371A1 (de) * 2009-02-11 2010-08-12 Schott Solar Ag Integraler Prozeß von Waferherstellung bis Modulfertigung zur Herstellung von Wafern, Solarzellen und Solarmodulen
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP6067532B2 (ja) * 2013-10-10 2017-01-25 株式会社Flosfia 半導体装置
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
JP2016157879A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
WO2016152462A1 (ja) * 2015-03-24 2016-09-29 株式会社村田製作所 薄膜構造体、及び薄膜構造体の製造方法、並びに半導体デバイス
JP6945121B2 (ja) * 2015-09-30 2021-10-06 株式会社Flosfia 結晶性半導体膜および半導体装置
KR20240132126A (ko) * 2016-01-18 2024-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
CN108615672B (zh) * 2018-04-17 2020-09-04 中山大学 一种半导体结晶膜的制备方法及其半导体结晶膜
US11488821B2 (en) * 2018-06-26 2022-11-01 Flosfia Inc. Film forming method and crystalline multilayer structure
JPWO2020204006A1 (ja) * 2019-03-29 2020-10-08
US10992103B1 (en) * 2019-12-02 2021-04-27 Sharp Fukuyama Laser Co., Ltd. Laser device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014234344A (ja) 2013-10-10 2014-12-15 株式会社Flosfia 酸化物結晶薄膜の製造方法
JP2014072533A5 (ja) 2013-10-10 2015-10-08
JP2016155714A (ja) 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
US20190057865A1 (en) 2017-08-21 2019-02-21 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
WO2020004250A1 (ja) 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
AKAIWA, Kazuaki et al.，Conductivity control of Sn-doped α-Ga2O3 thin films grown on sapphire substrates，Japanese Journal of Applied Physics，2016年，vol.55，p. 1202BA-1 - 1202BA-8
JINNO, Riena, et al.，Reduction in edge dislocation density in corundum-structured α-Ga2O3 layers on sapphire substrates，Applied Physics Express，2016年，vol.9，page 071101-1 - 071101-4，ISSN 1882-0778
Y. Oshima et al.，"Epitaxial lateral overgrowth of α-Ga2O3 by halide vapor phase epitaxy"，APL Materials，米国，2018年12月10日，Vol. 7, No. 2，p. 022503-1～022503-6
増田 泰久、金子 健太郎、大島 祐一、四戸 孝、藤田 静雄，金ナノ粒子修飾サファイヤ基板上酸化ガリウム薄膜の作製，2018年 第79回 応用物理学会秋季学術講演会［講演予稿集］ Extended Abstracts of The 79th JSAP Autumn，公益社団法人応用物理学会，19a-224A-5

Also Published As

Publication number Publication date
US11942520B2 (en) 2024-03-26
JPWO2020217563A1 (ja) 2021-05-06
CN113677833B (zh) 2024-08-23
WO2020217563A1 (ja) 2020-10-29
JP6784870B1 (ja) 2020-11-11
CN113677833A (zh) 2021-11-19
EP3960914A4 (en) 2022-12-28
EP3960914A1 (en) 2022-03-02
JP2021038136A (ja) 2021-03-11
US20220028982A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
JP7461851B2 (ja) 半導体膜
US20210404089A1 (en) Ground substrate and method for producing same
US20220157946A1 (en) Semiconductor film
US11942520B2 (en) Semiconductor film
US20210355602A1 (en) Underlying substrate
US20210408242A1 (en) Semiconductor film
JP7320070B2 (ja) 下地基板及びその製造方法
JP7439117B2 (ja) 下地基板及びその製造方法
JP7108783B2 (ja) 半導体膜
WO2020261356A1 (ja) 半導体膜

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231221

R150 Certificate of patent or registration of utility model

Ref document number: 7410009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150