JP7494609B2 - 半導体モジュール - Google Patents

Description

本発明は半導体モジュールに関し、特にモータ駆動用インバータ装置やＤＣ－ＤＣコンバータ装置などの電力変換装置に用いられる半導体モジュール（Power Module）に関するものである。

電力変換装置は、電力変換のための複数のパワー半導体素子を１つのパッケージに集積した半導体モジュールが用いられている。半導体モジュールは、さらに、パワー半導体素子を駆動するためのドライバや動作異常を検出して保護する機能を有する制御ＩＣ（Integrated Circuit）を備えたＩＰＭ（Intelligent Power Module）が知られている。

図９は三相交流モータを駆動するインバータ装置を構成した従来の半導体モジュールの一例を示す回路図、図１０は従来の半導体モジュールの下アームの制御ＩＣにおける過電流検出回路の接続関係を示す回路図である。

従来の半導体モジュール１００は、図９に示したように、３組のハーフブリッジ回路を備え、三相のインバータ回路を構成している。この半導体モジュール１００は、パワー半導体素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）とこのＩＧＢＴに逆並列接続したＦＷＤ（Free Wheeling Diode）とを使用している。

半導体モジュール１００において、第１のハーフブリッジ回路は、上アームにおけるＵ相のＩＧＢＴ１０１およびＦＷＤ１０２と下アームにおけるＸ相のＩＧＢＴ１０３およびＦＷＤ１０４とを直列に接続して構成されている。第２のハーフブリッジ回路は、上アームにおけるＶ相のＩＧＢＴ１０５およびＦＷＤ１０６と下アームにおけるＹ相のＩＧＢＴ１０７およびＦＷＤ１０８とを直列に接続して構成されている。第３のハーフブリッジ回路は、上アームにおけるＷ相のＩＧＢＴ１０９およびＦＷＤ１１０と下アームにおけるＺ相のＩＧＢＴ１１１およびＦＷＤ１１２とを直列に接続して構成されている。

Ｕ相、Ｖ相およびＷ相のＩＧＢＴ１０１，１０５，１０９のコレクタ端子は、正極電源端子Ｐ（以下、Ｐ端子という。）に接続され、Ｘ相、Ｙ相およびＺ相のＩＧＢＴ１０３，１０７，１１１のエミッタ端子は、負極電源端子Ｎ（以下、Ｎ端子という。）に接続されている。Ｐ端子は、電源１５０の正極端子に接続され、Ｎ端子は、電源１４０の負極端子に接続されている。Ｕ相のＩＧＢＴ１０１のエミッタ端子とＸ相のＩＧＢＴ１０３のコレクタ端子との接続部は、モータ１５０のＵ相の入力端子に接続されている。Ｖ相のＩＧＢＴ１０５のエミッタ端子とＹ相のＩＧＢＴ１０７のコレクタ端子との接続部は、モータ１５０のＶ相の入力端子に接続されている。Ｗ相のＩＧＢＴ１０９のエミッタ端子とＺ相のＩＧＢＴ１１１のコレクタ端子との接続部は、モータ１５０のＷ相の入力端子に接続されている。

ＩＧＢＴ１０１，１０３，１０５，１０７，１０９，１１１は、コレクタ電流に比例した電流を出力することができるセンスＩＧＢＴを内蔵し、エミッタ端子とは別にセンスエミッタ端子を備えている。ＩＧＢＴ１０１，１０３，１０５，１０７，１０９，１１１のゲート端子、センスエミッタ端子および補助エミッタ端子は、それぞれ制御ＩＣ１１３，１１４，１１５，１１６，１１７，１１８のＯＵＴ端子、ＯＣ端子およびＧＮＤ端子に接続されている。上アームのＵ相、Ｖ相およびＷ相の制御ＩＣ１１３，１１５，１１７は、Ｖｃｃ端子およびＧＮＤ端子を有し、Ｖｃｃ端子およびＧＮＤ端子は、それぞれ電源１１９，１２０，１２１の正極端子および負極端子に接続されている。下アームのＸ相、Ｙ相およびＺ相の制御ＩＣ１１４，１１６，１１８は、Ｖｃｃ端子およびＧＮＤ端子を有し、Ｖｃｃ端子およびＧＮＤ端子は、それぞれ共通の電源１２２の正極端子および負極端子に接続されている。

なお、制御ＩＣ１１３，１１４，１１５，１１６，１１７，１１８のＶｉｎ端子は、対応するＩＧＢＴ１０１，１０３，１０５，１０７，１０９，１１１を駆動する入力信号の入力端子であり、それぞれ半導体モジュール１００の図示しない入力端子に接続されている。半導体モジュール１００の図示しない入力端子は、上位の制御装置に接続される。

Ｎ端子のライン（以下、Ｎラインという。）に見られるコイルは、Ｘ相、Ｙ相およびＺ相のＩＧＢＴ１０３，１０７，１１１が実装されるプリント基板の電流経路における寄生インダクタンスＬｘｐ，Ｌｙｐ，Ｌｚｐを示している。

制御ＩＣ１１３，１１４，１１５，１１６，１１７，１１８は、過電流検出回路をそれぞれ有している。それぞれの過電流検出回路は、対応するＩＧＢＴ１０１，１０３，１０５，１０７，１０９，１１１のセンスエミッタ端子からＯＣ端子にセンス電流を受け、主電流（コレクタ電流）があらかじめ設定した値に達したか否かを判断する。過電流検出回路が主電流の過電流状態を検出すると、制御ＩＣ１１３，１１４，１１５，１１６，１１７，１１８は、対応するＩＧＢＴ１０１，１０３，１０５，１０７，１０９，１１１を停止するなどの保護動作に遷移する。

ここで、電源１２２の負極端子が接続されるグランドラインを共通の基準電位とした下アームにおける制御ＩＣ１１４，１１６，１１８は、図１０に示したように、それぞれ過電流検出回路１１４ａ，１１６ａ，１１８ａを有している。また、半導体モジュール１００内では、Ｘ相のＩＧＢＴ１０３、Ｙ相のＩＧＢＴ１０７およびＺ相のＩＧＢＴ１１１がこの順番にＮ端子から離れる方向に配置されているとする。

Ｘ相の過電流検出回路１１４ａは、電流センス抵抗１２３と、基準電圧源１２４と、比較器１２５とを有している。制御ＩＣ１１４のＯＣ端子は、電流センス抵抗１２３の一方の端子と比較器１２５の反転入力端子とに接続され、電流センス抵抗１２３の他方の端子は、ＧＮＤ端子に接続されている。基準電圧源１２４の正極端子は、比較器１２５の非反転入力端子に接続され、基準電圧源１２４の負極端子は、ＧＮＤ端子に接続されている。比較器１２５の出力端子は、制御ＩＣ１１４の図示しない保護回路に接続されている。

Ｙ相の過電流検出回路１１６ａは、電流センス抵抗１２６と、基準電圧源１２７と、比較器１２８とを有している。制御ＩＣ１１６のＯＣ端子は、電流センス抵抗１２６の一方の端子と比較器１２８の反転入力端子とに接続され、電流センス抵抗１２６の他方の端子は、ＧＮＤ端子に接続されている。基準電圧源１２７の正極端子は、比較器１２８の非反転入力端子に接続され、基準電圧源１２７の負極端子は、ＧＮＤ端子に接続されている。比較器１２８の出力端子は、制御ＩＣ１１６の図示しない保護回路に接続されている。

Ｚ相の過電流検出回路１１８ａは、電流センス抵抗１２９と、基準電圧源１３０と、比較器１３１とを有している。制御ＩＣ１１８のＯＣ端子は、電流センス抵抗１２９の一方の端子と比較器１３１の反転入力端子とに接続され、電流センス抵抗１２９の他方の端子は、ＧＮＤ端子に接続されている。基準電圧源１３０の正極端子は、比較器１３１の非反転入力端子に接続され、基準電圧源１３０の負極端子は、ＧＮＤ端子に接続されている。比較器１３１の出力端子は、制御ＩＣ１１８の図示しない保護回路に接続されている。

以上の過電流検出回路１１４ａ，１１６ａ，１１８ａにおいて、ＩＧＢＴ１０３，１０７，１１１がターンオンされると、コレクタ電流は、それぞれのエミッタ端子ＥからＮラインを介してＮ端子に流れる。このとき、ＯＣ端子には、ＩＧＢＴ１０３，１０７，１１１のセンスエミッタ端子からコレクタ電流に比例したセンス電流が供給される。このセンス電流は、電流センス抵抗１２３，１２６，１２９を流れることによって電圧に変換され電流検出信号Ｖｓｅｎｓｅとなる。この電流検出信号Ｖｓｅｎｓｅは、比較器１２５，１２８，１３１によって基準電圧源１２４，１２７，１３０の基準電圧と比較される。電流検出信号Ｖｓｅｎｓｅが基準電圧源１２４，１２７，１３０の基準電圧に達していない通常時では、比較器１２５，１２８，１３１は、ハイ（Ｈ）レベルの保護動作信号を出力する。電流検出信号Ｖｓｅｎｓｅが基準電圧源１２４，１２７，１３０の基準電圧以上に上昇する異常時では、比較器１２５，１２８，１３１は、ロー（Ｌ）レベルの保護動作信号を出力する。

Ｘ相のＩＧＢＴ１０３がターンオンしたときのコレクタ電流は、そのエミッタ端子ＥからＮラインを通ってＮ端子に流れる。このとき、Ｎラインの寄生インダクタンスＬｘｐの作用によりＮ端子から見たエミッタ端子Ｅの電位が上昇する。また、Ｙ相のＩＧＢＴ１０７がターンオンしたとき、コレクタ電流は、そのエミッタ端子ＥからＮラインを通ってＮ端子に流れるので、Ｎラインの寄生インダクタンスＬｙｐ，Ｌｘｐの作用によりＮ端子から見たエミッタ端子Ｅの電位が上昇する。同様に、Ｚ相のＩＧＢＴ１１１がターンオンしたとき、コレクタ電流は、そのエミッタ端子ＥからＮラインを通ってＮ端子に流れるので、Ｎラインの寄生インダクタンスＬｚｐ，Ｌｙｐ，Ｌｘｐの作用によりＮ端子から見たエミッタ端子Ｅの電位が上昇する。これらの電位の上昇は、補助エミッタ端子ＥＥを介して制御ＩＣ１１４，１１６，１１８のＧＮＤ端子に伝えられるので、制御ＩＣ１１４，１１６，１１８のグランド電位が上昇する。このグランド電位が上昇すると、電流検出信号Ｖｓｅｎｓｅが変化する。この電流検出信号Ｖｓｅｎｓｅの変化は、Ｎ端子からの距離が近いＸ相の過電流検出回路１１４ａが小さく、Ｎ端子からの距離が遠いＺ相の過電流検出回路１１８ａが大きくなる。

このように、半導体モジュール１００内で配置されるＩＧＢＴ１０３，１０７，１１１の位置によって、検出される電流検出信号Ｖｓｅｎｓｅの値にばらつきが生じることになる。特に、三相のインバータ回路を構成している半導体モジュール１００では、すべての相で同じ特性を有していることが望まれる。

過電流検出回路１１４ａ，１１６ａ，１１８ａにあるようなばらつきに対して、過電流判定を同じになるように補正する技術が提案されている（たとえば、特許文献１参照）。この特許文献１に記載の技術によれば、電流検出信号と比較される基準電圧を可変できる構成とし、基準電圧を、コレクタ電流が過電状態に達したときの電流検出信号の電圧に設定している。

特開２００１－１９７７２３号公報

しかしながら、過電流検出回路の基準電圧を可変する構成は、複数のパワー半導体素子および制御ＩＣを１つのパッケージに組み込んだ半導体モジュールでは、個々の制御ＩＣに対してあらかじめトリミングなどの処理が必要なため現実的ではない。

本発明はこのような点に鑑みてなされたものであり、パワー半導体素子の電源端子からの設置距離の違いによる過電流検出回路の検出ばらつきを抑制した半導体モジュールを提供することを目的とする。

本発明では、上記の課題を解決するために、１つの案では、半導体モジュールが提供される。半導体モジュールは、パッケージの両側に設けられて電源が選択的に接続される第１の負極電源端子および第２の負極電源端子と、第１の負極電源端子および第２の負極電源端子を内部接続するラインに沿って配置されていて主電極がラインに接続された複数のパワー半導体素子と、パワー半導体素子を駆動する複数の制御ＩＣと、パッケージの第１の負極電源端子と同じ側に設けられて電源の電圧が印加される電源接続端子と、を備える。また、制御ＩＣは、電源接続端子に電源の電圧が印加されたか否かを検出する電源接続端子電圧検出回路と、駆動しようとするパワー半導体素子の第１の負極電源端子または第２の負極電源端子からの距離に相当するラインに沿った配置位置を識別する相識別回路と、電源接続端子電圧検出回路の検出結果と相識別回路の識別結果とから選択信号を生成する選択信号生成回路と、パワー半導体素子の主電流に比例したセンス電流を入力して電圧に変換した電流検出信号を出力する電流センス抵抗と、複数の電圧源を有し、選択信号を受けて電圧源の１つが選択信号によって選択され、基準電圧として出力する可変基準電圧源と、電流検出信号を選択された基準電圧と比較する比較器と、を有する過電流検出回路を備える。

上記構成の半導体モジュールは、パワー半導体素子の負極電源端子からの距離に応じて過電流検出回路のセンス電流または過電流検出閾値を可変したので、パワー半導体素子の負極電源端子からの距離に関係なく、同じ条件で過電流状態を検出できるようになる。

本発明の実施の形態に係る半導体モジュールの構成例を示した回路図である。 第１の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。 第２の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。 本発明の実施の形態に係る半導体モジュールの別の構成例を示した回路図である。 第３の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。 第４の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。 第５の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。 第６の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。 三相交流モータを駆動するインバータ装置を構成した従来の半導体モジュールの一例を示す回路図である。 従来の半導体モジュールの下アームの制御ＩＣにおける過電流検出回路の接続関係を示す回路図である。

以下、本発明の実施の形態について、電源端子がパッケージの両側に設けられた三相交流モータ用の半導体モジュールに適用した場合を例に図面を参照して詳細に説明する。なお、図中、同一の符号で示される部分は、同一の構成要素を示し、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。

図１は本発明の実施の形態に係る半導体モジュールの構成例を示した回路図である。
図１に示した本発明の半導体モジュール１０は、基本的には、図９に示した従来の構成と同じである。すなわち、半導体モジュール１０は、Ｕ相のＩＧＢＴ１１およびＦＷＤ１２とＸ相のＩＧＢＴ１３およびＦＷＤ１４とを直列に接続した第１のハーフブリッジ回路を有している。第２のハーフブリッジ回路は、Ｖ相のＩＧＢＴ１５およびＦＷＤ１６とＹ相のＩＧＢＴ１７およびＦＷＤ１８とを直列に接続して構成されている。第３のハーフブリッジ回路は、Ｗ相のＩＧＢＴ１９およびＦＷＤ２０とＺ相のＩＧＢＴ２１およびＦＷＤ２２とを直列に接続して構成されている。

ＩＧＢＴ１１，１３，１５，１７，１９，２１は、それぞれ制御ＩＣ２３，２４，２５，２６，２７，２８によって駆動するよう接続されている。上アームのＵ相、Ｖ相およびＷ相の制御ＩＣ２３，２５，２７は、電源２９，３０，３１によってそれぞれ給電され、下アームのＸ相、Ｙ相およびＺ相の制御ＩＣ２４，２６，２８は、共通の電源３２によって給電される。

第１のハーフブリッジ回路の出力は、モータ１のＵ相の入力端子に接続され、第２のハーフブリッジ回路の出力は、モータ１のＶ相の入力端子に接続され、第３のハーフブリッジ回路の出力は、モータ１のＷ相の入力端子に接続されている。

ＩＧＢＴ１１，１３，１５，１７，１９，２１は、また、センスＩＧＢＴを内蔵し、それらのセンスエミッタ端子は、それぞれ制御ＩＣ２３，２４，２５，２６，２７，２８が有する過電流検出回路のＯＣ端子に接続されている。

この半導体モジュール１０は、さらに、外部の電源２を接続するＰ端子およびＮ端子を有している。半導体モジュール１０の内部では、Ｐ端子は、正極の電源ラインを介して上アームのＩＧＢＴ１１，１５，１９のコレクタ端子に接続され、Ｎ端子は、負極のＮラインを介して下アームのＩＧＢＴ１３，１７，２１のエミッタ端子に接続されている。図示の例では、Ｘ相、Ｙ相およびＺ相のＩＧＢＴ１３，１７，２１がＮ端子からＮラインに沿ってこの順に配置されているとする。このため、Ｎラインでは、Ｎ端子とＸ相のＩＧＢＴ１３のエミッタ端子との間におけるプリント基板の配線の寄生インダクタンスＬｘｐが存在する。Ｎ端子とＹ相のＩＧＢＴ１７のエミッタ端子との間のＮラインには、寄生インダクタンスＬｘｐ，Ｌｙｐが存在し、Ｎ端子とＺ相のＩＧＢＴ２１のエミッタ端子との間のＮラインには、寄生インダクタンスＬｘｐ，Ｌｙｐ，Ｌｚｐが存在する。

下アームの制御ＩＣ２４，２６，２８は、また、それぞれＰｈ１端子およびＰｈ２端子を有し、そのＰｈ１端子およびＰｈ２端子のグランドラインへの接続の仕方によって、Ｘ相、Ｙ相およびＺ相のいずれであるかを識別している。図示の例では、制御ＩＣ２４は、Ｐｈ１端子およびＰｈ２端子のいずれもグランドラインへ接続されていないので、Ｘ相であると識別する。制御ＩＣ２６は、Ｐｈ１端子がグランドラインへ接続されているので、Ｙ相であると識別し、制御ＩＣ２８は、Ｐｈ２端子がグランドラインへ接続されているので、Ｚ相であると識別する。

次に、下アームの制御ＩＣ２４，２６，２８がＸ相、Ｙ相およびＺ相のどれかという識別結果に基づいて、過電流検出回路で行われる基準電圧および電流センス抵抗の補正動作について順次説明する。

図２は第１の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。なお、下アームの制御ＩＣ２４，２６，２８の過電流検出回路は、同じ回路構成を有しているので、図２では、代表して、Ｘ相の制御ＩＣ２４について説明する。

第１の実施の形態に係る半導体モジュールが有する制御ＩＣ２４の過電流検出回路は、ＯＣ端子にＩＧＢＴ１３のセンスエミッタ端子から供給されるセンス電流を受けて電流検出信号Ｖｓｅｎｓｅに変換する電流センス抵抗Ｒｓを有している。過電流検出回路は、また、過電流検出用の比較器４０と、比較器４０の基準電圧を生成するために、相識別回路５０および可変基準電圧回路６０を備えている。

相識別回路５０は、抵抗Ｒ１，Ｒ２と、インバータ回路５１，５２と、アンド回路５３，５４，５５とを有している。抵抗Ｒ１，Ｒ２の一方の端子は、Ｖｄｄ電源のラインに接続され、抵抗Ｒ１の他方の端子は、制御ＩＣ２４のＰｈ１端子に接続され、抵抗Ｒ２の他方の端子は、制御ＩＣ２４のＰｈ２端子に接続されている。Ｐｈ１端子は、また、インバータ回路５２の入力端子とアンド回路５３，５５の一方の入力端子とに接続されている。Ｐｈ２端子は、また、インバータ回路５１の入力端子とアンド回路５４の一方の入力端子とアンド回路５５の他方の入力端子とに接続されている。インバータ回路５１の出力端子は、アンド回路５３の他方の入力端子に接続され、インバータ回路５２の出力端子は、アンド回路５４の他方の入力端子に接続されている。アンド回路５３の出力端子は、識別信号Ｓｉｚを出力し、アンド回路５４の出力端子は、識別信号Ｓｉｙを出力し、アンド回路５５の出力端子は、識別信号Ｓｉｘを出力する。

可変基準電圧回路６０は、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４と、トランスミッションゲート６１，６２，６３とを有している。抵抗Ｒ１１の一方の端子は、Ｖｄｄ電源のラインに接続され、抵抗Ｒ１１の他方の端子は、抵抗Ｒ１２の一方の端子とトランスミッションゲート６３の入力端子とに接続されている。抵抗Ｒ１２の他方の端子は、抵抗Ｒ１３の一方の端子とトランスミッションゲート６２の入力端子とに接続されている。抵抗Ｒ１３の他方の端子は、抵抗Ｒ１４の一方の端子とトランスミッションゲート６１の入力端子とに接続され、抵抗Ｒ１４の他方の端子は、グランドラインに接続されている。トランスミッションゲート６１，６２，６３の出力端子は、比較器４０の非反転入力端子に接続されている。トランスミッションゲート６１，６２，６３の制御入力端子には、相識別回路５０が出力する識別信号Ｓｉｘ，Ｓｉｙ，Ｓｉｚが入力される。

ここで、相識別回路５０のＰｈ１端子およびＰｈ２端子は、Ｘ相の制御ＩＣ２４については、図１に示したように、いずれもグランドラインに接続されていないので、Ｈレベルになっている。このため、Ｐｈ１端子およびＰｈ２端子のＨレベルを両入力端子に受けるアンド回路５５のみがＨレベルの識別信号Ｓｉｘを出力する。

なお、Ｙ相の制御ＩＣ２６では、Ｐｈ１端子のみがグランドラインに接続されているので、Ｐｈ１端子がＬレベル、Ｐｈ２端子がＨレベルになっている。このとき、アンド回路５４のみ両入力端子にＨレベルが入力されるので、アンド回路５４は、Ｈレベルの識別信号Ｓｉｙを出力することになる。Ｚ相の制御ＩＣ２８では、Ｐｈ２端子のみがグランドラインに接続されているので、Ｐｈ１端子がＨレベル、Ｐｈ２端子がＬレベルになっている。このとき、アンド回路５３のみ両入力端子にＨレベルが入力されるので、アンド回路５３は、Ｈレベルの識別信号Ｓｉｚを出力することになる。

Ｘ相の制御ＩＣ２４では、相識別回路５０は、Ｈレベルの識別信号Ｓｉｘを出力しているので、可変基準電圧回路６０では、識別信号Ｓｉｘを受けるトランスミッションゲート６１が導通制御される。このとき、他の識別信号Ｓｉｙ，Ｓｉｚは、Ｌレベルであるため、識別信号Ｓｉｙ，Ｓｉｚを受けるトランスミッションゲート７２，７１は、非導通制御される。この結果、可変基準電圧回路６０は、電圧Ｖｄｄを抵抗Ｒ１１－Ｒ１３と抵抗Ｒ１４とで分圧した電圧Ｖｒｅｆ１が基準電圧として比較器４０の非反転入力端子に与えられる。

なお、Ｙ相の制御ＩＣ２６では、相識別回路５０は、識別信号Ｓｉｙを出力するので、可変基準電圧回路６０では、トランスミッションゲート６２が導通制御される。このため、可変基準電圧回路６０は、電圧Ｖｄｄを抵抗Ｒ１１，Ｒ１２と抵抗Ｒ１３，Ｒ１４とで分圧した電圧Ｖｒｅｆ２が基準電圧として比較器４０の非反転入力端子に与えられる。

同様に、Ｚ相の制御ＩＣ２８では、相識別回路５０は、識別信号Ｓｉｚを出力するので、可変基準電圧回路６０では、トランスミッションゲート６３が導通制御される。このため、可変基準電圧回路６０は、電圧Ｖｄｄを抵抗Ｒ１１と抵抗Ｒ１２－Ｒ１４とで分圧した電圧Ｖｒｅｆ３が基準電圧として比較器４０の非反転入力端子に与えられる。

以上のように、Ｘ相の過電流検出回路では、Ｎ端子に最も近いＩＧＢＴ１３がターンオンしたときのエミッタ電位の上昇が最も少ないので比較器４０の基準電圧も最も小さな電圧Ｖｒｅｆ１に設定している。同様に、Ｙ相およびＺ相の過電流検出回路では、ＩＧＢＴ１７，２１のエミッタ電位の上昇が順次大きくなるのに応じて比較器４０の基準電圧も順次大きな電圧Ｖｒｅｆ２，Ｖｒｅｆ３に設定している。このため、Ｘ相、Ｙ相およびＺ相の過電流検出回路は、同じ電流値で過電流状態を検出することになる。

図３は第２の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。第２の実施の形態の過電流検出回路は、第１の実施の形態の過電流検出回路が比較器４０に印加する基準電圧を相ごとに変更していたのに対し、比較器４０に印加する電流検出信号Ｖｓｅｎｓｅを相ごとに変更している。なお、図３では、第２の実施の形態のＸ相の制御ＩＣ２４ａを示し、Ｙ相およびＺ相の制御ＩＣについては、このＸ相の制御ＩＣ２４ａを参照して説明する。

第２の実施の形態の過電流検出回路は、過電流検出用の比較器４０とその過電流検出閾値の電圧を出力する基準電圧源４１とを有している。過電流検出回路は、また、ＯＣ端子にＩＧＢＴ１３のセンスエミッタ端子から供給されるセンス電流を電流検出信号Ｖｓｅｎｓｅに変換する可変抵抗回路７０と相識別回路５０とを備えている。なお、相識別回路５０は、図２に示したものと同じであるため、ここでは、その詳細な説明は省略する。

可変抵抗回路７０は、電流センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３とトランスミッションゲート７１，７２，７３とを有している。電流センス抵抗Ｒｓ１の一方の端子は、ＯＣ端子とトランスミッションゲート７１の入力端子とに接続されている。電流センス抵抗Ｒｓ１の他方の端子は、電流センス抵抗Ｒｓ２の一方の端子とトランスミッションゲート７２の入力端子とに接続されている。電流センス抵抗Ｒｓ２の他方の端子は、電流センス抵抗Ｒｓ３の一方の端子とトランスミッションゲート７３の入力端子とに接続され、電流センス抵抗Ｒｓ３の他方の端子は、グランドラインに接続されている。トランスミッションゲート７１，７２，７３の出力端子は、比較器４０の反転入力端子に接続されている。

Ｘ相の制御ＩＣ２４ａでは、相識別回路５０は、Ｈレベルの識別信号Ｓｉｘを出力しているので、可変抵抗回路７０では、トランスミッションゲート７１が導通制御されている。このとき、他の識別信号Ｓｉｙ，Ｓｉｚは、Ｌレベルであるため、トランスミッションゲート７２，７３は非導通である。

したがって、電流センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３により電圧に変換された電流検出信号Ｖｓｅｎｓｅは、分圧比がゼロで減衰されることなく比較器４０の反転入力端子に供給される。

このとき、Ｙ相の制御ＩＣ２６の過電流検出回路では、相識別回路５０が識別信号Ｓｉｙを出力しているので、可変抵抗回路７０では、トランスミッションゲート７２が導通制御される。これにより、可変抵抗回路７０では、電流センス抵抗Ｒｓ１－Ｒｓ３により変換された電圧を電流センス抵抗Ｒｓ１と電流センス抵抗Ｒｓ２，Ｒｓ３との分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

Ｚ相の制御ＩＣ２８の過電流検出回路では、相識別回路５０がＨレベルの識別信号Ｓｉｚを出力しているので、可変抵抗回路７０では、トランスミッションゲート７３が導通制御される。これにより、可変抵抗回路７０では、電流センス抵抗Ｒｓ１－Ｒｓ３により変換された電圧を電流センス抵抗Ｒｓ１，Ｒｓ２と電流センス抵抗Ｒｓ３とによる分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

このように、ＩＧＢＴ１３，１７，２１がターンオンすることでエミッタ端子の電位がばらばらに上昇するが、その上昇分を可変抵抗回路７０で補正したことにより、それぞれの過電流検出回路は、同じ電流値で過電流状態を検出することになる。

以上の半導体モジュール１０は、外部の電源２を接続するためのＰ端子およびＮ端子がパッケージの片側の辺に備えたものであるが、次に、外部の電源２を接続するための電源端子がパッケージの対向する両側に備えた半導体モジュールへの適用について説明する。この場合、外部の電源２を一方の側の電源端子に接続した場合と他方の側の電源端子に接続した場合とで、電源２を接続した電源端子から見たＸ相、Ｙ相およびＺ相のＩＧＢＴ１３，１７，２１までの距離が変化することになる。

図４は本発明の実施の形態に係る半導体モジュールの別の構成例を示した回路図である。
図４に示した半導体モジュール１０ａは、パッケージの一方の側（図の左側）に正極電源端子Ｐ１（以下、Ｐ１端子という。）および負極電源端子Ｎ１（以下、Ｎ１端子という。）が設けられている。パッケージの図の右側には、正極電源端子Ｐ２（以下、Ｐ２端子という。）および負極電源端子Ｎ２（以下、Ｎ２端子という。）が設けられている。

半導体モジュール１０ａの内部では、Ｐ１端子とＰ２端子とがラインによって接続され、Ｎ１端子とＮ２端子とがＮラインによって接続されている。Ｎ１端子とＮ２端子との間では、Ｎ１端子からＮラインに沿ってＸ相、Ｙ相およびＺ相のＩＧＢＴ１３，１７，２１がこの順に配置されているとする。このため、Ｎラインでは、Ｎ１端子とＸ相のＩＧＢＴ１３のエミッタ端子との間にプリント基板の配線の寄生インダクタンスＬｘｐが存在する。Ｎ１端子とＹ相のＩＧＢＴ１７のエミッタ端子との間のＮラインには、寄生インダクタンスＬｘｐ，Ｌｙｐが存在し、Ｎ１端子とＺ相のＩＧＢＴ２１のエミッタ端子との間のＮラインには、寄生インダクタンスＬｘｐ，Ｌｙｐ，Ｌｚｐが存在する。

半導体モジュール１０ａは、また、Ｐ１端子のある側にＰ３端子（電源接続端子）を備えている。このＰ３端子は、電源２をＰ１端子およびＮ１端子に接続するときに、電源２の正極端子が接続される端子である。したがって、このＰ３端子は、電源２を反対側のＰ２端子およびＮ２端子に接続するときには、何も接続されない。

Ｐ３端子は、抵抗Ｒ２１の一方の端子に接続され、抵抗Ｒ２１の他方の端子は、抵抗Ｒ２２の一方の端子に接続され、抵抗Ｒ２２の他方の端子は、Ｎ１端子が接続されたＮラインに接続されている。抵抗Ｒ２１および抵抗Ｒ２２の共通の接続部は、下アームの制御ＩＣ３３，３４，３５のＶｐ３端子に接続されている。これにより、制御ＩＣ３３，３４，３５は、抵抗Ｒ２１および抵抗Ｒ２２の分圧回路から電源２の電圧を分圧した電圧Ｖｐ３を受けたとき、電源２がＰ１端子およびＮ１端子に接続されていると判断する。

下アームの制御ＩＣ３３，３４，３５は、自身がＸ相、Ｙ相およびＺ相のいずれであるかを識別するＰｈ１端子およびＰｈ２端子を有している。図示の例では、制御ＩＣ３３は、Ｐｈ１端子およびＰｈ２端子のいずれもグランドラインへ接続していないので、Ｘ相であると識別する。制御ＩＣ３４は、Ｐｈ１端子がグランドラインへ接続しているので、Ｙ相であると識別し、制御ＩＣ３５は、Ｐｈ２端子がグランドラインへ接続しているので、Ｚ相であると識別する。

次に、電源２がＰ１端子およびＮ１端子に接続したかＰ２端子およびＮ２端子に接続したかという条件と、下アームの制御ＩＣ３３，３４，３５がＸ相、Ｙ相およびＺ相のどれかという条件とに基づいて、過電流検出回路で行われる動作について説明する。

図５は第３の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。なお、この図５において、図２に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、下アームの制御ＩＣ３３，３４，３５の過電流検出回路は、同じ回路構成を有しているので、図５では、代表して、Ｘ相の制御ＩＣ３３について説明する。なお、第３の実施の形態に係る半導体モジュールでは、Ｙ相のＩＧＢＴ１７がＸ相のＩＧＢＴ１３寄りに配置されており、したがって、電源２がＰ１端子に接続した場合とＰ２端子に接続した場合とでも、過電流検出回路の検出ばらつきがあるものとしている。

第３の実施の形態に係る半導体モジュールが有する制御ＩＣ３３の過電流検出回路は、ＯＣ端子にＩＧＢＴ１３のセンスエミッタ端子から供給されるセンス電流を受けて電流検出信号Ｖｓｅｎｓｅに変換する電流センス抵抗Ｒｓと過電流検出用の比較器４０とを有している。過電流検出回路は、また、比較器４０の基準電圧を生成するために、相識別回路５０、可変基準電圧回路６０ａ、電源接続端子電圧検出回路８０および選択信号生成回路９０を備えている。

電源接続端子電圧検出回路８０は、抵抗Ｒ３１，Ｒ３２と比較器８１とを有している。抵抗Ｒ３１の一方の端子は、Ｖｄｄ電源のラインに接続され、抵抗Ｒ３１の他方の端子は、抵抗Ｒ３２の一方の端子と比較器８１の反転入力端子とに接続されている。抵抗Ｒ３２の他方の端子は、グランドラインに接続されている。比較器８１の非反転入力端子は、制御ＩＣ３３のＶｐ３端子に接続され、Ｖｐ３端子は、外部の電源２の電圧を分圧する抵抗Ｒ１および抵抗Ｒ２の接続点に接続されている。

選択信号生成回路９０は、インバータ回路９１と、アンド回路９２－９７と、オア回路９８，９９とを有している。インバータ回路９１の入力端子は、電源接続端子電圧検出回路８０の比較器８１の出力端子と、アンド回路９２－９４の一方の入力端子とに接続され、インバータ回路９１の出力端子は、アンド回路９５－９７の一方の入力端子に接続されている。アンド回路９２，９５の他方の入力端子は、相識別回路５０のアンド回路５３の出力端子に接続され、アンド回路９３，９６の他方の入力端子は、相識別回路５０のアンド回路５４の出力端子に接続され、アンド回路９４，９７の他方の入力端子は、相識別回路５０のアンド回路５５の出力端子に接続されている。オア回路９８の一方の入力端子は、アンド回路９４の出力端子に接続され、オア回路９８の他方の入力端子は、アンド回路９５の出力端子に接続されている。オア回路９９の一方の入力端子は、アンド回路９２の出力端子に接続され、オア回路９９の他方の入力端子は、アンド回路９７の出力端子に接続されている。オア回路９９の出力端子は、選択信号ＳＨを出力し、アンド回路９６の出力端子は、選択信号ＳＭ１を出力し、オア回路９８の出力端子は、選択信号ＳＬを出力し、アンド回路９３の出力端子は、選択信号ＳＭ２を出力する。

可変基準電圧回路６０ａは、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５と、トランスミッションゲート６１，６２，６３，６４とを有している。抵抗Ｒ１１の一方の端子は、Ｖｄｄ電源のラインに接続され、抵抗Ｒ１１の他方の端子は、抵抗Ｒ１２の一方の端子とトランスミッションゲート６４の入力端子とに接続されている。抵抗Ｒ１２の他方の端子は、抵抗Ｒ１３の一方の端子とトランスミッションゲート６３の入力端子とに接続されている。抵抗Ｒ１３の他方の端子は、抵抗Ｒ１４の一方の端子とトランスミッションゲート６２の入力端子とに接続されている。抵抗Ｒ１４の他方の端子は、抵抗Ｒ１５の一方の端子とトランスミッションゲート６１の入力端子とに接続され、抵抗Ｒ１５の他方の端子は、グランドラインに接続されている。トランスミッションゲート６１，６２，６３，６４の出力端子は、比較器４０の非反転入力端子に接続されている。トランスミッションゲート６１，６２，６３，６４の制御入力端子には、選択信号生成回路９０が出力する選択信号ＳＬ，ＳＭ２，ＳＭ１，ＳＨが入力される。

ここで、図４に示したように、半導体モジュール１０ａのＰ３端子に電源２の正極端子が接続されていると、電源接続端子電圧検出回路８０には、電源２の電圧を分圧した所定の値の電圧Ｖｐ３が入力される。この電圧Ｖｐ３は、抵抗Ｒ３１，Ｒ３２によって出力される基準電圧よりも高くしてあるので、比較器８１は、Ｈレベルの信号を出力する。一方、半導体モジュール１０ａのＰ３端子に電源２の正極端子が接続されていないと、電源接続端子電圧検出回路８０には、ほぼグランドレベルの電圧Ｖｐ３が入力される。このとき、比較器８１は、Ｌレベルの信号を出力する。

相識別回路５０は、Ｘ相の制御ＩＣ３３の場合、Ｈレベルの識別信号Ｓｉｘを出力する。なお、Ｙ相の制御ＩＣ３４の場合、相識別回路５０は、Ｈレベルの識別信号Ｓｉｙを出力し、Ｚ相の制御ＩＣ３５の場合、相識別回路５０は、Ｈレベルの識別信号Ｓｉｚを出力する。

ここで、電源接続端子電圧検出回路８０がＨレベルの信号を出力し、相識別回路５０がＨレベルの識別信号Ｓｉｘを出力すると、選択信号生成回路９０では、アンド回路９４のみＨレベルの信号を出力する。このアンド回路９４が出力するＨレベルの信号は、オア回路９８に入力され、オア回路９８は、Ｈレベルの選択信号ＳＬを出力し、可変基準電圧回路６０ａのトランスミッションゲート６１を導通制御する。このとき、他の識別信号Ｓｉｙ，Ｓｉｚは、Ｌレベルであるため、アンド回路９２，９３は、Ｌレベルの信号を出力し、アンド回路９５，９６，９７も一方の入力端子にインバータ回路９１のＬレベルの信号を受けていてＬレベルの信号を出力している。このため、アンド回路９３，９６およびオア回路９９は、Ｌレベルの選択信号ＳＭ２，ＳＭ１，ＳＨを出力するので、制御入力端子にＬレベルの選択信号ＳＭ２，ＳＭ１，ＳＨを受けるトランスミッションゲート６２，６３，６４は、非導通制御される。この結果、可変基準電圧回路６０ａは、電圧Ｖｄｄを抵抗Ｒ１１－Ｒ１４と抵抗Ｒ１５とで分圧した電圧Ｖｒｅｆ１が基準電圧として比較器４０の非反転入力端子に与えられる。

なお、Ｙ相の制御ＩＣ３４では、相識別回路５０は、識別信号Ｓｉｙを出力するので、選択信号生成回路９０は、アンド回路９３がＨレベルの選択信号ＳＭ２を出力する。これにより、可変基準電圧回路６０ａは、電圧Ｖｄｄを抵抗Ｒ１１－Ｒ１３と抵抗Ｒ１４，Ｒ１５とで分圧した電圧Ｖｒｅｆ２が基準電圧として比較器４０の非反転入力端子に与えられる。Ｚ相の制御ＩＣ３５では、相識別回路５０は、識別信号Ｓｉｚを出力するので、選択信号生成回路９０は、アンド回路９２がＨレベルの信号を出力し、オア回路９９がＨレベルの選択信号ＳＨを出力する。これにより、可変基準電圧回路６０ａは、電圧Ｖｄｄを抵抗Ｒ１１と抵抗Ｒ１２－Ｒ１５とで分圧した電圧Ｖｒｅｆ４が基準電圧として比較器４０の非反転入力端子に与えられる。

以上のように、Ｘ相の過電流検出回路では、ＩＧＢＴ１３のエミッタ電位の上昇が少ないのに応じて比較器４０の基準電圧も小さな電圧Ｖｒｅｆ１に設定している。同様に、Ｙ相およびＺ相の過電流検出回路では、ＩＧＢＴ１７，２１のエミッタ電位の上昇が順次大きくなるのに応じて比較器４０の基準電圧も順次大きな電圧Ｖｒｅｆ２，Ｖｒｅｆ４に設定している。このため、Ｘ相、Ｙ相およびＺ相の過電流検出回路は、同じ電流値で過電流状態を検出することになる。

次に、半導体モジュール１０ａのＰ２端子およびＮ２端子に電源２を接続し、Ｐ３端子には何も接続していない場合、電源接続端子電圧検出回路８０には、０ボルト（Ｖ）の電圧Ｖｐ３が入力されるので、比較器８１は、Ｌレベルの信号を出力する。このとき、選択信号生成回路９０では、Ｌレベルの信号を受けてインバータ回路９１がＨレベルの信号を出力し、アンド回路９５－９７は、一方の入力端子にＨレベルの信号を入力するので、他方の入力端子に応じた論理レベルの出力信号を出力することになる。

すなわち、選択信号生成回路９０は、相識別回路５０からＨレベルの識別信号Ｓｉｘを受けると、アンド回路９７がＨレベルの信号を出力し、オア回路９９がＨレベルの選択信号ＳＨを出力する。これにより、可変基準電圧回路６０ａは、トランスミッションゲート６４が導通制御されて、電圧Ｖｒｅｆ４が基準電圧として設定される。また、選択信号生成回路９０が相識別回路５０からＨレベルの識別信号Ｓｉｙを受けると、アンド回路９６がＨレベルの選択信号ＳＭ１を出力する。これにより、可変基準電圧回路６０ａは、トランスミッションゲート６３が導通制御されて、電圧Ｖｒｅｆ３が基準電圧として設定される。選択信号生成回路９０が相識別回路５０からＨレベルの識別信号Ｓｉｚを受けると、アンド回路９５がＨレベルの信号を出力し、オア回路９８がＨレベルの選択信号ＳＬを出力する。これにより、可変基準電圧回路６０ａは、トランスミッションゲート６１が導通制御されて、電圧Ｖｒｅｆ１が基準電圧として設定される。

半導体モジュール１０ａのＰ２端子およびＮ２端子に電源２を接続した場合、Ｎ２端子に近いＺ相のＩＧＢＴ２１のエミッタ電位の上昇が小さく、Ｎ２端子から最も遠いＸ相のＩＧＢＴ１３のエミッタ電位の上昇が大きい。この場合、可変基準電圧回路６０は、基準電圧をＺ相、Ｙ相およびＸ相の順に大きくなるよう設定したことで、Ｘ相、Ｙ相およびＺ相の過電流検出回路は、同じ電流値で過電流状態を検出することになる。なお、Ｙ相のＩＧＢＴ１７がＸ相のＩＧＢＴ１３寄りに配置されているとして説明したが、Ｙ相のＩＧＢＴ１７がＺ相のＩＧＢＴ２１寄りに配置されている場合、Ｙ相の制御ＩＣ３４では、選択信号生成回路９０は、アンド回路９３がＨレベルの選択信号ＳＭ２を出力するよう変更すればよい。

図６は第４の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。第４の実施の形態の過電流検出回路は、第２の実施の形態の過電流検出回路が比較器４０に印加する基準電圧を変えていたのに対し、比較器４０に印加する電流検出信号Ｖｓｅｎｓｅを変えている。なお、この図６において、図３および図５に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。この図６においても、第４の実施の形態のＸ相の制御ＩＣ３３ａを示し、Ｙ相およびＺ相の制御ＩＣについては、このＸ相の制御ＩＣ３３ａを参照して説明する。

第４の実施の形態の過電流検出回路は、過電流検出用の比較器４０とその過電流検出閾値の電圧を出力する基準電圧源４１とを有している。過電流検出回路は、また、ＯＣ端子にＩＧＢＴ１３のセンスエミッタ端子から供給されるセンス電流を電流検出信号Ｖｓｅｎｓｅに変換する可変抵抗回路７０ａを備えている。

可変抵抗回路７０ａは、電流センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３，Ｒｓ４と、トランスミッションゲート７１，７２，７３，７４とを有している。電流センス抵抗Ｒｓ１の一方の端子は、ＯＣ端子とトランスミッションゲート７１の入力端子とに接続されている。電流センス抵抗Ｒｓ１の他方の端子は、電流センス抵抗Ｒｓ２の一方の端子とトランスミッションゲート７２の入力端子とに接続されている。電流センス抵抗Ｒｓ２の他方の端子は、電流センス抵抗Ｒｓ３の一方の端子とトランスミッションゲート７３の入力端子とに接続されている。電流センス抵抗Ｒｓ３の他方の端子は、電流センス抵抗Ｒｓ４の一方の端子とトランスミッションゲート７４の入力端子とに接続され、電流センス抵抗Ｒｓ４の他方の端子は、グランドラインに接続されている。トランスミッションゲート７１，７２，７３，７４の出力端子は、比較器４０の反転入力端子に接続されている。

ここで、半導体モジュール１０ａのＰ３端子に電源２の正極端子が接続されている場合について説明する。このとき、Ｎ１端子に距離的に近いＸ相のＩＧＢＴ１３のエミッタ端子で電位の上昇が最も小さく、Ｚ相のＩＧＢＴ２１のエミッタ端子で電位の上昇が最も大きくなる。Ｐ３端子に電源２が接続されている場合、電源接続端子電圧検出回路８０の比較器８１は、Ｈレベルの信号を出力している。

相識別回路５０では、Ｘ相の制御ＩＣ３３ａのＰｈ１端子およびＰｈ２端子がＨレベルになっているので、アンド回路５５は、Ｈレベルの識別信号Ｓｉｘを出力し、識別信号Ｓｉｙ，Ｓｉｚは、Ｌレベルになっている。

このため、選択信号生成回路９０では、アンド回路９４がＨレベルの信号を出力し、オア回路９８がＨレベルの選択信号ＳＬを出力し、可変抵抗回路７０ａのトランスミッションゲート７１を導通制御する。このとき、他の識別信号Ｓｉｙ，Ｓｉｚは、Ｌレベルであるため、選択信号生成回路９０のアンド回路９３，９６およびオア回路９９が出力する選択信号ＳＭ２，ＳＭ１，ＳＨは、Ｌレベルであり、トランスミッションゲート７２，７３，７４は非導通である。

したがって、電流センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３，Ｒｓ４により電圧に変換された電流検出信号Ｖｓｅｎｓｅは、分圧比がゼロで減衰されることなく比較器４０の反転入力端子に供給される。

このとき、Ｙ相の制御ＩＣ３４の過電流検出回路では、相識別回路５０が識別信号Ｓｉｙを出力しているので、選択信号生成回路９０は、アンド回路９３がＨレベルの選択信号ＳＭ２を出力し、可変抵抗回路７０ａでは、トランスミッションゲート７２が導通制御される。これにより、可変抵抗回路７０ａでは、電流センス抵抗Ｒｓ１－Ｒｓ４により変換された電圧を電流センス抵抗Ｒｓ１と電流センス抵抗Ｒｓ２－Ｒｓ４との分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

Ｚ相の制御ＩＣ３５の過電流検出回路では、相識別回路５０がＨレベルの識別信号Ｓｉｚを出力しているので、選択信号生成回路９０は、アンド回路９２がＨレベルの信号を出力し、オア回路９９がＨレベルの選択信号ＳＨを出力する。これにより、可変抵抗回路７０ａでは、トランスミッションゲート７４が導通制御されるので、電流センス抵抗Ｒｓ１－Ｒｓ４により変換された電圧を電流センス抵抗Ｒｓ１－Ｒｓ３と電流センス抵抗Ｒｓ４とによる分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

以上のように、Ｎ１端子からの距離が最も近いＸ相の過電流検出回路では、ＩＧＢＴ１３のエミッタ電位の上昇が少ないのに応じて比較器４０に供給される電流検出信号Ｖｓｅｎｓｅの分圧比をゼロに設定している。Ｎ１端子からの距離が順次遠くなるＹ相およびＺ相の過電流検出回路では、電流検出信号Ｖｓｅｎｓｅの分圧比を順次大きく設定している。このため、Ｘ相、Ｙ相およびＺ相の過電流検出回路は、同じ電流値で過電流状態を検出することになる。

次に、半導体モジュール１０ａのＰ２端子およびＮ２端子に電源２が接続されている場合について説明する。このとき、Ｎ２端子に距離的に近いＺ相のＩＧＢＴ２１のエミッタ端子で電位の上昇が最も小さく、Ｘ相のＩＧＢＴ１３のエミッタ端子で電位の上昇が最も大きくなる。Ｐ３端子には電源２が接続されないので、電源接続端子電圧検出回路８０の比較器８１は、Ｌレベルの信号を出力して、選択信号生成回路９０のアンド回路９２－９４を無効にし、アンド回路９５－９７を有効にする。

このため、選択信号生成回路９０は、相識別回路５０から識別信号Ｓｉｘが入力されると、アンド回路９７がＨレベルの信号を出力し、オア回路９９がＨレベルの選択信号ＳＨを出力し、可変抵抗回路７０ａのトランスミッションゲート７４を導通制御する。これにより、可変抵抗回路７０ａでは、電流センス抵抗Ｒｓ１－Ｒｓ４により変換された電圧を電流センス抵抗Ｒｓ１－Ｒｓ３と電流センス抵抗Ｒｓ４との分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

このとき、Ｙ相の制御ＩＣ３４の過電流検出回路では、相識別回路５０が識別信号Ｓｉｙを出力しているので、選択信号生成回路９０では、アンド回路９６がＨレベルの選択信号ＳＭ１を出力し、可変抵抗回路７０ａでは、トランスミッションゲート７３が導通制御される。これにより、可変抵抗回路７０ａでは、電流センス抵抗Ｒｓ１－Ｒｓ４により変換された電圧を電流センス抵抗Ｒｓ１，Ｒｓ２と電流センス抵抗Ｒｓ３，Ｒｓ４との分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

Ｚ相の制御ＩＣ３５の過電流検出回路では、相識別回路５０が識別信号Ｓｉｚを出力しているので、選択信号生成回路９０は、アンド回路９５がＨレベルの信号を出力し、オア回路９８がＨレベルの選択信号ＳＬを出力し、可変抵抗回路７０ａでは、トランスミッションゲート７１が導通制御される。これにより、電流センス抵抗Ｒｓ１－Ｒｓ４により電圧に変換された電流検出信号Ｖｓｅｎｓｅは、減衰されることなく比較器４０の反転入力端子に供給されることになる。

図７は第５の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。第５の実施の形態の過電流検出回路は、電源２がＰ１端子に接続した場合とＰ２端子に接続した場合とに応じて比較器４０に印加する基準電圧をＸ相およびＺ相のみ可変するものである。なお、この図７において、図５に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。この図７では、第５の実施の形態のＸ相の制御ＩＣ３３ｂを示し、Ｙ相およびＺ相の制御ＩＣについては、このＸ相の制御ＩＣ３３ｂを参照して説明する。

第５の実施の形態に係る半導体モジュールが有する制御ＩＣ３３ｂでは、第３の実施の形態に係る半導体モジュールの選択信号生成回路９０および可変基準電圧回路６０ａを簡略化した選択信号生成回路９０ａおよび可変基準電圧回路６０ｂを備えている。

選択信号生成回路９０ａにおいて、インバータ回路９１の入力端子は、電源接続端子電圧検出回路８０の出力端子とアンド回路９２，９４の一方の入力端子とに接続され、インバータ回路９１の出力端子は、アンド回路９５，９７の一方の入力端子に接続されている。アンド回路９２，９５の他方の入力端子は、相識別回路５０のアンド回路５３の出力端子に接続され、アンド回路９４，９７の他方の入力端子は、相識別回路５０のアンド回路５５の出力端子に接続されている。オア回路９８の一方の入力端子は、アンド回路９４の出力端子に接続され、オア回路９８の他方の入力端子は、アンド回路５５の出力端子に接続されている。オア回路９９の一方の入力端子は、アンド回路９２の出力端子に接続され、オア回路９９の他方の入力端子は、アンド回路９７の出力端子に接続されている。オア回路９９の出力端子は、選択信号ＳＨを出力し、オア回路９８の出力端子は、選択信号ＳＬを出力する。

可変基準電圧回路６０ｂは、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４と、トランスミッションゲート６１，６２，６３とを有している。抵抗Ｒ１１の一方の端子は、Ｖｄｄ電源のラインに接続され、抵抗Ｒ１１の他方の端子は、抵抗Ｒ１２の一方の端子とトランスミッションゲート６３の入力端子とに接続されている。抵抗Ｒ１２の他方の端子は、抵抗Ｒ１３の一方の端子とトランスミッションゲート６２の入力端子とに接続されている。抵抗Ｒ１３の他方の端子は、抵抗Ｒ１４の一方の端子とトランスミッションゲート６１の入力端子とに接続され、抵抗Ｒ１４の他方の端子は、グランドラインに接続されている。トランスミッションゲート６１，６２，６３の出力端子は、比較器４０の非反転入力端子に接続されている。トランスミッションゲート６３の制御入力端子には、選択信号生成回路９０が出力する選択信号ＳＨが入力される。トランスミッションゲート６２の制御入力端子には、相識別回路５０が出力する識別信号Ｓｉｙが入力される。トランスミッションゲート６１の制御入力端子には、選択信号生成回路９０が出力する選択信号ＳＬが入力される。

ここで、半導体モジュール１０ａのＰ３端子に電源２の正極端子が接続されていて、電源接続端子電圧検出回路８０には、電源２の電圧を分圧した所定の値の電圧Ｖｐ３が入力されるとする。この場合、電源接続端子電圧検出回路８０は、Ｈレベルの信号を出力している。

ここで、相識別回路５０がＨレベルの識別信号Ｓｉｘを出力すると、選択信号生成回路９０ａは、アンド回路９４のみＨレベルの信号を出力し、オア回路９８がＨレベルの選択信号ＳＬを出力し、可変基準電圧回路６０ｂのトランスミッションゲート６１を導通制御する。このため、可変基準電圧回路６０ｂは、電圧Ｖｄｄを抵抗Ｒ１１－Ｒ１３と抵抗Ｒ１３とで分圧した電圧Ｖｒｅｆ１１が基準電圧として比較器４０の非反転入力端子に供給される。

なお、Ｙ相の制御ＩＣ３４では、相識別回路５０が識別信号Ｓｉｙを出力し、この識別信号Ｓｉｙがトランスミッションゲート６２を導通制御する。これにより、可変基準電圧回路６０ｂは、電圧Ｖｄｄを抵抗Ｒ１１，Ｒ１２と抵抗Ｒ１３，Ｒ１４とで分圧した電圧Ｖｒｅｆ１２が基準電圧として比較器４０の非反転入力端子に供給される。Ｚ相の制御ＩＣ３５では、相識別回路５０が識別信号Ｓｉｚを出力するので、選択信号生成回路９０ａは、アンド回路９２がＨレベルの信号を出力し、オア回路９９がＨレベルの選択信号ＳＨを出力する。これにより、可変基準電圧回路６０ｂは、トランスミッションゲート６３が導通制御され、電圧Ｖｄｄを抵抗Ｒ１１と抵抗Ｒ１２－Ｒ１３とで分圧した電圧Ｖｒｅｆ１３が基準電圧として比較器４０の非反転入力端子に供給される。

一方、半導体モジュール１０ａのＰ２端子およびＮ２端子に電源２を接続し、Ｐ３端子には何も接続していない場合、電源接続端子電圧検出回路８０には、０Ｖの電圧Ｖｐ３が入力されるので、比較器８１は、Ｌレベルの信号を出力する。このとき、選択信号生成回路９０ａでは、Ｌレベルの信号を受けてインバータ回路９１がＨレベルの信号を出力するので、一方の入力端子にＨレベルの信号を入力するアンド回路９５，９７が有効になる。

したがって、相識別回路５０からＨレベルの識別信号Ｓｉｘを受けると、アンド回路９７がＨレベルの信号を出力し、オア回路９９がＨレベルの選択信号ＳＨを出力する。これにより、可変基準電圧回路６０ｂでは、トランスミッションゲート６３が導通制御されて、電圧Ｖｒｅｆ１３が基準電圧として設定される。また、相識別回路５０からＨレベルの識別信号Ｓｉｚを受けると、アンド回路９５がＨレベルの信号を出力し、オア回路９８がＨレベルの選択信号ＳＨを出力する。これにより、可変基準電圧回路６０ｂでは、トランスミッションゲート６１が導通制御されて、電圧Ｖｒｅｆ１１が基準電圧として設定される。なお、Ｙ相の制御ＩＣ３４の過電流検出回路では、可変基準電圧回路６０ｂが基準電圧として出力する電圧に変化はなく、電圧Ｖｒｅｆ１２のままである。

図８は第６の実施の形態に係る半導体モジュールが有する制御ＩＣの過電流検出回路の一例を示す回路図である。第６の実施の形態の過電流検出回路は、電源２がＰ１端子に接続した場合とＰ２端子に接続した場合とに応じて比較器４０に印加する電流検出信号Ｖｓｅｎｓｅを変えている。なお、この図８において、図６および図７に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。この図８では、第６の実施の形態のＸ相の制御ＩＣ３３ｃを示し、Ｙ相およびＺ相の制御ＩＣについては、このＸ相の制御ＩＣ３３ｃを参照して説明する。

第６の実施の形態に係る半導体モジュールが有する制御ＩＣ３３ｃでは、第４の実施の形態に係る半導体モジュールの選択信号生成回路９０および可変抵抗回路７０ａを簡略化した選択信号生成回路９０ａおよび可変抵抗回路７０ｂを備えている。

可変抵抗回路７０ｂは、電流センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３と、トランスミッションゲート７１，７２，７３とを有している。電流センス抵抗Ｒｓ１の一方の端子は、ＯＣ端子とトランスミッションゲート７１の入力端子とに接続されている。電流センス抵抗Ｒｓ１の他方の端子は、電流センス抵抗Ｒｓ２の一方の端子とトランスミッションゲート７２の入力端子とに接続されている。電流センス抵抗Ｒｓ２の他方の端子は、電流センス抵抗Ｒｓ３の一方の端子とトランスミッションゲート７３の入力端子とに接続され、電流センス抵抗Ｒｓ３の他方の端子は、グランドラインに接続されている。トランスミッションゲート７１，７２，７３の出力端子は、比較器４０の反転入力端子に接続されている。

ここで、半導体モジュール１０ａのＰ３端子に電源２の正極端子が接続されている場合について説明する。このとき、電源接続端子電圧検出回路８０は、Ｈレベルの信号を出力している。

Ｘ相の制御ＩＣ３３ｃの相識別回路５０は、Ｈレベルの識別信号Ｓｉｘと、Ｌレベルの識別信号Ｓｉｙ，Ｓｉｚとを出力している。選択信号生成回路９０ａは、Ｈレベルの選択信号ＳＬとＬレベルの選択信号ＳＬとを出力する。したがって、可変抵抗回路７０ｂは、トランスミッションゲート７１のみ導通制御されるので、電流センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３により電圧に変換された電流検出信号Ｖｓｅｎｓｅが減衰されることなく比較器４０の反転入力端子に供給される。

Ｙ相の制御ＩＣ３４の過電流検出回路では、相識別回路５０が識別信号Ｓｉｙを出力しているので、可変抵抗回路７０ｂでは、トランスミッションゲート７２が導通制御される。これにより、可変抵抗回路７０ｂでは、電流センス抵抗Ｒｓ１－Ｒｓ３により変換された電圧を電流センス抵抗Ｒｓ１と電流センス抵抗Ｒｓ２，Ｒｓ３との分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

Ｚ相の制御ＩＣ３５の過電流検出回路では、相識別回路５０が識別信号Ｓｉｚを出力しているので、選択信号生成回路９０ａは、Ｈレベルの選択信号ＳＨを出力する。これにより、可変抵抗回路７０ｂでは、トランスミッションゲート７３が導通制御されるので、電流センス抵抗Ｒｓ１－Ｒｓ３により変換された電圧を電流センス抵抗Ｒｓ１，Ｒｓ２と電流センス抵抗Ｒｓ３とによる分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

次に、半導体モジュール１０ａのＰ２端子およびＮ２端子に電源２が接続されている場合について説明する。このとき、Ｐ３端子に電源２が接続されていないので、電源接続端子電圧検出回路８０は、Ｌレベルの信号を出力して、選択信号生成回路９０ａのアンド回路９２，９４を無効にし、アンド回路９５，９７を有効にする。

このため、選択信号生成回路９０ａは、相識別回路５０からの識別信号Ｓｉｘを受けてＨレベルの選択信号ＳＨを出力し、可変抵抗回路７０ｂのトランスミッションゲート７３を導通制御する。これにより、可変抵抗回路７０ｂでは、電流センス抵抗Ｒｓ１－Ｒｓ３により変換された電圧を電流センス抵抗Ｒｓ１，Ｒｓ２と電流センス抵抗Ｒｓ３との分圧比で分圧した電圧が電流検出信号Ｖｓｅｎｓｅとして出力され、比較器４０の反転入力端子に供給される。

このとき、Ｙ相の制御ＩＣ３４の過電流検出回路では、相識別回路５０が識別信号Ｓｉｙを出力しているので、可変抵抗回路７０ｂでは、トランスミッションゲート７２の導通制御が維持されている。

Ｚ相の制御ＩＣ３５の過電流検出回路では、相識別回路５０が識別信号Ｓｉｚを出力しているので、選択信号生成回路９０ａは、Ｈレベルの選択信号ＳＬを出力し、可変抵抗回路７０ｂでは、トランスミッションゲート７１が導通制御される。これにより、電流センス抵抗Ｒｓ１－Ｒｓ３により電圧に変換された電流検出信号Ｖｓｅｎｓｅは、減衰されることなく比較器４０の反転入力端子に供給されることになる。

以上の実施の形態では、半導体モジュール１０，１０ａのパワー半導体素子にＩＧＢＴを採用した場合を例に説明した。しかし、パワー半導体素子としては、パワートランジスタまたはパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）でもよい。

１ モータ
２ 電源
１０，１０ａ 半導体モジュール
１１，１３，１５，１７，１９，２１ ＩＧＢＴ
１２，１４，１６，１８，２０，２２ ＦＷＤ
２３，２４，２４ａ，２５－２８，３３，３３ａ，３３ｂ，３３ｃ，３４，３５ 制御ＩＣ
２９－３２ 電源
４０ 比較器
４１ 基準電圧源
５０ 相識別回路
５１，５２ インバータ回路
５３－５５ アンド回路
６０，６０ａ，６０ｂ 可変基準電圧回路
６１－６４ トランスミッションゲート
７０，７０ａ，７０ｂ 可変抵抗回路
７１－７４ トランスミッションゲート
８０ 電源接続端子電圧検出回路
８１ 比較器
９０，９０ａ 選択信号生成回路
９１ インバータ回路
９２－９７ アンド回路
９８，９９ オア回路
Ｌｘｐ，Ｌｙｐ，Ｌｚｐ 寄生インダクタンス
Ｎ，Ｎ１，Ｎ２ 負極電源端子
Ｐ，Ｐ１，Ｐ２ 正極電源端子
Ｐ３ 電源接続端子
Ｒ１，Ｒ２，Ｒ１１－Ｒ１５，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２ 抵抗
Ｒｓ，Ｒｓ１－Ｒｓ４ 電流センス抵抗

Claims (10)

1. パッケージの両側に設けられて電源が選択的に接続される第１の負極電源端子および第２の負極電源端子と、
   前記第１の負極電源端子および前記第２の負極電源端子を内部接続するラインに沿って配置されていて主電極が前記ラインに接続された複数のパワー半導体素子と、
   前記パワー半導体素子を駆動する複数の制御ＩＣと、
   前記パッケージの前記第１の負極電源端子と同じ側に設けられて前記電源の電圧が印加される電源接続端子と、を備え、
   前記制御ＩＣは、
   前記電源接続端子に前記電源の電圧が印加されたか否かを検出する電源接続端子電圧検出回路と、
   駆動しようとする前記パワー半導体素子の前記第１の負極電源端子または前記第２の負極電源端子からの距離に相当する前記ラインに沿った配置位置を識別する相識別回路と、
   前記電源接続端子電圧検出回路の検出結果と前記相識別回路の識別結果とから選択信号を生成する選択信号生成回路と、
   前記パワー半導体素子の主電流に比例したセンス電流を入力して電圧に変換した電流検出信号を出力する電流センス抵抗と、
   複数の電圧源を有し、前記選択信号を受けて前記電圧源の１つが前記選択信号によって選択され、基準電圧として出力する可変基準電圧源と、
   前記電流検出信号を選択された前記基準電圧と比較する比較器と、
   を有する過電流検出回路を備えた、半導体モジュール。
2. 前記選択信号生成回路は、前記相識別回路が識別した前記パワー半導体素子の配置位置の順序を前記電源接続端子電圧検出回路の検出結果に応じて逆にした、請求項１記載の半導体モジュール。
3. 前記選択信号生成回路が生成する前記選択信号は、前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出したとき、前記可変基準電圧源にて前記相識別回路が識別した前記第１の負極電源端子からの配置位置の順に高い電圧を出力する前記電圧源を選択し、前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出しないとき、前記可変基準電圧源にて前記相識別回路が識別した前記第２の負極電源端子からの配置位置の順に高い電圧を出力する前記電圧源を選択する、請求項１記載の半導体モジュール。
4. 前記ラインに沿って前記第１の負極電源端子の側から第１ないし第３のパワー半導体素子が配置され、前記第１ないし第３のパワー半導体素子の第１ないし第３の制御ＩＣの前記可変基準電圧源は異なる前記基準電圧を出力する４つの前記電圧源を有し、前記選択信号生成回路は前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出したとき、前記第１の負極電源端子からの配置位置の順に高い電圧を出力する３つの前記電圧源を選択し、前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出しないとき、前記第２の負極電源端子からの配置位置の順に高い電圧を出力する３つの前記電圧源を選択する、請求項１記載の半導体モジュール。
5. 前記ラインに沿って前記第１の負極電源端子の側から第１、第２および第３のパワー半導体素子が配置され、前記第１、第２および第３のパワー半導体素子の第１、第２および第３の制御ＩＣの前記可変基準電圧源は異なる前記基準電圧を出力する３つの前記電圧源を有し、前記選択信号生成回路は前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出したとき、前記第１の制御ＩＣの前記選択信号生成回路は最も高い電圧を出力する前記電圧源を選択するとともに前記第３の制御ＩＣの前記選択信号生成回路は最も低い電圧を出力する前記電圧源を選択し、前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出しないとき、前記第３の制御ＩＣの前記選択信号生成回路は最も高い電圧を出力する前記電圧源を選択するとともに前記第１の制御ＩＣの前記選択信号生成回路は最も低い電圧を出力する前記電圧源を選択し、前記第２の制御ＩＣの前記選択信号生成回路は常に中間の電圧を出力する前記電圧源を選択する、請求項１記載の半導体モジュール。
6. パッケージの両側に設けられて電源が選択的に印加される第１の負極電源端子および第２の負極電源端子と、
   前記第１の負極電源端子および前記第２の負極電源端子を内部接続するラインに沿って配置されていて主電極が前記ラインに接続された複数のパワー半導体素子と、
   前記パワー半導体素子を駆動する複数の制御ＩＣと、
   前記パッケージの前記第１の負極電源端子と同じ側に設けられて前記電源の電圧が印加される電源接続端子と、を備え、
   前記制御ＩＣは、
   前記電源接続端子に前記電源の電圧が印加されたか否かを検出する電源接続端子電圧検出回路と、
   駆動しようとする前記パワー半導体素子の前記第１の負極電源端子または前記第２の負極電源端子からの距離に相当する前記ラインに沿った配置位置を識別する相識別回路と、
   前記電源接続端子電圧検出回路の検出結果と前記相識別回路の識別結果とから選択信号を生成する選択信号生成回路と、
   直列に接続した抵抗を有し、前記パワー半導体素子の主電流に比例したセンス電流を入力して電圧に変換し、分圧した複数の電流検出信号の１つが前記選択信号によって選択されて出力される可変抵抗回路と、
   基準電圧を出力する基準電圧源と、
   前記電流検出信号を前記基準電圧と比較する比較器と、
   を有する過電流検出回路を備えた、半導体モジュール。
7. 前記選択信号生成回路は、前記相識別回路が識別した前記パワー半導体素子の配置位置の順序を前記電源接続端子電圧検出回路の検出結果に応じて逆にした、請求項６記載の半導体モジュール。
8. 前記選択信号生成回路が生成する前記選択信号は、前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出したとき、前記可変抵抗回路にて前記相識別回路が識別した前記第１の負極電源端子からの配置位置の順に分圧比を大きくした前記電流検出信号を選択し、前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出しないとき、前記可変抵抗回路にて前記相識別回路が識別した前記第２の負極電源端子からの配置位置の順に分圧比を大きくした前記電流検出信号を選択する、請求項６記載の半導体モジュール。
9. 前記ラインに沿って前記第１の負極電源端子の側から第１ないし第３のパワー半導体素子が配置され、前記第１ないし第３のパワー半導体素子の第１ないし第３の制御ＩＣの前記可変抵抗回路は異なる分圧比で分圧した４つの前記電流検出信号を有し、前記選択信号生成回路は前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出したとき、前記第１の負極電源端子からの配置位置の順に前記分圧比を大きくした前記電流検出信号を選択し、前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出しないとき、前記第２の負極電源端子からの配置位置の順に前記分圧比を大きくした前記電流検出信号を選択する、請求項６記載の半導体モジュール。
10. 前記ラインに沿って前記第１の負極電源端子の側から第１、第２および第３のパワー半導体素子が配置され、前記第１、第２および第３のパワー半導体素子の第１、第２および第３の制御ＩＣの前記可変抵抗回路は異なる分圧比で分圧した３つの前記電流検出信号を有し、前記選択信号生成回路は前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出したとき、前記第１の制御ＩＣの前記選択信号生成回路は最も小さい前記分圧比で分圧した前記電流検出信号を選択するとともに前記第３の制御ＩＣの前記選択信号生成回路は最も大きい前記分圧比で分圧した前記電流検出信号を選択し、前記電源接続端子電圧検出回路が前記電源の電圧の印加を検出しないとき、前記第３の制御ＩＣの前記選択信号生成回路は最も小さい前記分圧比で分圧した前記電流検出信号を選択するとともに前記第１の制御ＩＣの前記選択信号生成回路は最も大きい前記分圧比で分圧した前記電流検出信号を選択し、前記第２の制御ＩＣの前記選択信号生成回路は常に中間の前記分圧比で分圧した前記電流検出信号を選択する、請求項６記載の半導体モジュール。

Images