Nothing Special   »   [go: up one dir, main page]

JP7482900B2 - 表示基板及びその製造方法 - Google Patents

表示基板及びその製造方法 Download PDF

Info

Publication number
JP7482900B2
JP7482900B2 JP2021566044A JP2021566044A JP7482900B2 JP 7482900 B2 JP7482900 B2 JP 7482900B2 JP 2021566044 A JP2021566044 A JP 2021566044A JP 2021566044 A JP2021566044 A JP 2021566044A JP 7482900 B2 JP7482900 B2 JP 7482900B2
Authority
JP
Japan
Prior art keywords
layer
light
display
display area
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021566044A
Other languages
English (en)
Other versions
JP2023519034A (ja
Inventor
▲躍▼ ▲龍▼
▲遠▼游 邱
▲ウェイ▼▲ユン▼ 黄
耀 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023519034A publication Critical patent/JP2023519034A/ja
Application granted granted Critical
Publication of JP7482900B2 publication Critical patent/JP7482900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/813Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65OLEDs integrated with inorganic image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Description

本開示の実施例は表示基板及びその製造方法に関する。
現在、電子機器で使用される表示画面は、ユーザがより良好な視覚体験を得るように、大画面、全画面に向かって発展している。携帯電話、タブレットPCなどの電子製品を例示すると、これらの電子機器は、カメラ、光センサなどの部材を組み合わせる必要があり、これらの部材は通常、表示画面の表示領域を占めるため、表示画面の全画面設計を実現することは困難である。
本開示の少なくとも1つの実施例は表示基板を提供し、該表示基板は、表示用の第1側と、前記第1側と対向する第2側とを有し、前記表示基板は表示領域を備え、前記表示領域は、前記第1側からの光を少なくとも部分的に前記第2側に透過することを可能にする第1表示領域、及び前記第1表示領域を少なくとも部分的に取り囲む第2表示領域を備え、前記表示基板は前記第1表示領域及び前記第2表示領域における少なくとも1つの第1接続配線をさらに備え、前記第1接続配線は、互いに電気的に接続される、第1表示領域に位置する第1部分と第2表示領域に位置する第2部分を備え、前記第1部分が第1光透過配線層を備え、前記第2部分が金属配線層を備える。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記第1表示領域はアレイ状に配置される複数の第1サブ画素を備え、各第1サブ画素は第1発光デバイスを備え、前記少なくとも1つの第1接続配線は複数の第1接続配線を備え、前記第2表示領域は、それぞれ前記複数の第1接続配線を介して前記複数の第1サブ画素の第1発光デバイスに電気的に接続され、前記複数の第1サブ画素の第1発光デバイスを駆動するための複数の第1画素回路を備える。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記第2部分は前記金属配線層に積層される第2光透過配線層をさらに備え、前記第2光透過配線層は前記第1光透過配線層と同層に設置され、一体的に接続される。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記第2部分は前記金属配線層に積層される酸化防止保護層をさらに備え、前記表示基板はベース基板を備え、前記第2光透過配線層は前記ベース基板上に位置し、前記金属配線層は前記第2光透過配線層の前記ベース基板から離れる側に位置し、前記酸化防止保護層は前記金属配線層の前記ベース基板から離れる側に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記金属配線層の材料はAg、Al、Mo又はTiを含み、前記酸化防止保護層の材料は透明酸化物を含む。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記第1発光デバイスは、第1陽極構造、第1陰極構造、及び前記第1陽極構造と前記第1陰極構造との間の第1発光層を備え、前記第1部分はビアを介して前記第1陽極構造に電気的に接続される。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記第2表示領域は複数の第2サブ画素をさらに備え、各第2サブ画素は、第2発光デバイス、及び前記第2発光デバイスに電気的に接続される第2画素回路を備え、前記第2画素回路は前記第2発光デバイスを駆動するように構成され、前記第2表示領域において、前記複数の第2画素回路は第1アレイに配置される。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記第2表示領域において、前記複数の第1画素回路は、前記第1アレイに設置され、前記複数の第2画素回路とともに第2アレイに配置される。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記第2発光デバイスは、第2陽極構造、第2陰極構造、及び前記第2陽極構造と前記第2陰極構造との間の第2発光層を備え、前記第2陽極構造はビアを介して前記第2画素回路に電気的に接続される。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記表示領域は、前記第2表示領域を少なくとも部分的に取り囲む第3表示領域をさらに備え、前記第3表示領域はアレイ状に配置される複数の第3サブ画素を備え、各第3サブ画素は、第3発光デバイス、及び前記第3発光デバイスに電気的に接続される第3画素回路を備え、前記第3画素回路は前記第3発光デバイスを駆動するように構成され、前記第3発光デバイスは、第3陽極構造、第3陰極構造、及び前記第3陽極構造と前記第3陰極構造との間の第3発光層を備え、前記第3陽極構造はビアを介して前記第3画素回路に電気的に接続される。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記表示基板はベース基板を備え、前記第1表示領域は前記ベース基板上に位置する透明支持層をさらに備え、前記第1発光デバイスは前記透明支持層の前記ベース基板から離れる側に位置する。
例えば、本開示の少なくとも1つの実施例に係る表示基板においては、前記第1画素回路は、薄膜トランジスタ及びストレージキャパシタを備え、前記薄膜トランジスタは活性層、ゲート及びソース・ドレインを備え、前記ストレージキャパシタは第1キャパシタ極板及び第2キャパシタ極板を備え、前記活性層は前記ベース基板に設置され、前記活性層の前記ベース基板から離れる側に第1ゲート絶縁層が設置され、前記ゲートと前記第1キャパシタ極板は前記第1ゲート絶縁層の前記ベース基板から離れる側に同層に設置され、前記ゲートと前記第1キャパシタ極板の前記ベース基板から離れる側に第2ゲート絶縁層が設置され、前記第2キャパシタ極板は前記第2ゲート絶縁層の前記ベース基板から離れる側に設置され、前記第2キャパシタ極板の前記ベース基板から離れる側に層間絶縁層が設置され、前記ソース・ドレインは前記層間絶縁層の前記ベース基板から離れる側に設置され、前記第1ゲート絶縁層、前記第2ゲート絶縁層及び前記層間絶縁層のビアを介して前記活性層に電気的に接続され、前記ソース・ドレインの前記ベース基板から離れる側に平坦化層が設置され、前記透明支持層は、前記第1ゲート絶縁層、前記第2ゲート絶縁層、前記層間絶縁層及び前記平坦化層のうちの少なくとも1つと同層に設置される。
例えば、本開示の少なくとも1つの実施例に係る表示基板はセンサをさらに備え、前記センサは前記表示基板の第2側に設置され、前記センサの前記ベース基板での正投影が前記第1表示領域と少なくとも部分的に重なり、前記第1側からの前記光を受光するように構成される。
本開示の少なくとも1つの実施例は表示基板の製造方法を提供し、前記表示基板は、表示用の第1側と、前記第1側と対向する第2側とを有し、前記製造方法は、表示領域を形成するステップであって、前記表示領域は前記第1側からの光を少なくとも部分的に前記第2側に透過することを可能にする第1表示領域、及び前記第1表示領域を少なくとも部分的に取り囲む第2表示領域を備えるステップと、前記第1表示領域及び前記第2表示領域内に少なくとも1つの第1接続配線を形成するステップであって、前記第1接続配線は互いに電気的に接続される、第1表示領域に位置する第1部分と第2表示領域に位置する第2部分を備え、前記第1部分が第1光透過配線層を備え、前記第2部分が金属配線層を備えるステップと、を含む。
例えば、本開示の少なくとも1つの実施例に係る表示基板の製造方法においては、前記表示領域を形成するステップは、それぞれ第1発光デバイスを備え、アレイ状に配置される複数の第1サブ画素を前記第1表示領域内に形成するステップと、複数の第1画素回路を前記第2表示領域内に形成するステップとをさらに含み、前記少なくとも1つの第1接続配線は複数の第1接続配線を備え、前記複数の第1画素回路は、それぞれ前記複数の第1接続配線を介して前記複数の第1サブ画素の第1発光デバイスに電気的に接続され、前記複数の第1サブ画素の第1発光デバイスを駆動することに用いられる。
例えば、本開示の少なくとも1つの実施例に係る表示基板の製造方法においては、前記第1接続配線の第2部分を形成するステップは、前記金属配線層に積層される第2光透過配線層を形成するステップをさらに含み、前記第2光透過配線層は前記第1光透過配線層と同層に形成され、一体的に接続される。
例えば、本開示の少なくとも1つの実施例に係る表示基板の製造方法は、ベース基板を用意するステップをさらに含み、第1接続配線の第2部分を形成するステップは、前記金属配線層に積層される酸化防止保護層を形成するステップをさらに含み、前記第2光透過配線層は前記ベース基板に形成され、前記金属配線層は前記第2光透過配線層の前記ベース基板から離れる側に形成され、前記酸化防止保護層は前記金属配線層の前記ベース基板から離れる側に形成される。
例えば、本開示の少なくとも1つの実施例に係る表示基板の製造方法においては、前記第1接続配線を形成するステップは、光透過配線材料層、金属配線材料層及び導電性保護材料層を、マスクを介して前記第1表示領域及び前記第2表示領域に順次堆積させるステップと、ドライエッチング法により、前記第1表示領域に位置する金属配線材料層及び導電性保護材料層をエッチング除去するステップとを含む。
例えば、本開示の少なくとも1つの実施例に係る表示基板の製造方法においては、前記第1接続配線を形成するステップは、光透過配線材料層、金属配線材料層及び導電性保護材料層を、マスクを介して前記第1表示領域及び前記第2表示領域に順次堆積させるステップと、ウェットエッチング法により、前記第1表示領域に位置する金属配線材料層及び導電性保護材料層をエッチング除去するステップと、光透過配線材料層を、前記マスクを介して前記第1表示領域及び前記第2表示領域に再度堆積させるステップとを含む。
例えば、本開示の少なくとも1つの実施例に係る表示基板の製造方法においては、前記第1画素回路の形成は、薄膜トランジスタ及びストレージキャパシタの形成を含み、前記薄膜トランジスタは活性層、ゲート及びソース・ドレインを備え、前記ストレージキャパシタは第1キャパシタ極板及び第2キャパシタ極板を備え、前記活性層は前記ベース基板に形成され、前記活性層の前記ベース基板から離れる側に第1ゲート絶縁層が形成され、前記ゲートと前記第1キャパシタ極板は前記第1ゲート絶縁層の前記ベース基板から離れる側に同層に形成され、前記ゲートと前記第1キャパシタ極板の前記ベース基板から離れる側に第2ゲート絶縁層が形成され、前記第2キャパシタ極板は前記第2ゲート絶縁層の前記ベース基板から離れる側に形成され、前記第2キャパシタ極板の前記ベース基板から離れる側に層間絶縁層が形成され、前記ソース・ドレインは前記層間絶縁層の前記ベース基板から離れる側に形成され、前記第1ゲート絶縁層、前記第2ゲート絶縁層及び前記層間絶縁層のビアを介して前記活性層に電気的に接続され、前記ソース・ドレインの前記ベース基板から離れる側に平坦化層が形成され、前記第1表示領域を形成するステップは、前記ベース基板と前記第1発光デバイスとの間に透明支持層を形成するステップをさらに含み、前記透明支持層は、前記第1ゲート絶縁層、前記第2ゲート絶縁層、前記層間絶縁層及び前記平坦化層のうちの少なくとも1つと同層に形成される。
例えば、本開示の少なくとも1つの実施例に係る表示基板の製造方法は、センサを用意し、前記センサを前記表示基板の第2側に結合するステップをさらに含み、前記センサの前記ベース基板での正投影が前記第1表示領域と少なくとも部分的に重なり、前記第1側からの前記光を受光するように構成される。
本開示の実施例の技術案をより明確に説明するために、以下、実施例の図面を簡単に説明し、明らかなように、以下説明される図面は、本開示を限定するものではなく、本開示のいくつかの実施例に関するものに過ぎない。
図1Aは表示基板の平面模式図である。 図1Bは表示基板の部分拡大模式図である。 図2は図1Bの表示基板のA-A線に沿った断面模式図である。 図3は本開示の少なくとも1つの実施例に係る表示基板の平面模式図である。 図4は図3の表示基板のB-B線に沿った断面模式図である。 図5は本開示の少なくとも1つの実施例に係る表示基板の第1表示領域及び第2表示領域の平面模式図である。 図6は図3の表示基板のB-B線に沿った別の断面模式図である。 図7は図3の表示基板のB-B線に沿った別の断面模式図である。 図8は図3の表示基板のB-B線に沿った別の断面模式図である。 図9は本開示の少なくとも1つの実施例に係る表示基板の第1表示領域及び第2表示領域の別の平面模式図である。 図10は本開示の少なくとも1つの実施例に係る表示基板の第1表示領域及び第2表示領域のさらに別の平面模式図である。 図11は本開示の少なくとも1つの実施例に係る表示基板の表示領域におけるサブ画素の配置の平面模式図である。 図12は本開示の少なくとも1つの実施例に係る表示基板の表示領域における配線の配置の平面模式図である。 図13は本開示の少なくとも1つの実施例に係る表示基板の表示領域における配線の配置の別の平面模式図である。 図14は本開示の少なくとも1つの実施例に係る表示基板の第1表示領域及び第2表示領域のさらに別の平面模式図である。 図15は本開示の少なくとも1つの実施例に係る表示基板の第2表示領域の断面模式図である。 図16は本開示の少なくとも1つの実施例に係る表示基板の第3表示領域の断面模式図である。 図17Aは本開示の少なくとも1つの実施例に係る表示基板の製造中の断面模式図である。 図17Bは本開示の少なくとも1つの実施例に係る表示基板の製造中の断面模式図である。 図18Aは本開示の少なくとも1つの実施例に係る表示基板の製造中の断面模式図である。 図18Bは本開示の少なくとも1つの実施例に係る表示基板の製造中の断面模式図である。
本開示の実施例の目的、技術案及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明確、かつ完全に説明する。明らかなように、説明される実施例は本開示の実施例の一部であり、実施例の全部ではない。説明される本開示の実施例に基づき、当業者が創造的な労働を必要とせずに得る全ての他の実施例は、いずれも本開示の保護範囲に属する。
特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解できる一般的な意味を有する。本開示で使用される「第1」、「第2」及び類似する用語は、何らかの順序、数又は重要性を示すものではなく、異なる構成要素を区別するためのものに過ぎない。「備える」又は「含む」などの類似する用語は、該用語の前に記載された素子又は部材が、該用語の後に列挙される素子又は部材、及びそれらの同等物を含み、他の素子又は部材を排除しないことを意味する。「接続」又は「連結」などの類似する用語は、物理的又は機械的接続に限定されず、直接接続されるか間接的に接続されるかに関わらず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対位置関係を示すことのみに用いられ、説明対象の絶対位置が変化すると、該相対位置関係もそれに応じて変化する可能性がある。
表示画面の全画面設計を実現するために、いくつかの実施形態では、センサ(例えば、画像センサ、赤外線センサ)などの部材を取り付けるための表示領域の一部を光透過表示領域として設計することができ、それにより該光透過表示領域は表示機能を実現するとともに、センサ等の部材の取り付けが容易になる。
例えば、図1Aは表示基板の平面模式図を示し、図1Bは図1Aに示す表示基板の部分拡大模式図であり、図2は図1Bの表示基板のA-A線に沿った断面模式図を示す。図1A、図1B及び図2に示すように、該表示基板の表示領域は、光透過表示領域1、周辺表示領域2及び本体表示領域3を備える。
例えば、本体表示領域3は主な表示領域であり、高解像度(Pixel Per Inch、PPI)を有し、すなわち、本体表示領域3内に高密度の表示用のサブ画素が配置される。各サブ画素は発光デバイス、及び発光デバイスを駆動する画素回路を備える。光透過表示領域1は、表示基板の表示側から入射された光が表示基板を透過して表示基板の裏側に到達することを可能にし、それにより表示基板の裏側に位置するセンサ等の部材の通常の動作に使用される。光透過表示領域1及び周辺表示領域2も表示用の複数のサブ画素を備える。しかし、サブ画素の画素回路が通常、光を透過しないため、光透過表示領域1の光透過性を確保するために、光透過表示領域1のサブ画素(例えば、図1Bの光透過表示領域1内のボックスで示される)の画素回路は、周辺表示領域2の灰色ボックスで示されるように、周辺表示領域2に設置することができ、従って周辺表示領域2の空間の一部を占め、周辺表示領域2の残りの空間は周辺表示領域2のサブ画素を設置することに用いられ、例えば、周辺表示領域2の白色ボックスのそれぞれが1つのサブ画素を表す。このとき、周辺表示領域2のサブ画素(図1Bの白色ボックス)及び光透過表示領域1のサブ画素の画素回路(図1Bの灰色ボックス)は、周辺表示領域2にアレイ状に配置される。それにより、光透過表示領域1及び周辺表示領域2の解像度は本体表示領域3の解像度よりも低く、すなわち、光透過表示領域1及び周辺表示領域2内に配置される表示用のサブ画素の密度は本体表示領域3のサブ画素の密度よりも低い。
図2に示すように、光透過表示領域1中の1つのサブ画素の発光デバイス4は、陽極4A、陰極4C、及び陽極4Aと陰極4Cとの間の発光層4Bを備え、陽極4Aは導電性リード線を介して周辺表示領域2の画素回路5に接続される。
具体的な実施例では、導電性リード線は金属リード線であってもよく、例えば、サブ画素の画素回路のソース・ドレインの金属と同じ材料を使用してもよく、透明配線(例えば、ITO配線)6は周辺表示領域2の画素回路5に電気的に接続されてもよく、それにより周辺表示領域2に位置する画素回路5は光透過表示領域1に位置する発光デバイス4を駆動することに用いられる。透明配線6は高い光透過性を有するため、光透過表示領域1も高い光透過性を有することを確保できる。それにより、表示基板の裏側に設置されるセンサ7等の部材は、光透過表示領域1を介して表示基板の表示側から透過された光を受光し、通常の動作を行うことができる。
上記場合、透明配線6は、周辺表示領域2の画素回路5から光透過表示領域1の発光デバイス4まで延びる必要があるため、少なくとも一部の透明配線6の長さが長くなり、例えば、その長さは2つ以上のサブ画素領域の距離にわたり、一方、Ti/Al/Ti、又はいずれか1つ、又は2つの組み合わせなどのソース・ドレインの材料、又は、銅、モリブデン、マグネシウム、銀又は少なくとも2つの材料の組み合わせなどの他の電極材料と比較し、透明配線6に使用される材料自体は抵抗が高く、その製造プロセスで偏差が生じやすく、透明配線6の全体的な抵抗が高く、従って、画素回路5が光透過表示領域1のサブ画素に電気信号を伝送する速度が遅くなり、その結果、光透過表示領域1のサブ画素と、周辺表示領域2及び本体表示領域3のサブ画素とを非同期に駆動し、表示領域の表示効果に悪影響を与える。
本開示の少なくとも1つの実施例は表示基板及びその製造方法を提供し、該表示基板は、表示用の第1側と、第1側と対向する第2側とを有し、表示基板は表示領域を備え、表示領域は、第1側からの光を少なくとも部分的に第2側に透過することを可能にする第1表示領域、及び第1表示領域を少なくとも部分的に取り囲む第2表示領域を備え、表示基板は第1表示領域及び第2表示領域における少なくとも1つの第1接続配線をさらに備え、第1接続配線は、互いに電気的に接続される、第1表示領域に位置する第1部分と第2表示領域に位置する第2部分を備え、第1部分が第1光透過配線層を備え、第2部分が金属配線層を備える。該表示基板の第1接続配線は抵抗が低くなる。
以下、いくつかの具体的な実施例を参照しながら、本開示のいくつかの実施例の表示基板及びその製造方法について説明する。
本開示の少なくとも1つの実施例は表示基板を提供し、図3は該表示基板の平面模式図を示し、図4は図3の表示基板のB-B線に沿った断面模式図を示す。
図3及び図4に示すように、該表示基板は、表示用の第1側(図4には、表示基板の上側として示され、すなわち表示基板の表示側)と、第1側と対向する第2側(図4には表示基板の下側として示される)とを有する。該表示基板は表示領域を備え、該表示領域は、第1側からの光を少なくとも部分的に第2側に透過することを可能にする第1表示領域10、及び第1表示領域10を少なくとも部分的に取り囲む第2表示領域20を備え、すなわち、第1表示領域10は少なくとも部分的に光を透過し、それにより画像センサ、赤外線センサなどの部材の取り付けが容易になる。
図4に示すように、表示基板は第1表示領域10及び第2表示領域20における少なくとも1つの第1接続配線15をさらに備え、第1接続配線15は、互いに電気的に接続される、第1表示領域10に位置する第1部分15Aと第2表示領域20に位置する第2部分15Bを備え、第1部分15Aが第1光透過配線層を備え、第2部分15Bが金属配線層を備える。
例えば、第1光透過配線層の材料は、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)などの透明金属酸化物などの透明導電性材料であってもよく、金属配線層の材料は、銀(Ag)、アルミニウム(Al)、モリブデン(Mo)又はチタン(Ti)などの金属材料又はそれらの合金材料を含んでもよい。金属配線層の抵抗が低いため、光透過配線層のみを含む配線と比較すると、第1接続配線15は抵抗が低くなる。
例えば、図5は第1表示領域10及び第2表示領域20の平面模式図を示す。図5に示すように、いくつかの実施例では、第1表示領域10はアレイ状に配置される複数の第1サブ画素を備え、各第1サブ画素は第1発光デバイス11を備え、表示領域は複数の第1接続配線15を備え、第2表示領域20は複数の第1画素回路Dを備え、複数の第1画素回路Dは、それぞれ複数の第1接続配線15を介して複数の第1サブ画素の第1発光デバイス11に電気的に接続され、複数の第1サブ画素の第1発光デバイス11を駆動することに用いられる。
例えば、図5に示す実施例では、複数の第1画素回路Dは複数の第1サブ画素の第1発光デバイス11に1対1で対応し、第1接続配線15を介して電気的に接続され、このとき、1つの第1画素回路Dは、1つの第1サブ画素の第1発光デバイス11を駆動することに用いられる。例えば、別のいくつかの実施例では、1つの第1画素回路Dはそれぞれ複数の第1接続配線15を介して複数の第1サブ画素の第1発光デバイス11に電気的に接続され、このとき、1つの第1画素回路Dは、複数の第1サブ画素の第1発光デバイス11を駆動することに用いられる。本開示の実施例は、第1画素回路Dと第1サブ画素の第1発光デバイス11の対応関係を特に限定しない。
例えば、いくつかの実施例では、図4に示すように、第1接続配線15の第1部分15Aは第1光透過配線層を備え、第1接続配線15の第2部分15Bは、金属配線層16及び金属配線層16に積層される第2光透過配線層15Cを備え、第2光透過配線層15Cは、第1光透過配線層と同層に設置され、一体的に接続され、すなわち、第2光透過配線層15Cは第1光透過配線層と同層に設置され、直接接触して、一体構造を形成する。
なお、本開示の実施例では、「同層に設置される」は、2つの機能層又は構造層が表示基板の階層構造において同層に同じ材料で形成されることを意味し、すなわち、製造プロセスでは、該2つの機能層又は構造層は同じ材料層で形成されてもよく、同じパターニングプロセスにより必要なパターン及び構造を形成することができる。1回のパターニングプロセスは、例えば、フォトレジストの形成、露光、現像、エッチングなどの工程を含む。
例えば、いくつかの実施例では、図4に示すように、第1接続配線15の第2部分15Bは、金属配線層16に積層される酸化防止保護層17をさらに備えてもよく、酸化防止保護層17は金属配線層16の酸化を防止し、金属配線層16の高い導電性を確保することができ、また、酸化防止保護層17はさらに、金属配線層16とその上に形成された絶縁層145の接着性を強化して、金属配線層16と絶縁層145の接続不良を防止することができる。例えば、いくつかの実施例では、酸化防止保護層17は、ITO、IZOなどの透明導電性酸化物材料のような透明酸化物材料を使用してもよく、それにより第1接続配線15の抵抗をさらに低減させることができる。
例えば、図4に示すように、表示基板はベース基板14を備え、第2光透過配線層15Cはベース基板14上に位置し、金属配線層16は第2光透過配線層15Cのベース基板14から離れる側に位置し、酸化防止保護層17は金属配線層16のベース基板14から離れる側に位置する。それにより、第1接続配線15の第2部分15Bは3層を積層した導電性構造として形成され、該3層を積層した導電性構造は第1接続配線15の抵抗を大幅に低減させることができる。複数の第1接続配線15がそれぞれ複数の第1発光デバイス11に駆動信号を伝送することに用いられる場合、第1接続配線15の上記設計はさらに、複数の第1接続配線15を流れる電流の均一性を向上させ、さらに表示基板の表示効果を向上させることができる。
例えば、図4に示す実施例では、第2光透過配線層15Cと酸化防止保護層17は、接触せずに間隔をおいて設置される。別のいくつかの実施例では、製造プロセスが異なるため、図6に示すように、第2光透過配線層15Cと酸化防止保護層17は物理的に接続されてもよく、すなわち、図6に示す実施例では、酸化防止保護層17はさらに、金属配線層16の右側に被覆して、第2光透過配線層15Cと物理的に接触する。該実施例に係る3層導電性構造も第1接続配線15の抵抗を大幅に低減させることができる。
例えば、いくつかの実施例では、図4及び図6に示すように、第1発光デバイス11は、第1陽極構造111、第1陰極構造113、及び第1陽極構造111と第1陰極構造113との間の第1発光層112を備え、第1接続配線15の第1部分15Aはビアを介して第1陽極構造111に電気的に接続される。例えば、第1接続配線15上に絶縁層145が設置され、絶縁層145は第1表示領域10内にビア145Aを有し、第1接続配線15の第1部分15Aは絶縁層145のビア145Aを介して第1陽極構造111に電気的に接続される。
例えば、いくつかの実施例では、第1陽極構造111は複数層の陽極サブ層を備え、例えば、3層の陽極サブ層が図示される。例えば、該3層の陽極サブ層はITO/Ag/ITOの3層積層構造である。例えば、第1陰極構造113は表示基板の表面全体に形成された構造であってもよく、第1陰極構造113は、リチウム(Li)、アルミニウム(Al)、マグネシウム(Mg)、銀(Ag)などの金属材料を含んでもよい。第1陰極構造113が非常に薄い層として形成されるため、第1陰極構造113は良好な光透過性を有する。
例えば、別のいくつかの実施例では、第1接続配線15と第1陽極構造111は、図4及び図6とは異なる設計を使用してもよい。例えば、図7に示すように、第1接続配線15の第1部分15Aは、第1陽極構造111が備えた複数層の陽極サブ層の底部陽極サブ層(例えば、ITO層)と同層に設置され、一体的に接続されてもよい。また、第1接続配線15の第2部分15Bが備えた第2光透過配線15Cは、第1部分15Aと同層に設置され、一体的に接続されてもよく、第2部分15Bが備えた金属配線層16は、第1陽極構造111が備えた複数層の陽極サブ層の中間層陽極サブ層(例えば、Ag層)と同層に設置され、第2部分15Bが備えた酸化防止保護層17は、第1陽極構造111が備えた複数層の陽極サブ層のうちの上部陽極サブ層(例えば、ITO層)と同層に設置される。それにより、表示基板の製造プロセスを簡素化することができる。例えば、図4及び図6に示す表示基板と比較すると、図7に示す表示基板は、同じパターニングプロセスを使用するとともに第1接続配線15及び第1陽極構造111を形成することができ、それにより単独な第1接続配線1の製造プロセス及び絶縁層145の製造プロセスを削減することができる。
例えば、別のいくつかの実施例では、第1接続配線15は、図4、図6及び図7とはいずれも異なる設計を使用してもよい。例えば、図8に示すように、第1接続配線の第1部分15Aは第1光透過配線層であり、第2部分15Bは金属配線層であり、第1部分15Aと第2部分15Bはビアを介して電気的に接続される。例えば、第2部分15B上に絶縁層148が設置され、絶縁層148は第2表示領域20内にビア148Aを有し、第1部分15Aと第2部分15Bは絶縁層148のビア148Aを介して電気的に接続される。
例えば、図9は上記場合での第1表示領域10及び第2表示領域20の平面図を示す。例えば、図9に示すように、第2表示領域20の第1表示領域10に近接する位置にビア領域(破線で囲まれた領域)があり、複数の第1接続配線15の第1部分15Aと第2部分15Bは、それぞれ該ビア領域内に設置された複数のビア148Aを介して電気的に接続され得る。該実施例では、第2部分15Bの金属配線層の設計により、第1接続配線15は依然として抵抗が低くなる。
例えば、いくつかの実施例では、図5に示すように、第2表示領域20は複数の第2サブ画素Pをさらに備え、各第2サブ画素Pは第2発光デバイス及び第2発光デバイスに電気的に接続される第2画素回路を備え、第2画素回路は第2発光デバイスを駆動するように構成され、第2表示領域20において、複数の第2画素回路は第1アレイ、すなわち図5の灰色の四角で配置されるアレイに配置される。
例えば、いくつかの実施例では、第2表示領域20において、複数の第1画素回路Dは、第1アレイに分散して設置され、複数の第2画素回路Dとともに第2アレイ、すなわち図5の灰色の四角及び白色の四角で共に配置されるアレイに配置される。
例えば、図10は第1表示領域10及び第2表示領域20の別の平面図を示す。図10に示すように、いくつかの実施例では、第1接続配線15は、第2表示領域20の第2サブ画素Pをわたって第1表示領域10に位置する第1発光デバイス11(例えば、陽極、発光層、及び陰極を備える)、及び第2表示領域20に位置する、該第1発光デバイス11を駆動するための第1画素回路D(例えば、駆動トランジスタ、ストレージキャパシタなどを備える)に電気的に接続される。例えば、図10に示す実施例では、第1接続配線15は、第1表示領域10に位置する第1発光デバイス11、及び第2表示領域20に位置する、該第1発光デバイス11を駆動するための第1画素回路Dに直線状に電気的に接続されてもよい。例えば、第1表示領域10の第1サブ画素を駆動するためのデータ線D(例えば、D1、D2)は、第2表示領域20の第1表示領域10に近接する境界に巻線して配置され得る。
例えば、同じ列に位置するサブ画素の画素回路は、同じデータ線に電気的に接続されてもよく、それにより同じ列に位置するサブ画素の発光デバイスは同じデータ線により駆動することができる。例えば、図10に示す実施例では、左側のデータ線D1は、巻線により第1表示領域10の左側の1列目のサブ画素の画素回路に電気的に接続され、右側のデータ線D2は、第1表示領域10の左側の2列目のサブ画素の画素回路に電気的に接続される。もちろん、第1表示領域10の他の列のサブ画素もそれぞれ1つのデータ線に接続されるが、図示されない。
なお、本開示の実施例では、列方向とは図中の垂直方向を指し、行方向とは図中の水平方向を指し、他の実施例では、列方向及び行方向を交換することができ、本開示の実施例はこれを限定しない。
例えば、図中の破線ボックスで示すように、第1表示領域10と第2表示領域20との間に配線密集領域が存在し、このとき、配線を容易にし、空間を節約するために、いくつかの実施例では、該配線密集領域は、配線を異なる配線層に配置するというジャンパー設計を使用することができる。
例えば、図11は第1表示領域における第1サブ画素の配置のパターンを示す。例えば、第2表示領域20における第2サブ画素も図11に示すサブ画素配置の法則を有する。該実施例では、4つのサブ画素ごとに繰り返し単位が構成され、各サブ画素は異なる形状を有し、それに対応し、各サブ画素の発光デバイスの陽極構造も異なる形状を有し、同じ又は異なる色の発光デバイスに対応し、例えば、1つの繰り返し単位はGGRBの4つのサブ画素を含んでもよい。例えば、図11に示すように、第1表示領域10の1つの画素単位において、各第1サブ画素の第1発光デバイスの第1陽極構造111は異なる形状を有し、図11に示すように配置され、同じ又は異なる色の光を放出することに用いられ、例えば、4つの第1サブ画素111は、それぞれ緑色、緑色、赤色、青色などの異なる色の光を放出することができる。
具体的な実施例では、上記繰り返し単位は4つに限定されなくてもよく、例えば、R、G、Bの3つであってもよく、又は、RGBGなどの他の配置方式を使用してもよい。
例えば、図12は第1表示領域10の第1サブ画素及び第2表示領域20の第2サブ画素に対して上記サブ画素の配置を行うときのデータ線Dの接続方式を示す。図12に示すように、データ線Dは、第2表示領域20の第1表示領域10に近接する境界に巻線して配置され、第1表示領域10及び第2表示領域20において、同じ列に位置するサブ画素の画素回路は同じデータ線Dに電気的に接続される。例えば、図12に示す実施例では、灰色の四角で示される第2表示領域20に位置する第1画素回路は、第1接続配線15を介して第1表示領域10に位置する左側の1番目の第1サブ画素の発光デバイスに電気的に接続され、データ線Dの巻線により、左側の1番目の第1サブ画素の同じ列に位置するサブ画素(第1サブ画素か第2サブ画素かにかかわらず)の画素回路をすべて電気的に接続することができ、それにより同じ列に位置するサブ画素の画素回路を同じデータ線に電気的に接続することができる。例えば、データ線Dの一部DA(データ線Dの上側に水平に延びる太線部分で図示される)は、ジャンパーにより設置されてもよく、すなわち、データ線Dの一部DAは、データ線Dの他の部分とは異なる層に設置され得る。例えば、データ線Dの設置密度が高い場合、ジャンパー設計を使用してデータ線の配置空間を削減し、それにより配線の設置により有利である。
例えば、図12は第1表示領域10における1つの第1サブ画素の接続配線及びデータ線などのみを示し、図12に示されていないが、第1表示領域10における他の第1サブ画素も同様の接続関係を有する。例えば、灰色ボックスが占める領域には、1つの画素繰り返し単位中の1つ又は複数の第1サブ画素の第1画素回路があってもよく、このとき、該1つ又は複数の第1画素回路は、それぞれ1つ又は複数の第1接続配線15を介して第1表示領域10における1つの画素繰り返し単位の1つ又は複数の第1サブ画素に電気的に接続され得る。
例えば、灰色ボックスが占める領域には、1つの画素単位の4つの第1サブ画素の第1画素回路があってもよく、このとき、該4つの第1画素回路は、それぞれ4つの第1接続配線15を介して第1表示領域10における1つの画素単位の4つの第1サブ画素に電気的に接続され得る。
例えば、いくつかの実施例では、データ線Dは、第2表示領域20の一側に巻線されてもよく、例えば、図12は、第2表示領域20の上側に巻線する状況を示す。別のいくつかの実施例では、図13に示すように、データ線Dは、第2表示領域20の上側及び下側に同時に巻線され得る。
例えば、いくつかの実施例では、データ線Dは、第2表示領域20の画素行の間に巻線されてもよく、本実施例はこれを限定しない。
例えば、図13に示すように、該実施例では、第1表示領域10及び第2表示領域20における左側の1列目のサブ画素の画素回路は、同じデータ線D3(図中の左側のデータ線)を介して電気的に接続され、左側の2列目のサブ画素の画素回路は、同じデータ線D4(図中の右側のデータ線)を介して電気的に接続され、このとき、データ線は第2表示領域20の上下両側に同時に巻線され、同じ列に位置するサブ画素の画素回路を電気的に接続し、それにより同じ列に位置するサブ画素の発光デバイスが同じデータ線により駆動することができる。
同様に、データ線D3とデータ線D4の一部DAはジャンパー設計を使用してもよい。例えば、第2表示領域20の端部にデータ線が密に配置されるため、該端部に巻線されるデータ線の一部はジャンパー設計を使用でき、それにより空間を節約し、回路の配置を簡素化することができる。
同様に、図13は第1表示領域10における4つの第1サブ画素の接続配線及びデータ線などのみを示し、図13には示されていないが、第1表示領域10における他の第1サブ画素も同様の接続関係を有する。例えば、灰色ボックスが占める領域には、1つの画素繰り返し単位の4つの第1サブ画素の第1画素回路があってもよく、このとき、該4つの第1画素回路は、それぞれ4つの第1接続配線15を介して第1表示領域10における1つの画素単位の4つの第1サブ画素に電気的に接続され得る。
例えば、図14に示すように、第1表示領域10の左側3列目に位置する第1サブ画素と第1表示領域10上方の第2表示領域20の2列目の第2サブ画素Pは同じ列に位置し、第1表示領域10の左側3列目に位置する第1サブ画素(具体的には、例えば、陽極、発光層、及び陰極を備える第1サブ画素の発光デバイスである)は、第1表示領域10上方の第2表示領域20の1列目の第1画素回路(例えば、駆動トランジスタ、ストレージキャパシタなどを備える)Dにより駆動され、このとき、データ線Dは、第2表示領域20の1列目の第1画素回路D及び2列目の第2サブ画素Pに巻線されることで、同じ列に位置するこれらのサブ画素の画素回路を同じデータ線に電気的に接続することができ、それにより同じ列に位置するサブ画素の発光デバイスは同じデータ線により駆動することができる。
例えば、同じ行に位置するサブ画素の画素回路は同じ走査線に電気的に接続され、それにより同じ行に位置するサブ画素の発光デバイスは同じ走査線により駆動することができる。例えば、図14に示すように、第1表示領域10に位置する1行目の1番目の第1サブ画素の第1発光デバイス11は、第1表示領域10の左側に位置する第2表示領域20の1つの第1画素回路Dに電気的に接続され、第1表示領域10に位置する1行目の2番目の第1サブ画素の発光デバイス11は、第1表示領域10の上側に位置する第2表示領域20の1つの第1画素回路Dに電気的に接続され、走査線G1(図中の左側の走査線)の巻線により、同じ行(図中の1行目)に位置するこれら2つの第1サブ画素の第1画素回路Dを電気的に接続することができる。同様に、第1表示領域10に位置する3行目の1番目の第1サブ画素の第1発光デバイス11は、第1表示領域10の左側に位置する第2表示領域20の1つの第1画素回路Dに電気的に接続され、第1表示領域10に位置する3行目の2番目の第1サブ画素の発光デバイス11は、第1表示領域10の上側に位置する第2表示領域20の1つの第1画素回路Dに電気的に接続され、走査線G2(図中の右側の走査線)の巻線により、同じ行(図中の3行目)に位置するこれら2つの第1サブ画素の第1画素回路Dを電気的に接続することができる。それにより、同じ行に位置するサブ画素の発光デバイスは同じ走査線により駆動することができる。
それにより、本開示の実施例では、走査線及びデータ線の巻線により、同じ列に位置するサブ画素の画素回路を同じデータ線に電気的に接続し、同じ行に位置するサブ画素の画素回路を同じ走査線に電気的に接続することができ、それにより表示パネルの各サブ画素の駆動制御を簡素化することができる。
例えば、図14では、異なる線の配線はそれぞれ異なる配線層に設置され、すなわち、異なる線の配線は異なる層に設置される。例えば、図中では、色が最も濃くかつ線が最も太い第1接続配線15、色が比較的濃くかつ線が比較的細いデータ線D、及び色が最も薄くかつ線が比較的細い走査線Gは、それぞれ異なる層に設置され、従って、製造プロセスにおいてそれぞれ異なる材料層を使用して製造する。
例えば、図4に示すように、第1発光デバイス11を駆動するための第1画素回路Dは、薄膜トランジスタ12及びストレージキャパシタ13を備え、薄膜トランジスタ12は活性層121、ゲート122及びソース・ドレイン(すなわち、ソース123及びドレイン124)などの構造を備え、ストレージキャパシタ13は第1キャパシタ極板131及び第2キャパシタ極板132を備える。
例えば、活性層121はベース基板14に設置され、活性層121のベース基板14から離れる側に第1ゲート絶縁層141が設置され、ゲート122と第1キャパシタ極板131は第1ゲート絶縁層141のベース基板14から離れる側に同層に設置され、ゲート122と第1キャパシタ極板131のベース基板14から離れる側に第2ゲート絶縁層142が設置され、第2キャパシタ極板132は第2ゲート絶縁層のベース基板14から離れる側に設置され、第2キャパシタ極板132のベース基板14から離れる側に層間絶縁層143が設置され、ソース・ドレインは層間絶縁層143のベース基板14から離れる側に設置され、第1ゲート絶縁層141、第2ゲート絶縁層142及び層間絶縁層143のビアを介して活性層121に電気的に接続され、ソース・ドレインのベース基板14から離れる側に、第1画素回路を平坦化する平坦化層144が設置される。
例えば、図15は第2表示領域20の断面模式図を示し、図15に示すように、第2表示領域20は、第2発光デバイス21、及び第2発光デバイス21を駆動する第2画素回路を備える。例えば、第2画素回路は薄膜トランジスタ22及びストレージキャパシタ23などの構造を備える。第2発光デバイス21は、第2陽極構造211、第2陰極構造213、及び第2陽極構造211と第2陰極構造213との間の第2発光層212を備え、第2陽極構造211はビアを介して第2画素回路に電気的に接続される。例えば、第2陽極構造211は、ITO/Ag/ITOの3層構造(未図示)などの複数の陽極サブ層を備えてもよく、本開示の実施例は第2陽極構造211の具体的な形態を限定しない。
例えば、薄膜トランジスタ22は活性層221、ゲート222及びソース・ドレイン(すなわち、ソース223及びドレイン224)などの構造を備え、ストレージキャパシタ23は第1キャパシタ極板231及び第2キャパシタ極板232を備える。例えば、活性層221はベース基板14に設置され、活性層221のベース基板14から離れる側に第1ゲート絶縁層141が設置され、ゲート222と第1キャパシタ極板231は第1ゲート絶縁層141のベース基板14から離れる側に同層に設置され、ゲート222と第1キャパシタ極板231のベース基板14から離れる側に第2ゲート絶縁層142が設置され、第2キャパシタ極板232は第2ゲート絶縁層142のベース基板14から離れる側に設置され、第2キャパシタ極板232のベース基板14から離れる側に層間絶縁層143が設置され、ソース・ドレインは層間絶縁層143のベース基板14から離れる側に設置され、第1ゲート絶縁層141、第2ゲート絶縁層142及び層間絶縁層143のビアを介して活性層221に電気的に接続され、ソース・ドレインのベース基板14から離れる側に、第2画素回路を平坦化する平坦化層144が設置される。
例えば、平坦化層144にはビア144Aがあり、第2陽極構造211は平坦化層144のビア144Aを介して薄膜トランジスタ22のソース223に電気的に接続される。
例えば、いくつかの実施例では、ソース223と第2陽極構造211との間に遷移層(未図示)がさらにあり、該遷移層は第1接続配線15と同層に設置され得る。
例えば、図3に示すように、表示領域は、第2表示領域20を少なくとも部分的に取り囲む第3表示領域30をさらに備え、第3表示領域30はアレイ状に配置される複数の第3サブ画素を備える。例えば、図16は第3表示領域30の断面模式図を示し、図16に示すように、各第3サブ画素は、第3発光デバイス31、及び第3発光デバイスに電気的に接続される第3画素回路を備え、第3画素回路は第3発光デバイス31を駆動するように構成される。第3発光デバイス31は、第3陽極構造311、第3陰極構造313、及び第3陽極構造311と第3陰極構造313との間の第3発光層312を備え、第3陽極構造311はビアを介して第3画素回路に電気的に接続される。例えば、第3陽極構造311は、ITO/Ag/ITOの3層構造(未図示)などの複数の陽極サブ層を備えてもよく、本開示の実施例は第3陽極構造311の具体的な形態を限定しない。
例えば、第3画素回路は、薄膜トランジスタ32及びストレージキャパシタ33などの構造を備える。例えば、薄膜トランジスタ32は活性層321、ゲート322及びソース・ドレイン(すなわち、ソース323及びドレイン324)などの構造を備え、ストレージキャパシタ33は第1キャパシタ極板331及び第2キャパシタ極板332を備える。例えば、活性層321はベース基板14に設置され、活性層321のベース基板14から離れる側に第1ゲート絶縁層141が設置され、ゲート322と第1キャパシタ極板331は第1ゲート絶縁層141のベース基板14から離れる側に同層に設置され、ゲート322と第1キャパシタ極板331のベース基板14から離れる側に第2ゲート絶縁層142が設置され、第2キャパシタ極板332は第2ゲート絶縁層142のベース基板14から離れる側に設置され、第2キャパシタ極板332のベース基板14から離れる側に層間絶縁層143が設置され、ソース・ドレインは層間絶縁層143のベース基板14から離れる側に設置され、第1ゲート絶縁層141、第2ゲート絶縁層142及び層間絶縁層143のビアを介して活性層321に電気的に接続され、ソース・ドレインのベース基板14から離れる側には、第3画素回路を平坦化する平坦化層144が設置される。
例えば、平坦化層144にはビア144Bがあり、第3陽極構造311は絶縁層145のビア144Bを介して薄膜トランジスタ32のソース323に電気的に接続される。
例えば、いくつかの実施例では、ソース323と第2陽極構造311との間に遷移層(未図示)がさらにあり、該遷移層は第1接続配線15と同層に設置され得る。
例えば、第2表示領域20の第1画素回路と第2画素回路は、第3表示領域30の第3画素回路と同層に設置されるため、製造プロセスにおいて同じパターニングプロセスにより形成することができる。例えば、第1ゲート絶縁層141、第2ゲート絶縁層142、層間絶縁層143及び平坦化層144は、第2表示領域20及び第3表示領域30に同層に設置され、いくつかの実施例では一体的に接続されるため、図面では同じ符号が使用される。
例えば、いくつかの実施例では、図4及び図6~図8に示すように、第1表示領域10はベース基板14上に位置する透明支持層18をさらに備え、第1発光デバイス11は透明支持層18のベース基板14から離れる側に位置する。それにより、ベース基板14に対して、第1表示領域10の第1発光デバイス11は、第2表示領域20の第2発光デバイス21及び第3表示領域30の第3発光デバイス31とほぼ同じ高さに位置でき、それにより表示基板の表示効果を向上させることができる。
例えば、透明支持層18は、第1ゲート絶縁層141、第2ゲート絶縁層142、層間絶縁層143及び平坦化層144のうちの少なくとも1つと同層に設置される。例えば、透明支持層18は、第1ゲート絶縁層141、第2ゲート絶縁層142、層間絶縁層143及び平坦化層144のいずれとも同層に設置され、それにより第1表示領域10の第1発光デバイス11は、第2表示領域20の第2発光デバイス21及び第3表示領域30の第3発光デバイス31とほぼ同じ高さに位置し、表示基板の製造プロセスを簡素化する。
例えば、いくつかの実施例では、表示基板は、画素画定層146、パッケージ層147などの構造をさらに備え、例えば、画素画定層146は第1陽極構造に設置され、複数の開口部を備え、第1発光層は画素画定層146の開口部内に形成される。例えば、パッケージ層147は、単層又は多層パッケージ構造を備えてもよく、多層パッケージ構造は、例えば無機パッケージ層と有機パッケージ層の積層を備え、それにより表示基板のパッケージ効果を向上させる。
例えば、第1表示領域10、第2表示領域20及び第3表示領域30において、画素画定層146とパッケージ層147は同層に設置され、いくつかの実施例では一体的に接続されるため、図面では同じ符号が使用される。
例えば、本開示の各実施例では、ベース基板14は、ガラス基板、石英基板、金属基板又は樹脂基板などであってもよい。本開示の実施例はこれを限定しない。
例えば、第1ゲート絶縁層141、第2ゲート絶縁層142、層間絶縁層143、平坦化層144、絶縁層145、画素画定層146、パッケージ層147及び絶縁層148は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素などの無機絶縁材料を含んでもよく、又は、ポリイミド、ポリフタルイミド、ポリフタルアミド、アクリル樹脂、ベンゾシクロブテン又はフェノール樹脂などの有機絶縁材料を含んでもよい。本開示の実施例は、上記各機能層の材料を特に限定しない。
例えば、活性層の材料は、多結晶シリコン又は酸化物半導体(例えば、インジウムガリウム亜鉛酸化物)などの半導体材料を含んでもよい。例えば、活性層121/221/321の一部は、導電性を高めるように、ドーピングなどの導体化処理により導体化され得る。
例えば、ゲート、第1キャパシタ極板及び第2キャパシタ極板の材料は、モリブデン、アルミニウム及びチタンなどの金属材料又は合金材料を含んでもよい。
例えば、ソース・ドレインの材料は、モリブデン、アルミニウム及びチタンなどで形成された金属単層又は多層構造を含む金属材料又は合金材料を含んでもよく、例えば、該多層構造は、チタン、アルミニウム、チタンの3層金属積層(Ti/Al/Ti)などの多層金属積層である。
例えば、本開示の実施例に係る表示基板は、有機発光ダイオード(OLED)表示基板又は量子ドット発光ダイオード(QLED)表示基板などの表示基板であってもよく、本開示の実施例は、表示基板の具体的な種類を限定しない。
例えば、表示基板が有機発光ダイオード表示基板である場合、発光層111/211/311は、小分子有機材料又は重合体分子有機材料を含んでもよく、蛍光発光材料又はリン光発光材料であってもよく、赤色光、緑色光、青色光、又は白色光などを放出することができる。また、実際の様々な必要に応じて、異なる例では、発光層111/211/311は、電子注入層、電子輸送層、正孔注入層、及び正孔輸送層などの機能層をさらに備えてもよい。
例えば、表示基板が量子ドット発光ダイオード(QLED)表示基板である場合、発光層111/211/311は、シリコン量子ドット、ゲルマニウム量子ドット、硫化カドミウム量子ドット、セレン化カドミウム量子ドット、テルル化カドミウム量子ドット、セレン化亜鉛量子ドット、硫化鉛量子ドット、セレン化鉛量子ドット、リン化インジウム量子ドット及びヒ化インジウム量子ドットなどの量子ドット材料を含んでもよく、量子ドットの粒径が2-20nmである。
例えば、本開示の実施例では、第1表示領域10は、円形(図3に示される場合)、矩形、三角形などの様々な形状であってもよく、本開示の実施例は第1表示領域10の形状を限定しない。
例えば、いくつかの実施例では、図4、図6-図8に示すように、表示基板は、例えば画像センサ、赤外線センサ、距離センサなどのセンサ19をさらに備えてもよく、センサ19は、例えばチップなどの形態として実現され得る。例えば、センサ19は表示基板の第2側に設置され、例えば、センサ19は、両面テープなどによって表示パネルの第2側に設置され、センサ19のベース基板14での正投影が第1表示領域10と少なくとも部分的に重なり、第1側からの光を受光するように構成される。それにより、第1表示領域10は表示を実現するとともに、センサ19の設置に利便性を与える。
本開示の少なくとも1つの実施例は表示基板の製造方法をさらに提供し、該表示基板は、表示用の第1側(表示側)と、第1側と対向する第2側(非表示側又は裏側)とを有し、該製造方法は、表示領域を形成するステップと、少なくとも1つの第1接続配線を第1表示領域及び第2表示領域内に形成するステップとを含む。表示領域は、第1側からの光を少なくとも部分的に第2側に透過することを可能にする第1表示領域、及び第1表示領域を少なくとも部分的に取り囲む第2表示領域を備える。第1接続配線は、互いに電気的に接続される、第1表示領域に位置する第1部分と第2表示領域に位置する第2部分を備え、第1部分が第1光透過配線層を備え、第2部分が金属配線層を備える。
例えば、いくつかの実施例では、表示領域を形成するステップは、それぞれ第1発光デバイスを備え、アレイ状に配置される複数の第1サブ画素を第1表示領域内に形成するステップと、複数の第1画素回路を第2表示領域内に形成するステップとをさらに含み、少なくとも1つの第1接続配線は複数の第1接続配線を備え、複数の第1画素回路は、それぞれ複数の第1接続配線を介して複数の第1サブ画素の第1発光デバイスに電気的に接続され、複数の第1サブ画素の第1発光デバイスを駆動することに用いられる。
例えば、いくつかの実施例では、第1接続配線の第2部分を形成するステップは、金属配線層に積層される第2光透過配線層を形成するステップをさらに含み、第2光透過配線層は第1光透過配線層と同層に形成され、一体的に接続される。
例えば、いくつかの実施例では、表示基板の製造方法は、ベース基板を用意するステップをさらに含み、このとき、第1接続配線の第2部分を形成するステップは、金属配線層に積層される酸化防止保護層を形成するステップをさらに含む。第2光透過配線層はベース基板に形成され、金属配線層は第2光透過配線層のベース基板から離れる側に形成され、酸化防止保護層は金属配線層のベース基板から離れる側に形成される。
以下、図4に示す表示基板を例示して、本開示の少なくとも1つの実施例に係る表示基板の製造方法について説明する。
例えば、図17Aに示すように、ベース基板14上に、パターニングプロセスにより、第2表示領域20及び第3表示領域30の画素回路(第1画素回路、第2画素回路及び第3画素回路を備える)を同時に形成し、透明支持層18を同時に形成する。
第1画素回路を形成することを例示し、図17Aに示すように、第1画素回路の形成は、薄膜トランジスタ12及びストレージキャパシタ13の形成を含み、薄膜トランジスタ12は活性層121、ゲート122及びソース・ドレイン123・124を備え、ストレージキャパシタ13は第1キャパシタ極板131及び第2キャパシタ極板132を備える。図17Aに示すように、活性層121はベース基板14に形成され、活性層121のベース基板14から離れる側に第1ゲート絶縁層141が形成され、第1ゲート絶縁層141上にゲート122と第1キャパシタ極板131が同層に形成され、ゲート122と第1キャパシタ極板131のベース基板14から離れる側に第2ゲート絶縁層142が形成され、第2ゲート絶縁層142のベース基板14から離れる側に第2キャパシタ極板132が形成され、第2キャパシタ極板132のベース基板14から離れる側に層間絶縁層143が形成され、層間絶縁層143のベース基板14から離れる側にソース・ドレイン123・124が形成され、ソース・ドレイン123・124は、第1ゲート絶縁層141、第2ゲート絶縁層142及び層間絶縁層143のビアを介して活性層121に電気的に接続され、次にソース・ドレイン123・124のベース基板14から離れる側に平坦化層144が形成される。例えば、平坦化層144にはソース・ドレインを露出させるビアが形成される。例えば、透明支持層18は、第1ゲート絶縁層141、第2ゲート絶縁層142、層間絶縁層143及び平坦化層144のうちの少なくとも1つと同層に形成される。例えば、透明支持層18は、第1ゲート絶縁層141、第2ゲート絶縁層142、層間絶縁層143及び平坦化層144のいずれとも同層に形成される。
例えば、上記各機能層は、いずれもパターニングプロセスにより形成される。1回のパターニングプロセスは、フォトレジストの形成、露光、現像及びエッチングなどの工程を含む。
例えば、いくつかの実施例では、上記構造の形成前に、ベース基板14上に緩衝層(未図示)を形成することができ、緩衝層は、遷移層としてベース基板14中の有害物質が表示基板の内部に侵入することを防止でき、表示基板内のフィルム層のベース基板14上での付着力を増加させることができる。例えば、緩衝層の材料は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素などの絶縁材料で形成された単層又は多層構造を含んでもよい。
例えば、上記構造の形成後に、第1表示領域10及び第2表示領域20に第1接続配線を形成する。例えば、図17Aに示すように、光透過配線材料層151、金属配線材料層161及び導電性保護材料層171を、マスク40を介して第1表示領域10及び第2表示領域20に順次堆積させる。例えば、マスク40は、中空部分(すなわち、図中の白色部分)を有し、それにより材料は中空部分を通して所定のパターンを形成する。それにより、マスク40を介して堆積された光透過配線材料層151、金属配線材料層161及び導電性保護材料層171はほぼ同じパターンを有する。
次に、図17Bに示すように、ドライエッチング法により、第1表示領域10に位置する金属配線材料層161及び導電性保護材料層171をエッチング除去し、第2表示領域20に位置する金属配線材料層161及び導電性保護材料層171のみを保持する。それにより、第1部分15A及び第2部分15Bを備える第1接続配線15を形成する。ドライエッチング法が制御しやすくなるため、金属配線材料層161及び導電性保護材料層171のエッチング厚さを正確に制御でき、従って、1回のドライエッチング法により第1接続配線15を形成することができる。
例えば、別のいくつかの実施例では、光透過配線材料層151、金属配線材料層161及び導電性保護材料層171を、マスク40を介して第1表示領域10及び第2表示領域20に順次堆積させた後、ウェットエッチング法により、第1表示領域10に位置する金属配線材料層161及び導電性保護材料層171をエッチング除去することができる。しかし、ウェットエッチング法のエッチング精度が低いため、エッチング厚さが制御しにくくなり、第1表示領域10の金属配線材料層161及び導電性保護材料層171を完全に除去することを確保するために、オーバーエッチングが一般的に使用される。このとき、図18Aに示すように、光透過配線材料層151の第1表示領域10に位置する部分は部分的にエッチングされる可能性があり、第1表示領域10の光透過配線材料層151の厚さ及び第2表示領域20の光透過配線材料層151との接続性を確保するために、上記ウェットエッチングの後に、光透過配線材料層を、マスク40を介して第1表示領域10及び第2表示領域20に再度堆積させて、第1表示領域10の光透過配線層を厚くすることができ、このとき、図18Bに示すように、光透過配線材料層も金属配線材料層161の右側面に形成される。
例えば、いくつかの実施例では、光透過配線材料層151と導電性保護材料層171は、ITOなどの同じ材料を使用してもよく、従って、図18Bでは、光透過配線材料層151と導電性保護材料層171は一体的に接続される構造として示される。
例えば、他の実施例では、ほぼ同じ方法により、図7及び図8に示す表示基板を形成することができる。例えば、図7に示す表示基板の形成時、光透過配線材料層151、金属配線材料層161及び導電性保護材料層171を、マスク40を介して第1表示領域10及び第2表示領域20に順次堆積させた後、ドライエッチング法により、第1表示領域10に位置する一部の金属配線材料層161及び導電性保護材料層171をエッチング除去して、第1接続配線15と第1陽極構造111を同層に形成することができる。例えば、該実施例では、光透過配線材料層151の材料はITOを使用してもよく、金属配線材料層161の材料はAgを使用してもよく、導電性保護材料層171はITOを使用してもよい。
例えば、図8に示す表示基板の形成時、まず、パターニングプロセスにより、第2部分15Bの金属配線層を形成し、次に金属配線層上に絶縁層148を形成し、絶縁層148にビアを形成する。その後、絶縁層148上に、パターニングプロセスにより、第1部分15Aの第1光透過配線層を形成し、第1光透過配線層を絶縁層148に形成されたビアを介して第2部分15Bに電気的に接続して、第1部分15A及び第2部分15Bを備える第1接続配線を形成する。
例えば、第1接続配線15の形成後、表示基板の製造方法は、第1接続配線15上に画素画定層、発光デバイス及びパッケージ層などの構造を形成するステップをさらに含み、これらの構造の具体的な形成方式は関連技術を参照すればよく、ここでは詳細説明しない。
例えば、図4及び図6~図8に示すように、表示基板の上記構造が形成された後、表示基板の製造方法は、センサを用意し、センサを表示基板の第2側に結合するステップをさらに含んでもよい。このとき、センサのベース基板での正投影が第1表示領域と少なくとも部分的に重なり、それにより第1表示領域を介して第1側からの光を受光することができる。
本開示の各実施例に係る表示基板及びその製造方法においては、第1表示領域は光透過性が高いため、表示を実現するとともに、センサの設置に利便性を与える。また、第1表示領域及び第2表示領域に位置する第1接続配線は抵抗が低いため、第1接続配線の信号伝送速度を向上させることができ、複数の第1接続配線を使用して第1表示領域の複数の第1発光デバイスに駆動信号を伝送する場合、複数の第1接続配線15を流れる電流の均一性が高く、表示基板の表示効果をさらに向上させることができる。
さらに、以下の点を説明する必要がある。
(1)本開示の実施例の図面は、本開示の実施例に係る構造のみに関し、他の構造は通常の設計を参照すればよい。
(2)明確にするために、本開示の実施例を説明するための図面において、層又は領域の厚みは拡大又は縮小されており、すなわち、これらの図面は実際の縮尺で作成されるものではない。理解できるように、層、フィルム、領域又は基板のような素子が、別の素子の「上」又は「下」に位置すると記載される場合、該素子は、別の素子の「上」又は「下」に「直接」位置してもよく、又は中間素子が存在してもよい。
(3)矛盾がない限り、本開示の実施例及び実施例における特徴を互いに組み合わせて新たな実施例を得ることができる。
以上、本開示の具体的な実施形態を説明したが、本開示の保護範囲はこれに限定されず、当業者が本開示に開示されている技術範囲内に容易に想到できる変化や置換は、いずれも本開示の保護範囲内に属すべきである。従って、本開示の保護範囲は特許請求の範囲の保護範囲に準じるべきである。
1 光透過表示領域
2 周辺表示領域
3 本体表示領域
4 発光デバイス
4A 陽極
4B 発光層
4C 陰極
5 画素回路
6 透明配線
7 センサ
10 第1表示領域
11 第1発光デバイス
111 第1陽極構造
112 第1発光層
113 第1陰極構造
12、22、32 薄膜トランジスタ
121、221、321 活性層
122、222、322 ゲート
123、223、323 ソース
124、224、324 ドレイン
13、23、33 ストレージキャパシタ
131、231、331 第1キャパシタ極板
132、232、332 第2キャパシタ極板
14 ベース基板
141 第1ゲート絶縁層
142 第2ゲート絶縁層
143 層間絶縁層
144 平坦化層
145 絶縁層
146 画素画定層
147 パッケージ層
148 絶縁層
15 第1接続配線
151 光透過配線材料層
16 金属配線層
161 金属配線材料層
17 酸化防止保護層
171 導電性保護材料層
18 透明支持層
19 センサ
20 第2表示領域
21 第2発光デバイス
211 第2陽極構造
212 第2発光層
213 第2陰極構造
30 第3表示領域
31 第3発光デバイス

Claims (19)

  1. 表示基板であって、
    表示用の第1側と、前記第1側と対向する第2側とを有し、
    表示領域であって、前記第1側からの光を少なくとも部分的に前記第2側に透過することを可能にする第1表示領域、及び前記第1表示領域を少なくとも部分的に取り囲む第2表示領域を備える表示領域と、
    前記第1表示領域及び前記第2表示領域における少なくとも1つの第1接続配線であって、互いに電気的に接続される、前記第1表示領域に位置する第1部分と前記第2表示領域に位置する第2部分を備え、前記第1部分が第1光透過配線層を備え、前記第2部分が金属配線層を備える少なくとも1つの第1接続配線とを備え
    前記第2部分は前記金属配線層に積層される第2光透過配線層をさらに備え、前記第2光透過配線層は、前記第1光透過配線層と同層に設置され、一体的に接続される、表示基板。
  2. 前記第1表示領域は、アレイ状に配置される複数の第1サブ画素を備え、各第1サブ画素は第1発光デバイスを備え、前記少なくとも1つの第1接続配線は複数の第1接続配線を備え、
    前記第2表示領域は、それぞれ前記複数の第1接続配線を介して前記複数の第1サブ画素の第1発光デバイスに電気的に接続され、前記複数の第1サブ画素の第1発光デバイスを駆動するための複数の第1画素回路を備える、請求項1に記載の表示基板。
  3. 前記第2部分は前記金属配線層に積層される酸化防止保護層をさらに備え、
    前記表示基板はベース基板を備え、前記第2光透過配線層は前記ベース基板上に位置し、前記金属配線層は前記第2光透過配線層の前記ベース基板から離れる側に位置し、前記酸化防止保護層は前記金属配線層の前記ベース基板から離れる側に位置する、請求項1又は2に記載の表示基板。
  4. 前記金属配線層の材料はAg、Al、Mo又はTiを含み、
    前記酸化防止保護層の材料は透明酸化物を含む、請求項に記載の表示基板。
  5. 前記第1発光デバイスは、第1陽極構造、第1陰極構造、及び前記第1陽極構造と前記第1陰極構造との間の第1発光層を備え、
    前記第1部分はビアを介して前記第1陽極構造に電気的に接続される、請求項に記載の表示基板。
  6. 前記第2表示領域は複数の第2サブ画素をさらに備え、各第2サブ画素は、第2発光デバイス、及び前記第2発光デバイスに電気的に接続される第2画素回路を備え、前記第2画素回路は前記第2発光デバイスを駆動するように構成され、
    前記第2表示領域において、前記複数の第2画素回路は第1アレイに配置される、請求項に記載の表示基板。
  7. 前記第2表示領域において、前記複数の第1画素回路は、前記第1アレイに設置され、前記複数の第2画素回路とともに第2アレイに配置される、請求項に記載の表示基板。
  8. 前記第2発光デバイスは、第2陽極構造、第2陰極構造、及び前記第2陽極構造と前記第2陰極構造との間の第2発光層を備え、
    前記第2陽極構造はビアを介して前記第2画素回路に電気的に接続される、請求項又はに記載の表示基板。
  9. 前記表示領域は、前記第2表示領域を少なくとも部分的に取り囲む第3表示領域をさらに備え、前記第3表示領域は、アレイ状に配置される複数の第3サブ画素を備え、各第3サブ画素は、第3発光デバイス、及び前記第3発光デバイスに電気的に接続される第3画素回路を備え、前記第3画素回路は前記第3発光デバイスを駆動するように構成され、
    前記第3発光デバイスは、第3陽極構造、第3陰極構造、及び前記第3陽極構造と前記第3陰極構造との間の第3発光層を備え、前記第3陽極構造はビアを介して前記第3画素回路に電気的に接続される、請求項1~のいずれか1項に記載の表示基板。
  10. 前記表示基板はベース基板を備え、
    前記第1表示領域は前記ベース基板上に位置する透明支持層をさらに備え、前記第1発光デバイスは前記透明支持層の前記ベース基板から離れる側に位置する、請求項に記載の表示基板。
  11. 前記第1画素回路は、薄膜トランジスタ及びストレージキャパシタを備え、前記薄膜トランジスタは活性層、ゲート及びソース・ドレインを備え、前記ストレージキャパシタは第1キャパシタ極板及び第2キャパシタ極板を備え、
    前記活性層は前記ベース基板に設置され、前記活性層の前記ベース基板から離れる側に第1ゲート絶縁層が設置され、
    前記ゲートと前記第1キャパシタ極板は、前記第1ゲート絶縁層の前記ベース基板から離れる側に同層に設置され、前記ゲートと前記第1キャパシタ極板の前記ベース基板から離れる側に第2ゲート絶縁層が設置され、
    前記第2キャパシタ極板は前記第2ゲート絶縁層の前記ベース基板から離れる側に設置され、前記第2キャパシタ極板の前記ベース基板から離れる側に層間絶縁層が設置され、
    前記ソース・ドレインは前記層間絶縁層の前記ベース基板から離れる側に設置され、前記第1ゲート絶縁層、前記第2ゲート絶縁層及び前記層間絶縁層のビアを介して前記活性層に電気的に接続され、前記ソース・ドレインの前記ベース基板から離れる側に平坦化層が設置され、
    前記透明支持層は、前記第1ゲート絶縁層、前記第2ゲート絶縁層、前記層間絶縁層及び前記平坦化層のうちの少なくとも1つと同層に設置される、請求項10に記載の表示基板。
  12. センサをさらに備え、
    前記センサは前記表示基板の第2側に設置され、前記センサの前記ベース基板での正投影が前記第1表示領域と少なくとも部分的に重なり、前記第1側からの前記光を受光するように構成される、請求項10に記載の表示基板。
  13. 表示基板の製造方法であって、
    前記表示基板は、表示用の第1側と、前記第1側と対向する第2側とを有し、
    前記製造方法は、
    表示領域を形成するステップであって、前記表示領域は前記第1側からの光を少なくとも部分的に前記第2側に透過することを可能にする第1表示領域、及び前記第1表示領域を少なくとも部分的に取り囲む第2表示領域を備えるステップと、
    少なくとも1つの第1接続配線を前記第1表示領域及び前記第2表示領域内に形成するステップであって、前記第1接続配線は互いに電気的に接続される、前記第1表示領域に位置する第1部分と前記第2表示領域に位置する第2部分を備え、前記第1部分が第1光透過配線層を備え、前記第2部分が金属配線層を備えるステップと、を含み、
    前記第1接続配線の第2部分を形成するステップは、
    前記金属配線層に積層される第2光透過配線層を形成するステップをさらに含み、
    前記第2光透過配線層は、前記第1光透過配線層と同層に形成され、一体的に接続される、表示基板の製造方法。
  14. 前記表示領域を形成するステップは、
    それぞれ第1発光デバイスを備え、アレイ状に配置される複数の第1サブ画素を前記第1表示領域内に形成するステップと、
    複数の第1画素回路を前記第2表示領域内に形成するステップと、をさらに含み、
    前記少なくとも1つの第1接続配線は複数の第1接続配線を備え、前記複数の第1画素回路は、それぞれ前記複数の第1接続配線を介して前記複数の第1サブ画素の第1発光デバイスに電気的に接続され、前記複数の第1サブ画素の第1発光デバイスを駆動することに用いられる、請求項13に記載の表示基板の製造方法。
  15. ベース基板を用意するステップをさらに含み、
    第1接続配線の第2部分を形成するステップは、
    前記金属配線層に積層される酸化防止保護層を形成するステップをさらに含み、
    前記第2光透過配線層は前記ベース基板に形成され、前記金属配線層は前記第2光透過配線層の前記ベース基板から離れる側に形成され、前記酸化防止保護層は前記金属配線層の前記ベース基板から離れる側に形成される、請求項14に記載の表示基板の製造方法。
  16. 前記第1接続配線を形成するステップは、
    光透過配線材料層、金属配線材料層及び導電性保護材料層を、マスクを介して前記第1表示領域及び前記第2表示領域に順次堆積させるステップと、
    ドライエッチング法により、前記第1表示領域に位置する金属配線材料層及び導電性保護材料層をエッチング除去するステップと、を含む、請求項15に記載の表示基板の製造方法。
  17. 前記第1接続配線を形成するステップは、
    光透過配線材料層、金属配線材料層及び導電性保護材料層を、マスクを介して前記第1表示領域及び前記第2表示領域に順次堆積させるステップと、
    ウェットエッチング法により、前記第1表示領域に位置する金属配線材料層及び導電性保護材料層をエッチング除去するステップと、
    光透過配線材料層を、前記マスクを介して前記第1表示領域及び前記第2表示領域に再度堆積させるステップと、を含む、請求項15に記載の表示基板の製造方法。
  18. 前記第1画素回路の形成は、薄膜トランジスタ及びストレージキャパシタの形成を含み、前記薄膜トランジスタは活性層、ゲート及びソース・ドレインを備え、前記ストレージキャパシタは第1キャパシタ極板及び第2キャパシタ極板を備え、
    前記活性層は前記ベース基板に形成され、前記活性層の前記ベース基板から離れる側に第1ゲート絶縁層が形成され、
    前記ゲートと前記第1キャパシタ極板は、前記第1ゲート絶縁層の前記ベース基板から離れる側に同層に形成され、前記ゲートと前記第1キャパシタ極板の前記ベース基板から離れる側に第2ゲート絶縁層が形成され、
    前記第2キャパシタ極板は前記第2ゲート絶縁層の前記ベース基板から離れる側に形成され、前記第2キャパシタ極板の前記ベース基板から離れる側に層間絶縁層が形成され、
    前記ソース・ドレインは前記層間絶縁層の前記ベース基板から離れる側に形成され、前記第1ゲート絶縁層、前記第2ゲート絶縁層及び前記層間絶縁層のビアを介して前記活性層に電気的に接続され、前記ソース・ドレインの前記ベース基板から離れる側に平坦化層が形成され、
    前記第1表示領域を形成するステップは、
    前記ベース基板と前記第1発光デバイスとの間に透明支持層を形成するステップをさらに含み、
    前記透明支持層は、前記第1ゲート絶縁層、前記第2ゲート絶縁層、前記層間絶縁層及び前記平坦化層のうちの少なくとも1つと同層に形成される、請求項15に記載の表示基板の製造方法。
  19. センサを用意し、前記センサを前記表示基板の第2側に結合するステップをさらに含み、
    前記センサの前記ベース基板での正投影が前記第1表示領域と少なくとも部分的に重なり、前記第1側からの前記光を受光するように構成される、請求項15に記載の表示基板の製造方法。
JP2021566044A 2020-01-23 2020-01-23 表示基板及びその製造方法 Active JP7482900B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/073993 WO2021147081A1 (zh) 2020-01-23 2020-01-23 显示基板及其制备方法

Publications (2)

Publication Number Publication Date
JP2023519034A JP2023519034A (ja) 2023-05-10
JP7482900B2 true JP7482900B2 (ja) 2024-05-14

Family

ID=76993154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021566044A Active JP7482900B2 (ja) 2020-01-23 2020-01-23 表示基板及びその製造方法

Country Status (6)

Country Link
US (2) US12108647B2 (ja)
EP (1) EP4095917A4 (ja)
JP (1) JP7482900B2 (ja)
KR (1) KR20220131490A (ja)
CN (1) CN113439339B (ja)
WO (1) WO2021147081A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687190B (zh) * 2020-12-29 2022-06-17 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制备方法
US20240224636A1 (en) * 2021-08-23 2024-07-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and terminal device
EP4152426A1 (en) 2021-09-20 2023-03-22 Novaled GmbH An organic electronic device comprising a substrate, an anode layer, a cathode layer, at least one first emission layer, and a hole injection layer that comprises a metal complex as well as a metal complex
US20230165045A1 (en) * 2021-11-24 2023-05-25 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display module and manufacturing method of display module
KR20240008993A (ko) * 2022-07-12 2024-01-22 삼성디스플레이 주식회사 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조 방법
CN115273735A (zh) 2022-08-19 2022-11-01 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
KR20240057808A (ko) 2022-10-25 2024-05-03 엘지디스플레이 주식회사 표시 장치 및 표시 패널

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289861A (ja) 2001-03-26 2002-10-04 Sharp Corp 半導体装置およびそれを用いた液晶表示装置
CN110047846A (zh) 2019-03-28 2019-07-23 武汉华星光电半导体显示技术有限公司 显示面板、显示面板的制作方法和智能设备
CN110061038A (zh) 2019-04-26 2019-07-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN110189639A (zh) 2019-06-28 2019-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置
US20190393286A1 (en) 2017-09-30 2019-12-26 Yungu (Gu'an) Technology Co., Ltd. Terminals and display screens
CN110675744A (zh) 2019-11-11 2020-01-10 昆山国显光电有限公司 显示面板和显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
JP2010230797A (ja) 2009-03-26 2010-10-14 Seiko Epson Corp 表示装置、および電子機器
KR101125571B1 (ko) 2010-02-05 2012-03-22 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치 및 그 구동 방법
GB2487722A (en) 2011-01-25 2012-08-08 Cambridge Display Tech Ltd Stereoscopic Organic Light Emitting Diode Displays
KR101831153B1 (ko) 2011-10-06 2018-02-27 삼성디스플레이 주식회사 유기발광 표시장치
TWI478623B (zh) 2012-02-13 2015-03-21 E Ink Holdings Inc 顯示器
CN104599634A (zh) 2015-02-04 2015-05-06 友达光电股份有限公司 一种具有高开口率的主动矩阵有机发光显示器
KR102373566B1 (ko) * 2016-09-23 2022-03-14 삼성디스플레이 주식회사 표시 장치
US10741621B2 (en) 2016-11-25 2020-08-11 Lg Display Co., Ltd. Display device with a fingerprint sensor
CN107591125A (zh) 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种电致发光元件的驱动电路和驱动方法、显示装置
CN112767871B (zh) 2017-10-27 2023-06-23 武汉天马微电子有限公司 一种显示面板和电子设备
CN108766977B (zh) * 2018-05-24 2021-04-13 京东方科技集团股份有限公司 一种oled显示基板、显示面板及其制备方法
CN208173203U (zh) 2018-05-29 2018-11-30 北京京东方技术开发有限公司 显示面板及显示装置
CN108847415B (zh) 2018-06-29 2020-08-11 厦门天马微电子有限公司 一种阵列基板、栅极驱动电路以及显示面板
CN108899348A (zh) * 2018-07-09 2018-11-27 京东方科技集团股份有限公司 透明显示基板及其驱动方法和透明显示装置
CN109064904B (zh) * 2018-09-21 2021-01-05 武汉天马微电子有限公司 一种显示面板及显示装置
CN109272873B (zh) 2018-11-20 2021-07-30 武汉天马微电子有限公司 显示面板及显示装置
CN109585519B (zh) 2018-12-19 2020-11-03 上海天马微电子有限公司 一种显示面板和显示装置
CN109817672B (zh) 2019-01-29 2020-12-29 京东方科技集团股份有限公司 有机电致发光显示基板及其制造方法、显示面板、装置
KR20200124352A (ko) 2019-04-23 2020-11-03 삼성디스플레이 주식회사 표시 장치
CN109981855A (zh) 2019-04-26 2019-07-05 武汉华星光电技术有限公司 显示装置
CN110061014B (zh) 2019-04-30 2021-06-08 武汉天马微电子有限公司 一种显示面板及显示装置
CN110232892A (zh) 2019-05-16 2019-09-13 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110265458B (zh) 2019-06-27 2021-12-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN209787228U (zh) 2019-07-17 2019-12-13 北京小米移动软件有限公司 终端屏幕及终端
CN110492018B (zh) 2019-08-09 2024-06-18 武汉华星光电半导体显示技术有限公司 一种显示装置
CN110504289B (zh) 2019-08-27 2022-08-16 武汉天马微电子有限公司 一种显示面板和显示装置
CN110571257B (zh) * 2019-09-11 2023-08-08 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110718575B (zh) 2019-10-22 2022-08-23 京东方科技集团股份有限公司 透明oled显示面板、显示装置和驱动方法
CN111326560B (zh) 2020-01-23 2023-08-22 京东方科技集团股份有限公司 显示基板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289861A (ja) 2001-03-26 2002-10-04 Sharp Corp 半導体装置およびそれを用いた液晶表示装置
US20190393286A1 (en) 2017-09-30 2019-12-26 Yungu (Gu'an) Technology Co., Ltd. Terminals and display screens
CN110047846A (zh) 2019-03-28 2019-07-23 武汉华星光电半导体显示技术有限公司 显示面板、显示面板的制作方法和智能设备
CN110061038A (zh) 2019-04-26 2019-07-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN110189639A (zh) 2019-06-28 2019-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110675744A (zh) 2019-11-11 2020-01-10 昆山国显光电有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
EP4095917A4 (en) 2023-01-25
US20220310768A1 (en) 2022-09-29
US12108647B2 (en) 2024-10-01
EP4095917A1 (en) 2022-11-30
JP2023519034A (ja) 2023-05-10
WO2021147081A1 (zh) 2021-07-29
KR20220131490A (ko) 2022-09-28
CN113439339B (zh) 2024-06-07
CN113439339A (zh) 2021-09-24
US20240357894A1 (en) 2024-10-24

Similar Documents

Publication Publication Date Title
JP7482900B2 (ja) 表示基板及びその製造方法
US11980071B2 (en) Display substrate and display device
WO2021147082A1 (zh) 显示基板及其制备方法
WO2021244251A1 (zh) 显示基板和显示装置
JP7525512B2 (ja) 表示基板及びその製造方法、表示装置
CN113099731B (zh) 显示基板及其制备方法、显示装置
KR20150025902A (ko) 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR20220049031A (ko) 표시장치, 이의 제조방법 및 구동기판
JP7343614B2 (ja) 表示基板及びその製造方法、表示装置
WO2021077334A1 (zh) 显示基板及其制备方法、显示装置
US20230012412A1 (en) Display substrate and method of manufacturing the same, and display device
WO2021102988A1 (zh) 显示基板及其制备方法、显示装置
WO2022133795A1 (zh) 一种有机发光显示基板和显示装置
CN111276492B (zh) 显示装置及其oled面板、oled面板的制作方法
CN113327987B (zh) 搭载图像传感功能的三极管显示器
CN113035901B (zh) 透光显示面板及其制备方法、显示面板
CN115020611A (zh) 显示面板及显示装置
CN117063627A (zh) 显示基板及其制备方法、显示装置
CN115552615A (zh) 显示基板及其制备方法、显示装置
WO2022252230A1 (zh) 显示基板和显示装置
WO2022226981A1 (zh) 一种可拉伸显示基板及其制备方法、显示装置
WO2023004768A1 (zh) 显示基板和显示装置
KR20230003702A (ko) 표시 장치
CN116234380A (zh) 一种有源矩阵有机发光显示面板及其制备方法
JP2012204261A (ja) 有機el表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240430

R150 Certificate of patent or registration of utility model

Ref document number: 7482900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150