JP7481368B2 - 表示パネル及び表示装置 - Google Patents

Description

本発明は、表示技術の分野に関し、特に、表示パネル及び表示装置に関する。

シリコン系ＯＬＥＤマイクロディスプレイは、ＤＭＤ（デジタル・マイクロミラー・デバイス）やＬＣＯＳ（シリコン系液晶）マイクロディスプレイに比べて、非常に優れた表示特性を有する。ＯＬＥＤの輝度が高く、色が豊富であり、駆動電圧が低く、応答速度が速く、消費電力が低く、非常に優れたユーザ体験を有する。また、ＯＬＥＤは、全固体型デバイスであり、耐震性能が良好であり、動作温度の範囲（－４０℃～８５℃）が広く、自発光素子に属し、バックライト光源が不要となり、視野角の範囲が広く、厚さが薄く、システムの体積を減らすのに有利であり、特に、近眼表示システムに適している。

しかしながら、シリコン系ＯＬＥＤマイクロディスプレイのピクセルサイズは、一般的に非常に小さく、製造過程において陽極の断線不良が発生しやすい。

なお、上記の背景技術に開示された情報は、本発明の背景に対する理解を高めるためにのみ使用されるものであるので、当業者に知られている従来技術を構成しない情報を含むことができる。

本発明は、表示パネルの歩留まりを向上させる表示パネル及び表示装置を提供することを目的とする。

本発明は、上記の発明目的を実現するために、以下のような技術案を提供する。

本発明に係る第１態様によれば、表示パネルを提供する。前記表示パネルは、
順次積層されている駆動回路層、金属配線層、第１絶縁層及び反射電極層を含む駆動バックプレーンと、
前記駆動回路層から離れる前記反射電極層の一側に設けられ、各前記第１反射電極と一対一に対応する複数の接続ビアホールを有し、いずれか１つの前記接続ビアホールが対応する前記第１反射電極の表面の一部を露出させる透明絶縁層と、
前記反射電極層から離れる前記透明絶縁層の一側に順次積層される画素電極層、有機発光層及び共通電極層を含む発光素子層と、を含み、
前記第１絶縁層は、複数の第１ビアホールを有し、各前記第１ビアホール内には、第１金属接続部材が設けられ、前記反射電極層は、複数の第１反射電極を含み、前記第１反射電極は、それぞれ前記第１金属接続部材を介して前記金属配線層と電気的に接続され、
前記画素電極層は、複数の前記接続ビアホールと一対一に対応する第１画素電極を含み、前記第１画素電極は、対応する前記接続ビアホールを介して対応する前記第１反射電極と接続され、
ここで、前記画素電極層上の前記接続ビアホールの正投影は、対応する前記第１画素電極内に位置し、前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極のエッジの任意の一点との間の距離の最小値は、第１閾値以上であり、前記第１閾値は、隣接する２つの前記第１画素電極の間の間隔の０．１３倍～１．３倍である。

本発明の一例示的な実施例において、前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極のエッジの任意の一点との間の距離の最小値は、前記第１閾値と等しい。

本発明の一例示的な実施例において、前記第１画素電極には、少なくとも隣接する第１エッジ及び第２エッジが存在し、前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極の第１エッジの任意の一点との間の距離の最小値は、前記第１閾値と等しく、且つ、前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極の第２エッジの任意の一点との間の距離の最小値は、前記第１閾値と等しい。

本発明の一例示的な実施例において、前記画素電極層上において前記第１画素電極に電気的に接続される前記第１金属接続部材の正投影は、前記第１画素電極内に位置し、且つ、前記画素電極層上の前記接続ビアホールの正投影と完全に重なっていない。

本発明の一例示的な実施例において、前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極のエッジの任意の一点との間の距離の最小値は、第１距離と等しく、

前記画素電極層上の前記第１金属接続部材の正投影の任意の一点と前記第１金属接続部材に電気的に接続される第１画素電極のエッジの任意の一点との間の距離の最小値は、第２距離と等しく、

前記第２距離は、前記第１距離より小さい。
本発明の一例示的な実施例において、前記第１画素電極のエッジ上の任意の一点と前記第１画素電極の中心との距離の最小値は、第３距離であり、
前記第１閾値は、前記第３距離の５％～８％範囲内にある。

本発明の一例示的な実施例において、前記画素電極層上の前記第１金属接続部材の正投影は、前記第１金属接続部材に電気的に接続される第１画素電極内に位置し、前記画素電極層上の前記第１金属接続部材の正投影の任意の一点と前記第１金属接続部材に電気的に接続される第１画素電極のエッジの任意の一点との間の距離の最小値は、第２閾値以下であり、前記第２閾値は、前記第１閾値より小さい。

本発明の一例示的な実施例において、前記駆動回路層上の前記第１画素電極の正投影は、中心対称な六角形であり、且つ、各前記第１画素電極は、ハニカム状に配列され、各前記第１画素電極は、行方向に沿う複数の第１画素電極行を形成し、

前記第１画素電極は、対向に設けられている２つの第１辺壁及び２つの前記第１辺壁に接続されている４つの第２辺壁を含み、２つの前記第１辺壁は、いずれも前記行方向に垂直し、４つの前記第２辺壁は、対向に設けられる第１頂角及び第２頂角を構成し、
対応する前記第１画素電極上の前記接続ビアホールの正投影の任意の一点と前記第１画素電極の第１頂角を形成する２つの第２辺壁のうちのいずれか１つの前記第２辺壁上の任意の一点との間の距離の最小値は、いずれも前記第１閾値と等しい。

本発明の一例示的な実施例において、前記第１画素電極上において、前記第１画素電極に電気的に接続される前記第１金属接続部材の正投影の位置は、前記第１画素電極行における隣接して設けられる２つの前記第１画素電極において対称な関係を有する。

本発明の一例示的な実施例において、対応する前記第１画素電極上の前記接続ビアホールの正投影の位置は、前記第１画素電極行における隣接して設けられる２つの前記第１画素電極において同様に配列される。

本発明の一例示的な実施例において、前記画素電極層は、前記駆動回路層から離れる前記透明絶縁層の表面に順次積層される第１チタン金属層、第１アルミニウム金属層、第２チタン金属層及びモリブデン金属層を含む。ここで、前記第１チタン金属層の厚さは、８０Å～１２０Åであり、前記第１アルミニウム金属層の厚さは、４００Å～５００Åであり、前記第２チタン金属層の厚さは、４０Å～６０Åであり、前記モリブデン金属層の厚さは、４０Å～６０Åである。

本発明の一例示的な実施例において、前記反射電極層は、前記金属配線層から離れる前記第１絶縁層の表面に順次積層される第３チタン金属層、第２アルミニウム金属層及び窒化チタン層を含む。ここで、前記第３チタン金属層の厚さは、８０Å～１２０Åであり、前記第２アルミニウム金属層の厚さは、７００Å～９００Åであり、前記窒化チタン層の厚さは、８０Å～１２０Åであってもよい。

本発明の一例示的な実施例において、前記接続ビアホールの直径は、０．２μｍ～０．４μｍである。
本発明に係る第２態様によれば、上記の表示パネルを含む表示装置を提供する。

図面を参照しながら、例示的な実施形態を詳細に説明する。本発明の前記特徴及び他のメリットは、より明瞭となる。

本発明の実施形態に係る表示パネルの断面構造を示す模式図である。 本発明の実施形態に係る表示パネルの上面構造を示す模式図である。 本発明の実施形態に係る第１反射電極、第１画素電極、第１金属接続部材及び接続ビアホールの投影を示す上面模式図である。 本発明の実施形態に係る第１画素電極及び接続ビアホールの投影を示す上面模式図である。 本発明の実施形態に係る他の第１画素電極及び接続ビアホールの投影を示す上面模式図である。 本発明の実施形態に係る第１フォトレジスト層及び反射防止層が形成された構造を示す模式図である。 本発明の実施形態に係る第１フォトレジスト層及び反射防止層がパターン化された構造を示す模式図である。 本発明の実施形態に係る画素電極材料層が形成された構造を示す模式図である。 本発明の実施形態に係る第１フォトレジスト層が剥離された構造を示す模式図である。 本発明の実施形態に係る第２フォトレジスト層が形成された構造を示す模式図である。 本発明の実施形態に係る第２フォトレジスト層がパターン化された構造を示す模式図である。 本発明の実施形態に係る第１画素電極の配列構造を示す模式図である。

以下、添付の図面を参照しながら、例示的な実施例をより完全に説明する。しかしながら、例示的な実施形態は、様々な形態で実施されることができ、且つ本明細書に記載の実施例に限定されると解釈されるべきではない。逆に、これらの実施例は、本発明が包括的且つ完全であり、例示的な実施例の概念を当業者に完全に伝えるように提供される。記載されている特徴、構造又は特性を、何れの適切な様態で１つ又はより多くの実施例に組み合わせても良い。以下の説明において、本発明の実施例を充分に理解するため、多くの具体的な細部を提供する。

図面において、明瞭にするために、領域と層の厚さを誇張する可能性がある。図面における同じ図面符号は、同じまたは類似する要素を示すため、それらの詳細な記述が省略される。

記載されている特徴、構造又は特性を、何れの適切な様態で１つ又はより多くの実施例に組み合わせても良い。以下の説明において、本発明の実施例を充分に理解するため、多くの具体的な細部を提供する。しかしながら、当業者が理解すべきのは、所定の細部のうちの一つ又は複数がなくても本発明に係る技術案を実現でき、あるいは、他の方法、ユニット、材料などを採用することができる。他の場合には、主要な技術的思想をあいまいすることを避けるように、周知の構成、材料又は操作を詳しく表示や説明しない。

ある一つの構造が他の構造の「上」に位置する場合、ある一つの構造が他の構造の上に一体的に形成されたり、ある一つの構造が他の構造の上に「直接的」に配置されたり、別の構造により他の構造に「間接的」に配置されたりすることを意味する可能性がある。

「１つ」、「一」及び「前記」という用語は、１つ又は複数の要素／構成要素／などが存在していることを示すために使用されるものである。「含む」及び「備える」という用語は、開放式に含まれることを意味し、且つ、列挙された要素／構成要素以外の要素／構成要素／などをさらに含むことを意味し、「第１」、「第２」などという用語は、標記として用いられ、その対象の数を限定するものではない。

本発明は、表示パネルを提供する。表示パネルは、図１に示すように、駆動バックプレーン１００と、透明絶縁層２００と、発光素子層とを含む。

駆動バックプレーン１００は、順次積層される駆動回路層１１０と、金属配線層１２０と、第１絶縁層１５０と、反射電極層とを含む。第１絶縁層１５０は、複数の第１ビアホールを有し、各第１ビアホール内には、第１金属接続部材１５１が設けられている。反射電極層は、複数の第１反射電極１３１を含む。各第１反射電極１３１は、対応する第１金属接続部材１５１を介して金属配線層１２０に電気的に接続される。透明絶縁層２００は、駆動回路層１１０から離れる反射電極層の一側に設けられている。透明絶縁層２００は、各第１反射電極１３１と一対一に対応する複数の接続ビアホール２０２を有する。いずれか１つの接続ビアホール２０２は、対応する第１反射電極１３１の表面の一部を露出させる。発光素子層は、駆動回路層１１０から離れる透明絶縁層２００の一側に設けられるとともに、順次積層される画素電極層と、有機発光層３２０と、共通電極層３３０とを含む。画素電極層は、複数の接続ビアホール２０２と一対一に対応する第１画素電極３１１を含む。第１画素電極３１１は、対応する接続ビアホール２０２を介して対応する第１反射電極１３１に接続される。ここで、図４及び図５に示すように、画素電極層上の接続ビアホール２０２の正投影は、対応する第１画素電極３１１内に位置する。画素電極層上の接続ビアホール２０２の正投影の任意の一点と対応する第１画素電極１３１のエッジの任意の一点との間の距離の最小値は、第１閾値Ｎ以上である。第１閾値Ｎは、隣接する２つの第１画素電極１３１の間の間隔の０．１３倍～１．３倍である。

本発明に係る表示パネルにおいて、画素電極層上の接続ビアホール２０２の正投影が第１反射電極１３１のエッジに近接されないように、第１画素電極３１１の間の間隔に応じて第１閾値Ｎを確定することができる。これにより、パターン化の操作により第１画素電極３１１を製造する場合、アライメント不良が発生しても、接続ビアホール２０２内に位置する画素電極材料をエッチングすることがより容易になり、画素電極層上の接続ビアホール２０２の正投影が対応する第１画素電極３１１内に完全に位置されないというリスクを低減し、接続ビアホール２０２における導電材料がエッチングされることによる第１画素電極３１１と第１反射電極１３１との間の抵抗が増加し又は断線するという不具合を回避し、表示パネルの歩留まりを向上させるとともに、画素電極層を製造する場合のプロセスウィンドウを拡大させることができる。特に、第１閾値Ｎを使用することにより、第１画素電極３１１上の接続ビアホール２０２の正投影を第１反射電極１３１のエッジに近接させない前提で、第１画素電極３１１のエッジに可能な限り近接させることにより、第１画素電極３１１の不均一な表面を第１画素電極３１１のエッジに可能な限り近接させるので、接続ビアホール２０２の発光素子の発光均一性への影響を低減し、発光素子の発光効果の確保と表示パネルの歩留まりの向上との間のバランスを図ることができる。

以下、図面を参照しながら、本発明に提供される表示パネルの構造、原理及び効果をさらに解釈及び説明する。

図１及び図２を参照すると、本発明により提供される表示パネルは、表示領域Ａと、表示領域Ａを取り囲む周辺領域Ｂとを含むことができる。前記表示パネルは、順次積層される駆動バックプレーン１００と、透明絶縁層２００と、発光素子層とを含むことができる。ここで、駆動バックプレーン１００は、順次積層される駆動回路層１１０と、金属配線層１２０と、第１絶縁層１５０と、反射電極層とを含むことができる。

駆動回路層１１０には、複数のトランジスタ及び蓄積キャパシタが形成されていることができる。トランジスタは、蓄積キャパシタに電気的に接続されて駆動回路を形成することができる。本発明に係る一実施形態において、トランジスタは、Ｎ型トランジスタ及びＰ型トランジスタを含むことができる。このようにして、ＣＭＯＳプロセスを参照して駆動回路層１１０を製造することができる。

例えば、駆動回路層１１０は、シリコン系半導体層、絶縁層及びリード線層を含むことができる。ここで、シリコン系半導体層には、駆動トランジスタのチャネル領域、ソース電極及びドレイン電極が形成されることができ、リード線層には、駆動トランジスタのゲート電極が形成されることができ、絶縁層は、駆動トランジスタのチャネル領域とゲート電極を隔離することができる。シリコン系半導体層及びリード線層には、蓄積キャパシタが形成され、又は、異なるリード線層の間には、蓄積キャパシタが形成されることができる。リード線層に蓄積キャパシタと薄膜トランジスタとを接続する接続用リード線が形成されることにより、トランジスタは、蓄積キャパシタに接続されて駆動回路を形成することもできる。

図１に示すように、金属配線層１２０と駆動回路層１１０との間には、第２絶縁層１４０と、第２絶縁層１４０を貫通するとともに、駆動回路層１１０と金属配線層１２０を接続させる第２金属接続部材１４１と、が設けられることができる。第２絶縁層１４０は、有機又は無機絶縁材料を使用することができる。本発明に係る一実施形態において、第２絶縁層１４０は、酸化シリコン、窒化シリコン、酸窒化シリコン、窒化アルミニウム、酸化アルミニウム、シリカガラス又は他の無機絶縁材料を使用することができる。第２絶縁層１４０には、駆動回路層１１０の金属層の少なくとも一部を露出させる第２ビアホールが形成されている。第２金属接続部材１４１は、金属配線層１２０が駆動回路層１１０に電気的に接続されるように、第２ビアホールに埋め込まれることができる。

第２金属接続部材１４１の材料は、チタンや、タングステンや、銅などの金属材料であってもよい。本発明に係る一実施形態において、以下のような方法により第２絶縁層１４０及び第２金属接続部材１４１を形成することができる。駆動回路層１１０の表面に１つのＦＳＧ（フッ素をドープしたシリカガラス、Ｆｌｕｏｒｉｎａｔｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を形成し、その後ＦＳＧ層に第２ビアホールを形成し、第２ビアホールに金属タングステンを充填した後、ＣＭＰ（化学機械的研磨）プロセスにより金属タングステンからなる第２金属接続部材１４１を形成する。

選択的に、第２絶縁層１４０の厚さは、８～１２μｍであってもよく、これにより、金属配線層１２０と駆動回路層１１０との間に大きな間隔を有し、金属配線層１２０上の電気信号による駆動回路層１１０の各素子への影響を低減し、駆動回路層１１０の動作の安定性を向上させる。本発明に係る一実施形態において、第２絶縁層１４０の厚さは、１０μｍであってもよい。

金属配線層１２０と反射電極層との間には、第１絶縁層１５０と、第１絶縁層１５０を貫通するとともに、金属配線層１２０と反射電極層を接続させる第１金属接続部材１５１と、が設けられている。

第１絶縁層１５０は、有機又は無機絶縁材料を使用することができる。本発明に係る一実施形態において、第１絶縁層１５０は、酸化シリコン、窒化シリコン、酸窒化シリコン、窒化アルミニウム、酸化アルミニウム、シリカガラス又は他の無機絶縁材料を使用することができる。第１絶縁層１５０には、金属配線層１２０の少なくとも一部を露出させる第１ビアホールが形成される。選択的に、第１絶縁層１５０にＣＭＰプロセス処理を施すことにより、反射電極層の表面を平坦化し、第１反射電極１３１の平坦度を高め、さらに第１反射電極１３１の反射効果を向上させることもできる。

第１金属接続部材１５１は、金属配線層１２０が第１反射電極１３１に接続されるように、第１ビアホールに埋め込まれることができる。第１金属接続部材１５１の材料は、チタンや、タングステンや、銅などの金属材料であってもよい。本発明に係る一実施形態において、以下のような方法により第１絶縁層１５０及び第１金属接続部材１５１を形成することができる。駆動回路層１１０から離れる金属配線層１２０の表面により１つのＵＳＧ（ドープしないシリカガラス、Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を形成し、その後ＵＳＧ層に第１ビアホールを形成し、第１ビアホールに金属タングステンを充填した後、ＣＭＰ（化学機械的研磨）プロセスにより金属タングステンからなる第１金属接続部材１５１及び平坦化された第１絶縁層１５０を形成する。

選択的に、第１金属接続部材１５１の導電材料を効率よく充填するとともに、表示パネルの第１金属接続部材１５１に対するインピーダンス要求を満たすことができるものであれば、第１ビアホールの直径は、０．１４０～０．３２４μｍであってもよい。

選択的に、第１絶縁層１５０の厚さは、６～１０μｍであってもよく、これにより、反射電極層と金属配線層１２０との間に大きな間隔を有し、第１反射電極１３１上の電気信号による金属配線層１２０への干渉を低減する。本発明に係る一実施形態において、第１絶縁層１５０の厚さは、８μｍであってもよい。

反射電極層は、駆動回路層１１０から離れる第１絶縁層１５０の表面に設けられ、１つ又は複数の導電材料層であってもよい。選択的に、反射電極層は、優れた導電性能及び高反射率を有するアルミニウム金属層を含むことができる。アルミニウム金属層の両側には、それぞれ保護層がさらに設けられることができる。好ましくは、反射電極層は、第１絶縁層１５０の表面に順次積層される第３チタン金属層、第２アルミニウム金属層及び窒化チタン層を含むことができる。ここで、第３チタン金属層の厚さは、８０～１２０Åであってもよく、第２アルミニウム金属層の厚さは、７００～９００Åであってもよく、窒化チタン層の厚さは、８０～１２０Åであってもよい。

反射電極層は、複数の第１反射電極１３１を含むことができる。各第１反射電極１３１は、それぞれ第１金属接続部材１５１を介して金属配線層１２０に電気的に接続されることができる。選択的に、各第１反射電極１３１の寸法及びパターンが全く同じである。このようにして、エッチングにより各第１反射電極１３１を形成する際のエッチングの均一性を確保し、第１反射電極１３１のエッチングの精度を向上させることができる。選択的に、第１反射電極１３１は、図３に示すように、中心対称な六角形の電極であってもよい。

選択的に、隣接する第１反射電極１３１の間の間隔ｄ２を可能な限り低減することにより、各第１反射電極１３１の被覆面積と大きくし、特に、表示領域Ａにおける第１反射電極１３１の面積の被覆率を高くすることができる。これにより、反射電極層の反射効果を向上させ、表示パネルの輝度を向上させることができる。好ましくは、隣接する２つの第１反射電極１３１の間の間隔ｄ２は、０．１～０．３μｍである。

好ましくは、ウェハメーカーで半導体プロセスにより反射電極層を製造することにより、隣接する第１反射電極１３１の間に小さな間隔ｄ２を有し、パネルメーカーの製造精度上の制約を回避することができる。

本発明に係る一実施形態において、以下のような方法により反射電極層を製造することができる。駆動回路層１１０から離れる第１絶縁層１５０の表面に反射電極材料層を形成し、その後反射電極材料層をパターン化することにより、反射電極層を形成する。

選択的に、いずれか１つの第１反射電極１３１は、図３に示すように、複数の第１金属接続部材１５１を介して金属配線層１２０と電気的に接続されることにより、第１反射電極１３１と金属配線層１２０との間の電気的接続の安定性を確保することができる。好ましくは、いずれか１つの第１反射電極１３１は、２つの第１金属接続部材１５１を介して金属配線層１２０と電気的に接続される。

本発明に係る一実施形態において、図３に示すように、第１反射電極１３１は、中心対称な六角形電極である。第１反射電極１３１は、２つの第１金属接続部材１５１を介して金属配線層１２０と電気的に接続される。第１反射電極１３１上の２つの第１金属接続部材１５１の正投影は、第１反射電極１３１の頂角に近接する。好ましくは、第１画素電極３１１は、中心対称な六角形電極である。第１画素電極３１１上の２つの第１金属接続部材１５１の正投影は、第１画素電極３１１の頂角に近接する。これにより、第１金属接続部材１５１により引き起こした第１画素電極３１１の表面の不均一な部分が第１画素電極３１１の頂角に位置することで、発光素子の出光の均一性を向上させる。

図１に示すように、透明絶縁層２００は、駆動回路層１１０から離れる反射電極層の表面に設けられ、有機絶縁材料又は無機絶縁材料であってもよい。選択的に、透明絶縁層２００は、酸化シリコン、窒化シリコン、酸窒化シリコン、窒化アルミニウム、酸化アルミニウム又は他の透明絶縁材料を使用することができる。第１画素電極３１１の平坦度を向上させることにより発光素子の出光効果を向上させるように、駆動回路層１１０から離れる透明絶縁層２００の表面は、平坦化された表面であってもよい。本発明に係る一実施形態において、透明絶縁層２００の材料は、酸化シリコンであってもよい。

透明絶縁層２００の光透過率を確保するために、透明絶縁層２００の厚さは、１００ｎｍ未満であってもよく、例えば、５００Å未満であってもよい。本発明に係る一実施形態において、透明絶縁層２００の厚さは、３００～４００Åであってもよい。

選択的に、図１及び図３に示すように、透明絶縁層２００には、複数の接続ビアホール２０２が設けられることができる。各接続ビアホール２０２は、各第１反射電極１３１及び各第１画素電極３１１と一対一に対応するように設けられる。ここで、各接続ビアホール２０２は、各第１反射電極１３１の一部領域を一対一に対応するように露出させる。これにより、各第１反射電極１３１は、各接続ビアホール２０２を介して各第１画素電極３１１と一対一に対応するように電気的に接続されることができる。

選択的に、接続ビアホール２０２の直径は、０．２～０．４μｍである。これにより、接続ビアホール２０２の直径が小さすぎて第１画素電極３１１の導電材料を効率よく充填できないことを回避するとともに、接続ビアホール２０２の直径が大きすぎて第１画素電極３１１の不均一な部分の面積が大きくなりすぎることを回避することができる。本発明に係る一実施形態において、接続ビアホール２０２の直径は、０．２０～０．２５μｍである。

図１及び図３に示すように、画素電極層は、複数の第１画素電極３１１を含むことができる。各第１画素電極３１１は、各第１反射電極１３１と一対一に対応するように電気的に接続されることができる。表示領域Ａにおいて、第１画素電極３１１は、発光素子の電極となることができる。選択的に、各第１画素電極３１１の寸法及びパターンが全く同じである。これにより、エッチングにより各第１画素電極３１１を形成する際のエッチングの均一性を確保し、第１画素電極３１１のエッチングの精度を向上させることができる。

選択的に、画素電極層は、１つ又は複数の金属層を含むことができる。本発明に係る一実施形態において、画素電極層は、駆動回路層１１０から離れる透明絶縁層２００の表面に順次積層される第１チタン金属層と、第１アルミニウム金属層と、第２チタン金属層と、モリブデン金属層と、を含む。ここで、第１チタン金属層の厚さは、８０～１２０Åであり、第１アルミニウム金属層の厚さは、４００～５００Åであり、第２チタン金属層の厚さは、４０～６０Åであり、モリブデン金属層の厚さは、４０～６０Åである。

選択的に、図３に示すように、隣接する第１画素電極３１１の間の間隔ｄ３を可能な限り低減することにより、各第１画素電極３１１の被覆面積及び各第１画素電極３１１の面積を拡大させ、特に、表示領域Ａにおける第１画素電極３１１の面積を拡大させることができる。このように、発光素子の発光面積が拡大されるので、表示パネルの発光輝度を向上させ、高輝度の表示パネルを製造することができる。好ましくは、隣接する２つの第１画素電極３１１の間の間隔ｄ３は、０．６～１．０μｍである。

本発明に係る一実施形態において、パネルメーカーで画素電極層を製造することができる。選択的に、以下のような方法により画素電極層を製造することができる。ベース基板から離れる透明絶縁層２００の表面に画素電極材料層を形成し、画素電極材料層は、各第１反射電極１３１と電気的に接続されるように、各接続ビアホール２０２を覆い；画素電極材料層をパターン化することにより、画素電極層を形成する。ここで、画素電極層上の各接続ビアホール２０２の正投影は、それぞれが自身に対応する第１画素電極３１１内に位置する。このようにして、第１画素電極３１１は、対応する接続ビアホール２０２を介して第１反射電極１３１と電気的に接続されるので、第１反射電極１３１と第１画素電極３１１を接続させるための金属部材を別個に製造する必要がなくなり、表示パネルの製造工程を簡略化し、製造コストを低減することができる。

さらに、画素電極層の製造精度を向上させ、第１画素電極３１１の間の間隔をさらに低減することは、以下のような方法により画素電極層を製造することができる。

図６に示すように、駆動回路層１１０から離れる透明絶縁層２００一側には、反射防止層３１０１及び第１フォトレジスト層３１０２が順次に形成される。

その後、図７に示すように、反射防止層３１０１及び第１フォトレジスト層３１０２に対して露光及び現像を行うことにより、画素電極層の形成待ちの位置での反射防止層３１０１及び第１フォトレジスト層３１０２を除去する。例えば、第１画素電極３１１に対応する位置での反射防止層３１０１及び第１フォトレジスト層３１０２を除去する。言い換えれば、反射電極層上において残留された反射防止層３１０１及び第１フォトレジスト層３１０２の正投影は、反射電極層上の画素電極層の正投影と相補されることができる。

その後、図８に示すように、駆動回路層１１０から離れる反射防止層３１０１及び第１フォトレジスト層３１０２の一側に導電材料を積層することにより、画素電極材料層３１０３を形成する。一部の導電材料は、駆動回路層１１０から離れる残留した第１フォトレジスト層３１０２の表面に積層されるが、一部の導電材料は、残留された反射防止層３１０１と第１フォトレジスト層３１０２との間の隙間に積層される。

そして、図９に示すように、第１フォトレジスト層３１０２を剥離することにより、残留された第１フォトレジスト層３１０２に積層されている導電材料を剥離することを実現し、画素電極材料層３１０３に対するパターン化操作を実現し、画素電極層を獲得する。

そして、図１０に示すように、駆動回路層１１０から離れる残留された反射防止層３１０１及び画素電極層の一側に第２フォトレジスト層３１０４を形成する。

そして、図１１に示すように、第２フォトレジスト層３１０４及び残留された反射防止層３１０１に対して露光及び現像を行うことにより、ボンディング領域Ｄ以外の第２フォトレジスト層３１０４及び残留した反射防止層３１０１を除去する。これにより、露光及び現像を行った後、ボンディング領域Ｄにおける第２反射電極１３２が反射防止層３１０１及び第２フォトレジスト層３１０４により被覆及び保護され、表示領域Ａにおける反射防止層３１０１、第１フォトレジスト層３１０２及び第２フォトレジスト層３１０４が除去される。

これにより、画素電極層を製造する時、先に反射防止層３１０１を形成し、その後第１フォトレジスト層３１０２を形成することにより、反射防止層３１０１は、露光時の光線の反射が低減され、露光の精度を向上させるので、画素電極層の製造精度を向上させるという目的を達成することができる。画素電極層の製造精度が向上されるので、第１画素電極３１１の間の間隔を小さくすることを容易になる。

画素電極層上の接続ビアホール２０２の正投影は、対応する第１画素電極３１１内に位置する。画素電極層上の接続ビアホール２０２の正投影の任意の一点と対応する第１画素電極１３１のエッジの任意の一点との間の距離の最小値は、第１閾値Ｎ以上である。即ち、画素電極層上の接続ビアホール２０２の正投影と第１画素電極のエッジとの間の間隔は、第１閾値Ｎ以上である。言い換えれば、いずれか１つの第１画素電極３１１内には、閉じられた限定領域が含まれることができ、前記限定領域のエッジの任意の一点と第１画素電極３１１のエッジの任意の一点との間の距離の最小値は、いずれも第１閾値Ｎである。第１画素電極３１１上の接続ビアホール２０２の正投影は、完全に前記第１画素電極３１１の限定領域内に位置する。

選択的に、前記画素電極層上の接続ビアホール２０２の正投影の任意の一点と対応する前記第１画素電極３１１のエッジの任意の一点との間の距離の最小値は、第１閾値と等しい。即ち、画素電極層上の接続ビアホール２０２の正投影は、対応する第１画素電極３１１内に位置し、また、対応する第１画素電極３１１のエッジとの間の間隔ｄ１は、第１閾値Ｎである。

さらに、第１画素電極３１１には、少なくとも隣接する第１エッジ及び第２エッジが存在する。画素電極層上の接続ビアホール２０２の正投影の任意の一点と対応する第１画素電極３１１の第１エッジの任意の一点との間の距離の最小値は、第１閾値Ｎと等しい。また、画素電極層上の接続ビアホール２０２の正投影の任意の一点と対応する第１画素電極３１１の第２エッジの任意の一点との間の距離の最小値は、第１閾値Ｎと等しい。即ち、第１画素電極３１１には、少なくとも隣接する第１エッジ及び第２エッジが存在し、画素電極層上の接続ビアホール２０２の正投影と第１エッジとの間の間隔は、第１閾値Ｎであり、画素電極層上の接続ビアホール２０２の正投影と２つのエッジとの間の間隔は、第１閾値Ｎである。即ち、図４を参照すると、図４における間隔ｄ１は、第１閾値Ｎと等しくてもよい。これにより、第１画素電極３１１上の接続ビアホール２０２の正投影をできるだけ第１画素電極３１１のエッジに近接させることにより、第１画素電極３１１の不均一な表面をできるだけ第１画素電極３１１のエッジに近接させることにより、接続ビアホール２０２による発光素子の発光均一性への影響を低減することができる。

本発明に係る一実施形態において、第１画素電極の寸法に応じて第１閾値Ｎを確定することもできる。選択的に、第１画素電極３１１のエッジ上の任意の一点と第１画素電極３１１の中心ｏとの距離の最小値は、第３距離ｄ３である。第１閾値Ｎは、第３距離ｄ３の５％～８％の範囲内にある。これにより、第１画素電極３１１上の接続ビアホール２０２の正投影を第１画素電極３１１のエッジに可能な限り近接させることにより、発光素子の発光効果の確保と表示パネルの歩留まりの向上との間のバランスを図ることができる。

本発明に係る他の実施形態において、画素電極層上の接続ビアホール２０２の正投影の中心と対応する第１画素電極３１１の所定のエッジとの距離は、他のエッジからの距離以下である。画素電極層上の接続ビアホール２０２の正投影の中心と前記所定のエッジとの距離は、第４距離である。所定のエッジと第１画素電極３１１の中心ｏとの距離は、第５距離である。第４距離は、第５距離の８％～１４％である。ここで、所定のエッジは、第１画素電極３１１の各エッジにおいて、第１画素電極３１１上の接続ビアホール２０２の正投影に最も近いエッジである。これにより、エッチング時のアライメント不良による接続ビアホール２０２の接続不良が低減される前提で、接続ビアホール２０２を第１画素電極３１１のエッジに可能な限り近接させることにより、発光素子の発光効果の確保と表示パネルの歩留まりの向上との間のバランスを図ることができる。

本発明に係る他の実施形態において、第１画素電極層の製造過程におけるアライメント精度に応じて、第１閾値Ｎを確定することもできる。好ましくは、第１閾値Ｎをアライメント精度とすることができる。これにより、接続ビアホール２０２内の導電材料がエッチングされないことを確保する前提で、第１画素電極３１１上の接続ビアホール２０２の正投影を第１画素電極３１１のエッジに可能な限り近接させることにより、発光素子の発光効果の確保と表示パネルの歩留まりの向上との間のバランスを図ることができる。選択的に、第１閾値Ｎは、１００～３００ｎｍである。好ましくは、第１閾値Ｎは、１００～２００ｎｍである。

選択的に、画素電極層上において第１画素電極３１１に電気的に接続される第１金属接続部材１５１の正投影は、第１画素電極３１１内に位置するとともに、画素電極層上の接続ビアホール２０２の正投影と完全に重なっていない。これにより、第１反射電極１３１を製造する際、アライメント不良による第１反射電極１３１と第１画素電極３１１との間の接触不良を回避し、第１反射電極１３１が完全に第１金属接続部材１５１を覆うことができることを確保し、さらに、第１金属接続部材１５１が第１反射電極１３１を介して第１画素電極３１１と電気的に接続されることができるのを確保することができる。それに加えて、第１金属接続部材１５１に発生する可能性のある不均一な表面による接続ビアホール２０２への影響を回避するので、接続ビアホール２０２内の第１画素電極３１１と第１反射電極１３１との接合面の接続強度を高めるとともに接触抵抗を低減することもできる。

好ましくは、画素電極層上の接続ビアホール２０２の正投影の任意の一点と対応する第１画素電極３１１のエッジの任意の一点との間の距離の最小値は、第１距離と等しい。画素電極層上の第１金属接続部材１５１の正投影の任意の一点と第１金属接続部材１５１に電気的に接続される第１画素電極３１１のエッジの任意の一点との間の距離の最小値は、第２距離と等しい。第２距離は、第１距離より小さい。これにより、画素電極層上の第１金属接続部材１５１の正投影を第１画素電極３１１のエッジにも近接させることで、第１画素電極３１１の中間位置で第１金属接続部材１５１に不均一な表面が発生することを回避するので、発光素子の発光効果を確保することができる。

画素電極層上の第１金属接続部材１５１の正投影は、第１金属接続部材１５１に電気的に接続された第１画素電極３１１内に位置する。画素電極層上の第１金属接続部材１５１の正投影の任意の一点と第１金属接続部材１５１に電気的に接続される第１画素電極３１１のエッジの任意の一点との間の距離の最小値は、第２距離以下である。第２距離は、第１距離より小さい。第２距離が０以上であることを理解すべきである。このようにして、画素電極層上の第１金属接続部材１５１の正投影を第１画素電極３１１のエッジにも近接させることで、第１画素電極３１１の中間位置で第１金属接続部材１５１に不均一な表面が発生することを回避するので、発光素子の発光効果を確保することができる。

選択的に、図３に示すように、第１画素電極３１１のパターンは、六角形である。好ましくは、図４及び図５に示すように、第１画素電極３１１は、中心対称な六角形である。第１画素電極３１１の６つの辺壁は、対向になるように設けられた２つの第１辺壁３１１１と、２つの第１辺壁３１１１に接続されている４つの第２辺壁３１１２とを含む。４つの第２辺壁３１１２の長さは、同じである。ここで、４つの第２辺壁３１１２は、対向に設けられる第１頂角３１１３及び第２頂角３１１４を形成する。さらに好ましくは、第１画素電極３１１において、２つの第１辺壁３１１１の間の間隔は、３．８～４．３μｍであり、第１頂点と第２頂点との間の距離は、４．８～５．４μｍである。

選択的に、図３に示すように、反射電極層上の第１画素電極３１１の中心ｏの正投影は、対応する第１反射電極１３１の中心と重なっている。これにより、各第１反射電極１３１の最適な反射効果を確保することができる。さらに、第１反射電極１３１は、中心対称な六角形である。また、第１画素電極３１１の各辺壁は、対応する第１反射電極１３１の各辺壁と一対一に対応して平行するように設けられる。

好ましくは、図３に示すように、反射電極層上の第１画素電極３１１の正投影は、対応する第１反射電極１３１内に位置する。さらに、反射電極層上の第１画素電極３１１の正投影のエッジと対応する第１反射電極１３１のエッジとの間の間隔は、０．２～０．５μｍである。

選択的に、図１２に示すように、駆動回路層上の第１画素電極３１１の正投影は、中心対称な六角形である。互いに隣接する３つの第１画素電極３１１の間の間隔は、同じにすることにより、第１画素電極３１１をハニカム状に配列させる。各第１画素電極３１１には、行方向（ｒｏｗ ｄｉｒｅｃｔｉｏｎ）Ｍに沿う複数の第１画素電極行が形成される。これにより、第１画素電極３１１の配列密度を向上させるとともに、ピクセル借用アルゴリズムにより表示パネルの表示効果を更に向上させることができる。

選択的に、同一の第１画素電極行において、対応する第１画素電極３１１上の各接続ビアホール２０２の正投影は、同一直線に位置することにより、各第１画素電極３１１における対応する接続ビアホール２０２を同一直線に位置させる。前記第１画素電極３１１上において１つの第１画素電極３１１に接続される第１金属接続部材１５１の正投影の位置は、第１画素電極行と隣接して設けられた２つの第１画素電極３１１において対称な関係を有し、例えば、軸対称な関係又は中心対称な関係を有することができる。例えば、１つの第１画素電極３１１を挟む２つの第１画素電極３１１に電気的に接続された第１金属接続部材１５１は、行方向Ｍに沿う同一直線に位置する。行方向Ｍに隣接して設けられた２つの第１画素電極３１１に電気的に接続される第１金属接続部材１５１は、行方向Ｍに沿う同一直線に位置しない。

本発明に係る一実施形態において、図１２に示すように、第１画素電極３１１は、中心対称な六角形である。また、各第１画素電極３１１は、ハニカム状に配列される。各第１画素電極３１１には、行方向Ｍに沿って配置された複数の第１画素電極行が形成されている。いずれか１つの第１画素電極３１１は、対向に設けられている２つの第１辺壁３１１１と、２つの第１辺壁３１１１に接続されている４つの第２辺壁３１１２を含む。２つの第１辺壁３１１１は、いずれも行方向Ｍに垂直する。また、４つの第２辺壁３１１２の長さは、同じである。４つの第２辺壁３１１２は、対向に設けられている第１頂角３１１３及び第２頂角３１１４を形成する。対応する第１画素電極３１１上の接続ビアホール２０２の正投影の任意の一点と前記第１画素電極３１１における第１頂角３１１３をなす２つの第２辺壁３１１２のうちのいずれか１つの第２辺壁３１１２上の任意の一点との間の距離の最小値は、いずれも前記第１閾値Ｎと等しい。言い換えれば、対応する第１画素電極３１１上の接続ビアホール２０２の正投影と第１頂角３１１３をなす２つの第２辺壁３１１２との間の間隔は、いずれも第１閾値Ｎである。

好ましくは、対応する第１画素電極３１１上の接続ビアホール２０２の正投影の位置は、第１画素電極行における隣接して設けられた２つの第１画素電極３１１において同様に配列される。即ち、第１金属接続部材１５１は、第１画素電極行の第１画素電極３１１上の正射影が一列に配列されている。

好ましくは、前記第１画素電極３１１上において１つの第１画素電極３１１に電気的に接続される第１金属接続部材１５１の正投影の位置は、第１画素電極行における隣接して設けられている２つの第１画素電極３１１において対称な関係を有する。好ましくは、前記第１画素電極３１１上において１つの第１画素電極３１１に電気的に接続される第１金属接続部材１５１の正投影の位置は、第１画素電極行における隣接して設けられた２つの第１画素電極３１１において中心対称な関係を有する。即ち、第１金属接続部材１５１は、第１画素電極行の第１画素電極３１１上の正投影が交互に配列されている。

好ましくは、画素電極層上の第１金属接続部材１５１の正投影は、第１金属接続部材１５１と電気的に接続される第１画素電極３１１内に位置し、且つ、第１頂角３１１３の頂点又は第２頂角３１１４の頂点との距離は、第１画素電極３１１の他の頂角の頂点との距離より大きい。即ち、画素電極層上の第１金属接続部材１５１の正投影は、第１金属接続部材１５１に電気的に接続される第１画素電極３１１の第１頂角３１１３又は第２頂角３１１４に近接する。

例えば、同じ第１画素電極行における隣接して設けられた２つの第１画素電極３１１において、前記第１画素電極３１１上において１つの第１画素電極３１１に電気的に接続される第１金属接続部材１５１の正投影と前記第１画素電極３１１の第１頂角３１１３の頂点との距離は、前記第１画素電極３１１の他の頂角の頂点との距離より大きい。また、前記第１画素電極３１１上において他の第１画素電極３１１に電気的に接続される第１金属接続部材１５１の正投影と前記第１画素電極３１１の第２頂角３１１４の頂点との距離は、前記第１画素電極３１１の他の頂角の頂点との距離より大きい。即ち、同じ第１画素電極行において、１つの第１画素電極３１１を挟む２つの第１画素電極３１１に電気的に接続された第１金属接続部材１５１は、いずれも第１頂角３１１３に近接して設けられ、又は、第２頂角３１１４に近接して設けられ、また、隣接して設けられる２つの第１画素電極３１１に電気的に接続される第１金属接続部材１５１は、それぞれ第１頂角３１１３及び第２頂角３１１４に近接する。これにより、反射電極層、透明絶縁層及び画素電極層を製造する際のプロセスの安定性及び実現可能性を向上させることができる。

本発明に係る一実施形態において、図１に示すように、周辺領域Ｂは、ボンディング領域Ｄをさらに含むことができる。反射電極層は、ボンディング領域Ｄに設けられている第２反射電極１３２をさらに含む。第２反射電極１３２は、金属配線層１２０に電気的に接続される。透明絶縁層２００には、第２反射電極１３２の少なくとも一部の領域を露出させるボンディング孔２０１が形成されている。これにより、本発明に係る反射電極層に含まれる第２反射電極１３２は、表示パネルのボンディングパッドとして信号の入力及び出力チャンネルを構成することができる。選択的に、第２反射電極１３２のパターン及び寸法は、第１反射電極１３１のパターン及び寸法と同じであることにより、エッチングにより反射電極層を形成する際のエッチングの均一性を向上させる。

本発明に係る一実施形態において、周辺領域Ｂは、感知領域Ｃを含むことができる。前記感知領域Ｃには、感知素子が形成されることができる。前記感知素子は、表示領域Ａ内の発光素子の動作をシミュレーション及び検出するとともに、シミュレーション結果に応じて発光素子に対する駆動を調整することにより、発光素子の発光をより正確にする。反射電極層は、感知領域Ｃにおいて複数の第１反射電極１３１を含む。感知領域Ｃにおける第１反射電極１３１は、第１金属接続部材１５１を介して金属配線層１２０と電気的に接続される。画素電極層は、感知領域Ｃにおいて複数の第１画素電極３１１を含む。感知領域Ｃにおける第１画素電極３１１は、接続ビアホール２０２を介して第１反射電極１３１と電気的に接続される。

これにより、表示パネルは、感知領域Ｃ及び表示領域Ａには、いずれも第１反射電極１３１と、第１画素電極３１１と、第１画素電極３１１を覆う有機発光層３２０と、共通電極層３３０とが設けられている。第１画素電極３１１、有機発光層３２０及び共通電極層３３０は、表示領域Ａにおいて発光素子を形成するとともに、感知領域Ｃにおいて感知素子を形成する。発光素子及び感知素子は、いずれも第１反射電極１３１を介して金属配線層１２０に電気的に接続される。これにより、発光素子及び感知素子が同じ電気的環境にあることを確保することにより、感知素子のシミュレーション及び検出結果を発光素子の実際の状況とより一致させ、感知素子のシミュレーション及び検出結果の正確性を向上させるので、発光素子に対する調整の正確性を向上させることができる。それに加えて、反射電極層が感知領域Ｃにおいて第１反射電極１３１を形成するので、反射電極層をパターン化する際、感知領域Ｃでのエッチング量を低減し、エッチング時間を短縮するとともに表示領域Ａに位置する第１反射電極１３１のパターンの精度を確保することにより、表示領域Ａにおける第１反射電極１３１がより優れた反射効果を有することを実現し、表示パネルの輝度を向上させることができる。

本発明に係る一実施形態において、図１に示すように、周辺領域Ｂは、陰極係合領域Ｅをさらに含むことができる。反射電極層は、陰極係合領域Ｅに設けられている第３反射電極１３３をさらに含むことができる。第３反射電極１３３は、金属配線層１２０に電気的に接続される。第３反射電極１３３は、共通電極層３３０と直接又は間接的に電気的に接続されることにより、共通電極層３３０に共通電圧を提供することができる。前記第３反射電極１３３は、金属配線層１２０と共通電極層３３０を電気的に接続させることにより、共通電極層３３０が金属配線層１２０に直接的に接続される際の勾配が大きすぎたり、共通電極層３３０の沈下深さが大きすぎたりなるなどの問題を回避し、表示パネルの製造の難しさを低減し、金属配線層１２０と共通電極層３３０との間の電気的な接続の安定性を向上させることができる。選択的に、第３反射電極１３３のパターン及び寸法は、第１反射電極１３１のパターン及び寸法と同じであることにより、エッチングにより反射電極層を形成する際のエッチングの均一性を向上させる。

好ましくは、図１に示すように、透明絶縁層２００は、陰極係合領域Ｅにも複数の接続ビアホール２０２が設けられている。陰極係合領域Ｅにおける各接続ビアホール２０２は、各第３反射電極１３３と一対一に対応するように設けられている。ここで、接続ビアホール２０２は、対応する第３反射電極１３３の一部領域を露出させることができる。画素電極層は、陰極係合領域Ｅに位置する複数の第２反射電極３１２をさらに含むことができる。各第２反射電極３１２は、各接続ビアホール２０２及び各第３反射電極１３３と一対一に対応するように設けられることにより、いずれか１つの第２反射電極３１２は、対応する接続ビアホール２０２を介して対応する第３反射電極１３３と電気的に接続される。共通電極層３３０は、各第２反射電極３１２に電気的に接続されることにより、第２反射電極３１２及び第３反射電極１３３を介して金属配線層１２０と電気的に接続されることができる。選択的に、第２反射電極３１２のパターン及び寸法は、第１画素電極３１１のパターン及び寸法と同じであることにより、エッチングにより画素電極層を形成する際のエッチングの均一性を向上させる。

本発明に係る一実施形態において、図１に示すように、周辺領域Ｂは、表示領域Ａと感知領域Ｃとの間に位置する第１補助領域Ｆと、感知領域Ｃと陰極係合領域Ｅとの間に位置する第２補助領域Ｇと、陰極係合領域Ｅとボンディング領域Ｄとの間に位置する第３補助領域Ｈと、をさらに含むことができる。反射電極層は、第１補助領域Ｆ、第２補助領域Ｇ及び第３補助領域Ｈに位置する第１補助電極をさらに含むことができる。各第１補助電極のパターン及び寸法は、第１反射電極１３１のパターン及び寸法と同じにされることにより、エッチングにより反射電極層を形成する際のエッチングの均一性を確保し、反射電極層の製造精度を向上させる。画素電極層は、第１補助領域Ｆ、第２補助領域Ｇ及び第３補助領域Ｈに位置する第２補助電極をさらに含むことができる。各第２補助電極のパターン及び寸法は、第１画素電極３１１のパターン及び寸法と同じにされることにより、エッチングにより画素電極層を形成する際のエッチングの均一性を確保し、画素電極層の製造精度を向上させる。

第１補助電極は、第２補助電極と一対一に対応するように電気的に接続されてもよく、互いに接続されなくてもよい。例えば、透明絶縁層２００は、第１補助領域Ｆ、第２補助領域Ｇ及び第３補助領域Ｈにおいても接続ビアホール２０２が設けられている。これらの接続ビアホール２０２は、各第１補助電極及び各第２補助電極と一対一に対応するように設けられている。いずれか１つの第２補助電極は、対応する接続ビアホール２０２を介して対応する第１補助電極と電気的に接続される。これにより、各補助領域における反射電極層及び画素電極層の構造は、表示領域Ａ及び感知領域Ｃにおけるそれらの構造と同じにされることにより、反射電極層及び画素電極層の製造の均一性を確保することができる。

本発明に係る一実施形態において、図１に示すように、発光素子層は、ピクセル定義層３４０をさらに含むことができる。ピクセル定義層３４０は、駆動バックプレーン１００から離れる透明絶縁層２００の表面に設けられるとともに、第１画素電極３１１の間の隙間に位置する。反射電極層上のピクセル定義層３４０の正投影は、第１反射電極１３１と部分的に重なっている。ピクセル定義層３４０が第１画素電極３１１の間の隙間に位置するので、ピクセル定義層３４０は、第１画素電極３１１を遮蔽しないことになり、これにより、表示パネルは、より大きな開口率及びより高い輝度を有する。ピクセル定義層３４０は、第２反射電極の間に位置するとともに、第１反射電極１３１の一部を覆うことにより、隣接する発光素子の間の光クロストークを低減し、表示パネルのコントラスト比を向上させることができる。

有機発光層３２０は、駆動回路層１１０から離れる画素電極層の一側に設けられるとともに、感知領域Ｃ及び表示領域Ａを覆う。これにより、感知素子及び発光素子の電気的環境が均一になることを確保し、感知領域Ｃでのシミュレーション及び検出結果の正確性を向上させる。選択的に、オープン式マスク（Ｏｐｅｎ Ｍａｓｋ）により有機発光層３２０の各サブフィルム層の材料を順次に蒸着することにより、各サブフィルム層が全体としてフィルム層になる。本発明に係る一実施形態において、発光素子が白光を放出できるように、有機発光層３２０は、白色発光層であってもよい。例えば、有機発光層３２０は、積層される赤色発光材料層、緑色発光材料層及び青色発光材料層を含むことができる。

共通電極層３３０は、駆動回路層１１０から離れる有機発光層３２０の表面に設けられ、透明な導電材料を使用することができ、例えば、マグネシウム銀合金などの材料を使用することができる。本発明に係る一実施形態において、共通電極層３３０は、さらに陰極係合領域Ｅを覆うことにより、陰極係合領域Ｅにおいて駆動回路層１１０から離れる第２反射電極３１２の表面を覆い、第２反射電極３１２を介して金属配線層１２０に電気的に接続されることを実現する。

図１に示すように、本発明に提供される表示パネルは、フィルム封止層（ＴＦＥ）４１０をさらに含むことができる。フィルム封止層４１０は、駆動回路層１１０から離れる共通電極層３３０の一側を覆うとともに、共通電極層３３０の側辺を覆うことにより、水及び酸素が有機発光層３２０に侵入されることを回避できる。

本発明に係る一実施形態において、図１に示すように、本発明に提供される表示パネルは、キャッピング層４２０（ＣＰＬ、ｃａｐｐｉｎｇ ｌａｙｅｒ）をさらに含むことができる。キャッピング層４２０は、駆動回路層１１０から離れる共通電極層３３０の表面に設けられることにより、出光効率を向上させるので、表示パネルの輝度を向上させることができる。

本発明に係る一実施形態において、図１に示すように、本発明に提供される表示パネルは、カラーフィルタ層４３０をさらに含むことができる。カラーフィルタユニットは、駆動回路層１１０から離れるフィルム封止層４１０の一側に設けられることができる。カラーフィルタ層４３０は、異なる色のカラーフィルタユニットを含むことができる。表示領域Ａに位置する各カラーフィルタユニットは、表示領域Ａにおける各第１画素電極３１１と一対一に対応するように設けられることにより、発光素子により放出された光が対応するカラーフィルタユニットにより出射され、出射された光線は、カラーフィルタユニットによりフィルタリングされて多色をなすことができる。

さらに、図１に示すように、表示パネルは、ブラックマトリクス層４４０をさらに含むことができる。ブラックマトリクス層４４０は、駆動回路層１１０から離れるフィルム封止層４１０の一側に設けられ、且つ、複数の光透過窓を有する。表示領域Ａに位置する各光透過窓は、表示領域Ａにおける各第１画素電極３１１と一対一に対応するように設けられるとともに、表示領域Ａに位置するカラーフィルタユニットにより一対一に対応するように覆われる。感知領域Ｃにおいて、感知領域Ｃの各感知素子がブラックマトリクス層４４０により覆われるように、ブラックマトリクス層４４０に光透過窓を設けなくてもよい。これにより、素子が発光することを感知した場合にも、放出された光は、出射されることができない。

選択的に、図１に示すように、駆動回路層１１０から離れるカラーフィルタ層４３０及びブラックマトリクス層４４０の一側には、保護層４５０がさらに設けられることができる。好ましくは、保護層４５０の材料及び構造は、フィルム封止層４１０と同じである。

図１に示すように、本発明に提供される表示パネルは、カバープレート４６０をさらに含むことができる。カバープレート４６０は、表示パネルの駆動回路層１１０と反対になる側に位置することにより、発光素子層などのフィルム層がカバープレート４６０と駆動回路層１１０との間に位置する。これにより、さらに有機発光層３２０を保護し、有機発光層３２０の寿命及び安定性を向上させる。選択的に、カバープレート４６０は、ガラスカバープレート４６０であってもよい。

本発明に係る実施形態は、上記の表示パネルの実施形態に記載された表示パネルのいずれか１つを含む表示装置をさらに提供する。前記表示装置は、ＡＲメガネ、ＶＲメガネ又は他のタイプの表示装置であってもよい。前記表示装置は、上記の表示パネルの実施形態に記載された表示パネルのいずれか１つを有するので、同様の有益な効果を奏するが、本発明は、ここでは詳細な説明を省略する。

本発明は、その適用を、本明細書で提出された部品の詳細な構造及び配置方式に限定しないことを理解すべきである。本発明は、他の実施形態を有することができ、且つ、様々な方式で実現及び実行することができる。前述の変形形態及び修正形態は、本発明の範囲に含まれる。本明細書で開示及び限定される本発明は、本明細書及び／又は図面で言及又は明らかにされた２つ以上の個別の特徴のすべての代替可能な組み合わせに及ぶことを理解すべきである。これらの異なる組み合わせは、すべて本発明の複数の代替可能な態様を構成する。本明細書に記載された実施形態は、本発明を実施するための知られている最も好ましい形態を説明しており、且つ、当業者が本発明を利用することを可能にする。

１００ 駆動バックプレーン
１１０ 駆動回路層
１２０ 金属配線層
１３１ 第１反射電極
１３２ 第２反射電極
１３３ 第３反射電極
１４０ 第２絶縁層
１４１ 第２金属接続部材
１５０ 第１絶縁層
１５１ 第１金属接続部材
２００ 透明絶縁層
２０１ ボンディング孔
２０２ 接続ビアホール
３２０ 有機発光層
３３０ 共通電極層
３４０ ピクセル定義層
３１１ 第１画素電極
４１０ フィルム封止層
４２０ キャッピング層
４３０ カラーフィルタ層
４４０ ブラックマトリクス層
４５０ 保護層
４６０ カバープレート
３１０１ 反射防止層
３１０２ 第１フォトレジスト層
３１０３ 画素電極材料層
３１０４ 第２フォトレジスト層

Claims (13)

1. 表示パネルであって、
   順次積層される駆動回路層、金属配線層、第１絶縁層及び反射電極層を含む駆動バックプレーンと、
   前記駆動回路層から離れた前記反射電極層の一側に設けられる透明絶縁層と、
   前記反射電極層から離れた前記透明絶縁層の一側に順次積層される画素電極層、有機発光層及び共通電極層を含む発光素子層と、を含み、
   前記第１絶縁層は、複数の第１ビアホールを有し、各前記第１ビアホール内には、第１金属接続部材が設けられ、
   前記反射電極層は、複数の第１反射電極を含み、前記第１反射電極は、それぞれ前記第１金属接続部材を介して前記金属配線層に電気的に接続され、
   前記透明絶縁層は、各前記第１反射電極と一対一に対応する複数の接続ビアホールを有し、
   いずれか１つの前記接続ビアホールは、対応する前記第１反射電極の表面の一部を露出させ、
   前記画素電極層は、複数の前記接続ビアホールと一対一に対応する第１画素電極を含み、前記第１画素電極は、対応する前記接続ビアホールを介して対応する前記第１反射電極に接続され、
   前記画素電極層上の前記接続ビアホールの正投影は、対応する前記第１画素電極内に位置し、
   前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極のエッジの任意の一点との間の距離の最小値は、第１閾値以上であり、
   前記第１閾値は、隣接する２つの前記第１画素電極の間の間隔の０．１３倍～１．３倍であり、
   前記駆動回路層上の前記第１画素電極の正投影は、中心対称な六角形であり、
   各前記第１画素電極は、ハニカム状に配列され、行方向に沿う複数の第１画素電極行を形成し、
   前記第１画素電極は、対向に設けられる２つの第１辺壁と、２つの前記第１辺壁に接続される４つの第２辺壁と、を含み、
   ２つの前記第１辺壁は、いずれも前記行方向に垂直し、４つの前記第２辺壁は、対向に設けられる第１頂角及び第２頂角を形成し、
   対応する前記第１画素電極上の前記接続ビアホールの正投影の任意の一点と前記第１画素電極の第１頂角を形成する２つの第２辺壁のうちのいずれか１つの前記第２辺壁上の任意の一点との間の距離の最小値は、いずれも前記第１閾値と等しい
   表示パネル。
2. 前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極のエッジの任意の一点との間の距離の最小値は、前記第１閾値と等しい
   請求項１に記載の表示パネル。
3. 前記第１画素電極には、少なくとも隣接する第１エッジ及び第２エッジが存在し、
   前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極の第１エッジの任意の一点との間の距離の最小値は、前記第１閾値と等しく、
   前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極の第２エッジの任意の一点との間の距離の最小値は、前記第１閾値と等しい
   請求項１に記載の表示パネル。
4. 前記第１画素電極のエッジ上の任意の一点と前記第１画素電極の中心との間の距離の最小値は、第３距離であり、
   前記第１閾値は、前記第３距離の５％～８％範囲内にある
   請求項１に記載の表示パネル。
5. 前記画素電極層上において、前記第１画素電極に電気的に接続される前記第１金属接続部材の正投影は、前記第１画素電極内に位置し、且つ、前記画素電極層上の前記接続ビアホールの正投影と完全に重なっていない
   請求項１に記載の表示パネル。
6. 前記画素電極層上の前記接続ビアホールの正投影の任意の一点と対応する前記第１画素電極のエッジの任意の一点との間の距離の最小値は、第１距離と等しく、
   前記画素電極層上の前記第１金属接続部材の正投影の任意の一点と前記第１金属接続部材に電気的に接続される第１画素電極のエッジの任意の一点との間の距離の最小値は、第２距離と等しく、
   前記第２距離は、前記第１距離より小さい
   請求項５に記載の表示パネル。
7. 前記画素電極層上の前記第１金属接続部材の正投影は、前記第１金属接続部材に電気的に接続される第１画素電極内に位置し、
   前記画素電極層上の前記第１金属接続部材の正投影の任意の一点と前記第１金属接続部材に電気的に接続される第１画素電極のエッジの任意の一点との間の距離の最小値は、第２閾値以下であり、
   前記第２閾値は、前記第１閾値より小さい
   請求項１に記載の表示パネル。
8. 前記第１画素電極行の前記第１画素電極上の前記第１金属接続部材の正投影は、交互に配列される
   請求項１に記載の表示パネル。
9. 前記第１画素電極行の前記第１画素電極上の前記第１金属接続部材の正投影は、一行に配列される
   請求項１に記載の表示パネル。
10. 前記画素電極層は、前記駆動回路層から離れた前記透明絶縁層の表面に順次積層される第１チタン金属層、第１アルミニウム金属層、第２チタン金属層及びモリブデン金属層を含み、
    前記第１チタン金属層の厚さは、８０～１２０Åであり、
    前記第１アルミニウム金属層の厚さは、４００～５００Åであり、
    前記第２チタン金属層の厚さは、４０～６０Åであり、
    前記モリブデン金属層の厚さは、４０～６０Åである
    請求項１に記載の表示パネル。
11. 前記反射電極層は、前記金属配線層から離れた前記第１絶縁層の表面に順次積層される第３チタン金属層、第２アルミニウム金属層及び窒化チタン層を含み、
    前記第３チタン金属層の厚さは、８０～１２０Åであり、
    前記第２アルミニウム金属層の厚さは、７００～９００Åであり、
    前記窒化チタン層の厚さは、８０～１２０Åであってもよい
    請求項１に記載の表示パネル。
12. 前記接続ビアホールの直径は、０．２～０．４μｍである
    請求項１に記載の表示パネル。
13. 請求項１から請求項１２のいずれか１項に記載の表示パネルを含む表示装置。

Images