JP7318528B2 - Power supply circuit and electronic equipment with power supply circuit - Google Patents
Power supply circuit and electronic equipment with power supply circuit Download PDFInfo
- Publication number
- JP7318528B2 JP7318528B2 JP2019239112A JP2019239112A JP7318528B2 JP 7318528 B2 JP7318528 B2 JP 7318528B2 JP 2019239112 A JP2019239112 A JP 2019239112A JP 2019239112 A JP2019239112 A JP 2019239112A JP 7318528 B2 JP7318528 B2 JP 7318528B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- terminal
- electrolytic capacitor
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本願は、電源回路、及び電源回路を備えた電子機器に関する。 TECHNICAL FIELD The present application relates to a power supply circuit and an electronic device including the power supply circuit.
従来、交流商用電源から入力される交流電圧を直流電圧に変換して出力する直流電源装置では、交流商用電源が遮断された場合に、直流電源装置に含まれる電解コンデンサの電荷を安全な状態まで放電させる技術が知られている。 Conventionally, in a DC power supply that converts an AC voltage input from an AC commercial power supply into a DC voltage and outputs it, when the AC commercial power supply is cut off, the electric charge of the electrolytic capacitor included in the DC power supply is reduced to a safe state. Techniques for discharging are known.
また、補助巻線の基準電圧が所定値以下に低下した場合に、電源IC(Integrated Circuit)等の制御部内の放電抵抗を用いて、電解コンデンサの電荷を放電させる技術が開示されている(例えば、特許文献1参照)。 Also disclosed is a technique for discharging the electric charge of an electrolytic capacitor using a discharge resistor in a control unit such as a power supply IC (Integrated Circuit) when the reference voltage of the auxiliary winding drops below a predetermined value (for example, , see Patent Document 1).
しかしながら、特許文献1の技術では、補助巻線の巻き線方式がフォワード巻き等の場合には、電解コンデンサの端子間電圧が大きい(300Vdc等)状態で補助巻線の基準電圧が低下する場合がある。このように大きい端子間電圧を放電させるように放電抵抗の抵抗値及び定格電力を設定すると、制御部が大型化したり、制御部の放熱性の考慮が要求されたりして、コストが増大する場合がある。
However, in the technique disclosed in
本発明は、コストを増大させることなく電解コンデンサの電荷を放電させることを課題とする。 An object of the present invention is to discharge the charge of an electrolytic capacitor without increasing the cost.
本発明の一態様に係る電源回路は、交流商用電源から入力される交流電圧を平滑化する電解コンデンサと、前記電解コンデンサにより平滑化された直流電圧が印加されるトランスと、前記トランスに接続され、オン又はオフを切り替えるスイッチング素子と、前記スイッチング素子を制御する制御部と、を備え、前記制御部は、前記交流商用電源が遮断し、且つ前記電解コンデンサの端子間電圧が所定値以下に低下した場合に、前記スイッチング素子のドレイン端子とソース端子間が所定のインピーダンスを持つように前記スイッチング素子のゲート電圧を設定することで、前記電解コンデンサの電荷を放電させる。
A power supply circuit according to an aspect of the present invention includes an electrolytic capacitor that smoothes an AC voltage input from an AC commercial power source, a transformer to which the DC voltage smoothed by the electrolytic capacitor is applied, and a transformer connected to the transformer. , a switching element that switches between on and off, and a control section that controls the switching element, wherein the control section cuts off the AC commercial power supply and the voltage between the terminals of the electrolytic capacitor drops below a predetermined value. In this case, the electric charge of the electrolytic capacitor is discharged by setting the gate voltage of the switching element so that a predetermined impedance exists between the drain terminal and the source terminal of the switching element .
本発明によれば、コストを増大させることなく電解コンデンサの電荷を放電できる。 ADVANTAGE OF THE INVENTION According to this invention, the electric charge of an electrolytic capacitor can be discharged, without increasing a cost.
以下に、図面を参照して発明を実施するための形態について説明する。各図面において、同一の構成部には同一符号を付し、重複した説明を省略する場合がある。 DETAILED DESCRIPTION OF THE INVENTION Embodiments for carrying out the invention will be described below with reference to the drawings. In each drawing, the same components may be denoted by the same reference numerals, and redundant description may be omitted.
実施形態に係る電源回路は、交流商用電源から入力される交流電圧を直流電圧に変換して出力する直流電源回路である。また実施形態では、交流商用電源から入力される交流電圧を平滑化する電解コンデンサと、該電解コンデンサにより平滑化された交流電圧が印加されるトランスと、該トランスに接続され、オン又はオフを切り替えるスイッチング素子と、該スイッチング素子を制御する制御部と、を備え、該制御部は、交流商用電源が遮断し、且つ電解コンデンサの端子間電圧が所定値以下に低下した場合に、スイッチング素子を所定の状態に設定することで、電解コンデンサの電荷を放電させる。 A power supply circuit according to an embodiment is a DC power supply circuit that converts an AC voltage input from an AC commercial power supply into a DC voltage and outputs the DC voltage. Further, in the embodiment, an electrolytic capacitor that smoothes an AC voltage input from an AC commercial power supply, a transformer to which the AC voltage smoothed by the electrolytic capacitor is applied, and a transformer connected to the transformer to switch on or off a switching element; and a controller for controlling the switching element, the controller for controlling the switching element when the AC commercial power supply is interrupted and the voltage across the terminals of the electrolytic capacitor drops below a predetermined value. By setting to the state of , the charge of the electrolytic capacitor is discharged.
スイッチング素子は、制御部に対して外付けの素子であり、また元々放熱性を考慮して設計された素子であるため、電解コンデンサの大きい端子間電圧を放電させる場合にも、制御部の大型化や制御部の放熱性の考慮が不要になる。これにより、コストを増大させることなく電解コンデンサの電荷を放電させる。 The switching element is an element attached externally to the control unit, and was originally designed with heat dissipation in mind. There is no need to consider the heat dissipation of the heat dissipation of the control unit. This allows the electrolytic capacitor to be discharged without increasing cost.
ここで、交流電圧の平滑化とは、時間的に連続して入力される交流電圧において、所定の時間に入力される交流電圧値が直前に入力された交流電圧値に対して乖離する場合に、直前に入力された交流電圧値に近づけるようにして、全体的に乖離した交流電圧値がない状態にすることをいう。 Here, the smoothing of the AC voltage means that, in the AC voltage that is continuously input over time, if the AC voltage value input at a predetermined time deviates from the AC voltage value that was input immediately before, , to bring the AC voltage value closer to the AC voltage value that was input immediately before, so that there is no overall divergence in the AC voltage value.
以下では、スイッチング素子のオン状態とオフ状態の切替をフィードバック回路により制御することで出力を安定化させるスイッチング電源回路を一例として、実施形態を説明する。 Embodiments will be described below by taking as an example a switching power supply circuit that stabilizes an output by controlling switching between an ON state and an OFF state of a switching element using a feedback circuit.
[第1実施形態]
<電源回路1の構成例>
まず、第1実施形態に係る電源回路1の構成について説明する。図1は、電源回路1の構成の一例を示す図である。図1に示すように、電源回路1は、整流回路DB11と、電解コンデンサC11,C12,C13と、スイッチング素子Q10と、トランスT10と、整流ダイオードD11,D12と、抵抗R11,R12と、コンデンサC15と、電源IC(Integrated Circuit)12と、スナバ回路Z2と、フィードバック回路Z3とを備えている。
[First embodiment]
<Configuration example of
First, the configuration of the
ダイオードがブリッジ構成された整流回路DB11の交流入力端子には、フィルタを介して交流商用電源2が接続され、交流商用電源2から入力された交流電圧が整流回路DB11で全波整流されて出力される。整流回路DB11の整流出力正極端子と整流出力負極端子との間には、電解コンデンサC11が接続されている。これにより、交流商用電源2を整流回路DB11と電解コンデンサC11とで整流平滑化した直流電圧が得られる。
An AC input terminal of a rectifier circuit DB11 having a diode bridge configuration is connected to an AC
電解コンデンサC11の正極端子と負極端子との間には、トランスT10の一次巻線P1とスイッチング素子Q10と抵抗R11とが直列に接続されている。整流回路DB11と電解コンデンサC11とで整流平滑化された直流電圧は、トランスT10に印加される。 A primary winding P1 of a transformer T10, a switching element Q10, and a resistor R11 are connected in series between the positive terminal and the negative terminal of the electrolytic capacitor C11. A DC voltage rectified and smoothed by the rectifier circuit DB11 and the electrolytic capacitor C11 is applied to the transformer T10.
スイッチング素子Q10は、N型のパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)から構成され、ドレイン端子101と、ソース端子102と、ゲート端子103とを備えている。
The switching element Q10 is composed of an N-type power MOSFET (Metal Oxide Semiconductor Field Effect Transistor) and has a
ドレイン端子101は、トランスT10の一次巻線P1に接続され、ソース端子102は抵抗R11に接続され、ゲート端子103は、電源IC12のドライブ出力(DRIVE)端子に接続されている。
The
また制御部の一例としての電源IC12は、スイッチング素子Q10を発振(オン又はオフ)動作させるスイッチング制御を行うための回路である。電源IC12は、電源IC12の起動電圧入力端子であるSTART端子121と、電源電圧入力端子であるVcc端子122と、AC端子123と、接地(GND)端子とを備えている。ここで、START端子は第1端子の一例であり、AC端子は第2端子の一例である。
A
電解コンデンサC11の正極端子は、電源IC12の起動電圧入力端子であるSTART端子121に接続され、電解コンデンサC11の負極端子は、GND端子に接続されている。電源IC12は、このSTART端子121を介した電解コンデンサC11からの入力電圧に基づき、電解コンデンサC11の端子間電圧の低下を検知できるようになっている。
The positive terminal of the electrolytic capacitor C11 is connected to the
交流商用電源2を整流回路DB11と電解コンデンサC11により整流平滑化した直流電圧は、トランスT10の1次巻線P1を介して接続されたスイッチング素子Q10のオンオフ動作により、オフ期間にトランスT10の2次巻線S1に出力される。
The DC voltage obtained by rectifying and smoothing the AC
トランスT10の2次側巻線S1の両端子間には、整流ダイオードD11を介して電解コンデンサC12が接続されている。トランスT10の2次側巻線S1に誘起されるパルス電圧は、整流ダイオードD11と電解コンデンサC12とからなる2次側整流平滑回路により整流平滑化され、正極出力端子OUT+とグランド出力端子OUT-との間に接続される図示しない負荷に、直流の出力電圧として供給される。なお、正極出力端子OUT+に接続されているラインが電源ラインとなり、グランド出力端子OUT-に接続されたラインがGNDラインとなる。 An electrolytic capacitor C12 is connected between both terminals of the secondary winding S1 of the transformer T10 via a rectifier diode D11. A pulse voltage induced in the secondary winding S1 of the transformer T10 is rectified and smoothed by a secondary rectifying/smoothing circuit composed of a rectifying diode D11 and an electrolytic capacitor C12, and is connected to a positive output terminal OUT+ and a ground output terminal OUT-. It is supplied as a DC output voltage to a load (not shown) connected between . The line connected to the positive output terminal OUT+ becomes the power supply line, and the line connected to the ground output terminal OUT− becomes the GND line.
トランスT10の補助巻線P2の両端子間には、整流ダイオードD12と抵抗R12とを介して電解コンデンサC13が接続され、整流ダイオードD12と電解コンデンサC13との接続点がVcc端子122に接続されている。これにより、補助巻線P2に発生した電圧は、整流ダイオードD12と電解コンデンサC13とで整流平滑化された後に、電源IC12のVcc端子122に供給され、電源IC12用の制御回路電源として用いられる。
An electrolytic capacitor C13 is connected between both terminals of the auxiliary winding P2 of the transformer T10 via a rectifier diode D12 and a resistor R12, and a connection point between the rectifier diode D12 and the electrolytic capacitor C13 is connected to the
また、電源IC12は、AC端子123を介して交流商用電源2の遮断を検知できるようになっている。交流商用電源2から入力される交流電圧が遮断されると、電解コンデンサC11の端子間電圧が低下し、正極出力端子OUT+の出力電圧が正常に得られなくなったり、スイッチング素子Q10が破損したりする場合がある。AC端子123は、交流商用電源2の遮断を検知して、このような誤作動や破損を防止するために設けられている。
Also, the power supply IC 12 can detect interruption of the AC
スナバ回路Z2は、トランスT10の一次巻線P1間に接続され、スイッチング素子Q10の遮断時に生じる過渡的な高電圧を吸収する保護回路である。スナバ回路Z2は、ダイオードD13と、コンデンサC16と、抵抗R13とを含んで構成されている。 The snubber circuit Z2 is a protection circuit that is connected between the primary winding P1 of the transformer T10 and absorbs a transient high voltage that occurs when the switching element Q10 is cut off. The snubber circuit Z2 includes a diode D13, a capacitor C16, and a resistor R13.
ダイオードD13のアノードは、スイッチング素子Q10のドレイン端子とトランスT10の一次巻線P1との接続点に接続されている。また、コンデンサC16及び抵抗R13は、ダイオードD13のカソードと、コンデンサC16の正極端子とトランスT10の一次巻線P1との接続点との間に並列に接続されている。 The anode of the diode D13 is connected to the connection point between the drain terminal of the switching element Q10 and the primary winding P1 of the transformer T10. A capacitor C16 and a resistor R13 are connected in parallel between the cathode of the diode D13 and the connection point between the positive terminal of the capacitor C16 and the primary winding P1 of the transformer T10.
フィードバック回路Z3は、フォトカプラPC11,PC12と、エラーアンプEAと、抵抗R14,R15,R16,R17と、コンデンサC17とを含んで構成されている。電源ラインとGNDラインとの間には、抵抗R14と、フォトカプラPC12の発光側素子(発光ダイオード)と、エラーアンプEAとが直列に接続され、抵抗R15が直列に接続された抵抗R14及びフォトカプラPC12の発光側素子と並列に接続されている。 The feedback circuit Z3 includes photocouplers PC11 and PC12, an error amplifier EA, resistors R14, R15, R16 and R17, and a capacitor C17. Between the power supply line and the GND line, a resistor R14, a light-emitting element (light-emitting diode) of the photocoupler PC12, and an error amplifier EA are connected in series, and a resistor R14 in which a resistor R15 is connected in series and a photodiode are connected in series. It is connected in parallel with the light emitting element of the coupler PC12.
また、電源ラインとGNDラインとの間には、分圧用の抵抗R16と、抵抗R17とが直列に接続され、抵抗R16と抵抗R17との接続点がエラーアンプEAの制御端子aに接続されている。さらに、抵抗R16と抵抗R17との接続点と、フォトカプラPC12の発光側素子とエラーアンプEAとの接続点との間には、コンデンサC17が接続されている。これにより、正極出力端子OUT+とグランド出力端子OUT-との間に出力される出力電圧は、抵抗R16、R17により分圧され、分圧された出力電圧がエラーアンプEAの制御端子aに入力される。 A voltage dividing resistor R16 and a resistor R17 are connected in series between the power supply line and the GND line, and the connection point between the resistor R16 and the resistor R17 is connected to the control terminal a of the error amplifier EA. there is Furthermore, a capacitor C17 is connected between the connection point between the resistors R16 and R17 and the connection point between the light-emitting element of the photocoupler PC12 and the error amplifier EA. As a result, the output voltage output between the positive output terminal OUT+ and the ground output terminal OUT- is divided by the resistors R16 and R17, and the divided output voltage is input to the control terminal a of the error amplifier EA. be.
分圧された出力電圧は、エラーアンプEAに内蔵される図示しない基準電圧と比較され、その差分がフィードバック信号として、2次側のフォトカプラPC12の発光側素子から1次側のフォトカプラPC11の受光側素子(受光トランジスタ)にフィードバックされる。 The divided output voltage is compared with a reference voltage (not shown) built in the error amplifier EA. It is fed back to the light-receiving element (light-receiving transistor).
フォトカプラPC11の受光側素子は、電源IC12のフィードバック信号入力(FB)端子と電解コンデンサC11の負極端子との間に、コンデンサC15と並列に接続されており、フィードバック信号は、電源IC12のFB端子に入力される。 The light-receiving side element of the photocoupler PC11 is connected in parallel with the capacitor C15 between the feedback signal input (FB) terminal of the power supply IC12 and the negative terminal of the electrolytic capacitor C11. is entered in
また、スイッチング素子Q10のソース端子と、抵抗R11との接続点が電源IC12の過電流検出(OCP)端子に接続されており、スイッチング素子Q10を流れるドレイン電流が抵抗R11によって電圧信号として検出され、検出された電圧信号が電源IC12のOCP端子に入力される。
A connection point between the source terminal of the switching element Q10 and the resistor R11 is connected to an overcurrent detection (OCP) terminal of the
<電源回路1の動作例>
次に、電源回路1の動作について、図2を参照して説明する。図2は、電源回路1の動作の一例を示すタイミングチャートであり、(a)は交流商用電源2から入力される交流電圧、(b)は電解コンデンサC11の端子間電圧、(c)は電源IC12のDRIVE端子の出力電圧をそれぞれ示している。
<Operation example of
Next, operation of the
交流商用電源2から交流電圧が入力されているとき、電解コンデンサC11の端子間電圧は高い状態を持続し、DRIVE端子の出力電圧は、図1の正極出力端子OUT+が一定の直流電圧を維持するようなPWM(Pulse Width Modulation)波形の出力電圧になる。
When an AC voltage is input from the AC
一方、交流商用電源2からの交流電圧の入力が遮断されると、電解コンデンサC11の端子間電圧が徐々に低下を始める。電源IC12は、START端子121を介して電解コンデンサC11の端子間電圧の所定値以下への低下を検知し、且つAC端子123を介して交流商用電源2の遮断を検知すると、スイッチング素子Q10のドレイン端子101とソース端子102間が所定のインピーダンスを持つように、DRIVE端子を介してスイッチング素子Q10のゲート端子103の電圧(ゲート電圧)を設定する。
On the other hand, when the AC voltage input from the AC
これにより、ドレイン端子101とソース端子102間のインピーダンスでSTART端子121の電圧がほぼ0Vになるまで放電させ、電解コンデンサC11の電荷を放電させる。ドレイン端子101とソース端子間のインピーダンスは、一例として100kΩである。スイッチング素子Q10において、ドレイン端子101とソース端子間が100kΩのインピーダンスを持つようにゲート端子103の電圧を設定した状態は、「所定の状態」の一例である。
As a result, the impedance between the
電解コンデンサC11の端子間電圧が低下して、例えばドレイン端子101とソース端子102間のインピーダンスで300Vの電圧を放電させなければならない場合でも、スイッチング素子Q10はそもそも放熱性を考慮して設計されているため、新たに放熱性を考慮することは不要となる。
Even if the voltage between the terminals of the electrolytic capacitor C11 drops and, for example, the impedance between the
より具体的な一例を説明する。電解コンデンサC11の端子間電圧が低下して、ドレイン端子101とソース端子102間のインピーダンスで300Vの電圧を放電させなければならない場合に、ドレイン端子101とソース端子102間のインピーダンスを100kΩとすると、下式に基づき、消費電力Eは最大0.9Wとなる。
E={300(V)×300(V)}/100(kΩ)=0.9(W)
但し、最大0.9Wの電力をいつまで消費し続けるかは、電解コンデンサC11の静電容量の大小によって変動する。
A more specific example will be described. When the voltage between the terminals of the electrolytic capacitor C11 drops and the impedance between the
E = {300 (V) x 300 (V)}/100 (kΩ) = 0.9 (W)
However, how long the maximum power of 0.9 W continues to be consumed depends on the capacitance of the electrolytic capacitor C11.
ここで、図3はスイッチング素子Q10のVgs-Id特性の一例を示す図である。図3の横軸はスイッチング素子Q10のゲート端子103とソース端子102の端子間電圧Vgsを示し、縦軸はドレイン端子101の電流Idを示している。
Here, FIG. 3 is a diagram showing an example of the Vgs-Id characteristics of the switching element Q10. The horizontal axis of FIG. 3 indicates the voltage Vgs between the
300Vの電圧をドレイン端子101とソース端子102間のインピーダンス100kΩで放電させる場合のドレイン端子101の電流Idは、下式に基づき3mAである。
Id=300(V)/100(kΩ)=3(mA)
ドレイン端子101の電流Idが3mAとなるようなゲート端子103の電圧は、図3に示すように1.05Vである。
A current Id of the
Id = 300 (V)/100 (kΩ) = 3 (mA)
The voltage of the
従って、電源IC12はDRIVE端子を介してゲート端子103の電圧を1.05Vに設定することで、ドレイン端子101とソース端子102間が100kΩのインピーダンスを持つようになる。
Therefore, by setting the voltage of the
<電源回路1の作用効果>
次に、電源回路1の作用効果について説明するが、この説明に先立ち、比較例に係る電源回路1'の構成と動作を説明する。
<Action and effect of
Next, functions and effects of the
図4は、電源回路1'の構成を示す図である。なお、図1と同様の機能を有する構成部には、図1と同様の部品番号を付し、ここでは重複する説明を省略する。 FIG. 4 is a diagram showing the configuration of the power supply circuit 1'. Components having the same functions as those in FIG. 1 are given the same part numbers as in FIG. 1, and overlapping descriptions are omitted here.
図4に示すように、電源回路1'は電源IC12'を備えている。また電源IC12'の内部には、補助巻線P2の基準電圧が所定値以下に低下した場合に、電解コンデンサC11の電荷を放電させるための放電抵抗124が設けられている。
As shown in FIG. 4, the power supply circuit 1' includes a power supply IC 12'. A
次に、図5は、電源回路1'の動作を示すタイミングチャートである。 Next, FIG. 5 is a timing chart showing the operation of the power supply circuit 1'.
交流商用電源2から交流電圧が入力されているとき、電解コンデンサC11の端子間電圧は高い状態を持続し、DRIVE端子の出力電圧は、図1の正極出力端子OUT+が一定の直流電圧を維持するようなPWM波形の出力電圧になる。
When an AC voltage is input from the AC
一方、交流商用電源2からの交流電圧の入力が遮断されると、電解コンデンサC11の端子間電圧が徐々に低下を始める。電源IC12は、START端子121を介して電解コンデンサC11の端子間電圧の所定値以下への低下を検知すると、DRIVE端子の出力をオフ状態にし、放電抵抗124への導通をオン状態にして、電解コンデンサC11の電圧がほぼ0Vになるまで放電させる。
On the other hand, when the AC voltage input from the AC
しかしながら、電源回路1'の構成では、電解コンデンサC11の端子間電圧が低下したとしても、例えば交流商用電源2の電圧が230Vacの場合には、通常時の端子間電圧は約320Vdc(=230Vac×√2)となる。そのため、端子間電圧が低下した時に、電源IC12の内部の放電抵抗124により、300Vの電圧を放電させなければならない場合がある。
However, in the configuration of the
また電解コンデンサC11の静電容量が大きいと放電抵抗124で放電させるには時間がかかる。これらに対応させるには、電源IC12の内部の放電抵抗124の定格電力を上げ、また放電抵抗124での発熱分を冷却させることが好ましい。しかし冷却させるために電源IC12を大型化したり、或いは電源IC12の放熱性を上げるために専用放熱板を設けることが要求されたりして、コストが増大する場合がある。
Further, if the electrostatic capacity of the electrolytic capacitor C11 is large, it takes a long time to cause the
より具体的な一例を説明する。例えば電源IC12の内部の放電抵抗124で300Vの電圧を放電させなければならない場合に、放電抵抗124の抵抗定数を100kΩとすると、下式に基づき、放電抵抗124での消費電力Eは最大0.9Wとなる。
E={300(V)×300(V)}/100(kΩ)=0.9(W)
従って、最大0.9Wに対応する放電抵抗124の定格電力に設定し、且つ放熱性を向上させることが要求される。
A more specific example will be described. For example, when the
E = {300 (V) x 300 (V)}/100 (kΩ) = 0.9 (W)
Therefore, it is required to set the rated power of the
なお、最大0.9Wの消費電力は放電初期のみであり、電解コンデンサC11の端子間電圧の低下に伴い、放電抵抗124での消費電力は徐々に低下していく。この低下カーブは、電解コンデンサC11の静電容量の大小によって変動する。
Note that the maximum power consumption of 0.9 W is only at the initial stage of discharge, and the power consumption at the
このような比較例に対し、本実施形態に係る電源回路1では、電源IC12は、START端子121を介して電解コンデンサC11の端子間電圧の所定値以下への低下を検知し、且つAC端子123を介して交流商用電源2の遮断を検知すると、スイッチング素子Q10のドレイン端子101とソース端子102間が所定のインピーダンスを持つように、DRIVE端子を介してスイッチング素子Q10のゲート端子103の電圧を設定する。これにより、ドレイン端子101とソース端子102間のインピーダンスによりSTART端子121の電圧がほぼ0Vになるまで放電させ、電解コンデンサC11の電荷を放電させる。
In contrast to such a comparative example, in the
スイッチング素子Q10は、電源IC12に対して外付けの素子であり、また元々放熱性を考慮して設計された素子であるため、電解コンデンサC11の大きい端子間電圧を放電させる場合にも、電源IC12の大型化や電源IC12の放熱性の考慮を不要にすることができる。そのため、コストを増大させることなく電解コンデンサの電荷を放電させることができる。
The switching element Q10 is an element attached externally to the
なお、上述した例では、スイッチング素子Q10を制御する制御部として電源IC12を備える例を示したが、これに限定されるものではない。交流商用電源2が遮断し、且つ電解コンデンサC11の端子間電圧が所定値以下に低下した場合に、スイッチング素子Q10を所定の状態に設定することができれば、電源IC12以外の電気回路等を用いることもできる。
In addition, in the example described above, an example in which the
また、電源回路1の制御方法は各種の変形が可能である。以下に各種変形例を説明する。
Moreover, various modifications are possible for the control method of the
(第1変形例)
図6は、第1変形例に係る電源回路1の動作例を示すタイミングチャートであり、(a)は交流商用電源2から入力される交流電圧、(b)は電解コンデンサC11の端子間電圧、(c)は電源IC12のDRIVE端子の出力電圧をそれぞれ示している。
(First modification)
FIG. 6 is a timing chart showing an operation example of the
図6に示すように、交流商用電源2の入力が遮断されると、電解コンデンサC11の端子間電圧が低下する。電源IC12は、START端子121を介して電解コンデンサC11の端子間電圧の低下を検知し、且つAC端子123を介して交流商用電源2の遮断を検知すると、DRIVE端子を介してスイッチング素子Q10のドレイン端子101とソース端子102間が所定のインピーダンスを持つようにゲート端子103の電圧を設定する。
As shown in FIG. 6, when the input of the AC
また、本変形例では、この所定のインピーダンスを、電解コンデンサC11の端子間電圧の大きさに応じて変化させる。 Further, in this modification, the predetermined impedance is changed according to the magnitude of the voltage across the terminals of the electrolytic capacitor C11.
具体的には、図6(b)に示すように、電解コンデンサC11の端子間電圧が所定値以下に低下したことを検知した直後は、電解コンデンサC11の端子間電圧が大きいため、ドレイン端子101とソース端子102間が大きいインピーダンスを持つように、DRIVE端子を介してゲート端子103の電圧を小さく設定する(図6(c))。
Specifically, as shown in FIG. 6B, immediately after it is detected that the voltage across the terminals of the electrolytic capacitor C11 has dropped below a predetermined value, the voltage across the terminals of the electrolytic capacitor C11 is high. and the
そして、電解コンデンサC11の端子間電圧が徐々に低下するのに応じて、ドレイン端子101とソース端子102間が小さいインピーダンスを持つように、DRIVE端子を介してゲート端子103の電圧を徐々に大きくなるように設定する。
As the voltage across the terminals of the electrolytic capacitor C11 gradually decreases, the voltage at the
このようにして、電源IC12のSTART端子121の電圧がほぼ0Vになるまで放電させ、電解コンデンサC11の電荷を放電させる。電解コンデンサC11の端子間電圧に応じて、ドレイン端子101とソース端子102間のインピーダンスを変化させることで、ゲート端子103の電圧を抑制できるため、第1実施形態の例と比較してスイッチング素子Q10の消費電力を抑制することができる。
In this manner, the voltage of the
具体的な一例を説明する。電解コンデンサC11の端子間電圧が低下して、ドレイン端子101とソース端子102間のインピーダンスで300Vの電圧を放電させなければならない場合に、ドレイン端子101とソース端子102間のインピーダンスを1MΩとすると、下式に基づき、消費電力Eは最大0.09Wになる。
E={300(V)×300(V)}/1(MΩ)=0.09(W)
また、ドレイン端子101とソース端子102間のインピーダンスで300Vの電圧を放電させなければならない場合に、ドレイン端子101とソース端子102間のインピーダンスを10kΩとすると、下式に基づき、消費電力Eは最大0.09Wになって、上述した場合と変わらない。
E={30(V)×30(V)}/10(kΩ)=0.09(W)
ここで、図7は本変形例に係るスイッチング素子Q10のVgs-Id特性の一例を示す図である。図の見方は図3と同様であるため、ここでは重複する説明を省略する。
A specific example will be described. When the voltage between the terminals of the electrolytic capacitor C11 drops and the impedance between the
E = {300 (V) x 300 (V)}/1 (MΩ) = 0.09 (W)
In addition, when a voltage of 300 V must be discharged with the impedance between the
E={30(V)×30(V)}/10(kΩ)=0.09(W)
Here, FIG. 7 is a diagram showing an example of the Vgs-Id characteristics of the switching element Q10 according to this modification. Since the view of the figure is the same as that of FIG. 3, redundant description will be omitted here.
上述した例では、ドレイン端子101とソース端子102間のインピーダンス1MΩで300Vの電圧を放電させる場合を示したが、この場合のドレイン端子101の電流Idは、下式に基づき3mAである。
Id=300(V)/1(MΩ)=0.3(mA)
電解コンデンサC11が300Vの時にドレイン端子101の電流Idが0.3mAとなるようなゲート端子103の電圧は、図7に示すように0.8Vである。従って、電源IC12はDRIVE端子を介してゲート端子103の電圧を0.8Vに設定することで、ドレイン端子101とソース端子102間が1MΩのインピーダンスを持つようになる。
In the above example, a voltage of 300 V is discharged with an impedance of 1 MΩ between the
Id = 300 (V)/1 (MΩ) = 0.3 (mA)
The voltage of the
一方、ドレイン端子101とソース端子102間のインピーダンス10kΩで30Vの電圧を放電させる場合のドレイン端子101の電流Idは、下式に基づき、0.3mAである。
Id=30(V)/10(kΩ)=0.3(mA)
電解コンデンサC11が300Vの時にドレイン端子101の電流Idが0.3mAとなるようなゲート端子103の電圧は、図7に示すように1.3V以上である。従って、電源IC12はDRIVE端子を介してゲート端子103の電圧を1.3V以上に設定することで、ドレイン端子101とソース端子102間が10kΩのインピーダンスを持つようになる。
On the other hand, the current Id of the
Id=30(V)/10(kΩ)=0.3(mA)
When the electrolytic capacitor C11 is 300V, the voltage of the
このように、少なくともドレイン端子101とソース端子102間のインピーダンスを10kΩ~1MΩの範囲で変化させることで、消費電力Eは最大0.09Wとなり、第1実施形態で示した例と比較して消費電力を1/10にすることができる。
By changing the impedance between at least the
(第2変形例)
次に図8は、第2変形例に係る電源回路1の動作例を示すタイミングチャートであり、(a)は交流商用電源2から入力される交流電圧、(b)は電解コンデンサC11の端子間電圧、(c)は電源IC12のDRIVE端子の出力電圧をそれぞれ示している。
(Second modification)
Next, FIG. 8 is a timing chart showing an operation example of the
図8に示すように、交流商用電源2の入力が遮断されると、電解コンデンサC11の端子間電圧が低下する。電源IC12は、START端子121を介して電解コンデンサC11の端子間電圧が所定値以下に低下したことを検知し、且つAC端子123を介して交流商用電源2の遮断を検知すると、DRIVE端子を介してPWM波形を出力する。
As shown in FIG. 8, when the input of the AC
本変形例では、このPWM波形におけるスイッチング素子Q10のオン状態におけるゲート端子103の電圧を所定電圧より低くし、またPWM制御周期を所定周期より長くし、さらにPWM制御のパルス信号のデューティ比を所定デューティ比より小さくする。一例として、上記の所定電圧は、電解コンデンサC11の端子間電圧の所定値以下への低下前の電圧である。また所定周期は、電解コンデンサC11の端子間電圧の所定値以下への低下前のPWM制御周期であり、所定デューティ比は、電解コンデンサC11の端子間電圧の所定値以下への低下前のデューティ比である。なお、デューティ比とは、オン状態の時間のオフ状態の時間に対する時間比率をいう。
In this modification, the voltage of the
このように制御して電源IC12のSTART端子121の電圧をほぼ0Vになるまで放電させ、電解コンデンサC11の電荷を放電させる。
By controlling in this manner, the voltage of the
PWM波形で変調して電圧を出力するため、電解コンデンサC11の端子間電圧を放電させるときのスイッチング素子Q10の消費電力を抑制することが可能になる。 Since the voltage is modulated by the PWM waveform and output, it is possible to suppress the power consumption of the switching element Q10 when discharging the voltage across the terminals of the electrolytic capacitor C11.
(第3変形例)
次に図9は、第3変形例に係る電源回路1の動作例を示すタイミングチャートであり、(a)は交流商用電源2から入力される交流電圧、(b)は電解コンデンサC11の端子間電圧、(c)は電源IC12のDRIVE端子の出力電圧をそれぞれ示している。
(Third modification)
Next, FIG. 9 is a timing chart showing an operation example of the
図9に示すように、交流商用電源2の入力が遮断されると、電解コンデンサC11の端子間電圧が低下する。電源IC12は、START端子121を介して電解コンデンサC11の端子間電圧が所定値以下に低下したことを検知し、且つAC端子123を介して交流商用電源2の遮断を検知すると、DRIVE端子を介してPWM波形を出力する。
As shown in FIG. 9, when the input of the AC
また本変形例では、電解コンデンサC11の端子間電圧に応じて、PWM制御周期を変化させる。具体的には、図9に示すように、電解コンデンサC11の端子間電圧が大きいときはPWM制御周期を15μs(周波数:65kHz)とし、また電解コンデンサC11の端子間電圧が小さいときは、PWM制御周期を10μs(周波数:100kHz)として短くする。 Further, in this modification, the PWM control cycle is changed according to the voltage across the terminals of the electrolytic capacitor C11. Specifically, as shown in FIG. 9, when the voltage across the terminals of the electrolytic capacitor C11 is large, the PWM control cycle is set to 15 μs (frequency: 65 kHz), and when the voltage across the terminals of the electrolytic capacitor C11 is small, PWM control The period is shortened to 10 μs (frequency: 100 kHz).
PWM波形で変調して電圧を出力し、且つ電解コンデンサC11の端子間電圧に応じてPWM制御周期を変化させるため、電解コンデンサC11の端子間電圧を放電させるときのスイッチング素子Q10の消費電力を抑制することができる。 The power consumption of the switching element Q10 is suppressed when the voltage across the terminals of the electrolytic capacitor C11 is discharged because the voltage is modulated with a PWM waveform and the PWM control cycle is changed according to the voltage across the terminals of the electrolytic capacitor C11. can do.
なお、上述した例では制御周期を15μs及び10μsにする例を示したが、電解コンデンサC11の端子間電圧に応じて、PWM制御周期を変化させることができれば、この制御周期に限定されるものではない。 In the above example, the control period is set to 15 μs and 10 μs. do not have.
[第2実施形態]
次に、第2実施形態に係る電源回路1aについて説明する。
[Second embodiment]
Next, the
図10は、電源回路1aの構成の一例を示す図である。図10に示すように、電源回路1aは、電解コンデンサC11の正側端子と電源IC12のVcc端子122との間に、リレーRY10と、リレーRY10に直列に接続された抵抗R17とを備えている。リレーRY10は、トランスT10の補助巻線P2に電力が供給されている期間にリレーRY10の接点が開放されるノーマルクローズドタイプのリレーである。
FIG. 10 is a diagram showing an example of the configuration of the
図11は、電源回路1aの動作例を示すタイミングチャートであり、(a)は交流商用電源2から入力される交流電圧、(b)は電解コンデンサC11の端子間電圧、(c)は電源IC12のDRIVE端子の出力電圧、(d)は電源IC12のVcc端子122の電圧、(e)はリレーRY10の接点の開閉状態をそれぞれ示している。
FIG. 11 is a timing chart showing an operation example of the
図11に斜線ハッチングで示した領域は、リレーRY10と抵抗R17が作用する時間領域を示している。図11(b)に示すように、電解コンデンサC11が放電され、端子間電圧がほぼ0Vに到達した後、電解コンデンサC11の再起電圧により、再び端子間電圧が上昇する場合がある。 A hatched region in FIG. 11 indicates a time region in which the relay RY10 and the resistor R17 act. As shown in FIG. 11B, after the electrolytic capacitor C11 is discharged and the voltage across the terminals reaches approximately 0 V, the voltage across the terminals may rise again due to the recurrence voltage of the electrolytic capacitor C11.
本実施形態では、電解コンデンサC11の電圧が低下し、トランスT10の補助巻線P2への供給電力が低下すると、リレーRY10がオフ状態になって接点が閉鎖される。これにより電解コンデンサC11の正側端子が電源IC12のVcc端子に接続する。 In this embodiment, when the voltage of the electrolytic capacitor C11 drops and the power supplied to the auxiliary winding P2 of the transformer T10 drops, the relay RY10 is turned off and the contacts are closed. This connects the positive terminal of the electrolytic capacitor C11 to the Vcc terminal of the power supply IC12.
そして、電解コンデンサC11の正電圧が大きい場合には、電源IC12は、電解コンデンサC11の電圧が予め定めた電圧以上に上昇しないように、電解コンデンサC11から電力供給を受けてDRIVE端子から電圧を出力する。これにより、スイッチング素子Q10のドレイン端子101とソース端子102間にインピーダンスを持たせて、電解コンデンサC11の電荷を放電させ、電解コンデンサC11に電荷が残らないようにする。
When the positive voltage of the electrolytic capacitor C11 is large, the
ここで、比較例として、電解コンデンサC11の正側端子と電源IC12のVcc端子122との間にリレーRY10と、リレーRY10に直列に接続された抵抗R17とを備えない電源回路1''の動作を説明する。
Here, as a comparative example, the operation of the power supply circuit 1'' which does not include the relay RY10 between the positive terminal of the electrolytic capacitor C11 and the
図12は、比較例に係る電源回路1''の動作例のタイミングチャートであり、(a)は交流商用電源2から入力される交流電圧、(b)は電解コンデンサC11の端子間電圧、(c)は電源IC12のDRIVE端子の出力電圧をそれぞれ示している。
FIG. 12 is a timing chart of an operation example of the power supply circuit 1'' according to the comparative example, where (a) is the AC voltage input from the AC
図12に示すように、比較例では、電解コンデンサC11が放電された後に、再起電圧により電解コンデンサC11に電荷が残留する場合がある。この残留電荷により、PSU(Power Supply Unit)交換等の作業時に、作業者の身体や電解コンデンサC11から火花が発生する等の不具合が生じる場合がある。 As shown in FIG. 12, in the comparative example, after the electrolytic capacitor C11 is discharged, electric charges may remain in the electrolytic capacitor C11 due to the recovery voltage. This residual charge may cause problems such as sparks from the operator's body or from the electrolytic capacitor C11 during work such as PSU (Power Supply Unit) replacement.
本実施形態により、放電後の電解コンデンサC11の再起電圧の過度な上昇を防止し、電解コンデンサC11に電荷が残らないようにすることができる。これにより、作業者の身体や電解コンデンサC11から火花が発生する等の不具合の発生を防止できる。 According to this embodiment, it is possible to prevent an excessive increase in the recovery voltage of the electrolytic capacitor C11 after discharge, and to prevent charge from remaining in the electrolytic capacitor C11. As a result, it is possible to prevent troubles such as sparks from the operator's body or from the electrolytic capacitor C11.
なお、電源IC12によるDRIVE端子からの電圧出力の制御方法は、第1実施形態及び第1~3変形例で示した何れの制御方法を用いてもよい。
Any of the control methods shown in the first embodiment and the first to third modifications may be used as the control method for the voltage output from the DRIVE terminal by the
また、本実施形態では、電源回路1aがリレーRY10を備える例を示したが、これに限定されるものではない。半導体やスイッチ部品を用いて、トランスT10の補助巻線P2に電力が供給されている期間に非接続となるようにすることもできる。
Further, in this embodiment, an example in which the
[第3実施形態]
次に、第3実施形態に係る電子機器の一例として、上述した電源回路1を備える画像形成装置100を説明する。図13は、画像形成装置100の構成の一例を示す図である。
[Third embodiment]
Next, an
画像形成装置100は、コピー機能、FAX機能、プリント機能、スキャナ機能、また、入力画像(スキャナ機能による読み取り原稿や、プリンタ機能あるいはFAX機能により入力された画像)を保存や配信する機能等を複合して有するいわゆるMFP(Multi Functional Periphearl/Printer)と称される複合機である。
The
また、画像形成装置100は、PC(Personal Computer)等の外部装置とも通信可能であり、外部装置から受信した指示に応じた動作を行うこともできる。なお、実施形態において、画像形成装置100で処理される「画像」には画像データだけでなく、画像データが含まれていないデータ、つまりテキスト情報のみのデータも含むものとする。
The
画像形成装置100は、帯電された感光体表面が選択的に露光されることにより書き込まれた静電潜像に、トナーを付着させ、付着させたトナーを用紙等の記録媒体に転写する、いわゆる電子写真方式の画像形成装置である。
The
画像形成装置100は、図9に示すように、操作パネル10と、起動スイッチ20と、コントローラ3と、読取部4と、エンジン制御部5と、プリンタユニット6と、給紙カセット7A,7Bと、搬送ユニット8と、電源回路1とを有する。
As shown in FIG. 9, the
操作部である操作パネル10は、利用者の操作に応じた各種の入力を受け付けるとともに、各種の情報(例えば受け付けた操作を示す情報、画像形成装置100の動作状況を示す情報、画像形成装置100の設定状態を示す情報など)を表示する。操作パネル10は、一例としてタッチパネル機能を搭載した液晶表示装置(LCD:Liquid Cristal Display)で構成されるが、これに限られるものではない。例えばタッチパネル機能が搭載された有機EL(Electro-Luminescence)表示装置で構成されてもよい。さらに、これに加えて又はこれに代えて、ハードウェアキー等の操作部やランプ等の表示部を設けることもできる。
An
起動スイッチ20は、画像形成装置100の電源がオフの状態でユーザによって押圧されると、画像形成装置100を起動する。また画像形成装置100が起動した状態、つまり電源がオンの状態でユーザによって押下されると、画像形成装置をオフ状態とする。このように起動スイッチ20は、ユーザが押圧することによって画像形成装置100をオン/オフしてもよいがこれに限られず、外部装置から受信した指示に基づき画像形成装置100をオン/オフしてもよい。
Start
コントローラ3は、画像形成装置100を統括的に制御する。一例として操作パネル10が受け付けた操作や情報に応じた動作を、画像形成装置100に実行させる。その他の例として、PC等の外部機器から画像形成装置100が受け付けた指示等を画像形成装置100に実行させる。さらにその他の例として、特定の条件を検知した場合、例えば起動スイッチ20の押下を検知した場合、さらにその他の例として、画像形成装置100に発生した異常を検知した場合等に、あらかじめ決められた動作を画像形成装置100に実行させる。
The
コントローラ3の具体例としては、画像形成装置100を統括的に制御する回路を搭載したコントローラボードである。この回路には、一例としてCPU(Central Processing Unit)やROM(Read Only Memory)、RAM(Randam Access Memory)が搭載されており、CPUが、RAMを作業領域として、ROMやHDD(Hard Disk Drive)に記憶されたプログラムを実行することによって、画像形成装置100を制御する。
A specific example of the
読取部4は、ADF(Auto Document Feeder)41とスキャナ部42とを有する。ADF41は、ADF41上に置かれた原稿を順次し搬送し光学的に読み取り画像データを生成する。スキャナ部42は、透明な原稿台の上に原稿を固定し、固定された原稿を光学的に読み取り画像データを生成する。
The
エンジン制御部5は、読取部4により生成された画像データに基づき、プリンタユニット6や搬送ユニット8を制御する制御信号を生成する。エンジン制御部5の具体例としては、画像データに基づき制御信号を生成するための回路基板である。
The
画像形成部であるプリンタユニット6は、感光体としての感光体ドラム61と、感光体ドラム61の外表面を帯電させる帯電部材62と、読取部4により読み取られた画像データに基づいて、帯電された感光体ドラム61上を露光して、感光体上に静電潜像を書き込む書込みユニット63と、書き込まれた潜像をトナーで現像する現像部材64と、トナー画像を形成する記録媒体を搬送する搬送ベルト65と、記録媒体上のトナーを記録媒体に定着させる定着部66とを有し、記録媒体上にトナー画像を形成する。
The
給紙カセット7A、7Bは画像形成前の記録媒体を収納する。図1においては一例として二つの給紙カセットを有し、それぞれにサイズの異なる記録媒体を収納しているが、一つであっても良いし、三つ以上であってもよい。
給紙搬送部としての搬送ユニット8は、各種ローラを有し、給紙カセット7A、給紙カセット7Bに収納された記録媒体をプリンタユニット6に搬送する。なお、図9における矢印Cは、記録媒体の搬送方向を示している。
A
電源回路1は、入力電圧を所望の出力電圧に変換し、画像形成装置100の各構成部に電力を供給する電源回路である。
The
ここで、コピーモードを例として画像形成装置100での画像形成の流れを説明する。まずユーザが、操作パネル10で機能切替キー等をユーザが操作することにより、画像形成装置100のコピー機能、プリンタ機能、及びファクシミリ機能を順次に切り替えて選択し、各機能を動作させることが可能となる。コピー機能の選択時にはコピーモードとなり、プリンタ機能の選択時にはプリンタモードとなり、ファクシミリ機能選択時にはファクシミリモードとなる。
Here, the flow of image formation in the
コピーモードでは、読取部4により、コピーする各原稿の画像情報が読み取られ、画像データが生成される。
In the copy mode, the image information of each document to be copied is read by the
感光体ドラム61の外周面は、暗中にて帯電部材62により一様に帯電された後、書込みユニット63からの照射光(図1中に点線矢印Aで示す。)により露光され、その結果、感光体ドラム61の外周面上に静電潜像が形成される。なお、矢印Bは感光体ドラム61の回転方向を示している。
The outer peripheral surface of the
現像部材64は、この静電潜像をトナーにより可視像化する。これにより、感光体ドラム61上にトナー画像が形成される。感光体ドラム61上に形成されたトナー画像は、搬送ベルト65上の記録媒体に転写される。そして定着部66が記録媒体上のトナー画像のトナーを一例としてヒータで加熱溶融して、記録媒体にトナー画像を定着し、記録媒体を画像形成装置100から排出する。
The developing
なお、プリンタユニット6がモノクロの電子写真方式によって画像を形成する場合を説明したが、カラーの電子写真方式やインクジェット方式などであってもよく、画像形成方式はこれらに限られない。
Although the case where the
また、上述の操作パネル10は、コントローラ3によって制御されてもよいし、コントローラ3とは別に操作パネル10を制御するための制御回路を7有し、制御されてもよい。その場合、コントローラ3の制御回路と操作パネル10の制御回路は、相互に通信可能に接続され、コントローラ3は操作パネル10を含む画像形成装置100全体を制御する。
Further, the
なお、コントローラ3と、エンジン制御部5と、プリンタユニット6と、給紙カセット7A、7B、搬送ユニット8は画像形成装置100の外装内に設けられているが図1においては内部を透視して示している。
Note that the
このようにして、電源回路1を備える画像形成装置100を構成できる。なお、画像形成装置100は電源回路1aを備えることもできる。
In this manner, the
以上、実施形態を説明したが、本発明は、具体的に開示された上記の実施形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。 Although the embodiments have been described above, the present invention is not limited to the specifically disclosed embodiments described above, and various modifications and changes are possible without departing from the scope of the claims. .
1 電源回路
12 電源IC(制御部の一例)
121 START端子(第1端子の一例)
122 Vcc端子
123 AC端子(第2端子の一例)
2 交流商用電源
100 画像形成装置(電子機器の一例)
101 ドレイン端子
102 ソース端子
103 ゲート端子
C11 電解コンデンサ
T10 トランス
Q10 スイッチング素子
1
121 START terminal (an example of the first terminal)
122 Vcc terminal 123 AC terminal (example of second terminal)
2 AC
101
Claims (9)
前記電解コンデンサにより平滑化された直流電圧が印加されるトランスと、
前記トランスに接続され、オン又はオフを切り替えるスイッチング素子と、
前記スイッチング素子を制御する制御部と、を備え、
前記制御部は、前記交流商用電源が遮断し、且つ前記電解コンデンサの端子間電圧が所定値以下に低下した場合に、前記スイッチング素子のドレイン端子とソース端子間が所定のインピーダンスを持つように前記スイッチング素子のゲート電圧を設定することで、前記電解コンデンサの電荷を放電させる
電源回路。 an electrolytic capacitor for smoothing an AC voltage input from an AC commercial power supply;
a transformer to which a DC voltage smoothed by the electrolytic capacitor is applied;
a switching element connected to the transformer and switched on or off;
A control unit that controls the switching element,
When the AC commercial power supply is interrupted and the voltage between the terminals of the electrolytic capacitor drops below a predetermined value, the control unit controls the switching element so that a predetermined impedance exists between the drain terminal and the source terminal of the switching element. A power supply circuit that discharges the electric charge of the electrolytic capacitor by setting the gate voltage of the switching element .
請求項1に記載の電源回路。 2. The power supply circuit according to claim 1, wherein said control unit is a power supply IC (Integrated Circuit).
請求項1、又は2に記載の電源回路。 The control unit comprises a first terminal for detecting that the voltage across the terminals of the electrolytic capacitor has dropped below the predetermined value, and a second terminal for detecting interruption of the AC commercial power supply. 3. The power supply circuit according to item 1 or 2.
請求項1乃至3のいずれか1項に記載の電源回路。 4. The power supply circuit according to claim 1, wherein said predetermined impedance is an impedance of 10 kΩ to 1 MΩ.
請求項1乃5の何れか1項に記載の電源回路。 6. The controller according to any one of claims 1 to 5 , wherein the control unit performs PWM (Pulse Width Modulation) control on the gate voltage, lowers the gate voltage in an ON state below a predetermined voltage, and makes a PWM control period longer than the predetermined period. 2. The power supply circuit according to item 1.
請求項6に記載の電源回路。 7. The power supply circuit according to claim 6 , wherein said control unit changes said PWM control period according to the voltage between terminals of said electrolytic capacitor.
請求項1乃至7の何れか1項に記載の電源回路。 The control unit connects the positive terminal of the electrolytic capacitor to the power supply voltage input terminal of the control unit when the power supply to the auxiliary winding included in the transformer is interrupted. 8. The power supply circuit according to any one of claims 1 to 7 , wherein the electric charge is discharged.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019239112A JP7318528B2 (en) | 2019-12-27 | 2019-12-27 | Power supply circuit and electronic equipment with power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019239112A JP7318528B2 (en) | 2019-12-27 | 2019-12-27 | Power supply circuit and electronic equipment with power supply circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021108517A JP2021108517A (en) | 2021-07-29 |
JP7318528B2 true JP7318528B2 (en) | 2023-08-01 |
Family
ID=76968310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019239112A Active JP7318528B2 (en) | 2019-12-27 | 2019-12-27 | Power supply circuit and electronic equipment with power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7318528B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7404905B2 (en) * | 2020-02-04 | 2023-12-26 | 富士電機株式会社 | Switching control circuit and power supply circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004194475A (en) | 2002-12-13 | 2004-07-08 | Toyota Motor Corp | Inverter |
JP2011067075A (en) | 2009-09-18 | 2011-03-31 | Sharp Corp | Switching power supply |
JP2014064391A (en) | 2012-09-21 | 2014-04-10 | Sanken Electric Co Ltd | Switching power supply device |
JP2014107933A (en) | 2012-11-27 | 2014-06-09 | Omron Automotive Electronics Co Ltd | Power supply circuit and charging device using the same |
JP2019092289A (en) | 2017-11-14 | 2019-06-13 | コニカミノルタ株式会社 | Power supply device and image forming device |
-
2019
- 2019-12-27 JP JP2019239112A patent/JP7318528B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004194475A (en) | 2002-12-13 | 2004-07-08 | Toyota Motor Corp | Inverter |
JP2011067075A (en) | 2009-09-18 | 2011-03-31 | Sharp Corp | Switching power supply |
JP2014064391A (en) | 2012-09-21 | 2014-04-10 | Sanken Electric Co Ltd | Switching power supply device |
JP2014107933A (en) | 2012-11-27 | 2014-06-09 | Omron Automotive Electronics Co Ltd | Power supply circuit and charging device using the same |
JP2019092289A (en) | 2017-11-14 | 2019-06-13 | コニカミノルタ株式会社 | Power supply device and image forming device |
Also Published As
Publication number | Publication date |
---|---|
JP2021108517A (en) | 2021-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4548532B2 (en) | Power supply device and image forming apparatus provided with the device | |
JP6949567B2 (en) | Image forming device | |
JP2019004541A5 (en) | ||
JP5101996B2 (en) | Switching power supply device and image forming apparatus equipped with the same | |
JP5611568B2 (en) | Power supply circuit and image forming apparatus | |
US20050110898A1 (en) | Power supply for image-forming apparatuses having a power management function | |
JP5540769B2 (en) | Power supply device and image forming apparatus | |
US9749489B2 (en) | Power control device and image forming device | |
JP7318528B2 (en) | Power supply circuit and electronic equipment with power supply circuit | |
JP4225451B2 (en) | Overcurrent protection method, power supply device and image forming apparatus | |
JP5914287B2 (en) | Image forming apparatus and power control method | |
JP6237190B2 (en) | Power supply control apparatus and image forming apparatus using the same | |
JPH0993910A (en) | Image forming apparatus | |
JP2016123246A (en) | Image forming apparatus | |
JP7458843B2 (en) | power converter | |
JP2007325185A (en) | Power supply device and image forming device equipped with its power supply device | |
US10871737B2 (en) | Power supply device and image forming apparatus including the power supply device | |
JP4994721B2 (en) | Image forming apparatus | |
KR20180019326A (en) | Power supply device and image forming apparatus having the same | |
JP6737248B2 (en) | Image forming device | |
JP2011053667A (en) | Image forming apparatus, control method and control program of the same, and computer readable recording medium recording the control program of the image forming apparatus | |
JP2000324820A (en) | Power supply, image-forming device, image-forming system, method for controlling the power supply, power supply control method of the image-forming device, and storage medium | |
JP5207726B2 (en) | Image forming apparatus | |
JP4338429B2 (en) | Zero cross signal output device, image forming device | |
JP7334548B2 (en) | Charging device and charging method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230703 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7318528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |