Nothing Special   »   [go: up one dir, main page]

JP7385690B2 - semiconductor equipment - Google Patents

semiconductor equipment Download PDF

Info

Publication number
JP7385690B2
JP7385690B2 JP2022030694A JP2022030694A JP7385690B2 JP 7385690 B2 JP7385690 B2 JP 7385690B2 JP 2022030694 A JP2022030694 A JP 2022030694A JP 2022030694 A JP2022030694 A JP 2022030694A JP 7385690 B2 JP7385690 B2 JP 7385690B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
sealing resin
main surface
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022030694A
Other languages
Japanese (ja)
Other versions
JP2022066302A (en
Inventor
克浩 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2022030694A priority Critical patent/JP7385690B2/en
Publication of JP2022066302A publication Critical patent/JP2022066302A/en
Application granted granted Critical
Publication of JP7385690B2 publication Critical patent/JP7385690B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.

トランジスタに代表される半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献1には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、複数のリードおよび封止樹脂を備えている。半導体素子は、複数のリードのいずれかに支持されており、複数のリードに導通している。封止樹脂は、複数のリードの一部ずつと半導体素子とを覆っている。複数のリードのうち封止樹脂から露出した部分は、回路基板等に実装される際に用いられる複数の実装部を構成している。複数の実装部は、たとえばはんだによって回路基板に接合される。 Various configurations have been proposed for semiconductor devices including semiconductor elements such as transistors. Patent Document 1 discloses an example of a conventional semiconductor device. The semiconductor device disclosed in this document includes a semiconductor element, a plurality of leads, and a sealing resin. The semiconductor element is supported by one of the plurality of leads and is electrically connected to the plurality of leads. The sealing resin covers each of the plurality of leads and the semiconductor element. The portions of the plurality of leads exposed from the sealing resin constitute a plurality of mounting parts used when mounted on a circuit board or the like. The plurality of mounting parts are joined to the circuit board by, for example, solder.

半導体装置の仕様や使用環境に応じて、複数の実装部と回路基板とを接合するはんだには応力が生じる。この応力によってはんだに亀裂が生じたりはんだが剥離してしまうことは好ましくない。 Depending on the specifications and usage environment of the semiconductor device, stress is generated in the solder that joins the multiple mounting parts and the circuit board. It is undesirable for this stress to cause cracks in the solder or for the solder to peel off.

特開2009-71033号公報JP2009-71033A

本発明は、上記した事情のもとで考え出されたものであって、実装強度を高めることが可能な半導体装置を提供することをその課題とする。 The present invention was conceived under the above-mentioned circumstances, and an object of the present invention is to provide a semiconductor device that can increase mounting strength.

本発明によって提供される半導体装置は、半導体素子と、各々が厚さ方向において互いに反対側を向く主面および裏面を有し且ついずれかの前記主面によって前記半導体素子を支持するとともに前記半導体素子に導通する複数のリードと、前記複数のリードの一部ずつおよび前記半導体素子を覆う封止樹脂と、を備える半導体装置であって、前記複数のリードは、各々が前記裏面が前記封止樹脂から露出した部分であって、前記厚さ方向と直角である第1方向一端側に並べられ且つ前記厚さ方向および前記第1方向と直角である第2方向において最外方に位置する外方裏面実装部と、前記第2方向において前記外方裏面実装部よりも内方に位置する内方裏面実装部と、を有しており、前記外方裏面実装部の面積は、前記内方裏面実装部の面積よりも大であることを特徴としている。 A semiconductor device provided by the present invention has a semiconductor element, a main surface and a back surface facing opposite to each other in the thickness direction, supports the semiconductor element by one of the main surfaces, and supports the semiconductor element. A semiconductor device comprising a plurality of leads that are electrically connected to each other, and a sealing resin that covers each of the plurality of leads and the semiconductor element, wherein each of the plurality of leads has a back surface that is connected to the sealing resin. an outer portion that is exposed from the outside, is arranged on one end side in a first direction perpendicular to the thickness direction, and is located at the outermost side in the thickness direction and a second direction perpendicular to the first direction; and an inner back mounting portion located inward of the outer back mounting portion in the second direction, and the area of the outer back mounting portion is larger than the inner back mounting portion. It is characterized by being larger than the area of the mounting part.

本発明の好ましい実施の形態においては、前記内方裏面実装部の面積を1とした場合の前記外方裏面実装部の面積比は、1.7~2.5である。 In a preferred embodiment of the present invention, the area ratio of the outer back mounting portion to the area of the inner back mounting portion is 1.7 to 2.5.

本発明の好ましい実施の形態においては、前記内方裏面実装部の前記第2方向寸法を1とした場合の前記外方裏面実装部の寸法比は、1.7~2.5である。 In a preferred embodiment of the present invention, when the dimension in the second direction of the inner back mounting portion is 1, a dimension ratio of the outer back mounting portion is 1.7 to 2.5.

本発明の好ましい実施の形態においては、前記面積比を1とした場合の前記寸法比の比は、0.68~1.47である。 In a preferred embodiment of the present invention, the ratio of the dimension ratios when the area ratio is 1 is 0.68 to 1.47.

本発明の好ましい実施の形態においては、前記複数のリードは、前記第2方向両側に位置する一対の前記外方裏面実装部を有する。 In a preferred embodiment of the present invention, the plurality of leads have a pair of outer back mounting portions located on both sides in the second direction.

本発明の好ましい実施の形態においては、前記複数のリードは、各々が前記外方裏面実装部を有する第1リードおよび第2リードを含む。 In a preferred embodiment of the present invention, the plurality of leads include a first lead and a second lead each having the outer back surface mounting portion.

本発明の好ましい実施の形態においては、前記第2リードは、前記内方裏面実装部を含む。 In a preferred embodiment of the present invention, the second lead includes the inner back surface mounting portion.

本発明の好ましい実施の形態においては、前記第1リードは、前記厚さ方向視において前記第1方向外方を向く第1先端面と、当該第1先端面よりも前記第1方向内方に凹む第1凹端面と、を有する。 In a preferred embodiment of the present invention, the first lead has a first tip surface facing outward in the first direction when viewed in the thickness direction, and a first tip surface facing inward in the first direction from the first tip surface. It has a recessed first concave end surface.

本発明の好ましい実施の形態においては、前記第1リードは、前記第1先端面および前記第1凹端面を有する第1端子部を有しており、前記裏面のうち前記第1端子部に属する部分が、前記外方裏面実装部を構成している。 In a preferred embodiment of the present invention, the first lead has a first terminal portion having the first tip surface and the first concave end surface, and the back surface belongs to the first terminal portion. portion constitutes the outer back surface mounting portion.

本発明の好ましい実施の形態においては、前記外方裏面実装部は、前記第1先端面との境界端縁である第1先端縁と、前記第1凹端面との境界端縁である第2凹端縁と、を有する。 In a preferred embodiment of the present invention, the outer back mounting portion has a first tip edge that is a boundary edge with the first tip surface, and a second tip edge that is a boundary edge with the first concave end surface. and a concave edge.

本発明の好ましい実施の形態においては、前記第1リードの前記主面に設けられた第1主面めっき層、前記第1リードの前記裏面に設けられた第1裏面めっき層および前記第1リードの前記第1凹端面を覆い且つ前記第1先端面を露出させる第1側面めっき層を備える。 In a preferred embodiment of the present invention, a first main surface plating layer provided on the main surface of the first lead, a first back plating layer provided on the back surface of the first lead, and a first lead plating layer provided on the back surface of the first lead. a first side plating layer that covers the first concave end surface and exposes the first end surface.

本発明の好ましい実施の形態においては、前記第1裏面めっき層と前記第1側面めっき層とは、同一の材質からなり且つ互いに繋がっている。 In a preferred embodiment of the present invention, the first back surface plating layer and the first side surface plating layer are made of the same material and are connected to each other.

本発明の好ましい実施の形態においては、前記第1主面めっき層と前記第1裏面めっき層および前記第1側面めっき層とは、互いに異なる材質からなる。 In a preferred embodiment of the present invention, the first main surface plating layer, the first back surface plating layer, and the first side surface plating layer are made of different materials.

本発明の好ましい実施の形態においては、前記第1リードは、前記第1端子部に対して前記厚さ方向において前記主面が向く側に位置する第1ワイヤボンディング部と、前記第1ワイヤボンディング部および前記第1端子部を繋ぐ第1屈曲部と、を有する。 In a preferred embodiment of the present invention, the first lead includes a first wire bonding portion located on a side facing the main surface in the thickness direction with respect to the first terminal portion; and a first bent part connecting the first terminal part and the first terminal part.

本発明の好ましい実施の形態においては、前記第1リードは、前記厚さ方向に貫通し且つ前記厚さ方向視において前記第1屈曲部と重なる第1貫通孔を有する。 In a preferred embodiment of the present invention, the first lead has a first through hole that penetrates in the thickness direction and overlaps the first bent portion when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第1貫通孔は、前記厚さ方向視において前記第1端子部および前記第1ワイヤボンディング部と重なる。 In a preferred embodiment of the present invention, the first through hole overlaps the first terminal portion and the first wire bonding portion when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第1リードは、前記厚さ方向視において前記第2方向における外方から内方に凹む第1凹端側面を有する。 In a preferred embodiment of the present invention, the first lead has a first concave end side surface that is concave from the outside to the inside in the second direction when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第1凹端側面は、前記厚さ方向視において前記第1屈曲部および前記第1ワイヤボンディング部と重なる。 In a preferred embodiment of the present invention, the first concave end side surface overlaps the first bent portion and the first wire bonding portion when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第2リードは、前記厚さ方向視において前記第1方向外方を向く第2先端面と、当該第2先端面よりも前記第1方向内方に凹む第2凹端面と、を有する。 In a preferred embodiment of the present invention, the second lead has a second tip surface facing outward in the first direction when viewed in the thickness direction, and a second tip surface facing inward in the first direction from the second tip surface. and a second concave end surface.

本発明の好ましい実施の形態においては、前記第2リードは、前記第2先端面および前記第2凹端面を有する第2外方端子部を有しており、前記裏面のうち前記第2外方端子部に属する部分が、前記外方裏面実装部を構成している。 In a preferred embodiment of the present invention, the second lead has a second outer terminal portion having the second tip end surface and the second concave end surface, and the second outer terminal portion includes the second outer terminal portion of the back surface. The portion belonging to the terminal portion constitutes the outer back surface mounting portion.

本発明の好ましい実施の形態においては、前記外方裏面実装部は、前記第2先端面との境界端縁である第2先端縁と、前記第2凹端面との境界端縁である第2凹端縁と、を有する。 In a preferred embodiment of the present invention, the outer back mounting portion has a second tip edge that is a boundary edge with the second tip surface and a second tip edge that is a boundary edge with the second concave end surface. and a concave edge.

本発明の好ましい実施の形態においては、前記第2リードの前記主面に設けられた第2主面めっき層、前記第2リードの前記裏面に設けられた第2裏面めっき層および前記第2リードの前記第2凹端面を覆い且つ前記第2先端面を露出させる第2側面めっき層を備える。 In a preferred embodiment of the present invention, a second main surface plating layer provided on the main surface of the second lead, a second back plating layer provided on the back surface of the second lead, and a second main surface plating layer provided on the back surface of the second lead. a second side plating layer that covers the second concave end surface and exposes the second tip end surface.

本発明の好ましい実施の形態においては、前記第2裏面めっき層と前記第2側面めっき層とは、同一の材質からなり且つ互いに繋がっている。 In a preferred embodiment of the present invention, the second back surface plating layer and the second side surface plating layer are made of the same material and are connected to each other.

本発明の好ましい実施の形態においては、前記第2主面めっき層と前記第2裏面めっき層および前記第2側面めっき層とは、互いに異なる材質からなる。 In a preferred embodiment of the present invention, the second main surface plating layer, the second back surface plating layer, and the second side surface plating layer are made of different materials.

本発明の好ましい実施の形態においては、前記第2リードは、前記第2外方端子部に対して前記厚さ方向において前記裏面が向く側に位置する第2ワイヤボンディング部と、前記第2ワイヤボンディング部および前記第2外方端子部を繋ぐ第2屈曲部と、を有する。 In a preferred embodiment of the present invention, the second lead includes a second wire bonding portion located on a side facing the back surface in the thickness direction with respect to the second outer terminal portion; It has a second bent part that connects the bonding part and the second outer terminal part.

本発明の好ましい実施の形態においては、前記第2リードは、前記厚さ方向に貫通し且つ前記厚さ方向視において前記第2屈曲部と重なる第2貫通孔を有する。 In a preferred embodiment of the present invention, the second lead has a second through hole that penetrates in the thickness direction and overlaps with the second bent portion when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第2貫通孔は、前記厚さ方向視において前記第2外方端子部および前記第2ワイヤボンディング部と重なる。 In a preferred embodiment of the present invention, the second through hole overlaps the second outer terminal portion and the second wire bonding portion when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第2リードは、前記厚さ方向視において前記第2方向における外方から内方に凹む第2凹端側面を有する。 In a preferred embodiment of the present invention, the second lead has a second concave end side surface that is concave from the outside to the inside in the second direction when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第2凹端側面は、前記厚さ方向視において前記第2屈曲部および前記第2ワイヤボンディング部と重なる。 In a preferred embodiment of the present invention, the second concave end side surface overlaps the second bent portion and the second wire bonding portion when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第2リードは、前記第2外方端子部に対して前記第2方向内方に位置する第2内方端子部を有しており、前記裏面のうち前記第2内方端子部に属する部分が、前記内方裏面実装部を構成している。 In a preferred embodiment of the present invention, the second lead has a second inner terminal portion located inward in the second direction with respect to the second outer terminal portion, and Of these, the portion belonging to the second inner terminal portion constitutes the inner back surface mounting portion.

本発明の好ましい実施の形態においては、前記複数のリードは、前記第1リードおよび前記第2リードに対して前記第1方向に離間配置され且つ前記半導体素子が搭載された素子ボンディング部を有する第3リードを含み、前記第3リードは、前記裏面のうち前記封止樹脂から露出した部分からなる素子側裏面実装部を有する。 In a preferred embodiment of the present invention, the plurality of leads are spaced apart from each other in the first direction with respect to the first lead and the second lead, and have an element bonding portion on which the semiconductor element is mounted. 3 leads, and the third lead has an element-side back surface mounting portion consisting of a portion of the back surface exposed from the sealing resin.

本発明の好ましい実施の形態においては、前記第3リードは、各々が前記素子ボンディング部から前記第1方向に延出し且つ前記第2方向に配列された複数の端子状延出部を有する。 In a preferred embodiment of the present invention, the third lead has a plurality of terminal-like extensions each extending from the element bonding portion in the first direction and arranged in the second direction.

本発明の好ましい実施の形態においては、前記第3リードは、前記素子ボンディング部から前記第2方向に延出する側方延出部を有する。 In a preferred embodiment of the present invention, the third lead has a lateral extending portion extending from the element bonding portion in the second direction.

本発明の好ましい実施の形態においては、前記第3リードは、前記厚さ方向視における端部において前記裏面から厚さ方向に凹む裏面側凹部を有する。 In a preferred embodiment of the present invention, the third lead has a backside recess that is recessed in the thickness direction from the backside at the end when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第3リードは、前記裏面側凹部に対して前記厚さ方向における前記主面側に繋がり且つ前記厚さ方向視において外方に突出する庇部を有する。 In a preferred embodiment of the present invention, the third lead has an eaves portion that connects to the main surface side in the thickness direction with respect to the back side recess and projects outward when viewed in the thickness direction. .

本発明の好ましい実施の形態においては、前記第3リードは、前記主面と前記庇部との間に介在し且つ前記庇部よりも前記厚さ方向視において内方に位置する主面側中間端面を有する。 In a preferred embodiment of the present invention, the third lead is interposed between the main surface and the eave part and located inwardly than the eave part when viewed in the thickness direction. It has an end surface.

本発明の好ましい実施の形態においては、前記主面側中間端面は、前記厚さ方向視において前記裏面側凹部と重なる。 In a preferred embodiment of the present invention, the intermediate end surface on the main surface side overlaps with the recess on the back surface side when viewed in the thickness direction.

本発明の好ましい実施の形態においては、前記第3リードは、前記厚さ方向視において前記半導体素子を避けた位置に設けられ且つ前記主面から前記厚さ方向に凹む主面側凹部を有する。 In a preferred embodiment of the present invention, the third lead has a main surface side recess that is provided at a position away from the semiconductor element when viewed in the thickness direction and that is recessed from the main surface in the thickness direction.

本発明の好ましい実施の形態においては、前記半導体素子は、素子本体と、当該素子本体の前記主面が向く側に設けられた第1電極および第2電極と、前記素子本体の前記裏面が向く側に設けられた第3電極と、を有する。 In a preferred embodiment of the present invention, the semiconductor element includes an element body, a first electrode and a second electrode provided on a side facing the main surface of the element body, and a first electrode and a second electrode provided on a side facing the main surface of the element body; and a third electrode provided on the side.

本発明の好ましい実施の形態においては、前記第1電極と前記第1リードの前記第1ワイヤボンディング部とに接続された第1ワイヤと、前記第2電極と前記第2リードの前記第2ワイヤボンディング部とに接続された第2ワイヤと、を備える。 In a preferred embodiment of the present invention, a first wire connected to the first electrode and the first wire bonding part of the first lead, and a first wire connected to the second electrode and the second wire bonding part of the second lead. a second wire connected to the bonding portion.

本発明の好ましい実施の形態においては、前記第3電極は、前記第3リードの前記素子ボンディング部に導電性接合材によって接合されている。 In a preferred embodiment of the present invention, the third electrode is bonded to the element bonding portion of the third lead using a conductive bonding material.

本発明の好ましい実施の形態においては、前記第1電極は、ゲート電極であり、前記第2電極は、ソース電極であり、前記第3電極は、ドレイン電極である。 In a preferred embodiment of the present invention, the first electrode is a gate electrode, the second electrode is a source electrode, and the third electrode is a drain electrode.

本発明によれば、前記外方裏面実装部は、前記第2方向において最外方に位置している。前記外方裏面実装部の面積は、前記第2方向内方に位置する前記内方裏面実装部よりも大である。発明者らの研究によると、回路基板等にはんだによって実装した前記半導体装置を低温状態と高温状態とに交互に晒す耐久試験を行った場合、前記第2方向最外方に位置するはんだにより大きな応力が生じることが判明した。前記半導体装置によれば、最外方に位置する前記外方裏面実装部の面積が相対的に大であることにより、応力によって亀裂等が生じることを抑制することが可能である。したがって、前記半導体装置の実装強度を高めることができる。 According to the present invention, the outer back surface mounting section is located at the outermost position in the second direction. The area of the outer back mounting portion is larger than the inner back mounting portion located inward in the second direction. According to the inventors' research, when a durability test was conducted in which the semiconductor device mounted on a circuit board or the like by solder was exposed alternately to a low temperature state and a high temperature state, the solder located at the outermost position in the second direction had a larger It was found that stress occurs. According to the semiconductor device, since the area of the outer back mounting portion located at the outermost side is relatively large, it is possible to suppress the occurrence of cracks or the like due to stress. Therefore, the mounting strength of the semiconductor device can be increased.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

本発明の第1実施形態に基づく半導体装置を示す平面図である。FIG. 1 is a plan view showing a semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態に基づく半導体装置を示す底面図である。FIG. 1 is a bottom view showing a semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態に基づく半導体装置を示す要部平面図である。FIG. 1 is a plan view of essential parts of a semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態に基づく半導体装置を示す要部拡大平面図である。FIG. 1 is an enlarged plan view of a main part of a semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態に基づく半導体装置を示す要部拡大平面図である。FIG. 1 is an enlarged plan view of a main part of a semiconductor device according to a first embodiment of the present invention. 図3のVI-VI線に沿う断面図である。4 is a cross-sectional view taken along line VI-VI in FIG. 3. FIG. 図3のVI-VI線に沿う要部拡大断面図である。FIG. 4 is an enlarged cross-sectional view of a main part taken along line VI-VI in FIG. 3; 図3のVIII-VIII線に沿う断面図である。4 is a cross-sectional view taken along line VIII-VIII in FIG. 3. FIG. 図3のVIII-VIII線に沿う要部拡大断面図である。FIG. 4 is an enlarged cross-sectional view of a main part taken along line VIII-VIII in FIG. 3; 図3のX-X線に沿う断面図である。4 is a sectional view taken along line XX in FIG. 3. FIG. 図3のX-X線に沿う要部拡大断面図である。FIG. 4 is an enlarged sectional view of a main part taken along the line XX in FIG. 3; 図3のXII-XII線に沿う要部拡大断面図である。FIG. 4 is an enlarged sectional view of a main part taken along the line XII-XII in FIG. 3. FIG. 図3のXIII-XIII線に沿う断面図である。4 is a sectional view taken along line XIII-XIII in FIG. 3. FIG. 本発明の第1実施形態に基づく半導体装置の製造における一工程を示す要部平面図である。1 is a plan view of a main part showing one step in manufacturing a semiconductor device according to a first embodiment of the present invention. FIG. 本発明の第1実施形態に基づく半導体装置の製造における一工程を示す要部平面図である。1 is a plan view of a main part showing one step in manufacturing a semiconductor device according to a first embodiment of the present invention. FIG. 本発明の第1実施形態に基づく半導体装置と比較例の半導体装置との亀裂進展試験結果を示すグラフである。5 is a graph showing crack growth test results for a semiconductor device based on the first embodiment of the present invention and a semiconductor device of a comparative example. 本発明の第1実施形態に基づく半導体装置の変形例を示す要部拡大平面図である。FIG. 7 is an enlarged plan view of a main part showing a modification of the semiconductor device based on the first embodiment of the present invention. 本発明の第1実施形態に基づく半導体装置の他の変形例を示す要部拡大平面図である。FIG. 7 is an enlarged plan view of main parts showing another modification of the semiconductor device based on the first embodiment of the present invention.

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.

図1~図13は、本発明の第1実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、複数のリード1,2,3、半導体素子4および封止樹脂6を備えている。 1 to 13 show a semiconductor device based on a first embodiment of the present invention. The semiconductor device A1 of this embodiment includes a plurality of leads 1, 2, 3, a semiconductor element 4, and a sealing resin 6.

図1は、半導体装置A1を示す平面図である。図2は、半導体装置A1を示す底面図である。図3は、半導体装置A1を示す要部平面図である。図4は、半導体装置A1を示す要部拡大平面図である。図5は、半導体装置A1を示す要部拡大平面図である。図6は、図3のVI-VI線に沿う断面図である。図7は、図3のVI-VI線に沿う要部拡大断面図である。図8は、図3のVIII-VIII線に沿う断面図である。図9は、図3のVIII-VIII線に沿う要部拡大断面図である。図10は、図3のX-X線に沿う断面図である。図11は、図3のX-X線に沿う要部拡大断面図である。図12は、図3のXII-XII線に沿う要部拡大断面図である。図13は、図3のXIII-XIII線に沿う断面図である。y方向は、本発明の第1方向であり、x方向は、本発明の第2方向であり、z方向は、本発明の厚さ方向である。 FIG. 1 is a plan view showing the semiconductor device A1. FIG. 2 is a bottom view showing the semiconductor device A1. FIG. 3 is a plan view of essential parts of the semiconductor device A1. FIG. 4 is an enlarged plan view of the main parts of the semiconductor device A1. FIG. 5 is an enlarged plan view of essential parts of the semiconductor device A1. FIG. 6 is a cross-sectional view taken along line VI-VI in FIG. FIG. 7 is an enlarged sectional view of a main part taken along line VI-VI in FIG. 3. FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. 3. FIG. 9 is an enlarged sectional view of a main part taken along line VIII-VIII in FIG. FIG. 10 is a sectional view taken along line XX in FIG. 3. FIG. 11 is an enlarged sectional view of a main part taken along line XX in FIG. 3. FIG. 12 is an enlarged sectional view of a main part taken along line XII-XII in FIG. 3. FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG. The y direction is the first direction of the invention, the x direction is the second direction of the invention, and the z direction is the thickness direction of the invention.

半導体装置A1の大きさは特に限定されず、本実施形態においては、たとえばx方向寸法が2.6~3.6mm、y方向寸法が2.6mm~3.6mm、z方向寸法が0.7mm~1.0mmである。 The size of the semiconductor device A1 is not particularly limited, and in this embodiment, for example, the dimension in the x direction is 2.6 to 3.6 mm, the dimension in the y direction is 2.6 mm to 3.6 mm, and the dimension in the z direction is 0.7 mm. ~1.0mm.

複数のリード1,2,3は、半導体素子4を支持するとともに、半導体素子4と導通している。以降の説明においては、第1リード1、第2リード2および第3リード3と称する。第1リード1、第2リード2および第3リード3は、たとえば、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されている。第1リード1、第2リード2および第3リード3は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。第1リード1、第2リード2および第3リード3の厚さは、たとえば0.1mm~0.3mmであり、本実施形態においては0.2mm程度である。 The plurality of leads 1, 2, and 3 support the semiconductor element 4 and are electrically connected to the semiconductor element 4. In the following description, they will be referred to as a first lead 1, a second lead 2, and a third lead 3. The first lead 1, second lead 2, and third lead 3 are formed, for example, by punching or bending a metal plate. The first lead 1, the second lead 2, and the third lead 3 are made of metal, preferably Cu or Ni, or an alloy thereof, a 42 alloy, or the like. The thickness of the first lead 1, second lead 2, and third lead 3 is, for example, 0.1 mm to 0.3 mm, and in this embodiment is about 0.2 mm.

図3に示すように、第1リード1および第2リード2は、x方向に並べられている。第3リード3は、第1リード1および第2リード2に対して、y方向に離間して配置されている。z方向視寸法は、第3リード3が最大であり、第1リード1が最小である。 As shown in FIG. 3, the first lead 1 and the second lead 2 are arranged in the x direction. The third lead 3 is spaced apart from the first lead 1 and the second lead 2 in the y direction. The third lead 3 has the largest dimension in the z direction, and the first lead 1 has the smallest dimension.

図6および図7に示すように、第1リード1は、主面101および裏面102を有する。主面101および裏面102は、z方向において互いに反対側を向いている。図4、図6および図7に示すように、第1リード1は、第1ワイヤボンディング部111、第1端子部112および第1屈曲部115を有する。第1ワイヤボンディング部111は、第1端子部112に対してz方向において主面101が向く側に位置している。また、第1ワイヤボンディング部111は、第1端子部112に対してy方向内方に位置している。本実施形態においては、第1ワイヤボンディング部111と第1端子部112とのz方向位置の差は、0.15mm程度である。第1屈曲部115は、第1ワイヤボンディング部111と第1端子部112とを繋いでおり、x方向視において屈曲形状である。 As shown in FIGS. 6 and 7, the first lead 1 has a main surface 101 and a back surface 102. As shown in FIG. The main surface 101 and the back surface 102 face opposite to each other in the z direction. As shown in FIGS. 4, 6, and 7, the first lead 1 has a first wire bonding part 111, a first terminal part 112, and a first bent part 115. The first wire bonding part 111 is located on the side where the main surface 101 faces in the z direction with respect to the first terminal part 112. Further, the first wire bonding section 111 is located inward in the y direction with respect to the first terminal section 112. In this embodiment, the difference in z-direction position between the first wire bonding part 111 and the first terminal part 112 is about 0.15 mm. The first bent portion 115 connects the first wire bonding portion 111 and the first terminal portion 112, and has a bent shape when viewed in the x direction.

第1端子部112は、2つの第1先端面121および1つの第1凹端面122を有する。第1先端面121は、y方向外方を向く面である。第1凹端面122は、第1先端面121に対して、z方向視においてy方向内方に凹んだ面である。第1凹端面122は、x方向において2つの第1先端面121に挟まれている。 The first terminal portion 112 has two first end surfaces 121 and one first concave end surface 122. The first tip surface 121 is a surface facing outward in the y direction. The first concave end surface 122 is a surface that is recessed inward in the y direction when viewed in the z direction with respect to the first tip surface 121 . The first concave end surface 122 is sandwiched between the two first end surfaces 121 in the x direction.

図2に示すように、裏面102のうち第1端子部112に属する部分は、外方裏面実装部150を構成している。図7に示すように、外方裏面実装部150は、封止樹脂6から露出しており、半導体装置A1を回路基板91に実装する際に、はんだ92によって接合される部位である。外方裏面実装部150は、第1先端面121との境界端縁である先端縁151と、第1凹端面122との境界端縁である凹端縁152と、を有する。 As shown in FIG. 2, a portion of the back surface 102 that belongs to the first terminal section 112 constitutes an outer back mounting section 150. As shown in FIG. 7, the outer back mounting portion 150 is exposed from the sealing resin 6 and is a portion that is bonded with solder 92 when the semiconductor device A1 is mounted on the circuit board 91. The outer back mounting portion 150 has a tip edge 151 that is a boundary edge with the first tip surface 121 and a concave edge 152 that is a boundary edge with the first concave end surface 122 .

図4、図6および図7に示すように、第1リード1は、第1凹端側面123および第1貫通孔130を有する。第1凹端側面123は、z方向視においてx方向外方から内方に凹んでいる。第1凹端側面123は、z方向視において、第1ワイヤボンディング部111および第1屈曲部115と重なっている。第1貫通孔130は、第1リード1をz方向に貫通している。z方向視において第1貫通孔130は、第1屈曲部115と重なっている。また、第1貫通孔130は、z方向視において第1ワイヤボンディング部111および第1端子部112と重なっている。 As shown in FIGS. 4, 6, and 7, the first lead 1 has a first concave side surface 123 and a first through hole 130. The first concave end side surface 123 is concave inward from the outside in the x direction when viewed in the z direction. The first concave end side surface 123 overlaps with the first wire bonding portion 111 and the first bent portion 115 when viewed in the z direction. The first through hole 130 penetrates the first lead 1 in the z direction. The first through hole 130 overlaps with the first bent portion 115 when viewed in the z direction. Further, the first through hole 130 overlaps with the first wire bonding part 111 and the first terminal part 112 when viewed in the z direction.

主面101の一部は、第1主面めっき層191によって覆われている。第1主面めっき層191は、たとえばAgめっき層からなる。本実施形態においては、主面101のうち第1ワイヤボンディング部111および第1屈曲部115に属する部分が、第1主面めっき層191によって覆われている。 A portion of the main surface 101 is covered with a first main surface plating layer 191. The first main surface plating layer 191 is made of, for example, an Ag plating layer. In this embodiment, portions of the main surface 101 that belong to the first wire bonding section 111 and the first bent section 115 are covered with the first main surface plating layer 191.

裏面102は、第1裏面めっき層192によって覆われている。第1凹端面122は、第1側面めっき層193によって覆われている。また、第1側面めっき層193は、2つの第1先端面121を露出させている。第1裏面めっき層192と第1側面めっき層193とは、同一の材質からなり且つ互いに繋がっている。第1主面めっき層191と第1裏面めっき層192および第1側面めっき層193とは、互いに異なる材質からなる。第1裏面めっき層192および第1側面めっき層193は、たとえばSnめっき層からなる。 The back surface 102 is covered with a first back plating layer 192. The first concave end surface 122 is covered with a first side plating layer 193. Further, the first side plating layer 193 exposes the two first end surfaces 121. The first back surface plating layer 192 and the first side surface plating layer 193 are made of the same material and are connected to each other. The first main surface plating layer 191, the first back surface plating layer 192, and the first side surface plating layer 193 are made of different materials. The first back surface plating layer 192 and the first side surface plating layer 193 are made of, for example, a Sn plating layer.

図8、図9および図12に示すように、第2リード2は、主面201および裏面202を有する。主面201および裏面202は、z方向において互いに反対側を向いている。図5、図8、図9および図12に示すように、第2リード2は、第2ワイヤボンディング部211、第2外方端子部212、2つの第2内方端子部213および3つの第2屈曲部215を有する。第2ワイヤボンディング部211は、第2外方端子部212および2つの第2内方端子部213に対してz方向において主面201が向く側に位置している。また、第2ワイヤボンディング部211は、第2外方端子部212および2つの第2内方端子部213に対してy方向内方に位置している。本実施形態においては、第2ワイヤボンディング部211と第2外方端子部212および2つの第2内方端子部213とのz方向位置の差は、0.15mm程度である。3つの第2屈曲部215は、第2ワイヤボンディング部211と第2外方端子部212および2つの第2内方端子部213とを各別に繋いでおり、x方向視において屈曲形状である。第2外方端子部212は、x方向において最外方に位置する。2つの第2内方端子部213は、第2外方端子部212に対してx方向内方に位置しており、x方向に並んでいる。また、2つの第2内方端子部213は、x方向において第1端子部112と第2外方端子部212とに挟まれている。 As shown in FIGS. 8, 9, and 12, the second lead 2 has a main surface 201 and a back surface 202. The main surface 201 and the back surface 202 face opposite to each other in the z direction. As shown in FIGS. 5, 8, 9, and 12, the second lead 2 includes a second wire bonding part 211, a second outer terminal part 212, two second inner terminal parts 213, and a third It has two bent parts 215. The second wire bonding part 211 is located on the side where the main surface 201 faces in the z direction with respect to the second outer terminal part 212 and the two second inner terminal parts 213. Further, the second wire bonding section 211 is located inward in the y direction with respect to the second outer terminal section 212 and the two second inner terminal sections 213. In this embodiment, the difference in z-direction position between the second wire bonding part 211, the second outer terminal part 212, and the two second inner terminal parts 213 is about 0.15 mm. The three second bent portions 215 individually connect the second wire bonding portion 211, the second outer terminal portion 212, and the two second inner terminal portions 213, and have a bent shape when viewed in the x direction. The second outer terminal portion 212 is located at the outermost position in the x direction. The two second inner terminal portions 213 are located inward in the x direction with respect to the second outer terminal portion 212 and are lined up in the x direction. Further, the two second inner terminal portions 213 are sandwiched between the first terminal portion 112 and the second outer terminal portion 212 in the x direction.

第2外方端子部212は、2つの第2先端面221および1つの第2凹端面222を有する。第2先端面221は、y方向外方を向く面である。第2凹端面222は、第2先端面221に対して、z方向視においてy方向内方に凹んだ面である。第2凹端面222は、x方向において2つの第2先端面221に挟まれている。 The second outer terminal portion 212 has two second end surfaces 221 and one second concave end surface 222 . The second tip surface 221 is a surface facing outward in the y direction. The second concave end surface 222 is a surface that is recessed inward in the y direction when viewed in the z direction with respect to the second tip surface 221 . The second concave end surface 222 is sandwiched between the two second end surfaces 221 in the x direction.

図2に示すように、裏面102のうち第2外方端子部212に属する部分は、外方裏面実装部250を構成している。外方裏面実装部250は、封止樹脂6から露出しており、図9に示すように、半導体装置A1を回路基板91に実装する際に、はんだ92によって接合される部位である。外方裏面実装部250は、第2先端面221との境界端縁である第2先端縁251と、第2凹端面222との境界端縁である第2凹端縁252と、を有する。 As shown in FIG. 2, a portion of the back surface 102 that belongs to the second outer terminal section 212 constitutes an outer back mounting section 250. The outer back mounting portion 250 is exposed from the sealing resin 6, and is a portion that is bonded with solder 92 when the semiconductor device A1 is mounted on the circuit board 91, as shown in FIG. The outer back mounting portion 250 has a second tip edge 251 that is a boundary edge with the second tip surface 221 and a second concave edge 252 that is a boundary edge with the second concave end surface 222 .

図2に示すように、裏面102のうち2つの第2内方端子部213に属する部分は、2つの内方裏面実装部260を構成している。内方裏面実装部260は、封止樹脂6から露出しており、半導体装置A1を回路基板91に実装する際に、はんだ92によって接合される部位である。 As shown in FIG. 2, portions of the back surface 102 that belong to the two second inner terminal sections 213 constitute two inner back surface mounting sections 260. The inner back mounting portion 260 is exposed from the sealing resin 6 and is a portion that is bonded with solder 92 when the semiconductor device A1 is mounted on the circuit board 91.

図5、図8、図9および図12に示すように、第2リード2は、第2凹端側面223および第2貫通孔230を有する。第2凹端側面223は、z方向視においてx方向外方から内方に凹んでいる。第2凹端側面223は、z方向視において、第2ワイヤボンディング部211および第2屈曲部215と重なっている。第2貫通孔230は、第2リード2をz方向に貫通している。z方向視において第2貫通孔230は、第2屈曲部215と重なっている。また、第2貫通孔230は、z方向視において第2ワイヤボンディング部211および第2外方端子部212と重なっている。 As shown in FIGS. 5, 8, 9, and 12, the second lead 2 has a second concave side surface 223 and a second through hole 230. The second concave end side surface 223 is concave inward from the outside in the x direction when viewed in the z direction. The second concave end side surface 223 overlaps with the second wire bonding part 211 and the second bent part 215 when viewed in the z direction. The second through hole 230 penetrates the second lead 2 in the z direction. The second through hole 230 overlaps with the second bent portion 215 when viewed in the z direction. Moreover, the second through hole 230 overlaps with the second wire bonding part 211 and the second outer terminal part 212 when viewed in the z direction.

図3に示すように、主面201の一部は、第2主面めっき層291によって覆われている。第2主面めっき層291は、たとえばAgめっき層からなる。本実施形態においては、主面201のうち第2ワイヤボンディング部211および第2屈曲部215に属する部分が、第2主面めっき層291によって覆われている。 As shown in FIG. 3, a portion of the main surface 201 is covered with a second main surface plating layer 291. The second main surface plating layer 291 is made of, for example, an Ag plating layer. In this embodiment, portions of the main surface 201 that belong to the second wire bonding section 211 and the second bending section 215 are covered with the second main surface plating layer 291.

図8、図9および図12に示すように、裏面202は、第2裏面めっき層292によって覆われている。第2凹端面222は、第2側面めっき層293によって覆われている。また、第2側面めっき層293は、2つの第2先端面221を露出させている。また、第2側面めっき層293は、内方裏面実装部260の先端面を露出させている。第2裏面めっき層292と第2側面めっき層293とは、同一の材質からなり且つ互いに繋がっている。第2主面めっき層291と第2裏面めっき層292および第2側面めっき層293とは、互いに異なる材質からなる。第2裏面めっき層292および第2側面めっき層293は、たとえばSnめっき層からなる。 As shown in FIGS. 8, 9, and 12, the back surface 202 is covered with a second back plating layer 292. The second concave end surface 222 is covered with a second side plating layer 293. Further, the second side plating layer 293 exposes the two second end surfaces 221. Further, the second side surface plating layer 293 exposes the end surface of the inner back surface mounting section 260. The second back surface plating layer 292 and the second side surface plating layer 293 are made of the same material and are connected to each other. The second main surface plating layer 291, the second back surface plating layer 292, and the second side surface plating layer 293 are made of different materials. The second back surface plating layer 292 and the second side surface plating layer 293 are made of, for example, a Sn plating layer.

図2に示すように、外方裏面実装部150および外方裏面実装部250が、x方向両側において最外方に配置されており、2つの内方裏面実装部260が、外方裏面実装部150および外方裏面実装部250の間に配置されている。 As shown in FIG. 2, the outer back mounting portion 150 and the outer back mounting portion 250 are arranged at the outermost position on both sides in the x direction, and the two inner back mounting portions 260 are arranged in the outer back mounting portion. 150 and the outer back mounting section 250.

外方裏面実装部150、外方裏面実装部250および内方裏面実装部260の寸法および面積の一例を以下に挙げる。 Examples of dimensions and areas of the outer back mounting section 150, the outer back mounting section 250, and the inner back mounting section 260 are listed below.

図2に示す外方裏面実装部150と外方裏面実装部250のx方向の寸法L1が0.7mm程度、内方裏面実装部260のx方向の寸法L2が0.3mm程度である。外方裏面実装部150および内方裏面実装部260の間隔と250および260の間隔とは同じ大きさであり、この寸法S1は、0.27mmである。また、2つの内方裏面実装部260の間隔である寸法S2は、0.27mmであり、寸法S1と等しい。寸法L2を1とした場合の寸法L2の寸法比R2は、2.33である。この寸法比R2は、1.7~2.5であることが好ましい。本実施形態においては、外方裏面実装部150、外方裏面実装部250および2つの内方裏面実装部260のy方向寸法は、いずれも同じである。外方裏面実装部150および外方裏面実装部250は、x方向を長手方向とする長矩形状である。2tの内方裏面実装部260は、外方裏面実装部150および外方裏面実装部250よりも扁平の度合いが小である矩形状である。 The dimension L1 in the x direction of the outer back mounting section 150 and the outer back mounting section 250 shown in FIG. 2 is about 0.7 mm, and the dimension L2 in the x direction of the inner back mounting section 260 is about 0.3 mm. The distance between the outer back surface mounting portion 150 and the inner back surface mounting portion 260 is the same as the distance between 250 and 260, and this dimension S1 is 0.27 mm. Further, the dimension S2, which is the interval between the two inner back surface mounting parts 260, is 0.27 mm, which is equal to the dimension S1. The dimension ratio R2 of the dimension L2 when the dimension L2 is 1 is 2.33. This size ratio R2 is preferably 1.7 to 2.5. In this embodiment, the outer back mounting section 150, the outer back mounting section 250, and the two inner back mounting sections 260 all have the same dimension in the y direction. The outer back mounting portion 150 and the outer back mounting portion 250 have an elongated rectangular shape with the x direction as the longitudinal direction. The 2t inner back mounting section 260 has a rectangular shape that is less flat than the outer back mounting section 150 and the outer back mounting section 250.

外方裏面実装部150および外方裏面実装部250の面積は等しく、これらの面積E1は、0.222mm2である。2つの内方裏面実装部260の面積E2は、0.096mm2である。面積E2を1とした場合の面積E1の面積比R1は、2.31である。この面積比R1は、1.7~2.5であることが好ましい。 The areas of the outer back mounting portion 150 and the outer back mounting portion 250 are equal, and their area E1 is 0.222 mm 2 . The area E2 of the two inner back surface mounting parts 260 is 0.096 mm2. The area ratio R1 of the area E1 when the area E2 is 1 is 2.31. This area ratio R1 is preferably 1.7 to 2.5.

面積比R1を1とした場合の寸法比R2の比R3は、1.01である。この比R3は、0.68~1.47であることが好ましい。 When the area ratio R1 is 1, the ratio R3 of the dimension ratio R2 is 1.01. This ratio R3 is preferably 0.68 to 1.47.

図10および図11に示すように、第3リード3は、主面301および裏面302を有する。図3に示すように、主面301および裏面302は、z方向において互いに反対側を向く。第3リード3は、素子ボンディング部311、複数の端子状延出部312および2つの側方延出部313を有する。素子ボンディング部311は、たとえばz方向視矩形状であり、半導体素子4が搭載されている。複数の端子状延出部312は、各々が素子ボンディング部311からy方向に延出し且つx方向に配列されている。2つの側方延出部313は、素子ボンディング部311からx方向両側に延出している。 As shown in FIGS. 10 and 11, the third lead 3 has a main surface 301 and a back surface 302. As shown in FIG. 3, the main surface 301 and the back surface 302 face oppositely to each other in the z direction. The third lead 3 has an element bonding portion 311, a plurality of terminal-like extensions 312, and two lateral extensions 313. The element bonding part 311 has, for example, a rectangular shape when viewed in the z direction, and the semiconductor element 4 is mounted thereon. Each of the plurality of terminal-shaped extension parts 312 extends in the y direction from the element bonding part 311 and is arranged in the x direction. The two lateral extensions 313 extend from the element bonding section 311 on both sides in the x direction.

図2に示すように、裏面302のうち封止樹脂6から露出する部分が、素子側裏面実装部350を構成する。本実施形態においては、裏面302の全体が、素子側裏面実装部350を構成している。素子側裏面実装部350は、半導体装置A1を回路基板91に実装する際にはんだ92によって接合される部位である。 As shown in FIG. 2, a portion of the back surface 302 exposed from the sealing resin 6 constitutes an element-side back mounting section 350. In this embodiment, the entire back surface 302 constitutes an element-side back surface mounting section 350. The element side back surface mounting portion 350 is a portion that is bonded with solder 92 when the semiconductor device A1 is mounted on the circuit board 91.

図10および図11に示すように、第3リード3は、裏面側凹部361、庇部362、および主面側中間端面363を有する。 As shown in FIGS. 10 and 11, the third lead 3 has a recess 361 on the back surface side, an eaves section 362, and an intermediate end surface 363 on the main surface side.

裏面側凹部361は、z方向視における第3リード3の端部において裏面302からz方向に凹んでいる。庇部362は、裏面側凹部361に対してz方向における主面301側に繋がり且つz方向視において外方に突出する。主面側中間端面363は、主面301と庇部362との間に介在し且つ庇部362よりもz方向視において内方に位置する。主面側中間端面363は、厚さ方向視において裏面側凹部361と重なる。 The backside recess 361 is recessed in the z-direction from the backside 302 at the end of the third lead 3 when viewed in the z-direction. The eaves portion 362 is connected to the main surface 301 side in the z direction with respect to the back side recessed portion 361, and protrudes outward when viewed in the z direction. The main surface side intermediate end surface 363 is interposed between the main surface 301 and the eaves section 362 and is located inward from the eaves section 362 when viewed in the z direction. The main surface side intermediate end surface 363 overlaps with the back surface side recessed portion 361 when viewed in the thickness direction.

本実施形態においては、裏面側凹部361、庇部362および主面側中間端面363は、z方向視において第3リード3の第1リード1および第2リード2側の端縁、x方向両側の端縁およびy方向において第1リード1および第2リード2とは反対側の端縁であって複数の端子状延出部312の間の部位に設けられている。 In this embodiment, the back surface side recess 361, the eaves section 362, and the main surface side intermediate end surface 363 are located at the edges of the third lead 3 on the first lead 1 and second lead 2 sides when viewed in the z direction, and on both sides in the x direction. It is provided at the end edge and the end edge on the opposite side from the first lead 1 and the second lead 2 in the y direction and between the plurality of terminal-like extensions 312 .

図3に示すように、第3リード3は、複数の主面側凹部371を有する。主面側凹部371は、z方向視において半導体素子4を避けた位置に設けられ且つ主面301から厚さ方向に凹んでいる。本実施形態においては、複数の主面側凹部371は、複数の端子状延出部312および2つの側方延出部313の根本部分に設けられている。 As shown in FIG. 3, the third lead 3 has a plurality of main surface side recesses 371. As shown in FIG. The main surface side recess 371 is provided at a position away from the semiconductor element 4 when viewed in the z direction, and is recessed from the main surface 301 in the thickness direction. In this embodiment, the plurality of main surface side recesses 371 are provided at the root portions of the plurality of terminal-like extensions 312 and the two lateral extensions 313.

図11に示すように、第3リード3の主面301は、第3主面めっき層391によって覆われている。図示された例においては、主面301のうち複数の端子状延出部312に属する部分を除く部分に第3主面めっき層391が設けられている。第3主面めっき層391は、たとえばAgめっき層からなる。 As shown in FIG. 11, the main surface 301 of the third lead 3 is covered with a third main surface plating layer 391. In the illustrated example, a third main surface plating layer 391 is provided on a portion of the main surface 301 excluding the portions belonging to the plurality of terminal-like extensions 312 . The third main surface plating layer 391 is made of, for example, an Ag plating layer.

裏面302は、第3裏面めっき層392によって覆われている。第3リード3の側面のうち複数の端子状延出部312の先端面および2つの側方延出部313の先端面を除く部分は、第3側面めっき層393によって覆われている。第3裏面めっき層392と第3側面めっき層393とは、同一の材質からなり且つ互いに繋がっている。第3主面めっき層391と第3裏面めっき層392および第3側面めっき層393とは、互いに異なる材質からなる。第3裏面めっき層392および第3側面めっき層393は、たとえばSnめっき層からなる。 The back surface 302 is covered with a third back surface plating layer 392. A portion of the side surface of the third lead 3 excluding the tip surfaces of the plurality of terminal-like extensions 312 and the tip surfaces of the two side extensions 313 is covered with a third side surface plating layer 393 . The third back surface plating layer 392 and the third side surface plating layer 393 are made of the same material and are connected to each other. The third main surface plating layer 391, the third back surface plating layer 392, and the third side surface plating layer 393 are made of different materials. The third back surface plating layer 392 and the third side surface plating layer 393 are made of, for example, a Sn plating layer.

半導体素子4は、半導体装置A1の電気的機能を発揮する要素である。半導体素子4の種類は特に限定されず、図3および図6に示すように、本実施形態においては、半導体素子4は、トランジスタとして構成されている。半導体素子4の素子本体40、第1電極41、第2電極42および第3電極43を有する。 The semiconductor element 4 is an element that performs the electrical functions of the semiconductor device A1. The type of semiconductor element 4 is not particularly limited, and as shown in FIGS. 3 and 6, in this embodiment, the semiconductor element 4 is configured as a transistor. The semiconductor element 4 includes an element body 40, a first electrode 41, a second electrode 42, and a third electrode 43.

第1電極41および第2電極42は、素子本体40のうち主面301と同じ側を向く面に設けられている。第3電極43は、素子本体40のうち裏面302と同じ側を向く面に設けられている。本実施形態においては、第1電極41は、ゲート電極であり、第2電極42は、ソース電極であり、第3電極43は、ドレイン電極である。 The first electrode 41 and the second electrode 42 are provided on a surface of the element body 40 facing the same side as the main surface 301. The third electrode 43 is provided on the surface of the element body 40 facing the same side as the back surface 302. In this embodiment, the first electrode 41 is a gate electrode, the second electrode 42 is a source electrode, and the third electrode 43 is a drain electrode.

半導体装置A1は、第1ワイヤ51および複数の第2ワイヤ52を有する。第1ワイヤ51は、第1電極41と第1リード1の第1ワイヤボンディング部111とに接続されている。複数の第2ワイヤ52は、第2電極42と第2リード2の第2ワイヤボンディング部211とに接続されている。 The semiconductor device A1 has a first wire 51 and a plurality of second wires 52. The first wire 51 is connected to the first electrode 41 and the first wire bonding portion 111 of the first lead 1 . The plurality of second wires 52 are connected to the second electrode 42 and the second wire bonding portion 211 of the second lead 2.

第3電極43は、導電性接合材49を介して第3リード3の素子ボンディング部311に搭載されている。より具体的には、導電性接合材49は、第3電極43と素子ボンディング部311の主面301に設けられた第3主面めっき層391とを接合している。 The third electrode 43 is mounted on the element bonding portion 311 of the third lead 3 via a conductive bonding material 49. More specifically, the conductive bonding material 49 bonds the third electrode 43 and the third principal surface plating layer 391 provided on the principal surface 301 of the element bonding portion 311.

封止樹脂6は、第1リード1、第2リード2および第3リード3の一部ずつと、半導体素子4と、第1ワイヤ51と、複数の第2ワイヤ52とを覆っている。封止樹脂6は、たとえば黒色のエポキシ樹脂からなる。 The sealing resin 6 covers parts of each of the first lead 1 , the second lead 2 , and the third lead 3 , the semiconductor element 4 , the first wire 51 , and the plurality of second wires 52 . The sealing resin 6 is made of, for example, black epoxy resin.

図1、図2および図6に示すように、封止樹脂6は、封止樹脂主面61、封止樹脂裏面62および封止樹脂側面63を有する。封止樹脂主面61と封止樹脂裏面62とは、z方向において反対側を向いている。封止樹脂主面61は、主面101、主面201および主面301と同じ側を向く。封止樹脂裏面62は、裏面102、裏面202および裏面302と同じ側を向く。封止樹脂側面63は、封止樹脂主面61および封止樹脂裏面62に繋がっており、z方向に対して若干傾斜している。 As shown in FIGS. 1, 2, and 6, the sealing resin 6 has a sealing resin main surface 61, a sealing resin back surface 62, and a sealing resin side surface 63. The sealing resin main surface 61 and the sealing resin back surface 62 face opposite sides in the z direction. The sealing resin main surface 61 faces the same side as the main surface 101, the main surface 201, and the main surface 301. The sealing resin back surface 62 faces the same side as the back surface 102, the back surface 202, and the back surface 302. The sealing resin side surface 63 is connected to the sealing resin main surface 61 and the sealing resin back surface 62, and is slightly inclined with respect to the z direction.

外方裏面実装部150、外方裏面実装部250、2つの内方裏面実装部260および素子側裏面実装部350は、いずれも封止樹脂6から露出している。また、外方裏面実装部150、外方裏面実装部250、2つの内方裏面実装部260および素子側裏面実装部350は、封止樹脂6の封止樹脂裏面62と面一である。 The outer back mounting portion 150, the outer back mounting portion 250, the two inner back mounting portions 260, and the element side back mounting portion 350 are all exposed from the sealing resin 6. Further, the outer back mounting portion 150, the outer back mounting portion 250, the two inner back mounting portions 260, and the element side back mounting portion 350 are flush with the sealing resin back surface 62 of the sealing resin 6.

図14は、半導体装置A1の製造に用いられるリードフレーム10を示している。リードフレーム10は、上述した第1リード1、第2リード2および第3リード3となる部位を有する金属板材料である。 FIG. 14 shows a lead frame 10 used in manufacturing the semiconductor device A1. The lead frame 10 is a metal plate material having portions that will become the first lead 1, second lead 2, and third lead 3 described above.

リードフレーム10のうち主面101、主面201および主面301となるべき部位の所定領域には、第1主面めっき層191、第2主面めっき層291および第3主面めっき層391となるAgめっき層が設けられている。リードフレーム10のうち裏面102、裏面202および裏面302となるべき部位の全面には、第1裏面めっき層192、第2裏面めっき層292および第3裏面めっき層392となるSnめっき層が設けられている。リードフレーム10のうちz方向に沿う側面には、第1側面めっき層193、第2側面めっき層293および第3側面めっき層393となるSnめっき層が設けられている。 A first main surface plating layer 191 , a second main surface plating layer 291 , and a third main surface plating layer 391 are formed in predetermined areas of the lead frame 10 at the parts that are to become the main surface 101 , the main surface 201 , and the main surface 301 . An Ag plating layer is provided. Sn plating layers, which will become the first back plating layer 192, the second back plating layer 292, and the third back plating layer 392, are provided on the entire surface of the parts of the lead frame 10 that are to become the back surface 102, the back surface 202, and the back surface 302. ing. Sn plating layers, which become a first side plating layer 193, a second side plating layer 293, and a third side plating layer 393, are provided on the side surfaces of the lead frame 10 along the z direction.

図15に示すように、リードフレーム10に半導体素子4を搭載する。次いで、第1ワイヤ51および複数の第2ワイヤ52をボンディングする。次いで、封止樹脂6を形成する。そして、切断線81、切断線82および切断線83に沿って、リードフレーム10を切断する。この切断によって形成される第1端子部112の第1先端面121、第2外方端子部212の第2先端面221、端子状延出部312の先端面および側方延出部313の先端面は、リードフレーム10の切断面からなり、第1側面めっき層193、第2側面めっき層293および第3側面めっき層393は設けられない面となる。 As shown in FIG. 15, the semiconductor element 4 is mounted on the lead frame 10. Next, the first wire 51 and the plurality of second wires 52 are bonded. Next, a sealing resin 6 is formed. Then, the lead frame 10 is cut along the cutting lines 81, 82, and 83. The first tip surface 121 of the first terminal portion 112, the second tip surface 221 of the second outer terminal portion 212, the tip surface of the terminal-like extension portion 312, and the tip of the side extension portion 313 are formed by this cutting. The surface is a cut surface of the lead frame 10, and is a surface on which the first side plating layer 193, the second side plating layer 293, and the third side plating layer 393 are not provided.

次に、半導体装置A1の作用について説明する。 Next, the operation of the semiconductor device A1 will be explained.

本実施形態によれば、外方裏面実装部150および外方裏面実装部250は、x方向において最外方に位置している。外方裏面実装部150および外方裏面実装部250の面積は、x方向内方に位置する内方裏面実装部260よりも大である。発明者らの研究によると、回路基板91等にはんだ92によって実装した半導体装置A1を低温状態と高温状態とに交互に晒す耐久試験を行った場合、x方向最外方に位置するはんだ92により大きな応力が生じることが判明した。半導体装置A1によれば、最外方に位置する外方裏面実装部150および外方裏面実装部250の面積が相対的に大であることにより、応力によって亀裂等が生じることを抑制することが可能である。したがって、半導体装置A1の実装強度を高めることができる。 According to this embodiment, the outer back mounting section 150 and the outer back mounting section 250 are located at the outermost position in the x direction. The areas of the outer back mounting section 150 and the outer back mounting section 250 are larger than the inner back mounting section 260 located inward in the x direction. According to research conducted by the inventors, when a durability test was conducted in which a semiconductor device A1 mounted on a circuit board 91 or the like with solder 92 was exposed alternately to a low temperature state and a high temperature state, the solder 92 located at the outermost position in the x direction It was found that large stresses were generated. According to the semiconductor device A1, since the areas of the outer back mounting section 150 and the outer back mounting section 250 located at the outermost side are relatively large, it is possible to suppress the occurrence of cracks and the like due to stress. It is possible. Therefore, the mounting strength of the semiconductor device A1 can be increased.

半導体装置A1においては、x方向両側に外方裏面実装部150と外方裏面実装部250とを設けている。これにより、x方向両側のはんだ92の亀裂発生をバランスよく抑制することができる。 In the semiconductor device A1, an outer back mounting section 150 and an outer back mounting section 250 are provided on both sides in the x direction. This makes it possible to suppress the occurrence of cracks in the solder 92 on both sides in the x direction in a well-balanced manner.

図16は、半導体装置A1と比較例としての半導体装置との亀裂進展試験結果を示している。本試験は、はんだによって回路基板等に実装された半導体装置を、低温状態(-55度)と高温状態(150度)とに設定することを1サイクルとして、複数サイクルの温度変化を与えた場合に、はんだに生じる亀裂の進展度合いを測定したものである。横軸は、実施した温度サイクル数であり、縦軸は、完全にはんだが剥離してしまう状態を100%とした場合の亀裂進展率である。比較例は、全ての裏面実装部が、内方裏面実装部260と同様の構成とされており、大小の相違がないものである。すなわち、面積比R1が1.0である例に相当する。同図に示すように、比較例においては、1000サイクルで亀裂進展率が53%であり、1765サイクルで亀裂進展率が100%に到達した。一方、半導体装置A1の外方裏面実装部150および外方裏面実装部250において、1000サイクルで亀裂進展率が18%であり、2000サイクルで59%であった。そして、3900サイクルで亀裂進展率が100%に到達した。このように、半導体装置A1は、比較例に対して、はんだの亀裂進展を明瞭に抑制可能である。亀裂進展率が100%に到達するサイクル数の下限としは、3000サイクルが好ましく、この場合、面積比R1は、1.7であった。また、面積比R1および寸法比R2が2.5を超えると、半導体装置A1における外方裏面実装部150および外方裏面実装部250の専有面積が過大となり、裏面実装部のレイアウトがいびつなものとなってしまう。 FIG. 16 shows the results of a crack growth test between the semiconductor device A1 and a semiconductor device as a comparative example. In this test, a semiconductor device mounted on a circuit board etc. with solder is subjected to multiple cycles of temperature changes, with one cycle being set to a low temperature state (-55 degrees) and a high temperature state (150 degrees). Second, the degree of growth of cracks occurring in the solder was measured. The horizontal axis is the number of temperature cycles performed, and the vertical axis is the crack growth rate when the state where the solder completely peels off is taken as 100%. In the comparative example, all the back surface mounting sections have the same configuration as the inner back surface mounting section 260, and there is no difference in size. That is, this corresponds to an example in which the area ratio R1 is 1.0. As shown in the figure, in the comparative example, the crack growth rate was 53% after 1000 cycles, and reached 100% after 1765 cycles. On the other hand, in the outer back mounting section 150 and the outer back mounting section 250 of the semiconductor device A1, the crack growth rate was 18% after 1000 cycles and 59% after 2000 cycles. The crack growth rate reached 100% after 3900 cycles. In this way, the semiconductor device A1 can clearly suppress the growth of solder cracks compared to the comparative example. The lower limit of the number of cycles at which the crack growth rate reaches 100% is preferably 3000 cycles, and in this case, the area ratio R1 was 1.7. Furthermore, when the area ratio R1 and the dimension ratio R2 exceed 2.5, the exclusive area of the outer back mounting section 150 and the outer back mounting section 250 in the semiconductor device A1 becomes excessive, and the layout of the back mounting section becomes distorted. It becomes.

以上より、内方裏面実装部260の面積を1とした場合の外方裏面実装部150および外方裏面実装部250の面積の面積比R1が、1.7~2.5であることは、外方裏面実装部150および外方裏面実装部250が極端に大きくなることにより半導体装置A1が大型化することを回避しつつ、はんだ92の亀裂発生を抑制するのに好ましい。 From the above, when the area of the inner back mounting section 260 is 1, the area ratio R1 of the areas of the outer back mounting section 150 and the outer back mounting section 250 is 1.7 to 2.5. This is preferable to prevent the semiconductor device A1 from increasing in size due to the outer back mounting portion 150 and the outer back mounting portion 250 becoming extremely large, while suppressing the occurrence of cracks in the solder 92.

内方裏面実装部260のx方向寸法を1とした場合の外方裏面実装部150および外方裏面実装部250のx方向寸法の寸法比R2が、1.7~2.5であることは、面積比R1を上述した範囲としつつ、外方裏面実装部150および外方裏面実装部250がy方向に極端に大きくなってしまうことを抑制することができる。本実施形態においては、外方裏面実装部150および外方裏面実装部250と内方裏面実装部260とのy方向寸法が同一であり、外方裏面実装部150および外方裏面実装部250は、内方裏面実装部260に対してy方向に突出する構成とはなっていない。 When the x-direction dimension of the inner back-mounted part 260 is 1, the dimension ratio R2 of the x-direction dimensions of the outer back-mounted part 150 and the outer back-mounted part 250 is 1.7 to 2.5. , it is possible to suppress the outer back surface mounting portion 150 and the outer back surface mounting portion 250 from becoming extremely large in the y direction while keeping the area ratio R1 within the above range. In this embodiment, the dimensions in the y direction of the outer back mounting section 150 and the outer back mounting section 250 and the inner back mounting section 260 are the same, and the outer back mounting section 150 and the outer back mounting section 250 are , is not configured to protrude in the y direction with respect to the inner back surface mounting portion 260.

上述した面積比R1と寸法比R2とを実現する意図により、面積比R1を1とした場合の寸法比R2の比R3は、0.68~1.47であることが好ましい。 In order to realize the above-mentioned area ratio R1 and size ratio R2, it is preferable that the ratio R3 of the size ratio R2 is 0.68 to 1.47 when the area ratio R1 is 1.

図4および図7に示すように、第1端子部112には、2つの第1先端面121および第1凹端面122が設けられている。第1先端面121は、図15に示す工程において切断された面によって構成されているため、第1リード1が露出している。一方、第1凹端面122は、第1側面めっき層193によって覆われている。第1側面めっき層193は、たとえばSnめっき層からなり、第1リード1よりもはんだ92に対する濡れ性が優れている。このため、外方裏面実装部150をはんだ92によって回路基板91に接合する場合、はんだ92が第1側面めっき層193(第1凹端面122)も覆う形態となる。これにより、実装強度をさらに高めることができる。また、第1側面めっき層193は、第1裏面めっき層192と繋がる同一のめっき層によって構成されている。これにより、外方裏面実装部150(第1裏面めっき層192)と第1凹端面122(第1側面めっき層193)とにはんだ92が一体的に付着する形態となる。これは、実装強度の向上に好適である。 As shown in FIGS. 4 and 7, the first terminal portion 112 is provided with two first end surfaces 121 and a first concave end surface 122. Since the first tip surface 121 is constituted by a surface cut in the step shown in FIG. 15, the first lead 1 is exposed. On the other hand, the first concave end surface 122 is covered with a first side plating layer 193. The first side plating layer 193 is made of, for example, a Sn plating layer, and has better wettability to the solder 92 than the first lead 1 . Therefore, when the outer back mounting portion 150 is bonded to the circuit board 91 with the solder 92, the solder 92 also covers the first side plating layer 193 (first concave end surface 122). This allows the mounting strength to be further increased. Further, the first side plating layer 193 is formed of the same plating layer that is connected to the first back plating layer 192. As a result, the solder 92 is integrally attached to the outer back surface mounting portion 150 (first back surface plating layer 192) and the first concave end surface 122 (first side surface plating layer 193). This is suitable for improving mounting strength.

図5および図9に示すように、第2外方端子部212には、2つの第2先端面221および第2凹端面222が設けられている。第2先端面221は、図15に示す工程において切断された面によって構成されているため、第2リード2が露出している。一方、第2凹端面222は、第2側面めっき層293によって覆われている。第2側面めっき層293は、たとえばSnめっき層からなり、第2リード2よりもはんだ92に対する濡れ性が優れている。このため、外方裏面実装部250をはんだ92によって回路基板91に接合する場合、はんだ92が第2側面めっき層293(第2凹端面222)も覆う形態となる。これにより、実装強度をさらに高めることができる。また、第2側面めっき層293は、第2裏面めっき層292と繋がる同一のめっき層によって構成されている。これにより、外方裏面実装部250(第2裏面めっき層292)と第2凹端面222(第2側面めっき層293)とにはんだ92が一体的に付着する形態となる。これは、実装強度の向上に好適である。 As shown in FIGS. 5 and 9, the second outer terminal portion 212 is provided with two second tip surfaces 221 and a second concave end surface 222. As shown in FIGS. Since the second tip surface 221 is constituted by a surface cut in the step shown in FIG. 15, the second lead 2 is exposed. On the other hand, the second concave end surface 222 is covered with a second side plating layer 293. The second side plating layer 293 is made of, for example, a Sn plating layer, and has better wettability to the solder 92 than the second lead 2. Therefore, when the outer back mounting portion 250 is bonded to the circuit board 91 with the solder 92, the solder 92 also covers the second side plating layer 293 (second concave end surface 222). This allows the mounting strength to be further increased. Further, the second side plating layer 293 is formed of the same plating layer that is connected to the second back side plating layer 292. As a result, the solder 92 is integrally attached to the outer back surface mounting portion 250 (second back surface plating layer 292) and the second concave end surface 222 (second side surface plating layer 293). This is suitable for improving mounting strength.

ゲート電極である第1電極41に対して、ソース電極である第2電極42には、より大きい電流が流れる。この大きな電流が流れる第2リード2に第2外方端子部212と2つの第2内方端子部213とを設けることは、低抵抗化に好ましい。 A larger current flows through the second electrode 42 which is the source electrode than the first electrode 41 which is the gate electrode. Providing the second outer terminal portion 212 and the two second inner terminal portions 213 on the second lead 2 through which this large current flows is preferable for lowering the resistance.

第1凹端側面123および第1貫通孔130を設けることにより、第1リード1と封止樹脂6との接合強度を高めることができる。第2凹端側面223と第2貫通孔230とを設けることにより、第2リード2と封止樹脂6との接合強度を高めることができる。裏面側凹部361、庇部362、主面側中間端面363および主面側凹部371を設けることにより、第3リード3と封止樹脂6との接合強度を高めることができる。 By providing the first concave side surface 123 and the first through hole 130, the bonding strength between the first lead 1 and the sealing resin 6 can be increased. By providing the second concave end side surface 223 and the second through hole 230, the bonding strength between the second lead 2 and the sealing resin 6 can be increased. By providing the back surface side recess 361, the eaves section 362, the main surface side intermediate end surface 363, and the main surface side recess 371, the bonding strength between the third lead 3 and the sealing resin 6 can be increased.

図17および図18は、半導体装置A1の変形例を示している。なお、これらの図において、上述した例と同一または類似の要素には、上述した例と同一の符号を付している。 17 and 18 show a modification of the semiconductor device A1. Note that in these figures, elements that are the same as or similar to those in the above-mentioned example are given the same reference numerals as in the above-mentioned example.

図17に示す変形例においては、第1端子部112が1つの第1先端面121と2つの第1凹端面122とを有している。第1先端面121は、x方向において2つの第1凹端面122の間に配置されている。このような第1端子部112は、図中想像線で示されたリードフレーム10を用いることにより形成される。本変形例においても、2つの第1凹端面122は、第1側面めっき層193に覆われている。このような変形例によっても、半導体装置A1の実装強度を高めることができる。 In the modification shown in FIG. 17, the first terminal portion 112 has one first end surface 121 and two first concave end surfaces 122. The first end surface 121 is arranged between the two first concave end surfaces 122 in the x direction. Such a first terminal portion 112 is formed by using the lead frame 10 shown by imaginary lines in the figure. Also in this modification, the two first concave end surfaces 122 are covered with the first side plating layer 193. Such a modification also makes it possible to increase the mounting strength of the semiconductor device A1.

図18に示す変形例においては、第1端子部112が1つの第1先端面121と1つの第1凹端面122とを有している。第1先端面121と第1凹端面122とは、x方向に並んでいる。このような第1端子部112は、図中想像線で示されたリードフレーム10を用いることにより形成される。本変形例においても、第1凹端面122は、第1側面めっき層193に覆われている。このような変形例によっても、半導体装置A1の実装強度を高めることができる。 In the modification shown in FIG. 18, the first terminal portion 112 has one first end surface 121 and one first concave end surface 122. The first end surface 121 and the first concave end surface 122 are aligned in the x direction. Such a first terminal portion 112 is formed by using the lead frame 10 shown by imaginary lines in the figure. Also in this modification, the first concave end surface 122 is covered with the first side plating layer 193. Such a modification also makes it possible to increase the mounting strength of the semiconductor device A1.

なお、図17および図18に示す変形例と同様の形態を、第2リード2の第2ワイヤボンディング部211の第2先端面221および第2凹端面222に適用可能であることはもちろんである。 It goes without saying that the same form as the modification shown in FIGS. 17 and 18 can be applied to the second tip surface 221 and the second concave end surface 222 of the second wire bonding part 211 of the second lead 2. .

本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present invention is not limited to the embodiments described above. The specific configuration of each part of the semiconductor device according to the present invention can be changed in design in various ways.

A1 :半導体装置1
1 :第1リード
2 :第2リード
3 :第3リード
4 :半導体素子
6 :封止樹脂
10 :リードフレーム
40 :素子本体
41 :第1電極
42 :第2電極
43 :第3電極
49 :導電性接合材
51 :第1ワイヤ
52 :第2ワイヤ
61 :封止樹脂主面
62 :封止樹脂裏面
63 :封止樹脂側面
81 :切断線
82 :切断線
83 :切断線
91 :回路基板
92 :はんだ
101 :主面
102 :裏面
111 :第1ワイヤボンディング部
112 :第1端子部
115 :第1屈曲部
121 :第1先端面
122 :第1凹端面
123 :第1凹端側面
130 :第1貫通孔
150 :外方裏面実装部
151 :先端縁
152 :凹端縁
191 :第1主面めっき層
192 :第1裏面めっき層
193 :第1側面めっき層
201 :主面
202 :裏面
211 :第2ワイヤボンディング部
212 :第2外方端子部
213 :第2内方端子部
215 :第2屈曲部
221 :第2先端面
222 :第2凹端面
223 :第2凹端側面
230 :第2貫通孔
250 :外方裏面実装部
251 :第2先端縁
252 :第2凹端縁
260 :内方裏面実装部
291 :第2主面めっき層
292 :第2裏面めっき層
293 :第2側面めっき層
301 :主面
302 :裏面
311 :素子ボンディング部
312 :端子状延出部
313 :側方延出部
350 :素子側裏面実装部
361 :裏面側凹部
362 :庇部
363 :主面側中間端面
371 :主面側凹部
391 :第3主面めっき層
392 :第3裏面めっき層
393 :第3側面めっき層
E1 :面積
E2 :面積
L1 :寸法
L2 :寸法
R1 :面積比
R2 :寸法比
R3 :比
S1 :寸法
S2 :寸法
A1: Semiconductor device 1
1: First lead 2: Second lead 3: Third lead 4: Semiconductor element 6: Sealing resin 10: Lead frame 40: Element body 41: First electrode 42: Second electrode 43: Third electrode 49: Conductive Sealing material 51 : First wire 52 : Second wire 61 : Main surface of sealing resin 62 : Back surface of sealing resin 63 : Side surface of sealing resin 81 : Cutting line 82 : Cutting line 83 : Cutting line 91 : Circuit board 92 : Solder 101 : Principal surface 102 : Back surface 111 : First wire bonding part 112 : First terminal part 115 : First bent part 121 : First tip surface 122 : First concave end surface 123 : First concave end side surface 130 : First Through hole 150 : Outer back surface mounting part 151 : Tip edge 152 : Concave edge 191 : First main surface plating layer 192 : First back surface plating layer 193 : First side plating layer 201 : Main surface 202 : Back surface 211 : First 2-wire bonding part 212 : Second outer terminal part 213 : Second inner terminal part 215 : Second bent part 221 : Second tip surface 222 : Second concave end surface 223 : Second concave end side surface 230 : Second penetration Hole 250 : Outer back mounting part 251 : Second leading edge 252 : Second concave edge 260 : Inner back mounting part 291 : Second main surface plating layer 292 : Second back plating layer 293 : Second side plating layer 301 : Main surface 302 : Back surface 311 : Element bonding part 312 : Terminal-like extension part 313 : Lateral extension part 350 : Element side back surface mounting part 361 : Back side recessed part 362 : Eaves part 363 : Main surface side intermediate end surface 371 : Main surface side recess 391 : Third main surface plating layer 392 : Third back plating layer 393 : Third side plating layer E1 : Area E2 : Area L1 : Dimension L2 : Dimension R1 : Area ratio R2 : Dimension ratio R3 : Ratio S1: Dimension S2: Dimension

Claims (20)

第1リードと、
厚さ方向視において第1方向に前記第1リードから離間し、前記第1リードに電気的に接続された半導体素子と、
前記半導体素子が搭載された主面を有する第2リードと
前記半導体素子と前記第1リードの一部とを覆う封止樹脂と、を備え、
前記封止樹脂は、前記厚さ方向視において前記第1方向に垂直な第2方向に延びる第1樹脂側面を含み、
前記第1リードは、突起部と内方部を含み、前記突起部は、前記第1樹脂側面から前記第1方向に突出し、前記内方部は、前記封止樹脂内に埋め込まれており、
前記第1リードの前記内方部は、ワイヤボンディング部と、前記突起部と前記ワイヤボンディング部とを相互に接続する屈曲部と、を含み、
前記第2リードは、前記主面とは反対側を向く裏面と、前記第1リードに向かって前記第1方向に延びる庇部と、をさらに有し、前記庇部は、前記庇部の上面に曲面を含み、前記庇部は、前記厚さ方向において前記第2リードの前記主面と前記第2リードの前記裏面との間に形成されており、
前記第1リードは、前記厚さ方向において互いに反対側を向く主面および裏面を有し、
前記第1リードの前記裏面は、各々が前記封止樹脂から露出した部分であって、前記第1方向一端側に並べられた、前記第2方向において最外方に位置する外方裏面実装部と、前記第2方向において前記外方裏面実装部よりも内方に位置する内方裏面実装部と、を有しており、
前記外方裏面実装部の面積は、前記内方裏面実装部の面積よりも大である、半導体装置。
The first lead and
a semiconductor element spaced apart from the first lead in a first direction when viewed in the thickness direction and electrically connected to the first lead;
a second lead having a main surface on which the semiconductor element is mounted; and a sealing resin that covers the semiconductor element and a part of the first lead,
The sealing resin includes a first resin side surface extending in a second direction perpendicular to the first direction when viewed in the thickness direction,
The first lead includes a protrusion and an inner part, the protrusion protrudes from the first resin side surface in the first direction, and the inner part is embedded in the sealing resin,
The inner portion of the first lead includes a wire bonding portion and a bent portion that interconnects the protrusion and the wire bonding portion,
The second lead further includes a back surface facing opposite to the main surface, and an eaves section extending in the first direction toward the first lead, and the eaves section has a top surface of the eaves section. includes a curved surface, and the eave portion is formed between the main surface of the second lead and the back surface of the second lead in the thickness direction,
The first lead has a main surface and a back surface facing opposite to each other in the thickness direction,
The back surface of the first lead is a portion exposed from the sealing resin, and is arranged on one end side in the first direction and is located at the outermost side in the second direction. and an inner back mounting part located inward than the outer back mounting part in the second direction,
In the semiconductor device, the area of the outer back surface mounting portion is larger than the area of the inner back surface mounting portion.
前記庇部が、前記庇部の下側に平坦な平坦面を含む、請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the eaves section includes a flat surface on the lower side of the eaves section. 前記庇部の前記平坦面が、前記庇部の曲面よりも前記第1方向の長さが長い、請求項2に記載の半導体装置。 3. The semiconductor device according to claim 2, wherein the flat surface of the eave part has a longer length in the first direction than the curved surface of the eave part. 前記第2リードは、前記主面から凹む主面側凹部を有し、前記半導体素子が、前記厚さ方向視において前記主面側凹部と前記庇部との間に配置されている、請求項3に記載の半導体装置。 The second lead has a main surface side recess that is recessed from the main surface, and the semiconductor element is disposed between the main surface side recess and the eaves section when viewed in the thickness direction. 3. The semiconductor device according to 3. 前記封止樹脂の一部が前記主面側凹部内に配置されている、請求項4に記載の半導体装置。 5. The semiconductor device according to claim 4, wherein a part of the sealing resin is disposed within the main surface side recess. 前記封止樹脂が、前記庇部の前記平坦面を覆う、請求項5に記載の半導体装置。 6. The semiconductor device according to claim 5, wherein the sealing resin covers the flat surface of the eave portion. 前記第1リードの隣に配置された第3リードをさらに含み、前記第3リードが前記半導体素子のゲート電極に電気的に接続されている、請求項6に記載の半導体装置。 7. The semiconductor device according to claim 6, further comprising a third lead disposed adjacent to the first lead, the third lead being electrically connected to a gate electrode of the semiconductor element. 前記第1樹脂側面が前記第1方向に対して傾斜している、請求項7に記載の半導体装置。 8. The semiconductor device according to claim 7, wherein the first resin side surface is inclined with respect to the first direction. 前記第2リードが、隣接部分よりも前記第2方向の長さが長い部分的に広げられた部分を含む、請求項8に記載の半導体装置。 9. The semiconductor device according to claim 8, wherein the second lead includes a partially expanded portion having a longer length in the second direction than an adjacent portion. 前記第1リードの前記内方部の前記ワイヤボンディング部の少なくとも一部が、前記第2リードの前記主面よりも高く配置されている、請求項9に記載の半導体装置。 10. The semiconductor device according to claim 9, wherein at least a portion of the wire bonding portion of the inner portion of the first lead is disposed higher than the main surface of the second lead. 前記封止樹脂が、下面、上面、および前記第1樹脂側面を含む複数の側面を含み、前記複数の側面が全体として前記下面から先細りになっている、請求項2に記載の半導体装置。 3. The semiconductor device according to claim 2, wherein the sealing resin includes a plurality of side surfaces including a lower surface, an upper surface, and the first resin side surface, and the plurality of side surfaces are tapered as a whole from the lower surface. 前記第2リードの前記裏面が、前記封止樹脂の前記下面から露出している、請求項11に記載の半導体装置。 12. The semiconductor device according to claim 11, wherein the back surface of the second lead is exposed from the lower surface of the sealing resin. 前記第2リードの前記主面が、前記封止樹脂から露出された領域を含む、請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the main surface of the second lead includes a region exposed from the sealing resin. 前記第1リードの前記ワイヤボンディング部が、前記庇部の前記平坦面よりも高い主面および裏面を備える、請求項2に記載の半導体装置。 3. The semiconductor device according to claim 2, wherein the wire bonding section of the first lead has a main surface and a back surface that are higher than the flat surface of the eave section. 前記第1リードの前記屈曲部が、前記封止樹脂の前記第1樹脂側面よりも前記第1方向に対して傾斜角が小さい上部傾斜面を有する、請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the bent portion of the first lead has an upper inclined surface having a smaller inclination angle with respect to the first direction than a side surface of the first resin of the sealing resin. 前記第2リードは、前記庇部の上に配置され、前記封止樹脂の一部を介して前記第1リードの前記ワイヤボンディング部に面するように配置された平坦な端部を備える、請求項1に記載の半導体装置。 The second lead is provided with a flat end portion that is placed on the eaves portion and is placed so as to face the wire bonding portion of the first lead through a part of the sealing resin. Item 1. The semiconductor device according to item 1. 前記封止樹脂は、前記第1方向において前記第1樹脂側面と反対の第2樹脂側面を含み、
前記庇部は、前記第1方向において前記第1樹脂側面よりも前記第2樹脂側面の近くに配置されている、請求項1に記載の半導体装置。
The sealing resin includes a second resin side surface opposite to the first resin side surface in the first direction,
2. The semiconductor device according to claim 1, wherein the eave portion is disposed closer to the second resin side surface than the first resin side surface in the first direction.
前記庇部が、前記第2方向に細長く、前記第2方向の長さが前記第1リードよりも長い、請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the eave portion is elongated in the second direction, and the length in the second direction is longer than the first lead. 前記庇部が、前記第2方向に細長く、前記第2方向の長さが前記半導体素子よりも長い、請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the eave portion is elongated in the second direction, and the length in the second direction is longer than the semiconductor element. 前記半導体素子と前記第1リードの前記ワイヤボンディング部とを電気的に接続するワイヤをさらに備え、前記ワイヤ全体が前記封止樹脂に埋め込まれている、請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, further comprising a wire that electrically connects the semiconductor element and the wire bonding portion of the first lead, the entire wire being embedded in the sealing resin.
JP2022030694A 2020-06-18 2022-03-01 semiconductor equipment Active JP7385690B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022030694A JP7385690B2 (en) 2020-06-18 2022-03-01 semiconductor equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020105520A JP7035121B2 (en) 2020-06-18 2020-06-18 Semiconductor device
JP2022030694A JP7385690B2 (en) 2020-06-18 2022-03-01 semiconductor equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020105520A Division JP7035121B2 (en) 2020-06-18 2020-06-18 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2022066302A JP2022066302A (en) 2022-04-28
JP7385690B2 true JP7385690B2 (en) 2023-11-22

Family

ID=72430873

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020105520A Active JP7035121B2 (en) 2020-06-18 2020-06-18 Semiconductor device
JP2022030694A Active JP7385690B2 (en) 2020-06-18 2022-03-01 semiconductor equipment

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020105520A Active JP7035121B2 (en) 2020-06-18 2020-06-18 Semiconductor device

Country Status (1)

Country Link
JP (2) JP7035121B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335947A (en) 2003-05-12 2004-11-25 Aoi Electronics Co Ltd Semiconductor device and formation method thereof
US20060017141A1 (en) 2004-07-20 2006-01-26 Leeshawn Luo Power semiconductor package
JP2006203039A (en) 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd Semiconductor device
US20080203548A1 (en) 2004-07-20 2008-08-28 Ming Sun High current semiconductor power device soic package
US20100164078A1 (en) 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP2013016837A (en) 2007-04-27 2013-01-24 Renesas Electronics Corp Semiconductor device
JP2014082385A (en) 2012-10-17 2014-05-08 Renesas Electronics Corp Method of manufacturing semiconductor device, and semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012790A (en) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp Semiconductor integrated circuit device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335947A (en) 2003-05-12 2004-11-25 Aoi Electronics Co Ltd Semiconductor device and formation method thereof
US20060017141A1 (en) 2004-07-20 2006-01-26 Leeshawn Luo Power semiconductor package
US20080203548A1 (en) 2004-07-20 2008-08-28 Ming Sun High current semiconductor power device soic package
JP2006203039A (en) 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd Semiconductor device
JP2013016837A (en) 2007-04-27 2013-01-24 Renesas Electronics Corp Semiconductor device
US20100164078A1 (en) 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP2014082385A (en) 2012-10-17 2014-05-08 Renesas Electronics Corp Method of manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
JP2020150284A (en) 2020-09-17
JP2022066302A (en) 2022-04-28
JP7035121B2 (en) 2022-03-14

Similar Documents

Publication Publication Date Title
US20240347426A1 (en) Semiconductor device
TWI378543B (en) Semiconductor package having dimpled plate interconnections
CN101924046A (en) Method for forming wire bonding in semiconductor device
KR102010224B1 (en) Semiconductor device
JP2019186326A (en) Semiconductor device and manufacturing method of the same
TW200910566A (en) Semiconductor device, lead frame, and manufacturing method for the lead frame
US20070176294A1 (en) Thorough wiring board and method of manufacturing the same
JP6752639B2 (en) Manufacturing method of semiconductor devices
JP7385690B2 (en) semiconductor equipment
US6512304B2 (en) Nickel-iron expansion contact for semiconductor die
KR101883038B1 (en) Chip resistor and chip resistor assembly
JP2003133329A (en) Semiconductor device
JP2023174895A (en) Semiconductor element and semiconductor device
JP4467195B2 (en) Lead frame and semiconductor device storage package using the same
US7602052B2 (en) Semiconductor device
US20180211930A1 (en) Semiconductor device and method for manufacturing the same
JP2020092229A (en) Semiconductor device, manufacturing method of semiconductor device, and clip lead
CN218482233U (en) Power MOS device packaging structure
WO2024128062A1 (en) Semiconductor device
JP2023127285A (en) Semiconductor device
JP2023072579A (en) Semiconductor device
JP2005150294A5 (en)
US20040119146A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
TWI488268B (en) Semiconductor device
JP6538484B2 (en) Circuit board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231110

R150 Certificate of patent or registration of utility model

Ref document number: 7385690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150