Nothing Special   »   [go: up one dir, main page]

JP7376463B2 - Non-contact communication medium, magnetic tape cartridge, and method for manufacturing non-contact communication medium - Google Patents

Non-contact communication medium, magnetic tape cartridge, and method for manufacturing non-contact communication medium Download PDF

Info

Publication number
JP7376463B2
JP7376463B2 JP2020203017A JP2020203017A JP7376463B2 JP 7376463 B2 JP7376463 B2 JP 7376463B2 JP 2020203017 A JP2020203017 A JP 2020203017A JP 2020203017 A JP2020203017 A JP 2020203017A JP 7376463 B2 JP7376463 B2 JP 7376463B2
Authority
JP
Japan
Prior art keywords
value
capacitor
external
external capacitor
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020203017A
Other languages
Japanese (ja)
Other versions
JP2021125233A (en
Inventor
英一郎 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to US17/163,594 priority Critical patent/US11809926B2/en
Priority to CN202110147407.7A priority patent/CN113283567A/en
Publication of JP2021125233A publication Critical patent/JP2021125233A/en
Application granted granted Critical
Publication of JP7376463B2 publication Critical patent/JP7376463B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Near-Field Transmission Systems (AREA)

Description

本開示の技術は、非接触式通信媒体、磁気テープカートリッジ、及び非接触式通信媒体の製造方法に関する。 The technology of the present disclosure relates to a non-contact communication medium, a magnetic tape cartridge, and a method of manufacturing a non-contact communication medium.

特許文献1には、メモリ部と、電力生成部と、電力監視部と、容量制御部とを具備する非接触通信媒体が開示されている。特許文献1に記載の非接触通信媒体において、メモリ部は、所定の管理情報を記憶する。電力生成部は、アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、共振回路の共振出力を整流する整流回路とを有し、メモリ部へ供給される電力を生成する。電力監視部は、共振回路に対して整流回路とは並列に接続され抵抗値が可変に構成された電流調整素子と、基準電圧を発生させる基準電圧発生源と、整流回路の出力電圧が基準電圧と等しくなるように電流調整素子を制御する演算増幅器とを有する。容量制御部は、演算増幅器の出力に基づいて共振容量部を制御するように構成される。 Patent Document 1 discloses a contactless communication medium that includes a memory section, a power generation section, a power monitoring section, and a capacity control section. In the contactless communication medium described in Patent Document 1, the memory section stores predetermined management information. The power generating section includes a resonant circuit having an antenna coil and a resonant capacitor section whose capacitance value is variable, and a rectifying circuit that rectifies the resonant output of the resonant circuit, and generates power to be supplied to the memory section. The power monitoring unit includes a current regulating element connected in parallel to the resonant circuit with the rectifier circuit and configured to have a variable resistance value, a reference voltage generation source that generates a reference voltage, and an output voltage of the rectifier circuit that is connected to the reference voltage. and an operational amplifier that controls the current adjustment element so that the current is equal to the current adjustment element. The capacitance control section is configured to control the resonant capacitance section based on the output of the operational amplifier.

特許文献2には、記録媒体カートリッジ用の非接触通信媒体であって、回路部品と、支持基板と、アンテナコイルとを具備する非接触通信媒体が開示されている。特許文献2に記載の非接触通信媒体において、回路部品は、記録媒体カートリッジに関する管理情報を格納することが可能なメモリ部を内蔵する。支持基板は、回路部品を支持する。アンテナコイルは、回路部品に電気的に接続され支持基板に形成されたコイル部を有し、コイル部のインダクタンス値が0.3μH以上2.0μH以下である。 Patent Document 2 discloses a contactless communication medium for a recording medium cartridge, which includes a circuit component, a support substrate, and an antenna coil. In the contactless communication medium described in Patent Document 2, the circuit component includes a built-in memory section that can store management information regarding the recording medium cartridge. The support substrate supports circuit components. The antenna coil has a coil portion electrically connected to the circuit component and formed on the support substrate, and the inductance value of the coil portion is 0.3 μH or more and 2.0 μH or less.

特許文献3には、電圧発生部と、メモリ部と、クロック信号発生部と、制御部とを具備する非接触通信媒体が開示されている。特許文献3に記載の非接触通信媒体において、電圧発生部は、送受信用のアンテナコイルを有し、外部機器からの信号磁界を受信して電力を生成する。メモリ部は、電圧発生部に設定される1以上の回路パラメータと、所定の管理情報とを記憶する。クロック信号発生部は、2以上の異なる周波数のクロック信号を選択的に生成することが可能に構成される。制御部は、クロック信号発生部からメモリ部へ供給されるクロック信号の周波数を選択するように構成される。 Patent Document 3 discloses a contactless communication medium that includes a voltage generation section, a memory section, a clock signal generation section, and a control section. In the non-contact communication medium described in Patent Document 3, the voltage generator includes an antenna coil for transmitting and receiving, receives a signal magnetic field from an external device, and generates electric power. The memory section stores one or more circuit parameters set in the voltage generation section and predetermined management information. The clock signal generation section is configured to be able to selectively generate clock signals of two or more different frequencies. The control section is configured to select the frequency of the clock signal supplied from the clock signal generation section to the memory section.

特許文献4には、絶縁性フィルム上に複数配列されたRFIDタグのインレーの各々に対して、検知用コイルを近接させて共振周波数又はQ値あるいは両者を測定する測定装置が開示されている。特許文献4に記載の測定装置において、絶縁性フィルムの法線方向から見て、測定対象となるインレーの周囲を覆うように非磁性金属板が配設され、非磁性金属板により、測定対象のインレーと隣接するインレーとの相互誘導が抑制されることを特徴とする。 Patent Document 4 discloses a measuring device that measures a resonance frequency, a Q value, or both by bringing a detection coil close to each inlay of a plurality of RFID tags arranged on an insulating film. In the measuring device described in Patent Document 4, a non-magnetic metal plate is arranged so as to cover the inlay to be measured when viewed from the normal direction of the insulating film, and the non-magnetic metal plate allows the inlay to be measured to be It is characterized by suppressing mutual induction between an inlay and an adjacent inlay.

特許文献5には、参照電位と接続される信号部を含む集積回路を有する半導体本体と、基板上に配置され半導体本体上に接続された接触表面を介して集積回路に結合されるアンテナの構造とを有し、アンテナは、集積回路の入力キャパシタとともに直列共振回路を形成し、動作エネルギを容量結合的に高周波電磁搬送フィールドから引き出すパッシブトランスポンダのアンテナ共振回路の同調方法が開示されている。特許文献5に記載のパッシブトランスポンダのアンテナ共振回路の同調方法は、接触表面と参照電位間の電流経路を形成する部分の寄生キャパシティブ要素及びレジスティブ要素を減少させ、アンテナ共振回路のクオリティを高めることを特徴とする。 US Pat. No. 6,001,200 describes a structure of a semiconductor body having an integrated circuit including a signal part connected to a reference potential, and an antenna coupled to the integrated circuit via a contact surface arranged on a substrate and connected to the semiconductor body. A method for tuning an antenna resonant circuit of a passive transponder is disclosed, comprising: the antenna forming a series resonant circuit with an input capacitor of an integrated circuit, and in which operating energy is capacitively extracted from a high frequency electromagnetic carrier field. The method for tuning an antenna resonant circuit of a passive transponder described in Patent Document 5 reduces parasitic capacitive elements and resistive elements in a portion forming a current path between a contact surface and a reference potential, and improves the quality of the antenna resonant circuit. Features.

特許文献6には、導体によりループアンテナを基板の片面に形成するとともに通信回路を基板の同片面に搭載してなる非接触通信媒体が開示されている。特許文献6に記載の非接触通信媒体は、ループアンテナの一端を通信回路の一方のアンテナ接続部に接続し、第1パッド部と、第2パッド部と、第1パッド部及び第2パッド部を導通する導通部とを搭載してなるアーム部を、アーム部を折り畳んだ場合に、ループアンテナの他端と第1パッド部とが接触し且つ通信回路の他方のアンテナ接続部と第2パッド部とが接触するように、折り畳み可能に設けたことを特徴とする。 Patent Document 6 discloses a non-contact communication medium in which a loop antenna is formed using a conductor on one side of a substrate, and a communication circuit is mounted on the same side of the substrate. The contactless communication medium described in Patent Document 6 connects one end of a loop antenna to one antenna connection part of a communication circuit, and connects a first pad part, a second pad part, and a first pad part and a second pad part. When the arm section is folded, the other end of the loop antenna and the first pad section are in contact with each other, and the other end of the loop antenna and the second pad section are in contact with each other. It is characterized by being foldable so that the parts are in contact with each other.

国際公開第2019/198438号International Publication No. 2019/198438 国際公開第2019/198527号International Publication No. 2019/198527 国際公開第2019/176325号International Publication No. 2019/176325 特開2003-331220号公報JP2003-331220A 特開2003-051759号公報Japanese Patent Application Publication No. 2003-051759 特開2004-265374号公報Japanese Patent Application Publication No. 2004-265374

本開示の技術に係る一つの実施形態は、1チップ化された演算装置に含まれる容量性負荷及びコイルのみによって共振させる場合に比べ、共振周波数のばらつきを抑制することができる非接触式通信媒体、磁気テープカートリッジ、及び非接触式通信媒体の製造方法を提供する。 One embodiment of the technology of the present disclosure is a non-contact communication medium that can suppress variations in resonance frequency compared to a case where resonance is caused only by a capacitive load and a coil included in a single-chip arithmetic device. , a magnetic tape cartridge, and a method of manufacturing a contactless communication medium.

本開示の技術に係る別の実施形態は、特性の異なる外部コンデンサを用いることにより、共振回路のQ値を変更させることができる非接触式通信媒体、磁気テープカートリッジ、及び非接触式通信媒体の製造方法を提供する。 Another embodiment of the technology of the present disclosure provides a non-contact communication medium, a magnetic tape cartridge, and a non-contact communication medium that can change the Q value of a resonant circuit by using external capacitors with different characteristics. A manufacturing method is provided.

本開示の技術に係る第1の態様は、容量性負荷と、メモリと、メモリに対して読み書きを行うプロセッサとが1チップ化された演算装置と、コイルと、演算装置に対して外付けされたコンデンサであって、外部から与えられた外部磁界が作用することで予め定められた共振周波数で共振する共振回路を容量性負荷及びコイルと共に構成するコンデンサと、備え、演算装置が、共振回路によって生成された電力を用いて動作する非接触式通信媒体である。 A first aspect of the technology of the present disclosure is an arithmetic device in which a capacitive load, a memory, and a processor that reads and writes to the memory are integrated into one chip, a coil, and an arithmetic device that are externally attached to the arithmetic device. A capacitor comprising: a capacitor that, together with a capacitive load and a coil, constitutes a resonant circuit that resonates at a predetermined resonant frequency when an external magnetic field applied from the outside acts; It is a contactless communication medium that operates using generated electricity.

本開示の技術に係る第2の態様は、容量性負荷及びコンデンサが、コイルに対して並列に接続されている第1の態様に係る非接触式通信媒体である。 A second aspect according to the technology of the present disclosure is a non-contact communication medium according to the first aspect, in which a capacitive load and a capacitor are connected in parallel to a coil.

本開示の技術に係る第3の態様は、コンデンサの容量が、容量性負荷の容量の実測値に基づいて定められている第1の態様又は第2の態様に係る非接触式通信媒体である。 A third aspect according to the technology of the present disclosure is the contactless communication medium according to the first aspect or the second aspect, in which the capacitance of the capacitor is determined based on the measured value of the capacitance of the capacitive load. .

本開示の技術に係る第4の態様は、基板を更に備え、基板の特定面に演算装置とコンデンサとが接着され、かつ、電気的に接続されている第1の態様から第3の態様の何れか1つの態様に係る非接触式通信媒体である。 A fourth aspect according to the technology of the present disclosure is any one of the first to third aspects, further comprising a substrate, and an arithmetic device and a capacitor are adhered to a specific surface of the substrate and are electrically connected. A contactless communication medium according to any one aspect.

本開示の技術に係る第5の態様は、演算装置及びコンデンサが、特定面で封止材によって封止されている第4の態様に係る非接触式通信媒体である。 A fifth aspect according to the technology of the present disclosure is the contactless communication medium according to the fourth aspect, in which the arithmetic device and the capacitor are sealed with a sealing material on a specific surface.

本開示の技術に係る第6の態様は、演算装置及びコンデンサが、ワイヤ接続方式で電気的に接続されている第1の態様から第5の態様の何れか1つの態様に係る非接触式通信媒体である。 A sixth aspect of the technology of the present disclosure is the non-contact communication according to any one of the first to fifth aspects, wherein the arithmetic device and the capacitor are electrically connected by a wire connection method. It is a medium.

本開示の技術に係る第7の態様は、演算装置が、フリップチップ接続方式でコイルと電気的に接続されている第1の態様から第6の態様の何れか1つの態様に係る非接触式通信媒体である。 A seventh aspect according to the technology of the present disclosure is a non-contact type according to any one of the first to sixth aspects, wherein the arithmetic device is electrically connected to the coil by a flip-chip connection method. It is a communication medium.

本開示の技術に係る第8の態様は、演算装置が、磁気テープカートリッジ以外の用途にも使用可能な汎用タイプであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する第1の態様から第7の態様の何れか1つの態様に係る非接触式通信媒体である。 An eighth aspect of the technology of the present disclosure is that the arithmetic device is a general-purpose type that can be used for purposes other than magnetic tape cartridges, and when a magnetic tape cartridge program is installed, the arithmetic device can be used as a magnetic tape cartridge arithmetic device. A non-contact communication medium according to any one of the first to seventh aspects that functions.

本開示の技術に係る第9の態様は、第1の態様から第8の態様の何れか1つの態様に係る非接触式通信媒体と、磁気テープと、を備えた磁気テープカートリッジであって、非接触式通信媒体は、第2メモリを有し、第2メモリは、磁気テープに関する情報を記憶している磁気テープカートリッジである。 A ninth aspect according to the technology of the present disclosure is a magnetic tape cartridge comprising the non-contact communication medium according to any one of the first to eighth aspects, and a magnetic tape, The contactless communication medium has a second memory, the second memory being a magnetic tape cartridge storing information about the magnetic tape.

本開示の技術に係る第10の態様は、外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、処理回路に対して外付けされる外部コンデンサであって、外部磁界が作用することで予め定められた共振周波数で共振する共振回路を内蔵コンデンサ及びコイルと共に構成する外部コンデンサと、を備え、外部コンデンサは、内蔵コンデンサに対して並列に接続されており、共振回路は、外部コンデンサの特性に応じて定められたQ値を有する非接触式通信媒体である。 A tenth aspect of the technology of the present disclosure provides a processing circuit that is mounted on a substrate on which a coil that induces electric power is formed when an external magnetic field applied from the outside acts on the processing circuit, and that has a built-in capacitor. an external capacitor attached externally to the built-in capacitor, which together with the built-in capacitor and the coil constitutes a resonant circuit that resonates at a predetermined resonant frequency when an external magnetic field acts; The resonant circuit is a contactless communication medium having a Q value determined according to the characteristics of the external capacitor.

本開示の技術に係る第11の態様は、Q値が、特定の周波数帯での外部コンデンサの抵抗成分に応じて定められている第10の態様に係る非接触式通信媒体である。 An eleventh aspect according to the technology of the present disclosure is the non-contact communication medium according to the tenth aspect, in which the Q value is determined according to the resistance component of the external capacitor in a specific frequency band.

本開示の技術に係る第12の態様は、Q値が、非接触式通信媒体による基準通信距離よりも長い通信距離を実現する値に設定されている第10の態様又は第11の態様に係る非接触式通信媒体である。 A twelfth aspect according to the technology of the present disclosure is according to the tenth aspect or the eleventh aspect, in which the Q value is set to a value that realizes a communication distance longer than the reference communication distance by the contactless communication medium. It is a contactless communication medium.

本開示の技術に係る第13の態様は、Q値が、非接触式通信媒体による基準通信安定性よりも良好な通信安定性を実現する値に設定されている第10の態様から第12の態様の何れか1つの態様に係る非接触式通信媒体である。 A 13th aspect of the technology of the present disclosure is a 13th aspect of the present invention, in which the Q value is set to a value that achieves better communication stability than the reference communication stability by the non-contact communication medium. A non-contact communication medium according to any one of the aspects.

本開示の技術に係る第14の態様は、外部コンデンサが処理回路に接続されていない状態で、かつ、処理回路がコイルに接続されている状態で測定された仮Q値に基づいてQ値が定められている第10の態様から第13の態様の何れか1つの態様に係る非接触式通信媒体である。 A fourteenth aspect of the technology of the present disclosure is that the Q value is determined based on the provisional Q value measured in a state where the external capacitor is not connected to the processing circuit and the processing circuit is connected to the coil. This is a non-contact communication medium according to any one of the tenth to thirteenth aspects defined.

本開示の技術に係る第15の態様は、基準Q値と、外部コンデンサが処理回路に接続されていない状態で、かつ、処理回路がコイルに接続されている状態で測定された仮Q値との相違度に基づいて、外部コンデンサの特性が定められている第10の態様から第14の態様の何れか1つの態様に係る非接触式通信媒体である。 A fifteenth aspect of the technology of the present disclosure is a reference Q value and a temporary Q value measured in a state where an external capacitor is not connected to the processing circuit and a state where the processing circuit is connected to the coil. The non-contact communication medium according to any one of the tenth to fourteenth aspects, wherein the characteristics of the external capacitor are determined based on the degree of difference.

本開示の技術に係る第16の態様は、処理回路が、共振回路によって生成された電力を用いて動作する第10の態様から第14の態様の何れか1つの態様に係る非接触式通信媒体である。 A 16th aspect according to the technology of the present disclosure is the contactless communication medium according to any one of the 10th to 14th aspects, in which the processing circuit operates using electric power generated by the resonant circuit. It is.

本開示の技術に係る第17の態様は、内蔵コンデンサ及び外部コンデンサが、コイルに対して並列に接続されている第10の態様から第16の態様の何れか1つの態様に係る非接触式通信媒体である。 A seventeenth aspect according to the technology of the present disclosure is the non-contact communication according to any one of the tenth to sixteenth aspects, wherein the built-in capacitor and the external capacitor are connected in parallel to the coil. It is a medium.

本開示の技術に係る第18の態様は、外部コンデンサの容量が、内蔵コンデンサの容量の実測値に基づいて定められている第10の態様から第17の態様の何れか1つの態様に係る非接触式通信媒体である。 An 18th aspect according to the technology of the present disclosure is a non-conventional device according to any one of the 10th to 17th aspects, wherein the capacitance of the external capacitor is determined based on the measured value of the capacitance of the built-in capacitor. It is a contact communication medium.

本開示の技術に係る第19の態様は、基板の特定面に処理回路と外部コンデンサとが接着され、かつ、電気的に接続されている第10の態様から第18の態様の何れか1つの態様に係る非接触式通信媒体である。 A nineteenth aspect according to the technology of the present disclosure is any one of the tenth to eighteenth aspects, wherein the processing circuit and the external capacitor are bonded to a specific surface of the substrate and are electrically connected. 1 is a non-contact communication medium according to an embodiment.

本開示の技術に係る第20の態様は、処理回路及び外部コンデンサが、特定面で封止材によって封止されている第19の態様に係る非接触式通信媒体である。 A 20th aspect according to the technology of the present disclosure is the non-contact communication medium according to the 19th aspect, in which the processing circuit and the external capacitor are sealed with a sealing material on a specific surface.

本開示の技術に係る第21の態様は、処理回路及び外部コンデンサが、ワイヤ接続方式で電気的に接続されている第10の態様から第20の態様の何れか1つの態様に係る非接触式通信媒体である。 A twenty-first aspect according to the technology of the present disclosure is a non-contact type according to any one of the tenth to twentieth aspects, wherein the processing circuit and the external capacitor are electrically connected by a wire connection method. It is a communication medium.

本開示の技術に係る第22の態様は、処理回路が、フリップチップ接続方式でコイルと電気的に接続されている第10の態様から第21の態様の何れか1つの態様に係る非接触式通信媒体である。 A twenty-second aspect according to the technology of the present disclosure is a non-contact type according to any one of the tenth to twenty-first aspects, wherein the processing circuit is electrically connected to the coil by a flip-chip connection method. It is a communication medium.

本開示の技術に係る第23の態様は、処理回路が、磁気テープカートリッジ以外の用途にも使用可能な汎用タイプであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する第10の態様から第22の態様の何れか1つの態様に係る非接触式通信媒体である。 A twenty-third aspect of the technology of the present disclosure is that the processing circuit is of a general-purpose type that can be used for purposes other than magnetic tape cartridges, and when a program for magnetic tape cartridges is installed, it can be used as an arithmetic device for magnetic tape cartridges. It is a non-contact communication medium according to any one of the tenth to twenty-second aspects that functions.

本開示の技術に係る第24の態様は、第10の態様から第23の態様の何れか1つの態様に係る非接触式通信媒体と、磁気テープと、を備えた磁気テープカートリッジであって、非接触式通信媒体が、メモリを有し、メモリが、磁気テープに関する情報を記憶している磁気テープカートリッジである。 A twenty-fourth aspect according to the technology of the present disclosure is a magnetic tape cartridge comprising the non-contact communication medium according to any one of the tenth to twenty-third aspects, and a magnetic tape, The non-contact communication medium has a memory, and the memory is a magnetic tape cartridge that stores information about the magnetic tape.

本開示の技術に係る第25の態様は、外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、処理回路に対して外付けされる外部コンデンサであって、外部磁界が作用することで予め定められた共振周波数で共振する共振回路を内蔵コンデンサ及びコイルと共に構成する外部コンデンサと、を備えた非接触式通信媒体の製造方法であって、外部コンデンサが内蔵コンデンサに対して並列に接続された場合の共振回路のQ値を決定するQ値決定工程と、外部コンデンサが内蔵コンデンサに対して並列に接続された場合に共振回路のQ値がQ値決定工程によって決定されたQ値となる条件で外部コンデンサを形成する外部コンデンサ形成工程と、外部コンデンサ形成工程で形成された外部コンデンサを内蔵コンデンサに対して並列に接続する接続工程と、を含む非接触式通信媒体の製造方法である。 A twenty-fifth aspect of the technology of the present disclosure provides a processing circuit that is mounted on a substrate on which a coil is formed that induces electric power when an external magnetic field applied from the outside acts on the processing circuit, and that has a built-in capacitor. A non-contact communication medium comprising: an external capacitor attached externally to the device, which together with a built-in capacitor and a coil constitutes a resonant circuit that resonates at a predetermined resonant frequency when an external magnetic field acts on the external capacitor; The manufacturing method includes a Q value determination step for determining the Q value of a resonant circuit when an external capacitor is connected in parallel to the built-in capacitor, and a Q value determination step for determining the Q value of a resonant circuit when the external capacitor is connected in parallel to the built-in capacitor. An external capacitor formation process in which an external capacitor is formed under the condition that the Q value of the resonant circuit becomes the Q value determined in the Q value determination process, and the external capacitor formed in the external capacitor formation process is connected in parallel to the built-in capacitor. A method of manufacturing a non-contact communication medium includes a connecting step of connecting the method.

本開示の技術に係る第26の態様は、条件が、外部コンデンサが内蔵コンデンサに対して並列に接続された場合に、特定の周波数帯において、共振回路のQ値がQ値決定工程によって決定されたQ値となる抵抗成分を有する、という条件である第25の態様に記載の非接触式通信媒体の製造方法である。 A twenty-sixth aspect of the technology of the present disclosure is that when the condition is that the external capacitor is connected in parallel to the built-in capacitor, the Q value of the resonant circuit is determined by the Q value determining step in a specific frequency band. The method for manufacturing a non-contact communication medium according to the twenty-fifth aspect, wherein the non-contact communication medium has a resistance component having a Q value.

本開示の技術に係る第27の態様は、Q値決定工程によって決定されるQ値が、非接触式通信媒体による基準通信距離よりも長い通信距離を実現する値である第25の態様又は第26の態様に係る非接触式通信媒体の製造方法である。 A twenty-seventh aspect according to the technology of the present disclosure is the twenty-fifth aspect or the twenty-seventh aspect, wherein the Q value determined by the Q value determining step is a value that realizes a communication distance longer than the reference communication distance by the non-contact communication medium. 26 is a method for manufacturing a non-contact communication medium according to aspect 26.

本開示の技術に係る第28の態様は、Q値決定工程によって決定されるQ値が、非接触式通信媒体による基準通信安定性よりも良好な通信安定性を実現する値である第25の態様から第27の態様の何れか1つの態様に係る非接触式通信媒体の製造方法である。 A twenty-eighth aspect of the technology of the present disclosure is a twenty-fifth aspect in which the Q value determined in the Q value determining step is a value that realizes better communication stability than the reference communication stability by the non-contact communication medium. A method of manufacturing a non-contact communication medium according to any one of the twenty-seventh aspects.

本開示の技術に係る第29の態様は、Q値決定工程が、外部コンデンサが処理回路に接続されていない状態で、かつ、処理回路がコイルに接続されている状態で測定された仮Q値に基づいて共振回路のQ値を決定する第25の態様から第28の態様の何れか1つの態様に係る非接触式通信媒体の製造方法である。 A twenty-ninth aspect of the technology of the present disclosure is that in the Q value determining step, the provisional Q value is measured in a state where the external capacitor is not connected to the processing circuit and the processing circuit is connected to the coil. A method for manufacturing a non-contact communication medium according to any one of the twenty-fifth to twenty-eighth aspects, in which the Q value of the resonant circuit is determined based on the following.

本開示の技術に係る第30の態様は、Q値決定工程が、基準Q値と、外部コンデンサが処理回路に接続されていない状態で、かつ、処理回路がコイルに接続されている状態で測定された仮Q値との相違度に基づいて、外部コンデンサの特性を決定する第25の態様から第29の態様の何れか1つの態様に係る非接触式通信媒体の製造方法である。 A 30th aspect of the technology of the present disclosure is that the Q value determining step is performed by measuring the reference Q value in a state in which the external capacitor is not connected to the processing circuit and in a state in which the processing circuit is connected to the coil. The method for manufacturing a non-contact communication medium according to any one of the twenty-fifth to twenty-ninth aspects, wherein the characteristics of the external capacitor are determined based on the degree of difference from the tentative Q value obtained.

第1及び第2実施形態に係る磁気テープカートリッジの外観の一例を示す概略斜視図である。FIG. 1 is a schematic perspective view showing an example of the appearance of a magnetic tape cartridge according to first and second embodiments. 第1及び第2実施形態に係る磁気テープカートリッジの下ケースの内側の右後端部の構造の一例を示す概略斜視図である。FIG. 2 is a schematic perspective view showing an example of the structure of the inner right rear end portion of the lower case of the magnetic tape cartridge according to the first and second embodiments. 第1及び第2実施形態に係る磁気テープカートリッジの下ケースの内面に設けられた支持部材の一例を示す側面視断面図である。FIG. 3 is a side sectional view showing an example of a support member provided on the inner surface of the lower case of the magnetic tape cartridge according to the first and second embodiments. 第1及び第2実施形態に係る磁気テープドライブのハードウェア構成の一例を示す概略構成図である。1 is a schematic configuration diagram showing an example of the hardware configuration of a magnetic tape drive according to first and second embodiments; FIG. 第1及び第2実施形態に係る磁気テープカートリッジの下側から非接触式読み書き装置によって磁界が放出されている態様の一例を示す概略斜視図である。FIG. 2 is a schematic perspective view showing an example of a mode in which a magnetic field is emitted from the bottom side of the magnetic tape cartridge according to the first and second embodiments by the non-contact reading/writing device. 第1及び第2実施形態に係る磁気テープカートリッジ内のカートリッジメモリに対して非接触式読み書き装置から磁界が付与されている態様の一例を示す概念図である。FIG. 2 is a conceptual diagram showing an example of a mode in which a magnetic field is applied from a non-contact read/write device to a cartridge memory in a magnetic tape cartridge according to the first and second embodiments. 第1及び第2実施形態に係る磁気テープカートリッジ内のカートリッジメモリの基板の裏面の構造の一例を示す概略底面図である。FIG. 3 is a schematic bottom view showing an example of the structure of the back surface of the substrate of the cartridge memory in the magnetic tape cartridge according to the first and second embodiments. 第1及び第2実施形態に係る磁気テープカートリッジ内のカートリッジメモリの基板の表面の構造の一例を示す概略平面図である。FIG. 3 is a schematic plan view showing an example of the structure of the surface of the substrate of the cartridge memory in the magnetic tape cartridge according to the first and second embodiments. 第1実施形態に係る磁気テープカートリッジ内のカートリッジメモリの回路構成の一例を示す概略回路図である。FIG. 2 is a schematic circuit diagram showing an example of a circuit configuration of a cartridge memory in the magnetic tape cartridge according to the first embodiment. 第1実施形態に係る磁気テープカートリッジ内のカートリッジメモリに搭載されているICチップのコンピュータのハードウェア構成の一例を示すブロック図である。FIG. 2 is a block diagram illustrating an example of the hardware configuration of a computer including an IC chip mounted in a cartridge memory in a magnetic tape cartridge according to the first embodiment. 第1実施形態に係る磁気テープカートリッジ内のカートリッジメモリのCPUによって実行される動作モード設定処理の処理内容の一例を示す概念図である。FIG. 3 is a conceptual diagram showing an example of the processing contents of an operation mode setting process executed by the CPU of the cartridge memory in the magnetic tape cartridge according to the first embodiment. 第1実施形態に係る動作モード設定処理の流れの一例を示すフローチャートである。7 is a flowchart illustrating an example of the flow of operation mode setting processing according to the first embodiment. 図12Aに示すフローチャートの続きである。This is a continuation of the flowchart shown in FIG. 12A. 図12Bに示すフローチャートの続きである。This is a continuation of the flowchart shown in FIG. 12B. 第1実施形態に係る動作モード設定処理の流れの第1変形例を示すフローチャートである。It is a flowchart which shows the 1st modification of the flow of the operation mode setting process based on 1st Embodiment. 第1実施形態に係る動作モード設定処理の流れの第2変形例を示すフローチャートである。It is a flowchart which shows the 2nd modification of the flow of the operation mode setting process based on 1st Embodiment. 第1実施形態に係る動作モード設定処理の流れの第3変形例を示すフローチャートである。It is a flowchart which shows the 3rd modification of the flow of the operation mode setting process based on 1st Embodiment. 第1実施形態に係る動作モード設定処理の流れの第4変形例を示すフローチャートである。It is a flowchart which shows the 4th modification of the flow of the operation mode setting process based on 1st Embodiment. 第2実施形態に係る共振回路に誘起される共振信号の周波数特性の一例を示すグラフである。It is a graph which shows an example of the frequency characteristic of the resonance signal induced in the resonance circuit based on 2nd Embodiment. 高いQ値を有する共振回路に誘起される共振信号と、低いQ値を有する共振回路に誘起される共振信号との周波数特性の一例を示すグラフである。7 is a graph showing an example of frequency characteristics of a resonance signal induced in a resonance circuit having a high Q value and a resonance signal induced in a resonance circuit having a low Q value. コイル、内蔵コンデンサ、及び外部コンデンサの抵抗成分及び合成容量を考慮して簡略化した第2実施形態に係る共振回路の一例を示す回路図である。FIG. 7 is a circuit diagram showing an example of a resonant circuit according to a second embodiment, which is simplified in consideration of resistance components and combined capacitance of a coil, a built-in capacitor, and an external capacitor. 第2実施形態に係る磁気テープカートリッジ内のカートリッジメモリの回路構成の一例を示す概略回路図である。FIG. 7 is a schematic circuit diagram showing an example of a circuit configuration of a cartridge memory in a magnetic tape cartridge according to a second embodiment. 第2実施形態に係るカートリッジメモリにおいて、基準Q値に応じて異なる外部コンデンサを選択する態様の一例を示す説明図である。FIG. 7 is an explanatory diagram showing an example of a mode in which different external capacitors are selected according to a reference Q value in the cartridge memory according to the second embodiment. 第2実施形態に係るカートリッジメモリにおいて、仮Q値に応じてQ値を決定する態様の一例を示す説明図である。FIG. 7 is an explanatory diagram showing an example of a manner in which a Q value is determined according to a provisional Q value in a cartridge memory according to a second embodiment. 第2実施形態に係るカートリッジメモリにおいて、基準Q値と仮Q値とに基づいて形成した外部コンデンサを共振回路に接続する態様の一例を示す説明図である。FIG. 7 is an explanatory diagram showing an example of a mode in which an external capacitor formed based on a reference Q value and a temporary Q value is connected to a resonant circuit in the cartridge memory according to the second embodiment. 第2実施形態に係る共振回路製造工程の一例を示すフローチャートである。It is a flow chart which shows an example of a resonant circuit manufacturing process concerning a 2nd embodiment. 第2実施形態に係る磁気テープカートリッジ内のカートリッジメモリの回路構成の第1変形例を示す概略回路図である。FIG. 7 is a schematic circuit diagram showing a first modification of the circuit configuration of the cartridge memory in the magnetic tape cartridge according to the second embodiment. 第2実施形態の第1変形例に係るカートリッジメモリの基板の表面の構造の一例を示す概略平面図である。FIG. 7 is a schematic plan view showing an example of the structure of the surface of a substrate of a cartridge memory according to a first modification of the second embodiment. 第2実施形態の第1変形例に係るカートリッジメモリの基板の表面の構造の別の一例を示す概略平面図である。FIG. 7 is a schematic plan view showing another example of the structure of the surface of the substrate of the cartridge memory according to the first modification of the second embodiment. 図27に示す概略平面図の線A-Aにおける概略断面図である。28 is a schematic cross-sectional view taken along line AA of the schematic plan view shown in FIG. 27. FIG. 磁気テープカートリッジ内のカートリッジメモリの概略平面図であって、コイルとICチップとを接続形態の変形例を示す概略平面図である。FIG. 3 is a schematic plan view of a cartridge memory in a magnetic tape cartridge, and is a schematic plan view showing a modified example of a connection form between a coil and an IC chip. 磁気テープカートリッジ内のカートリッジメモリの傾斜角度の変形例を示す概念図である。FIG. 6 is a conceptual diagram showing a modification of the inclination angle of the cartridge memory in the magnetic tape cartridge. 複数の磁気テープカートリッジのパッケージに対して磁界が付与されている態様の一例を示す概念図である。FIG. 3 is a conceptual diagram showing an example of a mode in which a magnetic field is applied to packages of a plurality of magnetic tape cartridges. 動作モード設定処理プログラムが記憶されている記憶媒体からコンピュータに動作モード設定処理プログラムがインストールされる態様の一例を示すブロック図である。FIG. 2 is a block diagram illustrating an example of a manner in which an operation mode setting processing program is installed in a computer from a storage medium in which the operation mode setting processing program is stored.

先ず、以下の説明で使用される文言について説明する。 First, the words used in the following explanation will be explained.

CPUとは、“Central Processing Unit”の略称を指す。RAMとは、“Random Access Memory”の略称を指す。NVMとは、“Non-Volatile Memory”の略称を指す。ROMとは、“Read Only Memory”の略称を指す。EEPROMとは、“Electrically Erasable and Programmable Read Only Memory”の略称を指す。SSDとは、“Solid State Drive”の略称を指す。USBとは、“Universal Serial Bus”の略称を指す。ASICとは、“Application Specific Integrated Circuit”の略称を指す。PLDとは、“Programmable Logic Device”の略称を指す。FPGAとは、“Field-Programmable Gate Array”の略称を指す。SoCとは、“System-on-a-chip”の略称を指す。ICとは、“Integrated circuit”の略称を指す。RFIDとは、“radio frequency identifier”の略称を指す。LTOとは、“Linear Tape-Open”の略称を指す。 CPU is an abbreviation for "Central Processing Unit." RAM is an abbreviation for "Random Access Memory." NVM is an abbreviation for "Non-Volatile Memory." ROM is an abbreviation for "Read Only Memory." EEPROM is an abbreviation for "Electrically Erasable and Programmable Read Only Memory." SSD is an abbreviation for "Solid State Drive." USB is an abbreviation for "Universal Serial Bus." ASIC is an abbreviation for "Application Specific Integrated Circuit." PLD is an abbreviation for "Programmable Logic Device." FPGA is an abbreviation for "Field-Programmable Gate Array." SoC is an abbreviation for "System-on-a-chip." IC is an abbreviation for "Integrated circuit." RFID is an abbreviation for "radio frequency identifier." LTO is an abbreviation for "Linear Tape-Open."

以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の磁気テープドライブ30(図4参照)への装填方向を矢印Aで示し、矢印A方向を磁気テープカートリッジ10の前方向とし、磁気テープカートリッジ10の前方向の側を磁気テープカートリッジ10の前側とする。以下の構造上の説明において、「前」とは、磁気テープカートリッジ10の前側を指す。 In the following description, for convenience of explanation, the direction in which the magnetic tape cartridge 10 is loaded into the magnetic tape drive 30 (see FIG. 4) is indicated by arrow A in FIG. The front side of the magnetic tape cartridge 10 is referred to as the front side of the magnetic tape cartridge 10. In the following structural description, "front" refers to the front side of the magnetic tape cartridge 10.

また、以下の説明では、説明の便宜上、図1において、矢印A方向と直交する矢印B方向を右方向とし、磁気テープカートリッジ10の右方向の側を磁気テープカートリッジ10の右側とする。以下の構造上の説明において、「右」とは、磁気テープカートリッジ10の右側を指す In the following description, for convenience of explanation, the direction of arrow B perpendicular to the direction of arrow A in FIG. In the following structural description, "right" refers to the right side of the magnetic tape cartridge 10.

また、以下の説明では、説明の便宜上、図1において、矢印A方向及び矢印B方向と直交する方向を矢印Cで示し、矢印C方向を磁気テープカートリッジ10の上方向とし、磁気テープカートリッジ10の上方向の側を磁気テープカートリッジ10の上側とする。以下の説明において、以下の構造上の説明において、「上」とは、磁気テープカートリッジ10の上側を指す。 In the following description, for convenience of explanation, the direction perpendicular to the arrow A direction and the arrow B direction in FIG. The upward side is the upper side of the magnetic tape cartridge 10. In the following description, in the following structural description, "upper" refers to the upper side of the magnetic tape cartridge 10.

また、以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の前方向と逆の方向を磁気テープカートリッジ10の後方向とし、磁気テープカートリッジ10の後方向の側を、磁気テープカートリッジ10の後側とする。以下の構造上の説明において、「後」とは、磁気テープカートリッジ10の後側を指す。 In the following description, for convenience of explanation, the direction opposite to the front direction of the magnetic tape cartridge 10 in FIG. 10 on the rear side. In the following structural description, "rear" refers to the rear side of the magnetic tape cartridge 10.

また、以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の上方向と逆の方向を磁気テープカートリッジ10の下方向とし、磁気テープカートリッジ10の下方向の側を磁気テープカートリッジ10の下側とする。以下の構造上の説明において、「下」とは、磁気テープカートリッジ10の下側を指す。 In the following description, for convenience of explanation, the direction opposite to the upward direction of the magnetic tape cartridge 10 in FIG. The lower side of In the following structural description, "lower" refers to the lower side of the magnetic tape cartridge 10.

また、以下の説明では、磁気テープカートリッジ10の仕様としてLTOを例に挙げて説明する。また、以下の説明では、本開示の技術に係るLTOに対して、下記の表1に示す仕様が適用されていることを前提として説明するが、これはあくまでも一例に過ぎず、IBM3592の磁気テープカートリッジの仕様に準じていてもよい。 In the following description, LTO will be used as an example of the specifications of the magnetic tape cartridge 10. In addition, in the following explanation, it is assumed that the specifications shown in Table 1 below are applied to the LTO according to the technology of the present disclosure, but this is just an example, and the IBM3592 magnetic tape It may be based on the specifications of the cartridge.

表1において、「REQA~SELCET系」とは、後述のポーリングコマンドを意味する。「REQA~SELCET系」には、少なくとも“Request A”というコマンド、“Request SN”というコマンド、及び“Select”というコマンドが含まれている。“Request A”は、カートリッジメモリに対して、如何なるタイプのカートリッジメモリであるかを問い合わせるコマンドである。本実施形態において“Request A”は、1種類であるが、これに限らず、複数種類であってもよい。“Request SN”は、カートリッジメモリに対して、シリアルナンバーを問い合わせるコマンドである。“Select”は、カートリッジメモリに対して読み書きの準備を予告するコマンドである。READ系は、後述の読出コマンドに相当するコマンドである。WRITE系は、後述の書込コマンドに相当するコマンドである。 In Table 1, "REQA to SELCET series" means polling commands described later. The "REQA to SELCET system" includes at least the command "Request A", the command "Request SN", and the command "Select". “Request A” is a command that inquires of the cartridge memory as to what type of cartridge memory it is. In this embodiment, there is one type of "Request A", but the number is not limited to this, and there may be multiple types. “Request SN” is a command to inquire about the serial number of the cartridge memory. “Select” is a command that foretells preparation for reading and writing to the cartridge memory. The READ system is a command corresponding to a read command described later. The WRITE type is a command corresponding to a write command described later.

[第1実施形態]
一例として図1に示すように、磁気テープカートリッジ10は、平面視略矩形であり、かつ、箱状のケース12を備えている。ケース12は、ポリカーボネート等の樹脂製であり、上ケース14及び下ケース16を備えている。上ケース14及び下ケース16は、上ケース14の下周縁面と下ケース16の上周縁面とを接触させた状態で、溶着(例えば、超音波溶着)及びビス止めによって接合されている。接合方法は、溶着及びビス止めに限らず、他の接合方法であってもよい。
[First embodiment]
As an example, as shown in FIG. 1, a magnetic tape cartridge 10 is substantially rectangular in plan view and includes a box-shaped case 12. As shown in FIG. The case 12 is made of resin such as polycarbonate, and includes an upper case 14 and a lower case 16. The upper case 14 and the lower case 16 are joined by welding (for example, ultrasonic welding) and screwing, with the lower peripheral surface of the upper case 14 and the upper peripheral surface of the lower case 16 in contact with each other. The joining method is not limited to welding and screwing, but may be other joining methods.

ケース12の内部には、カートリッジリール18が回転可能に収容されている。カートリッジリール18は、リールハブ18A、上フランジ18B1、及び下フランジ18B2を備えている。リールハブ18Aは、円筒状に形成されている。リールハブ18Aは、カートリッジリール18の軸心部であり、軸心方向がケース12の上下方向に沿っており、ケース12の中央部に配置されている。上フランジ18B1及び下フランジ18B2の各々は円環状に形成されている。リールハブ18Aの上端部には上フランジ18B1の平面視中央部が固定されており、リールハブ18Aの下端部には下フランジ18B2の平面視中央部が固定されている。リールハブ18Aの外周面には、磁気テープMTが巻き回されており、磁気テープMTの幅方向の端部は上フランジ18B1及び下フランジ18B2によって保持されている。なお、リールハブ18A及び下フランジ18B2は一体として成型されていてもよい。 A cartridge reel 18 is rotatably housed inside the case 12. The cartridge reel 18 includes a reel hub 18A, an upper flange 18B1, and a lower flange 18B2. The reel hub 18A is formed into a cylindrical shape. The reel hub 18A is the axial center of the cartridge reel 18, the axial direction thereof is along the vertical direction of the case 12, and the reel hub 18A is disposed at the center of the case 12. Each of the upper flange 18B1 and the lower flange 18B2 is formed in an annular shape. A central portion of an upper flange 18B1 in plan view is fixed to the upper end of the reel hub 18A, and a central portion of a lower flange 18B2 in plan view is fixed to the lower end of the reel hub 18A. A magnetic tape MT is wound around the outer peripheral surface of the reel hub 18A, and widthwise ends of the magnetic tape MT are held by an upper flange 18B1 and a lower flange 18B2. Note that the reel hub 18A and the lower flange 18B2 may be integrally molded.

ケース12の右壁12Aの前側には、開口12Bが形成されている。磁気テープMTは、開口12Bから引き出される。 An opening 12B is formed in the front side of the right wall 12A of the case 12. The magnetic tape MT is pulled out from the opening 12B.

一例として図2に示すように、下ケース16の右後端部には、カートリッジメモリ19が収容されている。カートリッジメモリ19は、本開示の技術に係る「非接触式通信媒体」の一例である。本実施形態では、いわゆるパッシブ型のRFIDタグがカートリッジメモリ19として採用されている。 As an example, as shown in FIG. 2, a cartridge memory 19 is housed in the right rear end of the lower case 16. The cartridge memory 19 is an example of a "non-contact communication medium" according to the technology of the present disclosure. In this embodiment, a so-called passive RFID tag is employed as the cartridge memory 19.

カートリッジメモリ19には、管理情報100(図10参照)が記憶されている。管理情報100は、磁気テープカートリッジ10を管理する情報であり、本開示の技術に係る「磁気テープに関する情報」の一例である。管理情報100としては、例えば、磁気テープカートリッジ10を特定可能な識別情報、磁気テープMTの記録容量、磁気テープMTに記録されている情報(以下、「記録情報」とも称する)の概要、記録情報の項目、及び記録情報の記録形式等を示す情報が挙げられる。 The cartridge memory 19 stores management information 100 (see FIG. 10). The management information 100 is information for managing the magnetic tape cartridge 10, and is an example of "information regarding magnetic tape" according to the technology of the present disclosure. The management information 100 includes, for example, identification information that can identify the magnetic tape cartridge 10, the recording capacity of the magnetic tape MT, a summary of information recorded on the magnetic tape MT (hereinafter also referred to as "recorded information"), and recorded information. and information indicating the recording format of recorded information.

カートリッジメモリ19は、非接触式で外部装置(図示省略)と通信を行う。外部装置としては、例えば、磁気テープカートリッジ10の生産工程で使用される読み書き装置、及び、磁気テープドライブ(例えば、図4に示す磁気テープドライブ30)内で使用される読み書き装置(例えば、図4~図6に示す非接触式読み書き装置50)が挙げられる。 The cartridge memory 19 communicates with an external device (not shown) in a non-contact manner. External devices include, for example, a read/write device used in the production process of the magnetic tape cartridge 10, and a read/write device used in a magnetic tape drive (for example, the magnetic tape drive 30 shown in FIG. 4) (for example, the read/write device shown in FIG. - Non-contact reading/writing device 50) shown in FIG.

外部装置は、カートリッジメモリ19に対して、非接触式で各種情報の読み書きを行う。詳しくは後述するが、カートリッジメモリ19は、外部装置から与えられた磁界に対して電磁的に作用することで電力を生成する。そして、カートリッジメモリ19は、生成した電力を用いて作動し、磁界を介して外部装置と通信を行うことで外部装置との間で各種情報の授受を行う。なお、通信方式は、例えば、ISO14443又はISO18092等の公知の規格に準じる方式であってもよいし、ECMA319のLTO仕様に準じる方式等であってもよい。 The external device reads and writes various information to and from the cartridge memory 19 in a non-contact manner. As will be described in detail later, the cartridge memory 19 generates electric power by electromagnetically acting on a magnetic field applied from an external device. The cartridge memory 19 operates using the generated electric power and communicates with the external device via a magnetic field, thereby exchanging various information with the external device. Note that the communication method may be, for example, a method based on a known standard such as ISO14443 or ISO18092, or may be a method based on the LTO specification of ECMA319.

一例として図2に示すように、下ケース16の右後端部の底板16Aの内面には、支持部材20が設けられている。支持部材20は、カートリッジメモリ19を傾斜させた状態で下方から支持する一対の傾斜台である。一対の傾斜台は、第1傾斜台20A及び第2傾斜台20Bである。第1傾斜台20A及び第2傾斜台20Bは、ケース12の左右方向に間隔を隔てて配置されており、下ケース16の後壁16Bの内面及び底板16Aの内面に一体化されている。第1傾斜台20Aは、傾斜面20A1を有しており、傾斜面20A1は、後壁16Bの内面から底板16Aの内面に向けて下り傾斜している。また、傾斜面20B1も、後壁16Bの内面から底板16Aの内面に向けて下り傾斜している。 As an example, as shown in FIG. 2, a support member 20 is provided on the inner surface of the bottom plate 16A at the right rear end of the lower case 16. The support members 20 are a pair of inclined tables that support the cartridge memory 19 from below in an inclined state. The pair of ramps is a first ramp 20A and a second ramp 20B. The first inclined table 20A and the second inclined table 20B are arranged at intervals in the left-right direction of the case 12, and are integrated with the inner surface of the rear wall 16B and the inner surface of the bottom plate 16A of the lower case 16. The first inclined table 20A has an inclined surface 20A1, and the inclined surface 20A1 is inclined downward from the inner surface of the rear wall 16B toward the inner surface of the bottom plate 16A. Further, the inclined surface 20B1 is also inclined downward from the inner surface of the rear wall 16B toward the inner surface of the bottom plate 16A.

支持部材20の前方側には、一対の位置規制リブ22が左右方向に間隔を隔てて配置されている。一対の位置規制リブ22は、底板16Aの内面に立設されており、支持部材20に配置された状態のカートリッジメモリ19の下端部の位置を規制する。 On the front side of the support member 20, a pair of position regulating ribs 22 are arranged at intervals in the left-right direction. A pair of position regulating ribs 22 are provided upright on the inner surface of the bottom plate 16A, and regulate the position of the lower end of the cartridge memory 19 placed on the support member 20.

一例として図3に示すように、底板16Aの外面には基準面16A1が形成されている。基準面16A1は、平面である。ここで、平面とは、底板16Aを下側にして下ケース16を水平面に置いた場合において、水平面に対して平行な面を指す。支持部材20の傾斜角度θ、すなわち、傾斜面20A1及び傾斜面20B1の傾斜角は、基準面16A1に対して45度である。なお、45度は、あくまでも一例に過ぎず、“0度<傾斜角度θ<45度”であってもよいし、45度以上であってもよい。 As an example, as shown in FIG. 3, a reference surface 16A1 is formed on the outer surface of the bottom plate 16A. The reference surface 16A1 is a plane. Here, the plane refers to a plane parallel to a horizontal plane when the lower case 16 is placed on a horizontal plane with the bottom plate 16A facing downward. The inclination angle θ of the support member 20, that is, the inclination angle of the inclined surface 20A1 and the inclined surface 20B1, is 45 degrees with respect to the reference surface 16A1. Note that 45 degrees is just an example, and may be "0 degrees < inclination angle θ < 45 degrees" or may be 45 degrees or more.

カートリッジメモリ19は、基板26を備えている。基板26は、本開示の技術に係る「基板」の一例である。基板26は、基板26の裏面26Aを下側に向けて支持部材20上に置かれ、支持部材20は、基板26の裏面26Aを下方から支持する。基板26の裏面26Aの一部は、支持部材20の傾斜面、すなわち、傾斜面20A1及び20B1に接触しており、基板26の表面26Bは、本開示の技術に係る「特定面」の一例であり、天板14Aの内面14A1側に露出している。なお、ここでは、本開示の技術に係る「特定面」の一例として表面26Bが挙げられているが、本開示の技術はこれに限定されず、本開示の技術に係る「特定面」の一例として裏面26Aが採用されてもよい。 The cartridge memory 19 includes a substrate 26. The substrate 26 is an example of a "substrate" according to the technology of the present disclosure. The substrate 26 is placed on the support member 20 with the back surface 26A of the substrate 26 facing downward, and the support member 20 supports the back surface 26A of the substrate 26 from below. A portion of the back surface 26A of the substrate 26 is in contact with the inclined surfaces of the support member 20, that is, the inclined surfaces 20A1 and 20B1, and the front surface 26B of the substrate 26 is an example of a "specific surface" according to the technology of the present disclosure. It is exposed on the inner surface 14A1 side of the top plate 14A. Although the surface 26B is mentioned here as an example of the "specific surface" according to the technology of the present disclosure, the technology of the present disclosure is not limited to this, and the surface 26B is an example of the "specific surface" according to the technology of the present disclosure. The back surface 26A may be used as the back surface 26A.

上ケース14は、複数のリブ24を備えている。複数のリブ24は、ケース12の左右方向に間隔を隔てて配置されている。複数のリブ24は、上ケース14の天板14Aの内面14A1から下側に突設されており、各リブ24の先端面24Aは、傾斜面20A1及び20B1に対応した傾斜面を有する。すなわち、各リブ24の先端面24Aは、基準面16A1に対して45度に傾斜している。 The upper case 14 includes a plurality of ribs 24. The plurality of ribs 24 are arranged at intervals in the left-right direction of the case 12. The plurality of ribs 24 protrude downward from the inner surface 14A1 of the top plate 14A of the upper case 14, and the tip end surface 24A of each rib 24 has an inclined surface corresponding to the inclined surfaces 20A1 and 20B1. That is, the tip surface 24A of each rib 24 is inclined at 45 degrees with respect to the reference surface 16A1.

カートリッジメモリ19が支持部材20に配置された状態で、上述したように上ケース14が下ケース16に接合されると、各リブ24の先端面24Aは、基板26に対して表面26B側から接触し、基板26は、各リブ24の先端面24Aと支持部材20の傾斜面とで挟み込まれる。これにより、カートリッジメモリ19の上下方向の位置がリブ24によって規制される。 When the upper case 14 is joined to the lower case 16 as described above with the cartridge memory 19 disposed on the support member 20, the tip surface 24A of each rib 24 comes into contact with the substrate 26 from the surface 26B side. However, the substrate 26 is sandwiched between the tip surface 24A of each rib 24 and the inclined surface of the support member 20. As a result, the vertical position of the cartridge memory 19 is regulated by the ribs 24.

一例として図4に示すように、磁気テープドライブ30は、搬送装置34、読取ヘッド36、及び制御装置38を備えている。磁気テープドライブ30には、磁気テープカートリッジ10が装填される。磁気テープドライブ30は、磁気テープカートリッジ10から磁気テープMTが引き出され、引き出された磁気テープMTから読取ヘッド36を用いて記録情報をリニアサーペンタイン方式で読み取る装置である。なお、本実施形態において、記録情報の読み取りとは、換言すると、記録情報の再生を指す。 As an example, as shown in FIG. 4, a magnetic tape drive 30 includes a transport device 34, a read head 36, and a control device 38. The magnetic tape cartridge 10 is loaded into the magnetic tape drive 30. The magnetic tape drive 30 is a device that extracts the magnetic tape MT from the magnetic tape cartridge 10 and reads recorded information from the extracted magnetic tape MT using a read head 36 in a linear serpentine method. Note that in this embodiment, reading recorded information refers to reproduction of recorded information in other words.

制御装置38は、磁気テープドライブ30の全体を制御する。本実施形態において、制御装置38は、ASICによって実現されているが、本開示の技術はこれに限定されない。例えば、制御装置38は、FPGAによって実現されるようにしてもよい。また、制御装置38は、CPU、ROM、及びRAMを含むコンピュータによって実現されるようにしてもよい。また、AISC、FPGA、及びコンピュータのうちの2つ以上を組み合わせて実現されるようにしてもよい。すなわち、制御装置38は、ハードウェア構成とソフトウェア構成との組み合わせによって実現されるようにしてもよい。 The control device 38 controls the entire magnetic tape drive 30. In this embodiment, the control device 38 is realized by an ASIC, but the technology of the present disclosure is not limited to this. For example, the control device 38 may be realized by an FPGA. Further, the control device 38 may be realized by a computer including a CPU, ROM, and RAM. Further, it may be realized by combining two or more of AISC, FPGA, and computer. That is, the control device 38 may be realized by a combination of a hardware configuration and a software configuration.

搬送装置34は、磁気テープMTを順方向及び逆方向に選択的に搬送する装置であり、送出モータ40、巻取リール42、巻取モータ44、複数のガイドローラGR、及び制御装置38を備えている。 The conveyance device 34 is a device that selectively conveys the magnetic tape MT in the forward direction and the reverse direction, and includes a delivery motor 40, a take-up reel 42, a take-up motor 44, a plurality of guide rollers GR, and a control device 38. ing.

送出モータ40は、制御装置38の制御下で、磁気テープカートリッジ10内のカートリッジリール18を回転駆動させる。制御装置38は、送出モータ40を制御することで、カートリッジリール18の回転方向、回転速度、及び回転トルク等を制御する。 The feed motor 40 rotates the cartridge reel 18 within the magnetic tape cartridge 10 under the control of the control device 38 . The control device 38 controls the rotational direction, rotational speed, rotational torque, etc. of the cartridge reel 18 by controlling the delivery motor 40 .

巻取モータ44は、制御装置38の制御下で、巻取リール42を回転駆動させる。制御装置38は、巻取モータ44を制御することで、巻取リール42の回転方向、回転速度、及び回転トルク等を制御する。 The take-up motor 44 rotates the take-up reel 42 under the control of the control device 38 . The control device 38 controls the rotation direction, rotation speed, rotation torque, etc. of the take-up reel 42 by controlling the take-up motor 44 .

磁気テープMTが巻取リール42によって巻き取られる場合には、制御装置38によって、磁気テープMTを順方向に走行させるように送出モータ40及び巻取モータ44を回転させる。送出モータ40及び巻取モータ44の回転速度及び回転トルク等は、巻取リール42によって巻き取られる磁気テープMTの速度に応じて調整される。 When the magnetic tape MT is taken up by the take-up reel 42, the control device 38 rotates the feed motor 40 and the take-up motor 44 so as to run the magnetic tape MT in the forward direction. The rotational speed, rotational torque, etc. of the delivery motor 40 and the take-up motor 44 are adjusted according to the speed of the magnetic tape MT being wound by the take-up reel 42.

磁気テープMTがカートリッジリール18に巻き戻される場合には、制御装置38によって、磁気テープMTを逆方向に走行させるように送出モータ40及び巻取モータ44を回転させる。送出モータ40及び巻取モータ44の回転速度及び回転トルク等は、巻取リール42によって巻き取られる磁気テープMTの速度に応じて調整される。 When the magnetic tape MT is rewound onto the cartridge reel 18, the control device 38 rotates the feed motor 40 and the take-up motor 44 so as to run the magnetic tape MT in the opposite direction. The rotational speed, rotational torque, etc. of the delivery motor 40 and the take-up motor 44 are adjusted according to the speed of the magnetic tape MT being wound by the take-up reel 42.

このようにして送出モータ40及び巻取モータ44の各々の回転速度及び回転トルク等が調整されることで、磁気テープMTに既定範囲内の張力が付与される。ここで、既定範囲内とは、例えば、磁気テープMTから読取ヘッド36によってデータが読取可能な張力の範囲として、コンピュータ・シミュレーション及び/又は実機による試験等により得られた張力の範囲を指す。 By adjusting the rotational speed, rotational torque, etc. of each of the delivery motor 40 and the take-up motor 44 in this manner, tension within a predetermined range is applied to the magnetic tape MT. Here, "within a predetermined range" refers to, for example, a tension range obtained through computer simulation and/or testing using an actual machine, as a tension range in which data can be read from the magnetic tape MT by the read head 36.

本実施形態では、送出モータ40及び巻取モータ44の回転速度及び回転トルク等が制御されることにより磁気テープMTの張力が制御されているが、本開示の技術はこれに限定されない。例えば、磁気テープMTの張力は、ダンサローラを用いて制御されてもよいし、バキュームチャンバに磁気テープMTを引き込むことによって制御されるようにしてもよい。 In this embodiment, the tension of the magnetic tape MT is controlled by controlling the rotational speed, rotational torque, etc. of the delivery motor 40 and the take-up motor 44, but the technology of the present disclosure is not limited to this. For example, the tension of the magnetic tape MT may be controlled using a dancer roller or by drawing the magnetic tape MT into a vacuum chamber.

複数のガイドローラGRの各々は、磁気テープMTを案内するローラである。磁気テープMTの走行経路は、複数のガイドローラGRが磁気テープカートリッジ10と巻取リール42との間において読取ヘッド36を跨ぐ位置に分けて配置されることによって定められている。 Each of the plurality of guide rollers GR is a roller that guides the magnetic tape MT. The travel path of the magnetic tape MT is determined by a plurality of guide rollers GR being separately arranged at positions straddling the reading head 36 between the magnetic tape cartridge 10 and the take-up reel 42.

読取ヘッド36は、読取素子46及びホルダ48を備えている。読取素子46は、走行中の磁気テープMTに接触するようにホルダ48によって保持されており、搬送装置34によって搬送される磁気テープMTから記録情報を読み取る。 The reading head 36 includes a reading element 46 and a holder 48. The reading element 46 is held by a holder 48 so as to be in contact with the running magnetic tape MT, and reads recorded information from the magnetic tape MT transported by the transport device 34.

磁気テープドライブ30は、非接触式読み書き装置50を備えている。非接触式読み書き装置50は、本開示の技術に係る「外部」の一例である。非接触式読み書き装置50は、磁気テープカートリッジ10が装填された状態の磁気テープカートリッジ10の下側にてカートリッジメモリ19の裏面26Aに正対するように配置されている。なお、磁気テープカートリッジ10が磁気テープドライブ30に装填された状態とは、例えば、磁気テープカートリッジ10が読取ヘッド36による磁気テープMTに対する記録情報の読み取りを開始する位置として事前に定められた位置に到達した状態を指す。 The magnetic tape drive 30 includes a non-contact reading/writing device 50. The non-contact reading/writing device 50 is an example of the "external" according to the technology of the present disclosure. The non-contact read/write device 50 is disposed below the magnetic tape cartridge 10 loaded with the magnetic tape cartridge 10 so as to directly face the back surface 26A of the cartridge memory 19. Note that the state in which the magnetic tape cartridge 10 is loaded into the magnetic tape drive 30 means, for example, that the magnetic tape cartridge 10 is at a predetermined position where the reading head 36 starts reading recorded information from the magnetic tape MT. Refers to the state reached.

一例として図5に示すように、非接触式読み書き装置50は、磁気テープカートリッジ10の下側からカートリッジメモリ19に向けて磁界MFを放出する。磁界MFは、カートリッジメモリ19を貫通する。なお、磁界MFは、本開示の技術に係る「外部磁界」の一例である。 As an example, as shown in FIG. 5, the non-contact read/write device 50 emits a magnetic field MF from the underside of the magnetic tape cartridge 10 toward the cartridge memory 19. The magnetic field MF penetrates the cartridge memory 19. Note that the magnetic field MF is an example of an "external magnetic field" according to the technology of the present disclosure.

一例として図6に示すように、非接触式読み書き装置50は、制御装置38に接続されている。制御装置38は、カートリッジメモリ19を制御する制御信号を非接触式読み書き装置50に出力する。非接触式読み書き装置50は、制御装置38から入力された制御信号に従って、磁界MFをカートリッジメモリ19に向けて放出する。磁界MFは、カートリッジメモリ19の裏面26A側から表面26B側に貫通する。 As an example, as shown in FIG. 6, a non-contact reading/writing device 50 is connected to a control device 38. The control device 38 outputs a control signal for controlling the cartridge memory 19 to the non-contact reading/writing device 50 . The non-contact reading/writing device 50 emits a magnetic field MF toward the cartridge memory 19 according to a control signal input from the control device 38 . The magnetic field MF penetrates from the back surface 26A side of the cartridge memory 19 to the front surface 26B side.

非接触式読み書き装置50は、制御装置38の制御下で、コマンド信号をカートリッジメモリ19に空間伝送する。詳しく後述するが、コマンド信号は、カートリッジメモリ19に対する指令を示す信号である。コマンド信号が非接触式読み書き装置50からカートリッジメモリ19に空間伝送される場合、磁界MFには、制御装置38からの指示に従って非接触式読み書き装置50によってコマンド信号が含まれる。換言すると、磁界MFには、コマンド信号が重畳される。すなわち、非接触式読み書き装置50は、制御装置38の制御下で、磁界MFを介してコマンド信号をカートリッジメモリ19に送信する。 The non-contact read/write device 50 spatially transmits command signals to the cartridge memory 19 under the control of the controller 38 . As will be described in detail later, the command signal is a signal indicating a command to the cartridge memory 19. When a command signal is spatially transmitted from the non-contact reading/writing device 50 to the cartridge memory 19, the magnetic field MF includes the command signal by the non-contact reading/writing device 50 according to instructions from the control device 38. In other words, the command signal is superimposed on the magnetic field MF. That is, the non-contact reading/writing device 50 transmits a command signal to the cartridge memory 19 via the magnetic field MF under the control of the control device 38.

カートリッジメモリ19の表面26Bには、ICチップ52及び外部コンデンサ54が搭載されている。ICチップ52及び外部コンデンサ54は、表面26Bに接着されている。また、カートリッジメモリ19の表面26Bにおいて、ICチップ52及び外部コンデンサ54は封止材56によって封止されている。ここでは、封止材56として、紫外線に反応して硬化する紫外線硬化樹脂が採用されている。なお、紫外線硬化樹脂は、あくまでも一例に過ぎず、紫外線以外の波長域の光に反応して効果する光硬化樹脂を封止材56として使用してもよいし、熱硬化性樹脂を封止材56として使用してもよいし、接着剤を封止材56として使用してもよい。なお、ICチップ52は、本開示の技術に係る「処理回路」の一例である。コンデンサは、本開示の技術に係る「外部コンデンサ」の一例である。また、封止材56は、本開示の技術に係る「封止材」の一例である。 An IC chip 52 and an external capacitor 54 are mounted on the surface 26B of the cartridge memory 19. IC chip 52 and external capacitor 54 are adhered to surface 26B. Further, on the surface 26B of the cartridge memory 19, the IC chip 52 and the external capacitor 54 are sealed with a sealing material 56. Here, as the sealing material 56, an ultraviolet curing resin that cures in response to ultraviolet light is used. Note that the ultraviolet curing resin is just one example, and a photocuring resin that reacts to light in a wavelength range other than ultraviolet rays may be used as the encapsulant 56, or a thermosetting resin may be used as the encapsulant. Alternatively, an adhesive may be used as the sealant 56. Note that the IC chip 52 is an example of a "processing circuit" according to the technology of the present disclosure. The capacitor is an example of an "external capacitor" according to the technology of the present disclosure. Further, the sealing material 56 is an example of a "sealing material" according to the technology of the present disclosure.

一例として図7に示すように、カートリッジメモリ19の裏面26Aには、コイル60がループ状に形成されている。ここでは、コイル60の素材として、銅箔が採用されている。銅箔は、あくまでも一例に過ぎず、例えば、アルミニウム箔等の他種類の導電性素材であってもよい。コイル60は、非接触式読み書き装置50から与えられた磁界MF(図5及び図6参照)が作用することで誘導電流を誘起する。なお、コイル60は、本開示の技術に係る「コイル」の一例である。 As an example, as shown in FIG. 7, a coil 60 is formed in a loop shape on the back surface 26A of the cartridge memory 19. Here, copper foil is used as the material for the coil 60. Copper foil is just one example, and other types of conductive materials such as aluminum foil may also be used. The coil 60 induces an induced current when a magnetic field MF (see FIGS. 5 and 6) applied from the non-contact reading/writing device 50 acts on the coil 60. Note that the coil 60 is an example of a "coil" according to the technology of the present disclosure.

カートリッジメモリ19の裏面26Aには、第1導通部62A及び第2導通部62Bが設けられている。第1導通部62A及び第2導通部62Bは、はんだを有しており、表面26BのICチップ52(図6及び図8参照)及び外部コンデンサ54(図6及び図8参照)に対してコイル60の両端部を電気的に接続している。 A first conductive portion 62A and a second conductive portion 62B are provided on the back surface 26A of the cartridge memory 19. The first conductive portion 62A and the second conductive portion 62B have solder, and are connected to the IC chip 52 (see FIGS. 6 and 8) and the external capacitor 54 (see FIGS. 6 and 8) on the surface 26B. Both ends of 60 are electrically connected.

一例として図8に示すように、カートリッジメモリ19の表面26Bにおいて、ICチップ52及び外部コンデンサ54は、ワイヤ接続方式で互いに電気的に接続されている。具体的には、ICチップ52の正極端子及び負極端子のうちの一方の端子が配線64Aを介して第1導通部62Aに接続されており、他方の端子が配線64Bを介して第2導通部62Bに接続されている。また、外部コンデンサ54は、一対の電極を有する。図8に示す例では、一対の電極は、電極54A及び54Bである。電極54Aは、配線64Cを介して第1導通部62Aに接続されており、電極54Bは、配線64Dを介して第2導通部62Bに接続されている。これにより、コイル60に対して、ICチップ52及び外部コンデンサ54は並列に接続される。 As an example, as shown in FIG. 8, on the surface 26B of the cartridge memory 19, the IC chip 52 and the external capacitor 54 are electrically connected to each other by a wire connection method. Specifically, one terminal of the positive terminal and negative terminal of the IC chip 52 is connected to the first conductive portion 62A via the wiring 64A, and the other terminal is connected to the second conductive portion via the wiring 64B. 62B. Further, the external capacitor 54 has a pair of electrodes. In the example shown in FIG. 8, the pair of electrodes are electrodes 54A and 54B. The electrode 54A is connected to the first conducting part 62A via a wiring 64C, and the electrode 54B is connected to the second conducting part 62B via a wiring 64D. Thereby, the IC chip 52 and the external capacitor 54 are connected in parallel to the coil 60.

一例として図9に示すように、ICチップ52は、内蔵コンデンサ80、電源回路82、コンピュータ84、クロック信号生成器86、信号処理回路88、及び磁界強度測定回路90を備えている。ICチップ52は、磁気テープカートリッジ10以外の用途にも使用可能な汎用タイプのICチップであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する。なお、磁気テープカートリッジ用プログラムの一例としては、後述の動作モード設定処理プログラム102が挙げられる。また、内蔵コンデンサ80は、本開示の技術に係る「内蔵コンデンサ」の一例である。 As an example, as shown in FIG. 9, the IC chip 52 includes a built-in capacitor 80, a power supply circuit 82, a computer 84, a clock signal generator 86, a signal processing circuit 88, and a magnetic field strength measuring circuit 90. The IC chip 52 is a general-purpose IC chip that can be used for purposes other than the magnetic tape cartridge 10, and functions as an arithmetic unit for the magnetic tape cartridge by installing a program for the magnetic tape cartridge. Note that an example of the magnetic tape cartridge program is an operation mode setting processing program 102, which will be described later. Furthermore, the built-in capacitor 80 is an example of a "built-in capacitor" according to the technology of the present disclosure.

また、カートリッジメモリ19は、電力生成器70を備えている。電力生成器70は、非接触式読み書き装置50から与えられた磁界MFがコイル60に対して作用することで電力を生成する。具体的には、電力生成器70は、共振回路92を用いて交流電力を生成し、生成した交流電力を直流電力に変換して出力する。なお、共振回路92は、本開示の技術に係る「共振回路」の一例である。 The cartridge memory 19 also includes a power generator 70 . The power generator 70 generates power by the magnetic field MF applied from the non-contact reading/writing device 50 acting on the coil 60 . Specifically, the power generator 70 generates AC power using the resonant circuit 92, converts the generated AC power into DC power, and outputs the DC power. Note that the resonant circuit 92 is an example of a "resonant circuit" according to the technology of the present disclosure.

電力生成器70は、共振回路92及び電源回路82を有する。共振回路92は、外部コンデンサ54、コイル60、及び内蔵コンデンサ80を備えている。内蔵コンデンサ80は、本開示の技術に係る「容量性負荷」の一例である。内蔵コンデンサ80は、ICチップ52に内蔵されているコンデンサであり、電源回路82もICチップ52に内蔵されている回路である。内蔵コンデンサ80は、コイル60に対して並列に接続されている。また、内蔵コンデンサ80は、外部コンデンサ54に対して並列に接続されている。 Power generator 70 has a resonant circuit 92 and a power supply circuit 82. The resonant circuit 92 includes an external capacitor 54, a coil 60, and a built-in capacitor 80. Built-in capacitor 80 is an example of a "capacitive load" according to the technology of the present disclosure. The built-in capacitor 80 is a capacitor built into the IC chip 52, and the power supply circuit 82 is also a circuit built into the IC chip 52. Built-in capacitor 80 is connected in parallel to coil 60. Further, the built-in capacitor 80 is connected in parallel to the external capacitor 54.

外部コンデンサ54は、ICチップ52に対して外付けされたコンデンサである。ICチップ52は、本来、磁気テープカートリッジ10とは異なる用途でも用いることが可能な汎用のICチップである。そのため、内蔵コンデンサ80の容量は、磁気テープカートリッジ10で用いられるカートリッジメモリ19で要求される共振周波数を実現するには不足している場合がある。そこで、カートリッジメモリ19では、磁界MFが作用することで共振回路92を予め定められた共振周波数で共振させる上で必要な容量値を有するコンデンサとして、ICチップ52に対して外部コンデンサ54が後付けされている。なお、予め定められた共振周波数に相当する周波数は、例えば、13.56MHzであり、カートリッジメモリ19及び/又は非接触式読み書き装置50の仕様等によって適宜決定されればよい。また、外部コンデンサ54の容量は、内蔵コンデンサ80の容量の実測値に基づいて定められている。なお、13.56MHzは、本開示の技術に係る「予め定められた共振周波数」及び「特定の周波数帯」の一例である。 The external capacitor 54 is a capacitor attached externally to the IC chip 52. The IC chip 52 is originally a general-purpose IC chip that can be used for purposes other than the magnetic tape cartridge 10. Therefore, the capacity of the built-in capacitor 80 may be insufficient to realize the resonant frequency required by the cartridge memory 19 used in the magnetic tape cartridge 10. Therefore, in the cartridge memory 19, an external capacitor 54 is retrofitted to the IC chip 52 as a capacitor having a capacitance value necessary for causing the resonant circuit 92 to resonate at a predetermined resonant frequency by the action of the magnetic field MF. ing. Note that the frequency corresponding to the predetermined resonance frequency is, for example, 13.56 MHz, and may be determined as appropriate based on the specifications of the cartridge memory 19 and/or the non-contact reading/writing device 50. Further, the capacitance of the external capacitor 54 is determined based on the actually measured value of the capacitance of the built-in capacitor 80. Note that 13.56 MHz is an example of a "predetermined resonance frequency" and a "specific frequency band" according to the technology of the present disclosure.

共振回路92は、磁界MFがコイル60を貫通することでコイル60によって誘起された誘導電流を用いて、予め定められた共振周波数の共振現象を発生させることで交流電力を生成し、生成した交流電力を電源回路82に出力する。 The resonant circuit 92 generates AC power by generating a resonance phenomenon of a predetermined resonance frequency using an induced current induced by the coil 60 when the magnetic field MF passes through the coil 60. Power is output to the power supply circuit 82.

電源回路82は、整流回路及び平滑回路等を有する。整流回路は、複数のダイオードを有する全波整流回路である。全波整流回路は、あくまでも一例に過ぎず、半波整流回路であってもよい。平滑回路は、コンデンサ及び抵抗を含んで構成されている。電源回路82は、共振回路92から入力された交流電力を直流電力に変換し、変換して得た直流電力(以下、単に「電力」とも称する)をICチップ52内の各種の駆動素子に供給する。各種の駆動素子としては、コンピュータ84、クロック信号生成器86、信号処理回路88、及び磁界強度測定回路90が挙げられる。このように、ICチップ52内の各種の駆動素子に対して電力が電力生成器70によって供給されることで、ICチップ52は、電力生成器70によって生成された電力を用いて動作する。 The power supply circuit 82 includes a rectifier circuit, a smoothing circuit, and the like. The rectifier circuit is a full wave rectifier circuit having multiple diodes. The full-wave rectifier circuit is just an example, and a half-wave rectifier circuit may also be used. The smoothing circuit includes a capacitor and a resistor. The power supply circuit 82 converts the AC power input from the resonance circuit 92 into DC power, and supplies the DC power obtained by the conversion (hereinafter also simply referred to as "power") to various driving elements in the IC chip 52. do. The various driving elements include a computer 84, a clock signal generator 86, a signal processing circuit 88, and a magnetic field strength measurement circuit 90. In this manner, the power generator 70 supplies power to the various driving elements within the IC chip 52, so that the IC chip 52 operates using the power generated by the power generator 70.

コンピュータ84は、カートリッジメモリ19の全体を制御する。コンピュータ84は、管理情報100(図10参照)を保持している。 Computer 84 controls cartridge memory 19 as a whole. The computer 84 holds management information 100 (see FIG. 10).

クロック信号生成器86は、クロック信号を生成して各種の駆動素子に出力する。各種の駆動素子は、クロック信号生成器86から入力されたクロック信号に従って動作する。詳しくは後述するが、クロック信号生成器86は、コンピュータ84の指示に従って、クロック信号の周波数(以下、「クロック周波数」とも称する)を変更する。クロック信号生成器86では、基準となるクロック周波数(以下、「基準クロック周波数」と称する)として磁界MFの周波数と同一の周波数が用いられており、基準クロック周波数に基づいて異なるクロック周波数のクロック信号が生成される。本実施形態において、クロック信号生成器86は、第1周波数~第3周波数のクロック信号を選択的に生成する。第1周波数は、基準クロック周波数の2倍の周波数であり、第2周波数は、基準クロック周波数と同じ周波数であり、第3周波数は、基準クロック周波数の1/2倍の周波数である(図11参照)。 A clock signal generator 86 generates a clock signal and outputs it to various driving elements. The various drive elements operate according to clock signals input from the clock signal generator 86. As will be described in detail later, the clock signal generator 86 changes the frequency of the clock signal (hereinafter also referred to as "clock frequency") according to instructions from the computer 84. The clock signal generator 86 uses the same frequency as the frequency of the magnetic field MF as a reference clock frequency (hereinafter referred to as "reference clock frequency"), and generates a clock signal with a different clock frequency based on the reference clock frequency. is generated. In this embodiment, the clock signal generator 86 selectively generates clock signals of the first to third frequencies. The first frequency is twice the reference clock frequency, the second frequency is the same frequency as the reference clock frequency, and the third frequency is 1/2 the reference clock frequency (Figure 11 reference).

信号処理回路88は、共振回路92に接続されている。信号処理回路88は、復号回路(図示省略)及び符号化回路(図示省略)を有する。信号処理回路88の復号回路は、コイル60によって受信された磁界MFからコマンド信号を抽出して復号し、コンピュータ84に出力する。コンピュータ84は、コマンド信号に対する応答信号を信号処理回路88に出力する。すなわち、コンピュータ84は、信号処理回路88から入力されたコマンド信号に応じた処理を実行し、処理結果を応答信号として信号処理回路88に出力する。信号処理回路88では、コンピュータ84から応答信号が入力されると、信号処理回路88の符号化回路は、応答信号を符号化することで変調して共振回路92に出力する。共振回路92は、信号処理回路88の符号化回路から入力された応答信号を、磁界MFを介して非接触式読み書き装置50に送信する。すなわち、カートリッジメモリ19から非接触式読み書き装置50に応答信号が送信される場合、磁界MFには、応答信号が含まれる。換言すると、磁界MFには応答信号が重畳される。 Signal processing circuit 88 is connected to resonant circuit 92 . The signal processing circuit 88 includes a decoding circuit (not shown) and an encoding circuit (not shown). The decoding circuit of the signal processing circuit 88 extracts and decodes a command signal from the magnetic field MF received by the coil 60 and outputs it to the computer 84 . Computer 84 outputs a response signal to the command signal to signal processing circuit 88 . That is, the computer 84 executes processing according to the command signal input from the signal processing circuit 88, and outputs the processing result to the signal processing circuit 88 as a response signal. In the signal processing circuit 88 , when the response signal is input from the computer 84 , the encoding circuit of the signal processing circuit 88 encodes and modulates the response signal and outputs it to the resonance circuit 92 . The resonant circuit 92 transmits the response signal input from the encoding circuit of the signal processing circuit 88 to the non-contact reading/writing device 50 via the magnetic field MF. That is, when a response signal is transmitted from the cartridge memory 19 to the non-contact type reading/writing device 50, the response signal is included in the magnetic field MF. In other words, the response signal is superimposed on the magnetic field MF.

磁界強度測定回路90は、電源回路82によって生成された電力に基づいて磁界MFの強度を測定する。電源回路82によって生成された電力は、共振回路92に与えられる磁界MFの強度が大きいほど制限範囲内で大きくなる。磁界強度測定回路90は、電源回路82によって生成された電力と共振回路92に与えられる磁界MFの強度との相関に基づいて、電源回路82によって生成された電力に応じた出力レベルの信号を出力する。つまり、磁界強度測定回路90は、電源回路82によって生成された電力を測定し、測定結果に基づいて磁界MFの強度を示す磁界強度信号を生成してコンピュータ84に出力する。これにより、コンピュータ84は、磁界強度測定回路90から入力された磁界強度信号に応じた処理を実行することが可能となる。 The magnetic field strength measurement circuit 90 measures the strength of the magnetic field MF based on the power generated by the power supply circuit 82. The power generated by the power supply circuit 82 increases within a limited range as the strength of the magnetic field MF applied to the resonant circuit 92 increases. The magnetic field strength measurement circuit 90 outputs a signal with an output level corresponding to the power generated by the power supply circuit 82 based on the correlation between the power generated by the power supply circuit 82 and the strength of the magnetic field MF given to the resonance circuit 92. do. That is, the magnetic field strength measuring circuit 90 measures the electric power generated by the power supply circuit 82, generates a magnetic field strength signal indicating the strength of the magnetic field MF based on the measurement result, and outputs it to the computer 84. This allows the computer 84 to execute processing according to the magnetic field strength signal input from the magnetic field strength measuring circuit 90.

一例として図10に示すように、コンピュータ84は、CPU94、NVM96、及びRAM98を備えている。CPU94、NVM96、及びRAM98は、バス99に接続されている。また、バス99には、クロック信号生成器86、信号処理回路88、及び磁界強度測定回路90も接続されている。 As shown in FIG. 10 as an example, the computer 84 includes a CPU 94, an NVM 96, and a RAM 98. CPU 94 , NVM 96 , and RAM 98 are connected to bus 99 . Also connected to the bus 99 are a clock signal generator 86 , a signal processing circuit 88 , and a magnetic field strength measuring circuit 90 .

NVM96は、本開示の技術に係る「メモリ」の一例である。ここでは、NVM96として、EEPROMが採用されている。EEPROMは、これはあくまでも一例に過ぎず、例えば、EEPROMに代えて強誘電体メモリであってもよく、ICチップ52に搭載可能な不揮発性メモリであれば如何なるメモリであってもよい。 The NVM 96 is an example of a "memory" according to the technology of the present disclosure. Here, an EEPROM is employed as the NVM96. The EEPROM is just one example; for example, a ferroelectric memory may be used instead of the EEPROM, and any nonvolatile memory that can be mounted on the IC chip 52 may be used.

NVM96には、管理情報100が記憶されている。CPU94は、信号処理回路88から入力されたコマンド信号に応じて、ポーリング処理、読出処理、及び書込処理を選択的に行う。ポーリング処理は、非接触式読み書き装置50との間で通信を確立する処理であり、例えば、読出処理及び書込処理の前段階の準備処理として行われる。読出処理は、NVM96から管理情報100等を読み出す処理である。書込処理は、NVM96に管理情報100等を書き込む処理である。ポーリング処理、読出処理、及び書込処理(以下、区別して説明する必要がない場合、「各種処理」と称する)は何れも、クロック信号生成器86によって生成されたクロック信号に従ってCPU94によって行われる。すなわち、CPU94は、各種処理をクロック周波数に応じた処理速度で行う。 Management information 100 is stored in the NVM 96. The CPU 94 selectively performs polling processing, reading processing, and writing processing in accordance with command signals input from the signal processing circuit 88 . The polling process is a process of establishing communication with the non-contact reading/writing device 50, and is performed, for example, as a preparatory process before the read process and the write process. The reading process is a process of reading the management information 100 and the like from the NVM 96. The write process is a process for writing the management information 100 and the like into the NVM 96. The polling process, the read process, and the write process (hereinafter referred to as "various processes" unless it is necessary to explain them separately) are all performed by the CPU 94 in accordance with the clock signal generated by the clock signal generator 86. That is, the CPU 94 performs various processes at a processing speed according to the clock frequency.

従って、クロック周波数が高いほど処理速度は高まる。処理速度が高まるということは、CPU94にかかる負荷が大きくなり、消費電力も大きくなる。また、管理情報100等の情報量が多くなるほど、CPU94による読出処理及び書込処理の実行時間が長くなり、電源回路82からCPU94等に供給される電力が不足してしまう虞がある。 Therefore, the higher the clock frequency, the higher the processing speed. An increase in processing speed increases the load placed on the CPU 94 and increases power consumption. Furthermore, as the amount of information such as the management information 100 increases, the time taken for the CPU 94 to execute read processing and write processing becomes longer, and there is a possibility that the power supplied from the power supply circuit 82 to the CPU 94 etc. may become insufficient.

CPU94にかかる負荷が大きくなる一因としては、非接触式読み書き装置50からカートリッジメモリ19に対するコマンド信号の送信が完了してから、カートリッジメモリ19によるコマンド信号に対する応答信号の送信が開始するまでに要する時間(以下、「レスポンスタイム」とも称する)が短くなることが挙げられる。レスポンスタイムが短いいほど、カートリッジメモリ19の高速動作が必要となり、クロック周波数を高くして処理することになると消費電力が大きくなる。なお、一般的に、レスポンスタイムと、非接触式読み書き装置50とカートリッジメモリ19との間の最大通信距離とはトレードオフの関係にあることが知られている。 One reason for the increased load on the CPU 94 is the time required from the time the non-contact read/write device 50 completes sending a command signal to the cartridge memory 19 until the cartridge memory 19 starts sending a response signal in response to the command signal. One example of this is that the time (hereinafter also referred to as "response time") becomes shorter. The shorter the response time, the faster the cartridge memory 19 must operate, and the higher the clock frequency for processing, the greater the power consumption. It is generally known that there is a trade-off relationship between the response time and the maximum communication distance between the non-contact reading/writing device 50 and the cartridge memory 19.

カートリッジメモリ19では、消費電力の増大を抑制するために、CPU94によって動作モード設定処理が実行される。動作モード設定処理は、レスポンスタイムを、標準的なレスポンスタイムとして予め定められた時間よりも長くする処理である。以下、動作モード設定処理について説明する。 In the cartridge memory 19, an operation mode setting process is executed by the CPU 94 in order to suppress an increase in power consumption. The operation mode setting process is a process for making the response time longer than a predetermined time as a standard response time. The operation mode setting process will be explained below.

NVM96には、動作モード設定処理プログラム102が記憶されている。CPU94は、NVM96から動作モード設定処理プログラム102を読み出し、RAM98上で動作モード設定処理プログラム102を実行する。動作モード設定処理は、CPU94によって動作モード設定処理プログラム102が実行されることで実現される。 The NVM 96 stores an operation mode setting processing program 102. The CPU 94 reads the operating mode setting processing program 102 from the NVM 96 and executes the operating mode setting processing program 102 on the RAM 98. The operation mode setting process is realized by the CPU 94 executing the operation mode setting process program 102.

一例として図11に示すように、CPU94は、動作モード設定処理を実行することで、カートリッジメモリ19の動作モード(以下、単に「動作モード」とも称する)をコマンド信号に応じた動作モードに設定し、動作モードに応じたクロック周波数を設定する。CPU94は、コマンド信号に応じて動作モードを変更することで、コマンド(例えば、1つのコマンド)に対する処理の開始から終了するまでに要する処理時間(以下、単に「処理時間」とも称する)を既定時間よりも長くする。このように、CPU94は、処理時間を既定時間よりも長くすることで、上述したレスポンスタイムを、標準的なレスポンスタイムとして予め定められた時間よりも長くする。そして、CPU94は、動作モードに応じたクロック周波数を設定することで、クロック周波数を変更する。具体的には、CPU94は、処理時間を長くするほどクロック周波数を低くする。 As an example, as shown in FIG. 11, the CPU 94 sets the operation mode of the cartridge memory 19 (hereinafter also simply referred to as "operation mode") to the operation mode according to the command signal by executing the operation mode setting process. , set the clock frequency according to the operating mode. By changing the operation mode according to the command signal, the CPU 94 sets the processing time (hereinafter also simply referred to as "processing time") required from the start to the end of processing for a command (for example, one command) to a predetermined time. Make it longer than. In this way, the CPU 94 makes the above-mentioned response time longer than the time predetermined as the standard response time by making the processing time longer than the predetermined time. Then, the CPU 94 changes the clock frequency by setting the clock frequency according to the operation mode. Specifically, the CPU 94 lowers the clock frequency as the processing time becomes longer.

動作モードは、信号処理回路88からCPU94に入力されるコマンド信号により示されるコマンドに応じて設定される。コマンド信号により示されるコマンドは、ポーリングコマンド、読出コマンド、又は書込コマンドである。コマンド信号により示されるコマンドがポーリングコマンドの場合、CPU94は、ポーリング処理を実行し、コマンド信号により示されるコマンドが読出コマンドの場合、CPU94は、読出処理を実行し、コマンド信号により示されるコマンドが書込コマンドの場合、CPU94は、書込処理を実行する。なお、ここでは、説明の便宜上、ポーリング信号として1種類の信号を例示しているが、ポーリング信号は、複数種類の信号であってもよい。 The operating mode is set according to a command indicated by a command signal input from the signal processing circuit 88 to the CPU 94. The command indicated by the command signal is a polling command, a read command, or a write command. If the command indicated by the command signal is a polling command, the CPU 94 executes a polling process, and if the command indicated by the command signal is a read command, the CPU 94 executes a read process and writes the command indicated by the command signal. In the case of a write command, the CPU 94 executes a write process. Here, for convenience of explanation, one type of signal is illustrated as the polling signal, but the polling signal may be a plurality of types of signals.

CPU94は、動作モードとして、長時間処理モード、中時間処理モード、及び短時間処理モードの何れかを設定することで、処理時間の長さを調節する。処理時間は、長時間、中時間、及び短時間の何れかである。長時間とは、中時間よりも長い時間を指し、短時間とは、中時間よりも短い時間を指す。長時間処理モードでは、CPU94によるコマンドに対する処理に要する時間が長時間となり、中時間処理モードでは、CPU94によるコマンドに対する処理に要する時間が中時間となり、短時間処理モードでは、CPU94によるコマンドに対する処理に要する時間が短時間となる。 The CPU 94 adjusts the length of processing time by setting one of a long-time processing mode, a medium-time processing mode, and a short-time processing mode as the operation mode. The processing time is one of a long time, a medium time, and a short time. A long time refers to a time longer than a medium time, and a short time refers to a time shorter than a medium time. In the long-time processing mode, the time required for the CPU 94 to process a command is long; in the medium-time processing mode, the time required for the CPU 94 to process a command is medium; and in the short-time processing mode, the time required for the CPU 94 to process a command takes a long time. The time required is short.

図11に示す例では、コマンド信号により示されるコマンドがポーリングコマンドの場合に、CPU94は、動作モードとして、短時間処理モードを設定し、コマンド信号により示されるコマンドが書込コマンドの場合に、CPU94は、中時間処理モードを設定し、コマンド信号により示されるコマンドが読出コマンドの場合に、CPU94は、長時間処理モードを設定する。 In the example shown in FIG. 11, when the command indicated by the command signal is a polling command, the CPU 94 sets the short-time processing mode as the operation mode, and when the command indicated by the command signal is a write command, the CPU 94 sets the medium time processing mode, and when the command indicated by the command signal is a read command, the CPU 94 sets the long time processing mode.

CPU94は、動作モードとして短時間処理モードを設定した場合に、クロック周波数として第1周波数を設定する。すなわち、CPU94は、動作モードとして短時間処理モードを設定した場合に、クロック信号生成器86に対して第1周波数のクロック信号が生成させるようにクロック信号生成器86を制御する。 When the short-time processing mode is set as the operation mode, the CPU 94 sets the first frequency as the clock frequency. That is, when the CPU 94 sets the short-time processing mode as the operation mode, the CPU 94 controls the clock signal generator 86 so that the clock signal generator 86 generates a clock signal of the first frequency.

CPU94は、動作モードとして中時間処理モードを設定した場合に、クロック周波数として第2周波数を設定する。すなわち、CPU94は、動作モードとして中時間処理モードを設定した場合に、クロック信号生成器86に対して第2周波数のクロック信号が生成させるようにクロック信号生成器86を制御する。 When the CPU 94 sets the medium time processing mode as the operation mode, the CPU 94 sets the second frequency as the clock frequency. That is, when the CPU 94 sets the medium time processing mode as the operation mode, the CPU 94 controls the clock signal generator 86 so that the clock signal generator 86 generates a clock signal of the second frequency.

CPU94は、動作モードとして長時間処理モードを設定した場合に、クロック周波数として第3周波数を設定する。すなわち、CPU94は、動作モードとして長時間処理モードを設定した場合に、クロック信号生成器86に対して第3周波数のクロック信号が生成させるようにクロック信号生成器86を制御する。 When the long-time processing mode is set as the operation mode, the CPU 94 sets the third frequency as the clock frequency. That is, when the CPU 94 sets the long-time processing mode as the operation mode, the CPU 94 controls the clock signal generator 86 so that the clock signal generator 86 generates a clock signal of the third frequency.

このようにして動作モードが短時間処理モードから中時間処理モードに移行されたり、中時間処理モードから長時間処理モードに移行されたりすることで、結果的に、これに伴ってレスポンスタイムも長くなる。 In this way, the operation mode is shifted from short-time processing mode to medium-time processing mode, or from medium-time processing mode to long-time processing mode, resulting in a correspondingly longer response time. Become.

次に、カートリッジメモリ19の作用について、図12A~図12Cを参照して説明する。 Next, the operation of the cartridge memory 19 will be explained with reference to FIGS. 12A to 12C.

図12A~図12Cには、CPU94によって実行される動作モード設定処理の流れの一例が示されている。以下の動作モード設定処理の説明では、説明の便宜上、電源回路82から各種の駆動素子に電力が供給されていることを前提としている。また、以下の動作モード設定処理の説明では、説明の便宜上、コマンド信号により示されるコマンドがポーリングコマンド、読出コマンド、又は書込コマンドの何れかであることを前提としている。更に、以下の動作モード設定処理の説明では、説明の便宜上、動作モードとして長時間処理モード、中時間処理モード、又は、短時間処理モードが設定されていることを前提としている。 12A to 12C show an example of the flow of the operation mode setting process executed by the CPU 94. In the following explanation of the operation mode setting process, for convenience of explanation, it is assumed that power is supplied from the power supply circuit 82 to various driving elements. Furthermore, in the following explanation of the operation mode setting process, for convenience of explanation, it is assumed that the command indicated by the command signal is one of a polling command, a read command, or a write command. Furthermore, in the following explanation of the operation mode setting process, for convenience of explanation, it is assumed that the operation mode is set to a long-time processing mode, a medium-time processing mode, or a short-time processing mode.

図12Aに示す動作モード設定処理では、先ず、ステップST12で、CPU94は、信号処理回路88によってコマンド信号が受信された否かを判定する。ステップST12において、信号処理回路88によってコマンド信号が受信された場合は、判定が肯定されて、動作モード設定処理はステップST14へ移行する。ステップST12において、信号処理回路88によってコマンド信号が受信されていない場合は、判定が否定されて、動作モード設定処理はステップST26へ移行する。 In the operation mode setting process shown in FIG. 12A, first, in step ST12, the CPU 94 determines whether the signal processing circuit 88 has received a command signal. In step ST12, if the command signal is received by the signal processing circuit 88, the determination is affirmative and the operation mode setting process moves to step ST14. In step ST12, if the command signal is not received by the signal processing circuit 88, the determination is negative and the operation mode setting process moves to step ST26.

ステップST14で、CPU94は、ステップST12で信号処理回路88によって受信されたコマンド信号により示されるコマンドがポーリングコマンドであるか否かを判定する。ステップST14において、信号処理回路88によって受信されたコマンド信号により示されるコマンドがポーリングコマンドでない場合は、判定が否定されて、動作モード設定処理は、図12Bに示すステップST28へ移行する。ステップST14において、信号処理回路88によって受信されたコマンド信号により示されるコマンドがポーリングコマンドである場合は、判定が肯定されて、動作モード設定処理はステップST16へ移行する。 In step ST14, the CPU 94 determines whether the command indicated by the command signal received by the signal processing circuit 88 in step ST12 is a polling command. In step ST14, if the command indicated by the command signal received by the signal processing circuit 88 is not a polling command, the determination is negative and the operation mode setting process moves to step ST28 shown in FIG. 12B. In step ST14, if the command indicated by the command signal received by the signal processing circuit 88 is a polling command, the determination is affirmative and the operation mode setting process moves to step ST16.

ステップST16で、CPU94は、現時点で設定されている動作モードが長時間処理モード又は中時間処理モードであるか否かを判定する。ステップST16において、現時点で設定されている動作モードが長時間処理モード又は中時間処理モードでない場合(現時点で設定されている動作モードが短時間処理モードの場合)は、判定が否定されて、動作モード設定処理はステップST22へ移行する。ステップST16において、現時点で設定されている動作モードが長時間処理モード又は中時間処理モードである場合は、判定が肯定されて、動作モード設定処理はステップST18へ移行する。 In step ST16, the CPU 94 determines whether the currently set operating mode is the long-time processing mode or the medium-time processing mode. In step ST16, if the currently set operation mode is not the long-time processing mode or medium-time processing mode (if the currently set operation mode is the short-time processing mode), the determination is negative and the operation is not performed. The mode setting process moves to step ST22. In step ST16, if the currently set operation mode is the long-time processing mode or medium-time processing mode, the determination is affirmative and the operation mode setting process moves to step ST18.

ステップST18で、CPU94は、動作モードを短時間処理モードへ移行し、その後、動作モード設定処理はステップST20へ移行する。 In step ST18, the CPU 94 shifts the operation mode to short-time processing mode, and then the operation mode setting process shifts to step ST20.

ステップST20で、CPU94は、クロック周波数を第1周波数に設定し、その後、動作モード設定処理はステップST22へ移行する。 In step ST20, the CPU 94 sets the clock frequency to the first frequency, and then the operation mode setting process moves to step ST22.

一方、図12Bに示すステップST28で、CPU94は、ステップST12で信号処理回路88によって受信されたコマンド信号により示されるコマンドが書込コマンドであるか否かを判定する。ステップST28において、信号処理回路88によって受信されたコマンド信号により示されるコマンドが書込コマンドでない場合(信号処理回路88によって受信されたコマンド信号により示されるコマンドが読出コマンドである場合)は、判定が否定されて、動作モード設定処理は、図12Cに示すステップST36へ移行する。ステップST28において、信号処理回路88によって受信されたコマンド信号により示されるコマンドが書込コマンドである場合は、判定が肯定されて、動作モード設定処理はステップST30へ移行する。 On the other hand, in step ST28 shown in FIG. 12B, the CPU 94 determines whether the command indicated by the command signal received by the signal processing circuit 88 in step ST12 is a write command. In step ST28, if the command indicated by the command signal received by the signal processing circuit 88 is not a write command (if the command indicated by the command signal received by the signal processing circuit 88 is a read command), the determination is made. If the answer is negative, the operation mode setting process moves to step ST36 shown in FIG. 12C. In step ST28, if the command indicated by the command signal received by the signal processing circuit 88 is a write command, the determination is affirmative and the operation mode setting process moves to step ST30.

ステップST30で、CPU94は、現時点で設定されている動作モードが長時間処理モード又は短時間処理モードであるか否かを判定する。ステップST30において、現時点で設定されている動作モードが長時間処理モード又は短時間処理モードでない場合(現時点で設定されている動作モードが中時間処理モードの場合)は、判定が否定されて、動作モード設定処理は、図12Aに示すステップST22へ移行する。ステップST30において、現時点で設定されている動作モードが長時間処理モード又は短時間処理モードである場合は、判定が肯定されて、動作モード設定処理はステップST32へ移行する。 In step ST30, the CPU 94 determines whether the currently set operating mode is the long-time processing mode or the short-time processing mode. In step ST30, if the currently set operation mode is not the long-time processing mode or the short-time processing mode (if the currently set operation mode is the medium-time processing mode), the determination is negative and the operation is not performed. The mode setting process moves to step ST22 shown in FIG. 12A. In step ST30, if the currently set operation mode is the long-time processing mode or the short-time processing mode, the determination is affirmative and the operation mode setting process moves to step ST32.

ステップST32で、CPU94は、動作モードを中時間処理モードへ移行し、その後、動作モード設定処理はステップST34へ移行する。 In step ST32, the CPU 94 shifts the operation mode to medium time processing mode, and then the operation mode setting process shifts to step ST34.

ステップST34で、CPU94は、クロック周波数を第2周波数に設定し、その後、動作モード設定処理は、図12Aに示すステップST22へ移行する。 In step ST34, the CPU 94 sets the clock frequency to the second frequency, and then the operation mode setting process moves to step ST22 shown in FIG. 12A.

一方、図12Cに示すステップST36で、CPU94は、現時点で設定されている動作モードが中時間処理モード又は短時間処理モードであるか否かを判定する。ステップST36において、現時点で設定されている動作モードが中時間処理モード又は短時間処理モードでない場合(現時点で設定されている動作モードが長時間処理モードの場合)は、判定が否定されて、動作モード設定処理は、図12Aに示すステップST22へ移行する。ステップST36において、現時点で設定されている動作モードが中時間処理モード又は短時間処理モードである場合は、判定が肯定されて、動作モード設定処理はステップST38へ移行する。 On the other hand, in step ST36 shown in FIG. 12C, the CPU 94 determines whether the currently set operating mode is the medium time processing mode or the short time processing mode. In step ST36, if the currently set operation mode is not medium time processing mode or short time processing mode (if the currently set operation mode is long time processing mode), the determination is negative and the operation is not performed. The mode setting process moves to step ST22 shown in FIG. 12A. In step ST36, if the currently set operation mode is medium time processing mode or short time processing mode, the determination is affirmative and the operation mode setting process moves to step ST38.

ステップST38で、CPU94は、動作モードを長時間処理モードへ移行し、その後、動作モード設定処理はステップST40へ移行する。 In step ST38, the CPU 94 shifts the operation mode to long-time processing mode, and then the operation mode setting process shifts to step ST40.

ステップST40で、CPU94は、クロック周波数を第3周波数に設定し、その後、動作モード設定処理は、図12Aに示すステップST22へ移行する。 In step ST40, the CPU 94 sets the clock frequency to the third frequency, and then the operation mode setting process moves to step ST22 shown in FIG. 12A.

図12Aに示すステップST22で、CPU94は、ステップST12で信号処理回路88によって受信されたコマンド信号に応じた処理を実行し、その後、動作モード設定処理はステップST24へ移行する。 In step ST22 shown in FIG. 12A, the CPU 94 executes processing according to the command signal received by the signal processing circuit 88 in step ST12, and then the operation mode setting processing moves to step ST24.

ステップST24で、CPU94は、信号処理回路88及び共振回路92に対して、ステップST22の処理が実行されることで得られた処理結果を示す応答信号を、磁界MFを介して非接触式読み書き装置50へ送信させ、その後、動作モード設定処理はステップST26へ移行する。 In step ST24, the CPU 94 transmits a response signal indicating the processing result obtained by executing the processing in step ST22 to the signal processing circuit 88 and the resonance circuit 92 via the magnetic field MF to the non-contact reading/writing device. 50, and then the operation mode setting process moves to step ST26.

ステップST26で、CPU94は、動作モード設定処理を終了する条件(以下、「動作モード設定処理終了条件」と称する)を満足したか否かを判定する。動作モード設定処理終了条件としては、例えば、磁界MFが消失した、との条件が挙げられる。磁界MFが消失したか否かは、磁界強度測定回路90からCPU94に入力される磁界強度信号に基づいてCPU94によって判定される。ステップST26において、動作モード設定処理終了条件を満足していない場合は、判定が否定されて、動作モード設定処理はステップST12へ移行する。ステップST26において、動作モード設定処理終了条件を満足した場合は、判定が肯定されて、動作モード設定処理が終了する。 In step ST26, the CPU 94 determines whether conditions for terminating the operation mode setting process (hereinafter referred to as "operation mode setting process terminating condition") are satisfied. An example of the condition for terminating the operation mode setting process is that the magnetic field MF has disappeared. Whether or not the magnetic field MF has disappeared is determined by the CPU 94 based on the magnetic field strength signal input to the CPU 94 from the magnetic field strength measurement circuit 90. In step ST26, if the conditions for ending the operation mode setting process are not satisfied, the determination is negative and the operation mode setting process moves to step ST12. In step ST26, if the conditions for terminating the operation mode setting process are satisfied, the determination is affirmative and the operation mode setting process ends.

以上説明したように、カートリッジメモリ19では、外部コンデンサ54がICチップ52に対して外付けされている。また、外部コンデンサ54は、磁界MFが作用することで予め定められた共振周波数で共振する共振回路を内蔵コンデンサ80及びコイル60と共に共振回路92を構成している。そして、ICチップ52は、共振回路92によって生成された交流電力に応じて生成された直流電力を用いて動作する。従って、本構成によれば、コイル60と、1チップ化されたICチップ52に含まれる内蔵コンデンサ80のみによって共振させる場合に比べ、共振周波数のばらつきを抑制することができる。また、ICチップ52に対して外部コンデンサ54を後付けすることでカートリッジメモリ19内での蓄電量を増やすことができ、電力が安定的に供給され、非接触式書き込み装置50とカートリッジメモリ19との間での通信が行われている間に電力不足になり難くなる。電力不足になり難くなると、非接触式書き込み装置50とカートリッジメモリ19との間の通信距離を延ばすことも可能となる。 As described above, in the cartridge memory 19, the external capacitor 54 is externally attached to the IC chip 52. Further, the external capacitor 54 constitutes a resonant circuit 92 together with the built-in capacitor 80 and the coil 60, which resonates at a predetermined resonant frequency when the magnetic field MF acts on it. The IC chip 52 operates using DC power generated in accordance with the AC power generated by the resonant circuit 92. Therefore, according to this configuration, variations in the resonance frequency can be suppressed compared to the case where resonance is caused only by the coil 60 and the built-in capacitor 80 included in the IC chip 52 integrated into one chip. In addition, by retrofitting an external capacitor 54 to the IC chip 52, the amount of electricity stored in the cartridge memory 19 can be increased, and power is stably supplied, and the connection between the non-contact writing device 50 and the cartridge memory 19 can be increased. It is less likely that the power will run out while communication is taking place between the two. When power shortages become less likely, it becomes possible to extend the communication distance between the non-contact writing device 50 and the cartridge memory 19.

また、ICチップ52は、共振回路92によって生成された電力を用いて動作する。従って、本構成によれば、ICチップ52を動作させるために、カートリッジメモリ19に電池等を備える必要がない。 Further, the IC chip 52 operates using the power generated by the resonant circuit 92. Therefore, according to this configuration, it is not necessary to provide the cartridge memory 19 with a battery or the like in order to operate the IC chip 52.

また、カートリッジメモリ19では、内蔵コンデンサ80及び外部コンデンサ54は、コイル60に対して並列に接続されている。従って、本構成によれば、内蔵コンデンサ80、外部コンデンサ54、及びコイル60によって共振現象を生じさせて電力を生成することができる。 Further, in the cartridge memory 19, the built-in capacitor 80 and the external capacitor 54 are connected in parallel to the coil 60. Therefore, according to this configuration, electric power can be generated by causing a resonance phenomenon by the built-in capacitor 80, the external capacitor 54, and the coil 60.

また、カートリッジメモリ19では、外部コンデンサ54の容量が、内蔵コンデンサ80の容量の実測値に基づいて定められている。従って、本構成によれば、内蔵コンデンサ80の容量の実測値を考慮せずに外部コンデンサ54の容量を定める場合に比べ、予め定められた共振周波数を得るために必要な外部コンデンサ54の容量を精度良く定めることができる。 Further, in the cartridge memory 19, the capacitance of the external capacitor 54 is determined based on the actual measured value of the capacitance of the built-in capacitor 80. Therefore, according to this configuration, the capacitance of the external capacitor 54 required to obtain a predetermined resonance frequency can be reduced, compared to the case where the capacitance of the external capacitor 54 is determined without considering the actual measured value of the capacitance of the built-in capacitor 80. It can be determined with high precision.

また、カートリッジメモリ19では、基板26の表面26BにICチップ52と外部コンデンサ54とが接着され、かつ、電気的に接続されている。従って、本構成によれば、ICチップ52と外部コンデンサ54との位置関係及び電気的な接続を維持することができる。 Further, in the cartridge memory 19, an IC chip 52 and an external capacitor 54 are bonded to the surface 26B of the substrate 26 and are electrically connected. Therefore, according to this configuration, the positional relationship and electrical connection between the IC chip 52 and the external capacitor 54 can be maintained.

また、カートリッジメモリ19では、ICチップ52及び外部コンデンサ54が基板26の表面26Bで封止材56によって封止されている。従って、本構成によれば、ICチップ52及び外部コンデンサ54を粉塵及び/又は外部の刺激(例えば、光、水分、及び衝撃等)から保護することができる。 Further, in the cartridge memory 19, the IC chip 52 and the external capacitor 54 are sealed on the surface 26B of the substrate 26 with a sealing material 56. Therefore, according to this configuration, the IC chip 52 and the external capacitor 54 can be protected from dust and/or external stimuli (for example, light, moisture, impact, etc.).

また、カートリッジメモリ19では、ICチップ52及び外部コンデンサ54が、ワイヤ接続方式で電気的に接続されている。従って、本構成によれば、ICチップ52と外部コンデンサ54との電気的な接続を維持することができる。 Further, in the cartridge memory 19, the IC chip 52 and the external capacitor 54 are electrically connected by a wire connection method. Therefore, according to this configuration, the electrical connection between the IC chip 52 and the external capacitor 54 can be maintained.

また、カートリッジメモリ19では、ICチップ52が磁気テープカートリッジ10以外の用途にも使用可能な汎用タイプのICチップであり、磁気テープカートリッジ用プログラムとして動作モード設定処理プログラム102がインストールされることによって磁気テープカートリッジ用演算装置として機能する。従って、本構成によれば、磁気テープカートリッジ以外の用途にも使用可能な汎用タイプの演算装置を用いずに磁気テープカートリッジ10用の演算装置を製造する場合に比べ、カートリッジメモリ19の製造コストを抑えることができる。 In addition, in the cartridge memory 19, the IC chip 52 is a general-purpose IC chip that can be used for purposes other than the magnetic tape cartridge 10, and by installing the operation mode setting processing program 102 as a program for the magnetic tape cartridge, Functions as an arithmetic unit for tape cartridges. Therefore, according to this configuration, the manufacturing cost of the cartridge memory 19 can be reduced compared to the case where a calculation device for the magnetic tape cartridge 10 is manufactured without using a general-purpose type calculation device that can be used for purposes other than magnetic tape cartridges. It can be suppressed.

また、磁気テープカートリッジ10は、カートリッジメモリ19と、磁気テープMTとを備える。カートリッジメモリ19はNVM96を有し、NVM96は、磁気テープMTに関する管理情報100を記憶している。従って、本構成によれば、磁気テープMTに関する管理情報100が、例えば、磁気テープドライブ30又は非接触式読み書き装置50に接続されていない別のコンピュータに記憶されている場合に比べ、管理情報100を磁気テープカートリッジ10に対応付けて簡便に管理することができる。 Further, the magnetic tape cartridge 10 includes a cartridge memory 19 and a magnetic tape MT. The cartridge memory 19 has an NVM 96, and the NVM 96 stores management information 100 regarding the magnetic tape MT. Therefore, according to this configuration, compared to the case where the management information 100 regarding the magnetic tape MT is stored in another computer that is not connected to the magnetic tape drive 30 or the non-contact reading/writing device 50, the management information 100 is can be easily managed by associating it with the magnetic tape cartridge 10.

なお、上記第1実施形態では、動作モード設定処理において、磁界MFの強度に関わらずステップST12の処理が実行される形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、図13に示すように、動作モード設定処理において、ステップST12の前段階でステップST10の処理が実行されるようにしてもよい。 In addition, although the said 1st Embodiment gave and demonstrated the example of the form in which the process of step ST12 is performed regardless of the intensity|strength of magnetic field MF in the operation mode setting process, the technique of this disclosure is not limited to this. For example, as shown in FIG. 13, in the operation mode setting process, the process of step ST10 may be executed before step ST12.

図13に示す動作モード設定処理は、図12A~図12Cに示す動作モード設定処理に比べ、動作モード設定処理が実行される前提として既に第1周波数のクロック信号がクロック信号生成器86によって各種の駆動素子に供給されている点が異なる。また、図13に示す動作モード設定処理は、図12A~図12Cに示す動作モード設定処理に比べ、ステップST10の処理を有する点が異なる。 The operation mode setting process shown in FIG. 13 differs from the operation mode setting process shown in FIGS. 12A to 12C in that the clock signal of the first frequency has already been generated by the clock signal generator 86 in various ways. The difference is that it is supplied to the drive element. Further, the operation mode setting process shown in FIG. 13 differs from the operation mode setting process shown in FIGS. 12A to 12C in that it includes the process of step ST10.

図13に示すステップST10で、CPU94は、磁界強度信号に基づいて磁界MFの強度が閾値未満であるか否かを判定する。ここで、閾値は、例えば、第1周波数のクロック信号で読出処理を行ったとしても電力不足が生じない磁界の強度の下限値として、実機による試験及び/又はコンピュータ・シミュレーション等によって予め導き出された値である。 In step ST10 shown in FIG. 13, the CPU 94 determines whether the strength of the magnetic field MF is less than a threshold value based on the magnetic field strength signal. Here, the threshold value is, for example, the lower limit value of the magnetic field strength at which power shortage will not occur even if read processing is performed using the clock signal of the first frequency, and is derived in advance through tests using actual equipment and/or computer simulations. It is a value.

ステップST10において、磁界MFの強度が閾値以上である場合は、判定が否定されて、動作モード設定処理はステップST26へ移行する。ステップST10において、磁界MFの強度が閾値未満である場合は、判定が肯定されて、動作モード設定処理はステップST12へ移行する。つまり、磁界MFの強度が閾値以上である場合は、第1周波数のクロック信号が維持され、磁界MFの強度が閾値未満である場合は、コマンド信号により示されるコマンドの種類に応じて動作モードが変更され、かつ、動作モードに応じてクロック周波数が変更される。従って、本構成によれば、電力不足が生じる虞が無い場合であるにも関わらず処理時間が長くなることを回避することができる。 In step ST10, if the strength of the magnetic field MF is equal to or greater than the threshold value, the determination is negative and the operation mode setting process moves to step ST26. In step ST10, if the strength of the magnetic field MF is less than the threshold value, the determination is affirmative and the operation mode setting process moves to step ST12. That is, when the strength of the magnetic field MF is equal to or higher than the threshold, the clock signal of the first frequency is maintained, and when the strength of the magnetic field MF is less than the threshold, the operation mode is changed according to the type of command indicated by the command signal. and the clock frequency is changed depending on the operating mode. Therefore, according to this configuration, it is possible to avoid an increase in processing time even when there is no possibility of power shortage occurring.

また、図13に示す例では、ステップST12の前段階で磁界MFの強度が閾値未満であるか否かの判定が行われているが、本開示の技術はこれに限定されない。例えば、図14に示すように、ステップST14とステップST16との間に、ステップST15を挿入してもよい。 Further, in the example shown in FIG. 13, it is determined whether the strength of the magnetic field MF is less than the threshold value before step ST12, but the technology of the present disclosure is not limited to this. For example, as shown in FIG. 14, step ST15 may be inserted between step ST14 and step ST16.

図14に示すステップST15では、上述したステップST10の処理と同様の判定が行われる。そして、ステップST15において、磁界MFの強度が閾値以上である場合は、判定が否定されて、動作モード設定処理はステップST26へ移行する。ステップST15において、磁界MFの強度が閾値未満の場合は、判定が肯定されて、動作モード設定処理はステップST16へ移行する。 In step ST15 shown in FIG. 14, the same determination as the process in step ST10 described above is performed. Then, in step ST15, if the strength of the magnetic field MF is equal to or greater than the threshold value, the determination is negative and the operation mode setting process moves to step ST26. In step ST15, if the strength of the magnetic field MF is less than the threshold value, the determination is affirmative and the operation mode setting process moves to step ST16.

また、上記第1実施形態で説明した動作モード設定処理はあくまでも一例に過ぎず、本開示の技術はこれに限定されない。例えば、図12Bに示す動作モード設定処理に代えて、図15に示す動作モード設定処理がCPU94によって実行されるようにしてもよい。図15に示す動作モード設定処理は、図12Bに示す動作モード設定処理に比べ、ステップST29の処理を有する点が異なる。 Further, the operation mode setting process described in the first embodiment is merely an example, and the technology of the present disclosure is not limited thereto. For example, instead of the operation mode setting process shown in FIG. 12B, the operation mode setting process shown in FIG. 15 may be executed by the CPU 94. The operation mode setting process shown in FIG. 15 differs from the operation mode setting process shown in FIG. 12B in that it includes the process of step ST29.

図15に示すステップST29で、CPU94は、磁界強度信号に基づいて磁界MFの強度が閾値未満であるか否かを判定する。ステップST29において、磁界MFの強度が閾値以上の場合は、判定が否定されて、動作モード設定処理は、図12Aに示すステップST22へ移行する。ステップST29において、磁界MFの強度が閾値未満の場合は、判定が肯定されて、動作モード設定処理はステップST30へ移行する。 In step ST29 shown in FIG. 15, the CPU 94 determines whether the strength of the magnetic field MF is less than a threshold value based on the magnetic field strength signal. In step ST29, if the strength of the magnetic field MF is equal to or greater than the threshold value, the determination is negative and the operation mode setting process moves to step ST22 shown in FIG. 12A. In step ST29, if the strength of the magnetic field MF is less than the threshold value, the determination is affirmative and the operation mode setting process moves to step ST30.

また、上記第1実施形態で説明した動作モード設定処理はあくまでも一例に過ぎず、本開示の技術はこれに限定されない。例えば、図12Cに示す動作モード設定処理に代えて、図16に示す動作モード設定処理がCPU94によって実行されるようにしてもよい。図16に示す動作モード設定処理は、図12Cに示す動作モード設定処理に比べ、ステップST35の処理を有する点が異なる。 Further, the operation mode setting process described in the first embodiment is merely an example, and the technology of the present disclosure is not limited thereto. For example, instead of the operation mode setting process shown in FIG. 12C, the operation mode setting process shown in FIG. 16 may be executed by the CPU 94. The operation mode setting process shown in FIG. 16 differs from the operation mode setting process shown in FIG. 12C in that it includes the process of step ST35.

図16に示すステップS35で、CPU94は、磁界強度信号に基づいて磁界MFの強度が閾値未満であるか否かを判定する。ステップST35において、磁界MFの強度が閾値以上の場合は、判定が否定されて、動作モード設定処理は、図12Aに示すステップST22へ移行する。ステップST35において、磁界MFの強度が閾値未満の場合は、判定が肯定されて、動作モード設定処理はステップST36へ移行する。 In step S35 shown in FIG. 16, the CPU 94 determines whether the strength of the magnetic field MF is less than a threshold value based on the magnetic field strength signal. In step ST35, if the strength of the magnetic field MF is equal to or greater than the threshold value, the determination is negative and the operation mode setting process moves to step ST22 shown in FIG. 12A. In step ST35, if the strength of the magnetic field MF is less than the threshold value, the determination is affirmative and the operation mode setting process moves to step ST36.

なお、図12B及び図15に示す例では、コマンド信号により示されるコマンドが書込コマンドの場合に、中時間処理モードが設定され、かつ、クロック周波数として第2周波数が設定されているが、本開示の技術はこれに限定されず、コマンド信号により示されるコマンドが書込コマンドの場合に、長時間処理モードが設定され、かつ、クロック周波数として第3周波数が設定されるようにしてもよい。また、図12C及び図16に示す例では、コマンド信号により示されるコマンドが読出コマンドの場合に、長時間処理モードが設定され、かつ、クロック周波数として第3周波数が設定されているが、本開示の技術はこれに限定されず、コマンド信号により示されるコマンドが読出コマンドの場合に、中時間処理モードが設定され、かつ、クロック周波数として第2周波数が設定されるようにしもよい。このように、コマンド信号により示されるコマンドが書込コマンドの場合及び読出処理の場合には、処理時間が短時間よりも長い中時間又は長時間であればよく、クロック周波数が第1周波数よりも低ければよい。 Note that in the examples shown in FIGS. 12B and 15, when the command indicated by the command signal is a write command, the medium time processing mode is set and the second frequency is set as the clock frequency. The disclosed technique is not limited to this, and when the command indicated by the command signal is a write command, the long-time processing mode may be set and the third frequency may be set as the clock frequency. Further, in the examples shown in FIGS. 12C and 16, when the command indicated by the command signal is a read command, the long-time processing mode is set and the third frequency is set as the clock frequency. The technique is not limited to this, and when the command indicated by the command signal is a read command, the intermediate time processing mode may be set and the second frequency may be set as the clock frequency. In this way, when the command indicated by the command signal is a write command or a read process, the processing time may be longer than a short time, a medium time or a long time, and the clock frequency is higher than the first frequency. The lower the better.

また、図13~図16に示す例では、磁界MFの強度に応じてレスポンスタイムが変更される形態例を挙げて説明したが、磁界MFの強度に関わらずレスポンスタイムが固定されていてもよい。 Further, in the examples shown in FIGS. 13 to 16, the response time is changed depending on the strength of the magnetic field MF, but the response time may be fixed regardless of the strength of the magnetic field MF. .

また、上記第1実施形態では、第2周波数を第1周波数の1/2の周波数とし、第3周波数を第1周波数の1/4の周波数としたが、本開示の技術はこれに限定されず、第2周波数は第1周波数よりも低い周波数であり、第3周波数は第2周波数よりも低い周波数であればよい。第2周波数を第1周波数よりも低くするレベル、及び/又は第3周波数を第2周波数よりも低くするレベルは、外部コンデンサ54及び内蔵コンデンサ80に残存している電圧、すなわち、カートリッジメモリ19内に残存している電力に応じて変更するようにしてもよい。この場合、例えば、コンピュータ84は、カートリッジメモリ19内に残存している電力が閾値よりも低ければ第2周波数を第1周波数の1/3以下の周波数とし、かつ、第3周波数を第2周波数と同じ周波数又は第3周波数を第2周波数よりも低くするようにクロック信号生成器86を制御する。 Further, in the first embodiment, the second frequency is set to 1/2 of the first frequency, and the third frequency is set to 1/4 of the first frequency, but the technology of the present disclosure is not limited to this. First, the second frequency may be a frequency lower than the first frequency, and the third frequency may be a frequency lower than the second frequency. The level at which the second frequency is lower than the first frequency and/or the level at which the third frequency is lower than the second frequency is the voltage remaining in the external capacitor 54 and the built-in capacitor 80, that is, the voltage in the cartridge memory 19. It may be changed according to the remaining power. In this case, for example, if the power remaining in the cartridge memory 19 is lower than the threshold, the computer 84 sets the second frequency to 1/3 or less of the first frequency, and sets the third frequency to the second frequency. The clock signal generator 86 is controlled to make the same frequency as the second frequency or a third frequency lower than the second frequency.

[第2実施形態]
上記第1実施形態では、ICチップ52に対して外付けされた外部コンデンサ54が、共振回路92を予め定められた共振周波数で共振させるために必要な容量値を有する形態例を挙げて説明した。本第2実施形態では、外部コンデンサ54が、必要な容量値に加えて、共振回路92が予め定められたQ値を得るために必要な抵抗成分を有する形態例について説明する。なお、本第2実施形態では、上記第1実施形態で説明した構成要素と同一の構成要素は、第1実施形態と同一の符号で表し、その説明を省略する。
[Second embodiment]
The first embodiment has been described using an example in which the external capacitor 54 externally attached to the IC chip 52 has a capacitance value necessary to cause the resonant circuit 92 to resonate at a predetermined resonant frequency. . In the second embodiment, an example will be described in which the external capacitor 54 has a resistance component necessary for the resonant circuit 92 to obtain a predetermined Q value in addition to a necessary capacitance value. Note that in the second embodiment, the same components as those described in the first embodiment are represented by the same symbols as in the first embodiment, and the explanation thereof will be omitted.

一例として図17に示すように、共振回路92によって誘起される信号は、共振周波数ωで最大強度Sを有する。共振回路92において、共振周波数ωは、磁界MFの周波数に相当する周波数(例えば、13.56MHz)である。Q値(Quality Factor)は、共振周波数ωにおける信号の鋭さを示す値であり、ω/Δωで定義される。ここで、Δωは、共振周波数ωにおける信号強度がSである場合、S/√2の信号強度を有する周波数ωとωとの差である。すなわち、ω>ωの場合、Q値(Q)は、
Q=ω/Δω=ω/(ω-ω) (1)
と表すことができる。
As shown in FIG. 17 as an example, the signal induced by the resonant circuit 92 has a maximum strength S at the resonant frequency ω 0 . In the resonant circuit 92, the resonant frequency ω 0 is a frequency corresponding to the frequency of the magnetic field MF (for example, 13.56 MHz). The Q value (Quality Factor) is a value indicating the sharpness of a signal at the resonance frequency ω 0 and is defined as ω 0 /Δω. Here, Δω is the difference between frequencies ω 1 and ω 2 having a signal strength of S/√2 when the signal strength at the resonant frequency ω 0 is S. That is, when ω 2 > ω 1 , the Q value (Q) is
Q=ω 0 /Δω=ω 0 /(ω 21 ) (1)
It can be expressed as.

図18には、異なるQ値を有する共振信号Q1及びQ2の一例が示されている。一例として図18に示すように、二点鎖線で示す共振信号Q2は、実線で示す共振信号Q1よりも低いQ値を有する。換言すると、共振信号Q1は、共振信号Q2よりも高いQ値を有する。共振周波数ωにおいて、共振信号Q1の強度S1-1は、共振信号Q2の強度S2-1よりも高い。つまり、共振周波数ωにおいて、Q値が高いほど、グラフは急峻になり信号強度が高くなる。これは、カートリッジメモリ19で受信される磁界MFの強度が低下しても、高いQ値を有する共振回路92は、強い共振信号を誘起できることを示している。従って、非接触式読み書き装置50とカートリッジメモリ19との間の通信距離は、Q値が高いほど向上する。 FIG. 18 shows an example of resonance signals Q1 and Q2 having different Q values. As an example, as shown in FIG. 18, the resonance signal Q2 indicated by the two-dot chain line has a lower Q value than the resonance signal Q1 indicated by the solid line. In other words, the resonance signal Q1 has a higher Q value than the resonance signal Q2. At the resonant frequency ω 0 , the strength S1-1 of the resonant signal Q1 is higher than the strength S2-1 of the resonant signal Q2. That is, at the resonance frequency ω 0 , the higher the Q value, the steeper the graph and the higher the signal strength. This indicates that even if the strength of the magnetic field MF received by the cartridge memory 19 decreases, the resonant circuit 92 having a high Q value can induce a strong resonant signal. Therefore, the communication distance between the non-contact reading/writing device 50 and the cartridge memory 19 improves as the Q value increases.

一方、共振周波数ωに誤差αを含んだ周波数ω+α又はω-αでは、共振信号Q2の強度S2-2は、共振信号Q1の強度S1-2よりも大きくなる。これは、共振周波数ωが不安定である場合には、高いQ値を有する共振回路92よりも、低いQ値を有する共振回路92の方が、強い共振信号を誘起できることを示している。従って、非接触式読み書き装置50とカートリッジメモリ19との間の通信安定性は、Q値が低い方が向上する。 On the other hand, at a frequency ω 0 +α or ω 0 −α where the resonance frequency ω 0 includes an error α, the strength S2-2 of the resonance signal Q2 is greater than the strength S1-2 of the resonance signal Q1. This indicates that when the resonant frequency ω 0 is unstable, the resonant circuit 92 with a low Q value can induce a stronger resonant signal than the resonant circuit 92 with a high Q value. Therefore, the communication stability between the non-contact reading/writing device 50 and the cartridge memory 19 is improved as the Q value is lower.

本第2実施形態では、カートリッジメモリ19による基準通信距離よりも長い通信距離を実現するための高Q値と、基準通信安定性よりも良好な通信安定性を実現するための低Q値とが予め設定可能である。ここで、基準通信距離は、例えば、実機による試験及び/又はコンピュータ・シミュレーション等によって、カートリッジメモリ19の実用に支障がない通信距離として導き出された値である。また、基準通信安定性は、例えば、実機による試験及び/又はコンピュータ・シミュレーション等によって、カートリッジメモリ19の実用に支障がない通信安定性として導き出された値である。高Q値とは、例えば、実機による試験及び/又はコンピュータ・シミュレーション等によって、目標とする通信距離を実現するためのQ値として導き出された値であり、カートリッジメモリ19の用途によって異なる値である。低Q値とは、高Q値よりも低い値であり、かつ、例えば、実機による試験及び/又はコンピュータ・シミュレーション等によって、目標とする通信安定性を実現するためのQ値として導き出された値であり、カートリッジメモリ19の用途によって異なる値である。なお、基準通信距離は、本開示の技術に係る「基準通信距離」の一例であり、基準通信安定性は、本開示の技術に係る「基準通信安定性」の一例である。 In the second embodiment, the cartridge memory 19 has a high Q value to achieve a communication distance longer than the standard communication distance, and a low Q value to realize communication stability better than the standard communication stability. Can be set in advance. Here, the reference communication distance is a value derived as a communication distance that does not pose a problem in the practical use of the cartridge memory 19, for example, through tests using actual devices and/or computer simulations. Further, the reference communication stability is a value derived as a communication stability that does not hinder the practical use of the cartridge memory 19, for example, through a test using an actual device and/or computer simulation. The high Q value is a value derived as a Q value for achieving a target communication distance, for example, through tests using actual equipment and/or computer simulation, and is a value that differs depending on the use of the cartridge memory 19. . A low Q value is a value lower than a high Q value, and is a value derived as a Q value to achieve the target communication stability, for example, through tests using actual equipment and/or computer simulations. This is a value that differs depending on the use of the cartridge memory 19. Note that the reference communication distance is an example of the "reference communication distance" according to the technology of the present disclosure, and the reference communication stability is an example of the "reference communication stability" according to the technology of the present disclosure.

次に、Q値を導出する式について具体的に考える。Q値は、共振回路92を構成するコイル60、内蔵コンデンサ80、及び外部コンデンサ54の特性に基づいて決まる値であり、共振回路92毎に固有の値である。共振回路92では、コイル60、内蔵コンデンサ80、及び外部コンデンサ54が電源回路82に並列に接続されている。また、コイル60、内蔵コンデンサ80、及び外部コンデンサ54は、それぞれ抵抗成分を有するので、共振回路92は、例えば、図19に示す並列回路とみなすことができる。図19において、Vは、電源回路82の電圧を示す。Lは、コイル60のインダクタンスを示す。コンデンサは、並列に接続された内蔵コンデンサ80と外部コンデンサ54との合成であり、内蔵コンデンサ80と外部コンデンサ54との合成容量CAを有する。抵抗は、コイル60、内蔵コンデンサ80、及び外部コンデンサ54の抵抗成分を合成した抵抗値Rを有する。 Next, we will specifically consider the formula for deriving the Q value. The Q value is a value determined based on the characteristics of the coil 60, built-in capacitor 80, and external capacitor 54 that constitute the resonant circuit 92, and is a value unique to each resonant circuit 92. In the resonant circuit 92, the coil 60, the built-in capacitor 80, and the external capacitor 54 are connected in parallel to the power supply circuit 82. Furthermore, since the coil 60, built-in capacitor 80, and external capacitor 54 each have a resistance component, the resonant circuit 92 can be regarded as a parallel circuit shown in FIG. 19, for example. In FIG. 19, V indicates the voltage of the power supply circuit 82. L indicates the inductance of the coil 60. The capacitor is a combination of the built-in capacitor 80 and the external capacitor 54 connected in parallel, and has a combined capacitance CA of the built-in capacitor 80 and the external capacitor 54. The resistor has a resistance value R that is a combination of resistance components of the coil 60, built-in capacitor 80, and external capacitor 54.

図19において、抵抗に流れる電流をI、インダクタに流れる電流をI、コンデンサに流れる電流をIとする。共振状態において、インダクタに流れる電流Iとコンデンサに流れる電流Iとは等しくなる。Q値は、インダクタに流れる電流Iと抵抗に流れる電流Iとの比率で求められ、
Q=I/I=R/ωL=R(C/L)1/2 (2)
と表すことができる。
In FIG. 19, the current flowing through the resistor is I R , the current flowing through the inductor I L , and the current flowing through the capacitor I C . In the resonant state, the current I L flowing through the inductor and the current I C flowing through the capacitor become equal. The Q value is determined by the ratio of the current I L flowing through the inductor and the current I R flowing through the resistor.
Q=I L /I R =R/ωL=R(C/L) 1/2 (2)
It can be expressed as.

式(2)から明らかなように、Q値は、抵抗の抵抗値Rと、コンデンサの容量Cと、インダクタのインダクタンスLとによって決まる。つまり、共振回路92のQ値は、コイル60のインダクタンス、内蔵コンデンサ80の容量、外部コンデンサ54の容量、及び共振回路92の抵抗成分のうちの少なくとも1つに応じて変更可能である。 As is clear from equation (2), the Q value is determined by the resistance value R of the resistor, the capacitance C of the capacitor, and the inductance L of the inductor. That is, the Q value of the resonant circuit 92 can be changed depending on at least one of the inductance of the coil 60, the capacitance of the built-in capacitor 80, the capacitance of the external capacitor 54, and the resistance component of the resonant circuit 92.

一例として図20に示すように、本第2実施形態では、例えば、特性の異なる2種類の外部コンデンサ54-1及び54-2を選択的に用いることによって、予め定められた2つのQ値のうち何れかを有する共振回路92を実現する。外部コンデンサ54-1及び54-2の異なる特性とは、例えば、絶縁抵抗である。外部コンデンサ54-1が、外部コンデンサ54-2よりも高い絶縁抵抗値を有する場合、外部コンデンサ54-1を用いることによって、外部コンデンサ54-2を用いる場合に比べて、共振回路92に含まれる絶縁抵抗が大きくなり、従って、式(2)から明らかなように、Q値が大きくなる。一方、外部コンデンサ54-2を用いた場合には、外部コンデンサ54-1を用いる場合に比べて、共振回路92のQ値が小さくなる。なお、絶縁抵抗は、本開示の技術に係る「抵抗成分」の一例である。 As shown in FIG. 20 as an example, in the second embodiment, for example, two predetermined Q values are achieved by selectively using two types of external capacitors 54-1 and 54-2 with different characteristics. A resonant circuit 92 having one of them is realized. The different characteristics of the external capacitors 54-1 and 54-2 are, for example, insulation resistance. If the external capacitor 54-1 has a higher insulation resistance value than the external capacitor 54-2, using the external capacitor 54-1 will reduce the amount of power included in the resonant circuit 92 compared to using the external capacitor 54-2. The insulation resistance increases, and therefore, as is clear from equation (2), the Q value increases. On the other hand, when the external capacitor 54-2 is used, the Q value of the resonant circuit 92 becomes smaller than when the external capacitor 54-1 is used. Note that the insulation resistance is an example of a "resistance component" according to the technology of the present disclosure.

一例として図21に示すように、共振周波数(例えば、13.56MHz)において、外部コンデンサ54-1は絶縁抵抗値R1を有し、外部コンデンサ54-2は絶縁抵抗値R2を有する。外部コンデンサ54-1の絶縁抵抗値R1は、外部コンデンサ54-2の絶縁抵抗値R2よりも高い。 As an example, as shown in FIG. 21, at the resonant frequency (eg, 13.56 MHz), the external capacitor 54-1 has an insulation resistance value R1, and the external capacitor 54-2 has an insulation resistance value R2. The insulation resistance value R1 of the external capacitor 54-1 is higher than the insulation resistance value R2 of the external capacitor 54-2.

カートリッジメモリ19の製造工程では、基準Q値57として、高Q値55-1及び低Q値55-2のうちの何れか一方が選択される。高Q値55-1は、通信距離の向上に寄与するQ値である。低Q値55-2は、高Q値55-1よりも低い値であり、通信安定性の向上に寄与するQ値である。高Q値55-1及び低Q値55-2は、それぞれ、予め定められた誤差を含む値である。基準Q値57は、カートリッジメモリ19の用途及び使用環境等に応じて、カートリッジメモリ19の製造元によって選択される。なお、基準Q値57は、本開示の技術に係る「基準Q値」の一例である。 In the manufacturing process of the cartridge memory 19, either one of the high Q value 55-1 and the low Q value 55-2 is selected as the reference Q value 57. The high Q value 55-1 is a Q value that contributes to improving the communication distance. The low Q value 55-2 is a value lower than the high Q value 55-1, and is a Q value that contributes to improving communication stability. The high Q value 55-1 and the low Q value 55-2 are values each including a predetermined error. The reference Q value 57 is selected by the manufacturer of the cartridge memory 19 depending on the purpose of the cartridge memory 19, the usage environment, and the like. Note that the reference Q value 57 is an example of a "reference Q value" according to the technology of the present disclosure.

基準Q値57として高Q値55-1が選択された場合、絶縁抵抗値R1を有する外部コンデンサ54-1がICチップ52に対して外付けされる。ICチップ52に含まれる抵抗成分は既知であり、外部コンデンサ54-1の絶縁抵抗値R1は、外部コンデンサ54-1が内蔵コンデンサ80に対して並列に接続された場合に、共振回路92のQ値が高Q値55-1になる範囲の値に定められている。これにより、高Q値55-1を有する共振回路92が実現される。 When a high Q value 55-1 is selected as the reference Q value 57, an external capacitor 54-1 having an insulation resistance value R1 is externally attached to the IC chip 52. The resistance component included in the IC chip 52 is known, and the insulation resistance value R1 of the external capacitor 54-1 is determined by the Q of the resonant circuit 92 when the external capacitor 54-1 is connected in parallel with the built-in capacitor 80. The value is set to a value within a range where the value is a high Q value of 55-1. As a result, a resonant circuit 92 having a high Q value of 55-1 is realized.

基準Q値57として低Q値55-2が選択された場合、絶縁抵抗値R2を有する外部コンデンサ54-2がICチップ52に対して外付けされる。外部コンデンサ54-2の絶縁抵抗値R2は、外部コンデンサ54-2が内蔵コンデンサ80に対して並列に接続された場合に、共振回路92のQ値が低Q値55-2になる範囲の値に定められている。これにより、低Q値55-2を有する共振回路92が実現される。 When the low Q value 55-2 is selected as the reference Q value 57, an external capacitor 54-2 having an insulation resistance value R2 is externally attached to the IC chip 52. The insulation resistance value R2 of the external capacitor 54-2 is a value within a range where the Q value of the resonant circuit 92 is a low Q value of 55-2 when the external capacitor 54-2 is connected in parallel to the built-in capacitor 80. It is stipulated in As a result, a resonant circuit 92 having a low Q value of 55-2 is realized.

以上説明したように、本第2実施形態において、カートリッジメモリ19は、磁界MFが作用することで電力を誘起するコイル60が形成された基板26に搭載され、内蔵コンデンサ80を有するICチップ52と、ICチップ52に対して外付けされる外部コンデンサ54とを備える。コイル60、内蔵コンデンサ80、及び外部コンデンサ54等は、磁界MFが作用することで予め定められた共振周波数で共振する共振回路92を構成する。外部コンデンサ54は、内蔵コンデンサ80に対して並列に接続されており、共振回路92は、外部コンデンサ54の特性に応じて定められたQ値を有する。従って、本構成によれば、特性の異なる外部コンデンサ54を用いることにより、共振回路92のQ値を変更させることができる。 As described above, in the second embodiment, the cartridge memory 19 is mounted on the substrate 26 on which the coil 60 that induces electric power by the action of the magnetic field MF is formed, and includes the IC chip 52 having the built-in capacitor 80. , and an external capacitor 54 externally attached to the IC chip 52. The coil 60, the built-in capacitor 80, the external capacitor 54, and the like constitute a resonant circuit 92 that resonates at a predetermined resonant frequency under the action of the magnetic field MF. The external capacitor 54 is connected in parallel to the built-in capacitor 80, and the resonant circuit 92 has a Q value determined according to the characteristics of the external capacitor 54. Therefore, according to this configuration, the Q value of the resonant circuit 92 can be changed by using the external capacitor 54 having different characteristics.

また、Q値は、共振周波数での外部コンデンサ54の絶縁抵抗値に応じて定められている。従って、本構成によれば、絶縁抵抗値の異なる外部コンデンサ54-1及び54-2を選択的に外部コンデンサ54として用いることにより、共振回路92のQ値を変更させることができる。 Further, the Q value is determined according to the insulation resistance value of the external capacitor 54 at the resonant frequency. Therefore, according to this configuration, the Q value of the resonant circuit 92 can be changed by selectively using the external capacitors 54-1 and 54-2 having different insulation resistance values as the external capacitor 54.

また、Q値は、カートリッジメモリ19による基準通信距離よりも長い通信距離を実現する値に設定されている。従って、本構成によれば、低い絶縁抵抗値R2を有する外部コンデンサ54-2を外付けすることによって形成された共振回路92に比べ、通信距離を向上させることができる。 Further, the Q value is set to a value that realizes a longer communication distance than the standard communication distance by the cartridge memory 19. Therefore, according to this configuration, the communication distance can be improved compared to the resonant circuit 92 formed by externally attaching the external capacitor 54-2 having a low insulation resistance value R2.

また、Q値は、カートリッジメモリ19による基準通信安定性よりも良好な通信安定性を実現する値に設定されている。従って、本構成によれば、高い絶縁抵抗値R1を有する外部コンデンサ54-1を外付けすることによって形成された共振回路92に比べ、通信安定性を向上させることができる。 Further, the Q value is set to a value that achieves better communication stability than the standard communication stability provided by the cartridge memory 19. Therefore, according to this configuration, communication stability can be improved compared to the resonant circuit 92 formed by externally attaching the external capacitor 54-1 having a high insulation resistance value R1.

なお、上記第2実施形態では、カートリッジメモリ19の製造元によって、共振回路92のQ値が、高Q値55-1及び低Q値55-2のうちの一方から選択されて基準Q値57として設定されたが、本開示の技術はこれに限定されない。一例として図22に示すように、カートリッジメモリ19の製造工程において、コイル60と内蔵コンデンサ80とを含む共振回路53のQ値が仮Q値59として測定され、測定された仮Q値59に基づいて、共振回路92のQ値が定められてもよい。なお、仮Q値59は、本開示の技術に係る「仮Q値」の一例である。 In the second embodiment, the Q value of the resonant circuit 92 is selected from one of the high Q value 55-1 and the low Q value 55-2 and set as the reference Q value 57 by the manufacturer of the cartridge memory 19. However, the technology of the present disclosure is not limited thereto. As an example, as shown in FIG. 22, in the manufacturing process of the cartridge memory 19, the Q value of the resonant circuit 53 including the coil 60 and the built-in capacitor 80 is measured as a provisional Q value 59, and based on the measured provisional Q value 59. Accordingly, the Q value of the resonant circuit 92 may be determined. Note that the tentative Q value 59 is an example of a "temporary Q value" according to the technology of the present disclosure.

仮Q値59は、外部コンデンサ54がICチップ52に接続されていない状態で、かつ、ICチップ52がコイル60に接続されている状態で、Qメータ、インピーダンス・アナライザ、又はオシロスコープ等によって測定される。従って、本構成によれば、仮Q値59に基づいて、共振回路92のQ値として実現可能な値を定めることができる。 The tentative Q value 59 is measured with a Q meter, an impedance analyzer, an oscilloscope, etc., with the external capacitor 54 not connected to the IC chip 52 and with the IC chip 52 connected to the coil 60. Ru. Therefore, according to this configuration, a value that can be realized as the Q value of the resonant circuit 92 can be determined based on the provisional Q value 59.

また、上記第2実施形態では、設定された基準Q値57に応じて、2種類の外部コンデンサ54-1及び54-2のうち1つが選択的に使用されるが、本開示の技術はこれに限定されない。一例として図23に示すように、設定された基準Q値57と測定された仮Q値59との相違度に基づいて、外部コンデンサ54の特性、例えば、絶縁抵抗値が定められてもよい。外部コンデンサ54は、外部コンデンサ54が内蔵コンデンサ80に対して並列に接続された場合に、共振回路92のQ値が基準Q値57となる絶縁抵抗値を有するように形成される。従って、本構成によれば、外部コンデンサ54が、複数種類のコンデンサから選択される場合に比べ、基準Q値57の設定の自由度を向上させることができる。 Further, in the second embodiment, one of the two types of external capacitors 54-1 and 54-2 is selectively used according to the set reference Q value 57, but the technology of the present disclosure is not applicable to this. but not limited to. As an example, as shown in FIG. 23, the characteristics of the external capacitor 54, for example, the insulation resistance value, may be determined based on the degree of difference between the set reference Q value 57 and the measured temporary Q value 59. The external capacitor 54 is formed to have an insulation resistance value such that the Q value of the resonant circuit 92 becomes the reference Q value 57 when the external capacitor 54 is connected in parallel to the built-in capacitor 80. Therefore, according to this configuration, the degree of freedom in setting the reference Q value 57 can be improved compared to the case where the external capacitor 54 is selected from a plurality of types of capacitors.

共振回路92は、一例として図24に示す製造工程で製造される。 The resonant circuit 92 is manufactured by the manufacturing process shown in FIG. 24 as an example.

図24に示す共振回路製造工程では、先ず、ステップST101で、外部コンデンサ54が内蔵コンデンサ80に対して並列に接続された場合の共振回路92のQ値である基準Q値57が決定される。基準Q値57は、例えば、実機による試験及び/又はコンピュータ・シミュレーション等によって、カートリッジメモリ19に要求される要求性能等に応じて、カートリッジメモリ19の製造元によって決定される。この後、共振回路製造工程は、ステップST102に移行する。 In the resonant circuit manufacturing process shown in FIG. 24, first, in step ST101, a reference Q value 57, which is the Q value of the resonant circuit 92 when the external capacitor 54 is connected in parallel to the built-in capacitor 80, is determined. The reference Q value 57 is determined by the manufacturer of the cartridge memory 19 according to the required performance of the cartridge memory 19, for example, through tests using actual machines and/or computer simulations. After this, the resonant circuit manufacturing process moves to step ST102.

ステップST102では、コイル60と内蔵コンデンサ80とを含む共振回路53のQ値が仮Q値59として測定される。この後、共振回路製造工程は、ステップST103に移行する。 In step ST102, the Q value of the resonant circuit 53 including the coil 60 and the built-in capacitor 80 is measured as a provisional Q value 59. After this, the resonant circuit manufacturing process moves to step ST103.

ステップST103では、決定された基準Q値57と測定された仮Q値59との相違度に基づいて、外部コンデンサ54が内蔵コンデンサ80に対して並列に接続された場合に、共振回路92のQ値が基準Q値57になるように外部コンデンサ54が形成される。この後、共振回路製造工程は、ステップST104に移行する。 In step ST103, based on the degree of difference between the determined reference Q value 57 and the measured temporary Q value 59, if the external capacitor 54 is connected in parallel to the built-in capacitor 80, the Q External capacitor 54 is formed so that the value becomes reference Q value 57. After this, the resonant circuit manufacturing process moves to step ST104.

ステップST104では、形成された外部コンデンサ54が、内蔵コンデンサ80に対して並列に接続される。従って、共振回路製造工程によれば、製造元によって決定された基準Q値57を有する共振回路92を製造することができる。 In step ST104, the formed external capacitor 54 is connected in parallel to the built-in capacitor 80. Therefore, according to the resonant circuit manufacturing process, it is possible to manufacture the resonant circuit 92 having the reference Q value 57 determined by the manufacturer.

また、上記第2実施形態では、本開示の技術に係る「特性」の一例である絶縁抵抗値の異なる外部コンデンサ54を用いることによって、共振回路92のQ値を変更する態様例を挙げて説明したが、本開示の技術はこれに限定されない。一例として図25に示すように、ICチップ52及び外部コンデンサ54と並列に抵抗61を接続することによって、共振回路92のQ値を変更してもよい。抵抗61を外付けした場合、式(2)から明らかなように、抵抗61の抵抗値が高くなるほど、共振回路92のQ値が高くなる。 Further, in the second embodiment, an example of a mode in which the Q value of the resonant circuit 92 is changed by using external capacitors 54 having different insulation resistance values, which is an example of "characteristics" according to the technology of the present disclosure, will be described. However, the technology of the present disclosure is not limited to this. As an example, as shown in FIG. 25, the Q value of the resonant circuit 92 may be changed by connecting a resistor 61 in parallel with the IC chip 52 and the external capacitor 54. When the resistor 61 is externally attached, as is clear from equation (2), the higher the resistance value of the resistor 61, the higher the Q value of the resonant circuit 92.

この場合、一例として図26に示すように、抵抗61は、カートリッジメモリ19の表面26Bにおいて、ICチップ52及び外部コンデンサ54と並列に、ワイヤ接続方式で外付けされていてもよい。抵抗61は、カートリッジメモリ19の表面26Bに接着され、かつ、電気的に接続されている。具体的には、抵抗61の一端が配線64Eを介して第1導通部62Aに接続されており、他端が配線64Fを介して第2導通部62Bに接続されている。 In this case, as shown in FIG. 26 as an example, the resistor 61 may be externally connected on the surface 26B of the cartridge memory 19 in parallel with the IC chip 52 and the external capacitor 54 by wire connection. The resistor 61 is adhered to and electrically connected to the surface 26B of the cartridge memory 19. Specifically, one end of the resistor 61 is connected to the first conductive portion 62A via a wiring 64E, and the other end is connected to the second conductive portion 62B via a wiring 64F.

また、ICチップ52及び外部コンデンサ54と並列に抵抗61を接続する態様例はこれに限定されず、一例として図27に示すように、カートリッジメモリ19の基板26に埋設された抵抗61が、ICチップ52及び外部コンデンサ54と並列にワイヤ接続されてもよい。この場合、一例として図28に示すように、抵抗61は基板26に予め埋設されており、共振回路92のQ値を向上させたい場合には、抵抗61の一端が配線64Eを介して第1導通部62Aに接続され、他端が配線64Fを介して第2導通部62Bに接続されてもよい。本構成によれば、抵抗61は基板26に埋設されているので、抵抗61を粉塵及び/又は外部の刺激(例えば、光、水分、及び衝撃等)から保護することができる。また、カートリッジメモリ19の表面26Bにおいて、ICチップ52及び外部コンデンサ54を覆うグローブトップ63が、抵抗61を覆う必要がないので、従来の部材を利用しながら抵抗61の外付けを実現することができる。 Further, the embodiment in which the resistor 61 is connected in parallel with the IC chip 52 and the external capacitor 54 is not limited to this, and as an example, as shown in FIG. It may be wired in parallel with chip 52 and external capacitor 54 . In this case, as shown in FIG. 28 as an example, the resistor 61 is embedded in the substrate 26 in advance, and if it is desired to improve the Q value of the resonant circuit 92, one end of the resistor 61 is connected to the first It may be connected to the conductive portion 62A, and the other end may be connected to the second conductive portion 62B via a wiring 64F. According to this configuration, since the resistor 61 is embedded in the substrate 26, the resistor 61 can be protected from dust and/or external stimuli (for example, light, moisture, impact, etc.). Furthermore, since the glove top 63 that covers the IC chip 52 and external capacitor 54 does not need to cover the resistor 61 on the surface 26B of the cartridge memory 19, it is possible to externally attach the resistor 61 while using conventional members. can.

なお、上記各実施形態では、ICチップ52とコイル60とがワイヤ接続方式で接続されている形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、図29に示すように、ICチップ52とコイル60とがフリップチップ接続方式で接続されていてもよい。この場合、例えば、ICチップ52の正極端子及び負極端子のうちの一方の端子が第1導通部62Aに直接接続され、他方の端子が第2導通部62Bに直接接続される。従って、本構成によれば、ICチップ52とコイル60とがワイヤ接続方式で接続される場合に比べ、ICチップ52とコイル60との電気的な接続を省スペースに実現することができる。 Note that in each of the above embodiments, an example in which the IC chip 52 and the coil 60 are connected by a wire connection method has been described, but the technology of the present disclosure is not limited to this. For example, as shown in FIG. 29, the IC chip 52 and the coil 60 may be connected by a flip-chip connection method. In this case, for example, one terminal of the positive terminal and the negative terminal of the IC chip 52 is directly connected to the first conductive portion 62A, and the other terminal is directly connected to the second conductive portion 62B. Therefore, according to this configuration, the electrical connection between the IC chip 52 and the coil 60 can be realized in a smaller space than when the IC chip 52 and the coil 60 are connected by a wire connection method.

また、上記各実施形態では、傾斜角度θとして45度を例示したが、本開示の技術はこれに限定されず、一例として図30に示すように、カートリッジメモリ19の基準面16A1に対する傾斜角度として、傾斜角度θよりも小さな傾斜角度θ1が採用されてもよい。傾斜角度θ1の一例としては30度が挙げられる。傾斜角度θ1は、傾斜角度θよりも小さな角度であるので、傾斜角度θの場合に比べ、コイル60(図7参照)に対して多くの磁力線を貫通させることができる。この結果、磁気テープカートリッジ10が磁気テープドライブ30に装填された状態で、コイル60は、傾斜角度θの場合に比べ、大きな誘導電流を得ることができる。 Further, in each of the above embodiments, the inclination angle θ is 45 degrees, but the technology of the present disclosure is not limited to this, and as an example, as shown in FIG. , an inclination angle θ1 smaller than the inclination angle θ may be adopted. An example of the inclination angle θ1 is 30 degrees. Since the inclination angle θ1 is smaller than the inclination angle θ, more lines of magnetic force can penetrate the coil 60 (see FIG. 7) than in the case of the inclination angle θ. As a result, when the magnetic tape cartridge 10 is loaded in the magnetic tape drive 30, the coil 60 can obtain a larger induced current than when the tilt angle is θ.

一例として図31に示すように、磁気テープカートリッジ10の生産工程、磁気テープカートリッジ10の管理工程、及び/又は、磁気テープカートリッジ10が流通する流通工程(例えば、市場での流通工程)では、上下方向に重ねられた複数の磁気テープカートリッジ10がプラスチックフィルムで束ねられたパッケージ200内の各磁気テープカートリッジ10のカートリッジメモリ19に対して非接触式読み書き装置150によって管理情報100等の読み書きが行われる。カートリッジメモリ19に対する非接触式読み書き装置150による管理情報100等の読み書きは、磁気テープカートリッジ10の後側において複数の磁気テープカートリッジ10が重ねられた方向に沿って非接触式読み書き装置150を移動させながら行われる。この場合、例えば、非接触式読み書き装置150は、磁界MF1のオンとオフとを繰り返しながら磁気テープカートリッジ10の各々に対して磁界MF1を順次に放出する。 As an example, as shown in FIG. 31, in the production process of the magnetic tape cartridge 10, the management process of the magnetic tape cartridge 10, and/or the distribution process (for example, the distribution process in the market) in which the magnetic tape cartridge 10 is distributed, A non-contact read/write device 150 reads and writes management information 100 and the like into the cartridge memory 19 of each magnetic tape cartridge 10 in a package 200 in which a plurality of magnetic tape cartridges 10 stacked in a direction are bundled with a plastic film. . The non-contact reading/writing device 150 reads and writes the management information 100 and the like in the cartridge memory 19 by moving the non-contact reading/writing device 150 along the direction in which a plurality of magnetic tape cartridges 10 are stacked on the rear side of the magnetic tape cartridge 10. It is done while In this case, for example, the non-contact read/write device 150 sequentially emits the magnetic field MF1 to each of the magnetic tape cartridges 10 while repeatedly turning the magnetic field MF1 on and off.

ところで、磁気テープカートリッジ10が磁気テープドライブ30に装填されている環境下(第1環境下)では、磁気テープカートリッジ10の下方向又は上方向から非接触式読み書き装置50によって磁界MF(第1磁界)が、基準面16A1に対して正対する側から、基板26のうちのコイル60が形成されている裏面26A(コイル形成面)に向けて磁界MFが付与される(図30参照)。これにより、カートリッジメモリ19の傾斜角度が傾斜角度θの場合に比べ、多くの磁力線がコイル60を貫通することになり、大きな誘導電流が得られる。 By the way, in an environment where the magnetic tape cartridge 10 is loaded in the magnetic tape drive 30 (first environment), the magnetic field MF (first magnetic field ), a magnetic field MF is applied from the side directly facing the reference surface 16A1 toward the back surface 26A (coil formation surface) of the substrate 26 where the coil 60 is formed (see FIG. 30). As a result, more lines of magnetic force pass through the coil 60 than when the inclination angle of the cartridge memory 19 is the inclination angle θ, and a large induced current can be obtained.

これに対し、生産工程、管理工程、及び/又は流通工程の環境下(第2環境下)では、一例として図31に示すように、複数の磁気テープカートリッジ10がパッケージ200として取り扱われる。この場合、基準面16A1の法線方向に対して交差し、かつ、裏面26Aに対峙する側から裏面26Aに向けて磁界MF1(第2磁界)が付与される。これにより、カートリッジメモリ19の傾斜角度が傾斜角度θの場合に比べ、パッケージ200内で意図しない磁気テープカートリッジ10に対して管理情報100等の読み書きが行われる(クロストークが生じる)ことを抑制することができる。 On the other hand, in an environment of a production process, a management process, and/or a distribution process (second environment), a plurality of magnetic tape cartridges 10 are handled as a package 200, as shown in FIG. 31 as an example. In this case, a magnetic field MF1 (second magnetic field) is applied toward the back surface 26A from the side that intersects with the normal direction of the reference surface 16A1 and faces the back surface 26A. As a result, compared to the case where the inclination angle of the cartridge memory 19 is the inclination angle θ, reading and writing of management information 100, etc. to an unintended magnetic tape cartridge 10 within the package 200 is suppressed (crosstalk occurs). be able to.

なお、図31に示す例では、非接触式読み書き装置150がパッケージ200内の各カートリッジメモリ19と磁界MF1を介して通信を行う場合に非接触式読み書き装置150がパッケージ200に対して上下方向に沿って移動している態様が例示されているが、この態様はあくまでも一例に過ぎず、非接触式読み書き装置150の位置を固定して、パッケージ200を上下方向に沿って移動させてもよい。また、非接触式読み書き装置150とパッケージ200とは上下方向において反対の方向に移動させてもよい。このように、非接触式読み書き装置150がパッケージ200内の各カートリッジメモリ19と磁界MF1を介して通信を行う場合、非接触式読み書き装置150がパッケージ200に対して上下方向に沿って相対的に移動していればよい。 In the example shown in FIG. 31, when the non-contact reading/writing device 150 communicates with each cartridge memory 19 in the package 200 via the magnetic field MF1, the non-contact reading/writing device 150 is placed vertically with respect to the package 200. Although a mode in which the package 200 is moved along the vertical direction is illustrated, this mode is just an example, and the position of the non-contact type reading/writing device 150 may be fixed and the package 200 may be moved along the vertical direction. Further, the non-contact reading/writing device 150 and the package 200 may be moved in opposite directions in the vertical direction. In this way, when the non-contact reading/writing device 150 communicates with each cartridge memory 19 in the package 200 via the magnetic field MF1, the non-contact reading/writing device 150 is positioned relative to the package 200 along the vertical direction. All you have to do is move.

非接触式読み書き装置150は、カートリッジメモリ19に対して管理情報100等の読み書きを行う場合、磁気テープカートリッジ10の後方からカートリッジメモリ19に向けて磁界MF1を放出する。カートリッジメモリ19の電力生成器70は、磁界MF1がカートリッジメモリ19のコイル60に作用することで電力を生成する。そして、非接触式読み書き装置150は、磁界MF1を介してコマンド信号をカートリッジメモリ19に送信する。カートリッジメモリ19は、電力生成器70によって生成された電力を用いて、コマンド信号に応じた処理を実行し、かつ、処理結果を応答信号として非接触式読み書き装置150に送信する。すなわち、非接触式読み書き装置150とカートリッジメモリ19との間で磁界MF1を介して各種情報の授受が行われる。 When the non-contact read/write device 150 reads or writes management information 100 or the like to the cartridge memory 19, it emits a magnetic field MF1 from the rear of the magnetic tape cartridge 10 toward the cartridge memory 19. The power generator 70 of the cartridge memory 19 generates power by the magnetic field MF1 acting on the coil 60 of the cartridge memory 19. The non-contact reading/writing device 150 then transmits a command signal to the cartridge memory 19 via the magnetic field MF1. The cartridge memory 19 uses the power generated by the power generator 70 to execute processing according to the command signal, and transmits the processing result to the non-contact reading/writing device 150 as a response signal. That is, various information is exchanged between the non-contact reading/writing device 150 and the cartridge memory 19 via the magnetic field MF1.

パッケージ200に含まれる1つの磁気テープカートリッジ10(以下、符号を付さずに「単一カートリッジ」とも称する)のカートリッジメモリ19(以下、符号を付さずに「読み書き対象カートリッジメモリ」とも称する)に対しては、単一カートリッジの後方から読み書き対象カートリッジメモリに向けて非接触式読み書き装置150から磁界MF1が付与される。しかし、傾斜角度θの場合、磁界MF1の指向性次第で、パッケージ200内で単一カートリッジと隣接する磁気テープカートリッジ10(以下、「隣接カートリッジ」とも称する)のカートリッジメモリ19に対しても磁界MF1が付与され、隣接カートリッジのカートリッジメモリ19に対して、管理情報100等の読み書きが行われてしまう虞がある。隣接カートリッジのカートリッジメモリ19に対して管理情報100等の読み書きが行われるというのは、換言すると、クロストークが生じる、ということである。 Cartridge memory 19 of one magnetic tape cartridge 10 (hereinafter also referred to as "single cartridge" without reference numeral) included in package 200 (hereinafter also referred to as "read/write target cartridge memory" without reference numeral) , a magnetic field MF1 is applied from the non-contact reading/writing device 150 toward the cartridge memory to be read/written from the rear of the single cartridge. However, in the case of the inclination angle θ, depending on the directivity of the magnetic field MF1, the magnetic field MF1 may also be applied to the cartridge memory 19 of the magnetic tape cartridge 10 adjacent to the single cartridge in the package 200 (hereinafter also referred to as "adjacent cartridge"). , and there is a risk that the management information 100 or the like may be read or written to the cartridge memory 19 of an adjacent cartridge. In other words, when the management information 100 and the like are read and written to the cartridge memory 19 of an adjacent cartridge, crosstalk occurs.

ここで、傾斜角度θ1とした場合、傾斜角度θよりもカートリッジメモリ19のコイル60を貫通する磁力線の本数を少なくすることができ、傾斜角度θに比べ、隣接カートリッジのカートリッジメモリ19に対して、磁界MF1が付与され難くなる。この結果、傾斜角度θ1とした場合、傾斜角度θに比べ、磁気テープカートリッジ10に対して管理情報100等が誤って読み書きされること、すなわち、クロストークが生じることを抑制することができる。この結果、例えば、磁気テープカートリッジ10の生産工程では、設備コストを増大させることなく、磁気テープカートリッジ10の生産性を向上させることができる。また、磁気テープカートリッジ10の管理工程では、設備コストを増大させることなく、磁気テープカートリッジ10の管理の効率化を図ることができる。 Here, when the inclination angle is θ1, the number of magnetic lines of force passing through the coil 60 of the cartridge memory 19 can be reduced compared to the inclination angle θ, and compared to the inclination angle θ, the number of lines of magnetic force passing through the coil 60 of the cartridge memory 19 of the adjacent cartridge is smaller than that of the inclination angle θ. It becomes difficult to apply the magnetic field MF1. As a result, when the inclination angle is set to θ1, compared to the inclination angle θ, it is possible to suppress erroneous reading and writing of the management information 100 and the like to the magnetic tape cartridge 10, that is, the occurrence of crosstalk. As a result, for example, in the production process of the magnetic tape cartridge 10, the productivity of the magnetic tape cartridge 10 can be improved without increasing equipment costs. Furthermore, in the process of managing the magnetic tape cartridge 10, it is possible to improve the efficiency of managing the magnetic tape cartridge 10 without increasing equipment costs.

また、図10に示す例では、NVM96に動作モード設定処理プログラム102が記憶されている形態例を挙げたが、本開示の技術はこれに限定されない。例えば、図32に示すように、動作モード設定処理プログラム102が記憶媒体300に記憶されていてもよい。記憶媒体300は、非一時的記憶媒体である。記憶媒体300の一例としては、SSD又はUSBメモリなどの任意の可搬型の記憶媒体が挙げられる。 Further, in the example shown in FIG. 10, an example is given in which the operation mode setting processing program 102 is stored in the NVM 96, but the technology of the present disclosure is not limited to this. For example, as shown in FIG. 32, the operation mode setting processing program 102 may be stored in the storage medium 300. Storage medium 300 is a non-transitory storage medium. An example of the storage medium 300 is any portable storage medium such as an SSD or a USB memory.

記憶媒体300に記憶されている動作モード設定処理プログラム102は、コンピュータ84にインストールされる。CPU94は、動作モード設定処理プログラム102に従って動作モード設定処理を実行する。図32に示す例では、CPU94は、単数のCPUであるが、複数のCPUであってもよい。 The operation mode setting processing program 102 stored in the storage medium 300 is installed in the computer 84. The CPU 94 executes the operation mode setting process according to the operation mode setting process program 102. In the example shown in FIG. 32, the CPU 94 is a single CPU, but it may be a plurality of CPUs.

また、通信網(図示省略)を介してコンピュータ84に接続される他のコンピュータ又はサーバ装置等の記憶部に動作モード設定処理プログラム102を記憶させておき、カートリッジメモリ19からの要求に応じて動作モード設定処理プログラム102がダウンロードされ、コンピュータ84にインストールされるようにしてもよい。 Further, the operation mode setting processing program 102 is stored in a storage unit of another computer or server device connected to the computer 84 via a communication network (not shown), and is operated in response to a request from the cartridge memory 19. The mode setting processing program 102 may be downloaded and installed on the computer 84.

図32に示す例では、コンピュータ84が例示されているが、本開示の技術はこれに限定されず、コンピュータ84に代えて、ASIC、FPGA、及び/又はPLDを含むデバイスを適用してもよい。また、コンピュータ84に代えて、ハードウェア構成及びソフトウェア構成の組み合わせを用いてもよい。 Although the computer 84 is illustrated in the example shown in FIG. 32, the technology of the present disclosure is not limited to this, and instead of the computer 84, a device including an ASIC, an FPGA, and/or a PLD may be applied. . Further, instead of the computer 84, a combination of hardware configuration and software configuration may be used.

動作モード設定処理を実行するハードウェア資源としては、次に示す各種のプロセッサを用いることができる。プロセッサとしては、例えば、ソフトウェア、すなわち、プログラムを実行することで、動作モード設定処理を実行するハードウェア資源として機能する汎用的なプロセッサであるCPUが挙げられる。また、プロセッサとしては、例えば、FPGA、PLD、又はASICなどの特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路が挙げられる。何れのプロセッサにもメモリが内蔵又は接続されており、何れのプロセッサもメモリを使用することで動作モード設定処理を実行する。 The following various processors can be used as hardware resources for executing the operation mode setting process. Examples of the processor include a CPU, which is a general-purpose processor that functions as a hardware resource that executes an operation mode setting process by executing software, that is, a program. Examples of the processor include a dedicated electric circuit such as an FPGA, PLD, or ASIC, which is a processor having a circuit configuration specifically designed to execute a specific process. Each processor has a built-in or connected memory, and each processor uses the memory to execute operation mode setting processing.

動作モード設定処理を実行するハードウェア資源は、これらの各種のプロセッサのうちの1つで構成されてもよいし、同種または異種の2つ以上のプロセッサの組み合わせ(例えば、複数のFPGAの組み合わせ、又はCPUとFPGAとの組み合わせ)で構成されてもよい。また、動作モード設定処理を実行するハードウェア資源は1つのプロセッサであってもよい。 The hardware resource that executes the operation mode setting process may be configured with one of these various processors, or a combination of two or more processors of the same type or different types (for example, a combination of multiple FPGAs, or a combination of a CPU and an FPGA). Furthermore, the hardware resource that executes the operation mode setting process may be one processor.

1つのプロセッサで構成する例としては、第1に、1つ以上のCPUとソフトウェアの組み合わせで1つのプロセッサを構成し、このプロセッサが、動作モード設定処理を実行するハードウェア資源として機能する形態がある。第2に、SoCなどに代表されるように、動作モード設定処理を実行する複数のハードウェア資源を含むシステム全体の機能を1つのICチップで実現するプロセッサを使用する形態がある。このように、動作モード設定処理は、ハードウェア資源として、上記各種のプロセッサの1つ以上を用いて実現される。 As an example of configuration using one processor, first, one processor is configured by a combination of one or more CPUs and software, and this processor functions as a hardware resource that executes operation mode setting processing. be. Second, as typified by SoC, there is a form that uses a processor that implements the functions of the entire system including a plurality of hardware resources that execute operation mode setting processing with one IC chip. In this way, the operation mode setting process is realized using one or more of the various processors described above as hardware resources.

更に、これらの各種のプロセッサのハードウェア的な構造としては、より具体的には、半導体素子などの回路素子を組み合わせた電気回路を用いることができる。また、上記の動作モード設定処理はあくまでも一例である。従って、主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよいことは言うまでもない。 Furthermore, as the hardware structure of these various processors, more specifically, an electric circuit that is a combination of circuit elements such as semiconductor elements can be used. Further, the above operation mode setting process is just an example. Therefore, it goes without saying that unnecessary steps may be deleted, new steps may be added, or the processing order may be changed within the scope of the main idea.

以上に示した記載内容及び図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、及び効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、及び効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容及び図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容及び図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。 The descriptions and illustrations described above are detailed explanations of portions related to the technology of the present disclosure, and are merely examples of the technology of the present disclosure. For example, the above description regarding the configuration, function, operation, and effect is an example of the configuration, function, operation, and effect of the part related to the technology of the present disclosure. Therefore, unnecessary parts may be deleted, new elements may be added, or replacements may be made to the written and illustrated contents shown above without departing from the gist of the technology of the present disclosure. Needless to say. In addition, in order to avoid confusion and facilitate understanding of the parts related to the technology of the present disclosure, the descriptions and illustrations shown above do not include parts that require particular explanation in order to enable implementation of the technology of the present disclosure. Explanations regarding common technical knowledge, etc. that do not apply are omitted.

本明細書において、「A及び/又はB」は、「A及びBのうちの少なくとも1つ」と同義である。つまり、「A及び/又はB」は、Aだけであってもよいし、Bだけであってもよいし、A及びBの組み合わせであってもよい、という意味である。また、本明細書において、3つ以上の事柄を「及び/又は」で結び付けて表現する場合も、「A及び/又はB」と同様の考え方が適用される。 In this specification, "A and/or B" is synonymous with "at least one of A and B." That is, "A and/or B" means that it may be only A, only B, or a combination of A and B. Furthermore, in this specification, even when three or more items are expressed by connecting them with "and/or", the same concept as "A and/or B" is applied.

本明細書に記載された全ての文献、特許出願及び技術規格は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。 All documents, patent applications, and technical standards mentioned herein are incorporated herein by reference to the same extent as if each individual document, patent application, and technical standard was specifically and individually indicated to be incorporated by reference. Incorporated by reference into this book.

以上の実施形態に関し、更に以下の付記を開示する。 Regarding the above embodiments, the following additional notes are further disclosed.

(付記1)
コイルが形成された基板と、外部から与えられた外部磁界が上記コイルに対して作用することで電力を生成する電力生成器と、上記電力生成器によって生成された上記電力を用いて、上記外部磁界に含まれるコマンドに対する処理を行うプロセッサと、を備えた非接触式通信媒体が収容され、かつ、基準平面が形成されている磁気テープカートリッジ内の上記非接触式通信媒体に対して上記外部から上記外部磁界が付与され、付与された上記外部磁界を介して上記非接触式通信媒体と通信を行うことで上記磁気テープカートリッジを管理する非接触式管理方法であって、
上記基板を上記基準平面に対して45度未満の角度で傾斜させて配置すること、
上記磁気テープカートリッジが磁気テープドライブに装填された第1環境下で、上記基準平面に対して正対する側から、上記基板のうちの上記コイルが形成されているコイル形成面に向けて上記外部磁界として第1磁界を付与すること、及び、
上記磁気テープカートリッジが上記磁気テープドライブ外に存在する第2環境下で、上記基準平面の法線方向に対して交差し、かつ、上記コイル形成面に対峙する側から上記コイル形成面に向けて上記外部磁界として第2磁界を付与することを含む
非接触式管理方法。
(Additional note 1)
A substrate on which a coil is formed, a power generator that generates power by an external magnetic field applied from the outside acting on the coil, and a power generator that uses the power generated by the power generator to generate power from the outside. A processor that processes commands contained in a magnetic field; A non-contact management method for managing the magnetic tape cartridge by applying the external magnetic field and communicating with the non-contact communication medium via the applied external magnetic field,
arranging the substrate at an angle of less than 45 degrees with respect to the reference plane;
In a first environment where the magnetic tape cartridge is loaded into a magnetic tape drive, the external magnetic field is applied from the side directly facing the reference plane toward the coil forming surface of the substrate on which the coil is formed. applying a first magnetic field as
Under a second environment in which the magnetic tape cartridge exists outside the magnetic tape drive, the magnetic tape cartridge is directed toward the coil forming surface from a side that intersects with the normal direction of the reference plane and faces the coil forming surface. A non-contact management method comprising applying a second magnetic field as the external magnetic field.

(付記2)
上記第2環境は、上記磁気テープカートリッジの生産工程、上記磁気テープカートリッジの管理工程、及び/又は、上記磁気テープカートリッジが流通する流通工程である付記1に記載の非接触式管理方法。
(Additional note 2)
The non-contact management method according to appendix 1, wherein the second environment is a production process of the magnetic tape cartridge, a management process of the magnetic tape cartridge, and/or a distribution process in which the magnetic tape cartridge is distributed.

(付記3)
上記生産工程、上記管理工程、及び上記流通工程の各々は、複数の上記磁気テープカートリッジが上記法線方向に重ねられたパッケージ内の上記非接触式通信媒体に対して上記第2磁界を付与する工程を含む付記1又は付記2に記載の非接触式管理方法。
(Additional note 3)
Each of the production process, the management process, and the distribution process applies the second magnetic field to the non-contact communication medium in a package in which a plurality of magnetic tape cartridges are stacked in the normal direction. The non-contact management method according to Supplementary Note 1 or 2, which includes a step.

(付記4)
上記外部装置が、上記法線方向に沿って移動しながら、上記複数の磁気テープカートリッジの各々の上記非接触通信媒体の上記コイル形成面に対して上記外部磁界を付与することを含む付記3に記載の非接触式管理方法。
(Additional note 4)
Supplementary note 3, wherein the external device applies the external magnetic field to the coil forming surface of the non-contact communication medium of each of the plurality of magnetic tape cartridges while moving along the normal direction. Contactless management method described.

10 磁気テープカートリッジ
12 ケース
12A 右壁
12B 開口
14 上ケース
14A 天板
14A1 内面
16 下ケース
16A 底板
16A1 基準面
16B 後壁
18 カートリッジリール
18A リールハブ
18B1 上フランジ
18B2 下フランジ
19 カートリッジメモリ
20 支持部材
20A 第1傾斜台
20A1,20B1 傾斜面
20B 第2傾斜台
22 位置規制リブ
24 リブ
24A 先端面
26 基板
26A 裏面
26B 表面
30 磁気テープドライブ
34 搬送装置
36 読取ヘッド
38 制御装置
40 送出モータ
42 巻取リール
44 巻取モータ
46 読取素子
48 ホルダ
50,150 非接触式読み書き装置
52 ICチップ
53 共振回路
54,54-1,54-2 外部コンデンサ
54A,54B 電極
55-1 高Q値
55-2 低Q値
56 封止材
57 基準Q値
59 仮Q値
60 コイル
61 抵抗
62A 第1導通部
62B 第2導通部
63 グローブトップ
64A,64B,64C,64D,64E,64F 配線
70 電力生成器
80 内蔵コンデンサ
82 電源回路
84 コンピュータ
86 クロック信号生成器
88 信号処理回路
90 磁界強度測定回路
92 共振回路
94 CPU
96 NVM
98 RAM
99 バス
100 管理情報
102 動作モード設定処理プログラム
200 パッケージ
300 記憶媒体
A,B,C 矢印
CA 合成容量
GR ガイドローラ
,I,I 電流
L インダクタンス
MF,MF1 磁界
MT 磁気テープ
Q1,Q2 共振信号
R 抵抗値
R1,R2 絶縁抵抗値
S 信号強度
S1-1,S1-2,S2-1,S2-2 強度
α 誤差
θ,θ1 傾斜角度
ω 共振周波数
ω ,ω 周波数
10 Magnetic tape cartridge 12 Case 12A Right wall 12B Opening 14 Upper case 14A Top plate 14A1 Inner surface 16 Lower case 16A Bottom plate 16A1 Reference surface 16B Rear wall 18 Cartridge reel 18A Reel hub 18B1 Upper flange 18B2 Lower flange 19 Cartridge memory 20 Support member 20A 1st Inclined tables 20A1, 20B1 Inclined surface 20B Second inclined table 22 Position regulating rib 24 Rib 24A Top surface 26 Substrate 26A Back surface 26B Front surface 30 Magnetic tape drive 34 Conveying device 36 Reading head 38 Control device 40 Sending motor 42 Take-up reel 44 Winding Motor 46 Reading element 48 Holder 50, 150 Non-contact read/write device 52 IC chip 53 Resonant circuit 54, 54-1, 54-2 External capacitors 54A, 54B Electrode 55-1 High Q value 55-2 Low Q value 56 Sealing Material 57 Standard Q value 59 Temporary Q value 60 Coil 61 Resistor 62A First conduction part 62B Second conduction part 63 Globe top 64A, 64B, 64C, 64D, 64E, 64F Wiring 70 Power generator 80 Built-in capacitor 82 Power supply circuit 84 Computer 86 Clock signal generator 88 Signal processing circuit 90 Magnetic field strength measurement circuit 92 Resonance circuit 94 CPU
96 NVM
98 RAM
99 Bus 100 Management information 102 Operation mode setting processing program 200 Package 300 Storage medium A, B, C Arrow CA Combined capacitance GR Guide roller I C , I L , I R current L Inductance MF, MF1 Magnetic field MT Magnetic tape Q1, Q2 Resonance Signal R Resistance value R1, R2 Insulation resistance value S Signal strength S1-1, S1-2, S2-1, S2-2 Strength α Error θ, θ1 Inclination angle ω 0 Resonance frequency ω 1 , ω 2 Frequency

Claims (17)

外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、
前記処理回路に対して外付けされる外部コンデンサであって、前記外部磁界が作用することで予め定められた共振周波数で共振する共振回路を前記内蔵コンデンサ及び前記コイルと共に構成する外部コンデンサと、を備え、
前記外部コンデンサは、前記内蔵コンデンサに対して並列に接続されており、
前記共振回路は、前記外部コンデンサの特性に応じて定められたQ値を有し、
前記外部コンデンサが前記処理回路に接続されていない状態で、かつ、前記処理回路が前記コイルに接続されている状態で測定された仮Q値に基づいて前記Q値が定められている
非接触式通信媒体。
A processing circuit having a built-in capacitor and mounted on a substrate on which a coil is formed that induces electric power when an external magnetic field applied from the outside acts on it;
an external capacitor that is attached externally to the processing circuit and that forms a resonant circuit that resonates at a predetermined resonant frequency when the external magnetic field acts, together with the built-in capacitor and the coil; Prepare,
The external capacitor is connected in parallel to the built-in capacitor,
The resonant circuit has a Q value determined according to the characteristics of the external capacitor,
The Q value is determined based on a provisional Q value measured in a state in which the external capacitor is not connected to the processing circuit and in a state in which the processing circuit is connected to the coil. Non-contact method. Communication medium.
外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、
前記処理回路に対して外付けされる外部コンデンサであって、前記外部磁界が作用することで予め定められた共振周波数で共振する共振回路を前記内蔵コンデンサ及び前記コイルと共に構成する外部コンデンサと、を備え、
前記外部コンデンサは、前記内蔵コンデンサに対して並列に接続されており、
前記共振回路は、前記外部コンデンサの特性に応じて定められたQ値を有し、
基準Q値と、前記外部コンデンサが前記処理回路に接続されていない状態で、かつ、前記処理回路が前記コイルに接続されている状態で測定された仮Q値との相違度に基づいて、前記外部コンデンサの特性が定められている
非接触式通信媒体。
A processing circuit having a built-in capacitor and mounted on a substrate on which a coil is formed that induces electric power when an external magnetic field applied from the outside acts on it;
an external capacitor that is attached externally to the processing circuit and that forms a resonant circuit that resonates at a predetermined resonant frequency when the external magnetic field acts, together with the built-in capacitor and the coil; Prepare,
The external capacitor is connected in parallel to the built-in capacitor,
The resonant circuit has a Q value determined according to the characteristics of the external capacitor,
Based on the degree of difference between the reference Q value and the provisional Q value measured in a state where the external capacitor is not connected to the processing circuit and the processing circuit is connected to the coil, A non-contact communication medium with defined external capacitor characteristics.
前記処理回路は、前記共振回路によって生成された電力を用いて動作する請求項1に記載の非接触式通信媒体。 The contactless communication medium of claim 1, wherein the processing circuit operates using power generated by the resonant circuit. 前記内蔵コンデンサ及び前記外部コンデンサは、前記コイルに対して並列に接続されている請求項1から請求項3の何れか一項に記載の非接触式通信媒体。 The non-contact communication medium according to any one of claims 1 to 3 , wherein the built-in capacitor and the external capacitor are connected in parallel to the coil. 前記外部コンデンサの容量は、前記内蔵コンデンサの容量の実測値に基づいて定められている請求項1から請求項4の何れか一項に記載の非接触式通信媒体。 5. The non-contact communication medium according to claim 4 , wherein the capacitance of the external capacitor is determined based on an actual measurement value of the capacitance of the built-in capacitor. 前記基板の特定面に前記処理回路と前記外部コンデンサとが接着され、かつ、電気的に接続されている請求項1から請求項5の何れか一項に記載の非接触式通信媒体。 The non-contact communication medium according to any one of claims 1 to 5 , wherein the processing circuit and the external capacitor are bonded to a specific surface of the substrate and electrically connected. 前記処理回路及び前記外部コンデンサは、前記特定面で封止材によって封止されている請求項6に記載の非接触式通信媒体。 7. The non-contact communication medium according to claim 6, wherein the processing circuit and the external capacitor are sealed with a sealing material on the specific surface. 前記処理回路及び前記外部コンデンサは、ワイヤ接続方式で電気的に接続されている請求項1から請求項7の何れか一項に記載の非接触式通信媒体。 The non-contact communication medium according to any one of claims 1 to 7, wherein the processing circuit and the external capacitor are electrically connected by a wire connection method. 前記処理回路は、フリップチップ接続方式で前記コイルと電気的に接続されている請求項1から請求項8の何れか一項に記載の非接触式通信媒体。 The non-contact communication medium according to any one of claims 1 to 8 , wherein the processing circuit is electrically connected to the coil by a flip-chip connection method. 前記処理回路は、磁気テープカートリッジ以外の用途にも使用可能な汎用タイプであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する請求項1から請求項9の何れか一項に記載の非接触式通信媒体。 The processing circuit is of a general-purpose type that can be used for applications other than magnetic tape cartridges , and functions as an arithmetic unit for magnetic tape cartridges by installing a program for magnetic tape cartridges. The contactless communication medium according to item (1). 請求項1から請求項10の何れか一項に記載の非接触式通信媒体と、
磁気テープと、を備えた磁気テープカートリッジであって、
前記非接触式通信媒体は、メモリを有し、
前記メモリは、前記磁気テープに関する情報を記憶している
磁気テープカートリッジ。
A contactless communication medium according to any one of claims 1 to 10 ,
A magnetic tape cartridge comprising a magnetic tape,
The contactless communication medium has a memory,
The memory stores information regarding the magnetic tape. Magnetic tape cartridge.
外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、前記処理回路に対して外付けされる外部コンデンサであって、前記外部磁界が作用することで予め定められた共振周波数で共振する共振回路を前記内蔵コンデンサ及び前記コイルと共に構成する外部コンデンサと、を備えた非接触式通信媒体の製造方法であって、
前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合の前記共振回路のQ値を決定するQ値決定工程と、
前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合に前記共振回路のQ値が前記Q値決定工程によって決定されたQ値となる条件で前記外部コンデンサを形成する外部コンデンサ形成工程と、
前記外部コンデンサ形成工程で形成された前記外部コンデンサを前記内蔵コンデンサに対して並列に接続する接続工程と、を含み、
前記Q値は、通信距離の向上に寄与する第1Q値と、通信安定性の向上に寄与する第2Q値とに大別され、
前記Q値決定工程は、特性の異なる2種類の前記外部コンデンサを選択的に用いることにより前記第1Q値及び前記第2Q値の何れかを決定し、
前記外部コンデンサ形成工程は、前記Q値決定工程によって決定された前記第1Q値又は前記第2Q値となる条件で前記外部コンデンサを形成する
非接触式通信媒体の製造方法。
A processing circuit that is mounted on a substrate on which a coil that induces electric power is formed by the action of an external magnetic field applied from the outside and has a built-in capacitor, and an external capacitor that is externally attached to the processing circuit, A method for manufacturing a non-contact communication medium, comprising: an external capacitor that, together with the built-in capacitor and the coil, constitutes a resonant circuit that resonates at a predetermined resonance frequency when the external magnetic field acts,
a Q value determining step of determining a Q value of the resonant circuit when the external capacitor is connected in parallel to the built-in capacitor;
an external capacitor forming step of forming the external capacitor under conditions such that when the external capacitor is connected in parallel to the built-in capacitor, the Q value of the resonant circuit becomes the Q value determined by the Q value determining step; ,
a connecting step of connecting the external capacitor formed in the external capacitor forming step in parallel to the built-in capacitor,
The Q value is roughly divided into a first Q value that contributes to improving communication distance and a second Q value that contributes to improving communication stability,
The Q value determining step determines either the first Q value or the second Q value by selectively using two types of external capacitors with different characteristics,
In the external capacitor forming step, the external capacitor is formed under conditions that result in the first Q value or the second Q value determined in the Q value determining step.
前記条件は、前記外部コンデンサは、前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合に、特定の周波数帯において、前記共振回路のQ値が前記Q値決定工程によって決定されたQ値となる抵抗成分を有する、という条件である請求項12に記載の非接触式通信媒体の製造方法。 The condition is such that when the external capacitor is connected in parallel to the built-in capacitor, the Q value of the resonant circuit is determined by the Q value determining step in a specific frequency band. 13. The method for manufacturing a non-contact communication medium according to claim 12, wherein the condition is that the medium has a resistance component of a certain value. 前記Q値決定工程によって決定されるQ値は、前記非接触式通信媒体による基準通信距離よりも長い通信距離を実現する値である請求項12又は請求項13に記載の非接触式通信媒体の製造方法。 The contactless communication medium according to claim 12 or 13 , wherein the Q value determined by the Q value determining step is a value that realizes a communication distance longer than a reference communication distance by the contactless communication medium. Production method. 前記Q値決定工程によって決定されるQ値は、前記非接触式通信媒体による基準通信安定性よりも良好な通信安定性を実現する値である請求項12から請求項14の何れか一項に記載の非接触式通信媒体の製造方法。 The Q value determined by the Q value determining step is a value that realizes better communication stability than the reference communication stability by the non-contact communication medium, according to any one of claims 12 to 14. A method of manufacturing the contactless communication medium described above. 外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、前記処理回路に対して外付けされる外部コンデンサであって、前記外部磁界が作用することで予め定められた共振周波数で共振する共振回路を前記内蔵コンデンサ及び前記コイルと共に構成する外部コンデンサと、を備えた非接触式通信媒体の製造方法であって、
前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合の前記共振回路のQ値を決定するQ値決定工程と、
前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合に前記共振回路のQ値が前記Q値決定工程によって決定されたQ値となる条件で前記外部コンデンサを形成する外部コンデンサ形成工程と、
前記外部コンデンサ形成工程で形成された前記外部コンデンサを前記内蔵コンデンサに対して並列に接続する接続工程と、を含み、
前記Q値決定工程は、前記外部コンデンサが前記処理回路に接続されていない状態で、かつ、前記処理回路が前記コイルに接続されている状態で測定された仮Q値に基づいて前記共振回路のQ値を決定する
非接触式通信媒体の製造方法。
A processing circuit that is mounted on a substrate on which a coil that induces electric power is formed by the action of an external magnetic field applied from the outside and has a built-in capacitor, and an external capacitor that is externally attached to the processing circuit, A method for manufacturing a non-contact communication medium, comprising: an external capacitor that, together with the built-in capacitor and the coil, constitutes a resonant circuit that resonates at a predetermined resonance frequency when the external magnetic field acts,
a Q value determining step of determining a Q value of the resonant circuit when the external capacitor is connected in parallel to the built-in capacitor;
an external capacitor forming step of forming the external capacitor under conditions such that when the external capacitor is connected in parallel to the built-in capacitor, the Q value of the resonant circuit becomes the Q value determined by the Q value determining step; ,
a connecting step of connecting the external capacitor formed in the external capacitor forming step in parallel to the built-in capacitor,
The Q value determining step is to determine the Q value of the resonant circuit based on the provisional Q value measured when the external capacitor is not connected to the processing circuit and the processing circuit is connected to the coil. A method for manufacturing a contactless communication medium that determines the Q value.
外部から与えられた外部磁界が作用することで電力を誘起するコイルが形成された基板に搭載され、内蔵コンデンサを有する処理回路と、前記処理回路に対して外付けされる外部コンデンサであって、前記外部磁界が作用することで予め定められた共振周波数で共振する共振回路を前記内蔵コンデンサ及び前記コイルと共に構成する外部コンデンサと、を備えた非接触式通信媒体の製造方法であって、
前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合の前記共振回路のQ値を決定するQ値決定工程と、
前記外部コンデンサが前記内蔵コンデンサに対して並列に接続された場合に前記共振回路のQ値が前記Q値決定工程によって決定されたQ値となる条件で前記外部コンデンサを形成する外部コンデンサ形成工程と、
前記外部コンデンサ形成工程で形成された前記外部コンデンサを前記内蔵コンデンサに対して並列に接続する接続工程と、を含み、
前記Q値決定工程は、基準Q値と、前記外部コンデンサが前記処理回路に接続されていない状態で、かつ、前記処理回路が前記コイルに接続されている状態で測定された仮Q値との相違度に基づいて、前記外部コンデンサの特性を決定する
非接触式通信媒体の製造方法。
A processing circuit that is mounted on a substrate on which a coil that induces electric power is formed by the action of an external magnetic field applied from the outside and has a built-in capacitor, and an external capacitor that is externally attached to the processing circuit, A method for manufacturing a non-contact communication medium, comprising: an external capacitor that, together with the built-in capacitor and the coil, constitutes a resonant circuit that resonates at a predetermined resonance frequency when the external magnetic field acts,
a Q value determining step of determining a Q value of the resonant circuit when the external capacitor is connected in parallel to the built-in capacitor;
an external capacitor forming step of forming the external capacitor under conditions such that when the external capacitor is connected in parallel to the built-in capacitor, the Q value of the resonant circuit becomes the Q value determined by the Q value determining step; ,
a connecting step of connecting the external capacitor formed in the external capacitor forming step in parallel to the built-in capacitor,
The Q value determining step includes determining a reference Q value and a temporary Q value measured in a state where the external capacitor is not connected to the processing circuit and the processing circuit is connected to the coil. A method for manufacturing a non-contact communication medium, wherein characteristics of the external capacitor are determined based on the degree of difference.
JP2020203017A 2020-02-04 2020-12-07 Non-contact communication medium, magnetic tape cartridge, and method for manufacturing non-contact communication medium Active JP7376463B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/163,594 US11809926B2 (en) 2020-02-04 2021-02-01 Noncontact communication medium, magnetic tape cartridge, and manufacturing method of noncontact communication medium
CN202110147407.7A CN113283567A (en) 2020-02-04 2021-02-03 Magnetic tape cartridge, noncontact communication medium, and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020017421 2020-02-04
JP2020017421 2020-02-04

Publications (2)

Publication Number Publication Date
JP2021125233A JP2021125233A (en) 2021-08-30
JP7376463B2 true JP7376463B2 (en) 2023-11-08

Family

ID=77460145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020203017A Active JP7376463B2 (en) 2020-02-04 2020-12-07 Non-contact communication medium, magnetic tape cartridge, and method for manufacturing non-contact communication medium

Country Status (1)

Country Link
JP (1) JP7376463B2 (en)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151480A (en) 1998-11-11 2000-05-30 Mitsubishi Materials Corp Identification system for superposed tags
JP2000509869A (en) 1997-03-07 2000-08-02 カバ シュリースシステーメ アーゲー High frequency identification medium with passive electronic data carrier
JP2003157413A (en) 2001-11-20 2003-05-30 Dainippon Printing Co Ltd Non-contact type ic card
JP2004120055A (en) 2002-09-24 2004-04-15 Mitsubishi Materials Corp Transponder for rfid and adjustment method of resonance frequency
JP2005033587A (en) 2003-07-07 2005-02-03 Sony Chem Corp Antenna circuit and noncontact ic card
JP2005129827A (en) 2003-10-27 2005-05-19 Toppan Printing Co Ltd Non-contact IC card capacitor and non-contact IC card using the same
JP2005136901A (en) 2003-10-31 2005-05-26 Sony Corp Antenna module for ic card and its manufacturing method, and the ic card and its manufacturing method
JP2006068985A (en) 2004-09-01 2006-03-16 Dainippon Printing Co Ltd Noncontact data carrier and manufacturing method thereof
JP2006262055A (en) 2005-03-17 2006-09-28 Sony Corp Antenna module and portable information terminal provided with the same
JP2008270654A (en) 2007-04-24 2008-11-06 Renesas Technology Corp Semiconductor device
JP2010063007A (en) 2008-09-05 2010-03-18 Nec Tokin Corp Electromagnetic induction module
JP2011253362A (en) 2010-06-02 2011-12-15 Toppan Tdk Label Co Ltd Ic tag
JP2012501160A (en) 2008-08-25 2012-01-12 クゥアルコム・インコーポレイテッド Passive receiver for wireless power transmission
WO2019176325A1 (en) 2018-03-15 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 Non-contact communication medium, recording medium cartridge, driving method for non-contact communication medium and program

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509869A (en) 1997-03-07 2000-08-02 カバ シュリースシステーメ アーゲー High frequency identification medium with passive electronic data carrier
JP2000151480A (en) 1998-11-11 2000-05-30 Mitsubishi Materials Corp Identification system for superposed tags
JP2003157413A (en) 2001-11-20 2003-05-30 Dainippon Printing Co Ltd Non-contact type ic card
JP2004120055A (en) 2002-09-24 2004-04-15 Mitsubishi Materials Corp Transponder for rfid and adjustment method of resonance frequency
JP2005033587A (en) 2003-07-07 2005-02-03 Sony Chem Corp Antenna circuit and noncontact ic card
JP2005129827A (en) 2003-10-27 2005-05-19 Toppan Printing Co Ltd Non-contact IC card capacitor and non-contact IC card using the same
JP2005136901A (en) 2003-10-31 2005-05-26 Sony Corp Antenna module for ic card and its manufacturing method, and the ic card and its manufacturing method
JP2006068985A (en) 2004-09-01 2006-03-16 Dainippon Printing Co Ltd Noncontact data carrier and manufacturing method thereof
JP2006262055A (en) 2005-03-17 2006-09-28 Sony Corp Antenna module and portable information terminal provided with the same
JP2008270654A (en) 2007-04-24 2008-11-06 Renesas Technology Corp Semiconductor device
JP2012501160A (en) 2008-08-25 2012-01-12 クゥアルコム・インコーポレイテッド Passive receiver for wireless power transmission
JP2010063007A (en) 2008-09-05 2010-03-18 Nec Tokin Corp Electromagnetic induction module
JP2011253362A (en) 2010-06-02 2011-12-15 Toppan Tdk Label Co Ltd Ic tag
WO2019176325A1 (en) 2018-03-15 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 Non-contact communication medium, recording medium cartridge, driving method for non-contact communication medium and program

Also Published As

Publication number Publication date
JP2021125233A (en) 2021-08-30

Similar Documents

Publication Publication Date Title
JP6798053B1 (en) Non-contact communication media, magnetic tape cartridges, non-contact communication media operating methods, and programs
US11398249B2 (en) Noncontact communication medium, magnetic tape cartridge, operation method of noncontact communication medium, and storage medium
US20210242905A1 (en) Noncontact communication medium, magnetic tape cartridge, operation method of noncontact communication medium, and program
US20230084471A1 (en) Noncontact communication medium, magnetic tape cartridge, method for operating noncontact communication medium, and program
JP7376463B2 (en) Non-contact communication medium, magnetic tape cartridge, and method for manufacturing non-contact communication medium
US11334781B2 (en) Noncontact communication medium, magnetic tape cartridge, operation method of noncontact communication medium, and program
US11809926B2 (en) Noncontact communication medium, magnetic tape cartridge, and manufacturing method of noncontact communication medium
JP7438911B2 (en) Non-contact communication device, magnetic tape drive, non-contact communication system, operating method of non-contact communication device, and program
JP7546476B2 (en) METHOD FOR MANUFACTURING NON-CONTACT COMMUNICATION MEDIUM, AND NON-CONTACT COMMUNICATION MEDIUM
JP7376462B2 (en) Contactless communication media and magnetic tape cartridges
CN116420189A (en) Contactless communication device, tape drive, contactless communication system, working method and program of contactless communication device
JP6820448B1 (en) Non-contact communication media, magnetic tape cartridges, non-contact communication media operating methods, and programs
JP7539311B2 (en) Contactless communication media
JP7376437B2 (en) Operating methods and programs for non-contact storage media, magnetic tape cartridges, and non-contact communication media
JP7577531B2 (en) Contactless communication media
US11948032B2 (en) Noncontact communication medium, magnetic tape cartridge, method for operating noncontact communication medium, and program
JP7362560B2 (en) Operating methods and programs for non-contact storage media, magnetic tape cartridges, and non-contact communication media
US20220200663A1 (en) Processing circuit module and method for manufacturing noncontact communication medium
JP2024023755A (en) magnetic tape cartridge

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231026

R150 Certificate of patent or registration of utility model

Ref document number: 7376463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150