Nothing Special   »   [go: up one dir, main page]

JP7120256B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7120256B2
JP7120256B2 JP2019567886A JP2019567886A JP7120256B2 JP 7120256 B2 JP7120256 B2 JP 7120256B2 JP 2019567886 A JP2019567886 A JP 2019567886A JP 2019567886 A JP2019567886 A JP 2019567886A JP 7120256 B2 JP7120256 B2 JP 7120256B2
Authority
JP
Japan
Prior art keywords
plate
base plate
recess
metal plate
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019567886A
Other languages
English (en)
Other versions
JPWO2019146260A1 (ja
Inventor
弘貴 大森
孝 築野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2019146260A1 publication Critical patent/JPWO2019146260A1/ja
Application granted granted Critical
Publication of JP7120256B2 publication Critical patent/JP7120256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関する。
本出願は、2018年1月25日出願の日本出願第2018-010262号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
半導体チップが固定された回路板を有する積層基板を硬質樹脂により封止した半導体装置が知られている（例えば、特許文献１参照）。
特開２０１６－１９５２２４号公報
実施例による半導体装置は、ベース板と、ベース板上に配置される金属板と、ベース板と金属板との間に配置され、ベース板、および金属板と面で接触して金属板をベース板に接合する接合材と、金属板上に配置される絶縁板と、絶縁板と面で接触して絶縁板上に配置される回路部材と、回路部材上に搭載される半導体素子と、金属板、接合材、絶縁板、回路部材、および半導体素子を覆って、ベース板上の空間を封止する封止材とを備える。金属板の外縁に沿った金属板の底面領域は、接合材に覆われてない。ベース板には、ベース板の板厚方向金属板の外縁に沿って配置され上記底面領域に対向する溝形状の第一凹部と、金属板の外縁に対して内側に向かう方向を内方側としたときに第一凹部と離隔して第一凹部よりも内方側に配置される溝形状の第二凹部とが設けられている。第二凹部の少なくとも一部には、接合材が配置されている。
図１は、一実施形態に係る半導体装置の構成を示す概略断面図である。 図２は、図１に示す半導体装置に備えられるベース板をベース板の板厚方向から平面 的に見た状態を示す図である。 図３は、図１に示す半導体装置の一部を拡大して示す断面図である。 図４は、他の実施形態に係る半導体装置に備えられるベース板をベース板の板厚方向に見た平面視における状態を示す図である。
特許文献１には、金属板の底面と接合され、金属板と接合される面のうち、金属板の端と対向する箇所の少なくとも一部に凹部を有するベース板と、硬質樹脂で構成され、半導体チップ、絶縁板、回路板、金属板の側面、および凹部と対向する金属板の底面に接している封止材とを備える半導体装置が開示されている。封止材が充填された凹部としての溝の部分は、アンカー効果を生じさせる。
特許文献１では、金属板とベース板とを接合するはんだが溝内に入り込むのを防止するために、溝を形成している底面および側面には、めっき処理を行わないこととしている。しかし、めっき処理を行わない場合、接合材の量が余剰となれば、余剰となった接合材が金属板側に濡れ広がることとなるか、または金属板と接合材との境界部分において、接合材の塊が発生することとなる。そうすると、封止材と他の構成部材との間において界面剥離が生じたり、残留応力の影響で積層基板の構成部材に割れが生じてしまうこととなる。このような半導体装置は、信頼性が低いものとなってしまう。
また、余剰の接合材が溝内に入り込まないようにするために、接合材の量を適量に調整することも考えられる。しかし、接合材の量の厳格な管理は困難であり、効率的な半導体装置の製造を阻害するおそれがある。
そこで、効率的に製造することができ、信頼性が高い半導体装置を提供することを本開示の目的の１つとする。
［本開示の技術の実施形態の説明］
最初に本開示の技術の実施態様を列記して説明する。本開示の半導体装置は、ベース板と、ベース板上に配置される金属板と、ベース板と金属板との間に配置され、ベース板、および金属板と面で接触して金属板をベース板に接合する接合材と、金属板上に配置される絶縁板と、絶縁板と面で接触して絶縁板上に配置される回路部材と、回路部材上に搭載される半導体素子と、金属板、接合材、絶縁板、回路部材、および半導体素子を覆って、ベース板上の空間を封止する封止材とを備える。金属板の外縁に沿った金属板の底面領域は、接合材に覆われてない。ベース板には、金属板の外縁に沿って配置され上記底面領域に対向する溝形状の第一凹部と、金属板の外縁に対して内側に向かう方向を内方側としたときに第一凹部と離隔して第一凹部よりも内方側に配置される溝形状の第二凹部とが設けられている。第二凹部の少なくとも一部には、接合材が配置されている。
上記半導体装置によれば、ベース板には、金属板の外縁に沿って配置され上記底面領域に対向する溝形状の第一凹部が設けられているため、封止材の硬化収縮による半導体装置の構成部材の割れを抑制することができる。すなわち、このような第一凹部を設けることにより、アンカー効果を得ることができる。
また、ベース板第一面には、金属板の外縁に対して内側に向かう方向を内方側としたときに第一凹部と離隔して第一凹部よりも内方側に配置される溝形状の第二凹部が設けられているため、接合材の量が余剰であったとしても、金属板とベース板とを接合させる際に余剰の接合材を第二凹部内へ流れ込ませることができる。そうすると、第一凹部内への余剰の接合材の流れ込みを抑制することができる。また、余剰の接合材が接合材から露出する領域へ濡れ広がったり、金属板と接合材との間において塊状となるおそれを低減することができる。また、接合材の量を厳格に管理する必要がなくなる。そして、第一凹部内において封止材と第一凹部を規定する壁面とを直接接触させて、第一凹部内に配置される封止材によるアンカー効果を十分に得ることができる。したがって、このような構造によれば、効率的に製造することができ、信頼性が高い半導体装置を提供することができる。
上記半導体装置について、ベース板の上面と第二凹部の側壁面とは、鈍角で接続されるよう構成してもよい。こうすることにより、第二凹部内に余剰の接合材を流れ込みやすくすることができる。また、流れ込む接合材と壁面との間に空気を巻き込んで形成されるボイドの発生を抑制することができる。
上記半導体装置について、第二凹部は、上端に近づくに従って幅が大きくなるよう構成してもよい。こうすることにより、余剰の接合材を第二凹部内に流れ込みやすくすることができる。
上記半導体装置において、第二凹部の凹み量は、接合材の厚み以下であるよう構成してもよい。こうすることにより、より適切にベース板と金属板とを接合材によって接合することができる。
上記半導体装置において、第二凹部は、ベース板の板厚方向に見た平面視において半導体素子とは離れていてもよい。こうすることにより、半導体素子により発生した熱のベース板への放熱性の低下を防止することができる。
上記半導体装置において、第二凹部は、ベース板の板厚方向に見た平面視において半導体素子よりも金属板の外縁に近い位置に設けられていてもよい。こうすることにより、適切に余剰の接合材を第二凹部へ流れ込ませることができる。
上記半導体装置において、前記ベース板の板厚方向に見た平面視における前記半導体素子と前記第二凹部との最短距離は、前記ベース板の板厚方向における前記回路部材の上面から前記ベース板の上面までの距離よりも大きくなるよう構成してもよい。こうすることにより、より確実に半導体素子から発生した熱のベース板への放熱性の低下を防止することができる。
上記半導体装置において、第二凹部は、ベース板の板厚方向に見た平面視においてループ状に連なって設けられてもよい。こうすることにより、周方向において、効率よく余剰の接合材を第二凹部へ流れ込ませることができる。
また、上記半導体装置において、第二凹部は、金属板の外縁に沿う周方向に間隔をあけて複数設けられてもよい。こうすることにより、より適切な箇所に第二凹部を設けることができる。
上記半導体装置において、第一凹部は、ベース板の板厚方向に見た平面視においてループ状に連なって設けられてもよい。こうすることにより、周方向において、より効率的にアンカー効果を得ることができる。
［本開示の技術の実施形態の詳細］
次に、本開示の技術の一実施形態に係る半導体装置を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。
＜第１の実施の形態＞
図１は、一実施形態に係る半導体装置の構成を示す概略断面図である。図２は、図１に示す半導体装置に備えられるベース板をベース板の板厚方向に見た平面視における状態を示す図である。図３は、図１に示す半導体装置の一部を拡大して示す断面図である。なお、図３は、図１に示す半導体装置において、封止材等を取り除いた状態を示している。図１、および図３は、半導体装置をベース板の板厚方向に沿って切断した断面に相当する。また、図２は、ベース板の板厚方向に見た図であり、図１に示す矢印ＩＩで示す方向から見た場合に相当する。なお、理解の容易の観点から、図２中において、金属板の外縁を一点鎖線で示している。
図１～図３を参照して、一実施形態に係る半導体装置１１は、ベース板１２と、金属板１３と、接合材１４、１７と、絶縁板１５と、回路部材１６と、半導体素子１８、１９と、封止材２１と、端子２２、２３と、外枠２４とを備える。金属板１３、絶縁板１５、および回路部材１６は、下層から金属板１３、絶縁板１５、回路部材１６の順に積層される。
半導体装置１１の土台となるベース板１２の外形形状は、矩形状である。ベース板１２は、ベース板１２の板厚方向の一方側に位置する面３１を有する。この面３１上に金属板１３、絶縁板１５、回路部材１６等の構成部材が配置される。ベース板１２の材質としては、熱伝導性の高い材料、具体的には、例えば、銅やアルミニウムといった金属材料、又は金属とセラミックスとを複合させた複合材が選択される。なお、図１に示す半導体装置１１においては、面３１上に金属板１３が配置される構成であるが、例えば、半導体装置１１の天地方向を逆とした場合、各部材の配置関係も天地が逆となる。すなわち、半導体装置１１の天地方向を逆とした場合、「面３１上に金属板１３が配置される」とは、面３１の下側に金属板１３が位置することを示す。半導体装置１１をいわゆる横向きに取り付けた場合や傾斜して設けた場合も、各部材の配置関係は同様である。また、ベース板１２の構造については、後に詳述する。
面３１上には、金属板１３が配置される。金属板１３の外形形状についても、矩形状である。ベース板１２の板厚方向に見た平面視において、金属板１３の外縁２６は、ベース板１２の外縁２５よりも内方側に位置する。金属板１３は、面３１と対向する面３２、および面３２とベース板１２の板厚方向の反対側に位置する面３３を有する。また、面３２は、外縁２６を含むように配置され、接合材１４から露出する領域２８を含む。ここでいう露出とは、面３２が接合材１４によって覆われていないことをいう。言葉を換えて言えば、接合材１４に覆われてない領域２８は、金属板１３の外縁２６に沿った金属板１３の底面領域である。金属板１３は、例えば、導電性を有する薄い金属材料から構成されており、具体的には、金属板１３として銅箔等が用いられる。金属板１３は、接合材１４によってベース板１２に接合されている。
接合材１４は、面３１、および面３２の双方に面で接触して配置される。すなわち、接合材１４は、ベース板１２と金属板１３との間に介在するようにして設けられている。接合材１４としては、例えば、はんだを採用することができる。なお、面３１のうちの接合材１４と接触する領域に、接合材１４との濡れ性を高くするめっき処理を施すことにしてもよい。
面３３の上に接触して絶縁板１５が配置される。絶縁板１５の外形形状についても矩形状である。ベース板１２の板厚方向に見た平面視において、絶縁板１５の外縁２７は、ベース板１２の外縁２５よりも内方側に位置し、金属板１３の外縁２６よりも外方側に位置する。絶縁板１５は、面３３と対向する面３４、および面３４とベース板１２の板厚方向の反対側に位置する面３５とを有する。絶縁板１５は、例えば、絶縁性を有するセラミックスから構成されている。具体的な材質としては、酸化アルミニウム、窒化アルミニウム、窒化珪素等である。なお、この場合、ベース板１２の板厚方向と絶縁板１５の板厚方向とは、同じである。
面３５の上に接触して回路部材１６が配置される。回路部材１６には、回路のパターンが形成されている。回路部材１６は、面３５と対向する面３６、および面３６と板厚方向の反対側に位置する面３７とを有する。回路部材１６は、例えば、金属板１３と同様に導電性を有する薄い金属材料から構成されている。
面３７上には、接合材１７を介して半導体素子１８、１９が搭載されている。すなわち、半導体素子１８、１９は、接合材１７によって面３７上に接合され、固定されている。半導体素子１８、１９は、回路部材１６のうち、半導体素子１８、１９がそれぞれ搭載された領域と異なる領域にボンディングワイヤ３８、３９によってそれぞれ電気的に接続されている。なお、本実施形態においては、半導体素子１８、１９を搭載することとしているが、半導体素子の数や配置等は、半導体装置１１の構成に応じて任意に定められる。
回路部材１６のうち、半導体素子１８、１９が搭載されていない領域には、端子２２、２３がそれぞれ電気的に接続され、固定されている。端子２２、２３は、例えば、金属製の部材を折り曲げた形状を有する。端子２２、２３のうちの回路部材１６に接続されていない側の端部は、封止材２１によって封止されておらず、露出している。
封止材２１は、金属板１３、接合材１４、１７、絶縁板１５、回路部材１６、半導体素子１８、１９を覆って、面３１上の空間を封止する。封止材２１としては、例えば、絶縁性、および耐熱性が高い樹脂が採用される。具体的には、熱硬化性樹脂であるエポキシ樹脂やフェノール樹脂等が用いられる。なお、必要に応じて、例えば、絶縁性能等を向上させるためにフィラーを封止材２１中に添加してもよい。
面３１上には、ベース板１２の外縁２５に沿って外枠２４が取り付けられる。外枠２４によって面３１上の空間を、板厚方向の上部側を除いて囲うことができる。このように外枠２４によって囲われた空間内に未硬化のエポキシ樹脂等を流し込んで硬化させ、封止材２１を形成する。
次に、ベース板１２の具体的な形状について説明する。ベース板１２の面３１には、金属板１３の外縁２６に沿って配置される溝形状の第一凹部４１が設けられている。第一凹部４１は、ベース板１２の板厚方向に見た平面視において接合材１４から露出する領域２８に対向するように配置される。第一凹部４１は、ループ状に連なって設けられている。また、第一凹部４１の凹み量は、例えば、ベース板１２の厚みの半分以下である。なお、ベース板１２の幅については、液状の封止材２１が流れ込むことが可能な程度の幅であればよい。
第一凹部４１を規定する壁面は、一対の側壁面４２、４３と、底壁面４４とを含む。面３１において、第一凹部４１に隣接する領域と第一凹部４１を規定する壁面である側壁面４２、４３とは、互いに鈍角で接続される。即ち、ベース板１２の上面（面３１）と第一凹部４１の側壁面４２、４３とは、互いに鈍角で接続される。底壁面４４は、面３１に沿った方向に延びている。第一凹部４１は、図３に示す断面において、上端（開口）に近づくに従って幅が大きくなる形状である。第一凹部４１内にも、封止材２１が配置される。
ここで、面３１には、溝形状の第二凹部５１が設けられている。第二凹部５１は、第一凹部４１と離隔して設けられている。金属板１３の外縁２６に対して内側に向かう方向を内方側とした場合、第二凹部５１は、第一凹部４１よりも内方側に配置されている。第二凹部５１は、ベース板１２の板厚方向に見た平面視においてループ状に連なって設けられている。第二凹部５１は、第一凹部４１に平行に延びるように設けられてよい。
第二凹部５１を規定する壁面は、一対の側壁面５２、５３と、底壁面５４とを含む。面３１において、第二凹部５１に隣接する領域と第二凹部５１を規定する壁面である側壁面５２、５３とは、互いに鈍角で接続される。言葉を換えて言えば、ベース板１２の上面（面３１）と第二凹部５１の側壁面５２、５３とは、互いに鈍角で接続されてよい。底壁面５４は、面３１に沿った方向に延びている。第二凹部５１は、図３に示す断面において、上端（開口）に近づくに従って幅が大きくなる形状である。第二凹部５１内の少なくとも一部には、接合材１４が配置されている。図３に示す状態においては、第二凹部５１内の全域に亘って接合材１４が配置されている。
第二凹部５１の凹み量は、例えば、接合材１４の厚み以下とする。具体的には、図３中に示す接合材１４の厚みＸは、０．１ｍｍである。そして、第二凹部５１の凹み量である面３１と底壁面５４とのベース板１２の板厚方向の長さＬは、厚みＸ以下とされる。
また、第二凹部５１は、ベース板１２の板厚方向に見た平面視において半導体素子１８、１９とは離れている。第二凹部５１は、板厚方向に見た平面視において半導体素子１８、１９よりも外縁に近い位置に設けられている。また、図３に示す断面において、ベース板１２の板厚方向に見た平面視において半導体素子１８のうちの外縁に近い端部４５に相当する回路部材１６の部分４７と第二凹部５１を構成する側壁面５２の外縁から遠い端部４６とのベース板１２の板厚方向に垂直な方向の距離Ｄは、接合材１４、金属板１３、絶縁板１５、および回路部材１６の総厚みＴよりも大きい。ベース板１２の板厚方向に見た平面視における半導体素子１８と第二凹部５１との最短距離Ｄは、ベース板１２の板厚方向における回路部材１６の上面からベース板１２の上面までの距離Ｔよりも大きくてよい。
次に、上記した構成の半導体装置１１の製造方法について簡単に説明する。上記した半導体装置１１においては、まず、金属板１３、絶縁板１５、そして回路部材１６が積層される。そして、積層された積層板のうち、面３２と、面３１とを接合材１４により接合する。その後、未硬化の液状の封止材２１を注入して硬化させ、封止する。
面３２と面３１との接合に際し、例えば、ペースト状のはんだから構成される接合材１４が用いられる。接合材１４としてのペースト状のはんだは、面３１上に配置され、その上に絶縁板１５等が積層された金属板１３が配置される。はんだは、加熱により溶けて面３１上を濡れ広がる。ここで、濡れ広がったはんだのうち、余剰となった部分については、第二凹部５１内に流れ込む。すなわち、余剰の接合材１４が、第一凹部４１内へ流れ込んだり、面３２に濡れ広がるおそれを低減することができる。このようにして、半導体装置１１が製造される。
上記した構成の半導体装置１１によると、面３１には、ベース板１２の板厚方向に見た平面視において接合材１４から露出する領域２８に対向するように配置される溝形状の第一凹部４１が設けられているため、封止材２１の硬化収縮による半導体装置１１の構成部材の割れを抑制することができる。すなわち、このような第一凹部４１を設けることにより、アンカー効果を得ることができる。
また、面３１には、第一凹部４１と離隔して第一凹部４１よりも内方側に配置される溝形状の第二凹部５１が設けられているため、接合材１４の量が余剰であったとしても、金属板１３とベース板１２とを接合させる際に余剰の接合材１４を第二凹部５１内へ流れ込ませることができる。そうすると、第一凹部４１内への余剰の接合材１４の流れ込みを抑制することができる。また、余剰の接合材１４が接合材１４から露出する領域２８へ濡れ広がったり、金属板１３と接合材１４との間において塊状となるおそれを低減することができる。また、接合材１４の量を厳格に管理する必要がなくなる。そして、第一凹部４１内において封止材２１と第一凹部４１を規定する側壁面４２、４３、および底壁面４４とを直接接触させて、第一凹部４１内に配置される封止材２１によるアンカー効果を十分に得ることができる。したがって、このような半導体装置１１によれば、効率的に製造することができ、信頼性が高い半導体装置１１を提供することができる。
本実施形態においては、面３１において、第二凹部５１に隣接する領域と第二凹部５１を規定する壁面である側壁面５２、５３とは、鈍角で接続されている。したがって、第二凹部５１内に余剰の接合材１４を流れ込みやすくすることができる。また、流れ込む接合材１４と側壁面５２、５３との間に空気を巻き込んで形成されるボイドの発生を抑制することができる。
本実施形態においては、図３に示す断面において、第二凹部５１は、上端（開口）に近づくに従って幅が大きい。したがって、余剰の接合材１４を第二凹部２１内に流れ込みやすくすることができる。
本実施形態においては、第二凹部５１の凹み量は、接合材１４の厚み以下である。したがって、より適切にベース板１２と金属板１３とを接合材１４によって接合することができる。
本実施形態においては、第二凹部５１は、ベース板１２の板厚方向に見た平面視において半導体素子１８とは離れている。したがって、半導体素子１８により発生した熱のベース板１２への放熱性の低下を防止することができる。
本実施形態においては、第二凹部５１は、ベース板１２の板厚方向に見た平面視において半導体素子１８よりも外縁２５側に設けられている。第二凹部５１は当該平面視において半導体素子１８よりも金属板１３の外縁２６側に近い位置に設けられている。したがって、適切に余剰の接合材１４を第二凹部５１へ流れ込ませることができる。
本実施形態においては、図３に示す断面において、ベース板１２の板厚方向に見た平面視において半導体素子１８のうちの外縁に近い端部４５に相当する回路部材１６の部分４７と第二凹部５１を構成する側壁面５２の外縁から遠い端部４６とのベース板１２の板厚方向に垂直な方向の距離Ｄは、接合材１４、金属板１３、絶縁板１５、および回路部材１６の総厚みＴよりも大きい。したがって、より確実に半導体素子１８から発生した熱のベース板１２による放熱性の低下を防止することができる。
本実施形態においては、第二凹部５１は、ベース板１２の板厚方向に見た平面視においてループ状に連なって設けられている。したがって、周方向において、より精度よく余剰の接合材１４を第二凹部５１へ流れ込ませることができる。
本実施形態においては、第一凹部４１は、ベース板１２の板厚方向に見た平面視においてループ状に連なって設けられている。したがって、周方向において、より効率的にアンカー効果を得ることができる。
＜第２の実施の形態＞
なお、上記の実施の形態においては、第二凹部５１は、ループ状に連なって設けられていることとしたが、これに限らず、第二凹部５１は、以下の構成としてもよい。図４は、他の実施形態に係る半導体装置に備えられるベース板の構成を示す図である。
図４を参照して、他の実施形態に係る半導体装置に備えられるベース板６１は、面６２を有する。面６２には、金属板１３の外縁２６に沿って配置され、金属板１３に含まれる外縁部露出領域に対向する溝形状の第一凹部６３が設けられている。第一凹部６３は、ベース板６１の板厚方向に見た平面視において金属板１３の外縁に沿う周方向に間隔をあけて複数設けられている。図４に示す例の場合、矩形状の金属板１３の四つの角部に相当する領域に第一凹部６３が四つ設けられている。
また、金属板１３の外縁２６に対して内側に向かう方向を内方側とした場合、面６２には、第一凹部６３と離隔して第一凹部６３よりも内方側に配置される溝形状の第二凹部６４が設けられている。第二凹部６４は、ベース板６１の板厚方向に見た平面視において金属板１３の外縁に沿う周方向に間隔をあけて複数設けられている。図４に示す例の場合、第一凹部６３が設けられた位置に対応する領域に四つの第二凹部６４が設けられている。こうすることにより、より適切な箇所に第二凹部６４を設けることができる。第二凹部６４は、第一凹部６３と平行に延びるように設けられてよい。
なお、上記の実施の形態において、第二凹部５１、６４の凹み量は、接合材１４の厚み以下であることとした。また、第二凹部５１、６４は、ベース板１２、６１の板厚方向に見た平面視において半導体素子１８と離れていることとした。また、第二凹部５１、６４は、ベース板１２、６１の板厚方向に見た平面視において、半導体素子１８の外縁に近い位置に設けられていることとした。しかし、半導体装置１１の構成に応じて、第二凹部５１、６４の凹み量や第二凹部５１、６４を設ける位置等については、任意に定められる。
また、上記の実施の形態においては、第二凹部５１は、図３等に示す断面において、上端（開口）に近づくに従って幅が大きくなる形状としたが、これに限らず、一方の側壁面５２および他方の側壁面５３はそれぞれ、板厚方向に平行に延びる構成としてもよい。また、一方の側壁面５２と他方の側壁面５３との傾斜の角度が異なるよう構成してもよい。また、第二凹部と隣接する領域２０と第二凹部５１の側壁面５２、５３とが交わる領域を角が丸められた（即ち面取りした）円弧状としてもよい。また、第二凹部５１を規定する壁面が曲面を含むよう構成してもよい。例えば、図３に示す断面において、側壁面５２、５３と底壁面５４との交わる部分について、角が丸められた円弧面となるよう構成してもよい。
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、請求の範囲によって規定され、請求の範囲及びそれと均等の範囲内でのすべての変更が含まれることが意図される。
１１ 半導体装置
１２，６１ ベース板
１３ 金属板
１４，１７ 接合材
１５ 絶縁板
１６ 回路部材
１８，１９ 半導体素子
２０ 領域
２１ 封止材
２２，２３ 端子
２４ 外枠
２５，２６，２７ 外縁
２８ 領域
３１，３２，３３，３４，３５，３６，３７，６２ 面
３８，３９ ボンディングワイヤ
４１，６３ 第一凹部
４２，４３，５２，５３ 側壁面
４４，５４ 底壁面
４５，４６ 端部
４７ 部分
５１，６４ 第二凹部

Claims (12)

  1. ベース板と、
    前記ベース板上に配置される金属板と、
    前記ベース板と前記金属板との間に配置され、前記ベース板、および前記金属板と面で接触して前記金属板を前記ベース板に接合する接合材と、
    前記金属板上に配置される絶縁板と、
    前記絶縁板と面で接触して前記絶縁板上に配置される回路部材と、
    前記回路部材上に搭載される半導体素子と、
    前記金属板、前記接合材、前記絶縁板、前記回路部材、および前記半導体素子を覆って、前記ベース板上の空間を封止する封止材とを備え、
    前記金属板の外縁に沿った前記金属板の底面領域は、前記接合材に覆われてなく、
    前記ベース板には、前記金属板の前記外縁に沿って配置され前記底面領域に対向する溝形状の第一凹部と、前記金属板の前記外縁に対して内側に向かう方向を内方側としたときに前記第一凹部と離隔して前記第一凹部よりも内方側に配置される溝形状の第二凹部とが設けられており、
    前記第二凹部の少なくとも一部には、前記接合材が配置されており、
    前記第二凹部は、前記ベース板の板厚方向に見た平面視において前記半導体素子とは離れている、半導体装置。
  2. 前記第二凹部は、前記ベース板の板厚方向に見た平面視において前記半導体素子よりも前記金属板の前記外縁に近い位置に設けられている、請求項１に記載の半導体装置。
  3. ベース板と、
    前記ベース板上に配置される金属板と、
    前記ベース板と前記金属板との間に配置され、前記ベース板、および前記金属板と面で接触して前記金属板を前記ベース板に接合する接合材と、
    前記金属板上に配置される絶縁板と、
    前記絶縁板と面で接触して前記絶縁板上に配置される回路部材と、
    前記回路部材上に搭載される半導体素子と、
    前記金属板、前記接合材、前記絶縁板、前記回路部材、および前記半導体素子を覆って、前記ベース板上の空間を封止する封止材とを備え、
    前記金属板の外縁に沿った前記金属板の底面領域は、前記接合材に覆われてなく、
    前記ベース板には、前記金属板の前記外縁に沿って配置され前記底面領域に対向する溝形状の第一凹部と、前記金属板の前記外縁に対して内側に向かう方向を内方側としたときに前記第一凹部と離隔して前記第一凹部よりも内方側に配置される溝形状の第二凹部とが設けられており、
    前記第二凹部の少なくとも一部には、前記接合材が配置されており、
    前記ベース板の板厚方向に見た平面視における前記半導体素子と前記第二凹部との最短距離は、前記ベース板の板厚方向における前記回路部材の上面から前記ベース板の上面までの距離よりも大きい、半導体装置。
  4. 前記ベース板の上面と前記第二凹部の側壁面とは、鈍角で接続される、請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記第二凹部は、上端に近づくに従って幅が大きくなる、請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記第二凹部の凹み量は、前記接合材の厚み以下である、請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 前記第二凹部は、前記ベース板の板厚方向に見た平面視においてループ状に連なって設けられている、請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 前記第二凹部は、前記金属板の前記外縁に沿う周方向に間隔をあけて複数設けられている、請求項１から請求項６のいずれか１項に記載の半導体装置。
  9. 前記第一凹部は、前記ベース板の板厚方向に見た平面視においてループ状に連なって設けられている、請求項１から請求項８のいずれか１項に記載の半導体装置。
  10. ベース板と、
    前記ベース板上に配置される金属板と、
    前記ベース板と前記金属板との間に配置され、前記ベース板、および前記金属板と面で接触して前記金属板を前記ベース板に接合する接合材と、
    前記金属板上に配置される絶縁板と、
    前記絶縁板と面で接触して前記絶縁板上に配置される回路部材と、
    前記回路部材上に搭載される半導体素子と、
    前記金属板、前記接合材、前記絶縁板、前記回路部材、および前記半導体素子を覆って、前記ベース板上の空間を封止する封止材とを備え、
    前記金属板の外縁に沿った前記金属板の底面領域は、前記接合材に覆われてなく、
    前記ベース板には、前記金属板の前記外縁に沿って配置され前記底面領域に対向する溝形状の第一凹部と、前記金属板の前記外縁に対して内側に向かう方向を内方側としたときに前記第一凹部と離隔して前記第一凹部よりも内方側に配置される溝形状の第二凹部とが設けられており、
    前記第二凹部の少なくとも一部には、前記接合材が配置されており、
    前記ベース板の上面と前記第二凹部の側壁面とは、鈍角で接続され、
    前記第二凹部は、上端に近づくに従って幅が大きくなり、
    前記第二凹部の凹み量は、前記接合材の厚み以下であり、
    前記第二凹部は、前記ベース板の板厚方向に見た平面視において前記半導体素子とは離れており、
    前記第二凹部は、前記ベース板の板厚方向に見た平面視において前記半導体素子よりも前記金属板の前記外縁に近い位置に設けられており、
    前記ベース板の板厚方向に見た平面視における前記半導体素子と前記第二凹部との最短距離は、前記ベース板の板厚方向における前記回路部材の上面から前記ベース板の上面までの距離よりも大きく、
    前記第一凹部は、前記ベース板の板厚方向に見た平面視においてループ状に連なって設けられている、半導体装置。
  11. 前記第二凹部は、前記ベース板の板厚方向に見た平面視においてループ状に連なって設けられている、請求項１０に記載の半導体装置。
  12. 前記第二凹部は、前記金属板の前記外縁に沿う周方向に間隔をあけて複数設けられている、請求項１０に記載の半導体装置。
JP2019567886A 2018-01-25 2018-12-03 半導体装置 Active JP7120256B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018010262 2018-01-25
JP2018010262 2018-01-25
PCT/JP2018/044399 WO2019146260A1 (ja) 2018-01-25 2018-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019146260A1 JPWO2019146260A1 (ja) 2021-01-07
JP7120256B2 true JP7120256B2 (ja) 2022-08-17

Family

ID=67396005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019567886A Active JP7120256B2 (ja) 2018-01-25 2018-12-03 半導体装置

Country Status (3)

Country Link
US (1) US11201130B2 (ja)
JP (1) JP7120256B2 (ja)
WO (1) WO2019146260A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488885B2 (en) * 2019-12-02 2022-11-01 Mitsubishi Electric Corporation Heat sink

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188164A (ja) 2008-02-06 2009-08-20 Nippon Inter Electronics Corp 半導体装置
JP2016195224A (ja) 2015-04-01 2016-11-17 富士電機株式会社 半導体装置
JP2016195222A (ja) 2015-04-01 2016-11-17 株式会社デンソー 接続構造体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
US10840239B2 (en) * 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9502343B1 (en) * 2015-09-18 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal with zigzagged edges

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188164A (ja) 2008-02-06 2009-08-20 Nippon Inter Electronics Corp 半導体装置
JP2016195224A (ja) 2015-04-01 2016-11-17 富士電機株式会社 半導体装置
JP2016195222A (ja) 2015-04-01 2016-11-17 株式会社デンソー 接続構造体

Also Published As

Publication number Publication date
WO2019146260A1 (ja) 2019-08-01
JPWO2019146260A1 (ja) 2021-01-07
US11201130B2 (en) 2021-12-14
US20210066235A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
JP5310660B2 (ja) 半導体装置
WO2013118478A1 (ja) 半導体装置
JP6195689B1 (ja) パワーモジュール
JP6217884B2 (ja) 半導体装置とその製造方法
CN108321139A (zh) 半导体器件和半导体器件的制造方法
JP5983249B2 (ja) 半導体モジュールの製造方法
JP6697944B2 (ja) 電力用半導体装置
JP7067255B2 (ja) 半導体装置及び半導体装置の製造方法
JP7120256B2 (ja) 半導体装置
JP6523482B2 (ja) 電力用半導体装置
JP7092151B2 (ja) 半導体装置
JP7173375B2 (ja) 半導体モジュール
JP7088224B2 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2016157786A (ja) 放熱構造体
JP7184075B2 (ja) 半導体装置
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
TWI597806B (zh) 半導體裝置及其製造方法
JP6179003B2 (ja) 半導体装置
JP6758114B2 (ja) 半導体装置及びその製造方法
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JP2023127609A (ja) 半導体装置
JP2010219327A (ja) 半導体装置および半導体装置の製造方法
TWM541643U (zh) 散熱件及具有散熱件之晶片封裝件
JP2016127208A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7120256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150