Nothing Special   »   [go: up one dir, main page]

JP7116303B2 - パッケージ及び発光装置 - Google Patents

パッケージ及び発光装置 Download PDF

Info

Publication number
JP7116303B2
JP7116303B2 JP2018120210A JP2018120210A JP7116303B2 JP 7116303 B2 JP7116303 B2 JP 7116303B2 JP 2018120210 A JP2018120210 A JP 2018120210A JP 2018120210 A JP2018120210 A JP 2018120210A JP 7116303 B2 JP7116303 B2 JP 7116303B2
Authority
JP
Japan
Prior art keywords
lead
molded body
terminal
package
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018120210A
Other languages
English (en)
Other versions
JP2020004777A (ja
Inventor
勇樹 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2018120210A priority Critical patent/JP7116303B2/ja
Priority to US16/449,446 priority patent/US10964637B2/en
Publication of JP2020004777A publication Critical patent/JP2020004777A/ja
Application granted granted Critical
Publication of JP7116303B2 publication Critical patent/JP7116303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本開示は、パッケージ及び発光装置に関する。
発光装置に用いるパッケージについては、様々なものが開示されている。例えば、特許文献1には、形状パターンの異なるリードフレームの端子部が記載され、一方の端子部のリードフレームにハーフエッッチングが形成されている。そのため、リードフレームとして接合させたい一方の端子部の端子面と、他方の端子部の端子面の大きさを揃えることができ、光半導体装置を適切な位置に設置できることが記載されている。上記特許文献の技術では、端子面の大きさを揃えるためにリードの一部にハーフエッチングを行うことが記載されている。
特開2014-146763号公報
しかし、上記特許文献に記載のリードフレームにおいて、光半導体素子を、ワイヤーを用いずに、フリップチップ実装するには更なる改良が必要である。
本開示に係る実施形態は、発光素子のフリップチップ実装に適したパッケージ及び発光装置を提供することを課題とする。
本開示の実施形態に係るパッケージは、第1リードと、前記第1リードと離間して形成される第2リードと、前記第1リード及び前記第2リードを表面側において素子接続端子として露出させると共に、前記第1リード及び前記第2リードの少なくとも一部を裏面側において第1端子及び第2端子ならびに放熱端子として露出するように保持する平板状の成形体と、を有し、前記第1リードは、一方向に形成される第1部と、前記第1部に接続して直交する他方向に形成される第2部と、を備え、前記第2リードは、一方向に形成される第3部と、前記第3部に接続して直交する他方向に形成される第4部と、を備え、前記第1リードの第1部及び前記第2リードの第3部が、離間して平行に配置されると共に、前記第1リードの第2部及び前記第2リードの第4部が離間して平行に配置され、前記成形体の裏面側において、前記第1端子として、前記成形体の外周縁に接しない内側に前記第1部の少なくとも一部が露出して形成され、前記成形体の裏面側において、前記第2端子として、前記成形体の外周縁に接しない内側に前記第3部の少なくとも一部が露出して形成され、前記第1リードの少なくとも一部、又は、前記第2リードの少なくとも一部が、前記第1端子と前記第2端子との間に離間して配置される放熱端子として形成される。
また、本開示の実施形態に係る発光装置は、前記したパッケージと、前記パッケージにフリップチップ実装される発光素子と、を有する。
本開示の実施形態に係るパッケージによれば、成形体の表面側と裏面側とで第1リード及び第2リードの役割を変えて使用することができる。
第1実施形態に係るパッケージを模式的に示す平面図である。 第1実施形態に係るパッケージを模式的に示す底面図である。 第1実施形態に係るパッケージを模式的に平面から示し、第1リード及び第2リードの凹部の構成をドットで模式的に示した説明図である。 第1実施形態に係るパッケージの断面図であり、図1AのII-II線における断面図である。 第1実施形態に係るパッケージの第1リード及び第2リードを裏面側から模式的に示す斜視図である。 第1実施形態に係るパッケージに発光素子を設置した状態を模式的に示す斜視図である。 第2実施形態に係るパッケージを模式的に示す平面図である。 第2実施形態に係るパッケージを模式的に示す底面図である。 第2実施形態に係るパッケージを模式的に平面から示し、第1リード及び第2リードの凹部の構成をドットで示した説明図である。 第2実施形態に係るパッケージの断面図であり、図5AのVI-VI線における断面図である。 第2実施形態に係るパッケージの第1リード及び第2リードを裏面側から模式的に示す斜視図である。 第2実施形態に係るパッケージに発光素子を設置した状態を模式的に示す斜視図である。 第1実施形態に係るパッケージを用いた発光装置の構成を模式的に示す斜視図である。 第1実施形態に係るパッケージを用いた発光装置の構成において図9AのIXB-IXB線における断面図である。 第1実施形態に係るパッケージを用いた発光装置の他の構成を模式的に示す断面図である。 第1実施形態に係るパッケージに他の構成の発光素子を用いた発光装置を模式的に示す平面図である。 第2実施形態に係るパッケージに他の構成の発光素子を用いた発光装置を模式的に示す平面図である。 他の実施形態に係るパッケージに他の構成の発光素子を2つ設置した状態を模式的に示す平面図である。 図11Aで使用されるパッケージを模式的に平面から示し、第1リード及び第2リードの凹部の構成をドットで模式的に示した説明図である。
以下、実施形態に係るパッケージ及び発光装置について説明する。なお、以下の説明において参照する図面は、本実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、以下の説明では、同一の名称及び符号については原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略することがある。なお、成形体6は、矩形に形成されているため、第1辺~第4辺に形式的に符号を61~64を付して説明する。また、パッケージ1に接続される発光素子2は、第1実施形態及び第2実施形態では、一例として、素子端子3が、1つのP側電極3a1と2つのN側電極3a2,3a3とを備えるものとして説明する。
<第1実施形態>
第1実施形態に係るパッケージ1について図1A~図4を参照して説明する。図1Aは、第1実施形態に係るパッケージを模式的に示す平面図である。図1Bは、第1実施形態に係るパッケージを模式的に示す底面図である。図1Cは、第1実施形態に係るパッケージを模式的に平面から示し、第1リード及び第2リードの凹部の構成をドットで模式的に示した説明図である。図2は、第1実施形態に係るパッケージの断面図であり、図1AのII-II線における断面図である。図3は、第1実施形態に係るパッケージの第1リード及び第2リードを裏面側から模式的に示す斜視図である。図4は、第1実施形態に係るパッケージに発光素子を設置した状態を模式的に示す斜視図である。
パッケージ1は、第1リード10と、第2リード20と、第1リード10及び第2リード20を保持する成形体6とを備えている。パッケージ1は、全体として第1辺61、第2辺62、第3辺63、第4辺64を有する矩形の平板状に形成されている。そして、パッケージ1は、発光素子2が載置される側を表面側とし、外部電極と接続される側を裏面側とする。パッケージ1の表面側に発光素子2を実装する素子用端子NP1が、第1リード10及び第2リード20の少なくとも一部により形成されている。さらに、パッケージ1の裏面側に外部からの電気的な接続を行う第1端子G1、第2端子G2を有し、さらに放熱を行う放熱端子H1が配置されている。第1端子G1、放熱端子H1は第1リード10により形成され、第2端子G2は第2リード20により形成されている。第1リード10と第2リード20とは互いに離間するように成形体6に保持して形成されている。そして、パッケージ1は、成形体6の表面側では、第1リード10及び第2リード20の表面を露出させ、露出させている少なくとも一部を素子用端子NP1としている。また、パッケージ1は、成形体6の裏面側では、第1リード10及び第2リード20の所定位置の表面のみを露出させ、露出させている部分の少なくとも一部(ここでは全部)を第1端子G1、第2端子G2及び放熱端子H1としている。第1リード10及び第2リード20の表面及び裏面は、成形体6と同一平面であり、パッケージ1の表面における、素子用端子NP1の面と成形体6とは同一平面である。第1リード10の厚みに対して成形体6の厚みは3%以下、好ましくは1%以下薄くなっているか、更に好ましくは同じ厚みである。また、パッケージ1の裏面における第1端子G1、放熱端子H1、第2端子G2は、成形体6と同一平面である。
第1リード10は、成形体6の表面側及び裏面側において成形体6から露出する部分と成形体6に埋設される部分とを備えている。そして、第1リード10は、Y方向に沿って直線状に平行に形成した第1垂直部11a1及び第2垂直部11a2を有する第1部11と、この第1部11に直交するX方向に形成され第1垂直部11a1及び第2垂直部11a2を接続する第2部12と、を備えている。第1垂直部11a1はパッケージ1のほぼ中央に配置されており、第2垂直部11a2はパッケージ1の外縁付近に配置されている。また、第1リード10は、第1部11のY方向における中央部分に成形体6の外縁である第2辺62まで形成した第1延伸部13を備えている。
第1部11は、第2リード20の第3部21及び第4部22から離間して形成されている。第1部11は、成形体6の中央に形成した第1垂直部11a1と、第1垂直部11a1に平行して成形体6の一側となる第2辺62側に沿って第2辺62から離間する位置に直線状に形成した第2垂直部11a2と、を備えている。
第1垂直部11a1は、後記する第2リードの第4部22から離間する位置から成形体6の外縁となる第3辺63の位置まで連続して一定の幅で形成されている。そして、第1垂直部11a1は、表面側では、一端から成形体6の第3辺に接しない内側まで(表側で凹部11bに対向する部分を除く位置まで)の直線部分の範囲を、第1素子接続端子P1としている。第1素子接続端子P1は、発光素子2の素子電極3の1つであるP側電極3aに接続する素子用の端子である。
また、第1部11は、成形体6の裏面側では、第2部12が接続する位置から第3辺63までの範囲を、ハーフエッチング等により板厚を薄くして凹部11bを第1垂直部11a1に形成している。凹部11bは、成形体6の裏面側では、成形体6の一部が入り込んで埋没することになる。そのため、第1部11の凹部11bの部分は成形体6の裏面側では露出しない状態となり、それ以外の部分は成形体6から露出することとなる。そして、第1垂直部11a1は、成形体6の裏面側において、露出している部分が放熱端子H1として機能するようになっている。つまり、第1垂直部11a1は、その少なくとも一部が成形体6の表側では、第1素子接続端子P1として機能し、成形体6の裏面側では、第1垂直部11a1の少なくとも放熱端子H1の部分が、外部の端子とは接続することなく露出した状態のままとなる。
なお、第1リード10の第1垂直部11a1は、後記するように、個片化する前において、隣接する次の第2リード20の第4部22に連続する断続部24と一体に連続するように形成されている。つまり、第1リード10及び第2リード20は、連続して形成するリードフレームに同じ配線パターンの繰り返しにより形成され、断続部24及び第3垂直部21a1の所定位置を切断することで、ひと組の第1リード10及び第2リード20ができるように形成されている。この断続部24は、成形体6の表面側では、露出するように形成され、成形体6の裏面側では、板厚を薄くして凹部24bが形成され成形体6に埋設されるように形成されている。断続部24(第1延伸部13あるいは第2延伸部23等が併せて)があることで、第1リード10及び第2リード20は、それぞれの複数が連続する一体のリードフレームとして形成することができる。
第2垂直部11a2は、第1垂直部11a1及び成形体6の第2辺62に所定間隔を離間して平行となるように形成されている。この第2垂直部11a2は、長手方向の一端及び他端が成形体6の第1辺61及び第3辺63よりも内側になるように形成されている。第2垂直部11a2は、成形体6の表面側では、一端から他端までの全域が露出し、成形体6の裏面側では、一端から他端までの全域が露出して外部と接続する第1端子G1として用いられている。
第1リード10の第2部12は、第1垂直部11a1と、第2垂直部11a2とを電気的に接続する部分である。この第2部12は、成形体6の第3辺63から離間して平行で第1垂直部11a1及び第2垂直部11a2に直交して形成されている。第2部12は、成形体6の表面側では、露出し、成形体6の裏面側では、露出しないように、ハーフエッチング等により板厚を薄くして凹部12bが形成されている。
第1延伸部13は、第1リード10をリードフレームに接続するための保持部の役目を果たすものである。この第1延伸部13は、第1垂直部11a1の長手方向(Y方向)の中央から成形体6の外縁となる第2辺62まで、第1垂直部11a1に直交して形成されている。また、第1延伸部13は、表面側では成形体6から露出し、裏面側では、板厚を薄くした凹部13bが形成され成形体6に埋没するように設けられている。
第2リード20は、成形体6の表面側及び裏面側において成形体6から露出する部分と成形体6に埋設される部分とを備えている。そして、第2リード20は、第1リード10の第1垂直部11a1に平行な第3垂直部21a1、第4垂直部21a2、第5垂直部21a3を有する第3部21と、第1リード10の第2部12に平行な第4部22とを備えている。第2リード20の第4部22は、第1リード10の第2部12と平行に形成されている。そして、第4部22は、第3部21の第3垂直部21a1、第4垂直部21a2、第5垂直部21a3に直交するX方向に形成され第3垂直部21a1、第4垂直部21a2、第5垂直部21a3を接続する第1水平部22a1、第2水平部22a2、第3水平部22a3を備えている。また、第2リード20は、第3部21の第3垂直部21a1に直交するように第4辺64まで形成した第2延伸部23を備えている。
第3部21は、第1リード10の第1部11及び第2部12から離間して配置されている。また、第3部21は、ここでは、第3垂直部21a1、第4垂直部21a2、第5垂直部21a3を有し、第1リード10の第1垂直部11a1及び第2垂直部11a2も併せてそれぞれが略等間隔に離間して平行に5つの接線部分を形成している。
第3部21の第3垂直部21a1は、成形体6の第4辺64側に平行に離間して配置され、成形体6の第1辺61から第3辺63に亘って一定幅で連続して形成されている。第3垂直部21a1は、成形体6の表面側では、長手方向の一端から他端までが成形体6から露出するように形成されている。また、第3垂直部21a1は、成形体6の裏面側では、両端側に板厚を薄くした凹部21b11及び凹部21b12が形成され、成形体6にその凹部21b11及び凹部21b12が埋設するように形成されている。
すなわち、第3垂直部21a1では、成形体6の裏面側において、第1辺61に接する部分から所定の内側までの範囲と、成形体6の第3辺に接する部分から所定の内側までの範囲と、が成形体6に埋没して露出せず、それ以外の部分が露出する。また、第3垂直部21a1は、成形体6の裏面側において、外部との電気的な接続を行う第2端子G2として用いられる。そして、第3垂直部21a1は、成形体6の第1辺61及び第3辺63に接するように成形体6の一端から他端まで連続して形成されている。つまり、第3垂直部21a1は、第1リード10が個片化される前には隣り合う次の第3垂直部21a1と連続した状態でリードフレームに形成されている。
第4垂直部21a2は、第1垂直部11a1と第3垂直部21a1との間に離間して平行に配置されている。この第4垂直部21a2は、第1垂直部11a1及び第3垂直部21a1よりも長手方向において短く形成されており、一端側に第4部22が接続されている。また、第4垂直部21a2は、成形体6の表面側では、一端から他端までが露出し、成形体6の裏面側では、一端から他端までが成形体6に埋没して露出しないように形成されている。第4垂直部21a2は、成形体6の表面側では、発光素子2のN側端子3a2に接続する第2素子接続端子N1として機能し、成形体6の裏面側において、一端から他端までが板厚を薄くした凹部21b2が形成され成形体6に埋没して露出しないようになっている。なお、第4垂直部21a2は、両端が成形体6の第1辺61及び第3辺63よりも内側に離間した位置になるように設定されている。
第5垂直部21a3は、第1垂直部11a1と第2垂直部11a2との間に離間して平行に配置されている。この第5垂直部21a3は、第4垂直部21a2と同じ長さになるように形成されている。また、第5垂直部21a3は、成形体6の表面側では、一端から他端までが露出し、成形体6の裏面側では、一端から他端までが成形体6に埋没して露出しないように形成されている。第5垂直部21a3は、成形体6の表面側では、発光素子2のN側端子3a3に接続する第3素子接続端子N2として機能するように形成されている。また、第5垂直部21a3は、成形体6の裏面側において、一端から他端までの全域において板厚を薄くした凹部21b3が形成され成形体6に埋設して露出しないようになっている。なお、第5垂直部21a3は、その長手方向における両端が成形体6の第1辺61及び第3辺63よりも内側に位置するように設定されている。
第2リード20の第4部22は、第3垂直部21a1と、第4垂直部21a2と、第5垂直部21a3と、を電気的に接続する部分である。この第4部22は、ここでは、第1水平部22a1と、第2水平部22a2と、第3水平部22a3と、を備えている。なお、第1水平部22a1は、第3垂直部21a1と第4垂直部21a2とに接続して、第3垂直部21a1と第4垂直部21a2に直交するように形成されている。また、第2水平部22a2は、断続部24及び第4垂直部21a2に接続して、第4垂直部21a2及び断続部24に直交するように形成されている。さらに、第3水平部22a3は、断続部24と第5垂直部22a3とに接続して、断続部24と第5垂直部22a3に直交するように形成されている。そして、第1水平部22a1、第2水平部22a2、第3水平部22a3は、成形体6の表面側では、露出し、成形体6の裏面側では、露出しないように、ハーフエッチング等により板厚を薄くして凹部22b1、22b2、22b3が形成されている。
第2延伸部23は、第2リード20をリードフレームに接続するための保持部の役目を果たすものである。この第2延伸部23は、第3垂直部21a1の長手方向(Y方向)の中央から成形体6の外縁となる第4辺64まで、第3垂直部21a1に直交して形成されている。また、第2延伸部23は、表面側では成形体6から露出し、裏面側では、板厚を薄くした凹部23bが形成され成形体6に埋没するように設けられている。
第1リード10あるいは第2リード20は、銅、銅合金、鉄、鉄合金、アルミニウム、アルミニウム合金のいずれかで形成されていることが好ましい。
次に、成形体6は、第1リード10及び第2リード20を保持する部材である。成形体6は、第1リード10及び第2リード20と同じ厚みで形成されている。また、成形体6は、それぞれの凹部11b、12b、13b、及び、凹部21bb、21ba、22b1、22b2、22b3、23b、24bに入り込んでリード表面を成形体6内に埋設している。成形体6の材質としては、例えば熱可塑性樹脂や熱硬化性樹脂が挙げられる。熱可塑性樹脂の場合、例えば、ポリフタルアミド樹脂、液晶ポリマー、ポリブチレンテレフタレート(PBT)、不飽和ポリエステルなどを用いることができる。熱硬化性樹脂の場合、例えば、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂などを用いることができる。
以上説明したように形成されるパッケージ1では、表面側において、第1リード10の第1垂直部11a1の少なくとも一部と、第2リード20の第4垂直部21a2及び第5垂直部21a3の少なくとも一部とを、素子用電極NP1として用いている。図4に示すように、パッケージ1に発光素子2を設置したときには、パッケージ1の素子用電極NP1にP側電極3a1、N側電極3a2、3a3を接続する。そして、パッケージ1では、裏面側において、第1リード10の第1垂直部11a1及び第2垂直部11a2の少なくとも一部と、第2リード20の第3垂直部21a1の少なくとも一部と、が外部と接続する第1端子G1、第2端子G2及び放熱端子H1として用いられる。
従って、パッケージ1では、表面側の素子用の端子として設定している部分と、裏面側の外部の接続用の端子あるいは放熱用の端子として設定している部分の位置を変えることができる。そのため、パッケージ1は、表面側と裏面側とで第1リード10及び第2リード20の所定の部分を使用して役割を変えて使用することが可能となる。
<第2実施形態>
次に、第2実施形態に係るパッケージ1Aについて図5A~図8を参照して説明する。
図5Aは、第2実施形態に係るパッケージを模式的に示す平面図である。図5Bは、第2実施形態に係るパッケージを模式的に示す底面図である。図5Cは、第2実施形態に係るパッケージを模式的に平面から示し、第1リード及び第2リードの凹部の構成をドットで示した説明図である。図6は、第2実施形態に係るパッケージの断面図であり、図5AのVI-VI線における断面図である。図7は、第2実施形態に係るパッケージの第1リード及び第2リードを裏面側から模式的に示す斜視図である。図8は、第2実施形態に係るパッケージに発光素子を設置した状態を模式的に示す斜視図である。なお、第2実施形態では第1実施形態と第1リード及び第2リードの配線形状が異なるものであり既に説明した同じ部材には同じ符号を付して説明を適宜省略する。
パッケージ1Aは、第1リード30と、第2リード40と、第1リード30及び第2リード40を保持する成形体6とを備えている。パッケージ1Aは、全体として第1辺61、第2辺62、第3辺63、第4辺64を有する矩形の平板状に形成されている。そして、パッケージ1Aは、表面側に発光素子2を実装する素子用端子NP2が第1リード30及び第2リード40の少なくとも一部により形成されている。さらにパッケージ1Aは、裏面側に外部からの電気的な接続を行うように外部用端子G3が、第1リード30により形成され、外部用端子G4及び放熱端子H2が、第2リード40により形成されている。パッケージ1Aは、第1リード30と第2リード40とを離間するように成形体6に保持して形成している。そして、パッケージ1Aは、成形体6の表面側では、第1リード30及び第2リード40の表面を露出させ、その露出させた部分を素子用端子NP2としている。また、パッケージ1Aは、成形体6の裏面側では、第1リード30及び第2リード40の所定位置のみを露出させ、露出させた部分を外部と接続する第1端子G3、第2端子G4及び放熱を行う放熱端子H2としている。
第1リード30は、成形体6の表面側及び裏面側において成形体6から露出する部分と成形体6に埋没される部分とを備えている。そして、第1リード30は、Y方向に沿って直線状に形成した第1部31と、この第1部31に直交するX方向に形成され第1水平部32a1及び第2水平部32a2を有する第2部32とを備えている。また、第1リード30は、第1部31のY方向における中央部分に成形体6の外縁である第2辺62まで直交して連続して形成した第1延伸部33を備えている。
第1リード30の第1部31は、第2リード40の第3部41及び第4部42から離間して形成されている。第1部31は、成形体6の第2辺62に沿って所定間隔を隔てて、第2辺62及び後記する第2リードの第3部41に平行に一定の幅で形成されている。第1部31は、表面側では、一端を成形体6の第1辺61に接する位置まで、及び、他端を成形体6の第3辺63に接する位置までの範囲を露出するように形成されている。そして、第1部31は、裏面側では、一端側及び他端側に、板厚を薄くして形成された凹部31b1及び凹部31b2を備えている。第1部31は、裏面側では、凹部31b1及び凹部31b2が形成されている以外の部分を成形体6から露出させ外部と接続を行う第1端子G3としている。
凹部31b1及び凹部31b2は、成形体6の裏面側では、成形体6の一部が入り込んで埋没することになる。そのため、第1部31の凹部31b1及び凹部31b2の部分は成形体6の裏面側では露出しない状態となり、それ以外の部分は成形体6から露出することとなる。そして、第1部31は、成形体6の裏面側において、露出している部分が第1
端子G3として機能するようになっている。第1部31は、成形体6の表側では、成形体6から露出し、成形体6の裏面側では、成形体6から露出する部分が、第1端子G3として機能する。なお、第1リード30の第1部31は、後記するように、個片化する前において隣接する次の第1リード30の第1部31に連続するように成形体6の第1辺61から第3辺63まで連続して一定幅で形成されている。
第1リード30における第2部32は、第1部31と直交するように形成されている。この第2部32は、第1水平部32a1及び第2水平部32a2を互いに所定間隔を離間して平行となるように形成している。第2部32は、第1水平部32a1及び第2水平部32a2が、成形体6の表面側では、一端から他端までの表面全域が露出している。そして第2部32は、成形体6の裏面側では、一端から他端までの表面全域が成形体6に埋没するように凹部32b1及び凹部32b2が形成されている。第2部32の第1水平部32a1及び第2水平部32a2は、成形体6の表面側では、露出している一部分が第2素子接続端子N3及び第3素子接続端子N4となり、成形体6の裏面側では、露出することなく成形体6内に埋没した状態となる。第2素子接続端子N3,N4は、発光素子2の素子電極3の1つであるN側電極3a2,3a3に接続する素子用の端子である。
第1延伸部33は、第1リード30をリードフレームに接続するための保持部の役目を果たすものである。この第1延伸部33は、第1部31の長手方向(Y方向)の中央から成形体6の外縁となる第2辺62まで、第1部31に直交して形成されている。また、第1延伸部33は、表面側では成形体6から表面全体が露出し、裏面側では、板厚を薄くした凹部33bが形成され成形体6に埋設するように設けられている。
第2リード40は、成形体6の表面側及び裏面側において成形体6から露出する部分と成形体6に埋設される部分とを備えている。そして、第2リード40は、第1リード30の第1部31に平行な第3部41と、第1リード10の第2部に平行な第4部42とを備えている。さらに、第2リード40は、第3部41の長手方向の中央に直交するように第4辺64まで形成した第2延伸部43を備えている。
第3部41は、第1リード30の第1部31及び第2部32から離間して形成されている。第3部41は、成形体6の第4辺64に沿って所定間隔を離間して、第4辺64及び第1リードの第1部31に平行に一定の幅で形成されている。第3部41は、表面側では、成形体6の第1辺61に接する位置から、成形体6の第3辺63に接する位置まで、表面全域の範囲を成形体6から露出して形成されている。そして、第3部41は、裏面側では、一端側及び他端側に、板厚を薄くして凹部41b1及び凹部41b2が形成されている。第3部41は、裏面側では、凹部41b1及び凹部41b2が形成されている以外の表面部分を成形体6から露出させ外部と接続する第2端子G4としている。
凹部41b1及び凹部41b2は、成形体6の裏面側では、成形体6の一部が入り込んで埋没することになる。そのため、第3部41の凹部41b1及び凹部41b2の部分は成形体6の裏面側では露出しない状態となり、それ以外の第3部41の表面部分は成形体6から露出する。そして、第3部41は、成形体6の表側では、成形体6から露出し、成形体6の裏面側では、成形体6から露出する部分が、外部と接続する第2端子G4として機能する。なお、第2リード40の第3部41は、後記するように、個片化する前において隣接する次の第2リード40の第3部41に連続するように成形体6の第1辺61から第3辺63まで連続して一定幅で形成されている。
第2リード40の第4部42は、第3部41の長手方向の中央に第3部41に対して直交するように形成されている。そして、第4部42は、第2部32の第1水平部32a1及び第2水平部32a2の間に離間して平行に配置されている。第4部42と第2部32の第1水平部32a1と第2水平部32a2とは、平行に3つの接続部分を形成している。この第4部42は、成形体6の表面側では、表面全域が成形体6から露出し、その少なくとも一部が第1素子接続端子P2として使用される。そして、第1素子接続端子P2は、発光素子2のP側電極3a1と接続する端子である。また、第4部42は、成形体6の裏面側では、第3部41と接続する基端側に、ハーフエッチング等により板厚を薄くして凹部42bが形成されている。そして、第4部42は、成形体6の裏面側では、凹部42bの部分が成形体6に埋没して凹部42b以外の表面部分が成形体6から露出し、放熱端子H2として用いられている。
第2延伸部43は、第2リード40をリードフレームに接続するための保持部の役目を果たすものである。この第2延伸部43は、第3部41の長手方向(Y方向)の中央から成形体6の外縁となる第4辺64まで、第3部41に直交して形成されている。また、第2延伸部43は、表面側では成形体6から表面全体が露出し、裏面側では、板厚を薄くした凹部43bが形成され成形体6に埋設するように設けられている。
以上説明したように形成されるパッケージ1Aでは、表面側において、第1リード30の第1水平部31a1及び第2水平部31a2の少なくとも一部と、第2リード40の第4部42の少なくとも一部とを、素子用電極NP2として用いている。図8に示すように、パッケージ1Aに発光素子2を設置したときには、パッケージ1Aの素子用電極NP2にP側電極3a1、N側電極3a2、3a3を接続する。そして、パッケージ1Aでは、裏面側において、第1リード30の第1部31の少なくとも一部と、第2リード40の第3部の少なくとも一部と、が外部と接続する第1端子G3、第2端子G4として用いられ、第2リードの第4部の少なくとも一部が放熱端子H2として用いられる。従って、パッケージ1Aでは、表面側の素子用の端子として設定している部分と、裏面側の外部の接続用の端子あるいは放熱用の端子として設定している部分の位置を変えることができる。そのため、パッケージ1Aは、表面側と裏面側とで第1リード30及び第2リード40の所定の部分を使用して役割を変えて使用することが可能となる。なお、パッケージ1Aでは、第1リード30の第1部31及び第2部32と、第2リード40の第3部41及び第4部42は、全て同じ幅に形成しているが、幅を適宜変えて形成してもよい。
[発光装置]
次に、発光装置100について図9A及び図9Bを参照して説明する。図9Aは、第1実施形態に係るパッケージを用いた発光装置の構成を模式的に示す斜視図である。図9Bは、第1実施形態に係るパッケージを用いた発光装置の構成において図9AのIXB-IXB線における断面図である。なお、発光装置100では、パッケージ1を使用する場合を代表して説明する。
発光装置100は、パッケージ1と、発光素子2と、素子電極3と、枠体4と、被覆部材5と、アンダーフィル7と、を有している。発光装置100は、パッケージ1を有することによって、リード間の接合強度を向上させることができる。パッケージ1は第1実施形態で説明したものを使用する。
(発光素子)
発光素子2は、素子電極3である、2つのN側電極3a2,3a3と、2つのN側電極3a2,3a3の間に形成された1つのP側電極3a1を有している。そして、発光素子2は、パッケージ1の素子用端子NP1にフリップチップ実装される。
発光素子2は、2つのN側電極3a2,3a3が、それぞれ、第2リード20における第4垂直部21a2の少なくとも一部である第2素子接続端子N1、及び、第5垂直部21a3の少なくとも一部である第3素子接続端子N2に接続される。そして、発光素子2は、1つのP側電極3a1が、第1リード10の第1垂直部11a1の少なくとも一部である第1素子接続端子P1に接続されている。これにより、発光素子2は、パッケージ1の第1リード10及び第2リード20上に実装されている。ここで用いられる発光素子2は、形状や大きさ等が特に限定されない。発光素子2の発光色としては、用途に応じて任意の波長のものを選択することができる。例えば、青色(波長430~490nmの光)の発光素子2としては、発光層にGaN系やInGaN系を含むものを用いることができる。InGaN系としては、InxAlYGa1-X-YN(0≦X≦1、0≦Y≦1、X+Y≦1)等を用いることができる。
(アンダーフィル)
アンダーフィル7は、パッケージ1と、発光素子2との隙間に形成されている。アンダーフィル7は、発光素子2とパッケージ1の熱膨張率の差による応力を吸収したり、放熱性を高めたりする部材である。アンダーフィル7の材料としては、例えば、シリコーン樹脂、エポキシ樹脂などの熱硬化性樹脂が挙げられる。なお、アンダーフィル7の材料として、白色樹脂のように光反射性の部材を用いることで、発光素子2からパッケージ1方向へ出射される光を反射することができ、光束を高めることができる。
(枠体)
枠体4は、発光素子2を取り囲むようにパッケージ1上に形成されている。枠体4は、発光装置100の壁部を構成する部材である。枠体4は、熱可塑性樹脂、熱硬化性樹脂、これらの変性樹脂又はこれらの樹脂を1種以上含むハイブリッド樹脂等によって形成することができる。熱可塑性樹脂としては、ポリアミド樹脂、ポリフタルアミド樹脂、ポリカーボネート樹脂、ポリフェニレンサルファイド樹脂、ABS樹脂、アクリル樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンテレフタレート樹脂、ポリシクロヘキサンテレフタレート樹脂、液晶ポリマー等が挙げられる。熱硬化性樹脂としては、エポキシ樹脂、シリコーン樹脂、ユリア樹脂、フェノール樹脂、BTレジン、ポリイミド樹脂、ポリウレタン樹脂等が挙げられる。また、これらの母材には、当該分野で公知の反射部材、着色剤、充填剤、強化繊維、後述する蛍光物質等を含有させてもよい。特に、反射部材は、反射率の良好な材料が好ましく、酸化チタン、酸化亜鉛等の白色のものが好ましい。充填剤としては、シリカ、アルミナ等が挙げられる。強化繊維としては、ガラス、珪酸カルシウム、チタン酸カリウム等が挙げられる。例えば、枠体4に反射部材を含有させることにより、発光素子2からの光を効率良く上方、主にZ軸方向等に取り出すことができる。
(被覆部材)
被覆部材5は、発光素子2を覆う部材である。
被覆部材5は、パッケージ1の枠体4内に発光素子2を覆うように設けられている。被覆部材5は、発光素子2を覆う部材である。被覆部材5は、発光素子2を、外力、埃、水分などから保護すると共に、発光素子2の耐熱性、耐候性、耐光性を良好なものとするために設けられている。被覆部材5の材質としては、透光性の部材であり、熱硬化性樹脂、例えば、シリコーン樹脂、エポキシ樹脂、ユリア樹脂等の透明な材料を挙げることができる。このような材料に加えて、所定の機能を持たせるために、蛍光体や光反射率が高い物質等のフィラーを含有させることもできる。
被覆部材5は、例えば蛍光体を混合することで、発光装置100の色調調整を容易にすることができる。なお、蛍光体としては、被覆部材5よりも比重が大きく、発光素子2からの光を吸収し、波長変換するものを用いることができる。蛍光体は、被覆部材5よりも比重が大きいと、パッケージ1の側に沈降するので好ましい。具体的には、例えば、YAG(Y3Al512:Ce)やシリケート等の黄色蛍光体、CASN(CaAlSiN3:Eu)やKSF(K2SiF6:Mn)等の赤色蛍光体、あるいは、クロロシリケートやBaSiO4:Eu2+等の緑色蛍光体、を挙げることができる。
被覆部材5に含有させるフィラーとしては、例えば、SiO2、TiO2、Al23、ZrO2、MgO等の光反射率が高い物質を好適に用いることができる。また、所望外の波長をカットする目的で、例えば、有機や無機の着色染料や着色顔料を用いることができる。
以上説明したように構成される発光装置100は、発光素子2が外部から供給される電力により発光して被覆部材5を介して外部に光を照射する。そして、発光素子2は、発光する動作が連続すると発熱するが、パッケージ1の放熱端子H1が外部に熱を放熱することができ熱による不安定な動作を起こすことを軽減することが可能となる。そして、発光装置100では、パッケージ1の表面側における端子のパターンと、パッケージ1の裏面側における端子のバターンを変えることができる。そのため、発光装置100は、使用される場所や環境に合せて適切な構成を採用することが可能となる。
なお、他の実施形態として、発光装置は、図9Cで示すような構成としても構わない。図9Cは、第1実施形態に係るパッケージを用いた発光装置の他の構成を模式的に示す断 面図である。
発光装置100Aは、発光素子2の上面に接着材8を介して透光性部材9を設けている。そして、発光装置100Aでは、透光性部材9が、発光素子2の上面よりも大きな面積を有している。発光装置100Aでは、透光性部材9の周縁と発光素子2の側面とが接着材8により覆われることでフィレットを形成し、そのフィレットが発光素子2からの光を導光して透光性部材9から取り出すようになる。なお、透光性部材9の形状はここでは平板状として表示しているが、凸状に形成する構成としてもよい。また、透光性部材9は、透光性として少なくとも発光素子2からの光を60%以上透過することができるものであれば、ガラス材料や樹脂等のいずれであってもよい。
また、他の実施形態として、発光装置は、図10A、図10Bで示すような構成としても構わない。図10Aは、第1実施形態に係るパッケージに他の構成の発光素子を用いた発光装置を模式的に示す平面図である。図10Bは、第2実施形態に係るパッケージに他の構成の発光素子を用いた発光装置を模式的に示す平面図である。
発光装置100で使用される発光素子2は、矩形の形状として説明したが、例えば、図10A及び図10Bに示すように、六角形の外観形状を有する発光素子2Bを使用してもよい。発光素子2Bとして六角形の外観形状のものを使用する場合には、2つのN側電極3b2,3b3の合計面積に対して、中央のP側電極3b1の面積を近づけるように大きく取り易く、大きな電流を扱いやすくなる。
さらに、他の実施形態として、発光装置は、図11A、図11Bで示すような構成としても構わない。図11Aは、他の実施形態に係るパッケージに他の構成の発光素子を2つ設置した状態を模式的に示す平面図である。図11Bは、図11Aで使用されるパッケージを模式的に平面から示し、第1リード及び第2リードの凹部の構成をドットで模式的に示した説明図である。
発光装置100で使用される発光素子2を1個用いて説明したが、発光素子2Cを2つ実装するようにして使用してもよい。そのため、パッケージは、例えば、パッケージ1Aの第4部の水平部分を2つ形成するような構成に形成したものが使用される。なお、その他の構成は、第2実施形態で示すものと同じ構成であるとし、説明を省略する。
すなわち、パッケージ1Cでは、第4部42が第1水平部42a1及び第2水平部42a2を備えるように形成されている。そして、第2リード40の第1水平部42a1及び第2水平部42a2は、第1リード30の第1水平部32a1及び第2水平部32a2の間に、離間して平行に配置されている。発光素子1Cでは、第2リード40の第1水平部42a1及び第2水平部42a2と、第1リード31の第1水平部32a1及び第2水平部32a2との少なくとも一部が2つの発光素子2Cと接続されることになる。
そのため、発光素子2Cは、N側電極3c2と、P側電極3c1とを備えているものを、2つ並べてパッケージ1C上に配置することができる。
発光素子2Cを配置する場合、1つ目の発光素子2CのN側電極3c2を第1リード30の第1水平部32a1の少なくとも一部である第2素子接続端子N11に接続し、発光素子2CのP側電極3c1を第2リード40の第1水平部42a1の少なくとも一部である第2素子接続端子P11に接続する。そして、2つ目の発光素子2CのN側電極3c2を第1リード30の第2水平部32a2の少なくとも一部である第2素子接続端子N12に接続し、発光素子2CのP側電極3c1を第2リード40の第2水平部42a2の少なくとも一部である第1素子接続端子P12に接続することで、2つの発光素子2Cをパッケージ1Cに設けている。
パッケージ1Cは、裏面側において、第2リード40の第4部42である第1水平部42a1及び第2水平部42a2の凹部42b1及び凹部42b2が形成されておらず露出している部分を放熱端子としている。そしてパッケージ1Cは、第1リード30の第1部31及び第2リード40の第3部41の露出している少なくとも一部を外部と接続する第1端子、第2端子として使用することができる。
このように、発光素子2Cの数を増やしてもパッケージ1Cでは、表面側及び裏面側において、第1リード30及び第2リード40の所定の部分を使用して役割を変えて使用することが可能となる。
以上説明したように本開示の一例である各実施形態で示すパッケージ1,1A,1Cの構成であると、表面側で形成する端子の方向を裏面側では90度方向を変えて形成し、さらに、位置も表側と裏側では変えることが可能となる。
[発光装置の製造方法]
次に、第1実施形態に係る発光装置100の製造方法について図1A乃至図4、図9A、図9Bを適宜参酌して説明する。各図は1個の発光装置や第1リード、第2リードを用いているが、個片化前においては、これら発光装置、第1リード、第2リードが上下左右に連続して形成されている。
本実施形態に係る発光装置の製造方法は、リードフレーム形成工程と、パッケージ製造工程と、発光素子実装工程と、枠体形成工程と、被覆部材形成工程と、個片化工程と、が含まれている。
なお、本実施形態に係る発光装置の製造方法は、リードフレーム形成工程から被覆部材形成工程までは、複数の第1リード及び複数の第2リードが連続的に形成されるリードフレームの状態で用いられ、各パッケージ1に対応する発光装置100が製造された後に、個片化工程において発光装置100が個片化されるが、1個のみ又は個片化されたパッケージ1を用いて発光装置100を製造するようにしてもよい。第1延伸部13、第2延伸部23、断続部24などは、隣り合う発光装置と連続して形成されており、1枚のリードフレームに各部分の複数が整列して形成される。
リードフレーム形成工程は、成形体6及び発光素子2等が配置されていない複数の第1リード及び第2リードを有するリードレームを形成する工程である。リードフレームは、板金を打ち抜き加工することやエッチング加工することで、第1リード及び第2リードが複数形成されたリードフレームを形成する。そして、リードフレームは、第1リード及び第2リードに相当する位置において各凹部に相当する部分以外にマスクを設けて、ハーフエッチングが行われる。そして、リードフレームは、ハーフエッチングを行うことで板厚を薄くして第1リード及び第2リードに凹部を形成した状態とする。
パッケージ製造工程では、形成したリードフレームに成形体を設けることで個々のパッケージを製造する工程である。パッケージ製造工程では、リードフレームを上下金型で挟み込み、上下金型で挟み込まれた空間内に樹脂を注入して個々の成形体を形成することができる。リードフレームのうち厚みの薄い部分の凹みには樹脂が配置されるが、厚みの厚い部分には側面のみ樹脂が配置され、上下面には樹脂は配置されない。なお、複数のパッケージは、ここでは樹脂パッケージとして形成される。また、成形体により保持されたリードフレームは、表面のバリをとるバリ取り作業が行われることが好ましい。
発光素子実装工程は、第1リード及び第2リードの所定位置に発光素子を実装する工程である。発光素子実装工程は、コレットなどを用いて発光素子をピックアップして第1リード及び第2リードの素子用端子NP1に配置し、発光素子が配置されたパッケージにリフロー炉などを用いて加熱処理を施すことで、発光素子2を第1リード及び第2リードの所定位置に接合する。そして、パッケージに実装された発光素子の下面側でパッケージとの間にシリコーン樹脂等のアンダーフィルを設ける。
枠体形成工程は、各発光素子の周囲に枠体を形成する工程である。この枠体形成工程では、発光素子2の高さよりも高い枠体を、発光素子を囲むように平面視が矩形になるように設けている。なお、枠体形成工程では、ディスペンサー等により、発光素子の周囲に予め設定されている境界に沿って例えば硬化性組成物を格子状にライン塗布等することにより枠体を設けている。また、枠体形成工程では、枠体となる樹脂を設けるときに所定の形状、高さとなるようにガイドをパッケージ上に配置した状態とし、樹脂が硬化したら配置したガイドを除去することとしてもよい。また、枠体は、トランスファ成形、射出成形、圧縮成形、ポッティングなどにより形成することができる。
被覆部材形成工程は、枠体を設けた領域の内側に発光素子を覆うように被覆部材を設ける工程である。被覆部材形成工程は、ディスペンサーを用いて、枠体の内側に例えば、透光性の硬化性組成物を供給して、その後に硬化性組成物を硬化させ、被覆部材を各枠体内に形成している。被覆部材は、発光素子2の上面及び側面、パッケージの上面を覆うように設けられる。なお、被覆部材は、蛍光体を含む硬化性組成物として供給してもよい。
個片化工程は、互いに連結して形成された発光装置100を個片化する工程である。個片化はダイシングやレーザーダイシング、ブレイクなどで行う。また、発光装置100の個片化は、隣り合うパッケージの境界に沿って、カッターなどを用いて切断することで行うことができる。換言すれば、隣り合う枠体の間に沿ってパッケージをリードフレームごと切断することにより個片化される。以上のように各工程を行うことによって、発光装置100を製造することができる。
以上、第1実施形態に係る発光装置100の製造方法について説明したが、これに限定されるものではなく、説明した各工程の前や後に他の工程が含まれていてもよい。
また、第1実施形態では、裏面側において、第1リード10の第1部を放熱端子として使用したが、第1リードの第1垂直部を外側にして第2リード20の第3部の位置を中央にして放熱端子としてもよい。さらに、第2実施形態では、第1リード30側の第1水平部32a1及び第2水平部32a2を2カ所にして、第2リード40の第4部42を一カ所にして合せて3つの部分としが、第1リード30側を1つとし、第2リード側を2つの部分としたものでもよい。そして、第1リード30側の1つの部分を放熱端子として用いてもよい。
そして、各実施形態において第1リード10,30及び第2リード20,40では、各凹部を、ハーフエッチングを用いて各凹部を形成する例として説明したが、機械的に切削することや、板厚方向に折曲、又は、板厚方向に湾曲させることで凹部を形成してもよい。
また、第1端子G1、G3、第2端子G2、G4及び素子接続端子N1~N4は鍍金されていてもよい。そして、前記鍍金は、金、銀、銅、白金、ニッケル、パラジウム又はこれらの一種を含む合金としてもよい。
100,100A 発光装置
1,1A,1C パッケージ
2 発光素子
3 素子電極
3a1,3b1,3c1 P側電極
3a2,3a3、3b2、3b3、3c2 N側電極
4 枠体
5 被覆部材
6 成形体
10,30 第1リード
11,31 第1部
11a1 第1垂直部
11a2 第2垂直部
11b,12b,13b,21b1,21b2,21ba,21bb,22b1~22b3,23b,31b1,31b2,32b1,32b2,33b,41b1,41b2,42b,43b 凹部
12,22 第2部
13,33 第1延伸部
20,40 第2リード
21,41 第3部
23,43 第2延伸部
22,42 第4部
61 第1辺
62 第2辺
63 第3辺
64 第4辺
N1,N3 第1素子接続端子
N2,N4 第2素子接続端子
H1,H2 放熱端子
G1,G3 第1端子
G2,G4 第2端子

Claims (15)

  1. 第1リードと、前記第1リードと離間して形成される第2リードと、前記第1リード及び前記第2リードを表面側において素子接続端子として露出させると共に、前記第1リード及び前記第2リードの少なくとも一部を裏面側において第1端子及び第2端子ならびに放熱端子として露出するように保持する平板状の成形体と、を有し、
    前記第1リードは、一方向に形成される第1部と、前記第1部に接続して直交する他方向に形成される第2部と、を備え、
    前記第2リードは、一方向に形成される第3部と、前記第3部に接続して直交する他方向に形成される第4部と、を備え、
    前記第1リードの第1部及び前記第2リードの第3部が、離間して平行に配置されると共に、前記第1リードの第2部及び前記第2リードの第4部が離間して平行に配置され、
    前記成形体の裏面側において、前記第1端子として、前記成形体の外周縁に接しない内側に前記第1部の少なくとも一部が露出して形成され、
    前記成形体の裏面側において、前記第2端子として、前記成形体の外周縁に接しない内側に前記第3部の少なくとも一部が露出して形成され、
    前記第1リードの少なくとも一部、又は、前記第2リードの少なくとも一部が、前記第1端子と前記第2端子との間に離間して配置される放熱端子として形成されるパッケージ。
  2. 前記放熱端子は、前記第1端子及び前記第2端子と平行である前記第1部又は前記第3部の少なくとも一部である請求項1に記載のパッケージ。
  3. 前記放熱端子は、前記第1端子及び前記第2端子と直交している前記第2部又は前記第4部の少なくとも一部である請求項1に記載のパッケージ。
  4. 前記第1部又は前記第3部は、
    前記成形体の表面において、平行で交互に合計で5つを備えると共に、前記第1部又は前記第3部の5つの内の中央の3つを素子接続端子とし、
    前記成形体の裏面において、前記第1部及び前記第3部の5つの内の両端となる位置の直線部分の少なくとも一部を前記第1端子及び前記第2端子とし、前記第1部及び前記第3部の5つの内の中央の直線部分の少なくとも一部を前記放熱端子とする請求項1に記載のパッケージ。
  5. 前記成形体の表面において、平行な前記第1部又は前記第3部から直交する方向に交互に配列される3つの前記第2部及び前記第4部を素子接続端子とし、
    前記成形体の裏面において、前記第1部又は前記第3部の直線部分の少なくとも一部を前記第1端子及び前記第2端子とし、前記第2部及び前記第4部の3つの内の中央の直線部分の少なくとも一部を前記放熱端子とする請求項1に記載のパッケージ。
  6. 前記成形体の裏面側において、前記第1リード及び前記第2リードは、板厚方向に凹部を有し前記凹部を有していない部分が前記成形体から露出して前記第1端子、前記第2端子及び前記放熱端子を形成する請求項1から請求項5のいずれか一項に記載のパッケージ。
  7. 前記成形体の表面側において素子接続端子以外の第1部から第4部のいずれかで、その少なくとも一部が、前記成形体の裏面側において、凹部を有し、前記凹部を有していない部分が前記成形体から露出して前記第1端子、前記第2端子及び前記放熱端子を形成する請求項1から請求項5のいずれか一項に記載のパッケージ。
  8. 前記第1端子、前記第2端子及び前記素子接続端子は鍍金されている請求項1から請求項6のいずれか一項に記載のパッケージ。
  9. 前記鍍金は、金、銀、銅、白金、ニッケル、パラジウム又はこれらの一種を含む合金である請求項8に記載のパッケージ。
  10. 前記第1リード及び前記第2リードは、銅、銅合金、又は鉄合金の何れかににより形成されている請求項1から請求項9のいずれか一項に記載のパッケージ。
  11. 前記第1リードは、成形体の表面側において、前記第1部に直交するように連続して成形体の外縁まで延びる第1延伸部を有し、
    前記第2リードは、成形体の表面側において、前記第3部に直交するように連続して成形体の外縁まで延びる第2延伸部を有する請求項1から請求項10のいずれか一項に記載のパッケージ。
  12. 前記凹部は、板厚を薄くする、板厚方向に折曲、又は、板厚方向に湾曲させることで形成される請求項6又は請求項7に記載のパッケージ。
  13. 請求項1から請求項12のいずれか一項に記載のパッケージと、
    前記パッケージにフリップチップ実装される発光素子と、を有する発光装置。
  14. 前記発光素子を取り囲むように前記パッケージに形成される枠体と、前記枠体内に前記発光素子を覆うように形成される被覆部材と、を有する請求項13に記載の発光装置。
  15. 前記発光素子は、平面視において多角形である請求項13又は請求項14に記載の発光装置。
JP2018120210A 2018-06-25 2018-06-25 パッケージ及び発光装置 Active JP7116303B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018120210A JP7116303B2 (ja) 2018-06-25 2018-06-25 パッケージ及び発光装置
US16/449,446 US10964637B2 (en) 2018-06-25 2019-06-24 Package and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018120210A JP7116303B2 (ja) 2018-06-25 2018-06-25 パッケージ及び発光装置

Publications (2)

Publication Number Publication Date
JP2020004777A JP2020004777A (ja) 2020-01-09
JP7116303B2 true JP7116303B2 (ja) 2022-08-10

Family

ID=68982152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018120210A Active JP7116303B2 (ja) 2018-06-25 2018-06-25 パッケージ及び発光装置

Country Status (2)

Country Link
US (1) US10964637B2 (ja)
JP (1) JP7116303B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101966446B1 (ko) * 2011-09-26 2019-04-05 닛신보 브레이크 가부시키가이샤 마찰재의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134376A (ja) 2005-11-08 2007-05-31 Akita Denshi Systems:Kk 発光ダイオード装置及びその製造方法
JP2007180227A (ja) 2005-12-27 2007-07-12 Toshiba Corp 光半導体装置およびその製造方法
JP2007335765A (ja) 2006-06-16 2007-12-27 Nichia Chem Ind Ltd 発光装置
JP2014146763A (ja) 2013-01-30 2014-08-14 Dainippon Printing Co Ltd リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
US20140252402A1 (en) 2013-03-06 2014-09-11 Samsung Electronics Co., Ltd. Light-emitting diode (led) package having flip-chip bonding structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
DE102008024704A1 (de) 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP2011108998A (ja) 2009-11-20 2011-06-02 Toppan Printing Co Ltd Led発光素子用リードフレーム
EP2613372B1 (en) * 2010-09-03 2019-10-23 Nichia Corporation Light emitting device, and package array for light emitting device
JP5921548B2 (ja) 2010-09-08 2016-05-24 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置、euv放射発生装置、およびデバイス製造方法
US9165865B2 (en) * 2011-04-07 2015-10-20 Texas Instruments Incorporated Ultra-thin power transistor and synchronous buck converter having customized footprint
JP5813467B2 (ja) 2011-11-07 2015-11-17 新光電気工業株式会社 基板、発光装置及び基板の製造方法
JP5998716B2 (ja) 2012-07-31 2016-09-28 日亜化学工業株式会社 発光装置
JP2014103365A (ja) 2012-11-22 2014-06-05 Stanley Electric Co Ltd 半導体装置
JP6107136B2 (ja) 2012-12-29 2017-04-05 日亜化学工業株式会社 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置
US9748164B2 (en) * 2013-03-05 2017-08-29 Nichia Corporation Semiconductor device
US9548261B2 (en) * 2013-03-05 2017-01-17 Nichia Corporation Lead frame and semiconductor device
JP6262578B2 (ja) 2014-03-18 2018-01-17 スタンレー電気株式会社 発光装置
JP6827776B2 (ja) * 2016-11-15 2021-02-10 ローム株式会社 半導体デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134376A (ja) 2005-11-08 2007-05-31 Akita Denshi Systems:Kk 発光ダイオード装置及びその製造方法
JP2007180227A (ja) 2005-12-27 2007-07-12 Toshiba Corp 光半導体装置およびその製造方法
JP2007335765A (ja) 2006-06-16 2007-12-27 Nichia Chem Ind Ltd 発光装置
JP2014146763A (ja) 2013-01-30 2014-08-14 Dainippon Printing Co Ltd リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
US20140252402A1 (en) 2013-03-06 2014-09-11 Samsung Electronics Co., Ltd. Light-emitting diode (led) package having flip-chip bonding structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101966446B1 (ko) * 2011-09-26 2019-04-05 닛신보 브레이크 가부시키가이샤 마찰재의 제조 방법

Also Published As

Publication number Publication date
US20190393144A1 (en) 2019-12-26
US10964637B2 (en) 2021-03-30
JP2020004777A (ja) 2020-01-09

Similar Documents

Publication Publication Date Title
JP5766976B2 (ja) 発光装置の製造方法
JP6260593B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US9461207B2 (en) Light emitting device, and package array for light emitting device
TWI505519B (zh) 發光二極體燈條及其製造方法
JP6068175B2 (ja) 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US10490704B2 (en) Light emitting device and method of producing the same
US9159893B2 (en) Light emitting device including lead having terminal part and exposed part, and method for manufacturing the same
JP2014216622A (ja) 発光装置の製造方法
JP2013143496A (ja) Ledパッケージ及びその製造方法
JP5888236B2 (ja) 発光装置、回路基板、発光装置用パッケージアレイ、及び発光装置用パッケージアレイの製造方法
JP6387824B2 (ja) パッケージ、発光装置及びそれらの製造方法
JP7116303B2 (ja) パッケージ及び発光装置
JP6548066B2 (ja) Led素子搭載用リードフレーム、led素子搭載用樹脂付きリードフレーム及び半導体装置
JP7417150B2 (ja) 発光装置
JP6566092B2 (ja) パッケージ、発光装置及びそれらの製造方法
JP5796394B2 (ja) 発光装置
US9978920B2 (en) Package, light-emitting device, and method for manufacturing the same
JP2010129713A (ja) 発光装置
JP6668742B2 (ja) 発光装置、並びにパッケージ及びその製造方法
JP6064415B2 (ja) 発光装置
JP6819645B2 (ja) 基板及びそれを用いた発光装置の製造方法
JP6680274B2 (ja) 発光装置及び樹脂付リードフレーム
JP2016119466A (ja) 発光装置
JP7140956B2 (ja) 発光装置、パッケージ及びそれらの製造方法
JP6604193B2 (ja) 発光装置、並びにパッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R151 Written notification of patent or utility model registration

Ref document number: 7116303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151