JP7037292B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP7037292B2 JP7037292B2 JP2017131055A JP2017131055A JP7037292B2 JP 7037292 B2 JP7037292 B2 JP 7037292B2 JP 2017131055 A JP2017131055 A JP 2017131055A JP 2017131055 A JP2017131055 A JP 2017131055A JP 7037292 B2 JP7037292 B2 JP 7037292B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- wiring board
- multilayer wiring
- pair
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、半導体装置に関し、特に、半導体チップが実装される多層配線基板の配線構造に関する。 The present invention relates to a semiconductor device, and more particularly to a wiring structure of a multilayer wiring board on which a semiconductor chip is mounted.
近年、電子機器の小型化及び高集積化を実現するため、ＢＧＡ（Ball grid array）などといった基板の一面に複数の外部接続用端子を有する半導体パッケージが多く用いられている。また、電子機器の高速化を実現するため、半導体装置で使用される信号の高周波化が進んでいる。 In recent years, in order to realize miniaturization and high integration of electronic devices, semiconductor packages such as BGA (Ball grid array) having a plurality of external connection terminals on one surface of a substrate are often used. Further, in order to realize high speed of electronic devices, the frequency of signals used in semiconductor devices is increasing.
信号の高周波化により、高周波信号に起因する放射ノイズの発生、信号のクロストーク、信号のスキューなどの問題が引き起こされる。これらの問題を解決するために、ＢＧＡパッケージの最外周の端子を全てグランド端子に割り当て、該グランド端子と配線パターンの周辺に配置されたグランドパターンとをビアを介して接続することによりＢＧＡパッケージをシールドする方法が提案されている（例えば、特許文献１）。 Increasing the frequency of a signal causes problems such as generation of radiation noise due to the high frequency signal, signal crosstalk, and signal skew. In order to solve these problems, all the terminals on the outermost circumference of the BGA package are assigned to the ground terminals, and the ground terminals and the ground patterns arranged around the wiring pattern are connected via vias to form the BGA package. A method of shielding has been proposed (for example, Patent Document 1).
しかしながら、ＢＧＡパッケージの最外周の端子をグランド端子に割り当てて、パッケージをシールドする場合、パッケージの小型化が困難であるという問題ある。また、グランド端子の近傍にスルーホールやビアを形成するため、基板の製造コストが増大するという問題もある。 However, when the outermost terminal of the BGA package is assigned to the ground terminal to shield the package, there is a problem that it is difficult to miniaturize the package. Further, since through holes and vias are formed in the vicinity of the ground terminal, there is also a problem that the manufacturing cost of the substrate increases.
そこで、パッケージを小型化するために、ＢＧＡパッケージの最外周に配置されるグランド端子列を除去することが考えられる。しかしながら、グランド端子は、隣接する信号端子に接続された信号線を伝わる信号のリターンパスとしても機能する。そのため、削減されたグランド端子に隣接する信号端子に接続された信号線が、例えば、差動伝送信号線のように実質的に等長の一対の信号線である場合、グランド端子に隣接する信号端子に接続された一方の信号線を伝わる信号のインピーダンス及び伝播遅延は、削減されたグランド端子側に位置している他方の信号線を伝わる信号のインピーダンス及び伝播遅延よりも小さくなる。そのため、スキューが発生し、信号の伝送特性が劣化するという問題が発生する。 Therefore, in order to reduce the size of the package, it is conceivable to remove the ground terminal row arranged on the outermost circumference of the BGA package. However, the ground terminal also functions as a return path for a signal transmitted through a signal line connected to an adjacent signal terminal. Therefore, when the signal line connected to the signal terminal adjacent to the reduced ground terminal is a pair of signal lines having substantially the same length, for example, a differential transmission signal line, the signal adjacent to the ground terminal is used. The impedance and propagation delay of the signal transmitted through one signal line connected to the terminal is smaller than the impedance and propagation delay of the signal transmitted through the other signal line located on the reduced ground terminal side. Therefore, there arises a problem that skew occurs and the signal transmission characteristics deteriorate.
具体的には、信号の実効インピーダンスは以下の式によって与えられる。
以上の式において、Lsignalは信号のインダクタンスであり、Lreturn-pathはリターンパスのインダクタンスであり、Msignal-return-pathは信号とリターンパスとの相互インダクタンスである。 In the above equation, Lsignal is the inductance of the signal, Lreturn-path is the inductance of the return path, and Msignal-return-path is the mutual inductance of the signal and the return path.
通常、相互インダクタンスが大きいため、リターンパスが追加されるほど実効インダクタンスが低下する。容量が小さいため、実効インピーダンスは主にインダクタンスによって左右される。そのため、グランド端子が削減された側に位置する信号端子に接続された信号線を伝わる信号では、グランド端子に隣接している信号端子に接続された信号線を伝わる信号よりもインピーダンスが高くなる。 Normally, since the mutual inductance is large, the effective inductance decreases as the return path is added. Due to the small capacitance, the effective impedance depends mainly on the inductance. Therefore, the impedance of the signal transmitted through the signal line connected to the signal terminal located on the side where the ground terminal is reduced has a higher impedance than the signal transmitted through the signal line connected to the signal terminal adjacent to the ground terminal.
また、伝播遅延は、以下の式によって与えられる。
したがって、グランド端子に隣接している信号端子に接続された信号線を伝わる信号では、グランド端子が削減された側に位置する信号端子に接続された信号線を伝わる信号よりも、伝播遅延が短くなる。 Therefore, the signal transmitted through the signal line connected to the signal terminal adjacent to the ground terminal has a shorter propagation delay than the signal transmitted through the signal line connected to the signal terminal located on the side where the ground terminal is reduced. Become.
以上に述べたように、グランド端子に隣接している信号端子に接続された信号線を伝わる信号と、グランド端子が削減された側に位置する信号端子に接続された信号線を伝わる信号とでは、インピーダンスと伝播遅延が互いに非対称になってしまう。そのため、信号線が、実質的に等長な差動伝送信号線である場合、差動伝送特性が劣化する懸念がある。 As described above, the signal transmitted through the signal line connected to the signal terminal adjacent to the ground terminal and the signal transmitted through the signal line connected to the signal terminal located on the side where the ground terminal is reduced are different. , Impedance and propagation delay become asymmetric with each other. Therefore, when the signal line is a differential transmission signal line having substantially the same length, there is a concern that the differential transmission characteristics may deteriorate.
本発明は、スキューを改善し、信号の伝送特性を下げることなく、小型化が可能な半導体装置を提供することを目的とする。 An object of the present invention is to provide a semiconductor device capable of miniaturization without improving skew and deteriorating signal transmission characteristics.
本発明の一実施形態に係る半導体装置は、複数の外部端子を含む外部端子群が一方の面に設けられた多層配線基板と、前記多層配線基板の他方の面に設けられた半導体チップと、前記半導体チップが設けられた領域から前記多層配線基板の外周側に引き出される一対の信号線と、前記一対の信号線に沿って設けられたグランドパターンと、を含み、前記一対の信号線の一方は、前記外部端子群の最外周の外部端子と接続され、前記一対の信号線の他方は、前記最外周の外部端子の内側の外部端子に接続され、前記信号線の他方に沿って設けられるグランドパターンは、一部に切り欠き部を有すること、を特徴とする。 The semiconductor device according to the embodiment of the present invention includes a multilayer wiring board having an external terminal group including a plurality of external terminals on one surface, and a semiconductor chip provided on the other surface of the multilayer wiring board. One of the pair of signal lines, including a pair of signal lines drawn from a region provided with the semiconductor chip to the outer peripheral side of the multilayer wiring board and a ground pattern provided along the pair of signal lines. Is connected to the outermost outer terminal of the outermost terminal group, the other of the pair of signal lines is connected to the outer terminal inside the outermost outer terminal, and is provided along the other of the signal lines. The ground pattern is characterized by having a notch in a part thereof.
本発明の一実施形態によると、前記一対の信号線は差動伝送信号線であってもよい。 According to one embodiment of the present invention, the pair of signal lines may be differential transmission signal lines.
本発明の一実施形態によると、前記多層配線基板の一方の面の最外周側には、前記グランドパターンに電気的に接続する外部端子が含まれなくてもよい。 According to one embodiment of the present invention, the outermost peripheral side of one surface of the multilayer wiring board may not include an external terminal electrically connected to the ground pattern.
本発明の一実施形態に係る半導体装置は、複数の外部端子を含む外部端子群が一方の面に設けられた多層配線基板と、前記多層配線基板の他方の面に設けられた半導体チップと、前記半導体チップが設けられた領域から前記多層配線基板の外周側に引き出される一対の信号線と、前記一対の信号線に沿って設けられたグランドパターンと、を含み、前記一対の信号線の一方は、前記外部端子群の最外周の外部端子と接続され、前記一対の信号線の他方は、前記最外周の外部端子の内側の外部端子に接続され、前記信号線の他方の信号線長は、前記信号線の一方の信号線長よりも長いこと、を特徴とする。 The semiconductor device according to the embodiment of the present invention includes a multilayer wiring board having an external terminal group including a plurality of external terminals on one surface, and a semiconductor chip provided on the other surface of the multilayer wiring board. One of the pair of signal lines, including a pair of signal lines drawn from a region provided with the semiconductor chip to the outer peripheral side of the multilayer wiring board and a ground pattern provided along the pair of signal lines. Is connected to the outermost external terminal of the outermost terminal group, the other of the pair of signal lines is connected to the outer terminal inside the outermost outer terminal, and the other signal line length of the signal line is It is characterized in that it is longer than one signal line length of the signal line.
本発明の一実施形態によると、前記一対の信号線は差動伝送信号線であってもよい。 According to one embodiment of the present invention, the pair of signal lines may be differential transmission signal lines.
本発明の一実施形態によると、前記多層配線基板の一方の面の最外周側には、前記グランドパターンに電気的に接続する外部端子が含まれなくてもよい。 According to one embodiment of the present invention, the outermost peripheral side of one surface of the multilayer wiring board may not include an external terminal electrically connected to the ground pattern.
本発明によると、スキューを改善し、信号の伝送特性を下げることなく、小型化が可能な半導体装置を提供することができる。 According to the present invention, it is possible to provide a semiconductor device capable of miniaturization without improving skew and deteriorating signal transmission characteristics.
以下、図面を参照して本発明に係る半導体装置について説明する。ただし、本発明の半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施形態の記載内容に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。尚、以下の説明において。層、膜、領域などの要素が、他の要素の「上」にあるとするとき、これは該他の要素の「直上」にある場合に限らず、その中間に更に別の要素がある場合も含む。 Hereinafter, the semiconductor device according to the present invention will be described with reference to the drawings. However, the semiconductor device of the present invention can be implemented in many different embodiments, and is not construed as being limited to the description of the embodiments shown below. In the drawings referred to in this embodiment, the same parts or parts having similar functions are designated by the same reference numerals, and the description thereof will be omitted. In the following explanation. When an element such as a layer, a film, or a region is "above" another element, this is not limited to being "directly above" the other element, but there is another element in between. Also includes.
＜実施形態１＞
本発明の第１の実施形態に係る半導体装置について図１乃至図５を参照しながら説明する。
<
The semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 5.
図１は、本発明の第１の実施形態に係る半導体装置１００の一例を示す概略図である。図１Ａは半導体装置１００の上面図であり、図１Ｂは図１Ａに示した半導体装置１００を裏面から見た裏面図である。また、図２は、図１の半導体装置１００のＡ－Ａ線に沿った断面図である。図３は、図１Ｂの部分拡大図である。
FIG. 1 is a schematic view showing an example of a
図１及び図２を参照すると、半導体装置１００は、多層配線基板１０１と、多層配線基板１０１の一方の面に配置された複数の外部端子１０３を含む外部端子群１０５と、多層配線基板１０１の他方の面上に配置され、多層配線基板１０１に電気的に接続された半導体チップ１０７と、多層配線基板１０１に固定されたパッケージキャップ１０９と、を備える。
Referring to FIGS. 1 and 2, the
図２に示すように、多層配線基板１０１と半導体チップ１０７とは、バンプ１１を介して互いに電気的に接続されてもよい。多層配線基板１０１と半導体チップ１０７との間は、アンダーフィルが充填されてもよい。尚、多層配線基板１０１と半導体チップ１０７との接続は、バンプを介しての接続に限定されず、ワイヤボンディングによって接続されてもよい。
As shown in FIG. 2, the
パッケージキャップ１０９は、接着剤を用いて多層配線基板１０１に固定されてもよい。また、パッケージキャップ１０９は、接着剤を用いて半導体チップ１０７に接着されてもよい。パッケージキャップ１０９は、放熱特性に優れた金属、例えば、銅などを含んでもよい。
The
多層配線基板１０１は、例えば、ガラスエポキシ基板などであってもよい。多層配線基板１０１は、半導体チップ１０７が配置された領域から多層配線基板１０１の外周側に引き出される一対の信号線を含む複数の信号線が形成された第１の配線層、及び前記一対の信号線に沿って設けられたグランドパターンが形成された第２の配線層を含む。多層配線基板１０１は、第１の配線層及び第２の配線層の他にも配線層を有してもよい。多層配線基板１０１の一方の面及び他方の面には、複数の電極パッド１１３、１１５が形成されている。多層配線基板１０１の一方の面に形成された電極パッド１１３上には、外部端子１０３が形成される。多層配線基板１０１の他方の面に形成された電極パッド１１５は、半導体チップ１０７と電気的に接続される。多層配線基板１０１には、異なる配線層に形成された信号線間、及び電極パッドと前記電極パッドとは異なる層に形成された信号線とを電気的に接続するビア又は貫通電極が形成されている。尚、グランドパターンが配置される層は第２の層に限定されるわけではない。例えば、グランドパターンは、第１の配線層に設けられてもよい。
The
多層配線基板１０１の一方の面には、複数の外部端子１０３を含む外部端子群１０５が設けられている。複数の外部端子１０３は、それぞれ、多層配線基板１０１の一方の面に配置された電極パッド１１３に電気的に接続される。複数の外部端子１０３は、多層配線基板１０１に形成された信号線と電気的に接続された信号端子と、多層配線基板１０１に形成されたグランドパターンに電気的に接続されたグランド端子とを含む。
An external
図３に示すように、半導体装置１００において、多層配線基板１０１の一方の面に設けられた外部端子群１０５のうち、多層配線基板１０１の最外周に配置された第１の信号端子３０１は、第１の配線層に形成された、多層配線基板１０１の外周側に引き出される一対の信号線の一方（以下、第１の信号線という）と電気的に接続される。また、多層配線基板１０１の一方の面に設けられた外部端子群１０５のうち、多層配線基板１０１の最外周の第１の信号端子３０１に隣接して、第１の信号端子３０１の内側に配置された第２の信号端子３０３は、前記一対の信号線の他方（以下、第２の信号線という）と電気的に接続される。
As shown in FIG. 3, in the
第２の信号端子３０３に隣接して、グランドパターンに電気的に接続されたグランド端子３０５が設けられる。図３に示すように、グランド端子３０５は一方向に連続して配置されてもよい。本実施形態において、一方向に連続して配置された複数のグランド端子３０５をグランド端子列３０７と呼ぶ。グランド端子列３０７は、互いに所定の間隔を空けて複数設けられてもよい。例えば、図３に示すように、グランド端子列３０７－１は、第２の信号端子３０３に隣接して設けられてもよい。また、グランド端子列３０７－１との間に信号線に接続された信号端子を挟んで別のグランド端子列３０７－２が設けられてもよい。しかしながら、外部端子群１０５における信号端子とグランド端子との配置は、図３に示す配置に限定されるわけではない。
Adjacent to the second signal terminal 303, a
本実施形態に係る半導体装置１００においては、小型化を実現するために、従来、シールドとして用いていた多層配線基板１０１の一方の面に形成された外部端子群１０５における最外周に配置されるグランド端子列を除去している。上述したように、グランド端子は、隣接する信号端子に接続された信号線を伝わる信号のリターンパスとしても機能するため、削減されたグランド端子側に位置する信号端子に接続された信号線が、例えば、差動伝送信号線のように実質的に等長の一対の信号線のうちの一方の信号線である場合、グランド端子に隣接する信号端子に接続された一方の信号線を伝わる信号のインピーダンス及び伝播遅延は、削減されたグランド端子側に位置している信号端子に接続された他方の信号線を伝わる信号のインピーダンス及び伝播遅延よりも小さくなる。そのため、スキューが発生し、信号の伝送特性が劣化するという問題がある。
In the
本実施形態に係る半導体装置１００では、このスキューを改善するために、多層配線基板１０１の第２の配線層に形成され、第１の配線層に形成されて多層配線基板１０１の外周側に引き出される一対の信号線に沿って設けられたグランドパターンのうち、グランド端子列３０７－１に隣接している第２の信号端子３０３に接続された第２の信号線に沿って形成されたグランドパターンの一部に切り欠き部を設ける。グランド端子列３０７－１に隣接している第２の信号端子３０３に接続された第２の信号線に沿って形成されたグランドパターンの一部に切り欠き部を設ける、即ちグランドパターンの一部を除去することにより、グランド端子列３０７－１に隣接している第２の信号端子３０３に接続された第２の信号線を伝わる信号の実効インダクタンスと、隣接するグランド端子が削減された側（多層配線基板１０１の最外端側）に位置する第１の信号端子３０１に接続された第１の信号線を伝わる信号の実効インダクタンスとを同等に近づけることが可能になる。そのため、グランド端子列３０７－１に隣接している第２の信号端子３０３に接続された第２の信号線を伝わる信号のインピーダンス及び伝播遅延を、多層配線基板１０１の最外端側に位置する第１の信号端子３０１に接続された第１の信号線を伝わる信号のインピーダンス及び伝播遅延に近づけることでき、スキューを改善し、クロストークも低減することができる。したがって、本実施形態に係る半導体装置１００は、スキューを改善し、信号の伝送特性を劣化させることなく小型化することが可能となる。
In the
図４及び図５を参照して、本発明の半導体装置１００におけるグランドパターンのレイアウトについて、具体的に説明する。
The layout of the ground pattern in the
図４Ａは本発明の半導体装置１００の多層配線基板１０１における第１の配線層及び第２の配線層のレイアウトの一例を示す平面図であり、図４Ｂは図４Ａに示す領域Ａの部分拡大図である。図５は、本実施形態に係る半導体装置１００の外部端子群１０５が設けられた多層配線基板１０１の一方の面を示す部分拡大図である。ここでは、第１の配線層に設けられ、半導体チップ１０７が配置された領域から多層配線基板１０１の外周側に引き出される一対の信号線として、差動伝送信号線を例に挙げて説明する。
4A is a plan view showing an example of the layout of the first wiring layer and the second wiring layer in the
図４Ａに示すように、半導体装置１００では、多層配線基板１０１の第１の配線層において、半導体チップ１０７が設けられた領域から多層配線基板１０１の外周側に向かって、差動伝送信号線が引き出されている。差動伝送信号線は、一対の受信信号線ＲＸＰ，ＲＸＮ、及び一対の送信信号線ＴＸＰ，ＴＸＮで構成される。図４Ａ及び図４Ｂでは、一例として２つの差動伝送信号線が示されている。一方の差動伝送信号線は、一対の受信信号線ＲＸＰ1，ＲＸＮ1、及び一対の送信信号線ＴＸＰ1，ＴＸＮ1から構成され、他方の差動伝送信号線は、一対の受信信号線ＲＸＰ2，ＲＸＮ2、及び一対の送信信号線ＴＸＰ2，ＴＸＮ2から構成される。図４Ａ及び図４Ｂでは、差動伝送信号線のうち、一対の受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）、ＲＸＮ（ＲＸＮ1，ＲＸＮ2）が一対の送信信号線ＴＸＰ（ＴＸＰ1，ＴＸＰ2），ＴＸＮ（ＴＸＮ1，ＴＸＮ2）よりも多層配線基板１０１の外周側に延長されている。また、多層配線基板１０１の外周側に延長された一対の受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）、ＲＸＮ（ＲＸＮ1，ＲＸＮ2）のうち、受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）がＲＸＮ（ＲＸＮ1，ＲＸＮ2）よりも外側、つまり多層配線基板１０１最外端側に延長される。尚、以上に述べた差動伝送信号線のレイアウトは一例であり、多層配線基板１０１の外周側に延長される信号線、及び多層配線基板１０１の外周側においてより外側に延長される信号線は、適宜変更されてもよい。
As shown in FIG. 4A, in the
また、図４Ａに示すように、グランドパターン（ＧＮＤパターン）は、差動伝送信号線に沿って設けられる。グランドパターンは、多層配線基板１０１において、差動伝送信号線が形成された第１の配線層とは異なる第２の配線層に形成されているものとする。
Further, as shown in FIG. 4A, the ground pattern (GND pattern) is provided along the differential transmission signal line. It is assumed that the ground pattern is formed on the
図５に示すように、本実施形態に係る半導体装置１００の多層配線基板１０１の一方の面に設けられた外部端子群１０５は、多層配線基板１０１に形成された信号線と電気的に接続された信号端子と、多層配線基板１０１に形成されたグランドパターンに電気的に接続されたグランド端子とを含む。ここで、従来、シールドとして用いていた配線基板の最端部に設けられていたグランド端子列は、本実施形態に係る多層配線基板１０１の一方の面に形成された外部端子群１０５においては設けられていない。
As shown in FIG. 5, the
図５に示すように、多層配線基板１０１の一方の面に設けられた外部端子群１０５のうち、多層配線基板１０１の最外周側に設けられた信号端子は、多層配線基板１０１の外周側に延長された差動伝送信号線の受信信号線ペアＲＸＰ，ＲＸＮのうち、多層配線基板１０１の最外周側に引き出された受信信号線ＲＸＰと電気的に接続される第１の信号端子５０１を含む。また、多層配線基板１０１の最外周側に配置された信号端子に隣接して内側に設けられた信号端子は、多層配線基板１０１の外周側に延長された差動伝送信号線の受信信号線ペアＲＸＰ，ＲＸＮのうち、より内側に設けられた受信信号線ＲＸＮと電気的に接続される第２の信号端子５０３を含む。受信信号線ＲＸＮと電気的に接続される第２の信号端子５０３は、グランドパターンに電気的に接続したグランド端子５０５に隣接している。前記グランド端子５０５に隣接して、差動伝送信号線の送信信号線ペアＴＸＰ，ＴＸＮに電気的に接続される信号端子５０９，５１１が設けられてもよい。また、信号端子５１１に隣接してグランド端子５０５が設けられてもよい。
As shown in FIG. 5, of the
図４Ａでは２つの差動伝送信号線が設けられている例を示しているが、２つ以上の差動伝送信号線が多層配線基板１０１の外周側に延長されてもよい。その場合、多層配線基板１０１の外周側に延長される差動伝送信号線に電気的に接続される信号端子は、一方向に連続的に配置されてもよい。例えば、図５に示すように、多層配線基板１０１の外周側に延長される複数の差動伝送信号線の各受信信号線ペアＲＸＰ，ＲＸＮのうち、受信信号線ＲＸＰに接続される第１の信号端子５０１は、第１の方向に連続的に配置されてもよく、受信信号線ＲＸＮに接続される第２の信号端子５０３は、第１の信号端子５０１に対して第２の方向に隣接して、第１の方向に連続的に配置されてもよい。この場合、図５に示すように、グランドパターンに電気的に接続されたグランド端子５０５は、第２の信号端子５０３に対して第２の方向に隣接して、第１の方向に連続して配置される。
Although FIG. 4A shows an example in which two differential transmission signal lines are provided, two or more differential transmission signal lines may be extended to the outer peripheral side of the
上述したように、本実施形態に係る半導体装置１００では、従来、シールドとして用いていた多層配線基板の最外周側に配置されていたグランド端子列を削除したことによるスキューの問題を改善するために、多層配線基板１０１の最外周側に配置された第１の信号端子５０１に隣接する第２の信号端子５０３に電気的に接続された差動伝送信号線の受信信号線ＲＸＮに沿って設けられたグランドパターンに切り欠き部を設ける。
As described above, in the
図４Ａに示した領域Ａにおいて、第２の信号端子５０３に電気的に接続された差動伝送信号線の受信信号線ＲＸＮ（ＲＸＮ1，ＲＸＮ2）に沿って設けられたグランドパターンは切り欠き部を有する。図４Ｂを参照すると、一方の差動伝送信号線の受信信号線ＲＸＮ1に沿って設けられたグランドパターンに切り欠き部４０１ａが設けられている。同様に、他方の差動伝送信号線の受信信号線ＲＸＮ2に沿って設けられたグランドパターンに切り欠き部４０１ｂが設けられている。グランドパターンにおける切り欠き部４０１ａ、４０１ｂの大きさは、１００μｍ～２００μｍであることが好ましい。
In the region A shown in FIG. 4A, the ground pattern provided along the received signal line RXN (RXN 1 , RXN 2 ) of the differential transmission signal line electrically connected to the
上述したように、本実施形態に係る半導体装置１００では、多層配線基板１０１の第２の配線層に設けられ、第１の配線層に設けられた層配線基板１０１の外周側に引き出される差動伝送信号線の受信信号線ペアＲＸＰ，ＲＸＮに沿って設けられたグランドパターンのうち、グランド端子５０５に隣接している第２の信号端子５０３に接続された受信信号線ＲＸＮに沿って形成されたグランドパターンの一部に切り欠き部４０１を設ける。グランド端子５０５に隣接している第２の信号端子５０３に接続された受信信号線ＲＸＮに沿って形成されたグランドパターンの一部を除去することにより、グランド端子５０５隣接している第２の信号端子５０３に接続された受信信号線ＲＸＮを伝わる信号の実効インダクタンスと、隣接するグランド端子が設けられていない、多層配線基板１０１の最外周側に位置する第１の信号端子５０１に接続された受信信号線ＲＸＰを伝わる信号の実効インダクタンスとを同等に近づけることが可能になる。そのため、第２の信号端子５０３に接続された受信信号線ＲＸＮを伝わる信号のインピーダンス及び伝播遅延を、第１の信号端子５０１に接続された受信信号線ＲＸＰを伝わる信号のインピーダンス及び伝播遅延に近づけることでき、スキューを改善し、クロストークも低減することができる。したがって、本実施形態に係る半導体装置１００は、スキューを改善し、差動伝送特性を劣化させることなく小型化することが可能となる。
As described above, in the
＜実施形態２＞
本発明の第２の実施形態に係る半導体装置について図６Ａ～図６Ｃ及び図７を参照しながら説明する。
<
The semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. 6A to 6C and FIG. 7.
本発明の第２の実施形態に係る半導体装置２００は、多層配線基板の第２の配線層に設けられ、第１の配線層に設けられた多層配線基板の外周側に引き出される一対の信号線に沿って設けられたグランドパターンのうち、グランド端子に隣接している信号端子に接続された第２の信号線に沿って設けられたグランドパターンの一部に切り欠き部を設ける代わりに、多層配線基板の外周側に引き出される一対の信号線のうちの第２の信号線の長さを、隣接するグランド端子が設けられていない、多層配線基板の最外周側に位置する信号端子に接続された第１の信号線の長さよりも長く設計することを除いて、本発明の第１の実施形態に係る半導体装置１００と同じである。
The semiconductor device 200 according to the second embodiment of the present invention is provided on the second wiring layer of the multilayer wiring board, and is a pair of signal lines drawn out to the outer peripheral side of the multilayer wiring board provided on the first wiring layer. Of the ground patterns provided along the above, instead of providing a notch in a part of the ground pattern provided along the second signal line connected to the signal terminal adjacent to the ground terminal, a multilayer is provided. The length of the second signal line of the pair of signal lines drawn out to the outer peripheral side of the wiring board is connected to the signal terminal located on the outermost peripheral side of the multilayer wiring board, which is not provided with the adjacent ground terminal. It is the same as the
図６Ａ～図６Ｃ及び図７を参照して、本発明の半導体装置２００における一対の信号線のレイアウトについて、具体的に説明する。図６Ａ～図６Ｃ及び図７において、前述した本発明の第１の実施形態に係る半導体装置１００と同一又は類似の構成要素については、同じ参照番号を付与する。また、本実施形態に係る半導体装置２００について、前述した本発明の第１の実施形態に係る半導体装置１００と同一又は類似の構成要素については、重複する説明を省略する場合がある。
The layout of the pair of signal lines in the semiconductor device 200 of the present invention will be specifically described with reference to FIGS. 6A to 6C and FIG. In FIGS. 6A to 6C and 7, the same reference numbers are given to the same or similar components as the
図６Ａは本発明の半導体装置２００の多層配線基板６０１における第１の配線層及び第２の配線層のレイアウトの一例を示す平面図であり、図６Ｂは図６Ａに示す領域Ｂの部分拡大図であり、図６Ｃは、図６Ａに示す領域Ｃにおける信号線のパターンのレイアウトを説明するための概念図である。図７は、本発明の半導体装置２００の外部端子群１０５が設けられた多層配線基板６０１の一方の面を示す部分拡大図である。本実施形態においては、第１の実施形態と同様に、第１の配線層に設けられ、半導体チップ１０７が配置された領域から多層配線基板６０１の外周側に引き出される一対の信号線として、差動伝送信号線を例に挙げて説明する。
FIG. 6A is a plan view showing an example of the layout of the first wiring layer and the second wiring layer in the
図６Ａを参照すると、多層配線基板６０１の第１の配線層において、半導体チップ１０７が設けられた領域から多層配線基板６０１の外周側に向かって、差動伝送信号線が引き出されている。差動伝送信号線は、一対の受信信号線ＲＸＰ，ＲＸＮ、及び一対の送信信号線ＴＸＰ，ＴＸＮで構成される。図６Ａでは、図４Ａと同様に、一例として２つの差動伝送信号線が示されている。一方の差動伝送信号線は、一対の受信信号線ＲＸＰ1，ＲＸＮ1及び一対の送信信号線ＴＸＰ1，ＴＸＮ1から構成され、他方の差動伝送信号線は、一対の受信信号線ＲＸＰ2，ＲＸＮ2、及び一対の送信信号線ＴＸＰ2，ＴＸＮ2から構成される。図６Ａ～図６Ｃでは、差動伝送信号線のうちの一対の受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）、ＲＸＮ（ＲＸＮ1，ＲＸＮ2）が一対の送信信号線ＴＸＰ（ＴＸＰ1，ＴＸＰ2），ＴＸＮ（ＴＸＮ1，ＴＸＮ2）よりも多層配線基板６０１の外周側に延長されており、多層配線基板６０１の外周側に延長された一対の受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）、ＲＸＮ（ＲＸＮ1，ＲＸＮ2）のうち、受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）がよりも外側、つまり多層配線基板６０１の最外端側に延長される。尚、以上に述べた差動伝送信号線のレイアウトは一例であり、多層配線基板６０１の外周側に延長される信号線、及び多層配線基板６０１の外周側においてより外側に延長される信号線は、適宜変更されてもよい。
Referring to FIG. 6A, in the first wiring layer of the
また、図６Ａに示すように、グランドパターン（ＧＮＤパターン）は、差動伝送信号線に沿って設けられる。グランドパターンは、多層配線基板６０１において、差動伝送信号線が形成された第１の配線層とは異なる第２の配線層に形成されているものとする。前述した本発明の第１の実施形態に係る半導体装置１００とは異なり、本実施形態の係る半導体装置２００においては、多層配線基板６０１の第２の配線層に形成されるグランドパターンには切り欠き部が設けられていない。
Further, as shown in FIG. 6A, the ground pattern (GND pattern) is provided along the differential transmission signal line. It is assumed that the ground pattern is formed on the
図７に示すように、本発明の半導体装置２００の多層配線基板６０１の一方の面に設けられた外部端子群１０５は、多層配線基板６０１に形成された信号線と電気的に接続された信号端子と、多層配線基板６０１に形成されたグランドパターンに電気的に接続されたグランド端子とを含む。本発明の第１の実施形態に係る半導体装置１００と同様に、本実施形態に係る半導体装置２００においても、従来、シールドとして用いていた配線基板の最端部に設けられていたグランド端子列は、本実施形態に係る多層配線基板６０１の一方の面に形成された外部端子群１０５においては設けられていない。
As shown in FIG. 7, the
図７に示すように、多層配線基板６０１の一方の面に設けられた外部端子群１０５のうち、多層配線基板６０１の最外周側に設けられた信号端子は、多層配線基板６０１の外周側に延長された差動伝送信号線の受信信号線ペアＲＸＰ，ＲＸＮのうち、多層配線基板６０１の最外周側に引き出された受信信号線ＲＸＰと電気的に接続される第１の信号端子７０１を含む。また、多層配線基板６０１の最外周側に設けられた第１の信号端子７０１に隣接して内側に配置された信号端子は、多層配線基板６０１の外周側に延長された差動伝送信号線の受信信号線ペアＲＸＰ，ＲＸＮのうち、より内側に設けられた受信信号線ＲＸＮと電気的に接続される第２の信号端子７０３を含む。受信信号線ＲＸＮと電気的に接続される第２の信号端子７０３はグランドパターンに電気的に接続したグランド端子７０５に隣接している。前記グランド端子７０５に隣接して、差動伝送信号線の送信信号線ペアＴＸＰ，ＴＸＮに電気的に接続される信号端子７０９，７１１が配置されてもよい。また、信号端子７１１に隣接してグランド端子７０５が設けられてもよい。
As shown in FIG. 7, of the
図６Ａでは２つの差動伝送信号線が設けられている例を示しているが、２つ以上の差動伝送信号線が多層配線基板６０１の外周側に延長されてもよい。その場合、多層配線基板６０１の外周側に延長される差動伝送信号線に電気的に接続される信号端子は、一方向に連続的に配置されてもよい。例えば、図７に示すように、多層配線基板６０１の外周側に延長される複数の差動伝送信号線の各受信信号線ペアＲＸＰ，ＲＸＮのうち、受信信号線ＲＸＰに接続される第１の信号端子７０１は、第１の方向に連続的に配置されてもよく、受信信号線ＲＸＮに接続される第２の信号端子７０３は、第１の信号端子７０１に対して第２の方向に隣接して、第１の方向に連続的に配置されてもよい。この場合、図７に示すように、グランドパターンに電気的に接続されたグランド端子７０５は、第２の信号端子５０３に対して第２の方向に隣接して、第１の方向に連続して配置される。
Although FIG. 6A shows an example in which two differential transmission signal lines are provided, two or more differential transmission signal lines may be extended to the outer peripheral side of the
上述したように、本実施形態に係る半導体装置２００では、従来、シールドとして用いていた多層配線基板の最外周側に配置されていたグランド端子列を削除したことによるスキューの問題を改善するために、図６Ａ～図６Ｃに示すように、多層配線基板６０１の最外周側に配置された第１の信号端子７０１に隣接して内側に配置された第２の信号端子７０３に電気的に接続された差動伝送信号線の受信信号線ＲＸＮ（ＲＸＮ1，ＲＸＮ2）の信号線の長さを、多層配線基板６０１の最外周側に配置された第１の信号端子７０１に電気的に接続された差動伝送信号線の受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）の信号線長よりも長くする。具体的には、図６Ｂ及び図６Ｃに示すように、受信信号線ＲＸＮ（ＲＸＮ1，ＲＸＮ2）を受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）よりも長く引き回すことにより、受信信号線ＲＸＮ（ＲＸＮ1，ＲＸＮ2）の信号線長を受信信号線ＲＸＰ（ＲＸＰ1，ＲＸＰ2）の信号線長よりも長くする。
As described above, in the semiconductor device 200 according to the present embodiment, in order to improve the problem of skew due to the deletion of the ground terminal row arranged on the outermost peripheral side of the multilayer wiring board conventionally used as a shield. , As shown in FIGS. 6A to 6C, are electrically connected to a
上述したように、本実施形態に係る半導体装置２００では、多層配線基板６０１の第１の配線層に形成されて多層配線基板６０１の外周側に引き出される差動伝送信号線の受信信号線ペアＲＸＰ，ＲＸＮのうち、グランド端子７０５に隣接している信号端子７０５に接続された受信信号線ＲＸＮの信号線長を、多層配線基板６０１の最外周側に設けられ、隣接するグランド端子が設けられていない第１の信号端子７０１に接続された受信信号線ＲＸＰの信号線長よりも長くする。これにより、グランド端子７０５に隣接している第２の信号端子７０３に接続された受信信号線ＲＸＮを伝わる信号の実効インダクタンスと、隣接するグランド端子が設けられていない、多層配線基板６０１の最外周側に位置する第１の信号端子７０１に接続された受信信号線ＲＸＰを伝わる信号の実効インダクタンスとを同等に近づけることが可能になる。そのため、第２の信号端子７０３に接続された受信信号線ＲＸＮを伝わる信号のインピーダンス及び伝播遅延を、グ第１の信号端子７０１に接続された受信信号線ＲＸＰを伝わる信号のインピーダンス及び伝播遅延に近づけることでき、スキューを改善し、クロストークも低減することができる。したがって、本実施形態に係る半導体装置２００は、スキューを改善し、差動伝送特性を劣化させることなく小型化することが可能となる。
As described above, in the semiconductor device 200 according to the present embodiment, the reception signal line pair RXP of the differential transmission signal line formed on the first wiring layer of the
図８は、従来、シールドとして用いていた多層配線基板の一面の最外周側に配置されていたグランド端子列を削除した場合における、多層配線基板の第１の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアの信号特性を示した図である。差動伝送信号線の材質は、銅（Ｃｕ）である。差動伝送信号線の送信信号線ペアＴＸＰ、ＴＸＮの配線長はそれぞれ１２ｍｍとし、受信信号線ペアＲＸＰ、ＲＸＮの配線長はそれぞれ１９ｍｍ、１８．８ｍｍとした。また、送信信号線ペアＴＸＰ、ＴＸＰ及び受信信号線ペアＲＸＰ、ＲＸＮの配線幅はともに２０μｍとした。 FIG. 8 shows a differential transmission signal formed on the first layer of the multilayer wiring board when the ground terminal row arranged on the outermost peripheral side of one surface of the multilayer wiring board conventionally used as a shield is deleted. It is a figure which showed the signal characteristic of the transmission signal line pair and the reception signal line pair of a line. The material of the differential transmission signal line is copper (Cu). The wiring lengths of the transmission signal line pairs TXP and TXN of the differential transmission signal lines were set to 12 mm, respectively, and the wiring lengths of the reception signal line pairs RXP and RXN were set to 19 mm and 18.8 mm, respectively. Further, the wiring widths of the transmission signal line pairs TXP and TXP and the reception signal line pairs RXP and RXN were both set to 20 μm.
図９は、本発明の第１の実施形態に係る半導体装置における多層配線基板の第１の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアの信号特性を示した図である。差動伝送信号線の材質は、銅（Ｃｕ）である。差動伝送信号線の送信信号線ペアＴＸＰ、ＴＸＮの配線長はそれぞれ１２ｍｍとし、受信信号線ペアＲＸＰ、ＲＸＮの配線長はそれぞれ１９ｍｍ、１８．８ｍｍとした。また、送信信号線ペアＴＸＰ、ＴＸＰ及び受信信号線ペアＲＸＰ、ＲＸＮの配線幅はともに２０μｍとした。また、多層配線基板の第２の層にグランドパターンに幅１００μｍ、長さ２００～３００μｍの切り欠き部を設けた。 FIG. 9 shows the signal characteristics of the transmission signal line pair and the reception signal line pair of the differential transmission signal line formed in the first layer of the multilayer wiring board in the semiconductor device according to the first embodiment of the present invention. It is a figure. The material of the differential transmission signal line is copper (Cu). The wiring lengths of the transmission signal line pairs TXP and TXN of the differential transmission signal lines were set to 12 mm, respectively, and the wiring lengths of the reception signal line pairs RXP and RXN were set to 19 mm and 18.8 mm, respectively. Further, the wiring widths of the transmission signal line pairs TXP and TXP and the reception signal line pairs RXP and RXN were both set to 20 μm. Further, a notch portion having a width of 100 μm and a length of 200 to 300 μm was provided in the ground pattern on the second layer of the multilayer wiring board.
図８に示すように、多層配線基板の一面の最外周側に配置されていたグランド端子列を削除した場合、多層配線基板に形成された差動伝送信号線の送信信号線（ＴＸ）ペアのスキューが約１．６ｐｓであり、受信信号線（ＲＸ）ペアのスキューが約１．２ｐｓであった。一方、図９に示すように、多層配線基板に形成されたグランドパターンに切り欠き部を設けた場合、多層配線基板に形成された差動伝送信号線の送信信号線（ＴＸ）ペアのスキューが約０．１ｐｓであり、受信信号線（ＲＸ）ペアのスキューが約－０．１ｐｓであった。したがって、本発明の第１の実施形態に係る半導体装置における多層配線基板の第１の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアでは、差動伝送特性を損なうことなく、スキューが改善していることが分かる。 As shown in FIG. 8, when the ground terminal row arranged on the outermost peripheral side of one surface of the multilayer wiring board is deleted, the transmission signal line (TX) pair of the differential transmission signal lines formed on the multilayer wiring board is used. The skew was about 1.6 ps and the skew of the received signal line (RX) pair was about 1.2 ps. On the other hand, as shown in FIG. 9, when a notch is provided in the ground pattern formed on the multilayer wiring board, the skew of the transmission signal line (TX) pair of the differential transmission signal lines formed on the multilayer wiring board is skewed. It was about 0.1 ps and the skew of the received signal line (RX) pair was about -0.1 ps. Therefore, the transmission signal line pair and the reception signal line pair of the differential transmission signal lines formed in the first layer of the multilayer wiring board in the semiconductor device according to the first embodiment of the present invention impair the differential transmission characteristics. It can be seen that the skew is improved without any problem.
また、図示はしないが、本発明の第２の実施形態に係る半導体装置における多層配線基板の第１の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアの信号特性を調べた。差動伝送信号線の材質は、銅（Ｃｕ）である。差動伝送信号線の送信信号線ペアＴＸＰ、ＴＸＮの配線長はそれぞれ１２ｍｍとし、受信信号線ペアＲＸＰ、ＲＸＮの配線長はそれぞれ１９ｍｍ、１９．２ｍｍとした。また、送信信号線ペアＴＸＰ、ＴＸＰ及び受信信号線ペアＲＸＰ、ＲＸＮの配線幅はともに２０μｍとした。このときの差動伝送信号線の送信信号線（ＴＸ）ペアのスキュー及び受信信号線（ＲＸ）ペアのスキューは、いずれも図８に示した差動伝送信号線の送信信号線（ＴＸ）ペアのスキュー及び受信信号線（ＲＸ）ペアのスキューよりも小さくなった。したがって、本発明の第２の実施形態に係る半導体装置における多層配線基板の第１の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアでは、差動伝送特性を損なうことなく、スキューが改善した。 Although not shown, the signal characteristics of the transmission signal line pair and the reception signal line pair of the differential transmission signal line formed in the first layer of the multilayer wiring substrate in the semiconductor device according to the second embodiment of the present invention. I checked. The material of the differential transmission signal line is copper (Cu). The wiring lengths of the transmission signal line pairs TXP and TXN of the differential transmission signal lines were set to 12 mm, respectively, and the wiring lengths of the reception signal line pairs RXP and RXN were set to 19 mm and 19.2 mm, respectively. Further, the wiring widths of the transmission signal line pairs TXP and TXP and the reception signal line pairs RXP and RXN were both set to 20 μm. At this time, the skew of the transmission signal line (TX) pair of the differential transmission signal line and the skew of the reception signal line (RX) pair are both the transmission signal line (TX) pair of the differential transmission signal line shown in FIG. It became smaller than the skew of and the skew of the received signal line (RX) pair. Therefore, the transmission signal line pair and the reception signal line pair of the differential transmission signal lines formed in the first layer of the multilayer wiring board in the semiconductor device according to the second embodiment of the present invention impair the differential transmission characteristics. Skew improved without.
以上のように、本発明に係る半導体装置は、従来、シールドとして用いていた多層配線基板の一面の最外周側に配置されていたグランド端子列を削除することによって小型化を実現することができると同時に、信号の伝送特性を損なうことなくスキューを改善することができる。従って、小型化された信頼性の高い半導体装置を提供することができる。 As described above, the semiconductor device according to the present invention can be miniaturized by removing the ground terminal row arranged on the outermost peripheral side of one surface of the multilayer wiring board conventionally used as a shield. At the same time, the skew can be improved without impairing the transmission characteristics of the signal. Therefore, it is possible to provide a miniaturized and highly reliable semiconductor device.
尚、本発明は、図１及び図２で例示するパッケージ構造に限定されない。本発明で開示される信号線とグランドパターンの構成は、各種の半導体パッケージに適用することができ、同様の効果を奏することができる。 The present invention is not limited to the package structure exemplified in FIGS. 1 and 2. The configuration of the signal line and the ground pattern disclosed in the present invention can be applied to various semiconductor packages, and the same effect can be obtained.
本発明の実施形態として説明した構成を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 Based on the configuration described as the embodiment of the present invention, those skilled in the art have appropriately added, deleted or changed the design, or omitted or changed the conditions, which also have the gist of the present invention. As long as it is, it is included in the scope of the present invention.
また、上述した実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされると解される。 In addition, even if the action / effect is different from the action / effect brought about by the above-described embodiment, those that are clear from the description of the present specification or those that can be easily predicted by those skilled in the art are of course. It is understood that it is brought about by the present invention.
１０１，６０１：多層配線基板
１００，２００：半導体装置
１０３：外部端子
１０５：外部端子群
１０７：半導体チップ
１０９：パッケージキャップ
３０１，５０１，７０１：第１の信号端子
３０３，５０３，７０３：第２の信号端子
３０５，５０５，７０５：グランド端子
101,601: Multilayer wiring board 100,200: Semiconductor device 103: External terminal 105: External terminal group 107: Semiconductor chip 109:
Claims (4)
前記多層配線基板の他方の面に設けられた半導体チップと、
前記半導体チップが設けられた領域から前記多層配線基板の外周側に引き出される一対の信号線と、
前記一対の信号線に沿って設けられたグランドパターンと、を含み、
前記一対の信号線の一方は、前記外部端子群の最外周側の外部端子と接続され、前記一対の信号線の他方は、前記最外周側の外部端子の内側の外部端子に接続され、
前記信号線の他方に沿って設けられるグランドパターンは、一部に切り欠き部を有し、
前記多層配線基板の一方の面の最外周側には、前記グランドパターンに電気的に接続する外部端子が含まれないことを特徴とする半導体装置。 A multi-layer wiring board with an external terminal group including multiple external terminals provided on one side,
A semiconductor chip provided on the other surface of the multilayer wiring board and
A pair of signal lines drawn from the region where the semiconductor chip is provided to the outer peripheral side of the multilayer wiring board, and
Including a ground pattern provided along the pair of signal lines,
One of the pair of signal lines is connected to an external terminal on the outermost peripheral side of the external terminal group, and the other of the pair of signal lines is connected to an external terminal inside the outer terminal on the outermost peripheral side.
The ground pattern provided along the other side of the signal line has a notch in a part thereof.
A semiconductor device characterized in that the outermost peripheral side of one surface of the multilayer wiring board does not include an external terminal electrically connected to the ground pattern .
前記多層配線基板の他方の面に設けられた半導体チップと、
前記半導体チップが設けられた領域から前記多層配線基板の外周側に引き出される一対の信号線と、
前記一対の信号線に沿って設けられたグランドパターンと、を含み、
前記一対の信号線の一方は、前記外部端子群の最外周側の外部端子と接続され、前記一対の信号線の他方は、前記最外周側の外部端子の内側の外部端子に接続され、
前記信号線の他方の信号線長は、前記信号線の一方の信号線長よりも長く、
前記多層配線基板の一方の面の最外周側には、グランドパターンに電気的に接続する外部端子が含まれないことを特徴とする半導体装置。 A multi-layer wiring board with an external terminal group including multiple external terminals provided on one side,
A semiconductor chip provided on the other surface of the multilayer wiring board and
A pair of signal lines drawn from the region where the semiconductor chip is provided to the outer peripheral side of the multilayer wiring board, and
Including a ground pattern provided along the pair of signal lines,
One of the pair of signal lines is connected to an external terminal on the outermost peripheral side of the external terminal group, and the other of the pair of signal lines is connected to an external terminal inside the outer terminal on the outermost peripheral side.
The other signal line length of the signal line is longer than the one signal line length of the signal line.
A semiconductor device characterized in that an external terminal electrically connected to a ground pattern is not included on the outermost peripheral side of one surface of the multilayer wiring board .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017131055A JP7037292B2 (en) | 2017-07-04 | 2017-07-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017131055A JP7037292B2 (en) | 2017-07-04 | 2017-07-04 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019016638A JP2019016638A (en) | 2019-01-31 |
| JP7037292B2 true JP7037292B2 (en) | 2022-03-16 |
Family
ID=65358087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017131055A Active JP7037292B2 (en) | 2017-07-04 | 2017-07-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7037292B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286436A (en) | 2004-03-26 | 2005-10-13 | Kyocera Corp | Wiring board for high frequency |
| JP2011114263A (en) | 2009-11-30 | 2011-06-09 | Kyocer Slc Technologies Corp | Wiring board |
| JP2014038972A (en) | 2012-08-18 | 2014-02-27 | Kyocer Slc Technologies Corp | Wiring board |
-
2017
- 2017-07-04 JP JP2017131055A patent/JP7037292B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286436A (en) | 2004-03-26 | 2005-10-13 | Kyocera Corp | Wiring board for high frequency |
| JP2011114263A (en) | 2009-11-30 | 2011-06-09 | Kyocer Slc Technologies Corp | Wiring board |
| JP2014038972A (en) | 2012-08-18 | 2014-02-27 | Kyocer Slc Technologies Corp | Wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019016638A (en) | 2019-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209929298U (en) | Chip package | |
| CN107039393B (en) | Semiconductor device with a plurality of transistors | |
| KR100817070B1 (en) | Multi-ground shielding semiconductor package, method of fabricating the same package, and method of preventing noise using the same ground shield | |
| JP5638205B2 (en) | Semiconductor device | |
| US7378743B2 (en) | Circuit board and electronic assembly | |
| KR20100002113A (en) | Semiconductor device and semiconductor integrated circuit | |
| JP6128756B2 (en) | Semiconductor package, stacked semiconductor package, and printed circuit board | |
| JP7228532B2 (en) | Vertical connection interface with low crosstalk | |
| JP2008109094A (en) | Element-mounting board and semiconductor module | |
| US10057976B1 (en) | Power-ground co-reference transceiver structure to deliver ultra-low crosstalk | |
| JP5950683B2 (en) | Multilayer substrate, printed circuit board, semiconductor package substrate, semiconductor package, semiconductor chip, semiconductor device, information processing apparatus and communication apparatus | |
| US7777326B2 (en) | Routing structure of re-distribution layer and method for re-distributing routing structure in integrated circuit | |
| US6774498B2 (en) | Flip-chip package substrate | |
| JP2009212400A (en) | High-frequency package | |
| JP7037292B2 (en) | Semiconductor device | |
| US9905517B2 (en) | Semiconductor device | |
| US8736079B2 (en) | Pad structure, circuit carrier and integrated circuit chip | |
| JP5460616B2 (en) | Semiconductor package | |
| JP6465451B1 (en) | Electronic circuit | |
| JP4606776B2 (en) | Semiconductor device | |
| TWI740569B (en) | Wiring board and semiconductor device | |
| JP2008010673A (en) | Ic package | |
| JP5246138B2 (en) | Wiring board and electronic device | |
| US10790223B2 (en) | Integrated circuit package element and load board thereof | |
| WO2018042518A1 (en) | Semiconductor device and printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210518 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7037292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |