JP7027095B2 - Ceramic circuit board - Google Patents
Ceramic circuit board Download PDFInfo
- Publication number
- JP7027095B2 JP7027095B2 JP2017188490A JP2017188490A JP7027095B2 JP 7027095 B2 JP7027095 B2 JP 7027095B2 JP 2017188490 A JP2017188490 A JP 2017188490A JP 2017188490 A JP2017188490 A JP 2017188490A JP 7027095 B2 JP7027095 B2 JP 7027095B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- circuit board
- metal layer
- metal
- ceramic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
本発明は、セラミックス回路基板に関し、特にパワーモジュール等の大電力電子部品の実装に好適なセラミックス回路基板に関する。 The present invention relates to a ceramic circuit board, and more particularly to a ceramic circuit board suitable for mounting a high-power electronic component such as a power module.
近年、ロボット、モーター等の産業機器の高性能化に伴い、インバータの大電流化及び高効率化が求められている。このような状況の下、インバータに使用されるパワーモジュールにおいて、半導体素子から発生する熱も増加の一途をたどっている。半導体素子から発生する熱を効率的に拡散させるため、良好な熱伝導性を有するセラミックス回路基板が用いられている。 In recent years, with the increase in performance of industrial equipment such as robots and motors, it has been required to increase the current and efficiency of inverters. Under such circumstances, the heat generated from semiconductor elements in power modules used for inverters is steadily increasing. In order to efficiently diffuse the heat generated from the semiconductor element, a ceramic circuit board having good thermal conductivity is used.
パワーモジュールは、一般に、セラミックス回路基板と、セラミックス回路基板の一方の面上に設けられた半導体素子と、セラミックス回路基板の他方の面上に半田付け等により設けられ、熱伝導性に優れるCu、Cu-Mo、Cu-C、Al、Al-SiC、Al-C等からなるベース板と、ベース板のセラミックス回路基板とは反対側の面上にねじ止め等により設けられた放熱フィンと、を備える。 The power module is generally provided on a ceramic circuit board, a semiconductor element provided on one surface of the ceramic circuit board, and on the other surface of the ceramic circuit board by soldering or the like, and has excellent thermal conductivity. A base plate made of Cu-Mo, Cu-C, Al, Al-SiC, Al-C, etc., and heat-dissipating fins provided on the surface of the base plate on the opposite side of the ceramic circuit board by screwing or the like. Be prepared.
パワーモジュールは、当初、簡単な工作機械に使用されてきたが、最近では溶接機、電車の駆動部、電気自動車のように、より厳しい環境条件下での耐久性と更なる小型化が要求される用途で使用されるようになっている。 Initially, power modules were used in simple machine tools, but nowadays, they are required to be durable and further miniaturized under harsher environmental conditions such as welders, train drives, and electric vehicles. It has come to be used for various purposes.
このような要求に対応するため、パワーモジュールに使用される半導体素子においては、従来のSiに代わる材料としてSiCの開発が進められ、セラミックス回路基板においては、金属回路の厚みを増加させるなど、電流密度を上げるための試みがなされている。また、セラミックス回路基板の金属回路部分の材料としては、数千ボルトの高電圧、数百アンペアの高電流に対応するため、Cuが主として用いられている。 In order to meet such demands, the development of SiC as a material to replace conventional Si is being promoted in semiconductor devices used in power modules, and in ceramic circuit boards, currents such as increasing the thickness of metal circuits are being promoted. Attempts have been made to increase the density. Further, as a material for a metal circuit portion of a ceramic circuit board, Cu is mainly used in order to cope with a high voltage of several thousand volts and a high current of several hundred amperes.
しかし、このようなパワーモジュールにおいては、例えば-45℃から235℃までの熱衝撃を繰り返し加えると、Cuとセラミックスとの熱膨張率差に起因する熱応力による歪みがCuの粒界に蓄積し、この歪みがCuの粒界のずれを引き起こすことで、金属回路表面の表面粗さを増加させる。金属回路表面の表面粗さが増加すると、SiC半導体素子との接合性が低下し、パワーモジュールが正常に作動しなくなることが懸念される。これに対し、金属回路部分の厚みを小さくすることで、熱衝撃に伴う金属回路表面の表面粗さの増加を抑制する(耐熱衝撃性を向上させる)ことが可能とされている(例えば、非特許文献1参照)。 However, in such a power module, when a thermal shock from −45 ° C. to 235 ° C. is repeatedly applied, for example, strain due to thermal stress due to the difference in thermal expansion rate between Cu and ceramics accumulates in the grain boundaries of Cu. This strain causes the grain boundaries of Cu to shift, thereby increasing the surface roughness of the metal circuit surface. If the surface roughness of the metal circuit surface increases, the bondability with the SiC semiconductor element deteriorates, and there is a concern that the power module may not operate normally. On the other hand, by reducing the thickness of the metal circuit portion, it is possible to suppress the increase in surface roughness of the metal circuit surface due to thermal shock (improve thermal shock resistance) (for example, non-heat impact resistance). See Patent Document 1).
セラミックス回路基板における金属回路部分の厚みを小さくすることにより、熱衝撃に伴う金属回路表面の表面粗さの増加をある程度抑制することが可能となるものの、本発明者等の検討によれば、このようなセラミックス回路基板は、大電流に対する耐久性の低下や、放熱性の低下が起こることが判明した。 By reducing the thickness of the metal circuit portion of the ceramic circuit board, it is possible to suppress the increase in surface roughness of the metal circuit surface due to thermal shock to some extent, but according to the study by the present inventors, this is possible. It has been found that such ceramic circuit boards have a decrease in durability against a large current and a decrease in heat dissipation.
本発明は、このような実情に鑑みてなされたものであって、大電流に対する耐久性、放熱性、及び耐熱衝撃性を備えるセラミックス回路基板を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a ceramic circuit board having durability against a large current, heat dissipation, and thermal shock resistance.
本発明は、セラミックス基材と、セラミックス基材の両面に設けられた金属層と、を備え、金属層は、Alを含む第一金属層及びCuを含む第二金属層をセラミックス基材からこの順に有しており、金属層のうちの少なくとも一方が金属回路を形成している、セラミックス回路基板を提供する。 The present invention comprises a ceramic base material and metal layers provided on both sides of the ceramic base material, and the metal layer is a first metal layer containing Al and a second metal layer containing Cu from the ceramic base material. Provided is a ceramic circuit substrate which has in order and at least one of the metal layers forms a metal circuit.
セラミックス回路基板は、235℃の環境に30分放置した後に-45℃の環境に30分放置する操作を1サイクルとして、1000サイクルのヒートサイクル試験後において、金属層のセラミックス基材と反対側の面の表面粗さRaが1μm以下であってもよい。 The ceramic circuit board is left in an environment of 235 ° C for 30 minutes and then left in an environment of −45 ° C for 30 minutes as one cycle. The surface roughness Ra of the surface may be 1 μm or less.
セラミックス基材は、AlN、Si3N4又はAl2O3で形成されていてもよく、厚みが0.2~1.5mmであってもよい。 The ceramic base material may be formed of AlN, Si 3N 4 or Al 2 O 3 , and may have a thickness of 0.2 to 1.5 mm.
金属層の厚みは、0.1~6mmであってもよい。 The thickness of the metal layer may be 0.1 to 6 mm.
第一金属層の端面と第二金属層の端面とは面一であってもよく、第一金属層の端面が第二金属層の端面よりも外側にはみ出していてもよい。 The end face of the first metal layer and the end face of the second metal layer may be flush with each other, and the end face of the first metal layer may protrude outside the end face of the second metal layer.
本発明によれば、大電流に対する耐久性、放熱性及び耐熱衝撃性を備えるセラミックス回路基板を提供することが可能となる。 According to the present invention, it is possible to provide a ceramic circuit board having durability against a large current, heat dissipation and thermal shock resistance.
以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。 Hereinafter, some embodiments of the present invention will be described in detail. However, the present invention is not limited to the following embodiments.
図1は、セラミックス回路基板の一実施形態を示す断面図である。図1に示すように、セラミックス回路基板101は、セラミックス基材1と、セラミックス基材1の両面に設けられた金属層2a,2bとを有する。金属層2a,2bは、それぞれ、セラミックス基材1上に接し、Alを含む第一金属層22a,22b、及び第一金属層22a,22b上に形成された、Cuを含む第二金属層23a,23bから構成されている。すなわち、セラミックス基材、第一金属層及び第二金属層がこの順に積層している。金属層2a,2bのうちの少なくとも一方は、電気回路(金属回路)を形成している。
FIG. 1 is a cross-sectional view showing an embodiment of a ceramic circuit board. As shown in FIG. 1, the
このような特徴を有するセラミックス回路基板が、熱衝撃を繰り返し加えた後であっても、金属回路表面の表面粗さの増加を抑制できる理由を、本発明者等は以下のように考えている。 The present inventors consider the reason why a ceramic circuit board having such characteristics can suppress an increase in surface roughness of a metal circuit surface even after repeated thermal shocks. ..
まず、従来のセラミックス回路基板は、セラミックス基材にCuを含む金属層を接合したものであるが、上述したように熱衝撃を繰り返し受けると、Cuとセラミックスとの熱膨張率差に起因する熱応力による歪みがCuの粒界に蓄積し、この歪みがCuの粒界のずれを引き起こすことで、金属回路表面の表面粗さを増加させる。これに対し、本発明に係るセラミックス回路基板は、セラミックス基材上にまずAlを含む第一金属層が接合しており、当該第一金属層を介してCuを含む第二金属層が形成されている。Alとセラミックスとの熱膨張率差は大きいものの、Alは柔らかい金属であるため、熱衝撃を繰り返し受けた場合であっても、Cuを含む第二金属層とセラミックス基材との間に発生する熱応力を緩衝させることができると考えられる。結果としてCuの粒界のずれを抑制し、金属回路表面の表面粗さの増加を抑制することができたと本発明者等は考えている。 First, the conventional ceramic circuit board is formed by bonding a metal layer containing Cu to a ceramic base material, but as described above, when it is repeatedly subjected to thermal shock, heat caused by the difference in thermal expansion rate between Cu and ceramics is generated. The strain due to stress accumulates in the grain boundaries of Cu, and this strain causes the deviation of the grain boundaries of Cu, thereby increasing the surface roughness of the metal circuit surface. On the other hand, in the ceramic circuit board according to the present invention, the first metal layer containing Al is first bonded to the ceramic base material, and the second metal layer containing Cu is formed via the first metal layer. ing. Although the difference in thermal expansion coefficient between Al and ceramics is large, Al is a soft metal, so it is generated between the second metal layer containing Cu and the ceramic base material even when it is repeatedly subjected to thermal shock. It is considered that the thermal stress can be buffered. As a result, the present inventors consider that the deviation of the grain boundaries of Cu can be suppressed and the increase in the surface roughness of the surface of the metal circuit can be suppressed.
また、本発明に係るセラミックス回路基板は、上記構成とすることで金属回路表面の表面粗さの増加を抑制することができることから、従来のように金属回路部分の厚みを小さくする必要がなく、当該厚みを小さくすることに起因する大電流に対する耐久性の低下や、放熱性の低下も抑えることができると考えられる。 Further, since the ceramic circuit board according to the present invention can suppress the increase in the surface roughness of the metal circuit surface by adopting the above configuration, it is not necessary to reduce the thickness of the metal circuit portion as in the conventional case. It is considered that the decrease in durability against a large current and the decrease in heat dissipation due to the reduction in the thickness can be suppressed.
このようなセラミックス回路基板101を得るためには、例えば、セラミックス基材1は、AlN、Si3N4又はAl2O3で形成されていることが好ましい。セラミックス基材1の厚みは、0.2~1.5mmであることが好ましく、0.25~1.0mmであることがより好ましい。セラミックス基材1の厚みが0.2mm未満であると耐熱衝撃性が低下し、1.5mmを超えると放熱性が低下する傾向がある。
In order to obtain such a
また、第一金属層22a,22bはAlを含むが、Alを主成分として含んでいればよい。ここで、「主成分」とは、第一金属層22a,22bの全体質量を基準として、70質量%以上含まれる成分を意味する。主成分の割合は、90質量%以上であってもよく、95質量%以上であってもよい。また、第一金属層は、微量の不可避的不純物を含んでいてもよい。
Further, although the
第一金属層22a,22bに含まれる他の成分としては、本発明の効果を損なわない範囲であれば特に制限されるものではないが、例えば、Cu、Cu及びMoを含む合金、Cu及びWを含む合金等が挙げられる。第一金属層22a,22bは、それぞれ同種の材料で形成されていても、異種の材料で形成されていてもよいが、セラミックス回路基板の製造を容易にする観点から、同種の材料で形成されていることが好ましい。
The other components contained in the
第一金属層22a,22bの厚みは、0.1~3mmであることが好ましく、0.15~1mmであることがより好ましい。第一金属層22a,22bの厚みが0.1mm未満であると、Cuを含む第二金属層とセラミックス基材との間に発生する熱応力を緩衝することができず、3mmを超えると、セラミックス回路基板の厚みが必要以上に大きくなり、パワーモジュールの小型化の実現が困難となる。なお、第一金属層22a,22bの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。
The thickness of the
第二金属層23a,23bは、Cuを含むが、Cuを主成分として含んでいればよい。ここで、「主成分」とは、第二金属層23a,23bの全体質量を基準として、70質量%以上含まれる成分を意味する。主成分の割合は、90質量%以上であってもよく、95質量%以上であってもよい。また、第二金属層は、微量の不可避的不純物を含んでいてもよい。
The
第二金属層23a,23bに含まれる他の成分としては、本発明の効果を損なわない範囲であれば特に制限されるものではないが、例えば、Al、Al及びMoを含む合金、Cu及びWを含む合金等が挙げられる。第二金属層23a,23bは、それぞれ同種の材料で形成されていても、異種の材料で形成されていてもよいが、セラミックス回路基板の製造を容易にする観点から、同種の材料で形成されていることが好ましい。
The other components contained in the
第二金属層23a,23bの厚みは、0.2~3mmであることが好ましく、0.3~2mmであることがより好ましい。第二金属層23a,23bの厚みが0.2mm未満であると、大電流を流すことが困難となり、3mmを超えると、発生する熱応力が大きくなり、Alを含む第一金属層で熱応力を緩衝することが難しくなる可能性がある。なお、第二金属層23a,23bの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。
The thickness of the
また、金属層2a,2bの厚みは、0.1~6mmであることが好ましく、0.2~3mmであることがより好ましく、0.4~2mmであることが更に好ましく、0.5~1mmであることが特に好ましい。金属層2a,2bの厚みが0.1mm未満であると流せる電流が制限され、6mmを超えると耐熱衝撃性が低下する傾向がある。金属層2a,2bの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。
The thickness of the
上述した本実施形態に係るセラミックス回路基板101は、235℃の環境に30分放置した後に-45℃の環境に30分放置する操作を1サイクルとして、1000サイクルのヒートサイクル試験後において、金属層の前記セラミックス基材と反対側の面の表面粗さRaの増加を抑制することができる。上記ヒートサイクル試験後におけるRaの値は、例えば1μm以下であってよく、0.9μm以下であってよく、0.5μm以下であってよい。上記Raの下限値は特に制限されるものではないが、例えば0.1μm以上である。
The
本明細書において、金属層のセラミックス基材と反対側の面における表面粗さRaは、表面粗さ測定機を用いて、JIS-B0601-1994に準拠した方法により測定することができる。表面粗さ測定機としては、例えば、株式会社ミツトヨ製の商品名「SJ-400」を用いることができる。 In the present specification, the surface roughness Ra on the surface of the metal layer opposite to the ceramic substrate can be measured by a method according to JIS-B0601-1994 using a surface roughness measuring machine. As the surface roughness measuring machine, for example, the trade name "SJ-400" manufactured by Mitutoyo Co., Ltd. can be used.
セラミックス回路基板101は、例えば、セラミックス基材1と第一金属層22a,22bとを接合し、その後第二金属層23a,23bをそれぞれ第一金属層22a,22b上に形成させることにより得ることができる。
The
セラミックス基材1と第一金属層22a,22bとを接合する方法としては、接着剤を用いて両者を接着させる接着法、活性金属法、溶射法等を単独で又は複数を組み合わせて用いる方法が挙げられる。
As a method for joining the
接着法は、接着剤を用いて両者を接着させる方法であり、セラミックス基材の両面に、例えばアクリル系接着剤で金属板を接着した後、所望によりエッチング法で回路を形成する方法である。 The bonding method is a method of adhering the two together using an adhesive, and is a method of adhering a metal plate to both sides of a ceramic base material with, for example, an acrylic adhesive, and then forming a circuit by an etching method, if desired.
活性金属法は、例えば、Al-Cu-Mgクラッド箔をろう材として用い、温度630℃でセラミックス基材の両面にAl板を接合した後、所望によりエッチング法で回路を形成する方法が挙げられる。 Examples of the active metal method include a method in which an Al-Cu-Mg clad foil is used as a brazing material, an Al plate is bonded to both sides of a ceramic substrate at a temperature of 630 ° C., and then a circuit is formed by an etching method, if desired. ..
溶射法(コールドスプレー法)は、例えば、複数の金属粒子から構成される金属紛体を10~270℃に加熱するとともに250~1050m/sの速度まで加速してから吹き付けることにより、セラミックス基材上に金属層を形成させる工程と、セラミックス基材及びセラミックス基材上に形成された金属層を不活性ガス雰囲気下で加熱処理する工程とを備える。溶射法によりAlを含む第一金属層を形成する場合は、金属紛体を構成する金属としてAl粒子を用いればよい。 In the thermal spraying method (cold spraying method), for example, a metal powder composed of a plurality of metal particles is heated to 10 to 270 ° C., accelerated to a speed of 250 to 1050 m / s, and then sprayed onto a ceramic substrate. It is provided with a step of forming a metal layer on the ceramic substrate and a step of heat-treating the ceramic substrate and the metal layer formed on the ceramic substrate in an inert gas atmosphere. When the first metal layer containing Al is formed by the thermal spraying method, Al particles may be used as the metal constituting the metal powder.
また、第二金属層23a,23bをそれぞれ第一金属層22a,22b上に形成させる方法としては、上記第一金属層と同様、接着剤を用いて両者を接着させる接着法、活性金属法、溶射法等を単独で又は複数を組み合わせて用いる方法が挙げられ、ここでは重複する説明を省略する。
Further, as a method for forming the
なお、活性金属法において、Cuを含む第二金属層を形成する方法としては、例えば、Ag(90%)-Cu(10%)-TiH2(3.5%)のろう材を用いて、温度800℃で上記第一金属層上にCu板を接合した後、所望によりエッチング法で回路を形成する方法が挙げられる。 In the active metal method, as a method for forming a second metal layer containing Cu, for example, a brazing material of Ag (90%) -Cu (10%) -TiH 2 (3.5%) is used. A method of forming a circuit by an etching method after bonding a Cu plate on the first metal layer at a temperature of 800 ° C. can be mentioned.
上述した実施形態では、金属層2a,2bは、それぞれ、第一金属層22a,22b及び第二金属層23a,23bを有する場合について説明したが、本発明は、上記実施形態に限らず、例えば第一金属層及び第二金属層の間に他の金属層を有する等、金属層2a,2bがそれぞれ三層以上の金属層を有していてもよい。このような他の金属層を有する場合、当該金属層は、例えばNiを含む金属層が挙げられる。他の金属層を有することにより、Alを含む第一金属層とCuを含む第二金属層との高温環境下における反応を抑制することができる。
In the above-described embodiment, the case where the
また、図1に示すセラミックス回路基板101においては、第一金属層22a,22bの端面22Eと第二金属層23a,23bの端面23Eとが面一になっているが、セラミックス回路基板がより優れた耐熱衝撃性を有する観点から、図2に示すセラミックス回路基板102のように、第一金属層22a,22bの端面22Eが、第二金属層23a,23bの端面23Eよりも外側、すなわちセラミックス基材1の端部側にはみ出していてもよい。端面22Eが、端面23Eよりもはみ出している部分の幅は、例えば1~1000μmであってもよい。
Further, in the
以上説明したセラミックス回路基板は、パワーモジュールにおいて好適に用いられ、大電流に対する耐久性の低下や、放熱性の低下を抑えることができる。 The ceramic circuit board described above is suitably used in a power module, and can suppress a decrease in durability against a large current and a decrease in heat dissipation.
図3は、パワーモジュールの一実施形態を示す断面図である。図3に示すように、パワーモジュール200は、ベース板3と、ベース板3上に第1の半田4を介して接合されたセラミックス回路基板103と、セラミックス回路基板103上に第2の半田5を介して接合された半導体素子6とを備えている。
FIG. 3 is a cross-sectional view showing an embodiment of the power module. As shown in FIG. 3, the
セラミックス回路基板103は、セラミックス基材1と、セラミックス基材1の両面に設けられた金属層2a,2bとを備えている。ベース板3は、第1の半田4を介して金属層2bに接合されている。半導体素子6は、第2の半田5を介して金属層2aの所定の部分に接合されるとともに、アルミワイヤ(アルミ線)等の金属ワイヤ7で金属層2aの所定の部分に接合されている。なお、図3に示すパワーモジュールにおいて、金属層2aは、電気回路(金属回路)を形成している。金属層2bは、金属回路を形成していてもしていなくともよい。
The ceramic circuit board 103 includes a
ベース板3上に設けられた上記の各構成要素は、例えば一面が開口した中空箱状の樹脂製の筐体8で蓋され、筐体8内に収容されている。ベース板3と筐体8との間の中空部分には、シリコーンゲル等の充填剤9が充填されている。金属層2aの所定部分には、筐体8の外部と電気的な接続が可能なように、筐体8を貫通する電極10が第3の半田11を介して接合されている。
Each of the above components provided on the
ベース板3の縁部には、パワーモジュール200に例えば放熱部品を取り付ける際のネジ止め用の取付け穴3aが形成されている。取付け穴3aの数は、例えば4個以上である。ベース板3の縁部には、取付け穴3aに代えて、ベース板3の側壁が断面U字状となるような取付け溝が形成されていてもよい。
At the edge of the
パワーモジュール200は、上述した本実施形態に係るセラミックス回路基板を備えるため、高耐圧、高出力等が要望される電車又は自動車の駆動インバータとして好適に用いられる。
Since the
以下、実施例を挙げて本発明について更に具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to examples. However, the present invention is not limited to these examples.
[実施例1]
セラミックス基材として、窒化アルミニウム(AlN)基材(サイズ:50mm×60mm×0.635mmt)を用いた。Al-Cu-Mgクラッド箔をろう材として用い、セラミックス基材の両面に温度630℃にてAl板(厚み0.2mm)を接合し、エッチングによりAl回路を形成した。続いて、溶射法(コールドスプレー法)で厚み0.3mmのCu回路を積層し、温度300℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
[Example 1]
As the ceramic substrate, an aluminum nitride (AlN) substrate (size: 50 mm × 60 mm × 0.635 mmt) was used. An Al-Cu-Mg clad foil was used as a brazing material, and an Al plate (thickness 0.2 mm) was bonded to both sides of a ceramic substrate at a temperature of 630 ° C., and an Al circuit was formed by etching. Subsequently, Cu circuits having a thickness of 0.3 mm were laminated by a thermal spraying method (cold spray method), annealed at a temperature of 300 ° C., and then electroless Ni-plated to prepare a ceramic circuit board.
[実施例2]
実施例1と同様のセラミックス基材の両面に溶射法(コールドスプレー法)で厚み0.2mmのAl回路を積層し、温度500℃でアニール処理を行った。続いて、溶射法(コールドスプレー法)で厚み0.3mmのCu回路を積層し、温度300℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
[Example 2]
An Al circuit having a thickness of 0.2 mm was laminated on both sides of a ceramic substrate similar to that in Example 1 by a thermal spraying method (cold spray method), and annealed at a temperature of 500 ° C. Subsequently, Cu circuits having a thickness of 0.3 mm were laminated by a thermal spraying method (cold spray method), annealed at a temperature of 300 ° C., and then electroless Ni-plated to prepare a ceramic circuit board.
[実施例3]
実施例1と同様のセラミックス基材の両面に溶射法(コールドスプレー法)で厚み0.2mmのAl回路を積層し、温度500℃でアニール処理を行った後、エッチングにより回路を形成した。続いて、アクリル系接着剤でAl板に回路パターンを形取ったCu板(厚み0.3mm)を接着した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
[Example 3]
An Al circuit having a thickness of 0.2 mm was laminated on both sides of a ceramic substrate similar to that in Example 1 by a thermal spraying method (cold spray method), annealed at a temperature of 500 ° C., and then an etching was performed to form the circuit. Subsequently, a Cu plate (thickness 0.3 mm) having a circuit pattern formed was bonded to the Al plate with an acrylic adhesive, and then electroless Ni plating was performed to prepare a ceramic circuit board.
[比較例1]
Ag-Cu-TiH2ろう材を用い、実施例1と同様のセラミックス基材の両面に温度800℃にてCu板(厚み0.3mm)を接合し、エッチングによりCu回路を形成した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
[Comparative Example 1]
Using Ag-Cu-TiH 2 brazing material, a Cu plate (thickness 0.3 mm) was bonded to both sides of a ceramic substrate similar to Example 1 at a temperature of 800 ° C., and a Cu circuit was formed by etching. Electroless Ni plating was applied to produce a ceramic circuit board.
[比較例2]
セラミックス基材として、窒化珪素(Si3N4)基材(サイズ:50mm×60mm×0.32mmt)を用いた。Ag-Cu-TiH2ろう材を用い、セラミックス基材の両面に温度800℃にてCu板(厚み0.3mm)を接合し、エッチングによりCu回路を形成した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
[Comparative Example 2]
As the ceramic substrate, a silicon nitride (Si 3 N 4 ) substrate (size: 50 mm × 60 mm × 0.32 mmt) was used. Using Ag-Cu-TiH 2 brazing material, a Cu plate (thickness 0.3 mm) is bonded to both sides of a ceramic substrate at a temperature of 800 ° C., a Cu circuit is formed by etching, and then electroless Ni plating is applied. A ceramic circuit board was manufactured.
[比較例3]
アクリル系接着剤を用い、比較例2と同様のセラミック基材の両面にCu板(厚み0.3mm)を接着し、エッチングによりCu回路を形成した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
[Comparative Example 3]
A Cu plate (thickness 0.3 mm) is adhered to both sides of a ceramic substrate similar to Comparative Example 2 using an acrylic adhesive, a Cu circuit is formed by etching, and then electroless Ni plating is applied to the ceramic circuit board. Was produced.
[比較例4]
実施例1と同様のセラミックス基材の両面に溶射法(コールドスプレー法)で厚み0.3mmのAl回路を積層し、温度500℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
[Comparative Example 4]
An Al circuit with a thickness of 0.3 mm is laminated on both sides of a ceramic substrate similar to Example 1 by a thermal spraying method (cold spray method), annealed at a temperature of 500 ° C., electroless Ni plating is applied, and the ceramics are subjected to. A circuit board was manufactured.
各実施例及び比較例のセラミックス回路基板の詳細を表1に示す。 Table 1 shows the details of the ceramic circuit boards of each Example and Comparative Example.
<表面粗さRaの測定>
得られたセラミックス回路基板に対し、235℃の環境に30分放置した後に、-40℃の環境に30分放置する操作を1サイクルとして、1000サイクルのヒートサイクル試験を行った。ヒートサイクル試験後の実施例1~3及び比較例2~4のセラミックス回路基板に対し、表面粗さ測定機(株式会社ミツトヨ社、商品名「SJ-400」を用いて、JIS-B0601-1994に準拠した方法により表面粗さRaを測定した。実施例1~3のセラミックス回路基板は、ヒートサイクル試験後においても比較例2~4のセラミックス回路基板と比較して、表面粗さRaの増加を抑制することができ、耐熱衝撃性が良好であることが示された。なお、比較例1のセラミックス回路基板は、ヒートサイクル試験後に回路の剥離、セラミックス基材の破損が認められ、表面粗さRaを測定することができなかった。
<Measurement of surface roughness Ra>
The obtained ceramic circuit board was left in an environment of 235 ° C. for 30 minutes and then left in an environment of −40 ° C. for 30 minutes, and a heat cycle test of 1000 cycles was performed. JIS-B0601-1994 using a surface roughness measuring machine (Mitutoyo Co., Ltd., trade name "SJ-400") for the ceramic circuit boards of Examples 1 to 3 and Comparative Examples 2 to 4 after the heat cycle test. The surface roughness Ra was measured by a method according to the above. Even after the heat cycle test, the surface roughness Ra of the ceramic circuit boards of Examples 1 to 3 was increased as compared with the ceramic circuit boards of Comparative Examples 2 to 4. It was shown that the ceramic circuit board of Comparative Example 1 had peeling of the circuit and damage of the ceramic base material after the heat cycle test, and the surface roughness of the ceramic circuit board of Comparative Example 1 was shown to be good. Ra could not be measured.
セラミックス回路基板の評価結果を、表2に示す。 Table 2 shows the evaluation results of the ceramic circuit board.
実施例1~3及び比較例1~4のセラミックス回路基板に、Si半導体素子及び電極を高温半田で接合した後、Al-SiC製ベース板を、共晶半田を用いてセラミックス回路基板に更に接合した。次に、Al線をSi半導体素子とセラミックス回路基板に超音波接合して配線した後、樹脂筐体をベース板に接着剤で接着した後、樹脂筐体内にシリコーンゲルを充填してパワーモジュールを作製した。 After bonding Si semiconductor elements and electrodes to the ceramic circuit boards of Examples 1 to 3 and Comparative Examples 1 to 4 with high-temperature solder, the Al—SiC base plate is further bonded to the ceramic circuit board using eutectic solder. did. Next, after ultrasonically bonding the Al wire to the Si semiconductor element and the ceramic circuit board and wiring, the resin housing is bonded to the base plate with an adhesive, and then the resin housing is filled with silicone gel to form a power module. Made.
次に、このパワーモジュールを、6本のM6の取り付けボルトで140mm×190mm×50mmの透明樹脂ブロックに締め付け、トルク10Nで取り付けた。得られたパワーモジュールに対し、温度-45℃×30分と温度235℃×30分を1サイクルとして1000サイクルのヒートサイクル試験後、通電試験を行ったところ、比較例1~4のセラミックス回路基板を用いたパワーモジュールでは、大電流に対する耐久性及び放熱性が十分とはいえず、半導体素子の温度が急上昇し、誤作動を起こした。 Next, this power module was fastened to a transparent resin block of 140 mm × 190 mm × 50 mm with six M6 mounting bolts, and mounted with a torque of 10 N. The obtained power module was subjected to a heat cycle test of 1000 cycles with a temperature of −45 ° C. × 30 minutes and a temperature of 235 ° C. × 30 minutes as one cycle, and then an energization test was performed. It cannot be said that the power module using the above has sufficient durability and heat dissipation against a large current, and the temperature of the semiconductor element rises sharply, causing a malfunction.
1…セラミックス基材、2a,2b…金属層、22a,22b…第一金属層、23a,23b…第二金属層、22E…第一金属層の端面、23E…第二金属層の端面、101,102…セラミックス回路基板。 1 ... Ceramic substrate, 2a, 2b ... Metal layer, 22a, 22b ... First metal layer, 23a, 23b ... Second metal layer, 22E ... First metal layer end face, 23E ... Second metal layer end face, 101 , 102 ... Ceramic circuit board.
Claims (5)
前記金属層のうちの少なくとも一方が金属回路を形成しており、
前記第一金属層の厚みが0.1~3mmであり、
235℃の環境に30分放置した後に-45℃の環境に30分放置する操作を1サイクルとして、1000サイクルのヒートサイクル試験後において、前記金属層の前記セラミックス基材と反対側の面の表面粗さRaが1μm以下である、セラミックス回路基板。 A ceramic base material and metal layers provided on both sides of the ceramic base material are provided, and the metal layer comprises a first metal layer containing Al and a second metal layer containing Cu in this order from the ceramic base material. Have and
At least one of the metal layers forms a metal circuit and
The thickness of the first metal layer is 0.1 to 3 mm, and the thickness is 0.1 to 3 mm.
After leaving it in an environment of 235 ° C for 30 minutes and then leaving it in an environment of −45 ° C for 30 minutes as one cycle, after a heat cycle test of 1000 cycles, the surface of the surface of the metal layer opposite to the ceramic substrate. A ceramic circuit board having a roughness Ra of 1 μm or less .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017188490A JP7027095B2 (en) | 2017-09-28 | 2017-09-28 | Ceramic circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017188490A JP7027095B2 (en) | 2017-09-28 | 2017-09-28 | Ceramic circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019067804A JP2019067804A (en) | 2019-04-25 |
JP7027095B2 true JP7027095B2 (en) | 2022-03-01 |
Family
ID=66339916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017188490A Active JP7027095B2 (en) | 2017-09-28 | 2017-09-28 | Ceramic circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7027095B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022163658A1 (en) * | 2021-01-27 | 2022-08-04 | 京セラ株式会社 | Heater element positioning substrate, heating module, and heating device |
WO2023176770A1 (en) | 2022-03-18 | 2023-09-21 | 日油株式会社 | Heat dissipation substrate, heat dissipation circuit board, heat dissipation member, and method for manufacturing heat dissipation substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013018190A (en) | 2011-07-11 | 2013-01-31 | Nhk Spring Co Ltd | Laminate and method for producing the same |
JP2015086085A (en) | 2013-10-28 | 2015-05-07 | 日本発條株式会社 | Laminate, insulating cooling plate, power module and method for producing laminate |
JP2015211125A (en) | 2014-04-25 | 2015-11-24 | 三菱マテリアル株式会社 | Substrate for power module, substrate for power module with heat sink, and power module with heat sink |
WO2017006661A1 (en) | 2015-07-09 | 2017-01-12 | 株式会社東芝 | Ceramic metal circuit board and semiconductor device using same |
-
2017
- 2017-09-28 JP JP2017188490A patent/JP7027095B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013018190A (en) | 2011-07-11 | 2013-01-31 | Nhk Spring Co Ltd | Laminate and method for producing the same |
JP2015086085A (en) | 2013-10-28 | 2015-05-07 | 日本発條株式会社 | Laminate, insulating cooling plate, power module and method for producing laminate |
JP2015211125A (en) | 2014-04-25 | 2015-11-24 | 三菱マテリアル株式会社 | Substrate for power module, substrate for power module with heat sink, and power module with heat sink |
WO2017006661A1 (en) | 2015-07-09 | 2017-01-12 | 株式会社東芝 | Ceramic metal circuit board and semiconductor device using same |
Also Published As
Publication number | Publication date |
---|---|
JP2019067804A (en) | 2019-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102170623B1 (en) | Substrate for power modules, substrate with heat sink for power modules, and power module | |
JP4610414B2 (en) | Electronic component storage package, electronic device, and electronic device mounting structure | |
JP2002203942A (en) | Power semiconductor module | |
JP7027094B2 (en) | Power module with heat dissipation parts | |
JP7144419B2 (en) | power module | |
KR102186331B1 (en) | Resistor and production method for resistor | |
JP6638282B2 (en) | Light emitting module with cooler and method of manufacturing light emitting module with cooler | |
JP7211949B2 (en) | ceramic circuit board | |
KR20180059778A (en) | A substrate for a light emitting module, a light emitting module, a substrate for a light emitting module formed with a cooler, and a method for manufacturing a substrate for a light emitting module | |
JP7027095B2 (en) | Ceramic circuit board | |
JP4407521B2 (en) | Insulated heat transfer structure and power module substrate | |
JP2004356625A (en) | Semiconductor device and method for manufacturing the same | |
JP2005332874A (en) | Circuit board and semiconductor device employing it | |
JP2021185639A (en) | Power module | |
JP6503796B2 (en) | Power module substrate with heat sink and power module | |
JP7299672B2 (en) | Ceramic circuit board and its manufacturing method | |
JP7369508B2 (en) | ceramic circuit board | |
JP6565735B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
JP4635977B2 (en) | Heat dissipation wiring board | |
JP7298988B2 (en) | Ceramic circuit board and its manufacturing method | |
JP7063559B2 (en) | Base plate and power module | |
JP7299671B2 (en) | ceramic circuit board | |
JPH08222670A (en) | Package for mounting semiconductor element | |
JP2023040689A (en) | Substrate and semiconductor module | |
JP2020161676A (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7027095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |