JP7078499B2 - 半導体素子、電子機器、イメージセンサ、計測装置、半導体素子の製造方法 - Google Patents

Description

本発明は、半導体素子及び半導体素子の製造方法に関わる。また本発明は、半導体素子を備えた電子機器、イメージセンサ、計測装置に関わる。

原子力プラント、放射線利用施設においては、プラントや施設のプロセスを計測するために、計測器が複数設置されている。
これらの計測器には、半導体素子を含む回路が備わっている。回路を構成する素子の中では、一般的に半導体素子が放射線に弱いとされており（例えば、特許文献１を参照。）、放射線が照射されると、半導体素子の酸化膜中で電子とホール（正孔）が生成される。

導電体と比較すると、酸化膜中では電子の移動度が小さいため、電子とホールが再結合せずに放射線の照射量に応じて増加していく。
酸化膜中の電子は、ホールよりは移動度が大きいため、酸化膜中から抜け出すが、移動度が小さいホールは、正の電荷として酸化膜中に蓄積する。

放射線の線量率が低い場合には、放射線の影響は小さいが、線量率が高くなる過酷な環境下では、放射線の影響が大きくなる。すなわち、計測器であれば、指示値のドリフトを生じることや、最悪の場合に計測不能となる、可能性がある。

そこで、放射線が照射される計測器には、鉛等での遮蔽や、線源から距離を置く、等の対策がされている。
また、その他の対策案として、アンプ（増幅器）のオフセット電圧のドリフトをゼロ点補正する方法（例えば、特許文献２を参照。）がある。

特開昭６０－５５６５４号公報 特開２００１－１４４５５７号公報

上記特許文献２に記載の技術は、補正により、オフセット電圧のドリフトを補正することができる。
しかしながら、上記特許文献２に記載の技術は、放射線照射による劣化自体を抑制するものではないため、放射線が照射されると、半導体素子及びそれを組み込んだ電子回路において、ドリフトは発生してしまう。

また、半導体素子を、耐放射線性能に優れる材料（例えば、炭化ケイ素（ＳｉＣ）など）で構成することで、ドリフトを抑制することも可能であるが、照射直後は数％のドリフトが確認される。

上述した問題の解決のために、本発明においては、運転中の放射線照射によるドリフトを低減させることができ、放射線を照射されても正確な値を出力でき、線量率が高い放射線環境で正常に動作できる半導体素子及び半導体素子の製造方法を提供する。また、半導体素子を備えた電子機器、イメージセンサ、計測装置を提供する。
さらに、本発明の上記の目的及びその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本発明の半導体素子は、シリコンよりもバンドギャップが大きい半導体から成り、増幅機能を有する半導体素子であって、半導体素子を構成する酸化膜が、酸化膜内に注入されている正孔を有し、半導体素子のオフセット電圧のドリフトが飽和している状態であるものである。

本発明の電子機器は、上記本発明の半導体素子を用いて構成された電子回路を有するものである。

本発明のイメージセンサは、光を検出する光電変換素子と、光電変換素子からの信号を増幅する増幅回路とを備え、増幅回路が上記本発明の半導体素子を用いて構成されているものである。

本発明の計測装置は、計測を行うセンサ部と、センサ部からの信号を増幅する増幅回路とを備え、増幅回路が上記本発明の半導体素子を用いて構成されているものである。

本発明の半導体素子の製造方法は、シリコンよりもバンドギャップが大きい半導体から成り、増幅機能を有する半導体素子へ、放射線の照射を開始するステップと、その後、半導体素子のオフセット電圧のドリフトの飽和を判定するステップを有する。さらに、ドリフトが飽和していない場合に、半導体素子への放射線の照射を継続するステップと、放射線の照射を終了するステップと、を有する。

上述の本発明によれば、半導体素子を構成する酸化膜内に注入された正孔を有し、半導体素子のオフセット電圧のドリフトが飽和している状態であるので、運転中の放射線照射による半導体素子のオフセット電圧のドリフトを低減させることができる。
これにより、放射線が照射されても正確な値を出力でき、線量率が高い放射線環境で正常に動作できる、半導体素子、電子機器、イメージセンサ、計測装置を実現することができる。

また、上述の本発明の半導体素子の製造方法によれば、シリコンよりもバンドギャップが大きい半導体から成り、増幅機能を有する半導体素子へ放射線を照射することにより、半導体素子を構成する酸化膜内に正孔を注入することができる。これにより、上述した本発明の半導体素子を製造することができる。

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

第１の実施形態の電子回路の概略構成図（ブロック図）である。 酸化膜の内部に注入された正孔を有する半導体素子の例を示す断面図である。 酸化膜の内部に注入された正孔を有する半導体素子の例を示す断面図である。 酸化膜の内部に注入された正孔を有する半導体素子の例を示す断面図である。 第２の実施形態の製造方法を示すフローチャートである。 第３の実施形態の製造方法を示すフローチャートである。 第４の実施形態のイメージセンサの概略構成図（ブロック図）である。 第５の実施形態の計測装置の概略構成図（ブロック図）である。 ガンマ線照射の積算線量と半導体素子のオフセット電圧の関係を示す図である。 増幅機能を有する半導体素子を、それぞれバンドギャップの異なる半導体で構成し、放射線照射の開始からの経過時間とオフセット電圧の関係を比較して示す図である。

以下、本発明に係る実施形態について、文章もしくは図面を用いて説明する。ただし、本発明に示す構造、材料、その他具体的な数値等は、ここで取り上げた実施形態に限定されることはなく、要旨を変更しない範囲で適宜組み合わせや改良が可能である。また、本発明に直接関係のない要素は図示を省略する。

（第１の実施形態）
第１の実施形態として、半導体素子を有する電子回路の概略構成図（ブロック図）を、図１に示す。

図１に示す第１の実施形態では、電子回路２０に含まれる半導体素子のうち、増幅機能を有する半導体素子において、事前（電子回路２０の使用よりも前）に放射線照射を実施したものを用いている。
図１では、増幅機能を有する半導体素子の例として、放射線照射を実施したオペアンプ１１と、放射線照射を実施したトランジスタ（バイポーラトランジスタ）１２を示している。電子回路２０は、さらに、図示しないが、増幅機能を有する他の半導体素子や、増幅機能を有しない半導体素子（ダイオード等）を、有していてもよい。

上述したように、本実施の形態では、電子回路２０のうちの、増幅機能を有する半導体素子において、事前に放射線照射が実施されている。
このように、半導体素子に事前に放射線照射が実施されていることにより、半導体素子を構成する酸化膜が、この酸化膜の内部に注入された正孔（ホール）を有する状態になっている。

半導体素子に事前に照射する放射線の量は、放射線の照射によるオフセット電圧のドリフトが収束するまで行う。なお、このときの「収束」とは、ドリフトの割合が±０．１％／ｈよりも小さくなることを指す。

上記構成において、半導体素子に事前に照射する放射線の核種は、Ｃｏ－６０（ガンマ線）であることが望ましい。
また、事前に半導体素子に照射する放射線の積算線量は、５～１０ｋＧｙが望ましい。

ここで、酸化膜の内部に注入された正孔を有する半導体素子の例を、以下にいくつか挙げる。いずれの例も、増幅機能を有する半導体素子を構成する酸化膜の内部に正孔が注入されている。

図２に断面図を示す半導体素子は、半導体層１の上に、酸化膜から成るゲート絶縁膜２を介して、ゲート電極３が形成された構成である。
そして、酸化膜から成るゲート絶縁膜２は、その内部に注入された正孔（ホール）４を有する。

図２に示した、ゲート絶縁膜２及びゲート電極３を有する構成の半導体素子としては、例えば、ＭＯＳ型トランジスタ、ＭＯＳ型電界効果トランジスタ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、等が挙げられる。

図３に断面図を示す半導体素子は、半導体層１の上に酸化膜から成る絶縁膜５が形成され、この絶縁膜５を開口したコンタクト部において半導体層１に接するように、電極層６が形成されている。
そして、酸化膜から成る絶縁膜５は、その内部に注入された正孔（ホール）４を有する。

図３に示した、絶縁膜５と電極層６を有する構成の半導体素子としては、接合型電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲートを有しないバイポーラトランジスタ、等が挙げられる。

図４に断面図を示す半導体素子は、半導体層１の上に接して電極層７が形成され、この電極層７を覆って、酸化膜から成る絶縁層８が形成されている。
なお、電極層７は、図示しない断面において、配線、もしくは絶縁層８に設けた開口内に形成された導体層と接続されており、配線と直接、もしくは配線から導体層を介して、電極と電気的に接続されている。
そして、酸化膜から成る絶縁層８は、その内部に注入された正孔（ホール）４を有する。

図４に示した、電極層７と絶縁層８を有する構成の半導体素子としては、図３に示した半導体素子と同様に、接合型電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲートを有しないバイポーラトランジスタ、等が挙げられる。

図２～図４に示したそれぞれの半導体素子において、半導体層１としては、半導体基板、半導体基板上に形成された半導体エピタキシャル層、他の材料（例えば、絶縁基板等）に取り付けられた半導体層、等が挙げられる。

また、半導体層１は、シリコンよりもバンドギャップの大きい半導体によって構成されている。
シリコンよりもバンドギャップの大きい半導体としては、例えば、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等が挙げられる。これは、シリコンは耐放射線性能が低く、かつ放射線照射の有無によってオフセット電圧の変動が大きいためである。
例えば、ＳｉＣのようなＳｉよりバンドギャップの大きい半導体によって構成された、半導体素子の場合には、５～１０ｋＧｙ程度の放射線照射であれば故障することはなく、放射線照射によって、オフセット電圧を安定した状態にすることができる。

さらに、半導体層１は、図示しないが、不純物の注入により、ｐ型半導体領域やｎ型半導体領域が、所定の不純物濃度で形成されており、それらの半導体領域も含んで、増幅機能を有する半導体素子が構成される。
ここで、半導体層１内の詳細な構成については、使用する半導体の種類（ＳｉＣ，ＧａＮ等）毎に、それぞれ適切とされた構成が従来から提案されている。そして、半導体層１内の詳細な構成については、使用する半導体の種類によって構成（ｎ型半導体領域やｐ型半導体領域の配置等）が異なるため、説明を省略する。

また、ゲート絶縁膜２や絶縁膜５や絶縁層８を構成する、酸化膜の材料としては、一般的な酸化物である酸化シリコン（ＳｉＯ_２）を用いることができる。また、その他の材料、例えば、酸化窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化窒化アルミニウム（ＡｌＯＮ）等を用いることもできる。

なお、図２では、ゲート絶縁膜２がゲート電極３と同じ幅に形成されているが、ゲート絶縁膜がゲート電極の外側に亘って形成された構成としてもよい。

また、酸化膜中の正孔の位置は、図２～図４に示した正孔４の深さ位置、即ち中間部には限定されず、下部（半導体層の近く）、もしくは上部等であってもよい。

また、図３や図４では、絶縁膜５や絶縁層８の比較的広い範囲に正孔４が注入されているが、絶縁膜や絶縁層の特定の範囲に正孔が注入されている構成としてもよい。
例えば、半導体層のｐｎ接合付近の絶縁膜や絶縁層に、正孔が注入されている構成、等が考えられる。
特定の範囲に正孔を注入するには、放射線を照射する際に、放射線を遮蔽するマスク等を用いて、範囲外に放射線が照射されないようにすればよい。

さらにまた、事前の放射線照射により、酸化膜内に正孔を注入する、対象となる半導体素子の構成は、図２～図４に示した構成には限定されず、増幅機能を有し、酸化膜を有して構成される半導体素子であれば、その他の構成も可能である。

半導体素子への事前に放射線照射を行う時期は、例えば、以下に挙げる３つの時期が考えられる。
（１）半導体素子の形成過程
半導体素子の形成過程のうち、少なくとも酸化膜の形成過程よりも後に、放射線を照射する。なお、詳細を後述するように、半導体素子に駆動電圧を印加する場合には、半導体素子と共に半導体素子を駆動するための構成（配線や駆動回路等）も形成する。
この時期に放射線を照射する場合には、照射の対象となる半導体素子と配線や駆動回路のみを先に形成して放射線を照射し、照射の対象となる半導体素子以外の他の半導体素子や、封止材等は、まだ形成しない。この場合、照射の対象とならない他の半導体素子には、放射線が照射されないので、放射線によるダメージは生じない。
ただし、この時期に照射した場合には、対象の半導体素子のみに放射線を照射するので、放射線照射にかかるコストは高くなる。
（２）各半導体素子を形成した後
回路基板にそれぞれの半導体素子（対象以外の他の半導体素子も含む）を形成して、半導体素子上に保護膜や封止材を形成する前もしくは後に、放射線を照射する。そして、放射線を照射した後で、チップ等の状態として、半導体装置を完成させる。
（３）半導体装置の完成後
半導体装置が完成した後に、放射線を照射する。例えば、半導体装置が完成したチップの状態になった後に、チップごと放射線照射装置に入れて、放射線を照射する。
この時期に放射線を照射する場合、例えば、複数個の半導体装置（チップ）に対して同時に放射線を照射することによって、放射線照射にかかるコストを低減することが可能になる。

放射線による半導体素子へのダメージや放射線照射にかかるコスト等を考慮して、上述した時期のうちの適切と考えられる時期に、放射線を照射することが好ましい。

次に、増幅機能を有する半導体素子に放射線を照射した場合の変化について、より詳細に説明する。
半導体素子に放射線が照射されると、酸化膜中に電子とホールが生成されて、移動度の低いホールは、酸化膜中に正の電荷として蓄積する。増幅機能を有する半導体素子の場合も同様の現象が発生し、酸化膜中での電荷の蓄積によって、しきい値電圧の値が変動し、オフセット電圧のドリフトなどが起こる。
そこで、半導体素子をバンドギャップの大きい半導体素子（例えばＳｉＣ）で構成することで、放射線照射によるしきい値電圧の変動をシリコン（Ｓｉ）よりも大幅に低減させることができる。

ここで、半導体素子をバンドギャップの大きいＳｉＣで構成した場合の、ガンマ線照射の積算線量と半導体素子のオフセット電圧の関係を、図９に示す。
図９に示すように、照射直後から積算５～１０ｋＧｙまでは、許容値以下であるが、ドリフトが確認される。そして、積算５～１０ｋＧｙを超えると、ドリフトが収束して、オフセット電圧がほぼ一定の値となる。

次に、増幅機能を有する半導体素子を、それぞれバンドギャップの異なる半導体で構成し、放射線照射の開始からの経過時間とオフセット電圧の関係を比較して、図１０に示す。
図１０では、具体例として、バンドギャップの小さいＳｉと、バンドギャップの大きいＳｉＣで、それぞれ構成されたオペアンプにおいて、放射線照射前後でのオフセット電圧の推移を示している。そして、図１０の中央部までは放射線照射をＯＮ状態として、その後は放射線照射をＯＦＦ状態としている。

図１０に示すように、バンドギャップの大きいＳｉＣオペアンプは、放射線照射直後にオフセット電圧がドリフトした後にはオフセット電圧の変動がほとんど無く、放射線照射を停止しても大きな変化は無い。
一方、バンドギャップの小さいＳｉオペアンプは、放射線照射開始直後から許容値を超えて大きくオフセット電圧がドリフトし、放射線照射後も大きく値が変化している。
このことから、バンドギャップの小さいＳｉのような放射線照射の影響が大きい素子よりも、ＳｉＣのように放射線照射の影響が少なく、かつ放射線照射を停止した後でもオフセット電圧の値の変動が少ない半導体素子が適していることが分かる。

そして、バンドギャップの小さいＳｉでは、図１０に示したように、放射線照射を停止した後もオフセット電圧の値が変化してしまうため、半導体素子の使用中における、放射線照射によるオフセット電圧のドリフトを防ぐ、という効果は得られない。

上述の本実施形態によれば、半導体素子が事前に放射線照射されていることにより、半導体素子を構成する酸化膜内に注入された正孔を有するので、運転中の放射線照射による半導体素子のオフセット電圧のドリフトを低減させることができる。
また、半導体素子が、シリコン（Ｓｉ）よりもバンドギャップの大きい半導体で構成されているので、放射線照射による、半導体素子のオフセット電圧のドリフトが少なく、ある程度照射した後にほぼ一定の電圧に収束する。また、放射線照射後のオフセット電圧の値の変化も少ない。
これにより、半導体素子を有する電子回路２０は、放射線が照射されても正確な値を出力することができるので、線量率が高い放射線環境でも正常に動作する。
従って、線量率が高い放射線環境でも正常に動作する、電子回路２０及び電子回路２０を備えた電子機器等を実現することができる。
また、半導体素子を有する電子回路２０や電子回路２０を備えた電子機器の交換頻度を削減することができ、運転コストの低減が可能になる。

（第２の実施形態）
次に、第２の実施形態として、半導体素子の製造方法の一形態を説明する。
この第２の実施形態で製造する半導体素子は、前述した第１の実施形態の半導体素子のように、シリコンよりもバンドギャップが大きい半導体から成り、増幅機能を有する半導体素子である。

第２の実施形態の製造方法のフローチャートを、図５に示す。
図５に示すフローチャートでは、以下に説明するようにして、半導体素子へ放射線照射を行う。

まず、ステップＳ１１において、半導体素子への放射線照射を開始する。
半導体素子への放射線照射の時期は、前述した（１）～（３）のいずれかとする。

次に、ステップＳ１２において、放射線を照射しながら、半導体素子のオフセット電圧のドリフトを確認する。
例えば、電圧を計測するための計器等を、半導体素子に直接取り付け、もしくは半導体素子を含む電子回路に取り付ける。そして、公知の方法によって、オフセット電圧のドリフト（ドリフトの量）を確認することができる。

次に、ステップＳ１３において、確認したドリフトが飽和しているかどうかを判断する。
ドリフトが飽和している場合には、ステップＳ１５に進む。
ドリフトが飽和していない場合には、ステップＳ１４において、放射線の照射を継続し、ステップＳ１２に戻る。

ドリフトの飽和の基準としては、ドリフトが５ｍＶ／年よりも小さい変動となった場合を、「飽和」とする。
なお、照射の対象とする半導体素子もしくは半導体装置全体の使用期間が短い場合や、ドリフトの変動の許容値が大きい場合には、５ｍＶ／年より大きい値を定義してもよい。

次に、ドリフトが飽和している場合には、ステップＳ１５において、放射線照射を終了する。

上述の本実施形態によれば、シリコンよりもバンドギャップが大きい半導体から成り、増幅機能を有する半導体素子へ放射線を照射することにより、半導体素子を構成する酸化膜内に正孔を注入することができる。
これにより、半導体素子の使用時の放射線照射によるオフセット電圧のドリフトを防ぐことができるので、放射線が照射されても正確な値を出力することができ、線量率が高い放射線環境でも正常に動作する、半導体素子を製造することができる。

また、オフセット電圧のドリフトを確認して、ドリフトが飽和していない場合は放射線の照射を継続するので、ドリフトが飽和するまで放射線が照射される。その結果、ドリフトが飽和しているため、半導体素子の使用時に放射線が照射されても、ほとんどオフセット電圧が変動しないようにすることができる。

（第３の実施形態）
次に、本発明の第３の実施形態として、半導体素子の製造方法の他の形態を説明する。
この第３の実施形態で製造する半導体素子も、前述した第１の実施形態の半導体素子のように、シリコンよりもバンドギャップが大きい半導体から成り、増幅機能を有する半導体素子である。

第３の実施形態の製造方法のフローチャートを、図６に示す。
図６に示すフローチャートでは、以下に説明するようにして、半導体素子へ放射線照射を行う。

まず、ステップＳ２１において、半導体素子に電源を印加する。
その後、ステップＳ２２において、半導体素子への放射線照射を開始する。
次に、ステップＳ２３において、放射線を照射しながら、半導体素子のオフセット電圧のドリフトを確認する。

次に、ステップＳ２４において、確認したドリフトが飽和しているかどうかを判断する。
ドリフトが飽和している場合には、ステップＳ２６に進む。
ドリフトが飽和していない場合には、ステップＳ２５において、放射線の照射を継続し、ステップＳ２３に戻る。

次に、ステップＳ２６において、放射線照射を終了する。
さらに、ステップＳ２７において、半導体素子の電源をオフにし、製造終了とする。

即ち、本実施形態では、図５にフローチャートを示した第２の実施形態の各ステップに加えて、放射線の照射の前に半導体素子に電源を印加する、ステップＳ２１と、放射線の照射後に半導体素子の電源をオフにする、ステップＳ２７を有する。

図５にフローチャートを示した第２の実施形態のように、半導体素子に電源を印加しなくてもよいが、半導体素子の構成によっては、電源を印加しない状態ではオフセット電圧のドリフトが発生しないこともある。
そのため、本実施形態のように、半導体素子に電源を印加した状態で、放射線を照射することが望ましい。

本実施形態によれば、第２の実施形態と同様に、放射線が照射されても正確な値を出力することができ、線量率が高い放射線環境でも正常に動作する、半導体素子を製造することができる。
さらに、本実施形態によれば、電源を印加した状態で放射線を照射することによって、オフセット電圧のドリフトを早期に収束させることが可能になるため、製造コストの低減が可能となる。

（変形例）
第２の実施形態及び第３の実施形態（図５及び図６に示した各フローチャート）では、いずれも、放射線の照射を開始してから、オフセット電圧のドリフトの確認を行っていた。
これに対して、ドリフトの確認を行わなくてもドリフトの量を予測できる場合には、ドリフトを確認するステップ（図５のＳ１２や図６のＳ２３）を省略することも可能である。
例えば、寸法と構造が同一である、複数個の半導体素子に対して、順次放射線を照射する場合には、そのうちの１つ又は一部の半導体素子においてドリフトの確認を行えばよい。当該複数の半導体素子の他の半導体素子については、ドリフトの確認を行った半導体素子と同じ条件（照射強度及び時間）で放射線を照射すれば、ドリフトの量が同じになると予測されるからである。

（第４の実施形態）
次に、第４の実施形態として、半導体素子を適用したイメージセンサの概略構成図（ブロック図）を、図７に示す。
図７に示すように、イメージセンサ３０は、光を検出する光電変換素子２１と、光電変換素子２１からの信号を増幅する増幅回路（ＭＯＳＦＥＴ等）２２を有して構成される。

光電変換素子２１は、例えば、半導体層に形成されたフォトダイオード等により構成される。

増幅回路２２は、事前の放射線照射により酸化膜内に正孔が注入された、半導体素子を有して構成される。
即ち、例えば、図１に示した第１の実施形態の電子回路１０のように、事前の放射線照射により酸化膜内に正孔が注入された、増幅機能を有する半導体素子（図１の素子１１，１２等）を含む電子回路によって、増幅回路２２を構成する。
なお、増幅回路２２には、増幅機能を有していないその他の半導体素子を含んでいてもよい。

原子力プラントのような放射線量が高い環境では、イメージセンサは半導体素子への放射線照射による影響のため、例えば積算１ｋＧｙ程度で、故障して使用できなくなる。
そのため、イメージセンサのＭＯＳＦＥＴをシリコンよりも高いバンドギャップの半導体で構成し、オフセット電圧のドリフトが収束するまで、事前に放射線を照射することで、使用中の放射線照射による故障を抑制することが可能である。これにより、安全かつ信頼性の高いプラントの運転を提供することができる。

イメージセンサ以外にも、原子力プラント内作業ロボットや各種計測装置の回路中の半導体素子に本発明を適用することで、安全かつ信頼性の高いプラントの運転を提供することができる。
これらのうち、計測装置の例を、次に示す。

（第５の実施形態）
次に、第５の実施形態として、半導体素子を適用した計測装置の概略構成図（ブロック図）を、図８に示す。
図８に示すように、計測装置４０は、計測を行うセンサ部３１と、センサ部３１からの信号を増幅する増幅回路（ＭＯＳＦＥＴ等）３２を有して構成される。

センサ部３１は、物理量や特性等を計測するためのセンサを備える。
増幅回路３２は、事前の放射線照射により酸化膜内に正孔が注入された、半導体素子を有して構成される。
即ち、例えば、図１に示した第１の実施形態の電子回路１０のように、事前の放射線照射により酸化膜内に正孔が注入された、増幅機能を有する半導体素子（図１の素子１１，１２等）を含む電子回路によって、増幅回路３２を構成する。
なお、増幅回路３２には、増幅機能を有していないその他の半導体素子を含んでいてもよい。

以上、本発明の実施形態について、その作用効果も含めて説明した。しかしながら、本発明は、前述した各実施形態に限定されるものではなく、特許請求の範囲に記載した発明の要旨を逸脱しない範囲内で種々の変形実施が可能である。

１ 半導体層、２ ゲート絶縁膜、３ ゲート電極、４ 正孔（ホール）、５ 絶縁膜、６，７ 電極層、８ 絶縁層、１１ 放射線照射を実施したオペアンプ、１２ 放射線照射を実施したトランジスタ、２０ 電子回路、２１ 光電変換素子、２２，３２ 増幅回路、３０ イメージセンサ、３１ センサ部、４０ 計測機器

Claims (9)

1. シリコンよりもバンドギャップが大きい半導体から成り、
   増幅機能を有する半導体素子であって、
   前記半導体素子を構成する酸化膜が、前記酸化膜内に注入されている正孔を有し、
   前記半導体素子のオフセット電圧のドリフトが飽和している状態である
   半導体素子。
2. 前記シリコンよりもバンドギャップの大きい半導体が、ＳｉＣである請求項１に記載の半導体素子。
3. ゲート電極及びゲート絶縁膜を有するトランジスタを備え、前記トランジスタを使用することによって前記増幅機能が実現される構成であり、前記トランジスタの前記ゲート絶縁膜内に正孔が注入されている請求項１に記載の半導体素子。
4. 請求項１に記載の半導体素子を用いて構成された電子回路を有する
   電子機器。
5. 光を検出する光電変換素子と、前記光電変換素子からの信号を増幅する増幅回路とを備え、
   前記増幅回路が、請求項１に記載の半導体素子を用いて構成されている
   イメージセンサ。
6. 計測を行うセンサ部と、前記センサ部からの信号を増幅する増幅回路とを備え、
   前記増幅回路が、請求項１に記載の半導体素子を用いて構成されている
   計測装置。
7. シリコンよりもバンドギャップが大きい半導体から成り、増幅機能を有する半導体素子へ、放射線の照射を開始するステップと、
   その後、前記半導体素子のオフセット電圧のドリフトの飽和を判定するステップと、
   前記ドリフトが飽和していない場合に、前記半導体素子への前記放射線の照射を継続するステップと、
   前記放射線の照射を終了するステップと、を有する
   半導体素子の製造方法。
8. 前記放射線の照射を開始するステップと、前記ドリフトの飽和を判定するステップとの間に、さらに、前記半導体素子のオフセット電圧のドリフトを確認するステップを有する、請求項７に記載の半導体素子の製造方法。
9. 前記放射線の照射を開始するステップの前に、さらに、前記半導体素子へ電源電圧を印加するステップを有し、
   前記放射線の照射を終了するステップの後に、さらに、前記電源電圧をオフ状態にするステップ、を有する、請求項８に記載の半導体素子の製造方法。

Images