JP7063820B2 - チップ抵抗器およびその製造方法 - Google Patents

Description

本開示は、チップ抵抗器およびその製造方法に関する。

あるチップ抵抗器では、基板の上面に抵抗体が形成され、抵抗体の各端部にそれぞれ導通する裏面電極が基板の下面に形成されている。裏面電極は、一般的に、Ａｇを含むメタルグレーズからなる。

チップ抵抗器は、半田によって回路基板に実装される。図３３は、従来のチップ抵抗器Ａ１００を回路基板１０１に実装した状態を示す断面図である。図３３において、チップ抵抗器Ａ１００は、回路基板１０１の配線パターン１０２に、半田１０３を介して実装されている。回路基板１０１の熱膨張と、チップ抵抗器Ａ１００の基板１の熱膨張との相違が大きいと、温度サイクルがかかった場合に、熱膨張の相違により発生する熱応力が半田１０３に作用し、半田１０３にクラック１０４が発生する場合がある。特に、チップ抵抗器Ａ１００（基板１）が大きいほど、熱膨張の相違により発生する熱応力が大きくなるので、クラック１０４が発生する可能性が高くなる。車載用などには、大型（例えば３．２ｍｍ×１．６ｍｍ）のチップ抵抗器Ａ１００が用いられており、クラック１０４の発生が懸念されている。

本開示は先述した事情に鑑み、熱膨張の相違により発生する熱応力を緩和し、クラックの発生を抑制することができるチップ抵抗器およびその製造方法を提供することをその課題の一つとする。

本開示の第１の側面によると、チップ抵抗器が提供される。前記チップ抵抗器は、基板と、２つの上面電極と、抵抗体と、応力緩和層と、金属薄膜層と、２つの側面電極と、めっき層と、を備える。前記基板は、厚さ方向において互いに反対側を向く搭載面および実装面を有する。前記２つの上面電極は、前記基板の前記搭載面の第１および第２端にそれぞれ配置されている。抵抗体は、前記基板の前記搭載面において２つの前記上面電極の間に搭載され、かつ２つの前記上面電極に導通する。前記応力緩和層は、前記基板の前記実装面に形成された可とう性を有する。前記金属薄膜層は、前記応力緩和層において、前記基板の前記実装面に対向する面とは反対側を向く面に形成されている。前記金属薄膜層は、前記基板の長手方向に離間した２つの導電領域を有する。前記２つの側面電極は、２つの前記上面電極と前記金属薄膜層の２つの前記導電領域とを相互に導通させる。前記めっき層は、前記側面電極および前記金属薄膜層を覆う。

本開示の第２の側面によると、チップ抵抗器の製造方法が提供される。前記製造方法は、厚さ方向において互いに反対側を向く搭載面および実装面を有するシート状基板を用意することと、前記シート状基板の前記搭載面に、互いに離間した２つの上面電極を形成することと、前記シート状基板の前記搭載面のうち、２つの前記上面電極に挟まれた領域に、２つの前記上面電極と導通する抵抗体を搭載することと、前記実装面に可とう性を有する応力緩和層を形成することと、前記応力緩和層の、前記シート状基板とは反対側の面に２つの領域を有する金属薄膜層を形成することと、前記シート状基板を、２つの前記上面電極が離間する方向を短手方向とする複数の帯状基板に分割することと、前記帯状基板の長手方向の第１および第２端に沿って位置する側面、前記搭載面および前記実装面に、２つの前記上面電極と前記金属薄膜層の２つの領域とを相互に導通させる２つの側面電極を形成することと、前記側面電極および前記金属薄膜層を覆うめっき層を形成することと、を備える。

本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

本開示の第１実施形態にかかるチップ抵抗器を示す平面図である。 図１のチップ抵抗器を示す底面図である。 図１のＩＩＩ－ＩＩＩ線に沿う断面図である。 図３Ａのチップ抵抗器の一部を拡大した部分拡大断面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す底面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す正面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図１のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図１のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図１４Ａのチップ抵抗器の正面図である。 図１のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図１５Ａのチップ抵抗器の正面図である。 図１のチップ抵抗器を回路基板に実装した状態を示す断面図である。 本開示の第２実施形態にかかるチップ抵抗器を示す底面図である。 図１７のチップ抵抗器を示す断面図である。 図１８Ａのチップ抵抗器の一部を拡大した部分拡大断面図である。 図１７のチップ抵抗器の製造方法にかかる工程を示す正面図である。 本開示の第３実施形態にかかるチップ抵抗器を示す底面図である。 図２０のチップ抵抗器を示す断面図である。 図２１Ａのチップ抵抗器の一部を拡大した部分拡大断面図である。 図２０のチップ抵抗器の製造方法にかかる工程を示す底面図である。 図２０のチップ抵抗器の製造方法にかかる工程を示す正面図である。 本開示の第４実施形態にかかるチップ抵抗器を示す底面図である。 図２４のチップ抵抗器を示す断面図である。 図２５Ａのチップ抵抗器の一部を拡大した部分拡大断面図である。 本開示の第５実施形態にかかるチップ抵抗器を示す平面図である。 図２６のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。 本開示の第６実施形態にかかるチップ抵抗器を示す底面図である。 図２８のチップ抵抗器を示す断面図である。 図２９Ａのチップ抵抗器の一部を拡大した部分拡大断面図である。 図２８のチップ抵抗器の応力緩和層の周辺の一部を拡大した部分拡大断面図である。 本開示の第７実施形態にかかるチップ抵抗器を示す底面図である。 図３１のチップ抵抗器を示す断面図である。 図３２Ａのチップ抵抗器の一部を拡大した部分拡大断面図である。 従来のチップ抵抗器を回路基板に実装した状態を示す断面図である。

実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。

〔第１実施形態〕
図１～図３Ｂに基づき、本開示の第１実施形態にかかるチップ抵抗器Ａ１について説明する。図１は、チップ抵抗器Ａ１を示す平面図である。図２は、チップ抵抗器Ａ１を示す底面図である。図３Ａは、図１のＩＩＩ－ＩＩＩ線に沿う断面図である。図３Ｂは、図３Ａの一部を拡大した部分拡大断面図である。なお、図１および図２は、理解の便宜上、後述するめっき層３５および保護膜５を省略している。また、これらの図において、基板１などの厚さ方向（平面視方向）をｚ方向、基板１の長手方向をｘ方向、基板１の短手方向をｙ方向として説明する（以下の図においても同様とする。）。

これらの図に示すチップ抵抗器Ａ１は、実装対象となる回路基板に表面実装される形式のものである。本実施形態のチップ抵抗器Ａ１は、基板１、抵抗体２、電極３および保護膜５を備える。平面視におけるチップ抵抗器Ａ１の形状は、矩形状である。チップ抵抗器Ａ１は、いわゆる厚膜（メタルグレーズ皮膜）チップ抵抗器である。

基板１は、図１～図３Ｂに示すように、抵抗体２を搭載し、かつチップ抵抗器Ａ１を実装対象となる回路基板に実装するための部材である。基板１は、電気絶縁体である。本実施形態においては、基板１は、たとえばアルミナ（Ａｌ₂Ｏ₃）からなる。チップ抵抗器Ａ１の使用時に、抵抗体２より発生した熱を外部に放熱しやすくするため、基板１は、熱伝導率が高い材質であることが好ましい。基板１は、搭載面１１、実装面１２および側面１３を有する。平面視における基板１の形状は、矩形状であり、基板１の厚さ方向（ｚ方向）の寸法は、１００～５００μｍである。

搭載面１１は、図３Ａ－Ｂに示す基板１の上面であり、抵抗体２が搭載される面である。実装面１２は、図３Ａ－Ｂに示す基板１の下面であり、チップ抵抗器Ａ１を回路基板に実装する際に利用される面である。搭載面１１と実装面１２は、基板１の厚さ方向（ｚ方向）において互いに反対側を向いている。側面１３は、図１～図３Ｂに示すように、搭載面１１および実装面１２に対し直交し、かつ基板１の長手方向（ｘ方向）を向く２つの面である。側面１３は、搭載面１１と実装面１２との間に位置している。

抵抗体２は、電流を制限するまたは電流を検出するなどの機能を果たすものである。平面視における抵抗体２の形状は、基板１の長手方向（ｘ方向）に延びる帯状である。抵抗体２は、基板１の搭載面１１において後述する２つの上面電極３１の間に搭載され、かつ２つの上面電極３１に導通している。抵抗体２は、たとえばＲｕＯ₂またはＡｇ－Ｐｄ合金などの抵抗材料からなり、当該抵抗材料を含むペーストを印刷および焼成することで形成される。また、平面視における抵抗体２の形状は帯状であるが、当該形状をたとえばサーペンタイン状とするなど、いずれの形状とすることもできる。抵抗体２は、トリミング溝２１を有する。

トリミング溝２１は、図１および図３Ａに示すように、基板１の厚さ方向（ｚ方向）に貫通する溝である。トリミング溝２１は、抵抗体２の抵抗値を所要の値に調整するために形成される。本実施形態においては、平面視における形状がＬ字状のトリミング溝２１が抵抗体２に形成されている。なお、トリミング溝２１の形状および数は限定されない。

電極３は、図１～図３Ｂに示すように、抵抗体２と導通するとともに、チップ抵抗器Ａ１と実装対象となる回路基板の配線パターンとを相互接続するための、基板１の長手方向（ｘ方向）に互いに離間した２つの導電部材である。電極３は、ｘ方向において抵抗体２を挟んだ両側に配置されている。本実施形態においては、電極３は、上面電極３１、金属薄膜層３２、側面電極３３、応力緩和層３４およびめっき層３５を有する。

上面電極３１は、図１および図３Ａ－Ｂに示すように、基板１の搭載面１１の両端（第１および第２端）に配置され、かつ基板１の長手方向（ｘ方向）に互いに離間した２つの部分である。平面視における上面電極３１の形状は、矩形状である。本実施形態においては、上面電極３１の一部が、搭載面１１と抵抗体２との間に挟まれた構成となっている。なお、抵抗体２の一部が上面電極３１と搭載面１１との間に挟まれた構成でもよい。上面電極３１は、たとえばＡｇを含むメタルグレーズからなり、Ａｇを含むペーストを印刷および焼成することで形成される。なお、上面電極３１の材質および形状は限定されない。

応力緩和層３４は、図２および図３Ａ－Ｂに示すように、基板１の実装面１２上の両端（第１および第２端）に配置され、かつ基板１の長手方向（ｘ方向）に互いに離間した２つの緩和領域３４１を有する。平面視における応力緩和層３４の緩和領域３４１の形状は、上面電極３１と略同一である。なお、応力緩和層３４の緩和領域３４１の形状は限定されない。応力緩和層３４は、たとえばエポキシ樹脂やシリコーン樹脂などの可とう性を有する合成樹脂からなり、合成樹脂ペーストを印刷および硬化させることで形成される。本実施形態においては、応力緩和層３４を絶縁性の合成樹脂ペーストとしているが、たとえばＡｇを含む導電性の合成樹脂ペーストとしてもよい。つまり、応力緩和層３４は、絶縁性か導電性かにかかわらず、可とう性を有する材質であればよい。応力緩和層３４の厚さ方向（ｚ方向）の寸法は、１０～５０μｍである。当該寸法は小さすぎると、応力緩和層３４の可とう性が損なわれるので、熱膨張の相違による応力を緩和しにくくなる。一方、大きすぎると、チップ抵抗器Ａ１の厚さ方向（ｚ方向）の寸法が大きくなってしまう。また、応力緩和層３４の形成工程での硬化のための時間が長くなり製造効率が悪くなる。当該寸法は、基板１および実装対象となる回路基板の物性の相違による熱応力の大きさや、基板１の大きさなどに応じて、適宜設計される。

金属薄膜層３２は、図２および図３Ａ－Ｂに示すように、各々の応力緩和層３４において、基板１の実装面１２に対向する面とは反対側を向く面に形成され、かつ基板１の長手方向（ｘ方向）に離間した２つの導電領域３２１を有する。平面視における金属薄膜層３２の導電領域３２１の形状は、応力緩和層３４の緩和領域３４１と略同一形状であり、緩和領域３４１より小さい（図２参照）。なお、金属薄膜層３２の導電領域３２１の形状は限定されない。金属薄膜層３２は、スパッタリング法により、たとえばＮｉ－Ｃｒ合金を成膜することで形成される。金属薄膜層３２の厚さ方向（ｚ方向）の寸法は、数１０～数１００ｎｍである。なお、金属薄膜層３２の材質は限定されず、合成樹脂を含まない導電性の金属であればよい。

各々の金属薄膜層３２の導電領域３２１は、基板１の実装面１２における電極３の一部として機能するとともに、応力緩和層３４に接するめっき層３５の領域を小さくする役割を果たしている。応力緩和層３４が電気絶縁体である場合、応力緩和層３４に直接、めっき層３５を形成することが困難である。このため、金属薄膜層３２を備えることによって、応力緩和層３４が電気絶縁体であっても、応力緩和層３４の上にめっき層３５を形成することができる。

本実施形態においては、各々の金属薄膜層３２の導電領域３２１は、各々の応力緩和層３４の緩和領域３４１のうち基板１の長手方向（ｘ方向）において互いに向かい合う端面３４１ａおよびその近傍を露出させている（図３Ｂ参照）が、これに限られない。また、本実施形態においては、各々の導電領域３２１は、基板１の短手方向（ｙ方向）を向き、かつ端面３４１ａにつながる緩和領域３４１の面およびその近傍も露出させている（図２参照）が、これに限られない。各々の導電領域３２１は、応力緩和層３４とめっき層３５とが接する領域を小さくするように、応力緩和層３４とめっき層３５との間に形成されていればよい。

側面電極３３は、図１～図３Ｂに示すように、基板１の側面１３にそれぞれ配置され、かつ基板１の長手方向（ｘ方向）に互いに離間した２つの部分である。側面電極３３は、側面１３に加え、上面電極３１および金属薄膜層３２の導電領域３２１のそれぞれ一部を覆っている。すなわち、側面電極３３は、側面１３に配置された部分と、平面視において基板１の搭載面１１および実装面１２と重なる部分とを有する。側面電極３３により、上面電極３１と金属薄膜層３２の導電領域３２１とが相互に導通している。したがって、上面電極３１および側面電極３３によって、抵抗体２は金属薄膜層３２の導電領域３２１と導通している。本実施形態においては、側面電極３３は、たとえばＡｇを含むメタルグレーズからなり、Ａｇを含むペーストを印刷および焼成することで形成される。なお、側面電極３３の材質および形状は限定されないし、形成方法も限定されない。

めっき層３５は、図３Ａ－Ｂに示すように、上面電極３１の一部と、金属薄膜層３２の導電領域３２１および側面電極３３とを覆い、かつ基板１の長手方向（ｘ方向）に互いに離間した２つの部分である。めっき層３５は、内側めっき層３５１および外側めっき層３５２を有する。内側めっき層３５１は、上面電極３１の一部、金属薄膜層３２の導電領域３２１および側面電極３３を覆っており、上面電極３１、金属薄膜層３２の導電領域３２１および側面電極３３を熱や衝撃から保護する機能を果たす。本実施形態においては、内側めっき層３５１は、Ｎｉめっき層からなる。外側めっき層３５２は、内側めっき層３５１を覆っている。本実施形態においては、外側めっき層３５２は、Ｓｎめっき層からなる。外側めっき層３５２に半田が付着して、外側めっき層３５２が半田と一体化することで、チップ抵抗器Ａ１と実装対象となる回路基板の配線パターンとが相互接続される。本実施形態においては、内側めっき層３５１はＮｉめっき層からなるため、内側めっき層３５１に半田を直接付着させることが困難である。したがって、Ｓｎめっき層からなる外側めっき層３５２が必要となる。

保護膜５は、図３Ａ－Ｂに示すように、抵抗体２を覆い、抵抗体２を外部から保護する機能を果たす部材である。保護膜５は、下部保護膜５１および上部保護膜５２を有する。下部保護膜５１は、抵抗体２の表面（図３Ａ－Ｂに示す抵抗体２の上面）を覆っている。下部保護膜５１は、たとえばガラスからなり、ガラスを含むペーストを印刷および焼成することで形成される。上部保護膜５２は、基板１の一部と、抵抗体２と、下部保護膜５１と、上面電極３１の一部とを覆っている。上部保護膜５２は、たとえばエポキシ樹脂からなり、エポキシ樹脂を含むペーストを印刷および硬化させることで形成される。なお、下部保護膜５１および上部保護膜５２の材質および形状は限定されない。

次に、図４～図１５Ｂに基づき、チップ抵抗器Ａ１の製造方法について説明する。

図４～図９は、チップ抵抗器Ａ１の製造方法にかかる工程を示す平面図である。図１０は、チップ抵抗器Ａ１の製造方法にかかる工程を示す底面図である。図１１Ａ－Ｄは、チップ抵抗器Ａ１の製造方法にかかる工程を示す正面図である。図１２～図１３は、チップ抵抗器Ａ１の製造方法にかかる工程を示す斜視図である。図１４Ａ－Ｂは、チップ抵抗器Ａ１の製造方法にかかる工程を示す斜視図および正面図である。図１５Ａ－Ｂは、チップ抵抗器Ａ１の製造方法にかかる工程を示す斜視図および正面図である。なお、図８～図１５Ｂは、理解の便宜上、保護膜５の下部保護膜５１を省略している。また、図１２および図１３は、理解の便宜上、抵抗体２、上面電極３１、側面電極３３および上部保護膜５２について、それぞれの厚さを無視している。

最初に、図４に示すように、アルミナからなるシート状基板８１を用意する。シート状基板８１は、搭載面１１および実装面１２を有する。搭載面１１と実装面１２は、シート状基板８１の厚さ方向（ｚ方向）において互いに反対側を向いている。図４は、シート状基板８１の搭載面１１を示している。搭載面１１においては、図４に示す縦方向（ｙ方向）に複数の一次分割溝８１１が、図４に示す横方向（ｘ方向）に複数の二次分割溝８１２が碁盤目状に形成されている。一次分割溝８１１および二次分割溝８１２は、搭載面１１とは反対側の実装面１２においても同一本数が形成されている（図示略）。一次分割溝８１１および二次分割溝８１２の平面視における位置は、搭載面１１および実装面１２ともに同一である。一次分割溝８１１と二次分割溝８１２とによって形成される区画が、チップ抵抗器Ａ１の基板１に相当する領域である。

次いで、図５に示すように、シート状基板８１の搭載面１１上に、シート状基板８１の一次分割溝８１１を跨ぐように上面電極３１を形成する。本実施形態においては、上面電極３１は、Ａｇにガラスフリットを含有させたペーストを、搭載面１１にシルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。当該工程により、互いに離間した２つの上面電極３１が、搭載面１１に形成される。

次いで、図６に示すように、シート状基板８１の搭載面１１のうち、上面電極３１によりｘ方向に挟まれた領域に、上面電極３１と導通する抵抗体２を搭載する。本実施形態においては、抵抗体２は、ＲｕＯ₂またはＡｇ－Ｐｄ合金などの金属にガラスフリットを含有させたペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで搭載される。なお、シート状基板８１の搭載面１１に、先に抵抗体２を搭載し、各抵抗体２により挟まれた領域に、各抵抗体２と導通する上面電極３１を形成するようにしてもよい。

次いで、図７に示すように、抵抗体２の表面を覆う下部保護膜５１を形成する。本実施形態においては、下部保護膜５１は、ガラスを含むペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。当該工程の後工程である、抵抗体２にトリミング溝２１を形成する工程では、トリミング溝２１をレーザにより形成するため、抵抗体２に熱衝撃が作用するとともに、抵抗体２の微粒子が発生する。そこで、下部保護膜５１は、前記熱衝撃を緩和しつつ、前記微粒子が抵抗体２に再付着して、抵抗体２の抵抗値が変動することを防止する機能を果たす。

次いで、図８に示すように、抵抗体２を貫通するトリミング溝２１を抵抗体２に形成する。トリミング溝２１は、レーザトリミング装置（図示略）により形成される。トリミング溝２１の形成手順は次のとおりである。最初に、抵抗体２の長手方向（ｘ方向）に延出する２つの端面のうち、一方の端面から他方の端面に向かって、抵抗体２を流れる電流の方向（ｘ方向）に対し直交する方向（ｙ方向）に沿ってトリミング溝２１を形成する。次いで、抵抗体２の抵抗値が、チップ抵抗器Ａ１の所要の値に近い値まで上昇した後、抵抗体２を流れる電流の方向（ｘ方向）と平行になるように、そのまま向きを９０°転換してトリミング溝２１を形成する。抵抗体２の抵抗値が、チップ抵抗器Ａ１の所要の値になったとき、トリミング溝２１の形成を終了する。当該工程により、平面視における形状がＬ字状のトリミング溝２１が抵抗体２に形成される。なお、トリミング溝２１は、抵抗体２の長手方向（ｘ方向）の両端（第１および第２端）に、抵抗値測定用のプローブ（図示略）を当接した状態の下で形成される。

次いで、図９に示すように、シート状基板８１の搭載面１１上に、上部保護膜５２を形成する。このとき、抵抗体２に加え、上面電極３１および基板１のそれぞれの一部が上部保護膜５２に覆われる。本実施形態においては、上部保護膜５２は、シート状基板８１の二次分割溝８１２を跨ぐように、シート状基板８１の一次分割溝８１１に沿って延びる複数の帯状に形成される。また、本実施形態においては、上部保護膜５２は、エポキシ樹脂を含むペーストを、シルクスクリーンを用いて印刷し、硬化させることで形成される。なお、上部保護膜５２は、図７に示す保護膜５の下部保護膜５１と同様に、各々の抵抗体２ごとに分離された状態となるように形成してもよい。

次いで、図１０に示すように、シート状基板８１の実装面１２上に、一次分割溝８１１を跨ぐように応力緩和層３４を形成する。応力緩和層３４および上面電極３１の平面視における位置および大きさは、略同一である。本実施形態においては、応力緩和層３４は、エポキシ樹脂またはシリコーン樹脂を含むペーストを、実装面１２にシルクスクリーンを用いて印刷し、硬化させることで形成される。当該工程により、互いに離間した２つの緩和領域３４１となる応力緩和層３４が、実装面１２に形成される。

次いで、図１１Ａ－Ｄに示すように、シート状基板８１の実装面１２上に、金属薄膜層３２を形成する。図１１Ａは、図１０に示す状態、すなわち、シート状基板８１の実装面１２上に応力緩和層３４を形成した状態の正面図を示している。

次いで、図１１Ｂに示すように、シート状基板８１の実装面１２上に、マスキング膜９を形成する。マスキング膜９は、各応力緩和層３４の基板１とは反対側の面（以下では「表面」とする）の中央付近（当該面の各端部以外）を露出させる開口を設けるように形成される。本実施形態においては、マスキング膜９は、炭酸カルシウムを含むペーストを、実装面１２にシルクスクリーンを用いて印刷し、硬化させることで形成される。

次いで、図１１Ｃに示すように、シート状基板８１の実装面１２上に、金属薄膜層３２を形成する。金属薄膜層３２は、スパッタリング法により、Ｎｉ－Ｃｒ合金を成膜することで形成される。金属薄膜層３２は、マスキング膜９が形成されていない領域にのみ形成される。したがって、各応力緩和層３４の表面の中央付近にのみ、金属薄膜層３２が形成される。

次いで、図１１Ｄに示すように、マスキング膜９を除去する。当該工程により、応力緩和層３４の表面に、金属薄膜層３２が形成される。

次いで、図１２に示すように、シート状基板８１を、シート状基板８１の一次分割溝８１１で切断し、複数の帯状基板８６に分割する。このとき、帯状基板８６の長手方向（ｙ方向）に沿って、側面１３が帯状基板８６の両側にそれぞれ形成される。

次いで、図１３に示すように、帯状基板８６の長手方向（ｙ方向）に沿う側面１３と、搭載面１１および実装面１２のそれぞれ一部とに、側面電極３３を形成する。本実施形態においては、側面電極３３は、Ａｇにガラスフリットを含有させたペーストを印刷し、焼成炉により焼成することで形成される。なお、側面電極３３は、スパッタリング法により形成してもよい。側面電極３３の形成にあたっては、側面１３と、側面１３と直交して配置されている上面電極３１および金属薄膜層３２の導電領域３２１の表面の一部とが、側面電極３３に一体として覆われるようにする（導電領域３２１について図示略）。このとき、側面電極３３は、上面電極３１、応力緩和層３４および金属薄膜層３２の側面１３に沿ったそれぞれの端部に接する。当該工程により、上面電極３１と金属薄膜層３２の導電領域３２１とが、側面電極３３によって相互に導通する。

次いで、図１４Ａ－Ｂに示すように、帯状基板８６を、帯状基板８６の二次分割溝８１２で切断し、複数の個片８７に分割する。図１４Ａは斜視図であり、図１４Ｂは正面図である。このとき、側面電極３３の形状は、基板１を挟むコの字状となる。また、側面電極３３は、上面電極３１および金属薄膜層３２のそれぞれの表面の一部に形成された側面電極３３の部位を挟んだ両端に位置する、基板１の搭載面１１および実装面１２の一部にもそれぞれ形成される。

次いで、図１５Ａ－Ｂに示すように、めっき層３５（内側めっき層３５１および外側めっき層３５２）を形成する。図１５Ａは斜視図であり、図１５Ｂは正面図である。なお、図１５Ｂにおいては、上面電極３１、金属薄膜層３２の導電領域３２１、側面電極３３および応力緩和層３４の緩和領域３４１を破線で示している。具体的には、まず、個片８７において、金属薄膜層３２の導電領域３２１、側面電極３３および上面電極３１を覆う内側めっき層３５１を形成する。そして、内側めっき層３５１を覆う外側めっき層３５２を形成する。本実施形態においては、内側めっき層３５１はＮｉめっき、外側めっき層３５２はＳｎめっきによりそれぞれ形成される。当該工程により、抵抗体２と導通する２つの電極３が形成される。以上の工程を経ることにより、チップ抵抗器Ａ１が製造される。

図１６は、チップ抵抗器Ａ１を回路基板に実装した状態を示す断面図である。図１６において、チップ抵抗器Ａ１は、基板１の実装面１２を回路基板１０１側に向けて、両端に形成された１対の電極３を、半田１０３によって、それぞれ配線パターン１０２に接続されて、回路基板１０１に実装されている。半田１０３と外側めっき層３５２とは一体となっている。

回路基板１０１の熱膨張と、チップ抵抗器Ａ１００の基板１の熱膨張との相違が大きいと、温度サイクルがかかった場合に、熱膨張の相違により発生した応力が半田１０３に作用する。ここで、本実施形態によれば、金属薄膜層３２の導電領域３２１と基板１との間に、可とう性を有する応力緩和層３４の緩和領域３４１が形成されている。このため、熱膨張の相違により発生する熱応力を、応力緩和層３４の緩和領域３４１が変形することで緩和することができる。したがって、クラックの発生を抑制することができる。

また、本実施形態によれば、金属薄膜層３２が、応力緩和層３４とめっき層３５との間に形成されている。これにより、めっき層３５と応力緩和層３４とが直接接する領域が小さくなるので、応力緩和層３４が電気絶縁体であってもめっき層３５を容易に形成することができる。金属薄膜層３２は、スパッタリング法などにより形成されるので、合成樹脂を含まない金属の薄膜層とすることができる。

また、本実施形態によれば、応力緩和層３４の緩和領域３４１が金属薄膜層３２の導電領域３２１によって完全に覆われていないので、応力緩和層３４の緩和領域３４１がより変形しやすくなり、熱応力をより緩和させることができる。

〔第２実施形態〕
図１７～図１９Ｄに基づき、本開示の第２実施形態にかかるチップ抵抗器Ａ２について説明する。これらの図において、先述したチップ抵抗器Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。

図１７は、チップ抵抗器Ａ２を示す底面図である。なお、図１７は、理解の便宜上、めっき層３５を省略している。図１８Ａは、チップ抵抗器Ａ２を示す断面図であり、チップ抵抗器Ａ１における図３Ａと同様の断面図である。図１８Ｂは、図１８Ａの一部を拡大した部分拡大断面図である。なお、チップ抵抗器Ａ２の平面図は、図１と同様なので省略している。図１９Ａ－Ｄは、チップ抵抗器Ａ２の製造方法にかかる工程を示す正面図である。

本実施形態のチップ抵抗器Ａ２は、図１７および図１８Ａ－Ｂに示すように、各々の金属薄膜層３２の導電領域３２１が、各々の応力緩和層３４の緩和領域３４１のうち基板１の長辺方向（ｘ方向）において互いに向かい合う端面３４１ａおよびその近傍を覆っている。また、本実施形態においては、各々の導電領域３２１は、基板１の短手方向（ｙ方向）を向き、かつ端面３４１ａにつながる緩和領域３４１の面およびその近傍も覆っている。すなわち、各々の緩和領域３４１において、端面３４１ａとは反対側を向く面と、基板１の実装面１２に対向する面とを除く全ての面を導電領域３２１が覆っている点で、チップ抵抗器Ａ１と異なる。

次に、図１９Ａ－Ｄに基づき、チップ抵抗器Ａ２の製造方法について説明する。チップ抵抗器Ａ２の製造方法は、先述したチップ抵抗器Ａ１の製造方法に対して、図１１Ａ－Ｄに示す金属薄膜層３２を形成する工程が異なっている。その他の工程については、チップ抵抗器Ａ１の製造方法と同一である。

チップ抵抗器Ａ２の金属薄膜層３２を形成する工程は、図１９Ｂに示すように、マスキング膜９が形成される領域が、チップ抵抗器Ａ１の金属薄膜層３２を形成する工程（図１１Ｂ参照）の場合と異なる。本実施形態では、マスキング膜９は、各応力緩和層３４の表面および各端面をすべて露出させるように形成される。したがって、金属薄膜層３２は、各応力緩和層３４の表面および各端面を覆うように形成される（図１９Ｃ－Ｄ参照）。

本実施形態によっても、チップ抵抗器Ａ１と同様に、金属薄膜層３２の導電領域３２１と基板１との間に、可とう性を有する応力緩和層３４の緩和領域３４１が形成されている。したがって、基板１と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層３４の緩和領域３４１が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層３２が、応力緩和層３４とめっき層３５との間に形成されているので、めっき層３５を形成しやすい。特に、チップ抵抗器Ａ１では覆われていなかった、応力緩和層３４の緩和領域３４１の端面３４１ａ、端面３４１ａにつながり、かつ基板１の短手方向（ｙ方向）を向く面、およびこれらの面の近傍も、金属薄膜層３２の導電領域３２１に覆われている。したがって、めっき層３５と合成樹脂を含んでいる応力緩和層３４とが直接接する領域がなくなって、よりめっき層３５を形成しやすい。

なお、金属薄膜層３２の導電領域３２１は、応力緩和層３４の緩和領域３４１の端面３４１ａにつながる各端面およびその近傍を覆うが、端面３４１ａおよびその近傍は露出させるようにしてもよい。また、逆に、端面３４１ａおよびその近傍を覆うが、端面３４１ａにつながる各端面およびその近傍は露出させるようにしてもよい。これらの場合、応力緩和層３４の緩和領域３４１が金属薄膜層３２の導電領域３２１によって完全に覆われていないので、応力緩和層３４の緩和領域３４１がより変形しやすくなり、熱応力をより緩和させることができる。

応力緩和層３４の緩和領域３４１のうち金属薄膜層３２の導電領域３２１に覆われている部分が小さいほど、応力緩和層３４の緩和領域３４１がより変形しやすくなり、熱応力をより緩和させることができるが、めっき層３５を形成しにくくなる。一方、応力緩和層３４の緩和領域３４１のうち金属薄膜層３２の導電領域３２１に覆われている部分が大きいほど、めっき層３５を形成しやすくなるが、熱応力を緩和させにくくなる。金属薄膜層３２の導電領域３２１が応力緩和層３４の緩和領域３４１をどの程度覆うように形成するかは、熱応力の緩和の観点と、めっき層３５の形成しやすさの観点とから、適宜設計すればよい。

〔第３実施形態〕
図２０～図２３Ｄに基づき、本開示の第３実施形態にかかるチップ抵抗器Ａ３について説明する。これらの図において、先述したチップ抵抗器Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。

図２０は、チップ抵抗器Ａ３を示す底面図である。なお、図２０は、理解の便宜上、めっき層３５を省略している。図２１Ａは、チップ抵抗器Ａ３を示す断面図であり、チップ抵抗器Ａ１における図３Ａと同様の断面図である。図２１Ｂは、図２１Ａの一部を拡大した部分拡大断面図である。なお、チップ抵抗器Ａ３の平面図は、図１と同様なので省略している。図２２は、チップ抵抗器Ａ３の製造方法にかかる工程を示す底面図である。図２３Ａ－Ｄは、チップ抵抗器Ａ２の製造方法にかかる工程を示す正面図である。

本実施形態のチップ抵抗器Ａ３は、基板１の実装面１２において、基板１の長手方向（ｘ方向）の一方端から他方端まで連続して応力緩和層３４の緩和領域３４１が形成されている点で、チップ抵抗器Ａ１と異なる。本実施形態においては、応力緩和層３４を電気絶縁体である合成樹脂とする必要がある。

次に、図２２～図２３Ｄに基づき、チップ抵抗器Ａ３の製造方法について説明する。チップ抵抗器Ａ３の製造方法は、先述したチップ抵抗器Ａ１の製造方法に対して、図１０に示す応力緩和層３４を形成する工程と、図１１Ａ－Ｄに示す金属薄膜層３２を形成する工程が異なっている。その他の工程については、チップ抵抗器Ａ１の製造方法と同一である。

チップ抵抗器Ａ３の応力緩和層３４を形成する工程では、図２２に示すように、シート状基板８１の実装面１２上に、図２２の横方向（ｘ方向）に一方端から他方端まで連続した応力緩和層３４を形成する。そして、チップ抵抗器Ａ３の金属薄膜層３２を形成する工程では、図２３Ａ－Ｄに示すように、応力緩和層３４の表面の、基板１に対して各上面電極３１に向かい合う位置に、金属薄膜層３２を形成する。

本実施形態によっても、チップ抵抗器Ａ１と同様に、金属薄膜層３２の導電領域３２１と基板１との間に、可とう性を有する応力緩和層３４の緩和領域３４１が形成されている。したがって、基板１と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層３４の緩和領域３４１が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層３２が、応力緩和層３４とめっき層３５との間に形成されているので、めっき層３５を形成しやすい。また、応力緩和層３４の緩和領域３４１が金属薄膜層３２の導電領域３２１によって完全に覆われていないので、応力緩和層３４の緩和領域３４１がより変形しやすくなり、熱応力をより緩和させることができる。さらに、応力緩和層３４の形成が容易になる（図２２参照）ので、製造工程が簡略化できる。

なお、応力緩和層３４の緩和領域３４１は、基板１の実装面１２上の全面に形成するようにしてもよい。この場合、応力緩和層３４を形成する工程（図２２参照）では、シート状基板８１の実装面１２上の全面に応力緩和層３４を形成すればよい。したがって、応力緩和層３４の形成がより容易になるので、製造工程がより簡略化できる。

〔第４実施形態〕
図２４および図２５Ａ－Ｂに基づき、本開示の第４実施形態にかかるチップ抵抗器Ａ４について説明する。これらの図において、先述したチップ抵抗器Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。

図２４は、チップ抵抗器Ａ４を示す底面図である。なお、図２４は、理解の便宜上、めっき層３５を省略している。図２５Ａは、チップ抵抗器Ａ４を示す断面図であり、チップ抵抗器Ａ１における図３Ａと同様の断面図である。図２５Ｂは、図２５Ａの一部を拡大した部分拡大断面図である。なお、チップ抵抗器Ａ４の平面図は、図１と同様なので省略している。

本実施形態のチップ抵抗器Ａ４は、金属薄膜層３２を備えておらず、側面電極３３が金属薄膜層３２を兼ねている点で、チップ抵抗器Ａ１と異なる。本実施形態において、側面電極３３は、基板１の実装面１２における部分が、実装面１２と平行に、応力緩和層３４の緩和領域３４１の端面３４１ａの近くまで延びている。また、側面電極３３は、金属薄膜層３２と同様に、スパッタリング法により、たとえばＮｉ－Ｃｒ合金を成膜することで形成される。本実施形態においては、側面電極３３の側面１３に形成されている部分が「第２のスパッタ層」の一例に相当し、側面電極３３の実装面１２における延伸部分が「スパッタ層」の一例に相当する。

次に、チップ抵抗器Ａ４の製造方法について説明する。チップ抵抗器Ａ４の製造方法は、先述したチップ抵抗器Ａ１の製造方法に対して、図１１Ａ－Ｄに示す金属薄膜層３２を形成する工程が省略される点と、図１３に示す側面電極３３を形成する工程の内容とが異なる。本実施形態にかかる側面電極３３は、スパッタリング法により形成される。その他の工程については、チップ抵抗器Ａ１の製造方法と同一である。

本実施形態においては、チップ抵抗器Ａ１の金属薄膜層３２の導電領域３２１に相当する側面電極３３の実装面１２における部分と基板１との間に、可とう性を有する応力緩和層３４の緩和領域３４１が形成されている。したがって、本実施形態においても、基板１と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層３４の緩和領域３４１が変形することで緩和し、クラックの発生を抑制することができる。また、側面電極３３の実装面１２における部分が、応力緩和層３４とめっき層３５との間に形成されているので、めっき層３５を形成しやすい。また、応力緩和層３４の緩和領域３４１が側面電極３３の実装面１２における部分によって完全に覆われていないので、応力緩和層３４の緩和領域３４１がより変形しやすくなり、熱応力をより緩和させることができる。さらに、図１１Ａ－Ｄに示す金属薄膜層３２を形成する工程が省略できるので、製造工程が簡略化できる。

〔第５実施形態〕
図２６および図２７に基づき、本開示の第５実施形態にかかるチップ抵抗器Ａ５について説明する。これらの図において、先述したチップ抵抗器Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。

図２６は、チップ抵抗器Ａ５を示す平面図である。なお、図２６は、理解の便宜上、めっき層３５および保護膜５を省略している。図２７は、図２６のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。なお、チップ抵抗器Ａ５の底面図は、図２と同様なので省略している。

本実施形態のチップ抵抗器Ａ５は、平面視における抵抗体２の形状と、保護膜５の構成とが、チップ抵抗器Ａ１と異なる。平面視における抵抗体２の形状は、サーペンタイン状である。当該形状の抵抗体２は、スパッタリング法により基板１の搭載面１１に抵抗体２を搭載した後、フォトリソグラフィを用いた手法によって形成することができる。この場合、抵抗体２は、たとえばＮｉ－Ｃｒ合金からなる。すなわち、チップ抵抗器Ａ５は、いわゆる薄膜チップ抵抗器である。また、本実施形態においては、保護膜５の下部保護膜５１が省略されている。

本実施形態においては、チップ抵抗器Ａ１と同様に、金属薄膜層３２の導電領域３２１と基板１との間に、可とう性を有する応力緩和層３４の緩和領域３４１が形成されている。したがって、基板１と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層３４の緩和領域３４１が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層３２が、応力緩和層３４とめっき層３５との間に形成されているので、めっき層３５を形成しやすい。また、応力緩和層３４の緩和領域３４１が金属薄膜層３２の導電領域３２１によって完全に覆われていないので、応力緩和層３４の緩和領域３４１がより変形しやすくなり、熱応力をより緩和させることができる。さらに、平面視における抵抗体２の形状をサーペンタイン状とすることで、チップ抵抗器Ａ５の抵抗値を、チップ抵抗器Ａ１よりも相対的に高くしつつ、抵抗値の精度向上を図ることができる。

〔第６実施形態〕
図２８～図３０に基づき、本開示の第６実施形態にかかるチップ抵抗器Ａ６について説明する。これらの図において、先述したチップ抵抗器Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。

図２８は、チップ抵抗器Ａ６を示す底面図である。なお、図２８は、理解の便宜上、めっき層３５を省略している。図２９Ａは、チップ抵抗器Ａ６を示す断面図であり、チップ抵抗器Ａ１における図３Ａと同様の断面図である。図２９Ｂは、図２９Ａの一部を拡大した部分拡大断面図である。図３０は、応力緩和層３４の周辺の一部を拡大した部分拡大断面図である。なお、チップ抵抗器Ａ６の平面図は、図１と同様なので省略している。

本実施形態のチップ抵抗器Ａ６は、応力緩和層３４の構成がチップ抵抗器Ａ１と異なる。図２９および図３０に示すように、本実施形態にかかる応力緩和層３４は、形状が薄片状である導電性粒子３４２が含有された合成樹脂からなる。本実施形態にかかる導電性粒子３４２は、炭素粒子である。なお、導電性粒子３４２は、Ａｇ粒子であってもよい。導電性粒子３４２の厚さ方向に直交する方向の寸法は、長辺方向で５～１５μｍ、短辺方向で２～５μｍである。また、当該合成樹脂は、チップ抵抗器Ａ１と同様に、たとえばエポキシ樹脂やシリコーン樹脂など可とう性を有する合成樹脂である。

本実施形態においては、チップ抵抗器Ａ１と同様に、金属薄膜層３２の導電領域３２１と基板１との間に、可とう性を有する応力緩和層３４の緩和領域３４１が形成されている。したがって、本実施形態においても、基板１と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層３４の緩和領域３４１が変形することで緩和し、クラックの発生を抑制することができる。

また、本実施形態にかかる応力緩和層３４には、形状が薄片状である導電性粒子３４２が含有されている。応力緩和層３４は導電性を有するため、めっき層３５が形成されやすくなる。また、投錨効果（アンカー効果）により応力緩和層３４とめっき層３５の内側めっき層３５１との密着性が向上し、熱応力によって応力緩和層３４と内側めっき層３５１との界面に剥離が発生することを防止できる。

〔第７実施形態〕
図３１および図３２Ａ－Ｂに基づき、本開示の第７実施形態にかかるチップ抵抗器Ａ７について説明する。これらの図において、先述したチップ抵抗器Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。

図３１は、チップ抵抗器Ａ７を示す底面図である。なお、図３１は、理解の便宜上、めっき層３５を省略している。図３２Ａは、チップ抵抗器Ａ７を示す断面図であり、チップ抵抗器Ａ１における図３Ａと同様の断面図である。図３２Ｂは、図３２Ａの一部を拡大した部分拡大断面図である。なお、チップ抵抗器Ａ７の平面図は、図１と同様なので省略している。

本実施形態のチップ抵抗器Ａ７は、応力緩和層３４の構成がチップ抵抗器Ａ１と異なる。図３２Ａ－Ｂに示すように、本実施形態にかかる応力緩和層３４は、第１層３４ａおよび第２層３４ｂを有する。第１層３４ａは、基板１の実装面１２に接し、かつ電気絶縁体である合成樹脂からなる。当該合成樹脂は、チップ抵抗器Ａ１と同様に、たとえばエポキシ樹脂やシリコーン樹脂など可とう性を有する合成樹脂である。第２層３４ｂは、第１層３４ａに積層され、かつ導電性粒子３４２が含有された合成樹脂からなる。第２層３４ｂの構成は、チップ抵抗器Ａ６の応力緩和層３４の構成と同一である。したがって、本実施形態にかかる導電性粒子３４２は、形状が薄片状である炭素粒子である。なお、本実施形態においても、導電性粒子３４２は、形状が薄片状であるＡｇ粒子であってもよい。

本実施形態においては、チップ抵抗器Ａ１と同様に、金属薄膜層３２の導電領域３２１と基板１との間に、可とう性を有する応力緩和層３４の緩和領域３４１が形成されている。したがって、本実施形態においても、基板１と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層３４の緩和領域３４１が変形することで緩和し、クラックの発生を抑制することができる。

また、応力緩和層３４は、基板１の実装面１２に接する第１層３４ａと、第１層３４ａに積層された第２層３４ｂとを有する。第１層３４ａは、電気絶縁体である合成樹脂からなる。また、第２層３４ｂの構成は、チップ抵抗器Ａ６の応力緩和層３４の構成と同一である。このような構成をとることによって、第１層３４ａにより基板１と応力緩和層３４との密着性の向上を図ることができる。また、導電性を有する第２層３４ｂにより、めっき層３５が形成されやすくなるとともに、投錨効果により応力緩和層３４とめっき層３５の内側めっき層３５１との密着性が向上する。したがって、基板１およびめっき層３５の双方との密着性が高い応力緩和層３４とすることができるため、実装された回路基板に対するチップ抵抗器Ａ７の実装強度がより向上する。

本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。

本開示は、以下の付記にかかる実施形態を含む。
［付記１］
厚さ方向において互いに反対側を向く搭載面および実装面を有する基板と、
前記基板の前記搭載面の第１および第２端にそれぞれ配置された２つの上面電極と、
前記基板の前記搭載面において２つの前記上面電極の間に搭載され、かつ２つの前記上面電極に導通する抵抗体と、
前記基板の前記実装面に形成された可とう性を有する応力緩和層と、
前記応力緩和層において、前記基板の前記実装面に対向する面とは反対側を向く面に形成された金属薄膜層であって、前記基板の長手方向に離間した２つの導電領域を有する金属薄膜層と、
２つの前記上面電極と前記金属薄膜層の２つの前記導電領域とを相互に導通させる２つの側面電極と、
前記側面電極および前記金属薄膜層を覆うめっき層と、を備える、チップ抵抗器。
［付記２］
前記応力緩和層は、シリコーン樹脂またはエポキシ樹脂からなる、付記１に記載のチップ抵抗器。
［付記３］
前記応力緩和層は、導電性の合成樹脂からなる、付記１に記載のチップ抵抗器。
［付記４］
前記応力緩和層は、形状が薄片状である導電性粒子が含有された合成樹脂からなる、付記３に記載のチップ抵抗器。
［付記５］
前記導電性粒子は、炭素粒子を含む、付記４に記載のチップ抵抗器。
［付記６］
前記応力緩和層は、第１層および第２層を有し、
前記第１層は、前記基板の前記実装面に接し、前記第１層は、電気絶縁体である合成樹脂からなり、
前記第２層は、前記第１層に積層され、前記第２層は、前記導電性粒子が含有された合成樹脂からなる、付記４または５に記載のチップ抵抗器。
［付記７］
前記応力緩和層は、前記基板の前記実装面において、前記基板の長手方向の一方端から他方端まで連続して形成されている、付記１または２に記載のチップ抵抗器。
［付記８］
前記応力緩和層は、前記基板の長手方向に互いに離間し、かつ前記基板の前記実装面の第１および第２端にそれぞれ形成された２つの緩和領域を有している、付記１ないし６のいずれかに記載のチップ抵抗器。
［付記９］
各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を露出させ、かつ、各々の前記緩和領域の一部を覆っている、付記８に記載のチップ抵抗器。
［付記１０］
各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を覆っている、付記８に記載のチップ抵抗器。
［付記１１］
前記金属薄膜層は、スパッタ層を含む、付記１ないし１０のいずれかに記載のチップ抵抗器。
［付記１２］
前記金属薄膜層は、Ｎｉ－Ｃｒ合金からなる、付記１１に記載のチップ抵抗器。
［付記１３］
前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に形成される第２のスパッタ層を有し、
前記スパッタ層と前記第２のスパッタ層とは一体として形成される、付記１１または１２に記載のチップ抵抗器。
［付記１４］
前記側面電極は、Ｎｉ－Ｃｒ合金からなる、付記１３に記載のチップ抵抗器。
［付記１５］
前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、平面視において前記搭載面および前記実装面に重なる部分とを有している、付記１ないし１２のいずれかに記載のチップ抵抗器。
［付記１６］
前記めっき層は、Ｎｉめっき層およびＳｎめっき層を有する、付記１ないし１５のいずれかに記載のチップ抵抗器。
［付記１７］
前記応力緩和層の厚さは、１０～５０μｍである、付記１ないし１６のいずれかに記載のチップ抵抗器。
［付記１８］
前記基板は、電気絶縁体である、付記１ないし１７のいずれかに記載のチップ抵抗器。
［付記１９］
前記基板は、アルミナからなる、付記１８に記載のチップ抵抗器。
［付記２０］
平面視における前記抵抗体の形状は、サーペンタイン状である、付記１ないし１９のいずれかに記載のチップ抵抗器。
［付記２１］
前記抵抗体は、ＲｕＯ₂またはＡｇ－Ｐｄ合金を含む、付記１ないし２０のいずれかに記載のチップ抵抗器。
［付記２２］
前記抵抗体は、前記基板の厚さ方向に貫通するトリミング溝を有する、付記１ないし２１のいずれかに記載のチップ抵抗器。
［付記２３］
前記抵抗体と、前記上面電極の一部と、を覆う保護膜をさらに備える、付記１ないし２２のいずれかに記載のチップ抵抗器。
［付記２４］
前記保護膜は、下部保護膜および上部保護膜を有する、付記２３に記載のチップ抵抗器。
［付記２５］
前記下部保護膜は、ガラスを含む、付記２４に記載のチップ抵抗器。
［付記２６］
前記上部保護膜は、エポキシ樹脂を含む、付記２４または２５に記載のチップ抵抗器。
［付記２７］
厚さ方向において互いに反対側を向く搭載面および実装面を有するシート状基板を用意することと、
前記シート状基板の前記搭載面に、互いに離間した２つの上面電極を形成することと、
前記シート状基板の前記搭載面のうち、２つの前記上面電極に挟まれた領域に、２つの前記上面電極と導通する抵抗体を搭載することと、
前記実装面に可とう性を有する応力緩和層を形成することと、
前記応力緩和層の、前記シート状基板とは反対側の面に２つの領域を有する金属薄膜層を形成することと、
前記シート状基板を、２つの前記上面電極が離間する方向を短手方向とする複数の帯状基板に分割することと、
前記帯状基板の長手方向の第１および第２端に沿って位置する側面、前記搭載面および前記実装面に、２つの前記上面電極と前記金属薄膜層の２つの領域とを相互に導通させる２つの側面電極を形成することと、
前記側面電極および前記金属薄膜層を覆うめっき層を形成することと、を備える、チップ抵抗器の製造方法。
［付記２８］
前記金属薄膜層を形成することでは、スパッタリング法により前記金属薄膜層を形成する、付記２７に記載のチップ抵抗器の製造方法。
［付記２９］
前記抵抗体を搭載することでは、印刷を用いた手法により、またはスパッタリング法およびフォトリソグラフィを用いた手法により、前記抵抗体を搭載する、付記２７または２８に記載のチップ抵抗器の製造方法。
［付記３０］
前記めっき層を形成することの前に、前記帯状基板を複数の個片に分割することをさらに備える、付記２７ないし２９のいずれかに記載のチップ抵抗器の製造方法。
［付記３１］
前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成することをさらに備える、付記２７ないし３０のいずれかに記載のチップ抵抗器の製造方法。
［付記３２］
前記抵抗体と、前記上面電極の一部と、を覆う保護膜を形成することをさらに備える、付記２７ないし３１のいずれかに記載のチップ抵抗器の製造方法。

Claims (19)

1. 厚さ方向において互いに反対側を向く搭載面および実装面を有する基板と、
   前記基板の前記搭載面の第１および第２端にそれぞれ配置された２つの上面電極と、
   前記基板の前記搭載面において２つの前記上面電極の間に搭載され、かつ２つの前記上面電極に導通する抵抗体と、
   前記基板の前記実装面に形成された可とう性を有する応力緩和層と、
   前記応力緩和層において、前記基板の前記実装面に対向する面とは反対側を向く面に形成された金属薄膜層であって、前記基板の長手方向に離間した２つの導電領域を有する金属薄膜層と、
   ２つの前記上面電極と前記金属薄膜層の２つの前記導電領域とを相互に導通させる２つの側面電極と、
   前記側面電極および前記金属薄膜層を覆うめっき層と、を備え、
   前記応力緩和層は、形状が薄片状である導電性粒子が含有された導電性の合成樹脂からなり、
   前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、平面視において前記搭載面および前記実装面に重なる部分とを有している、チップ抵抗器。
2. 前記導電性粒子は、炭素粒子を含む、請求項１に記載のチップ抵抗器。
3. 前記応力緩和層は、第１層および第２層を有し、
   前記第１層は、前記基板の前記実装面に接し、前記第１層は、電気絶縁体である合成樹脂からなり、
   前記第２層は、前記第１層に積層され、前記第２層は、前記導電性粒子が含有された合成樹脂からなる、請求項１または２に記載のチップ抵抗器。
4. 前記応力緩和層は、前記基板の長手方向に互いに離間し、かつ前記基板の前記実装面の第１および第２端にそれぞれ形成された２つの緩和領域を有している、請求項１ないし３のいずれかに記載のチップ抵抗器。
5. 各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を露出させ、かつ、各々の前記緩和領域の一部を覆っている、請求項４に記載のチップ抵抗器。
6. 各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を覆っている、請求項４に記載のチップ抵抗器。
7. 前記金属薄膜層は、スパッタ層を含む、請求項１ないし６のいずれかに記載のチップ抵抗器。
8. 前記金属薄膜層は、Ｎｉ－Ｃｒ合金からなる、請求項７に記載のチップ抵抗器。
9. 前記めっき層は、Ｎｉめっき層およびＳｎめっき層を有する、請求項１ないし８のいずれかに記載のチップ抵抗器。
10. 前記応力緩和層の厚さは、１０～５０μｍである、請求項１ないし９のいずれかに記載のチップ抵抗器。
11. 前記基板は、電気絶縁体である、請求項１ないし１０のいずれかに記載のチップ抵抗器。
12. 前記基板は、アルミナからなる、請求項１１に記載のチップ抵抗器。
13. 平面視における前記抵抗体の形状は、サーペンタイン状である、請求項１ないし１２のいずれかに記載のチップ抵抗器。
14. 前記抵抗体は、ＲｕＯ2またはＡｇ－Ｐｄ合金を含む、請求項１ないし１３のいずれか
    に記載のチップ抵抗器。
15. 前記抵抗体は、前記基板の厚さ方向に貫通するトリミング溝を有する、請求項１ないし１４のいずれかに記載のチップ抵抗器。
16. 前記抵抗体と、前記上面電極の一部と、を覆う保護膜をさらに備える、請求項１ないし１５のいずれかに記載のチップ抵抗器。
17. 前記保護膜は、下部保護膜および上部保護膜を有する、請求項１６に記載のチップ抵抗器。
18. 前記下部保護膜は、ガラスを含む、請求項１７に記載のチップ抵抗器。
19. 前記上部保護膜は、エポキシ樹脂を含む、請求項１７または１８に記載のチップ抵抗器。

Images