Nothing Special   »   [go: up one dir, main page]

JP7058080B2 - Ａｌｅおよび選択的蒸着を用いた基板のエッチング - Google Patents

Ａｌｅおよび選択的蒸着を用いた基板のエッチング Download PDF

Info

Publication number
JP7058080B2
JP7058080B2 JP2017087781A JP2017087781A JP7058080B2 JP 7058080 B2 JP7058080 B2 JP 7058080B2 JP 2017087781 A JP2017087781 A JP 2017087781A JP 2017087781 A JP2017087781 A JP 2017087781A JP 7058080 B2 JP7058080 B2 JP 7058080B2
Authority
JP
Japan
Prior art keywords
carbon
plasma
substrate
containing material
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017087781A
Other languages
English (en)
Other versions
JP2017199909A (ja
JP2017199909A5 (ja
Inventor
サマンサ・タン
ジェンイー・ユウ
リチャード・ワイズ
ネイダー・シャンマ
ヤン・パン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2017199909A publication Critical patent/JP2017199909A/ja
Publication of JP2017199909A5 publication Critical patent/JP2017199909A5/ja
Application granted granted Critical
Publication of JP7058080B2 publication Critical patent/JP7058080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

半導体処理には、パターニング方法が重要である。特に、リソグラフィ技術にその光学限界を超えさせ、現在のリソグラフィ法に代わって小クリティカルディメンションフィーチャをパターニングするために、極紫外線（ＥＵＶ）リソグラフィが研究されてきた。現在のＥＵＶリソグラフィ法は、最終的に基板を不良品にし得る悪いエッジ粗さおよび弱いパターンにつながる。
本明細書では、半導体基板を処理するための方法および装置が提供されている。一態様は、基板を処理する方法を含み、その方法は：（ａ）第１炭素含有材料を含む基板を酸化剤に暴露し、第１バイアス電力で第１プラズマを点火して、第１炭素含有材料の表面を改質する工程と；（ｂ）第２バイアス電力で、スパッタリングなしに改質表面を除去するのに十分な期間にわたって、改質層を第２プラズマに暴露する工程と、を備える。様々な実施形態において、方法は、さらに、（ｃ）基板に第２炭素含有材料を選択的に蒸着して、第１炭素含有材料の裂け目（ｃｒｅｖｉｃｅ）を埋める工程を備える。様々な実施形態において、方法は、さらに、工程（ａ）～工程（ｃ）を循環的に繰り返す工程を備える。様々な実施形態において、第２バイアス電力は、約３０Ｖ～約１００Ｖの間であってよい。
いくつかの実施形態において、酸化剤は、強酸化剤である。例えば、強酸化剤は、酸素であってよい。様々な実施形態において、第１プラズマは、約１５Ｗ～約５００Ｗの間のプラズマ電力を用いて生成される。第１バイアス電力は、約５Ｖ～５０Ｖの間であってよい。
いくつかの実施形態において、酸化剤は、弱酸化剤である。例えば、弱酸化剤は、二酸化炭素、一酸化炭素、二酸化硫黄、一酸化窒素、窒素、および、アンモニアの内の任意の１または複数であってよい。いくつかの実施形態において、第１プラズマは、約３０Ｗ～約５００Ｗの間のプラズマ電力を用いて生成される。第１バイアス電力は、約３０Ｖ～約１００Ｖの間であってよい。
様々な実施形態において、基板に第２炭素含有材料を選択的に蒸着する工程は、約５Ｖ～約１５Ｖの間の電力の自己バイアスを印加する工程と、約３０Ｗ～約５００Ｗの間のプラズマ電力を用いてプラズマを点火する工程と、を含む。いくつかの実施形態において、基板に第２炭素含有材料を選択的に蒸着する工程は、さらに、メタンを導入する工程を含む。基板に第２炭素含有材料を選択的に蒸着する工程は、さらに、窒素、ヘリウム、アルゴン、水素、および、それらの組み合わせの内の任意の１または複数などの希釈剤を導入する工程を含んでもよい。
様々な実施形態において、第１炭素含有材料は、フォトレジスト、非晶質炭素、および、グラフェンの内の任意の１または複数である。いくつかの実施形態において、第１炭素含有材料は、極紫外線リソグラフィによってパターニングされたフォトレジストである。
いくつかの実施形態において、工程（ｃ）は、基板をメタンに暴露して、第１炭素含有材料の表面にメタンの層を吸着させる工程と、基板を第３プラズマに暴露する工程と、を含む。
第３プラズマは、ヘリウム、水素、窒素、アルゴン、および、ネオンの内の任意の１または複数などの不活性ガスを導入して、プラズマを点火することによって生成されてよい。
様々な実施形態において、第１炭素含有材料を含む基板を酸化剤に暴露する工程は、さらに、ヘリウム、アルゴン、ネオン、クリプトン、および、キセノンの内の任意の１または複数などの不活性希釈ガスに基板を暴露する工程を含む。
工程（ｂ）における第２プラズマは、水素、ヘリウム、窒素、アルゴン、および、ネオンの内の任意の１または複数などの不活性ガスを導入して、プラズマを点火することによって生成されてよい。
様々な実施形態において、方法は、さらに、工程（ａ）および工程（ｂ）の実行の合間に基板を収容するチャンバをパージして、余分な酸化剤をチャンバから除去する工程を備える。
いくつかの実施形態において、方法は、さらに、工程（ａ）および工程（ｂ）を循環的に繰り返す工程を備える。
基板は、約０℃～約１２０℃の間の温度に設定されたペデスタル上に載置されてよい。
別の態様は、基板を処理するための装置を含み、その装置は：各々がチャックを備えた１または複数の処理チャンバと；処理チャンバおよび関連する流量制御ハードウェアへの１または複数のガス流入口と；少なくとも１つのプロセッサおよびメモリを有するコントローラと、を備えており、少なくとも１つのプロセッサおよびメモリは、互いに通信可能に接続され、少なくとも１つのプロセッサは、流量制御ハードウェアと少なくとも動作可能に接続され、メモリは：（ｉ）酸化剤を処理チャンバに導入して、第１バイアス電力で第１プラズマを点火し；（ｉｉ）第１不活性ガスを導入して、第２バイアス電力で第２プラズマを点火することによって流量制御ハードウェアを少なくとも制御するように、少なくとも１つのプロセッサを制御するためのコンピュータ実行可能な命令を格納し、（ｉ）および（ｉｉ）は、真空を中断することなしに実行される。
様々な実施形態において、メモリは、さらに、（ｉｉｉ）炭素含有前駆体を処理チャンバに導入して、１または複数の処理チャンバ内に収容された基板の表面に炭素含有前駆体の吸着層を形成するための命令と、（ｉｖ）第２不活性ガスを導入して、第３プラズマを点火するための命令と、を備える。
様々な実施形態において、命令は、さらに、（ｉｉｉ）で炭素含有前駆体を導入する時に、約５Ｖ～約１５Ｖの間の電力で自己バイアスをオンにするための命令を含む。
様々な実施形態において、命令は、さらに、窒素、ヘリウム、アルゴン、水素、および、それらの組み合わせ、からなる群より選択された希釈剤を導入するための命令を含む。
様々な実施形態において、酸化剤は、酸素である。第１バイアス電力は、約５Ｖ～約５０Ｖの間であってよい。様々な実施形態において、第１プラズマは、約１５Ｗ～５００Ｗの間のプラズマ電力に設定される。
様々な実施形態において、酸化剤は、二酸化炭素、一酸化炭素、二酸化硫黄、一酸化窒素、窒素、および、アンモニアの内の任意の１または複数である。いくつかの実施形態において、第１バイアス電力は、約３０Ｖ～約１００Ｖの間である。いくつかの実施形態において、第１プラズマは、約３０Ｗ～５００Ｗの間のプラズマ電力に設定される。
これらの態様および他の態様について、図面を参照しつつ以下でさらに説明する。
基板上の膜の原子層エッチングの一例を示す概略図。
突起を持つレジストに原子層エッチングを実行する一例を示す概略図。
原子層エッチング中の除去動作の一例を示す概略図。
特定の開示された実施形態に従って利用できる選択的蒸着サイクルを示す概略図。
開示された実施形態に従って実行される動作を示す処理フローチャート。
特定の開示された実施形態を実行するための処理チャンバ例を示す概略図。
特定の開示された実施形態を実行するための処理装置例を示す概略図。
実験で用いられた基板の画像を示す図。
実験で得られた基板の画像を示す図。
特定の開示された実施形態に従って行われた実験から得られた基板の画像を示す図。 特定の開示された実施形態に従って行われた実験から得られた基板の画像を示す図。 特定の開示された実施形態に従って行われた実験から得られた基板の画像を示す図。
基板を示す図。 基板を示す図。 基板を示す図。
特定の開示された実施形態に従って行われた実験から得られた基板を示す図。 特定の開示された実施形態に従って行われた実験から得られた基板を示す図。 特定の開示された実施形態に従って行われた実験から得られた基板を示す図。 特定の開示された実施形態に従って行われた実験から得られた基板を示す図。 特定の開示された実施形態に従って行われた実験から得られた基板を示す図。 特定の開示された実施形態に従って行われた実験から得られた基板を示す図。
以下の説明では、提示した実施形態の完全な理解を促すために、数多くの具体的な詳細事項が示されている。開示された実施形態は、これらの具体的な詳細事項の一部またはすべてがなくとも実施可能である。また、開示した実施形態が不必要に不明瞭となることを避けるため、周知の処理動作の詳細な説明は省略した。開示した実施形態は、具体的な実施形態に関連して説明されているが、開示した実施形態を限定する意図はないことを理解されたい。
半導体基板中の薄膜のパターニングが、半導体デバイスの製造および加工で利用される。従来のパターニングには、フォトリソグラフィ（１９３ｎｍリソグラフィなど）が含まれる。フォトリソグラフィでは、光子源からマスク上に光子を放射して感光性のフォトレジスト上にパターンをプリントすることによってパターンがプリントされ、それにより、フォトレジストの特定の部分を除去してパターンを形成する化学反応をフォトレジストにおいて引き起こす。デバイスが縮小するほど、より小さいフィーチャをプリントする必要性が高まる。マルチプルパターニング技術が、従来のフォトリソグラフィで利用するために開発されてきたが、マルチプルパターニングは、多重の蒸着およびエッチング処理を用いる。先進的な半導体集積回路（ＩＣ）およびその他のデバイスにおけるフィーチャのスケーリングが、さらに小さい結像源波長へ移行によってリソグラフィの分解能の改善を促してきた。
極紫外線（ＥＵＶ）リソグラフィは、最先端のリソグラフィツール（スキャナとも呼ばれる）で約１３．５ｎｍ波長のＥＵＶ光源を用いて、より小さいパターンをフォトレジスト上にプリントするために開発されてきた。次世代のＥＵＶは、まず、４５ｎｍ技術ノードの製造をサポートすると２００６年に予測されたが、かかる開発は、いくつかの生産性の問題によって大幅に遅れた。ＥＵＶ生産性における１つの課題は、１３．５ｎｍの光子を生成して集束させる固有の困難のために、パターニングを実行するのに十分な電力を生成することであった。システムスループット、ひいては、全体のコストおよび生産性は、ウエハに供給される光子とフォトレジストを結像させるのに必要な光子の割合によって決定される。ソースの改善に向けて、この１０年間にわたって開発されてきた方法があるが、それらの方法は、４５ｎｍ技術ノードでＥＵＶ技術を効率的に利用できるための２５０Ｗのソース電力をまだ達成していない。５ｎｍ技術ノードでＥＵＶを実行するために、５００Ｗ～１０００Ｗのソース電力を利用して、既存のパターニング技術に対してコスト競争力を持つようにするように、ＥＵＶを実行するために用いられるソース電力は、ショットノイズおよびレジストブラにより、デバイスが縮小するにつれて増大する。
不十分なソース電力は、特にビアの結像について、パターニングされる像のエッジ粗さおよび規定されるクリティカルディメンションの両方において、パターン忠実度の損失につながる。これは、他の理由に加えて、各ビアの結像に利用可能な光子の数の少なさ、各フィーチャ内の光子の数の確率的変動、および、光酸形成における各光子の効率が、ホールサイズ（本明細書では、ローカルクリティカルディメンション均一性すなわち“ＬＣＤＵ”とも呼ばれる）およびエッジ粗さ（本明細書では、ラインエッジ粗さすなわち“ＬＥＲ”とも呼ばれる）のランダムな変動につながることに起因する。
クリティカルディメンションの小さいデバイスのためのフォトレジストをパターニングする現在の技術は、フォトレジストからの残留物を硬化させ、滑らかにし、除去するための反応性イオンエッチング（“ＲＩＥ”）処理を含む。しかしながら、現在のＲＩＥ処理は、ＬＥＲまたはＬＣＤＵに対処することができない。例えば、ＲＩＥによって処理されたフォトレジストは、フィーチャの底部で、フィーチャとレジストスカムとの間に小さいストリンガをまだ含みうる。
本明細書では、基板（フォトレジストなど）をエッチングして、フォトリソグラフィ後に結像されたフィーチャに均一にエッチングされた滑らかな縁部を生成する方法が提供されている。かかる技術は、本明細書に記載されるように、ＬＥＲおよびＬＣＤＵの両方を改善する。開示する実施形態は、高いソース電力を用いてＥＵＶ照射を実行する必要性を低減することにより、ＥＵＶスキャナの生産性を改善する。開示する実施形態は、ソース／ドレーン領域、３Ｄコンタクトホールなどへのコンタクトなどの構造を形成するための基板のエッチングに適している。
方法は、炭素含有材料などの材料を緩やかにエッチングして滑らかにするために、原子層エッチング（ＡＬＥ）および選択的蒸着を含む。開示する実施形態を用いてエッチングされうる炭素含有材料の例は、フォトレジスト（ＥＵＶまたは液浸に用いられるものなど）および非晶質炭素を含む。
ＡＬＥは、連続的な自己制限反応を用いて材料の薄層を除去する技術である。一般に、ＡＬＥは、任意の適切な技術を用いて実行されてよい。原子層エッチング技術の例は、２０１４年１１月１１日発行の米国特許第８，８８３，０２８号；２０１４年８月１９日発行の米国特許第８，８０８，５６１号；２０１７年２月２１日発行の米国特許第 ９，５７６，８１１号に記載されており、原子層エッチングの例およびエッチング技術を記載するために、参照によって本明細書に組み込まれる。様々な実施形態において、ＡＬＥは、プラズマで実行されてもよいし、熱的に実行されてもよい。
ＡＬＥは、循環的に実行されてよい。「ＡＬＥサイクル」の概念は、本明細書の様々な実施形態の議論に関連する。一般に、ＡＬＥサイクルは、エッチング処理（単分子層のエッチングなど）を１回実行するために用いられる動作の最小セットである。１サイクルの結果は、基板表面上の膜層の少なくとも一部がエッチングされることである。通例、ＡＬＥサイクルは、反応層を形成するための改質動作と、その後に、この改質層のみを除去すなわちエッチングするための除去動作と、を含む。サイクルは、反応物質または副生成物の一方のスイーピング（一掃）など、特定の補助的な動作を含んでもよい。一般に、サイクルは、一意的な動作手順を一組含む。一例として、ＡＬＥサイクルは、以下の動作を含んでよい：（ｉ）反応ガスの供給（吸着）、（ｉｉ）チャンバからの反応ガスのパージ、（ｉｉｉ）除去ガスおよび任意選択的なプラズマの供給（脱着）、ならびに、（ｉｖ）チャンバのパージ。
図１は、ＡＬＥサイクルの２例の概略図および選択的ポリマ蒸着の概略図である。１７１ａ～１７１ｅは、ＡＬＥサイクルの一例を示す。１７１ａにおいて、基板が準備される。
様々な実施形態において、基板は、シリコンウエハ、例えば、２００ｍｍウエハ、３００ｍｍウエハ、または、４５０ｍｍウエハであってよく、誘電材料、導電材料、または、半導体材料などの１または複数の材料層を上に蒸着されたウエハを含みうる。いくつかの実施形態において、基板は、シリコン（非晶質シリコンなど）のブランケット層、または、ゲルマニウムのブランケット層を備える。基板は、基板上に以前に蒸着およびパターニングされたパターン化マスク層を備えてよい。例えば、マスク層が、ブランケット非晶質シリコン層を含む基板上に蒸着およびパターニングされてよい。いくつかの実施形態において、基板表面は、フォトレジスト、または、グラフェン、または、非晶質炭素を含む。
いくつかの実施形態において、基板上の層は、パターニングされてよい。基板は、ビアまたはコンタクトホールなどの”フィーチャ”を有してよく、それらのフィーチャは、狭いおよび／またはリエントラント型（ｒｅ－ｅｎｔｒａｎｔ）の開口部、フィーチャ内の狭窄部、ならびに、高アスペクト比の内の１または複数によって特徴付けることができる。フィーチャは、上述した層の１または複数に形成されてよい。フィーチャの一例は、半導体基板または基板上の層におけるホールまたはビアである。別の例は、基板または層に線または空間によって規定されたトレンチである。様々な実施形態において、フィーチャは、バリア層または接着層などの下層を有してよい。下層の非限定的な例は、誘電層および導電層を含み、例えば、酸化シリコン、窒化シリコン、炭化シリコン、金属酸化物、金属窒化物、金属炭化物、および、金属層などである。いくつかの実施形態において、基板の表面は、基板がパターニングされる場合などに、２以上のタイプの材料を含んでもよい。基板は、開示する実施形態を用いてエッチングされて滑らかにされる少なくとも１つの材料を含む。この材料は、上述した任意のもの（金属、誘電体、半導体材料、および、その他）の内のいずれであってもよい。様々な実施形態において、これらの材料は、コンタクト、ビア、ゲートなどを加工するために準備されてよい。いくつかの実施形態において、エッチングされる材料は、非晶質炭素などのハードマスク材料である。さらなる材料の例は、窒化アルミニウムガリウム、シリコン、窒化ガリウム、タングステン、および、コバルトを含む。
１７１ｂにおいて、基板の表面が改質される。１７１ｃにおいて、余分な非吸着前駆体を除去するパージ動作後、改質層が残る。１７１ｄにおいて、改質層は、エッチングされている。１７１ｅにおいて、改質層は除去される。
同様に、１７２ａ～１７２ｅは、炭素含有膜をエッチングするためのＡＬＥサイクルの一例を示す。図１７２ａにおいて、炭素含有材料を含む基板が準備され、これは、多くの炭素原子を含む。様々な実施形態において、基板は、フォトレジストまたは非晶質炭素層などの炭素含有層を含む。
図１７２ｂにおいて、基板の表面を改質する酸化剤が、基板に導入される。酸化剤は、酸素（Ｏ２）などの強酸化剤または二酸化炭素（ＣＯ２）などの弱酸化剤であってよい。酸化剤の選択は、基板上の炭素含有材料のタイプに依存しうる。例えば、いくつかの実施形態において、強酸化剤は、非晶質炭素またはグラフェンなどの硬質炭素含有材料のエッチングに適した酸化剤であってよい。別の例では、いくつかの実施形態において、弱酸化剤は、ＥＵＶ（極紫外線）リソグラフィまたは液浸リソグラフィによってパターニングされたフォトレジストのエッチングに適した酸化剤であってよい。
１７２ｂの図は、何らかの酸化剤が基板の表面上に吸着された様子を一例として示す。改質動作は、後の除去動作で未改質の材料よりも容易に除去される厚さの薄い反応表面層を形成する。炭素含有材料のエッチングのために、酸素含有プラズマが、改質または吸着動作中に用いられてよい。酸素含有プラズマは、酸素（Ｏ２）などの酸素含有改質剤または二酸化炭素（ＣＯ２）などの弱酸化剤を流して、プラズマを点火することによって生成されてよい。さらなる弱酸化剤は、一酸化炭素（ＣＯ）、酸化窒素（ＮＯ）、および、二酸化硫黄（ＳＯ２）を含む。さらなる反応物質は、窒素、水素、および、アンモニア化合物、ならびに、レジスト面に反応的に結合された後にスパッタ閾値未満のイオン衝撃を用いて揮発されうる種を含んでよい。これらの強酸化剤および弱酸化剤は、単独で利用されてもよいし、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、および、それらの組みあわせなどの不活性希釈ガスと組み合わせて利用されてもよい。この動作は、炭素含有材料表面の数オングストロームを改質して、バルク炭素含有材料よりも弱い結合エネルギを有する改質層を形成する。様々な実施形態において、弱酸化剤は、バイアスなしまたは低バイアスでプラズマとして基板に提供される。例えば、様々な実施形態において、弱酸化剤はプラズマ処理チャンバに導入され、炭素含有材料の表面上への弱酸化剤の吸着を容易にするために、プラズマソース電力がオンにされて、プラズマが点火される。バイアスは、約５Ｖ～約１５Ｖの間または最大で約５０Ｖの自己バイアスなど、低電力または電圧で印加されてよい。プラズマ電力は、約１５Ｗ～約３００Ｗの間の電力に設定されてよい。「バイアス電力」および「バイアス電圧」という用語は、バイアスがペデスタルに印加される時にペデスタルに設定される電圧を記載するために、本明細書では交換可能に用いられることを理解されたい。本明細書に記載のバイアス電力またはバイアス電圧は、ボルトで測定されており、単位”Ｖ”または”Ｖｂ”によって示され、ここで、ｂはバイアスを指す。
１７２ｃにおいて、弱酸化剤がチャンバからパージされる。１７２ｄにおいて、除去ガスアルゴンが、Ａｒ＋プラズマ種および矢印によって示されるように方向性プラズマと共に導入され、イオン衝撃が、基板の改質炭素面を除去するために実行される。この動作中、基板に向かってイオンを引きつけるために、バイアスが基板に印加される。脱着動作では、不活性ガスプラズマ（Ｈｅ、Ａｒ、Ｘｅ、または、Ｎ２など）が、改質層を除去するために用いられてよい。１７２ｄではアルゴンが図示されているが、任意の適切な不活性ガスが、この動作でプラズマを生成するために用いられてよいことがわかる。除去中に印加されるバイアス電力は、様々な実施形態において、約３０Ｖ～約１００Ｖの間であってよい。バイアス電力は、基板に供給されるエネルギが、基板のスパッタリングに必要なエネルギ未満であるが、基板から改質層を除去するのに用いられるエネルギよりも大きくなるように、選択されてよい。プラズマ電力は、約３０Ｗ～約５００Ｗの間の電力に設定されてよい。
図１７２ｅにおいて、チャンバがパージされ、副生成物が除去される。様々な実施形態において、約１Å～約１３０Åの材料が、１サイクル中に除去されてよい。より強力な酸化剤が用いられる場合、エッチング速度は、より弱い酸化剤が用いられる場合よりも大きくなりうる。例えば、酸素（Ｏ２）などの強酸化剤が用いられる場合、不活性プラズマガスはＡｒであってよく、約１０Å～約３０Åの間のレジスト材料が除去されうる。いくつかの実施形態において、用いられる弱酸化剤が二酸化炭素であり、改質層を除去するために用いられる不活性ガスプラズマがヘリウムである場合、各サイクルは、約２Å～３Åの材料をエッチングしうる。炭素含有材料のエッチング後の表面は、通例、ＡＬＥ処理後に滑らかになる。例えば、いくつかの実施形態において、ＡＬＥ処理後の表面の二乗平均平方根粗さは、約０．５ｎｍ未満（Ｒｒｍｓ＜０．５ｎｍ）であってよい。
図２は、この動作がどのようにフォトレジスト上の突起の存在を減少しうるのかを示す。フォトレジスト上の突起のサイズは、直径および／または高さが約１Å～約３０Åでありうる。レジスト材料および突起２９９を有する基板例２００が提供されている。弱酸化剤２０１が供給されて、基板２００上に吸着し、これは、基板２００の表面を改質して、改質表面２０２を形成する。次いで、改質表面２０２は除去される；点線２０３は、以前に炭素含有材料が基板２００上にあった場所を示しており、現在では、基板２１０が形成されている。この処理２５０が、１回のＡＬＥ酸化サイクルを構成しうる。処理２６０は、突起２９８を有する基板２２０を示しており、基板は、弱酸化剤２２１に暴露される。弱酸化剤２２１は、基板２２０上に吸着し、これは、基板２２０の表面を改質して、改質表面２２２を形成する。弱酸化剤２３１が、基板２３０上に吸着して、改質表面（図示せず）を形成し、改質層は、基板２７０を生成するためにさらに除去され、図には、以前に炭素含有材料が基板２３０上にあった場所を示す点線２７５が含まれている。
特定の理論に縛られることなく、突起のスケールは原子レベルであり、その結果、突起が体積比に対してより大きい面積を有するので、炭素含有材料が突起の表面上に吸着され、突起の単分子層または二分子層が除去されると、突起のサイズは、表面の隣接する比較的平坦な部分からの材料の除去に比べて実質的に小さくなると考えられる。これは、より多くの炭素含有材料が、突起によって提供されるより広い表面領域上に吸着されることに起因しうる。
図３は、除去動作が、どのようにエッチングされる材料の平滑化を改善しうるのかを示す。不活性プラズマ種は、プラズマ種が、基板表面上の炭素原子に吸着した弱酸化剤の改質表面を除去するのに十分なエネルギを有するが、基板の表面から下層の非改質炭素原子をスパッタリングする程のエネルギを持たないように、１７２ｄにおいて低バイアスで用いられる。様々な実施形態において、バイアスは、約３０Ｖ～約１００Ｖの間、または、約５０Ｖ未満であってよい。いくつかの実施形態において、改質表面は、約０．５ｎｍの厚さであってよく、約３～４の原子層を含んでよい。いくつかの実施形態において、図３に示すように、改質層と非晶質材料の間に界面が存在しうる。不活性プラズマ種（図３に示すＡｒ＋など）は、閾値未満の非反応性イオン種であってよく、ここで、閾値未満とは、不活性プラズマ種のエネルギが、改質層の下の材料をスパッタリングするには不十分であるが、改質層を除去するのには十分に高いことを意味する。閾値バイアス電力またはバイアス電圧とは、ペデスタルに印加されてもペデスタル上の基板の表面の材料がスパッタリングされないようなバイアスの最大電圧のことである。したがって、閾値バイアス電力は、エッチングされる材料、プラズマを生成するために用いられるガス、プラズマを点火するためのプラズマ電力、および、プラズマ周波数に部分的に依存する。各サイクル後、表面は、表面上に多くの改質材料を残さず、または、全く残さず除去される材料を含むように、”リセット”されうる。
ＡＬＥ技術を用いた基板の平滑化に関するさらなる説明は、２０１５年９月４日出願の米国仮特許出願第６２／２１４，８１３号「ＡＬＥ ＳＭＯＯＴＨＮＥＳＳ：ＩＮ ＡＮＤ ＯＵＴＳＩＤＥ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＤＵＳＴＲＹ」、および、２０１６年８月３１日出願の米国特許出願公開第２０１７／００６９４６２号「ＡＬＥ ＳＭＯＯＴＨＮＥＳＳ：ＩＮ ＡＮＤ ＯＵＴＳＩＤＥ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＤＵＳＴＲＹ」に記載されており、これらは、参照によって本明細書に全体が組み込まれる。特定の理論に縛られることなく、基板は、ＡＬＥが材料をエッチングすることによって各サイクル中に基板の表面上の突起をエッチングして滑らかにするレイヤー・バイ・レイヤー（層ごと）メカニズムのために、開示した実施形態によって平滑化されうると考えられる。例えば、平滑化される材料の表面上の突起は、突起がエッチングされるにつれて、突起のサイズが、各エッチングサイクルで縮小することにより、材料の表面が滑らかになるように、突起の表面上で改質およびエッチングされうる。
ＡＬＥ処理は、側壁粗さまたはラインエッジ粗さを滑らかにできるが、ＣＤ変動（例えば、ライン幅またはホール／ピラー直径）を変えることはできない。そうするためには、フォトレジスト構造上に選択的に蒸着させて、異なるサイズのフィーチャ内へ異なる蒸着速度で、炭素含有材料でフィーチャを選択的に充填するために、選択的炭素含有材料蒸着処理が利用される。様々な実施形態において、ホールまたはピラーの直径は、基板全体で均一であり、ＬＣＤＵが改善される。例えば、いくつかの実施形態では、メタン（ＣＨ４）が用いられてよい。
図１を参照すると、１８２ａ～１８２ｃは、特定の開示した実施形態に従って実行できる選択的蒸着処理の概略図の例を示す。選択的ポリマ蒸着について、１８２ａは、炭素原子を備えた基板を示す。１８２ｂにおいて、炭素は、炭素材料が基板の表面上に選択的に蒸着するように、メタン（ＣＨ４）などの炭素含有化学物質に暴露される。メタンを一例として示したが、化学式ＣｘＨｙ（ここで、ｘおよびｙは１以上の整数）を有しうるその他の炭素含有化学物質を用いもよい。選択的炭素蒸着は、低バイアス（例えば、自己バイアス電力＝約５Ｖ～約１５Ｖ）および約３０Ｗ～約５００Ｗの範囲の低ＲＦプラズマ電力で実行されてよい。いくつかの実施形態において、炭素含有化学物質は、プラズマを生成するために、１または複数の希釈剤と混合されてもよい。希釈剤の例は、窒素、ヘリウム、アルゴン、水素、および、それらの組み合わせを含む。１８２ｃにおいて、チャンバは、余分なポリマを除去するためにパージされる。ポリマは、炭素基板の表面上に残る。
図４は、選択的ポリマ蒸着が、どのようにフォトレジスト上の裂け目および突起の存在を低減しうるのかを示す。１８２ｂ中に、メタンなどの炭素含有化学物質は、基板上に供給され、基板上の炭素含有材料の表面に吸着する。様々な実施形態において、裂け目（図４のフォトレジスト基板４００に示した裂け目４５０など）がある場合、本明細書に記載の自己制限処理を用いた炭素含有材料４０１の蒸着により、炭素含有材料でこれらの裂け目４５０を充填することで、表面を滑らかにする。図４に示すように、選択的蒸着は、フォトレジスト上などの突起（４９９）上への蒸着も含んでよい。特定の理論に縛られることなく、炭素含有材料の表面上の裂け目のスケールは原子レベルでありうるので、炭素含有材料が基板の表面上に均一に吸着されるように炭素含有材料をこれらの裂け目の中に蒸着すれば、基板の隣接する比較的平坦な表面上よりも裂け目の中に蒸着される材料が多くなり、それにより、各蒸着サイクルで裂け目の存在が減ることになると考えられる。
いくつかの実施形態において、基板は、炭素含有化学物質に基板を暴露した後、不活性プラズマに暴露されてもよい。不活性プラズマは、水素、ヘリウム、窒素、アルゴン、および、ネオンの内の任意の１または複数を流して、プラズマを点火することによって生成されてよい。プラズマは、約３０Ｗ～約５００Ｗの間のプラズマ電力を用いて点火されてよい。特定の理論に縛られることなく、不活性プラズマに基板を暴露することで、フォトレジストなどの基板上の炭素含有材料に隣接する表面を少しエッチングおよび／またはリフレッシュして、蒸着を防ぐことができ、その結果、選択的蒸着が実現されると考えられる。炭素含有化学物質および不活性プラズマへの暴露は、１または複数のサイクルで実行されてよい。
本明細書に記載のＡＬＥ技術と、選択的蒸着とを併用すれば、特にＥＵＶ用途について、平滑化された均一なフィーチャになるように、基板上の炭素含有材料を処理できる。
図５は、ＡＬＥおよび選択的炭素蒸着が実行される一実施形態の処理フローチャートである。図５の動作は、約５ｍＴｏｒｒ～約１００ｍＴｏｒｒの間のチャンバ圧力を有するチャンバ内で実行されてよい。図５の動作は、約０℃～約１２０℃の間または約２０℃～約６０℃の間の基板温度で実行されてよい。基板温度は、基板を保持するペデスタルまたはウエハホルダが設定された温度を意味すると理解される。図５に示す動作は、図１に関して上述したように実行される動作をまとめたものである。例えば、動作４０２において、炭素含有材料を含む基板がチャンバに提供される。上述のように、炭素含有材料は、フォトレジスト、グラフェン、または、非晶質炭素を含んでよい。動作４０２は、図１の１７１ａおよび１７２ａに示した概略図に対応しうる。動作４０３において、基板は、基板の表面を改質するために、強酸化剤または弱酸化剤などの改質剤に暴露される。様々な開示した実施形態において、基板上の炭素含有材料は改質される。この動作は、図１および図２の１７１ｂおよび１７２ｂに示した概略図に対応しうる。動作４０５において、チャンバは、余分な改質剤（弱酸化剤、すなわちＣＯ２など）をチャンバから除去するために、任意選択的にパージされる。この動作は、図１および図３の１７２ｄに対応しうる。チャンバは、余分な気相改質剤を除去するために、チャンバを排気するかまたは改質剤の流れを停止して、ヘリウムまたはアルゴンなどの非反応性不活性ガスを流すことによってパージされてよい。動作４０７において、基板は、改質表面を除去するために、不活性ガスプラズマに暴露される。動作４０７ａ中、不活性ガスプラズマが基板をスパッタリングすることなしに改質表面を除去するのに十分なエネルギを生成するために、バイアスが印加される。動作４０９において、チャンバは、気相の改質材料をチャンバから除去するために、任意選択的にパージされる。動作４１１において、動作４０３～４０９が、任意選択的に、循環的に繰り返されてよい。動作４２３において、基板は、炭素含有材料の層を基板上に吸着させるために、炭素含有化学物質に暴露される。これは、いくつかの実施形態において、基板の炭素含有表面上の裂け目を埋めるために用いられてよい。この動作は、図１および図４の１８２ａに対応しうる。動作４２４において、基板は、任意選択的に、基板の領域を不動態化して、後続のサイクルで選択的蒸着を可能にするために、不活性ガスプラズマに暴露される。いくつかの実施形態において、チャンバは、動作４２３および４２４の実行の合間にパージされてもよい。いくつかの実施形態において、基板は、記載されている動作の実行の合間に１または複数回にパージされてもよい。様々な実施形態において、動作４２３および４２４は、任意選択的に、循環的に繰り返されてもよく、それらのサイクルは、動作４２３および４２４の実行の合間にパージ動作ありまたはパージなしで実行されてよい。動作４２５で、反応チャンバは、任意選択的に、パージされてよい。本明細書に記載のパージ動作は、任意の適切なパージ技術を用いて、チャンバからガスをポンプで出すことによって、１または複数の不活性ガスを流すことによって、もしくは、それらの組みあわせによって実行されてよいことがわかる。動作４９８において、基板が、基板上に所望の表面を形成するのに十分にエッチングされた否かが判定される。十分でない場合、動作４０３～４９８が、任意選択的に、ｎサイクル繰り返されてよい（ｎは、１以上の整数）。いくつかの実施形態において、動作４２３～４２５は、すべての反復サイクルではなく一部のサイクルでのみ繰り返されるが、いくつかの実施形態において、動作４２３～４２５は、すべてのサイクルで繰り返される。
ＡＬＥ処理および選択的蒸着処理を組み合わせることによって、フォトレジストフィーチャのＬＣＤＵおよびＬＥＲの両方が改善される。次いで、この改善は、下層のハードマスク（ＳｉＯ２／ＳｉＮ層など）ひいては対象の構造に伝わり、デバイスのばらつきおよび性能の改善につながる。
サイクルごとにデジタル量の材料を除去するＡＬＥ動作は、穏やかで正確であるため、軟らかいレジスト材料をエッチングしすぎないように容易に制御できる。同様に、炭素系の選択的蒸着は、非常に低いソース電力（例えば、トランス結合プラズマすなわちＴＣＰ）および無バイアスを利用し、蒸着はレジストを損傷することなしに実行されうる。
いくつかの実施形態において、選択的炭素蒸着は、任意選択的であってもよい。例えば、これらの特定の実施形態は、クリティカルディメンションの増加が許容されうる応用例で用いられてよい。
特定の実施形態において、元々のクリティカルディメンションがフォトレジストを用いるパターニング処理を通して維持される場合に、ＬＣＤＵを改善すると共にクリティカルディメンションを回復させるために、開示したＡＬＥ動作および選択的炭素蒸着の組みあわせが、炭素含有材料に用いられてよい。
装置
開示されている実施形態は、任意の適切なエッチングチャンバまたは装置（カリフォルニア州フレモントのＬａｍ Ｒｅｓｅａｒｃｈ社製のＫｉｙｏ（登録商標）ＦＸなど）で実行されてよい。利用可能なプラズマエッチングチャンバの別の例は、カリフォルニア州フレモントのＬａｍＲｅｓｅａｒｃｈ社製のＦｌｅｘ（商標）Ｆｌｅｘ（商標）反応性イオンエッチングツールである。プラズマエッチングチャンバのさらなる説明が、米国特許第６，８４１，９４３号および第８，５５２，３３４号に記載されており、それらの全体が参照によって本明細書に組み込まれる。
いくつかの実施形態では、誘導結合プラズマ（ＩＣＰ）リアクタが用いられてよい。一例が図６に提供されている。かかるＩＣＰリアクタは、２０１３年１２月１０日出願で２０１６年６月７日発行の米国特許第９，３６２，１３３号「ＭＥＴＨＯＤ ＦＯＲ ＦＯＲＭＩＮＧ Ａ ＭＡＳＫ ＢＹ ＥＴＣＨＩＮＧ ＣＯＮＦＯＲＭＡＬ ＦＩＬＭ ＯＮ ＰＡＴＴＥＲＮＥＤ ＡＳＨＡＢＬＥ ＨＡＲＤＭＡＳＫ」にも記載されており、本明細書に記載の技術の実施に適切なＩＣＰリアクタを記載する目的で参照によって本明細書に組み込まれる。本明細書ではＩＣＰリアクタが記載されているが、いくつかの実施形態において、容量結合プラズマリアクタが用いられてもよいことを理解されたい。エッチングチャンバまたは装置の一例は、本明細書に記載されるように、チャンバ壁を有するチャンバと、ウエハをチャックまたはデチャックするための静電電極を備えてよくＲＦ電源を用いて帯電されうる処理対象の基板またはウエハを保持するためのチャックと、プラズマを生成するためにコイルに電力を供給するよう構成されたＲＦ電源と、ガスを流入させるのためのガス流入口と、を備えてよい。例えば、改質剤ガスおよび／または選択的蒸着化学物質が、それぞれ、ＡＬＥおよび／または選択的蒸着を実行するためにエッチングチャンバに流されてよい。いくつかの実施形態において、装置が、２以上のチャンバを備えてもよく、各チャンバは、基板のエッチング、蒸着、または、処理に用いられてよい。チャンバまたは装置は、チャンバ圧、不活性ガス流量、プラズマ電力、プラズマ周波数、反応ガス流量（例えば、弱酸化剤ガス、炭素含有ガスなど）；バイアス電力、温度、真空設定；および、その他の処理条件を調節するなど、チャンバまたは装置の動作の一部または全部を制御するためのシステムコントローラを備えてよい。チャンバは、基板上に炭素含有材料を選択的に蒸着させるために用いられてもよい。
図６は、本明細書の特定の実施形態を実施するのに適した誘導結合プラズマ統合エッチング／蒸着装置６００の概略断面図であり、その一例は、カリフォルニア州フレモントのＬａｍ Ｒｅｓｅａｒｃｈ社製のＫｉｙｏ（商標）リアクタである。誘導結合プラズマ装置６００は、チャンバ壁および窓６１１によって構造的に規定された全体処理チャンバ６０１を備える。チャンバ壁は、ステンレス鋼またはアルミニウムから製造されてよい。窓６１１は、石英またはその他の誘電材料から製造されてよい。任意選択的な内部プラズマグリッド６５０が、全体処理チャンバ６０１を上側サブチャンバ６０２および下側サブチャンバ６０３に分割する。ほとんどの実施形態において、プラズマグリッド６５０を取り除くことにより、サブチャンバ６０２および６０３でできたチャンバ空間を利用することができる。チャック６１７が、下側サブチャンバ６０３内で底部内面付近に配置されている。チャック６１７は、エッチング処理および蒸着処理が実行される半導体ウエハ６１９を受けて保持するよう構成されている。チャック６１７は、ウエハの存在時にウエハ６１９を支持するための静電チャックでありうる。いくつかの実施形態では、エッジリング（図示せず）が、チャック６１７を取り囲んでおり、ウエハがチャック６１７上に存在する時にウエハ６１９の上面とほぼ同一平面上にある上面を有する。チャック６１７は、ウエハをチャックおよびデチャックするための静電電極も備える。フィルタおよびＤＣクランプ電源（図示せず）が、そのために提供されてよい。ウエハ６１９をチャック６１７から持ち上げるための他の制御システムも準備されうる。チャック６１７は、ＲＦ電源６２３を用いて帯電されうる。ＲＦ電源６２３は、接続６２７を通して整合回路６２１に接続される。整合回路６２１は、接続６２５を通してチャック６１７に接続される。このように、ＲＦ電源６２３が、チャック６１７に接続されている。
プラズマ生成のための要素には、窓６１１の上方に配置されたコイル６３３が含まれる。いくつかの実施形態においては、開示された実施形態でコイルは利用されない。コイル６３３は、導電材料から製造され、少なくとも１つの完全な巻きを含む。図６に示すコイル６３３の例は、３回の巻き数を含む。コイル６３３の断面が記号で示されており、「Ｘ」のコイルは、紙面の表から裏に向かって回転して伸び、「●」のコイルは、紙面の裏から表に向かって回転して伸びている。プラズマ生成のための要素には、コイル６３３にＲＦ電力を供給するように構成されたＲＦ電源６４１も含まれる。一般に、ＲＦ電源６４１は、接続６４５を通して整合回路６３９に接続される。整合回路６３９は、接続６４３を通してコイル６３３に接続される。このように、ＲＦ電源６４１が、コイル６３３に接続されている。任意選択的なファラデーシールド６４９が、コイル６３３と窓６１１との間に配置されている。ファラデーシールド６４９は、コイル６３３に対して離間された関係に維持される。ファラデーシールド６４９は、窓６１１の直上に配置される。コイル６３３、ファラデーシールド６４９、および、窓６１１は、各々、互いに実質的に水平になるように構成される。ファラデーシールドは、金属またはその他の種がプラズマチャンバ６０１の誘電体窓上に蒸着することを防ぎうる。
処理ガス（例えば、酸素、二酸化炭素、メタンなど）が、上側サブチャンバ６０２内に配置された１または複数の主要ガス流入口６６０および／または１または複数の側方ガス流入口６７０を通して処理チャンバ６０１に流されてよい。同じように、明示されていないが、同様のガス流入口が、容量結合プラズマ処理チャンバに処理ガスを供給するために用いられてよい。真空ポンプ（例えば、１または２段の機械的乾式ポンプおよび／またはターボ分子ポンプ）６４０が、処理チャンバ６０１から処理ガスを引き出すため、および、処理チャンバ６０１内の圧力を維持するために用いられてよい。例えば、ポンプは、ＡＬＤのパージ動作中にチャンバ６０１を排気するために用いられてよい。バルブ制御された導管が、真空ポンプを処理チャンバ６０１に流体接続して、真空ポンプによって提供される真空環境の印加を選択的に制御するために用いられてよい。これは、動作プラズマ処理中、スロットルバルブ（図示せず）または振り子バルブ（図示せず）などの閉ループ制御された流量制限装置を用いて行われてよい。同様に、真空ポンプ、および、容量結合プラズマ処理チャンバへのバルブ制御された流体接続が、用いられてもよい。
装置の動作中、１または複数の処理ガスが、ガス流入口６６０および／または６７０を通して供給されてよい。特定の実施形態において、処理ガスは、主要ガス流入口６６０を通してのみ、または、側方ガス流入口６７０を通してのみ供給されてよい。いくつかの場合、図に示したガス流入口は、例えば、より複雑なガス流入口、１または複数のシャワーヘッドと置き換えられてもよい。ファラデーシールド６４９および／または任意選択的なグリッド６５０は、チャンバ６０１への処理ガスの供給を可能にする内部チャネルおよび孔を備えてよい。ファラデーシールド６４９および任意選択的なグリッド６５０の一方または両方が、処理ガスの供給のためのシャワーヘッドとして機能してよい。いくつかの実施形態において、液体反応物質または前駆体が気化されて、気化した反応物質または前駆体がガス流入口６６０および／または６７０を介してチャンバ６０１に導入されるように、液体気化／供給システムが、チャンバ６０１の上流に配置されてもよい。
高周波電力が、ＲＦ電源６４１からコイル６３３へ供給されることで、ＲＦ電流がコイル６３３を流れる。コイル６３３を流れるＲＦ電流は、コイル６３３の周りに電磁場を生成する。電磁場は、上側サブチャンバ６０２内で誘導電流を発生させる。生成された様々なイオンおよびラジカルとウエハ６１９との物理的および化学的な相互作用が、ウエハのフィーチャを選択的にエッチングすると共にウエハ上に層を蒸着する。
上側サブチャンバ６０２および下側サブチャンバ６０３の両方が存在するようにプラズマグリッドが利用される場合、誘導電流は、上側サブチャンバ６０２に存在するガスに作用して、上側サブチャンバ６０２内で電子イオンプラズマを生成する。任意選択的な内部プラズマグリッド６５０は、下側サブチャンバ６０３内のホットエレクトロンの量を制限する。いくつかの実施形態において、装置は、下側サブチャンバ６０３に存在するプラズマがイオン－イオンプラズマになるように設計および動作される。
上側の電子－イオンプラズマおよび下側のイオン－イオンプラズマは両方とも、正イオンおよび負イオンを含むが、イオン－イオンプラズマの方が、正イオンに対する負イオンの比が大きい。揮発性のエッチング副生成物および／または蒸着副生成物が、ポート６２２を通して下側サブチャンバ６０３から除去されてよい。本明細書に開示されたチャック６１７は、約１０°Ｃ～約２５０°Ｃの範囲の高温で動作されてよい。温度は、処理動作および個々のレシピに依存する。
チャンバ６０１は、クリーンルームまたは製造施設に設置される時に、設備（図示せず）に接続されてよい。設備は、処理ガス、真空、温度制御、および、環境粒子制御を提供する配管を備える。これらの設備は、対象となる製造施設に設置される時に、チャンバ６０１に接続される。さらに、チャンバ６０１は、典型的なオートメーションを用いてロボット技術により半導体ウエハをチャンバ６０１の内外に移送することを可能にする移送チャンバに接続されてよい。
いくつかの実施形態において、システムコントローラ６３０（１または複数の物理または論理コントローラを含みうる）が、処理チャンバの動作の一部または全部を制御する。システムコントローラ６３０は、１または複数のメモリデバイスと、１または複数のプロセッサとを備えてよい。いくつかの実施形態において、装置は、開示された実施形態が実行される時に流量および持続期間を制御するための切り替えシステムを備える。いくつかの実施形態において、装置は、最長約５００ｍｓまたは最長約７５０ｍｓまでの切り替え時間を有しうる。切り替え時間は、フローケミストリ、選択されたレシピ、リアクタアーキテクチャ、および、その他の要素に依存しうる。
処理チャンバ６０１または装置は、システムコントローラを備えてよい。例えば、いくつかの実施形態において、コントローラ６３０は、システムの一部であり、システムは、上述の例の一部であってよい。かかるシステムは、１または複数の処理ツール、１または複数のチャンバ、処理のための１または複数のプラットフォーム、および／または、特定の処理構成要素（ウエハペデスタル、ガスフローシステムなど）など、半導体処理装置を備えうる。これらのシステムは、半導体ウエハまたは基板の処理前、処理中、および、処理後に、システムの動作を制御するための電子機器と一体化されてよい。電子機器は、「コントローラ」と呼ばれてもよく、システムの様々な構成要素または副部品を制御しうる。コントローラ６３０は、処理要件および／またはシステムのタイプに応じて、処理ガスの供給、温度設定（例えば、加熱および／または冷却）、圧力設定、真空設定、電力設定、高周波（ＲＦ）発生器設定、ＲＦ整合回路設定、周波数設定、流量設定、流体供給設定、位置および動作設定、ならびに、ツールおよび他の移動ツールおよび／または特定のシステムと接続または結合されたロードロックの内外へのウエハ移動など、本明細書に開示の処理のいずれを制御するようプログラムされてもよい。
概して、コントローラ６３０は、命令を受信する、命令を発行する、動作を制御する、洗浄動作を可能にする、エンドポイント測定を可能にすることなどを行う様々な集積回路、ロジック、メモリ、および／または、ソフトウェアを有する電子機器として定義されてよい。集積回路は、プログラム命令を格納するファームウェアの形態のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されるチップ、および／または、プログラム命令（例えば、ソフトウェア）を実行する１または複数のマイクロプロセッサまたはマイクロコントローラを含みうる。プログラム命令は、様々な個々の設定（またはプログラムファイル）の形態でコントローラに伝えられて、半導体ウエハに対するまたは半導体ウエハのための特定の処理を実行するための動作パラメータ、もしくは、システムへの動作パラメータを定義する命令であってよい。動作パラメータは、いくつかの実施形態において、ウエハの１または複数の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および／または、ダイの加工中に１または複数の処理工程を達成するために処理エンジニアによって定義されるレシピの一部であってよい。
コントローラ６３０は、いくつかの実施例において、システムと一体化されるか、システムに接続されるか、その他の方法でシステムとネットワーク化されるか、もしくは、それらの組み合わせでシステムに結合されたコンピュータの一部であってもよいし、かかるコンピュータに接続されてもよい。例えば、コントローラ６３０は、「クラウド」内にあってもよいし、ウエハ処理のリモートアクセスを可能にできるファブホストコンピュータシステムの全部または一部であってもよい。コンピュータは、現在の処理のパラメータを変更する、現在の処理に従って処理工程を設定する、または、新たな処理を開始するために、システムへのリモートアクセスを可能にして製造動作の現在の進捗を監視する、過去の製造動作の履歴を調べる、複数の製造動作からの傾向または性能指標を調べうる。いくつかの例では、リモートコンピュータ（例えば、サーバ）が、ネットワーク（ローカルネットワークまたはインターネットを含みうる）を介してシステムに処理レシピを提供してよい。リモートコンピュータは、パラメータおよび／または設定の入力またはプログラミングを可能にするユーザインターフェースを備えてよく、パラメータおよび／または設定は、リモートコンピュータからシステムに通信される。いくつかの例において、コントローラは、データの形式で命令を受信し、命令は、１または複数の動作中に実行される処理工程の各々のためのパラメータを指定する。パラメータは、実行される処理のタイプならびにコントローラがインターフェース接続するまたは制御するよう構成されたツールのタイプに固有であってよいことを理解されたい。したがって、上述のように、コントローラは、ネットワーク化されて共通の目的（本明細書に記載の処理および制御など）に向けて動作する１または複数の別個のコントローラを備えることなどによって分散されてよい。かかる目的のための分散コントローラの一例は、チャンバでの処理を制御するために協働するリモートに配置された（プラットフォームレベルにある、または、リモートコンピュータの一部として配置されるなど）１または複数の集積回路と通信するチャンバ上の１または複数の集積回路である。
限定はしないが、システムの例は、プラズマエッチングチャンバまたはモジュール、蒸着チャンバまたはモジュール、スピンリンスチャンバまたはモジュール、金属メッキチャンバまたはモジュール、洗浄チャンバまたはモジュール、ベベルエッジエッチングチャンバまたはモジュール、物理蒸着（ＰＶＤ）チャンバまたはモジュール、化学蒸着（ＣＶＤ）チャンバまたはモジュール、原子層蒸着（ＡＬＤ）チャンバまたはモジュール、原子層エッチング（ＡＬＥ）チャンバまたはモジュール、イオン注入チャンバまたはモジュール、トラックチャンバまたはモジュール、ならびに、半導体ウエハの加工および／または製造に関連するかまたは利用されうる任意のその他の半導体処理システムを含みうる。
上述のように、ツールによって実行される１または複数の処理工程に応じて、コントローラ６３０は、他のツール回路またはモジュール、他のツール構成要素、クラスタツール、他のツールインターフェース、隣接するツール、近くのツール、工場の至る所に配置されるツール、メインコンピュータ、別のコントローラ、もしくは、半導体製造工場内のツール位置および／またはロードポートに向かってまたはそこからウエハのコンテナを運ぶ材料輸送に用いられるツール、の内の１または複数と通信してもよい。
処理チャンバ６０１は、マルチステーションツール（図７に示すようなものなど）に組み込まれてよい。各ステーションは、異なる動作を処理するために用いられてよい。例えば、或るステーションは、ＡＬＥを実行するために用いられてよく、別のステーションは、選択的蒸着を実行するために用いられてよい。開示されている実施形態は、真空を中断することなしに実行されてよく、同じ装置内で実行されてよい。様々な実施形態において、ＡＬＥおよび選択的蒸着は、真空を中断することなしに実行される。様々な実施形態において、ＡＬＥおよび選択的蒸着は、同じチャンバ内で実行される。
図７は、真空移送モジュール７３８（ＶＴＭ：ｖａｃｕｕｍ ｔｒａｎｓｆｅｒ ｍｏｄｕｌｅ）に接続された様々なモジュールを備えた半導体処理クラスタアーキテクチャの図である。複数の保管設備および処理モジュールの間でウエハを「移送する」移送モジュールの配置は、「クラスタツール構造」システムと呼ばれることがある。エアロックモジュール７３０（ロードロックまたは移送モジュールとしても知られる）が、４つの処理モジュール７２０ａ～７２０ｄと共にＶＴＭ７３８内に図示されており、処理モジュールは、様々な製造処理を実行するために個別に最適化されうる。例えば、処理モジュール７２０ａ～７２０ｄは、基板エッチング、蒸着、イオン注入、ウエハ洗浄、スパッタリング、および／または、その他の半導体処理を実行するために実装されてよい。いくつかの実施形態において、ＡＬＥおよび選択的蒸着は、同じモジュール内で実行される。いくつかの実施形態において、ＡＬＥおよび選択的蒸着は、同じツールの異なるモジュールで実行される。基板エッチング処理モジュールの内の１または複数（７２０ａ～７２０ｄの内のいずれか）は、本明細書に開示されたように、すなわち、開示する実施形態に従って、ＡＬＥ、炭素含有材料の選択的蒸着、および、その他の適切な機能を実行するために、実装されてよい。エアロックモジュール７３０および処理モジュール７２０は、「ステーション」と呼ばれてもよい。各ステーションは、ステーションをＶＴＭ７３８とつなぐファセット７３６を有する。各ファセットにおいて、ウエハがそれぞれのステーションの間で移動された時にウエハ７２６の通過を検出するために、センサ１～１８が用いられる。
ロボット７２２が、ステーション間でウエハ７２６を移送する。一実施形態において、ロボット７２２は、１つのアームを有し、別の実施形態において、ロボット７２２は２つのアームを有し、各アームは、移送のためにウエハ（ウエハ７２６など）をつかむエンドエフェクタ７２４を有する。大気移送モジュール（ＡＴＭ：ａｔｍｏｓｐｈｅｒｉｃ ｔｒａｎｓｆｅｒ ｍｏｄｕｌｅ）７４０内のフロントエンドロボット７３２が、ロードポートモジュール（ＬＰＭ：Ｌｏａｄ Ｐｏｒｔ Ｍｏｄｕｌｅ）７４２内のカセットまたは前開き一体型ポッド（ＦＯＵＰ：Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）７３４からエアロックモジュール７３０へウエハ７２６を移送するために用いられる。処理モジュール７２０内のモジュールセンタ７２８が、ウエハ７２６を配置するための１つの場所となる。ＡＴＭ７４０内のアライナ７４４が、ウエハを整列させるために用いられる。
処理方法の一例において、ウエハは、ＬＰＭ７４２内のＦＯＵＰ７３４の１つに配置される。フロントエンドロボット７３２は、ＦＯＵＰ７３４からアライナ７４４へウエハを移送し、アライナ７４４は、ウエハ７２６をエッチングまたは処理の前に適切に中心に配置することを可能にする。整列後、ウエハ７２６は、フロントエンドロボット７３２によってエアロックモジュール７３０へ移動される。エアロックモジュールは、ＡＴＭおよびＶＴＭの間で環境に合わせることができるので、ウエハ７２６は、損傷されることなしに２つの圧力環境の間で移動されうる。エアロックモジュール７３０から、ウエハ７２６は、ロボット７２２によってＶＴＭ７３８を通して、処理モジュール７２０ａ～７２０ｄの１つに移動される。このウエハ移動を達成するために、ロボット７２２は、そのアームの各々にあるエンドエフェクタ７２４を用いる。ウエハ７２６は、処理されると、ロボット７２２によって処理モジュール７２０ａ～７２０ｄからエアロックモジュール７３０へ移動される。ここから、ウエハ７２６は、フロントエンドロボット７３２によってＦＯＵＰ７３４の１つまたはアライナ７４４へ移動されてよい。
ウエハの移動を制御するコンピュータは、クラスタ構造にローカルに配置されてもよいし、製造フロア内でクラスタ構造の外側すなわち離れた位置に配置され、ネットワークを介してクラスタ構造に接続されてもよいことに注意されたい。図６に関して上述したようなコントローラが、図７のツールと共に実装されてよい。
実験
実験１
炭素含有フォトレジストに対して実験を行った。エッチング処理の前の基板が、図８Ａに示されている。
２０℃で１５秒間、ＨＢｒおよび９００Ｗのプラズマ電力に基板を暴露することによって、従来のＲＩＥエッチングを実行した。結果として得られた基板を図８Ｂに示す。
別の試行において、基板は、６０℃で１０サイクルのＡＬＥを施された。動作は、ＣＯ２プラズマへの暴露、パージ、低バイアスでのヘリウムプラズマへの暴露、および、パージを含む。結果として得られるフォトレジストは、滑らかな側壁と、低い粗さとを有し、ＬＥＲが改善される。ストリンガが減り、フォトレジストのスカムが低減された。結果として得られた基板を図８Ｃに示す。
別の試行において、基板は、２０°Ｃで１０サイクルのＡＬＥを施された。動作は、ＣＯ２プラズマへの暴露、パージ、低バイアスでのヘリウムプラズマへの暴露、および、パージを含む。結果として得られた基板を図８Ｄに示す。
別の試行において、基板は、６０℃で１０サイクルのＡＬＥを施された。動作は、ＣＯ２プラズマへの暴露、パージ、低バイアスでのヘリウムプラズマへの暴露、および、パージを含む。結果として得られた基板を図８Ｅに示す。
ＡＬＥの実行により、目に見えて滑らかなラインを有する基板が得られた。これらの結果は、ＡＬＥが２０℃で実行されてもよいことを示唆する。
実験２
フォトレジストのＡＬＥを３サイクルおよび５サイクル実行する実験を行った。ＡＬＥを行っていない基板を図９Ａ～図９Ｃに示す。
ＣＯ２プラズマへの暴露、パージ、低バイアスでのヘリウムプラズマへの暴露、および、パージを含む３サイクルのＡＬＥ動作を、基板に施した。３サイクル後の基板を図１０Ａ～図１０Ｃに示す。
ＣＯ２プラズマへの暴露、パージ、低バイアスでのヘリウムプラズマへの暴露、および、パージを含む５サイクルのＡＬＥ動作を、基板に施した。５サイクル後の基板を図１１Ａ～図１１Ｃに示す。
結論
理解を深めるために、本実施形態について、ある程度詳しく説明したが開示した実施形態の範囲内でいくらかの変更および変形を行ってもよいことは明らかである。本発明の処理、システム、および、装置を実施する多くの他の方法が存在することに注意されたい。したがって、本実施形態は、例示的なものであって、限定的なものではないとみなされ、実施形態は、本明細書に示した詳細に限定されない。本開示は、以下の形態によって実現されてもよい。
［形態１］
基板を処理する方法であって、
（ａ）第１炭素含有材料を含む基板を酸化剤に暴露し、第１バイアス電力で第１プラズマを点火して、前記第１炭素含有材料の表面を改質する工程と、
（ｂ）第２バイアス電力で、スパッタリングなしに前記改質された表面を除去するのに十分な期間にわたって、前記改質された層を第２プラズマに暴露する工程と、
を備える、方法。
［形態２］
形態１に記載の方法であって、
（ｃ）前記基板に第２炭素含有材料を選択的に蒸着して、前記第１炭素含有材料の裂け目を埋める工程を、さらに備える、方法。
［形態３］
形態１に記載の方法であって、
前記第２バイアス電力は、約３０Ｖ～約１００Ｖの間であってよい、方法。
［形態４］
形態１に記載の方法であって、
前記酸化剤は、強酸化剤である、方法。
［形態５］
形態４に記載の方法であって、
前記強酸化剤は、酸素である、方法。
［形態６］
形態４に記載の方法であって、
前記第１プラズマは、約１５Ｗ～約５００Ｗの間のプラズマ電力を用いて生成される、方法。
［形態７］
形態４に記載の方法であって、
前記第１バイアス電力は、約５Ｖ～５０Ｖの間である、方法。
［形態８］
形態１に記載の方法であって、
前記酸化剤は、弱酸化剤である、方法。
［形態９］
形態８に記載の方法であって、
前記弱酸化剤は、二酸化炭素、一酸化炭素、二酸化硫黄、一酸化窒素、窒素、および、アンモニア、からなる群より選択される、方法。
［形態１０］
形態８に記載の方法であって、
前記第１プラズマは、約３０Ｗ～約５００Ｗの間のプラズマ電力を用いて生成される、方法。
［形態１１］
形態８に記載の方法であって、
前記第１バイアス電力は、約３０Ｖ～約１００Ｖの間である、方法。
［形態１２］
形態２に記載の方法であって、
前記基板に前記第２炭素含有材料を選択的に蒸着する工程は、約５Ｖ～約１５Ｖの間の電力の自己バイアスを印加する工程と、約３０Ｗ～約５００Ｗの間のプラズマ電力を用いてプラズマを点火する工程と、を含む、方法。
［形態１３］
形態１２に記載の方法であって、
前記基板に前記第２炭素含有材料を選択的に蒸着する工程は、さらに、メタンを導入する工程を含む、方法。
［形態１４］
形態１３に記載の方法であって、
前記基板に前記第２炭素含有材料を選択的に蒸着する工程は、さらに、窒素、ヘリウム、アルゴン、水素、および、それらの組み合わせ、からなる群より選択された希釈剤を導入する工程を含む、方法。
［形態１５］
形態１から形態１４までのいずれか一項に記載の方法であって、
前記第１炭素含有材料は、フォトレジスト、非晶質炭素、および、グラフェン、からなる群より選択される、方法。
［形態１６］
形態１から形態１４までのいずれか一項に記載の方法であって、
前記第１炭素含有材料は、極紫外線リソグラフィによってパターニングされたフォトレジストである、方法。
［形態１７］
形態２に記載の方法であって、
前記工程（ｃ）は、前記基板をメタンに暴露して、前記第１炭素含有材料の前記表面にメタンの層を吸着させる工程と、前記基板を第３プラズマに暴露する工程と、を含む、方法。
［形態１８］
形態１７に記載の方法であって、
前記第３プラズマは、ヘリウム、水素、窒素、アルゴン、および、ネオン、からなる群より選択された不活性ガスを導入して、プラズマを点火することによって生成される、方法。
［形態１９］
形態１から形態１４までのいずれか一項に記載の方法であって、
前記第１炭素含有材料を含む前記基板を前記酸化剤に暴露する工程は、さらに、ヘリウム、アルゴン、ネオン、クリプトン、および、キセノン、からなる群より選択された不活性希釈ガスに前記基板を暴露する工程を含む、方法。
［形態２０］
形態１から形態１４までのいずれか一項に記載の方法であって、
前記工程（ｂ）における前記第２プラズマは、水素、ヘリウム、窒素、アルゴン、および、ネオン、からなる群より選択された不活性ガスを導入して、プラズマを点火することによって生成される、方法。
［形態２１］
形態１から形態１４までのいずれか一項に記載の方法であって、
前記工程（ａ）および前記工程（ｂ）の実行の合間に前記基板を収容するチャンバをパージして、余分な酸化剤を前記チャンバから除去する工程を、さらに備える、方法。
［形態２２］
形態１から形態１４までのいずれか一項に記載の方法であって、
前記工程（ａ）および前記工程（ｂ）を循環的に繰り返す工程を、さらに備える、方法。
［形態２３］
形態２に記載の方法であって、
前記工程（ａ）～前記工程（ｃ）を循環的に繰り返す工程を、さらに備える、方法。
［形態２４］
形態１から形態１４までのいずれか一項に記載の方法であって、
前記基板は、約０℃～約１２０℃の間の温度に設定されたペデスタル上に載置される、方法。
［形態２５］
基板を処理するための装置であって、
（ａ）各々がチャックを備えた１または複数の処理チャンバと、
（ｂ）前記処理チャンバおよび関連する流量制御ハードウェアへの１または複数のガス流入口と、
（ｃ）少なくとも１つのプロセッサおよびメモリを有するコントローラと、
を備え、
前記少なくとも１つのプロセッサおよび前記メモリは、互いに通信可能に接続され、
前記少なくとも１つのプロセッサは、前記流量制御ハードウェアと少なくとも動作可能に接続され、
前記メモリは、
（ｉ）酸化剤を前記処理チャンバに導入して、第１バイアス電力で第１プラズマを点火し、
（ｉｉ）第１不活性ガスを導入して、第２バイアス電力で第２プラズマを点火することにより、前記流量制御ハードウェアを少なくとも制御するように、前記少なくとも１つのプロセッサを制御するためのコンピュータ実行可能な命令を格納し、
前記（ｉ）および前記（ｉｉ）は、真空を中断することなしに実行される、装置。
［形態２６］
形態２５に記載の装置であって、
前記メモリは、さらに、（ｉｉｉ）炭素含有前駆体を前記処理チャンバに導入して、前記１または複数の前記処理チャンバ内に収容された基板の表面に前記炭素含有前駆体の吸着層を形成するための命令と、（ｉｖ）第２不活性ガスを導入して、第３プラズマを点火するための命令と、を備える、装置。
［形態２７］
形態２６に記載の装置であって、
前記命令は、さらに、（ｉｉｉ）で前記炭素含有前駆体を導入する時に、約５Ｖ～約１５Ｖの間の電力で自己バイアスをオンにするための命令を含む、装置。
［形態２８］
形態２６に記載の装置であって、
前記命令は、さらに、窒素、ヘリウム、アルゴン、水素、および、それらの組み合わせ、からなる群より選択された希釈剤を導入するための命令を含む、装置。
［形態２９］
形態２５から形態２８までのいずれか一項に記載の装置であって、
前記酸化剤は、酸素である、装置。
［形態３０］
形態２９に記載の装置であって、
前記第１バイアス電力は、約５Ｖ～約５０Ｖの間である、装置。
［形態３１］
形態２９に記載の装置であって、
前記第１プラズマは、約１５Ｗ～約５００Ｗの間のプラズマ電力に設定される、装置。
［形態３２］
形態２５から形態２８までのいずれか一項に記載の装置であって、
前記酸化剤は、二酸化炭素、一酸化炭素、二酸化硫黄、一酸化窒素、窒素、および、アンモニアからなる群より選択される、装置。
［形態３３］
形態３２に記載の装置であって、
前記第１バイアス電力は、約３０Ｖ～約１００Ｖの間である、装置。
［形態３４］
形態３２に記載の装置であって、
前記第１プラズマは、約３０Ｗ～約５００Ｗの間のプラズマ電力に設定される、装置。

Claims (20)

  1. 基板を処理する方法であって、
    （ａ）第１炭素含有材料を含む基板を酸素含有の酸化剤に暴露し、第１プラズマを点火して、前記第１炭素含有材料の表面に前記酸化剤を吸着させることにより、前記表面を改質する工程と、
    （ｂ）バイアス電力で、スパッタリングなしに前記改質された表面を除去するのに十分な期間にわたって、前記改質された表面を、不活性ガスから形成される第２プラズマに暴露する工程と、
    を備える、方法。
  2. 請求項１に記載の方法であって、
    （ｃ）炭素含有化学物質に晒すことにより前記基板に第２炭素含有材料を選択的に蒸着して、前記第１炭素含有材料の裂け目を埋め、これにより、前記第１炭素含有材料の表面を滑らかにし、前記炭素含有化学物質は、Ｃ ｘ Ｈ ｙ （ｘおよびｙは１以上の整数）により表される工程を、さらに備える、方法。
  3. 請求項２に記載の方法であって、
    前記基板に前記第２炭素含有材料を選択的に蒸着する工程は、約５Ｖ～約１５Ｖの間の電力の自己バイアスを印加する工程と、約３０Ｗ～約５００Ｗの間のプラズマ電力を用いてプラズマを点火する工程と、を含む、方法。
  4. 請求項３に記載の方法であって、
    前記基板に前記第２炭素含有材料を選択的に蒸着する工程は、さらに、メタンを導入する工程を含む、方法。
  5. 請求項４に記載の方法であって、
    前記基板に前記第２炭素含有材料を選択的に蒸着する工程は、さらに、窒素、ヘリウム、アルゴン、水素、および、それらの組み合わせ、からなる群より選択された希釈剤を導入する工程を含む、方法。
  6. 請求項２に記載の方法であって、
    前記工程（ｃ）は、前記基板をメタンに暴露して、前記第１炭素含有材料の前記表面にメタンの層を吸着させる工程と、前記基板を第３プラズマに暴露する工程と、を含む、方法。
  7. 請求項１に記載の方法であって、
    前記バイアス電力は、約３０Ｖ～約１００Ｖの間である、方法。
  8. 請求項１に記載の方法であって、
    前記酸素含有の酸化剤は、強酸化剤である、方法。
  9. 請求項８に記載の方法であって、
    前記強酸化剤は、酸素である、方法。
  10. 請求項８に記載の方法であって、
    前記第１プラズマは、約１５Ｗ～約５００Ｗの間のプラズマ電力を用いて生成される、方法。
  11. 請求項８に記載の方法であって、
    前記第１プラズマは、約５Ｖ～５０Ｖの間の別のバイアス電力で点火される、方法。
  12. 請求項１に記載の方法であって、
    前記酸素含有の酸化剤は、弱酸化剤である、方法。
  13. 請求項１２に記載の方法であって、
    前記弱酸化剤は、二酸化炭素、一酸化炭素、二酸化硫黄、および一酸化窒素からなる群より選択される、方法。
  14. 請求項１２に記載の方法であって、
    前記第１プラズマは、約３０Ｗ～約５００Ｗの間のプラズマ電力を用いて生成される、方法。
  15. 請求項１２に記載の方法であって、
    前記第１プラズマは、約３０Ｖ～約１００Ｖの間の別のバイアス電力で点火される、方法。
  16. 請求項１に記載の方法であって、
    前記第１炭素含有材料は、フォトレジスト、非晶質炭素、および、グラフェン、からなる群より選択される、方法。
  17. 請求項１に記載の方法であって、
    前記第１炭素含有材料は、極紫外線リソグラフィによってパターニングされたフォトレジストである、方法。
  18. 請求項１に記載の方法であって、
    前記工程（ｂ）における前記第２プラズマは、水素、ヘリウム、窒素、アルゴン、および、ネオン、からなる群より選択された不活性ガスを導入して、前記第２プラズマを点火することによって生成される、方法。
  19. 基板を処理する方法であって、
    （ａ）第１炭素含有材料を含む基板を酸素含有の酸化剤に暴露し、第１プラズマを点火して、前記第１炭素含有材料の表面に前記酸化剤を吸着させることにより、前記表面を改質する工程と、
    （ｂ）バイアス電力で、スパッタリングなしに前記改質された表面を除去するのに十分な期間にわたって、前記改質された表面を、不活性ガスから形成される第２プラズマに暴露する工程と、
    （ｃ）前記基板に第２炭素含有材料を選択的に蒸着して、化学式ＣxＨyを有する前駆体を用いて前記第１炭素含有材料の裂け目を埋める工程であって、ｘおよびｙは１以上の整数である工程と、
    を備える、方法。
  20. 請求項１９に記載の方法であって、前記前駆体はメタンを含む、方法。
JP2017087781A 2016-04-29 2017-04-27 Ａｌｅおよび選択的蒸着を用いた基板のエッチング Active JP7058080B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662329916P 2016-04-29 2016-04-29
US62/329,916 2016-04-29
US15/494,245 2017-04-21
US15/494,245 US10269566B2 (en) 2016-04-29 2017-04-21 Etching substrates using ale and selective deposition

Publications (3)

Publication Number Publication Date
JP2017199909A JP2017199909A (ja) 2017-11-02
JP2017199909A5 JP2017199909A5 (ja) 2020-07-02
JP7058080B2 true JP7058080B2 (ja) 2022-04-21

Family

ID=60156907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017087781A Active JP7058080B2 (ja) 2016-04-29 2017-04-27 Ａｌｅおよび選択的蒸着を用いた基板のエッチング

Country Status (6)

Country Link
US (2) US10269566B2 (ja)
JP (1) JP7058080B2 (ja)
KR (2) KR102504770B1 (ja)
CN (2) CN107464747B (ja)
SG (1) SG10201703480QA (ja)
TW (1) TWI725177B (ja)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9873180B2 (en) 2014-10-17 2018-01-23 Applied Materials, Inc. CMP pad construction with composite material properties using additive manufacturing processes
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US10875153B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Advanced polishing pad materials and formulations
WO2016060712A1 (en) 2014-10-17 2016-04-21 Applied Materials, Inc. Cmp pad construction with composite material properties using additive manufacturing processes
US11745302B2 (en) 2014-10-17 2023-09-05 Applied Materials, Inc. Methods and precursor formulations for forming advanced polishing pads by use of an additive manufacturing process
US9776361B2 (en) 2014-10-17 2017-10-03 Applied Materials, Inc. Polishing articles and integrated system and methods for manufacturing chemical mechanical polishing articles
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10593574B2 (en) 2015-11-06 2020-03-17 Applied Materials, Inc. Techniques for combining CMP process tracking data with 3D printed CMP consumables
US10391605B2 (en) 2016-01-19 2019-08-27 Applied Materials, Inc. Method and apparatus for forming porous advanced polishing pads using an additive manufacturing process
US10685862B2 (en) 2016-01-22 2020-06-16 Applied Materials, Inc. Controlling the RF amplitude of an edge ring of a capacitively coupled plasma process device
JP6888007B2 (ja) 2016-01-26 2021-06-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ウェハエッジリングの持ち上げに関する解決
WO2017131927A1 (en) 2016-01-26 2017-08-03 Applied Materials, Inc. Wafer edge ring lifting solution
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10204795B2 (en) 2016-02-04 2019-02-12 Applied Materials, Inc. Flow distribution plate for surface fluorine reduction
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
KR20170122910A (ko) * 2016-04-27 2017-11-07 성균관대학교산학협력단 원자층 식각방법
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US9947517B1 (en) 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10553404B2 (en) 2017-02-01 2020-02-04 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10832909B2 (en) * 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10494715B2 (en) 2017-04-28 2019-12-03 Lam Research Corporation Atomic layer clean for removal of photoresist patterning scum
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10763081B2 (en) 2017-07-10 2020-09-01 Applied Materials, Inc. Apparatus and methods for manipulating radio frequency power at an edge ring in plasma process device
US11471999B2 (en) 2017-07-26 2022-10-18 Applied Materials, Inc. Integrated abrasive polishing pads and manufacturing methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10714372B2 (en) 2017-09-20 2020-07-14 Applied Materials, Inc. System for coupling a voltage to portions of a substrate
US10811296B2 (en) 2017-09-20 2020-10-20 Applied Materials, Inc. Substrate support with dual embedded electrodes
US10763150B2 (en) 2017-09-20 2020-09-01 Applied Materials, Inc. System for coupling a voltage to spatially segmented portions of the wafer with variable voltage
US10904996B2 (en) 2017-09-20 2021-01-26 Applied Materials, Inc. Substrate support with electrically floating power supply
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
US10157773B1 (en) * 2017-11-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having layer with re-entrant profile and method of forming the same
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11043400B2 (en) 2017-12-21 2021-06-22 Applied Materials, Inc. Movable and removable process kit
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10727075B2 (en) 2017-12-22 2020-07-28 Applied Materials, Inc. Uniform EUV photoresist patterning utilizing pulsed plasma process
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
EP3776636A4 (en) 2018-03-30 2021-12-22 Lam Research Corporation ATOMIC LAYER ENGRAVING AND SMOOTHING OF REFRACTORY METALS AND OTHER HIGH SURFACE BOND ENERGY MATERIALS
US10573527B2 (en) * 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US10790123B2 (en) 2018-05-28 2020-09-29 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
US10347500B1 (en) 2018-06-04 2019-07-09 Applied Materials, Inc. Device fabrication via pulsed plasma
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
CN112654655A (zh) 2018-09-04 2021-04-13 应用材料公司 先进抛光垫配方
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
JP6708798B1 (ja) * 2018-11-14 2020-06-10 株式会社日立ハイテク プラズマ処理装置及びそれを用いた被処理試料の処理方法
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
WO2020154310A1 (en) 2019-01-22 2020-07-30 Applied Materials, Inc. Feedback loop for controlling a pulsed voltage waveform
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US10784089B2 (en) 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring
JP7282910B2 (ja) * 2019-03-14 2023-05-29 ラム リサーチ コーポレーション 高アスペクト比エッチングのためのプラズマエッチングツール
WO2020214327A1 (en) 2019-04-19 2020-10-22 Applied Materials, Inc. Ring removal from processing chamber
US12009236B2 (en) 2019-04-22 2024-06-11 Applied Materials, Inc. Sensors and system for in-situ edge ring erosion monitor
WO2020223011A1 (en) * 2019-04-30 2020-11-05 Lam Research Corporation Atomic layer etch and selective deposition process for extreme ultraviolet lithography resist improvement
JP2022539699A (ja) * 2019-06-24 2022-09-13 ラム リサーチ コーポレーション 選択的カーボン堆積
US10790157B1 (en) * 2019-07-16 2020-09-29 University Of Maryland, College Park Achieving etching selectivity for atomic layer etching processes by utilizing material-selective deposition phenomena
CN110718440B (zh) * 2019-10-16 2022-06-14 北京北方华创微电子装备有限公司 原子层刻蚀设备及刻蚀方法
JP7394665B2 (ja) * 2020-03-11 2023-12-08 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2021236359A1 (en) * 2020-05-19 2021-11-25 Tokyo Electron Limited Systems and methods for selective ion mass segregation in pulsed plasma atomic layer etching
US11462388B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Plasma processing assembly using pulsed-voltage and radio-frequency power
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11515163B2 (en) * 2021-01-06 2022-11-29 Applied Materials, Inc. Low temperature graphene growth
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
WO2023183199A1 (en) * 2022-03-22 2023-09-28 Lam Research Corporation High energy atomic layer etch of a carbon containing layer
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus
KR102626118B1 (ko) 2023-09-12 2024-01-17 에이피티씨 주식회사 셀로우 에칭 프로세스 챔버
KR102691602B1 (ko) 2024-03-22 2024-08-05 브이엠 주식회사 기판 손상 감소 구조의 원자층 식각 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206051A (ja) 2009-03-05 2010-09-16 Tokyo Electron Ltd 基板処理方法
JP2014532988A (ja) 2011-10-27 2014-12-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061769B2 (ja) 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
US4756794A (en) * 1987-08-31 1988-07-12 The United States Of America As Represented By The Secretary Of The Navy Atomic layer etching
JPH06326060A (ja) 1993-05-12 1994-11-25 Hitachi Ltd 固体表面加工方法
US6022806A (en) 1994-03-15 2000-02-08 Kabushiki Kaisha Toshiba Method of forming a film in recess by vapor phase growth
JP2002510146A (ja) 1998-01-13 2002-04-02 アプライド マテリアルズ インコーポレイテッド 異方性プラチナプロファイルのエッチング方法
US6177353B1 (en) 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
US8696875B2 (en) 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6458694B2 (en) 2000-01-24 2002-10-01 Ebara Corporation High energy sputtering method for forming interconnects
US6517602B2 (en) 2000-03-14 2003-02-11 Hitachi Metals, Ltd Solder ball and method for producing same
JP3662472B2 (ja) 2000-05-09 2005-06-22 エム・エフエスアイ株式会社 基板表面の処理方法
US6677242B1 (en) * 2000-08-12 2004-01-13 Applied Materials Inc. Integrated shallow trench isolation approach
US20020058409A1 (en) 2000-11-16 2002-05-16 Ching-Te Lin Elimination of overhang in liner/barrier/seed layers using post-deposition sputter etch
US6448192B1 (en) 2001-04-16 2002-09-10 Motorola, Inc. Method for forming a high dielectric constant material
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6884730B2 (en) 2002-07-02 2005-04-26 Headway Technologies, Inc. Method of etching a film of magnetic material and method of manufacturing a thin-film magnetic head
US6933239B2 (en) 2003-01-13 2005-08-23 Applied Materials, Inc. Method for removing conductive residue
US6841484B2 (en) 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
US7067407B2 (en) 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
US7018469B2 (en) 2003-09-23 2006-03-28 Micron Technology, Inc. Atomic layer deposition methods of forming silicon dioxide comprising layers
US7371688B2 (en) 2003-09-30 2008-05-13 Air Products And Chemicals, Inc. Removal of transition metal ternary and/or quaternary barrier materials from a substrate
US7341946B2 (en) 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7115522B2 (en) 2004-07-09 2006-10-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US7196955B2 (en) 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
US7365026B2 (en) 2005-02-01 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. CxHy sacrificial layer for cu/low-k interconnects
JP4860219B2 (ja) 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
US7214626B2 (en) 2005-08-24 2007-05-08 United Microelectronics Corp. Etching process for decreasing mask defect
US20070095367A1 (en) 2005-10-28 2007-05-03 Yaxin Wang Apparatus and method for atomic layer cleaning and polishing
US7795148B2 (en) 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
US20070238301A1 (en) 2006-03-28 2007-10-11 Cabral Stephen H Batch processing system and method for performing chemical oxide removal
US7368393B2 (en) 2006-04-20 2008-05-06 International Business Machines Corporation Chemical oxide removal of plasma damaged SiCOH low k dielectrics
US7416989B1 (en) 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR101330707B1 (ko) 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US8481423B2 (en) * 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
US8247030B2 (en) 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
US7943527B2 (en) 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
JP5085595B2 (ja) 2008-09-08 2012-11-28 株式会社東芝 コアシェル型磁性材料、コアシェル型磁性材料の製造方法、デバイス装置、およびアンテナ装置。
US7759239B1 (en) 2009-05-05 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing a critical dimension of a semiconductor device
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US8227344B2 (en) 2010-02-26 2012-07-24 Tokyo Electron Limited Hybrid in-situ dry cleaning of oxidized surface layers
US20120100308A1 (en) 2010-10-25 2012-04-26 Asm America, Inc. Ternary metal alloys with tunable stoichiometries
US8546263B2 (en) 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
KR101380835B1 (ko) * 2011-07-22 2014-04-04 성균관대학교산학협력단 그래핀의 원자층 식각 방법
WO2013027549A1 (ja) * 2011-08-25 2013-02-28 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
US8808561B2 (en) 2011-11-15 2014-08-19 Lam Research Coporation Inert-dominant pulsing in plasma processing systems
US8809994B2 (en) 2011-12-09 2014-08-19 International Business Machines Corporation Deep isolation trench structure and deep trench capacitor on a semiconductor-on-insulator substrate
US8883028B2 (en) 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
JP2014049466A (ja) 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US9177780B2 (en) 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
JP6035117B2 (ja) * 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US8969997B2 (en) 2012-11-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures and methods of forming the same
JP5918108B2 (ja) 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8927989B2 (en) 2012-11-28 2015-01-06 International Business Machines Corporation Voltage contrast inspection of deep trench isolation
US9437425B2 (en) * 2013-01-11 2016-09-06 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
US8940646B1 (en) 2013-07-12 2015-01-27 Lam Research Corporation Sequential precursor dosing in an ALD multi-station/batch reactor
US9362163B2 (en) * 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
WO2015034690A1 (en) 2013-09-04 2015-03-12 Tokyo Electron Limited Uv-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US9257431B2 (en) 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
US9343308B2 (en) * 2013-10-28 2016-05-17 Asm Ip Holding B.V. Method for trimming carbon-containing film at reduced trimming rate
JP5846335B1 (ja) 2014-03-26 2016-01-20 東レ株式会社 半導体装置の製造方法及び半導体装置
US9257638B2 (en) 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9773683B2 (en) 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
KR101745686B1 (ko) 2014-07-10 2017-06-12 도쿄엘렉트론가부시키가이샤 기판의 고정밀 에칭을 위한 방법
FR3023971B1 (fr) 2014-07-18 2016-08-05 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
CN105448635B (zh) * 2014-08-28 2018-01-09 北京北方华创微电子装备有限公司 原子层刻蚀装置及采用其的原子层刻蚀方法
US9362131B2 (en) * 2014-08-29 2016-06-07 Applied Materials, Inc. Fast atomic layer etch process using an electron beam
US9240315B1 (en) 2014-10-10 2016-01-19 Applied Materials, Inc. CVD oxide surface pre-conditioning by inductively coupled O2 plasma
US9609730B2 (en) 2014-11-12 2017-03-28 Lam Research Corporation Adjustment of VUV emission of a plasma via collisional resonant energy transfer to an energy absorber gas
JP2018500767A (ja) 2014-12-18 2018-01-11 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイトＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＯＬＯＲＡＤＯ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ 逐次的な自己制御熱反応を使用する原子層エッチング（ａｌｅ）の新規の方法
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9892935B2 (en) 2015-05-28 2018-02-13 International Business Machines Corporation Limiting electronic package warpage with semiconductor chip lid and lid-ring
US10056264B2 (en) 2015-06-05 2018-08-21 Lam Research Corporation Atomic layer etching of GaN and other III-V materials
US9449843B1 (en) 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
KR20170050056A (ko) 2015-10-29 2017-05-11 삼성전자주식회사 반도체 소자의 패턴 형성 방법
CN108352316B (zh) 2015-11-10 2023-03-24 乔治洛德方法研究和开发液化空气有限公司 蚀刻反应物及使用其的无等离子体的氧化物蚀刻方法
WO2017099718A1 (en) 2015-12-08 2017-06-15 Intel Corporation Atomic layer etching of transition metals by halogen surface oxidation
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
WO2017147254A1 (en) 2016-02-23 2017-08-31 Tokyo Electron Limited Method and system for atomic layer etching
US10256108B2 (en) 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10494715B2 (en) 2017-04-28 2019-12-03 Lam Research Corporation Atomic layer clean for removal of photoresist patterning scum
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US20190131130A1 (en) 2017-10-31 2019-05-02 Lam Research Corporation Etching metal oxide substrates using ale and selective deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206051A (ja) 2009-03-05 2010-09-16 Tokyo Electron Ltd 基板処理方法
JP2014532988A (ja) 2011-10-27 2014-12-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ

Also Published As

Publication number Publication date
SG10201703480QA (en) 2017-11-29
TWI725177B (zh) 2021-04-21
US10685836B2 (en) 2020-06-16
CN107464747B (zh) 2022-07-12
US10269566B2 (en) 2019-04-23
US20190244805A1 (en) 2019-08-08
JP2017199909A (ja) 2017-11-02
US20170316935A1 (en) 2017-11-02
KR20230030615A (ko) 2023-03-06
CN115241052A (zh) 2022-10-25
KR102504770B1 (ko) 2023-02-27
KR20170124087A (ko) 2017-11-09
TW201802935A (zh) 2018-01-16
CN107464747A (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
JP7058080B2 (ja) Ａｌｅおよび選択的蒸着を用いた基板のエッチング
US11257674B2 (en) Eliminating yield impact of stochastics in lithography
JP7320168B2 (ja) デザイナー原子層エッチング
JP6964964B2 (ja) チェンバ内で基板を処理する方法およびその装置
US20190131130A1 (en) Etching metal oxide substrates using ale and selective deposition
JP2018182322A (ja) 原子層エッチングのリセットを伴う選択的堆積
KR20170093718A (ko) 연속적인 플라즈마의 원자층 에칭
JP2016131238A (ja) 原子スケールのａｌｄ（原子層堆積）プロセスとａｌｅ（原子層エッチング）プロセスとの統合
CN115004110A (zh) 用于图案化辐射光致抗蚀剂图案化的集成干燥工艺

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7058080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150