JP7041773B1 - 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム - Google Patents
基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム Download PDFInfo
- Publication number
- JP7041773B1 JP7041773B1 JP2021088496A JP2021088496A JP7041773B1 JP 7041773 B1 JP7041773 B1 JP 7041773B1 JP 2021088496 A JP2021088496 A JP 2021088496A JP 2021088496 A JP2021088496 A JP 2021088496A JP 7041773 B1 JP7041773 B1 JP 7041773B1
- Authority
- JP
- Japan
- Prior art keywords
- determination
- log
- process log
- learning model
- learning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 592
- 230000008569 process Effects 0.000 title claims abstract description 571
- 238000012545 processing Methods 0.000 title claims abstract description 144
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 238000010801 machine learning Methods 0.000 claims abstract description 38
- 238000010586 diagram Methods 0.000 abstract description 21
- 238000012549 training Methods 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 description 16
- 230000005856 abnormality Effects 0.000 description 16
- 238000010606 normalization Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012706 support-vector machine Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】プロセス判定装置20は、プロセスの成否を判定する判定部22を備える。判定部は、機械学習を行うことで生成される学習モデル26を具備する。判定部は、基板処理装置10のプロセスが正常である場合の基準プロセスログ25と、判定対象プロセスのプロセスログとを比較することで、選択パラメータを決定し、基準プロセスログの選択パラメータを用いた入力データを教師データの入力として用いて学習モデルの機械学習を行い、学習後の学習モデルに対し、判定対象プロセスのプロセスログの選択パラメータを用いた入力データを入力することで、判定対象プロセスの成否を判定する。
【選択図】図1
Description
基板処理装置のプロセスの成否を判定する際には、プロセスログを構成する各パラメータに対する閾(しきい)値を、レシピと称されるプロセスの条件毎に予め設定しておき、判定対象とするプロセスのプロセスログを構成する各パラメータが、このレシピに応じて設定された閾値を超えるか否かで、このプロセスの成否を判定している。
しかしながら、特許文献1に記載の装置は、プロセスの成否を判定するものではない。
しかしながら、特許文献2には、プロセスログを構成するパラメータのうち、判定に用いる適切なパラメータを如何にして選択するかについて、何ら提案されていない。
また、本発明によれば、判定部は、予め記憶された基板処理装置のプロセスが正常である場合のプロセスログである基準プロセスログと、基板処理装置の判定対象とするプロセスである判定対象プロセスのプロセスログとを比較することで、プロセスログを構成するパラメータのうち、学習モデルに入力される入力データを作成するために選択して用いるパラメータである選択パラメータを決定する。例えば、判定対象プロセスに異常が生じていることで、判定対象プロセスのプロセスログを構成する特定のパラメータの値が、基準プロセスログを構成する同じパラメータの値と大きく異なる場合、このパラメータは判定対象プロセスの成否を判定する上で有効であると考えられる。このように、基板処理装置のプロセスが正常である場合の基準プロセスログと、判定対象プロセスのプロセスログとを比較することで、判定対象プロセスの成否を判定する上で有効な選択パラメータを決定することが可能である。この選択パラメータは判定対象プロセス毎に変わり得る。
そして、学習モデルは、基準プロセスログを構成するパラメータのうち選択パラメータを用いて作成された入力データを教師データの入力として用いた機械学習を行うことで生成され、この学習モデルに対して判定対象プロセスのプロセスログを構成するパラメータのうち選択パラメータを用いて作成された入力データが入力されるため、判定対象プロセスの成否を高い判定精度で判定することが可能である。
プロセスデータの取得は、本発明に係るプロセス判定装置とは別の装置で行ない、取得したプロセスログを本発明に係るプロセス判定装置の判定部に自動的に又は手動で入力してもよい。
しかしながら、上記の好ましい構成によれば、本発明に係るプロセス判定装置自体がプロセスログ取得部を備えてプロセスログを取得するため、別の装置が取得する場合に比べて、プロセスログの取得に要する時間、ひいては、判定対象プロセスの成否の判定に要する時間が短縮されることが期待できる。
なお、判定対象プロセスのレシピに応じた基準プロセスログの選択は、判定部にレシピが入力されるように構成し、この入力されたレシピに応じて、判定部が自動的に選択することも可能であるし、オペレータが手動で判定部への基準プロセスログの選択指示を行うことも可能である。
なお、上記のプラグラムを記憶させた、コンピュータ(CPU)で読み取り可能な記憶媒体として提供することも可能である。
本明細書において、「基板処理装置のプロセス」とは、基板処理装置の製造プロセス(基板処理装置における基板の製造プロセス)を意味する。そして、「基板処理装置のプロセスの成否を判定する」とは、基板処理装置の製造プロセスが正常であるか異常であるかを判定することを意味する。基板処理装置の製造プロセスとは、基板処理装置内で、基板を処理する間及び処理の前後に行われるプロセスを意味する。本実施形態に係るプロセス判定装置は、基板処理装置のプロセスの成否を判定するため、その判定結果が、基板処理装置で処理した後の基板の性能向上や良品率向上などに直接寄与し得る。
また、本明細書において、「基板処理装置のプロセスログ」とは、基板処理装置における基板の処理に関わる各種の測定値の履歴や、処理の経過時間(プロセス時間)を意味し、基板処理装置の稼働時に逐次得られるものが一般的である。ただし、プロセスログには、処理後の基板の検査(基板処理装置外に搬出された基板の検査)に関わる測定値が含まれてもよい。基板の処理の良否に応じて基板の検査結果も変わり得るため、処理後の基板の検査に関わる測定値も、基板処理装置における基板の処理に関わる測定値といえるからである。
また、本明細書において、「学習モデル」としては、サポートベクタマシンや、ニューラルネットワーク、マハラノビス距離を用いた分類器など、機械学習を用いて生成できる限りにおいて種々の構成を採用可能である。
また、本明細書において、「教師データ」とは、学習モデルへの既知の入出力の組み合わせを意味する。
図1は、第1実施形態に係る基板処理システムの概略構成を模式的に示す図である。図1(a)は、基板処理システムの全体構成図である。図1(b)は、プロセス判定装置の概略構成を示すブロック図である。なお、図1(a)では、プロセスログとして測定されるパラメータを破線の矩形で囲って図示している。図2は、測定されるパラメータであるVpp及びVDCを説明する説明図である。
図1(a)に示すように、第1実施形態に係る基板処理システム100は、基板処理装置10と、プロセス判定装置20と、を備えている。
また、載置台2に印加される高周波電力の電圧が、電圧計18によって測定される。そして、図2に示すように、その電圧の大きさ(peak to peak)がVppとして測定され、載置台2がプラズマ中の電子を引き込むことで載置台2に生じる帯電が生み出す電圧成分(直流成分)の大きさがVDCとして測定される。
プロセス判定装置20が、基板処理装置10の稼働を制御するために一般的に用いられる制御装置としての機能も有する場合(制御装置がプロセス判定装置20としても兼用される場合)、プロセスログ取得部21は、図1(a)を参照して前述した各測定値を測定する測定器(例えば、マスフローコントローラ11)と有線又は無線で電気的に接続されており(図1(a)では、便宜上、圧力・流量計9、マスフローコントローラ11及び真空計12だけに有線で接続されている状態を図示している)、各測定器から逐次入力された測定データを所定のサンプリング周期(例えば、1秒)で取得(A/D変換)し、プロセスログとして記憶する機能を有する。
動作をCPUに実行させるプログラムは、プロセス判定装置20が備える記憶媒体であるハードディスク29に記憶され、ハードディスク29からRAMに読み込む態様であってもよい。また、ハードディスク29がプロセスログ取得部21の一部を構成し、プロセスログをハードディスク29に記憶させる態様であってもよい。図1(a)では、ハードディスク29が外付けである場合を図示しているが、コンピュータに内蔵されたハードディスクでもよい。以上のようにして取得されたプロセスログは、判定部22に入力される。
なお、プロセス判定装置20が上記の制御装置と別体である場合には、測定器と電気的に接続された制御装置によってプロセスログが取得され、制御装置に記憶される。そして、制御装置に記憶されたプロセスログが、制御装置と電気的に接続されたプロセス判定装置20のプロセスログ取得部21に送信されることになる。
判定部22は、正規化部23、選択部24及び学習モデル26を具備する。また、判定部22には、基板処理装置10のプロセスが正常(実際に正常)である場合のプロセスログである基準プロセスログ25が予め記憶されている。第1実施形態では、プロセス終了後に、基板Wに施されたエッチングの深さを測定し、この測定結果に応じてプロセスの実際の成否を区別している。具体的には、この測定した深さが所望する範囲内にあった場合を正常とし、範囲外であった場合を異常としている。したがって、基準プロセスログ25は、基板Wのエッチングの深さが所望する範囲内となったプロセスに関するプロセスログである。なお、本発明は、基板Wに施されたエッチングの深さが所望する範囲内にあったか否かによってプロセスの実際の成否を区別する態様に限られるものではなく、例えば、プロセス終了後の基板Wの性能の良否に応じて、プロセスの実際の成否を区別する態様を採用することも可能である。
図3の左図は、プロセスログ取得部21によって取得したプロセスログを模式的に示す図である。図3に示すパラメータ1~Nは、例えば、パラメータ1が図1(a)に示す下部マッチングユニット7について測定した下部マッチングユニット整合位置No.1であり、パラメータNが図1(a)に示す電圧計18で測定したVDCである等、プロセスログの種類を意味する。図3の左図に示すXij(i=1~N、j=1~M)は、パラメータiについてプロセス時間(エッチング開始からの経過時間)がj[sec]のときに取得されたプロセスログの値を意味する。例えば、X11は、パラメータ1についてプロセス時間が1[sec]のときに取得されたプロセスログの値であり、XNMは、パラメータNについてプロセス時間がM[sec]のときに取得されたプロセスログの値である。
具体的には、以下の式(1)に基づき、図3の右図に示すように、正規化後のプロセスログYijを算出する。
Yij=(Xij-MINi)/(MAXi-MINi) ・・・(1)
上記の式(1)において、i=1~Nであり、j=1~Mである。
上記の式(1)から、Xij=MAXiのとき、Yij=1となり、Xij=MINiのとき、Yij=0となるように正規化されることは明らかである。
図4は、判定部22が実行する各工程を概略的に示すフロー図である。なお、図4では、基板処理装置10及びプロセスログ取得部21の動作も含めて図示しており、図4の破線で囲った領域が判定部22の動作である。
以下、判定部22が実行する各工程について説明する。
図4に示すように、判定対象プロセスの成否を判定する際には、基板処理装置10で実行する判定対象プロセスのレシピを選択し、このレシピに従って、判定対象プロセスを開始する。この際、前述のように、プロセスログ取得部21が逐次プロセスログを取得する。そして、第1実施形態では、判定対象プロセス終了後に、判定部22が選択パラメータ決定工程S1を実行する。
選択パラメータ決定工程S1では、判定部22の選択部24が、判定部22に予め記憶された基準プロセスログ25と、判定対象プロセスのプロセスログ(正規化後のプロセスログ)とを比較する。この比較の際、基準プロセスログ25も正規化部23で正規化された後に比較されるか、或いは、予め正規化された後に記憶された基準プロセスログ25が用いられる。
図1(b)に示す例では、第1基準プロセスログ25aが選択されて、判定対象プロセスのプロセスログと比較する状態を図示している。
選択部24が自動的に選択する場合には、例えば、プロセスのレシピに応じた識別子(ID)を付し(例えば、レシピR1に「A」という識別子を付し、レシピR2に「B」という識別子を付す)、各基準プロセスログ25をこの識別子に紐付けて記憶させておけばよい。具体的には、例えば、第1基準プロセスログ25aを識別子Aに紐付けて記憶させ、第2基準プロセスログ25bを識別子Bに紐付けて記憶させておけばよい。そして、判定対象プロセスのレシピにも識別子(A又はB)を付し、予め選択部24に記憶されているか、或いは、前述の制御装置から送信された、この判定対象プロセスのレシピの識別子に応じて、選択部24がこの識別子に紐付けられた基準プロセスログ25を自動的に選択すればよい。
第1実施形態では、プロセス判定装置20を構成するコンピュータのモニタ画面に、選択される基準プロセスログ25が表示されるように構成されている。具体的には、選択部24への基準プロセスログ25の選択指示を手動で行う場合には、例えば、図5(a)に示すように、第1基準プロセスログ25a及び第2基準プロセスログ25bの選択ボタン20bがそれぞれモニタ画面に表示される。そして、キーボードやマウスを使って何れかの選択ボタン20bを選んだり、モニタがタッチパネル式の場合には指で何れかの選択ボタン20bを選ぶことで、選択された基準プロセスログ25が他の基準プロセスログ25と識別可能に表示される態様を採用可能である。例えば、図5(a)に示す例では、選択された基準プロセスログ25aの表示欄20aがモニタ画面に点灯表示されている。点灯表示に限らず、点滅表示やカラー表示など、選択された基準プロセスログ25を識別可能な限り、種々の態様を採用可能である。
例えば、基準プロセスログ25を構成するパラメータNのプロセス時間1~Mで得られたデータをD1={YN1’,YN2’,・・・YNM’}とし、判定対象プロセスのプロセスログを構成する同じパラメータNのプロセス時間1~Mで得られたデータをD2={YN1,YN2,・・・YNM}とし、D1とD2それぞれの分散をVD1、VD2とし、標準偏差をSD1、SD2とし、共分散をSD1D2とすれば、相関係数rは、以下の式(2)で表される。
r=SD1D2/(VD1・VD2)0.5=SD1D2/(SD1・SD2) ・・・(2)
選択部24は、この相関係数rをプロセスログを構成する全てのパラメータについて算出する。そして、選択部24は、プロセスログを構成するパラメータのうち、算出した相関係数rの絶対値が所定の閾値よりも大きいパラメータを選択パラメータとして決定する。
学習工程S2では、判定部22において、基準プロセスログ25を構成するパラメータのうち選択パラメータを用いて作成された入力データを教師データの入力として用いた機械学習を行うことで、学習モデル26を生成する。学習モデル26は、入力データが入力された場合に、基板処理装置10のプロセスの成否を出力する構成である。第1実施形態では、プロセスの異常の程度を表す異常度(0~1の値であり、完全に正常である場合には0、完全に異常である場合には1である)が学習モデル26から出力される構成になっている。
第1実施形態の学習モデル26としては、マハラノビス距離を用いた分類器が生成される。マハラノビス距離を用いた分類器の構成は公知の内容と同様であるため、その詳細な説明は省略する。
具体的には、選択部24が、教師データとして、第1基準プロセスログ25aの選択パラメータP1についてプロセスの開始から終了(エッチングの開始から終了)までの間の適宜の時間帯に逐次得られた(例えば、1秒毎に得られた)正規化後のプロセスログを入力とし、異常度が0又は0に近い小さな値を出力としたデータを作成し、判定部22において、この教師データを用いた学習モデル26の機械学習を行うことで、学習モデル26(機械学習後の学習モデル)を生成する。
同様に、判定対象プロセスのレシピがレシピR2である場合、第2基準プロセスログ25bを構成するパラメータのうち選択パラメータP2を用いて作成された入力データを教師データの入力として用いた機械学習を行うことで、学習モデル26を生成する。具体的には、選択部24が、教師データとして、第2基準プロセスログ25bの選択パラメータP2についてプロセスの開始から終了(エッチングの開始から終了)までの間の適宜の時間帯に逐次得られた(例えば、1秒毎に得られた)正規化後のプロセスログを入力とし、異常度が0又は0に近い小さな値を出力としたデータを作成し、判定部22において、この教師データを用いた学習モデル26の機械学習を行うことで、学習モデル26(機械学習後の学習モデル)を生成する。
なお、学習モデル26は、一度の機械学習を行うことで生成されたものに限られない。必要に応じて、新たな教師データを用いて学習モデル26の再学習を行ったり、従来の教師データに新たな教師データを追加して学習モデル26の再学習を行うことも可能である。
判定工程S3では、選択部24が、判定対象プロセスのプロセスログを構成するパラメータのうち選択パラメータを用いて入力データを作成する。
具体的には、判定対象プロセスのレシピがレシピR1である場合、選択部24は、判定対象プロセスのプロセスログを構成するパラメータのうち選択パラメータP1を用いて入力データを作成する。より具体的には、選択部24は、判定対象プロセスのプロセスログの選択パラメータP1についてプロセスの開始から終了(エッチングの開始から終了)までの間の適宜の時間帯に逐次得られた(例えば、1秒毎に得られた)正規化後のプロセスログを入力データとして作成する。
同様に、判定対象プロセスのレシピがレシピR2である場合、選択部24は、判定対象プロセスのプロセスログを構成するパラメータのうち選択パラメータP2を用いて入力データを作成する。具体的には、選択部24は、判定対象プロセスのプロセスログの選択パラメータP2についてプロセスの開始から終了(エッチングの開始から終了)までの間の適宜の時間帯に逐次得られた(例えば、1秒毎に得られた)正規化後のプロセスログを入力データとして作成する。
そして、例えば、プロセス判定装置20を構成するコンピュータのモニタ画面に、最終的な判定結果が正常であれば、「正常に処理終了しました」、異常であれば、「異常終了しました。処理基板に異常がないか確認して下さい」というような判定結果を表示させたり、異常と判定した場合に警告音を出力する等の態様を採用可能である。判定部22による判定に要する時間は数秒以下であるため、これらの表示や警告音の出力は、判定対象プロセスの終了毎に行ってもよいし、同一のレシピで基板Wを処理する製造ロットの終了毎に行ってもよい。表示や警告音の出力を判定対象プロセスの終了毎に行う場合、オペレータがこれを確認して、最終的な判定結果が異常であれば、次の基板Wを処理しない運用が可能である。また、表示や警告音の出力を製造ロットの終了毎に行う場合、オペレータがこれを確認して、最終的な判定結果が異常であれば、次の製造ロットの基板Wを処理しない運用が可能である。
第2実施形態に係る基板処理システムは、製造プロセス判定装置が具備する判定部の構成のみが第1実施形態と異なり、その他の構成は第1実施形態と同様である。
したがって、以下の説明では、第2実施形態に係る基板処理システムが備えるプロセス判定装置について、第1実施形態と異なる点を説明し、同様の構成については同じ符号を付して説明を省略する。
図6に示すように、第2実施形態のプロセス判定装置20Aの判定部22Aは、学習モデル26として、複数個の学習モデルを具備する。図6に示す例では、判定部22Aは、3個の学習モデル26(学習モデル26a、学習モデル26b、学習モデル26c)を具備する。すなわち、第1実施形態では、生成される学習モデル26が単一の学習モデルであったのに対し、第2実施形態では複数個の学習モデルが生成されている。より具体的には、第1実施形態では、判定対象プロセスのレシピがレシピR1である場合、第1基準プロセスログ25aを構成するパラメータのうち選択パラメータP1を用いて作成された入力データを教師データの入力として用いた機械学習を行うことで、単一の学習モデル26が生成されるが、第2実施形態では、判定対象プロセスのレシピがレシピR1である場合に、3個の学習モデル26(学習モデル26a、学習モデル26b、学習モデル26c)が生成される。各学習モデル26は、学習工程S2において、例えば、互いに異なる教師データを用いた機械学習によって生成されたものとされる。
異なる教師データの作成方法としては、例えば、判定部22Aに3つの異なる第1基準プロセスログ25aを予め記憶しておき、学習モデル26a、学習モデル26b及び学習モデル26cの機械学習に用いる教師データを、3つの第1基準プロセスログ25aからそれぞれ作成することが考えられる。また、例えば、相関係数rの絶対値と比較する異なる閾値を3つ用意しておき、各閾値を用いて判定部22Aに予め記憶された単一の第1基準プロセスログ25aの選択パラメータP1を別個に決定することで、3つの異なる教師データを作成することも考えられる。さらには、相関係数rの絶対値が大きいパラメータから順に3つの異なる選択パラメータP1を決定し(例えば、後述の図8(c)に示す例では、「下部マッチングユニット整合位置No.1」、「VDC」及び「下部高周波電力(反射波電力)」を選択パラメータP1として決定し)、これら3つの選択パラメータP1を用いて、3つの異なる教師データを作成することも考えられる。
また、判定部22Aは、論理和演算部27を具備する。
図6に示す例では、論理和演算部27は、学習モデル26a、学習モデル26b及び学習モデル26cの出力値の論理和を演算し、その結果を最終的な判定結果として出力する。すなわち、学習モデル26a、学習モデル26b及び学習モデル26cの出力値のうち、少なくとも1つの学習モデルの出力値=1であれば、出力値=1を最終的な判定結果として出力する。換言すれば、学習モデル26a、学習モデル26b及び学習モデル26cの判定結果のうち、少なくとも1つの判定結果が異常(出力値=1)であれば、異常であることを最終的な判定結果として出力する。
特に、第2実施形態では、論理和演算部27によって、少なくとも1つの学習モデル26の判定結果が異常であれば、残りの学習モデル26の判定結果が正常であったとしても、最終的な判定結果が異常となるため、異常を見逃す可能性が低減するという利点を有する。
第3実施形態に係る基板処理システムは、プロセス判定装置が具備する判定部の構成のみが第2実施形態と異なり、その他の構成は第2実施形態と同様である。
したがって、以下の説明では、第3実施形態に係る基板処理システムが備えるプロセス判定装置について、第2実施形態と異なる点を説明し、同様の構成については同じ符号を付して説明を省略する。
図7に示すように、第3実施形態のプロセス判定装置20Bの判定部22Bも、第2実施形態のプロセス判定装置20Aの判定部22Aと同様に、学習モデル26として、複数個の学習モデルを具備する。図7に示す例では、判定部22Bは、3個の学習モデル26(学習モデル26a、学習モデル26b、学習モデル26c)を具備する。
しかしながら、第3実施形態の判定部22Bは、第2実施形態の判定部22Aが具備する論理和演算部27に代えて、多数決決定部28を具備する点が相違する。
特に、第3実施形態では、多数決決定部28によって、複数個の学習モデル26の判定結果の多数決を最終的な判定結果とするため、複数個の学習モデル26の中に、仮に判定精度の低い学習モデル26が含まれていたとしても、最終的な判定結果の判定精度に信頼性をもたせることが可能である。
本試験では、図8(a)に示すレシピR1によって基板Wをエッチングし、図8(b)に示すように、何れも正常であることをオペレータが確認(基板Wに施されたエッチングの深さが所望する範囲内にあったことをオペレータが確認)した製造ロットNo.1(計6枚の基板W)及びNo.2(計6枚の基板W)について得られたプロセスログを基準プロセスログ25として用いた。また、図8(a)に示すレシピR1によって基板Wをエッチングした、図8(b)に示す製造ロットNo.3(計8枚の基板W)のうち、6枚目の基板Wについて得られたプロセスログを判定対象プロセスのプロセスログとして用いた。
そして、基準プロセスログ25を構成するパラメータと、判定対象プロセスのプロセスログを構成するパラメータとの相関係数rを算出したところ、図8(c)に示す結果が得られた。
図9(a)に示すVDCのように、判定対象プロセスのプロセスログを構成するパラメータの値が、基準プロセスログ25を構成する同じパラメータの値と大きく異なる(パラメータの値の分布が大きく異なる)場合、このパラメータ間の相関係数rの絶対値は大きくなる。一方、図9(b)に示す温度No.1-2のように、判定対象プロセスのプロセスログを構成するパラメータの値が、基準プロセスログ25を構成する同じパラメータの値と同等である(パラメータの値の分布が同等である)場合、このパラメータ間の相関係数rの絶対値は小さくなる。このため、相関係数rの絶対値が所定の閾値よりも大きいパラメータを選択パラメータとして決定することで、判定対象プロセスの成否を判定する上で有効な選択パラメータを決定することが可能である。
図10は、本試験における機械学習の結果及び判定結果を説明する説明図である。図10に「●」でプロットした点が教師データとして用いたプロセスログであり、「×」でプロットした点が判定対象プロセスのプロセスログである。
図10に示すように、学習モデル26の機械学習の結果、概念的に、横軸を下部マッチングユニット整合位置No.1とし、縦軸をVDCとする座標空間が学習モデル26に生成され、図10に楕円で示すように、正常であると考えられる領域(正常領域)がこの座標空間に描かれた。この座標空間にプロットされた「●」の点は、全て正常領域である楕円の内側に位置しており(すなわち、異常度=0)、機械学習が適切に行われたことが分かる。
図10に示すように、概念的に生成される座標空間にプロットされた「×」の点のほぼ全てが、正常領域である楕円の外側に位置しており、異常度≒1(すなわち、異常)と正しく判定されることが分かった。
2・・・載置台
10・・・基板処理装置
20、20A、20B・・・プロセス判定装置
21・・・プロセスログ取得部
22、22A、22B・・・判定部
23・・・正規化部
24・・・選択部
25・・・基準プロセスログ
26・・・学習モデル
27・・・論理和演算部
28・・・多数決決定部
100・・・基板処理システム
W・・・基板
Claims (8)
- 基板処理装置のプロセスの成否を判定する装置であって、
前記基板処理装置のプロセスログに基づき入力データを作成し、前記入力データに基づき、前記プロセスの成否を判定する判定部を備え、
前記判定部は、前記入力データが入力され、前記基板処理装置のプロセスの成否を出力する、学習モデルを具備し、
前記判定部は、
予め記憶された前記基板処理装置のプロセスが正常である場合のプロセスログである基準プロセスログと、前記基板処理装置の判定対象とするプロセスである判定対象プロセスのプロセスログとを比較することで、プロセスログを構成するパラメータのうち前記入力データを作成するために選択して用いるパラメータである選択パラメータを決定する選択パラメータ決定工程と、
前記基準プロセスログを構成するパラメータのうち前記選択パラメータを用いて作成された入力データを教師データの入力として用いて前記学習モデルの機械学習を行う学習工程と、
前記学習工程後の学習モデルに対し、前記判定対象プロセスのプロセスログを構成するパラメータのうち前記選択パラメータを用いて作成された入力データを入力することで、前記判定対象プロセスの成否を判定する判定工程と、を実行する、
ことを特徴とする基板処理装置のプロセス判定装置。 - 前記基板処理装置のプロセスログを取得するプロセスログ取得部を更に備える、
ことを特徴とする請求項1に記載の基板処理装置のプロセス判定装置。 - 前記判定部は、前記選択パラメータ決定工程において、前記基準プロセスログを構成するパラメータと、前記判定対象プロセスのプロセスログを構成するパラメータとの相関係数を算出し、前記相関係数の絶対値が所定の閾値よりも大きいパラメータを前記選択パラメータとして決定する、
ことを特徴とする請求項1又は2に記載の基板処理装置のプロセス判定装置。 - 前記判定部には、前記基板処理装置のプロセスの条件であるレシピ毎に前記基準プロセスログが予め記憶されており、
前記判定部は、前記選択パラメータ決定工程において、前記レシピ毎に記憶された基準プロセスログのうち前記判定対象プロセスのレシピに応じた基準プロセスログを選択して、前記判定対象プロセスのプロセスログと比較する、
ことを特徴とする請求項1又は2に記載の基板処理装置のプロセス判定装置。 - 基板処理装置と、請求項1から4の何れかに記載のプロセス判定装置と、
を備えることを特徴とする基板処理システム。 - 学習モデルを用いて基板処理装置のプロセスの成否を判定する方法であって、
前記基板処理装置の判定対象とするプロセスである判定対象プロセスのプロセスログを取得するプロセスログ取得工程と、
予め用意された前記基板処理装置のプロセスが正常である場合のプロセスログである基準プロセスログと、前記判定対象プロセスのプロセスログとを比較することで、プロセスログを構成するパラメータのうち、前記学習モデルへの入力データを作成するために選択して用いるパラメータである選択パラメータを決定する選択パラメータ決定工程と、
前記基準プロセスログを構成するパラメータのうち前記選択パラメータを用いて作成した入力データを教師データの入力として用いて前記学習モデルの機械学習を行う学習工程と、
前記判定対象プロセスのプロセスログを構成するパラメータのうち前記選択パラメータを用いて入力データを作成し、前記入力データを前記学習工程後の学習モデルに入力することで、前記判定対象プロセスの成否を判定する判定工程と、を含む、
ことを特徴とする基板処理装置のプロセス判定方法。 - 基板処理装置のプロセスログに基づき作成された入力データが入力され、前記基板処理装置のプロセスの成否を出力する、学習モデルを生成する方法であって、
予め用意された前記基板処理装置のプロセスが正常である場合のプロセスログである基準プロセスログと、前記基板処理装置の判定対象とするプロセスである判定対象プロセスのプロセスログとを比較することで、プロセスログを構成するパラメータのうち前記入力データを作成するために選択して用いるパラメータである選択パラメータを決定する選択パラメータ決定工程と、
前記基準プロセスログを構成するパラメータのうち前記選択パラメータを用いて作成された入力データを教師データの入力として用いて機械学習を行うことで、前記学習モデルを生成する学習工程と、を含む、
ことを特徴とする学習モデルの生成方法。 - 請求項6に記載の基板処理装置のプロセス判定方法が含む前記プロセスログ取得工程、前記選択パラメータ決定工程、前記学習工程及び前記判定工程をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021088496A JP7041773B1 (ja) | 2021-05-26 | 2021-05-26 | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021088496A JP7041773B1 (ja) | 2021-05-26 | 2021-05-26 | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7041773B1 true JP7041773B1 (ja) | 2022-03-24 |
JP2022181506A JP2022181506A (ja) | 2022-12-08 |
Family
ID=81214350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021088496A Active JP7041773B1 (ja) | 2021-05-26 | 2021-05-26 | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7041773B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240060963A (ko) * | 2022-10-31 | 2024-05-08 | 김승민 | Rf 플라스마 전력 시스템에서의 고장 진단 장치 및 그 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008536221A (ja) | 2005-04-08 | 2008-09-04 | キャタピラー インコーポレイテッド | 制御システムおよび方法 |
JP2008536220A (ja) | 2005-04-08 | 2008-09-04 | キャタピラー インコーポレイテッド | 製品設計の方法およびシステム |
JP2009520948A (ja) | 2005-11-18 | 2009-05-28 | キャタピラー インコーポレイテッド | プロセスモデルベースの仮想センサシステムおよび方法 |
JP2015166962A (ja) | 2014-03-04 | 2015-09-24 | 日本電気株式会社 | 情報処理装置、学習方法、及び、プログラム |
JP2020500420A (ja) | 2016-11-30 | 2020-01-09 | エスケー ホールディングス コー リミテッド | マシンラーニング基盤の半導体製造の収率予測システム及び方法 |
WO2020179729A1 (ja) | 2019-03-04 | 2020-09-10 | Sppテクノロジーズ株式会社 | 基板処理装置の製造プロセス判定装置、基板処理システム、基板処理装置の製造プロセス判定方法、学習モデル群、学習モデル群の生成方法及びプログラム |
-
2021
- 2021-05-26 JP JP2021088496A patent/JP7041773B1/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008536221A (ja) | 2005-04-08 | 2008-09-04 | キャタピラー インコーポレイテッド | 制御システムおよび方法 |
JP2008536220A (ja) | 2005-04-08 | 2008-09-04 | キャタピラー インコーポレイテッド | 製品設計の方法およびシステム |
JP2009520948A (ja) | 2005-11-18 | 2009-05-28 | キャタピラー インコーポレイテッド | プロセスモデルベースの仮想センサシステムおよび方法 |
JP2015166962A (ja) | 2014-03-04 | 2015-09-24 | 日本電気株式会社 | 情報処理装置、学習方法、及び、プログラム |
JP2020500420A (ja) | 2016-11-30 | 2020-01-09 | エスケー ホールディングス コー リミテッド | マシンラーニング基盤の半導体製造の収率予測システム及び方法 |
WO2020179729A1 (ja) | 2019-03-04 | 2020-09-10 | Sppテクノロジーズ株式会社 | 基板処理装置の製造プロセス判定装置、基板処理システム、基板処理装置の製造プロセス判定方法、学習モデル群、学習モデル群の生成方法及びプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240060963A (ko) * | 2022-10-31 | 2024-05-08 | 김승민 | Rf 플라스마 전력 시스템에서의 고장 진단 장치 및 그 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2022181506A (ja) | 2022-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI839396B (zh) | 高階半導體製程優化及製造期間適應性控制 | |
JP5026326B2 (ja) | エッチング処理状態の判定方法、システム | |
TWI704506B (zh) | 金屬線放電加工機之控制裝置及機器學習裝置 | |
CN112655077B (zh) | 基板处理装置的制造工艺判定装置、基板处理系统、基板处理装置的制造工艺判定方法、学习模型组、学习模型组的生成方法以及程序 | |
JP5095999B2 (ja) | 半導体処理ツールによって実行されるプロセスを分析する第1の原理シミュレーションを使用するシステム及び方法。 | |
JP5032118B2 (ja) | 半導体製造プロセスにおいて第1の原理シミュレーションを用いたシステム及び方法。 | |
JP4795957B2 (ja) | 半導体製造プロセスを制御する第1の原理シミュレーションを用いたシステム及び方法。 | |
KR102457883B1 (ko) | 챔버 매칭 및 모니터링을 위한 방법 및 시스템 | |
JP7176143B2 (ja) | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデル群、学習モデル群の生成方法及びプログラム | |
JP7041773B1 (ja) | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム | |
JP2007510287A (ja) | 半導体製造プロセスを容易にする第1の原理シミュレーションを用いたシステム及び方法 | |
JP2009049382A (ja) | ドライエッチング方法およびドライエッチング装置 | |
KR20100113852A (ko) | 반도체 소자 제조 공정의 최적 센서 선정 방법 | |
JP7041776B1 (ja) | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム | |
WO2022004419A1 (ja) | 情報処理方法および情報処理装置 | |
JP2021015855A (ja) | 性能算出方法および処理装置 | |
KR102335854B1 (ko) | 스마트센서를 이용한 플라즈마 공정 제어 방법 및 시스템 | |
US11289313B2 (en) | Plasma processing apparatus | |
JPWO2020144823A1 (ja) | エッチング終点検出装置、基板処理システム、エッチング終点検出方法及び分類器 | |
CN117491769A (zh) | 一种光伏优化器可靠性测试系统 | |
JP2021002295A (ja) | 異常検知装置、異常検知システム、及び異常検知方法 | |
JP7331750B2 (ja) | 製造装置監視システムおよびそれを用いた半導体装置の製造方法 | |
JP7288553B1 (ja) | プラズマ処理装置、データ解析装置及び半導体装置製造システム | |
TW202142978A (zh) | 基板處理裝置之製造程序判定裝置、基板處理系統、基板處理裝置之製造程序判定方法、學習模型群、學習模型群之生成方法及程式 | |
KR20170130674A (ko) | 공정 평가 방법 및 그를 포함하는 기판 제조 장치의 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210630 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7041773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |