JP6808317B2 - 撮像装置、および、撮像システム - Google Patents

Description

本発明は撮像装置、および、撮像システムに関する。

カメラのイメージセンサ等に用いられる撮像装置として、積層型の撮像装置が提案されている。特許文献１の図１に記載の撮像装置では、半導体基板の上に光電変換膜が配される。光電変換膜の上には透明電極が配され、光電変換膜と半導体基板との間には画素電極が配される。光電変換膜と画素電極との間には、絶縁膜が配されている。特許文献１によれば、このような構成により相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ、以下ＣＤＳ）が可能となるため、ノイズを低減できると記載されている。

ＷＯ２０１２／００４９２３号公報

例えばグローバル電子シャッタ動作のように、複数の画素において同一の露光期間で電荷を蓄積し、その後、複数の画素から順に信号を読み出す動作を行う場合に、蓄積された電荷またはそれに基づく信号を受光領域とは別の場所で保持することが知られている。本発明者らは、光電変換膜の下に配された画素電極を含むノードを、信号を保持するノードとして用いることを見出した。しかし、特許文献１に記載の撮像装置においては、画素電極が、リセットトランジスタのソースを構成する拡散層、および、増幅トランジスタのゲートに接続されている。つまり、画素電極を含むノードが増幅部の入力ノードである。そのため、受光領域とは別の場所で信号を保持するために、画素電極を含むノードで信号を保持すると、ＣＤＳを行うことが困難であった。結果としてノイズが増加する可能性がある。

このように、従来技術においては、グローバル電子シャッタ動作などを行う場合に、ノイズを低減することが難しいという課題がある。

１つの実施形態に係る撮像装置は、複数の画素回路が配された基板と、前記基板の上に配され、光を受ける第１部分および遮光された第２部分を含む半導体層と、前記半導体層と前記基板との間に配された配線層および層間絶縁膜と、前記第１部分と前記第２部分とに対し、互いに独立にバイアス電圧を印加するバイアス電圧供給部と、複数のマイクロレンズと、を有し、前記複数のマイクロレンズの１つに対して、前記複数の画素回路の１つに対応する前記第１部分および前記第２部分の組が配され、前記バイアス電圧供給部は第１電極と第２電極と第３電極と第４電極とを含み、前記第１部分は前記第１電極と前記第２電極との間に配され、前記第２部分は前記第３電極と前記第４電極との間に配される、ことを特徴とする。

本発明に係るいくつかの実施例によれば、ノイズを低減すること可能である。

（ａ）撮像装置の画素の構成を模式的に示す図、（ｂ）光電変換部の等価回路を示す図、（ｃ）光電変換部の等価回路を示す図。 撮像装置の全体の構成を模式的に示す図。 撮像装置の列回路の等価回路を示す図。 （ａ）撮像装置の平面構造を模式的に示す図、（ｂ）撮像装置の断面構造を模式的に示す図、（ｃ）撮像装置の平面構造を模式的に示す図。 （ａ）撮像装置の平面構造を模式的に示す図、（ｂ）撮像装置の断面構造を模式的に示す図。 （ａ）〜（ｃ）撮像装置の画素の構成を模式的に示す図、（ｄ）〜（ｆ）撮像装置のポテンシャルを模式的に示す図。 撮像装置の光電変換部のエネルギーバンドを模式的に示す図。 撮像装置に用いられる駆動信号のタイミングチャートを示す図。 撮像装置に用いられる駆動信号のタイミングチャートを示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の平面構造を模式的に示す図。 （ａ）撮像装置の平面構造を模式的に示す図、（ｂ）撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の平面構造を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 （ａ）撮像装置の平面構造を模式的に示す図、（ｂ）撮像装置の断面構造を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 光電変換システムの実施例のブロック図。

本発明に係る１つの実施形態は、複数の画素を含む撮像装置である。各画素は、光電変換部と、光電変換部で生じた電荷に基づく信号を読み出すための画素回路とを含む。本実施形態の撮像装置は、画素回路が配された基板と、当該基板の上に配された半導体層とを含む。半導体層は、光を受ける第１部分と、遮光された第２部分（電荷保持領域）とを含む。撮像装置は、さらに、第１部分と第２部分とに対して互いに独立にバイアス電圧を印加するバイアス電圧供給部を備える。

第１部分と第２部分とに対して互いに独立にバイアス電圧を印加するバイアス電圧供給部を備える構成によれば、第１部分を受光領域として用い、第２部分を電荷保持領域として用いることができる。そのため、以下に挙げる効果の少なくとも１つを得ることができる。なお、信号を電荷保持領域に保持させるための方法は特に限定されない。例えば、受光領域に生じた信号電荷を電荷保持領域に転送することができる。あるいは、信号電荷に基づく受光領域の電位変化を容量結合などにより伝達することができる。

半導体層の中に、光を受ける受光領域の他に、電荷を保持する電荷保持領域が配されるため、露光期間の終了から信号を読み出すまでの間、露光期間に生じた信号電荷に基づく信号を電荷保持領域に保持することができる。したがって、このような構成によれば、グローバル電子シャッタ動作を行う場合などに、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ、以下ＣＤＳ）などのノイズ低減処理を容易に行うことができる。結果として、ノイズを低減することができる。なお、グローバル電子シャッタ動作は、複数の画素において同一の露光期間で電荷を蓄積し、その後、複数の画素から順に信号を読み出す動作の一例である。

また、電荷保持領域は遮光されるため、電荷保持領域が信号電荷を保持している間に光電変換により生じた電荷が電荷保持領域に混入することを抑制できる。結果として、ノイズを低減することができる。

半導体層においては、暗電流を低減する技術を適用することができる。したがって、半導体層に電荷保持領域が配されるため、信号電荷を保持している間にノイズの原因となる電荷が混入することを抑制できる。

別の形態としては、第１部分を受光領域として用い、第２部分をＯＢ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）領域として用いることができる。そのため、受光領域からの信号とＯＢ領域からの信号との差分処理を行うことで、暗電流などによるノイズを除去することができる。結果として、ノイズの少ない撮像信号を得ることができる。

以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。

本発明に係る実施例を説明する。図１（ａ）に本実施例の撮像装置の画素１００の概略図を示す。撮像装置は、画素１００の画素回路が配された基板（不図示）と当該基板の上に配された半導体層１０８を備える。図１（ａ）は１つの画素１００だけを示しているが、本実施例の撮像装置は複数の画素１００を含む。

画素１００は、半導体層１０８に配された、受光領域１０１、電荷転送領域１０２、および、電荷保持領域１０３を含む。つまり、受光領域１０１は半導体層１０８の第１部分であり、電荷保持領域１０３は半導体層１０８の第２部分である。半導体層１０８は、シリコンなどの無機半導体で構成されうる。あるいは、半導体層１０８は有機半導体により構成されうる。

半導体層１０８の上には、受光領域１０１、電荷転送領域１０２、および、電荷保持領域１０３に対してバイアス電圧を印加する上部電極Ｓ１０６が配される。上部電極Ｓ１０６は電源ＶＳ１０４に接続される。電源ＶＳ１０４は、電圧Ｖｓを供給する。本実施例では、上部電極Ｓ１０６が受光領域１０１および電荷保持領域１０３の両方にバイアス電圧を印加する。そのため、上部電極Ｓ１０６は、受光領域１０１の上、および、電荷保持領域１０３の上に連続して延在した導電層によって構成される。別の観点で言えば、上部電極Ｓ１０６の第１の部分（第１の電極）が受光領域１０１にバイアス電圧を印加し、上部電極Ｓ１０６の第２の部分（第３の電極）が、電荷保持領域１０３にバイアス電圧を印加する。なお、上部電極Ｓ１０６の第１の部分（第１の電極）と第２の部分（第３の電極）とは互いに分離されていてもよい。

画素１００は、さらに、受光領域１０１にバイアス電圧を印加する電極Ｐ（第２の電極）１１０と、電極Ｐ１１０に接続された電源ＶＰ１１３を含む。電源ＶＰ１１３は電圧Ｖｐを供給する。画素１００は、さらに、電荷保持領域１０３にバイアス電圧を印加する電極Ｍ（第４の電極）１１２を含む。上部電極Ｓ１０６の第１の部分（第１の電極）と電極Ｐ１１０との間に、半導体層１０８の受光領域１０１が配される。上部電極Ｓ１０６の第２の部分（第３の電極）と電極Ｍ１１２との間に、半導体層１０８の電荷保持領域１０３が配される。

電極Ｐ１１０と、電極Ｍ１１２とには、互いに電気的に分離されている。このような構成により、受光領域１０１と電荷保持領域１０３とに互いに独立してバイアス電圧を印加することができる。本実施例においては、電極Ｐ１１０および電極Ｍ１１２が、半導体層１０８の受光領域（第１部分）１０１と電荷保持領域（第２部分）１０３とに対し、互いに独立にバイアス電圧を印加するバイアス電圧供給部を構成する。なお、受光領域１０１と電荷保持領域１０３とに互いに独立してバイアス電圧を印加しない場合は、電極Ｐ１１０と電極Ｍ１１２とが連続して構成されてもよい。また、電荷保持領域１０３にバイアス電圧を印加しない場合は、電極Ｍ１１２を省略することができる。

上部電極Ｓ１０６は所定の量の光を透過させるように構成される。例えば、透明な導電材料であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層や薄膜化された金属層が上部電極Ｓ１０６に用いられる。つまり、受光領域１０１は光を受けるように構成される。本実施例では、電荷転送領域１０２の上、および、電荷保持領域１０３の上に、入射光を遮る遮光層１０５が配される。つまり、電荷保持領域１０３は遮光されている。電荷転送領域１０２の上に遮光層１０５の一部が配されることにより、電荷転送中に電荷転送領域１０２で電荷が発生することを抑制できる。これによりノイズを低減することができる。また、電荷保持領域１０３の上に遮光層１０５の一部が配されることにより、電荷保持領域１０３に電荷を保持している間に電荷保持領域１０３で電荷が発生することを抑制できる。これによりノイズを低減することができる。

上部電極Ｓ１０６と半導体層１０８との間には、上部電極Ｓ１０６から半導体層１０８への電荷の注入を低減するためのブロッキング層１０７が配されている。ブロッキング層１０７は、半導体層１０８とは異なるバンドギャップを持つ材料で構成されうる。あるいは、ブロッキング層１０７は、半導体層１０８とは異なる不純物濃度を持つ材料で構成されうる。電極Ｐ１１０と半導体層１０８との間には、絶縁層１０９が配される。絶縁層１０９は、さらに、電極Ｍ１１２と半導体層１０８との間、および、転送電極Ｔ１１１との間に延在している。なお、本実施例の変形例では、ブロッキング層１０７および絶縁層１０９のいずれか一方または両方が省略される。

受光領域１０１と電荷保持領域１０３との間には、電荷転送領域１０２が配される。画素１００は、電荷転送領域１０２に印加するバイアス電圧を制御する転送電極Ｔ１１１と、転送電極Ｔ１１１に接続された電源ＶＴ１１４を含む。電源ＶＴ１１４は電圧Ｖｔを供給する。なお、本実施例の変形例では、電荷転送領域１０２および転送電極Ｔ１１１が省略される。

電極Ｍ１１２には、第１の容量Ｃｍ１１６を介して電源ＶＤ１１５から電圧Ｖｍが供給される。画素１００は、電極Ｍ１１２に接続されたリセットトランジスタ１１７および増幅トランジスタ１１８を含む。さらに、画素１００は増幅トランジスタ１１８と出力線１２０の間の電気経路に配された選択トランジスタ１１９を含む。リセットトランジスタ１１７、増幅トランジスタ１１８、および、選択トランジスタ１１９は画素回路に含まれる素子の例である。増幅トランジスタ１１８は、受光領域１０１で生じた電荷に基づく信号を出力する。リセットトランジスタ１１７は、増幅トランジスタ１１８の入力ノードの電圧をリセットする。選択トランジスタ１１９は増幅トランジスタ１１８と出力線１２０との接続を制御する。１つの出力線１２０に複数の画素１００が接続される。複数の画素１００が複数の画素列を含む画素アレイを構成する場合には、各画素列に１つあるいは複数の出力線１２０が配される。出力線１２０には、電流源１２１、および、列アンプ３０１が接続される。増幅トランジスタ１１８および電流源１２１はソースフォロア回路を構成する。画素１００から出力線１２０に出力された信号は、列アンプ３０１に入力される。

リセットトランジスタ１１７、増幅トランジスタ１１８、および、選択トランジスタ１１９は、不図示の基板に配される。基板は例えばシリコン基板である。半導体層１０８は増幅トランジスタ１１８を含む画素回路の配された基板の上に配される。別の観点で言えば、半導体層１０８は画素回路の配された基板に積層されている。

図１（ｂ）、（ｃ）は、電荷保持領域１０３を含む電荷保持部の等価回路図の例を示している。本実施例において、電荷保持部は、半導体層１０８と絶縁層１０９とを含む。したがって、電荷保持部は、上部電極Ｓ１０６と電極Ｍ１１２との間の容量成分を含む。図１（ｂ）、（ｃ）の等価回路は、この容量成分を上部電極Ｓ１０６および電極Ｍ１１２の間に配された第２の容量１２３として示している。なお、図１（ｂ）は、電荷保持部がブロッキング層１０７を含む実施例を示している。そのため、ブロッキング層１０７および半導体層１０８がダイオードの回路記号１２４で示されている。図１（ｃ）は、半導体層がブロッキング層を含まない実施例を示している。そのため、半導体層１０８が抵抗の回路記号１２５で示されている。半導体層１０８の構造は後述する。

本実施例において、受光領域１０１、および、電荷保持領域１０３は、半導体層１０８の連続する部分に配されている。半導体層１０８の連続する部分は、例えば、半導体層１０８のうちほぼ均質な材料により構成された部分である。撮像装置の製造時には製造誤差が生じる。そのため、半導体層１０８の連続する部分は、製造誤差に起因した材質の違いを含んでもよい。つまり、別の観点では、半導体層１０８の連続する部分は、半導体層１０８のうち同時に形成される部分である。半導体層１０８の連続する部分が同時に形成された後に、その一部のみに加工が行われてもよい。したがって、半導体層１０８の連続する部分は、互いに異なる厚さあるいは互いに異なる幅を有する複数の部分を含んでいてもよい。

画素１００の各部の機能について説明する。半導体層１０８の受光領域１０１、上部電極Ｓ１０６の受光領域１０１の上に配された第１の部分（第１の電極）、電極Ｐ１１０、および、半導体層１０８と電極Ｐ１１０との間に配された絶縁層１０９が、光電変換部を構成する。光電変換部は、入射光に応じて信号電荷を生成し、また、入射光によって生成された電荷を信号電荷として蓄積する。上部電極Ｓ１０６と電極Ｐ１１０との間に印加される電圧に応じて、光電変換部における信号電荷の蓄積、および、光電変換部からの信号電荷の排出または転送を制御することができる。

半導体層１０８の電荷保持領域１０３、上部電極Ｓ１０６の電荷保持領域１０３の上に配された第２の部分（第３の電極）、電極Ｍ１１２、および、半導体層１０８と電極Ｍ１１２との間に配された絶縁層１０９が、電荷保持部を構成する。電荷保持部は、信号電荷を光電変換部とは別の場所で保持する。電極Ｍ１１２に供給されるバイアス電圧を制御することで、電荷保持部から信号を読み出すことができる。

半導体層１０８の電荷転送領域１０２、上部電極Ｓ１０６、転送電極Ｔ１１１、および、半導体層１０８と転送電極Ｔ１１１との間に配された絶縁層１０９が、電荷転送部を構成する。本実施例では、受光領域１０１と電荷保持領域１０３とが、電荷転送領域１０２を介して、半導体層１０８の連続する部分に配されている。このような構成により、電荷転送部は、受光領域１０１に蓄積された電荷を、電荷保持領域１０３に転送することができる。電荷の転送は、転送電極Ｔ１１１に供給されるバイアス電圧によって制御される。

本実施例においては、連続して形成された半導体層１０８の異なる部分に、受光領域１０１、電荷転送領域１０２、電荷保持領域１０３が配される。そして、それぞれの領域を互いに独立に制御している。これにより、受光領域１０１、電荷転送領域１０２、および、電荷保持領域１０３は、互いに異なる機能を実現している。受光領域１０１は、光電変換による電荷の生成の機能と電荷の蓄積の機能とを有する。電荷転送領域１０２は、受光領域１０１から電荷保持領域１０３への電荷転送の機能を有する。電荷保持領域１０３は、受光領域１０１とは独立して、電荷を保持する機能を有する。

次に、画素１００の画素回路について説明する。電極Ｍ１１２と増幅トランジスタ１１８のゲートとは互いに電気的に接続される。図１（ａ）に示されるように、電極Ｍ１１２と増幅トランジスタ１１８のゲートとが短絡されてもよい。あるいは、電極Ｍ１１２と増幅トランジスタ１１８との間の電気経路にスイッチが配されてもよい。

図１（ａ）においては、電極Ｍ１１２と増幅トランジスタ１１８のゲートとにより構成されるノードが、ノードＢとして示されている。ノードＢは、電気的にフローティングとすることが可能である。ノードＢが電気的にフローティングになることにより、ノードＢの電圧が、電荷保持領域１０３に保持された電荷に応じて変化しうる。このような構成により、電荷保持領域１０３に保持された、光電変換で生じた電荷に基づく信号を、増幅トランジスタ１１８に入力することができる。増幅トランジスタ１１８は、入力された信号を増幅し、そして、出力線１２０に出力する。

画素１００の画素回路は、電極Ｍ１１２の電圧をリセットするリセットトランジスタ１１７を有する。リセットトランジスタ１１７は、リセット電圧Ｖｒｅｓを電極Ｍ１１２および増幅トランジスタ１１８のゲートに供給する。つまり、リセットトランジスタ１１７は増幅トランジスタ１１８の入力ノード（ノードＢ）の電圧をリセットする。リセットトランジスタ１１７は、オンとオフとが切り替えられるように制御される。リセットトランジスタ１１７がオンすることで、ノードＢにリセット電圧Ｖｒｅｓが供給される。リセットトランジスタ１１７がオフすることで、ノードＢは電気的にフローティングになる。

電極Ｍ１１２には、第１の容量Ｃｍ１１６が電気的に接続される。電極Ｍ１１２と第１の容量Ｃｍ１１６とが短絡されてもよい。あるいは、電極Ｍ１１２と第１の容量Ｃｍ１１６との間の電気経路にスイッチが配されてもよい。

第１の容量Ｃｍ１１６は、例えば、絶縁体を間に挟んで対向する２つの電極により構成される。２つの電極はポリシリコンや金属などの導電材料で構成される。あるいは、第１の容量Ｃｍ１１６は、半導体領域と、当該半導体領域の上にゲート絶縁膜を介して配されたゲート電極とを含んで構成される。第１の容量Ｃｍ１１６に含まれる半導体領域は、トランジスタのソース領域やドレイン領域よりも高い不純物濃度を有することが好ましい。ゲート電極は、ポリシリコンや金属などの導電材料で構成される。

第１の容量Ｃｍ１１６は、電極Ｍ１１２に電気的に接続された第１の端子と、第１の端子とは別の第２の端子とを含む。それぞれの端子は、金属、ポリシリコンなどの導電材料、あるいは、半導体領域で構成されうる。第２の端子には、所定の電圧が供給される。本実施例では、第２の端子が電源ＶＤ１１５に接続され、電源ＶＤ１１５から複数の電圧が供給される。あるいは、第２の端子は接地されてもよい。図１（ａ）において、ノードＢが第１の端子を含み、ノードＣが第２の端子を含む。

続いて、画素１００の制御について説明する。まず、露光期間においては、受光領域１０１に逆バイアスがかかるように、上部電極Ｓ１０６と電極Ｐ１１０の電圧を制御する。これにより、受光領域１０１に発生した信号電荷は、露光期間中、受光領域１０１に蓄積される。次に、受光領域１０１に保持された電荷を電荷保持領域１０３に転送するために、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２の電圧を制御する。例えば、電荷保持領域１０３のポテンシャルを、受光領域１０１のポテンシャルより低くすることで電荷を転送することができる。電荷転送により、露光期間が経過した後、信号電荷は電荷保持領域１０３に保持される。

そして、電荷保持領域１０３に保持された信号を読み出す時には、半導体層１０８を空乏化する。具体的には、半導体層１０８の電荷を上部電極Ｓ１０６へ排出する。上部電極Ｓ１０６と電極Ｍ１１２との間の電圧を制御することで電荷を排出できる。本実施例では、そのために、第１の容量Ｃｍ１１６の第２の端子の電圧を制御している。電源ＶＤ１１５が、第１の電圧と、第１の電圧とは異なる第２の電圧とを、電圧Ｖｄとして第１の容量Ｃｍ１１６の第２の端子へ供給する。なお、本実施例の変形例においては、不図示の電源ＶＭが、第１の電圧と、第１の電圧とは異なる第２の電圧とを、電圧Ｖｍとして電極Ｍ１１２に供給する。本実施例の別の変形例においては、電源ＶＳ１０４が、第１の電圧と、第１の電圧とは異なる第２の電圧とを、電圧Ｖｓとして上部電極Ｓ１０６に供給する。これらの変形例では、第１の容量Ｃｍ１１６の第２の端子は接地されるか、または、第１の容量Ｃｍ１１６が省略される。

電極Ｍ１１２とは別のノードの電圧を制御した際の動作について説明する。上部電極Ｓ１０６の電圧、あるいは、第１の容量Ｃｍ１１６の第２の端子の電圧が変化した際に、電極Ｍ１１２の電圧は、第１の容量Ｃｍ１１６の容量値と、上部電極Ｓ１０６と電極Ｍ１１２とが形成する第２の容量１２３の容量値との比に応じて変化する。画素の等価回路において、第１の容量Ｃｍ１１６と第２の容量１２３とは直列に接続された２つの容量として表され、そして、２つの容量の間のノードに電極Ｍ１１２（ノードＢ）が含まれるからである。

本実施例においては、電極Ｍ１１２の電圧、あるいは、第１の容量Ｃｍ１１６の第２の端子の電圧と、リセットトランジスタ１１７の供給する電圧Ｖｒｅｓと、第１の容量Ｃｍ１１６の容量値と、第２の容量１２３の容量値とが、所定の関係を有している。この関係を満たすことにより、電極Ｍ１１２の電圧が変化しても、半導体層１０８を空乏化する電圧を第２電荷保持領域の上部電極Ｓ１０６と電極Ｍ１１２との間に印加することができる。したがって、半導体層から排出されない電荷の量を低減することができる。結果として、ノイズを低減することができる。

以上に説明した制御により、グローバル電子シャッタ動作が可能である。具体的には、複数の画素１００において同時にあるいは一括で、光電変換部による信号電荷の蓄積、および、電荷保持部への電荷転送を行う。続いて、複数の画素１００から順に信号を読み出す。本実施例では、信号が読み出されるまでの間、信号電荷が半導体層１０８の電荷保持領域１０３に保持される。したがって、半導体層１０８で生じる暗電流を抑制することで、保持されている信号電荷に加わるノイズを低減することができる。また、電荷保持領域１０３は、増幅トランジスタ１１８の入力ノードとは電気的に分離されているため、ＣＤＳなどによりノイズを低減することができる。

画素１００の各部に印加される電圧について説明する。本実施例では、光電変換により生成した電荷のうち、ホールを信号電荷として利用する場合を説明する。なお、本明細書では、特に断りがない限り、接地されたノードの電圧を基準の０Ｖとしている。

上部電極Ｓ１０６には電源ＶＳ１０４から所定の電圧Ｖｓ（本実施例では６Ｖ）の電圧が供給される。光電変換部の電極Ｐ１１０には、電源ＶＰ１１３から所定の電圧Ｖｐ（本実施例では３Ｖ）が供給される。電圧Ｖｓと電圧Ｖｐとは、受光領域１０１のホールに対して逆バイアスが印加されるような関係を持っている。光電変換により生成したホールは、受光領域１０１の半導体層１０８と絶縁層１０９の界面付近に蓄積される。半導体層１０８の受光領域１０１以外の部分は、遮光層１０５で遮光されている。したがって、光電変換は主として受光領域１０１で行われる。

本実施例では、信号電荷がホールであるから、電極Ｐ１１０の電圧Ｖｐは転送電極Ｔ１１１の電圧Ｖｔよりも低い。図４の説明で述べるように、基板の表面と平行な面において、転送電極Ｔ１１１は、電極Ｐ１１０の周囲を囲うように配されている。よって電圧Ｖｐ＜電圧Ｖｔと設定することにより、電極Ｐ１１０の近傍に配された受光領域１０１にポテンシャルの井戸が形成される。光電変換で生成されたホールは、受光領域１０１のポテンシャル井戸に効率的に収集される。また転送電極Ｔ１１１の電圧Ｖｔがポテンシャル障壁を形成するため、受光領域１０１に蓄積された電荷の漏れ出しを低減することができる。信号電荷が電子の場合、電極Ｐ１１０の電圧Ｖｐは転送電極Ｔ１１１の電圧Ｖｔよりも高く設定される。

本実施例では、電源ＶＤ１１５が、第１の容量Ｃｍ１１６の第２の端子に、少なくとも第１の電圧Ｖｄ１と、第１の電圧Ｖｄ１とは異なる第２の電圧Ｖｄ２とを供給する。本実施例では信号電荷がホールであるから、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より高い電圧である。本実施例では、第１の電圧Ｖｄ１は２Ｖであり、第２の電圧Ｖｄ２は８Ｖである。信号電荷が電子の場合、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より低い電圧である。信号電荷が電子の場合、例えば、第１の電圧Ｖｄ１が８Ｖであり、第２の電圧Ｖｄ２が２Ｖである。

信号電荷がホールの場合、リセット電圧Ｖｒｅｓは、上部電極Ｓ１０６に供給される電圧Ｖｓよりも低い電圧である。信号電荷が電子の場合、リセット電圧Ｖｒｅｓは、上部電極Ｓ１０６に供給される電圧Ｖｓよりも高い電圧である。本実施例では、ホール信号を利用しているので、上部電極Ｓ１０６に供給される電圧Ｖｓは６Ｖ、リセット電圧Ｖｒｅｓは３Ｖである。

本実施例では、ノードＣに複数の電圧を含む電圧Ｖｄを供給することで、第１の容量Ｃｍ１１６を介してノードＣと容量結合しているノードＢの電圧Ｖｍを電源ＶＤ１１５が制御する。そのため、ノードＣに供給される電圧Ｖｄと、リセット電圧Ｖｒｅｓあるいは上部電極Ｓ１０６に供給される電圧Ｖｓとの直流的な大小関係は特に制限されない。

本実施例では、電極Ｐ１１０に供給される電圧Ｖｐと、転送電極Ｔ１１１に供給される電圧Ｖｔと、電極Ｍ１１２に供給される電圧Ｖｍを制御することで、受光領域１０１に蓄積された信号電荷を電荷保持領域１０３へ速やかに、かつ、完全に転送する。信号電荷がホールの場合、電圧Ｖｐ＞電圧Ｖｔ＞電圧Ｖｍという関係により、電荷を転送することができる。信号電荷が電子の場合、電圧Ｖｐ＜電圧Ｖｔ＜電圧Ｖｍという関係により、電荷を転送することができる。

図２は、本実施例の撮像装置の全体の回路構成を模式的に示す図である。図２には、４行４列の行列状に配された１６個の画素１００が示されている。１つの列に含まれる複数の画素１００が、１つの出力線１２０に接続される。行駆動回路２０１は、画素１００に駆動信号ｐＲＥＳ、駆動電圧ｐＶＰ（電極Ｐ１１０の電圧ＶＰ）、駆動電圧ｐＶＴ（転送電極Ｔ１１１の電圧Ｖｔ）、駆動電圧ｐＶＤ（ノードＣの電圧Ｖｄ）、および、駆動信号ｐＳＥＬを供給する。図１（ａ）のリセットトランジスタ１１７のゲートに駆動信号ｐＲＥＳが供給される。選択トランジスタ１１９のゲートに駆動信号ｐＳＥＬが供給される。これらの駆動信号によって、リセットトランジスタ１１７、および、選択トランジスタ１１９が制御される。１つの行に含まれる複数の画素１００は共通の駆動信号線に接続される。駆動信号線は、上述の駆動信号ｐＲＥＳ、駆動信号ｐＳＥＬなどを伝達する配線である。なお、図２では、異なる行に供給される駆動信号を区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。他の図面でも同様である。図２においては、遮光層１０５の図示は省略されている。

本実施例では、第１の容量Ｃｍ１１６の第２の端子（ノードＣ）に供給される電圧Ｖｄは、行ごとに独立して制御される。そのため、行駆動回路２０１が電圧供給部２０３から電圧Ｖｄの供給される行を選択する。なお、異なる行に供給される電圧Ｖｄを区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。本実施例では、グローバル電子シャッタ動作を行う場合を説明する。この場合駆動電圧ｐＶＰ、駆動電圧ｐＶＴ、駆動電圧ｐＶＤは、全行で一括駆動される。しかしローリングシャッタ動作を行うこともできる。その場合は、各行ごとに制御される。以上に説明した構成により、本実施例では、複数の画素１００を行ごとに駆動することができる。

それぞれの出力線１２０は、対応する列回路２０４に接続される。図１に示された列アンプ３０１は、列回路２０４に含まれる。列駆動回路２０２は、列回路２０４を列ごとに駆動する。具体的には、列駆動回路２０２は、駆動信号ＣＳＥＬを複数の列回路２０４に供給している。なお、異なる列に供給される駆動信号を区別するために、（ｍ）、（ｍ＋１）などの列を表す符号を付している。他の図面でも同様である。このような構成により、行ごとに並列に読み出された信号を、順次、出力部に出力することができる。

列回路２０４について詳細に説明する。図３は、ｍ列目およびｍ＋１列目の列回路２０４の等価回路を示している。他の列の列回路２０４の図示は省略されている。

出力線１２０の信号は、列アンプ３０１によって増幅される。列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０２を介して容量ＣＴＳに接続される。また、列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０３を介して容量ＣＴＮに接続される。Ｓ／Ｈスイッチ３０２およびＳ／Ｈスイッチ３０３は、それぞれ、駆動信号ｐＴＳおよび駆動信号ｐＴＮによって制御される。このような構成により、画素１００からのリセットノイズを含むノイズ信号Ｎと、光信号Ｓとを保持することができる。したがって、本実施例の撮像装置は相関二重サンプリングを行うことが可能である。つまりリセットノイズを除去した信号読み出しをすることができる。

容量ＣＴＳは、水平転送スイッチ３０４を介して水平出力線３０６に接続される。容量ＣＴＮは、水平転送スイッチ３０５を介して水平出力線３０７に接続される。水平転送スイッチ３０４および３０５は、列駆動回路からの駆動信号ＣＳＥＬによって制御される。

水平出力線３０６と水平出力線３０７とはいずれも出力アンプ１２２に接続される。出力アンプ１２２は、水平出力線３０６の信号と水平出力線３０７の信号との差分信号を増幅して出力する。増幅された信号は、アナログデジタル変換部２０５に入力され、アナログ信号からデジタル信号へ変換され、それから、撮像装置の外部へ出力される。

なお、列回路２０４はアナログデジタル変換回路であってもよい。この場合、アナログ−デジタル変換回路は、メモリやカウンタなどのデジタル信号を保持する保持部を有する。保持部には、ノイズ信号Ｎおよび光信号Ｓがそれぞれデジタル信号に変換されて保持される。

次に、本実施例の撮像装置の平面構造、および、断面構造について説明する。図４（ａ）は、撮像装置の平面構造を模式的に示している。図１と同じ部分には、同じ符号を付してある。図４（ａ）は２行２列の画素１００を示している。図４（ａ）は、画素回路の配された基板の表面と平行な面における電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２の配置を模式的に示している。

図４（ｂ）は、撮像装置の断面構造を模式的に示している。図４（ｂ）に示された断面は、図４（ａ）における一点破線Ａ−Ｂに沿った断面に対応する。図１と同じ部分には、同じ符号を付してある。図４（ｂ）は、マイクロレンズ４０１、平坦化層４０２、カラーフィルタ４０３、半導体層１０８と基板との間に配される層間膜４０４が示されている。半導体層１０８には、受光領域１０１、電荷転送領域１０２、および、電荷保持領域１０３が示されている。なお、層間膜４０４には電極と画素回路とを接続する不図示の導電部材が配されている。

図４（ｂ）が示す通り、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２は、それらの重心が一致するように、配される。このような構成によれば、マイクロレンズ４０１が光電変換部（受光領域１０１および電極Ｐ１１０）に効率的に入射光をフォーカスすることができる。光電変換部の電界分布と光入射分布とが揃うため、光電変換によって発生した電荷が効率的に受光領域１０１に収集される。

図４（ａ）の示す平面において、転送電極Ｔ１１１は、電極Ｐ１１０を囲うように配されている。このような配置により、受光領域１０１に蓄積された電荷を、素早く電荷保持領域１０３に転送することができる。結果として、撮像装置の駆動を高速化することができる。また、転送電極Ｔ１１１に印加されるバイアス電圧によりポテンシャル障壁を形成することができる。これにより、生成された電荷を効率よく受光領域１０１に収集することができ、また、収集された電荷が電荷保持領域１０３や隣接する画素にもれることを抑制できる。電荷転送中には、速やかにかつ完全に電荷転送できるようになっている。

図４（ｃ）は遮光層１０５の平面構造を模式的に示す。点線は電極Ｐ１１０、転送電極Ｔ１１１、電極Ｍ１１２の形状を示す。

次に、基板に配された画素回路の平面構造、および、断面構造について説明する。図５（ａ）は、基板に配された画素回路の平面視における配置を模式的に示している。つまり、図５（ａ）は、画素回路を基板の表面と平行な面に投影したときの配置を示している。図５（ｂ）は、基板５５０、ならびに、基板５５０の上に積層された層間膜４０４および半導体層１０８の断面構造を模式的に示している。図５（ｂ）に示された断面は、図５（ａ）における一点破線Ｘ−Ｙに沿った断面に対応する。なお、図１と同じ機能を有する部分には同じ符号を付してある。ただし、トランジスタについては対応するゲート電極に符号が付されている。また、駆動信号線を構成する導電部材には、当該駆動信号線に供給される駆動信号と同じ符号が付されている。例えば、ｐＲＥＳの符号が付された導電部材は、駆動信号ｐＲＥＳを供給するための駆動信号線を構成する。

図５（ａ）は、２行２列の行列状に配された４つの画素１００を示している。右上の画素にのみ点線で、図４（ａ）の電極Ｐ１１０、転送電極Ｔ１１１、電極Ｍ１１２に相当する部分を示してある。その他の画素では省略してある。図５（ａ）には、第１の容量Ｃｍ１１６の第１の端子を構成する電極５０２および第２の端子を構成する電極５０３が示されている。電極５０２と電極５０３とは平面視において重なるように配置されている。

図５（ａ）に示されるように、第１の容量Ｃｍ１１６の第１の端子を構成する電極５０２と増幅トランジスタ１１８とがコンタクト５０１を介して電気的に接続される。第１の容量Ｃｍ１１６の第１の端子を構成する電極５０２と電極Ｍ１１２とは、コンタクト５０６を介して電気的に接続される。容量ＣＭ１１６の第２の端子を構成する電極５０３と駆動信号線ｐＶＤとは、コンタクト５０７を介して接続される。また、コンタクト５０４は、転送電極Ｔ１１１と駆動信号線ｐＶＴを接続する。コンタクト５０５は電極Ｐ１１０と駆動信号線ｐＶＰを接続する。

図５（ａ）および図５（ｂ）が示すように、第１の容量Ｃｍ１１６の電極５０３は、駆動信号線ｐＶＤに接続される。駆動信号線ｐＶＤは、電源ＶＤ１１５からの電圧Ｖｄを伝達する。本実施例では、駆動信号線ｐＶＤが行ごとに配される。つまり、ある行の駆動信号線ｐＶＤと、他の行の駆動信号線ｐＶＤとは電気的に絶縁される。このような構成により、行ごとに独立して第１の容量Ｃｍ１１６の第２の端子（ノードＣ）の電圧Ｖｄを制御することができる。

図５（ｂ）が示すように、撮像装置は基板５５０を含む。基板５５０には、画素トランジスタのソース領域およびドレイン領域が配される。画素トランジスタとは、画素回路に含まれるトランジスタであり、例えば、リセットトランジスタ１１７、増幅トランジスタ１１８、および、選択トランジスタ１１９である。基板５５０の上に、画素トランジスタのゲート電極、および、配線を構成する導電部材を含む層間膜４０４が配される。層間膜４０４の上に、絶縁層１０９、および、半導体層１０８が配される。

上部電極Ｓ１０６は、所定の量の光を透過させる導電部材で構成される。例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのインジウム、および／または、スズを含む化合物や、ＺｎＯなどの化合物が、上部電極Ｓ１０６の材料として用いられる。このような構成によれば、多くの光を受光領域１０１に入射させることができる。そのため、感度を向上させることができる。他の例として、所定の量の光が透過する程度の薄さを有するポリシリコンや金属を、上部電極Ｓ１０６として用いてもよい。金属は抵抗が低いため、金属を上部電極Ｓ１０６の材料に用いた実施例は、低消費電力化あるいは駆動の高速化に有利である。なお、上部電極Ｓ１０６の光の透過率は、ゼロでなければ、特に限定されない。

遮光層１０５は、光の透過率が低い材料が用いられる。好適には、上部電極Ｓ１０６に対する光の透過率よりも低い透過率を有する材行が用いられる。遮光層１０５には、例えば、金属、有機樹脂などの材料が用いられる。遮光層１０５に金属が用いられる場合、遮光層１０５と上部電極Ｓ１０６とが電気的に接続される。このような構成により、上部電極Ｓ１０６の抵抗を実効的に下げることができるため、動作を高速化することができる。なお、本実施例では遮光層１０５は、上部電極Ｓ１０６の上に配されている。本実施例の変形例では、遮光層１０５は上部電極Ｓ１０６と電荷保持領域１０３との間に配される。

半導体層１０８は、真性のアモルファスシリコン（以下、ａ−Ｓｉ）、低濃度のＰ型のａ−Ｓｉ、低濃度のＮ型のａ−Ｓｉなどで形成される。あるいは、半導体層１０８は、化合物半導体で形成されてもよい。例えば、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ族化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＶＩ族化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体が挙げられる。あるいは、半導体層１０８は、有機材料で形成されてもよい。例えば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、上述の化合物半導体で構成された量子ドット膜を半導体層１０８に用いることができる。半導体層１０８の不純物濃度が低いか、あるいは、半導体層１０８は真性であるとよい。このような構成によれば、半導体層１０８に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。

ブロッキング層１０７は、上部電極Ｓ１０６から半導体層１０８へ信号電荷と同じ導電型の電荷が注入されることを阻止する。上部電極Ｓ１０６をＩＴＯとした場合、半導体層１０８を形成する半導体との組み合わせによっては、上部電極Ｓ１０６をブロッキング層１０７として兼用することできる。つまり上部電極Ｓ１０６から半導体層１０８に信号電荷と同じ導電型の電荷が注入されないような、ポテンシャル障壁が形成されればよい。

ブロッキング層１０７には、半導体層１０８に用いられる半導体と同じ種類であって、半導体層１０８に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。例えば、半導体層１０８にａ−Ｓｉが用いられる場合、ブロッキング層１０７に不純物濃度の高いＮ型のａ−Ｓｉ、あるいは、不純物濃度の高いＰ型のａ−Ｓｉが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。ブロッキング層１０７の導電型は、信号電荷と反対の導電型の電荷が多数キャリアとなる導電型である。

もしくは、半導体層１０８とは異なる材料でブロッキング層１０７を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。

半導体層１０８と、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２のそれぞれとの間には、絶縁層１０９が配される。絶縁層１０９には、絶縁性の材料が用いられる。例えば絶縁層１０９の材料として、酸化シリコン、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、窒化シリコン、アモルファス窒化シリコン（ａ−ＳｉＮ）などの無機材料、あるいは、有機材料が用いられる。絶縁層１０９の厚さは、トンネル効果により電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層１０９の厚さは５０ｎｍ以上とするとよい。

ブロッキング層１０７、半導体層１０８、および、絶縁層１０９にａ−Ｓｉ、ａ−ＳｉＯ、ａ−ＳｉＮを用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。

電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２は、それぞれ、金属などの導電部材で構成される。電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２には、配線を構成する導電部材、あるいは、外部との接続用のパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、電極Ｐ１１０、転送電極Ｔ１１１、電極Ｍ１１２、配線、および、パッド電極の一部または全部を同時に形成することができる。したがって、製造プロセスを簡略化することができる。

図６を用いて本実施例の動作について説明する。図６（ａ）〜（ｃ）は、半導体層１０８における信号電荷（ホール）の動作を模式的に示している。図６（ｄ）〜（ｆ）は、半導体層１０８と絶縁層１０９との界面におけるポテンシャルを模式的に示す。図６（ｄ）〜（ｆ）、および、図７のそれぞれにおいて、縦軸はホールに対するポテンシャルを表している。縦軸の上に行くほど、ホールに対するポテンシャルが低い。したがって、縦軸の上に行くほど、電圧は低くなる。上部電極Ｓ１０６、および、電極Ｐ１１０、電極Ｍ１１２については、自由電子のエネルギー準位が示されている。ブロッキング層１０７、および、半導体層１０８については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、半導体層１０８と絶縁層１０９との界面における半導体層のポテンシャルを、便宜的に、半導体層１０８の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。

図６（ａ）は、光電変換部１０１での光電変換によって生成したホールが受光領域１０１に蓄積された状態を示す。図６（ｄ）は、図６（ａ）に対応する受光領域１０１、電荷転送領域１０２、電荷保持領域１０３におけるホールに対するポテンシャルの模式図を示す。白抜きの丸はホールを表す。この場合電極Ｐ１１０の電圧Ｖｐ、転送電極Ｔ１１１の電圧Ｖｔ、電極Ｍ１１２の電圧Ｖｍは、Ｖｐ＝Ｖｍ＜Ｖｔの関係を満たしている。この関係により、受光領域１０１と電荷保持領域１０３の間にはポテンシャル障壁が形成され、電気的に分離されている。つまり転送電極Ｔ１１１は、受光領域１０１と電荷保持領域１０３の分離を行う分離電極として働いている。好適にはＶｓ＝Ｖｔとすることで、電気的な分離性能が向上する。

図６（ｂ）は、受光領域１０１に蓄積されたホールを、電荷保持領域１０３に電荷転送している状態を示す。図６（ｅ）は、図６（ｂ）に対応する受光領域１０１、電荷転送領域１０２、電荷保持領域１０３におけるホールに対するポテンシャルの模式図を示す。この場合電極Ｐ１１０の電圧Ｖｐ、転送電極Ｔ１１１の電圧Ｖｔ、電極Ｍ１１２の電圧Ｖｍは、Ｖｐ＝Ｖｔ＞Ｖｍの関係またはＶｐ＞Ｖｔ＞Ｖｍの関係を満たしている。この関係により、受光領域１０１から電荷保持領域１０３の間にはポテンシャルのスロープが形成される。そのため、受光領域１０１に蓄積されたホールは、半導体層１０８と絶縁層１０９界面に沿って、電荷保持領域１０３へ転送される。

図６（ｃ）は、電荷保持領域１０３に保持した信号電荷を半導体基板上の回路に読み出す動作を示す。図６（ｆ）は、図６（ｃ）に対応する受光領域１０１、電荷転送領域１０２、電荷保持領域１０３におけるホールに対するポテンシャルの模式図を示す。電極Ｍ１１２の電圧Ｖｍを変化させることにより、電荷保持領域１０３の電荷の量に応じた電圧変化が電極Ｍ１１２に接続された増幅トランジスタ１１８に生じる。

本実施例において、受光領域１０１から電荷転送領域１０２を介して電荷保持領域１０３まで、半導体層１０８が、基板の表面に平行な方向に沿って連続している。したがって、受光領域１０１に蓄積された電荷を複数の画素において同時に転送し、信号が読み出されるまで電荷保持領域１０３で電荷保持することにより、グローバル電子シャッタ動作を実現できる。

次に、図７を用いて、電荷保持領域１０３に保持された電荷に基づく信号の読み出し動作について説明する。図７は、基板の表面に垂直な方向に沿った半導体層１０８のエネルギーバンドを模式的に示す。図７の左側には、受光領域１０１におけるエネルギーバンドが示されている。図７の右側には電荷保持領域１０３におけるエネルギーバンドが示されている。受光領域１０１については、上部電極Ｓ１０６、ブロッキング層１０７、半導体層１０８、絶縁層１０９、および、電極Ｐ１１０のエネルギーバンドが示されている。電荷保持領域１０３については、上部電極Ｓ１０６、ブロッキング層１０７、半導体層１０８、絶縁層１０９、電極Ｍ１１２のエネルギーバンドが示されている。

受光領域１０１の動作としては、以下のステップｐ１〜ｐ３が繰り返し行われる。ステップｐ１は電荷転送、ステップｐ２は入射光の光電変換、および、信号電荷の蓄積である。以下各ステップについて説明する。

ステップｐ１において、図６で説明した通りに、受光領域１０１に蓄積された信号電荷を、電荷転送領域１０２を介して、電荷保持領域１０３に転送する。受光領域１０１は、ホールが蓄積された状態からホールがなくなった状態に変化する。一方で、電荷保持領域１０３はホールが存在しない状態からホールが保持された状態に変化する。

ステップｐ２では光電変換を行う。受光領域１０１においては、入射した光によって生じた電子ホール対のうちホールが信号電荷として蓄積される。電子は上部電極Ｓ１０６に排出される。その結果、入射した光の量に応じた量のホールが、受光領域１０１と絶縁層１０９との界面に蓄積される。

以降受光領域１０１では、ステップｐ１からステップｐ３が繰り返される。動画撮影の場合、この繰り返しが１フレームの動作に対応する。この動作は全画素同じタイミングで繰り返すことができるので、グローバル電子シャッタ動作となる。一括電荷転送後、受光領域１０１は、電荷保持領域１０３から電気的に切り離され、独立に制御することができる。

電荷保持領域１０３の動作としては、以下のステップｍ１〜ｍ５が繰り返し行われる。ステップｍ１は増幅トランジスタ１１８の入力ノードのリセットである。ステップｍ２はノイズ信号Ｎの読み出し（Ｎ読み）である。ステップｍ３は電荷の転送である。ステップｍ４は電荷保持領域１０３からの信号電荷の排出である。ステップ５は光信号Ｓの読み出し（Ｓ読み）である。以下、それぞれのステップについて説明する。

ステップｍ１において、リセットトランジスタ１１７をオンにする。電極Ｍ１１２を含むノード、つまり、図１（ａ）のノードＢの電圧がリセット電圧Ｖｒｅｓにリセットされる。リセット電圧Ｖｒｅｓは、例えば、３Ｖである。

その後、ステップｍ２において、リセットトランジスタ１１７をオフする。これにより、ノードＢが電気的にフローティングになる。このときリセットトランジスタ１１７によるリセットノイズ（ノイズｋＴＣ）が発生しうる。選択トランジスタ１１９がオンし、そして、増幅トランジスタ１１８がリセットノイズを含むノイズ信号Ｎ（Ｖｒｅｓ＋ｋＴＣ）を画素１００から出力する（Ｎ読み）。ノイズ信号Ｎは、列回路２０４の容量ＣＴＮに保持される。

その後、ステップｍ３において、受光領域１０１から電荷保持領域１０３へ信号電荷が転送される。受光領域１０１のステップｐ１と電荷保持部１０３のステップｍ３とは同時に行われる動作である。なお、この時点では、電源ＶＤ１１５が図１（ａ）のノードＣに第１の電圧Ｖｄ１を供給している。

次に、ステップｍ４において、電源ＶＤ１１５が図１（ａ）のノードＣに第２の電圧Ｖｄ２を供給する。電極Ｍ１１２（ノードＢ）の電圧は、ノードＣの電圧の変化と同じ方向に向かって変化する。信号電荷としてホールを用いているため、このときの電極Ｍ１１２の電圧Ｖｍ２が上部電極Ｓ１０６の電圧Ｖｓ（＝６Ｖ）よりも高くなるように、第１の電圧Ｖｄ１および第２の電圧Ｖｄ２が設定される。本実施例において、第１の電圧Ｖｄ１は２Ｖであり、第２の電圧Ｖｄ２は８Ｖである。

電極Ｍ１１２の電圧の変化量ｄＶＢは、電極Ｍ１１２に接続された第１の容量Ｃｍ１１６の容量値Ｃ１と、電荷保持領域１０３が有する第２の容量１２３の容量値Ｃ２との比に応じて決まる。ノードＣの電圧の変化量ｄＶｄに対して、電極Ｍ１１２の電圧の変化量ｄＶＢは、ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２）と表される。なお、電極Ｍ１１２を含むノードＢは他の容量成分を含みうる。しかし、他の容量成分は第１の容量Ｃｍ１１６の容量値Ｃ１にくらべて十分に小さい。そのため、ノードＢの容量値は、第１の容量Ｃｍ１１６の容量値Ｃ１と等しいとみなしてよい。

本実施例では、電極Ｍ１１２の電圧の変化量ｄＶＢが、上部電極Ｓ１０６の電圧Ｖｓとリセット電圧Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）よりも十分に大きい。そのため、電極Ｍ１１２のポテンシャルは、上部電極Ｓ１０６のポテンシャルよりも低くなり、半導体層１０８のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が上部電極Ｓ１０６から半導体層１０８へ注入される。また、信号電荷として半導体層１０８と絶縁層１０９の海面に保持されたホールの一部または全部が、ブロッキング層１０７の方へ移動する。移動したホールは、ブロッキング層１０７の多数キャリアと再結合して消滅する。その結果、半導体層１０８のホールが半導体層１０８から排出される。半導体層１０８の全体が空乏化する場合には、信号電荷として保持されたホールの全部が排出される。

次に、ノードＣに第１の電圧Ｖｄ１が供給される。これにより、半導体層１０８のポテンシャルの傾きが再び反転する。そのため、半導体層１０８に注入されていた電子は、半導体層１０８から排出される。一方、ブロッキング層１０７が、上部電極Ｓ１０６から半導体層１０８へのホールの注入を阻止する。したがって、半導体層１０８の表面ポテンシャルは、保持されていたホールの量に応じて変化する。表面ポテンシャルの変化に対応して、電極Ｍ１１２の電圧は、リセットされた状態から、消滅したホールの量に応じた電圧Ｖｓｉｇだけ変化する。つまり、信号電荷として保持されたホールの量に応じた電圧ＶｓｉｇがノードＢに現れる。保持されたホールの量に応じた電圧Ｖｓｉｇを、光信号成分と呼ぶ。

そして、ステップ５において、選択トランジスタ１１９がオンする。これにより、増幅トランジスタ１１８が光信号Ｓ（Ｖｓｉｇ＋Ｖｒｅｓ＋ｋＴＣ）を画素１００から出力する。光信号Ｓは、列回路２０４の容量ＣＴＳに保持される。ステップｍ２で読み出されたノイズ信号Ｎ（Ｖｒｅｓ＋ｋＴＣ）と、ステップｍ５で読み出された光信号Ｓ（Ｖｐｈ＋Ｖｒｅｓ＋ｋＴＣ）との差分が、保持された信号電荷に応じた電圧Ｖｓｉｇに基づく信号（光信号成分）である。

信号電荷が電子の場合、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より低い電圧である。また、リセット電圧Ｖｒｅｓは上部電極Ｓ１０６の電圧Ｖｓより低く設定される。

本実施例では、半導体層１０８のポテンシャルの傾きが反転することで、保持されたホールの排出を行っている。半導体層１０８のポテンシャルの傾きを反転させることができないと、排出されない電荷が生じるため、ノイズが生じる可能性がある。ここで、電極Ｍ１１２（ノードＢ）の電圧の変化量ｄＶＢが、上部電極Ｓ１０６の電圧Ｖｓとリセット電圧Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）に比べて大きいほど、ポテンシャル勾配を反転させやすい。つまり、電極Ｍ１１２の電圧の変化量ｄＶＢが、上部電極Ｓ１０６の電圧Ｖｓとリセット電圧Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）に比べて大きいほど、ノイズを低減することができる。

上述のとおり、ノードＣの電圧の変化量ｄＶｄとノードＢの電圧の変化量ｄＶＢとの間には、ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２）という関係がある。つまり、ノードＢの容量値Ｃ１が大きいほど、ノードＢの電圧の変化量ｄＶＢが大きくなる。

本実施例では、電極Ｍ１１２に第１の容量Ｃｍ１１６が接続されている。そのため、ノードＢの容量値Ｃ１を大きくすることができる。このような構成によれば、第ノードＢの電圧の変化量ｄＶＢを大きくすることができる。結果として、半導体層１０８を空乏化しやすくなるため、排出されない電荷を低減できる。このように、本実施例によれば、ノイズを低減することができる。

ノードＢに第１の容量ＣＭ１１６が接続されていない構成を説明する。この場合、ノードＢの容量は、半導体領域のＰＮ接合による容量成分や配線との寄生容量成分を含みうる。しかし、これらの容量成分は、電荷保持領域１０３の有する第２の容量１２３の容量値Ｃ２に比べて無視できるほど小さい。したがって、Ｃ１／（Ｃ１＋Ｃ２）がほとんどゼロになる。そのため、ノードＣの電圧Ｖｄを変化させても、ノードＢの電圧がほとんど変化しない。そうすると、ポテンシャルの傾きが反転させられず、結果として信号電荷として保持されたホールの一部を排出できない可能性が生じる。これに対して、本実施例では排出されない信号電荷の量を低減できるので、ノイズを低減することができる。

続いて、第１の容量Ｃｍ１１６の容量値Ｃ１と、電荷保持領域１０３に含まれる第２の容量１２３の容量値Ｃ２と、各部に供給される電圧との関係について説明する。

本実施例においては、電荷保持領域１０３は、ブロッキング層１０７、半導体層１０８、絶縁層１０９を含んでいる。ブロッキング層１０７は、半導体層１０８、および、絶縁層１０９に比べて導電率が高い。そのため、電荷保持領域１０３に含まれる第２の容量１２３の容量値Ｃ２は、半導体層１０８による容量成分Ｃｉと絶縁層１０９による容量成分Ｃｉｎｓの合成容量となる。具体的に、第２の容量１２３の容量値Ｃ２は、次の式（１）で表される。
Ｃ２＝Ｃｉ×Ｃｉｎｓ／（Ｃｉ＋Ｃｉｎｓ） ・・・（１）

平面視における電極Ｐ１１０の面積Ｓｓ、半導体層１０８の厚さｄｉ、絶縁層１０９の厚さｄｉｎｓ、半導体層１０８の比誘電率Ｅｉ、絶縁層１０９の比誘電率Ｅｉｎｓ、および、真空の誘電率Ｅ０を用いて、容量成分Ｃｉおよび容量成分Ｃｉｎｓは、それぞれ、次の式（２）および式（３）で表される。
Ｃｉ＝Ｅ０×Ｅｉ×Ｓｓ／ｄｉ ・・・（２）
Ｃｉｎｓ＝Ｅ０×Ｅｉｎｓ×Ｓｓ／ｄｉｎｓ ・・・（３）

電極Ｐ１１０のフリンジ電界はほとんど無視できるので、容量の計算に用いられる面積として、平面視における電極Ｐ１１０の面積Ｓｓだけを考慮すればよい。平面視における電極Ｐ１１０の面積Ｓｓは、例えば、図４における電極Ｐ１１０の面積である。また、図５において、半導体層１０８の厚さｄｉ、絶縁層１０９の厚さｄｉｎｓが示されている。

第１の容量Ｃｍ１１６の容量値Ｃ１は、平面視における上部電極２１１または下部電極２１３の面積Ｓｄ、上部電極２１１と下部電極２１３との距離ｄｄ、および、上部電極２１１および下部電極２１３の間の絶縁層の誘電率Ｅｄを用いて、次の式（４）で表される。
Ｃ１＝Ｅ０×Ｅｄ×Ｓｄ／ｄｄ ・・・（４）

本実施例においては、ノードＣの電圧Ｖｄを、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とに制御することで、信号電荷の蓄積と、半導体層１０８の空乏化による信号電荷の排出を行っている。第１の容量Ｃｍ１１６の容量値Ｃ１と第２の容量１２３の容量値Ｃ２が以下に説明する関係を満たすと、上述の信号電荷の排出の際に、半導体層１０８に残る電荷を低減することができる。最初に、信号電荷がホールの実施例を説明する。

以下、簡単のために、第１の容量Ｃｍ１１６の容量値Ｃ１が、第２の容量１２３の容量値Ｃ２のｋ倍であるとする。つまり、容量値Ｃ１と容量値Ｃ２が次の式（５）の関係を有する。
Ｃ１＝ｋ×Ｃ２ ・・・（５）

前述のとおり、ノードＣの電圧の変化量ｄＶｄと、電極Ｍ１１２（ノードＢ）の電圧の変化量ｄＶＢとは、次の式（１９）で表される関係を有する。
ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２） ・・・（６）

式（５）と式（６）から、次の式（７）が得られる。
ｄＶＢ＝ｄＶｄ×ｋ／（１＋ｋ） ・・・（７）

ここで、信号電荷としてホールを蓄積するためには、上部電極Ｓ１０６（ノードＡ）に供給される電圧Ｖｓとリセット電圧Ｖｒｅｓが以下の式（８）の関係を満たすとよい。
Ｖｓ＞Ｖｒｅｓ ・・・（８）

信号電荷のホールを転送するためには、上部電極Ｓ１０６（ノードＡ）の電圧Ｖｓ、リセット電圧Ｖｒｅｓ、および、電極Ｍ１１２の電圧の変化量ｄＶＢが、次の式（１０）の関係を満たすとよい。
Ｖｓ＜Ｖｒｅｓ＋ｄＶＢ ・・・（９）

式（８）の関係が満たされると、ホールが絶縁層１０９に向かってドリフトするためのポテンシャルの傾きを半導体層１０８に形成することができる。式（９）の関係が満たされると、半導体層１０８のポテンシャルの傾きを逆転させることが容易になる。

式（７）と式（９）から、式（１０）が得られる。
Ｖｓ−Ｖｒｅｓ＜ｄＶｄ×ｋ／（１＋ｋ） ・・・（１０）

ここで、信号電荷がホールの実施例では、第２の電圧Ｖｄ２が第１の電圧Ｖｄ１よりも高い。つまり、ノードＣの電圧の変化量ｄＶｄ＝Ｖｄ２−Ｖｄ１は、正の値である。したがって、式（１０）の両辺をｄＶｄで除しても、不等号の向きは変わらない。

したがって、式（１０）から、容量値Ｃ１と容量値Ｃ２との容量比ｋに関して、次の式（１１）で表される関係式が得られる。

この式（１１）の関係が満たされると、排出されない電荷の量を低減することができる。したがって、ノイズを低減することができる。

具体的に、本実施例では第１の容量Ｃｍ１１６の容量値Ｃ１は４ｆＦであり、第２の容量１２３の容量値Ｃ２は１ｆＦである。つまり、ｋ＝４となっている。このような構成によれば、よりノイズを低減することができる。

本実施例では、平面視において、第１の容量Ｃｍ１１６の上部電極２１１および下部電極２１３のいずれかの面積Ｓｄと、電極Ｍ１１２の面積Ｓｓが、Ｓｄ＞０．５×Ｓｓの関係を満たす。このような構成によれば、上述の容量比の関係を容易に得ることができる。

また、ｋの値が大きいほど、ノイズ低減の効果は大きくなる。したがって、第１の容量Ｃｍ１１６の容量値Ｃ１が、第２の容量１２３の容量値Ｃ２と等しいか、あるいはそれより大きいと、ノイズ低減の効果をさらに高くすることができる。

ノードＣの電圧の変化量ｄＶｄは、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とを用いて、ｄＶｄ＝Ｖｄ２−Ｖｄ１と表される。また、式（１１）の左辺は、式（５）を用いてＣ１／（Ｃ１＋Ｃ２）と書き換えることができる。したがって、式（１１）は、式（１２）のように変形される。

次に、信号電荷が電子の実施例を説明する。信号電荷が電子の場合、式（８）および式（９）の不等号の向きが変わる。したがって、次の式（１０）の不等号の向きも変わる。すなわち、信号電荷が電子の場合には、次の式（１３）が得られる。
Ｖｓ−Ｖｒｅｓ＞ｄＶｄ×ｋ／（１＋ｋ） ・・・（１３）

しかし、信号電荷が電子の実施例では、第２の電圧Ｖｄ２が第１の電圧Ｖｄ１よりも低い。つまり、ノードＣの電圧の変化量ｄＶｄ＝Ｖｄ２−Ｖｄ１は、負の値である。したがって、式（１３）の両辺をｄＶｄで除すと、不等号の向きが変わる。その結果、信号電荷がホールの場合と同じように、式（１１）、ならびに、式（１２）が得られる。

ここで、式（１２）の表す関係について説明する。リセット電圧Ｖｒｅｓが電荷保持領域１０３の上部電極Ｓ１０６に供給される電圧Ｖｓに近いほど、右辺の値は小さくなる。つまり、第１の容量Ｃｍ１１６の容量値Ｃ１が小さくても、半導体層１０８のポテンシャルの傾きを反転することができるようになる。リセット電圧Ｖｒｅｓと上部電極Ｓ１０６に供給される電圧Ｖｓとの差が小さいと、半導体層１０８に蓄積できる電荷の量が小さくなる。

一方で、リセット電圧Ｖｒｅｓと電圧Ｖｓとの差が大きいほど、右辺の値は大きくなる。つまり、第１の容量Ｃｍ１１６の容量値Ｃ１に大きい値が用いられる。このときには、リセット電圧Ｖｒｅｓと第１の電圧Ｖｓ１との差が大きいので、半導体層１０８に蓄積できる電荷の量を増やすことができる。

以上に説明したとおり、第１の容量Ｃｍ１１６の容量値Ｃ１と、電荷保持領域１０３に含まれる第２の容量１２３の容量値Ｃ２との関係によって、ノイズを低減することができる。

なお、上で挙げた数値はあくまでも一例であり、これらの値に限定されるものではない。半導体層１０８と絶縁層１０９との間の界面に欠陥準位などが存在する可能性がある。このような場合には、公知の技術に基づいてフラットバンド電圧を考慮すればよい。

次に本実施例の撮像装置の制御に用いられる駆動信号について説明する。図８、図９は、本実施例の撮像装置に用いられる駆動信号のタイミングチャートを示している。図８には、１行分の信号の読み出し動作に対応した駆動信号が示されている。図９には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。

駆動信号ｐＳＥＬは選択トランジスタ１１９のゲートに供給される。駆動信号ｐＲＥＳはリセットトランジスタ１１７のゲートに供給される。駆動信号ｐＶＴは転送電極Ｔ１１１に供給される。駆動信号ｐＴＳはＳ／Ｈスイッチ３０２に供給される。駆動信号ｐＴＮはＳ／Ｈスイッチ３０３に供給される。駆動信号ＣＳＥＬは列駆動回路２０２に供給される。

駆動信号ｐＳＥＬ、駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動信号ｐＳＥＬ、駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがローレベルの時に、対応するトランジスタまたはスイッチがオフする。これらの駆動信号のハイレベルおよびローレベルは、トランジスタまたはスイッチの閾値電圧に応じて設定される。図８には、駆動信号ｐＶＤのタイミングチャートが示されている。駆動信号ｐＶＤは、初期電圧Ｖｄ０、第１の電圧Ｖｄ１、および、第２の電圧Ｖｄ２を含む。

本実施例の撮像装置は、いわゆるグローバル電子シャッタ動作を行う。まず図８を用いて詳細に説明する。ｔ１からｔ２までの期間ＧＳは一括電荷転送の期間である。ｔ２からｔ１０までの期間ＨＢＬＮＫ（ｎ）は水平ブランキング期間である。ｔ１０からｔ１１までの期間ＨＳＣＡＮ（ｎ）は水平走査期間である。

時刻ｔ１において、全画素の駆動信号ｐＶＴが６Ｖから３Ｖに変化する。同時に全画素の駆動信号ｐＶＤの電圧を初期電圧Ｖｄ０（＝３Ｖ）から第１の電圧Ｖｄ１（＝２Ｖ）に変化させる。これにより受光領域１０１の信号電荷を、全画素一括で、電荷保持領域１０３に転送する。時刻ｔ２において、全画素の駆動信号ｐＶＴを３Ｖから６Ｖに変化させることで、電荷の転送を終了する。

時刻ｔ３まで駆動信号ｐＲＥＳ（ｎ）はハイレベルに維持され、ｎ行目の画素１００のリセットトランジスタ１１７がオンされている。ｎ行目の画素１００のノードＢの電圧は、リセット電圧Ｖｒｅｓにリセットされている。その後、時刻ｔ３において、駆動信号ｐＲＥＳ（ｎ）がローレベルになり、リセットトランジスタ１１７がオフする。

次に、駆動信号ｐＴＮ（ｎ）が、時刻ｔ４においてハイレベルになり、時刻ｔ５においてローレベルになる。これにより、リセットノイズ（図６のｋＴＣ）を含むノイズ信号Ｎが、列回路２０４の容量ＣＴＮに保持される。

時刻ｔ６において、駆動信号ｐＶＤ（ｎ）が第１の電圧Ｖｄ１（＝２Ｖ）から第２の電圧Ｖｄ２（＝８Ｖ）に遷移する。続いて、時刻ｔ７において、駆動信号ｐＶＤ（ｎ）が第２の電圧Ｖｄ２から第１の電圧Ｖｄ１に遷移する。時刻ｔ６から時刻ｔ７の動作によって、電荷保持領域１０３に保持されていた信号電荷の排出が行われ、ノードＢには保持されていた信号電荷の量に応じた電圧Ｖｓｉｇが生じる。

駆動信号ｐＴＳ（ｎ）が、時刻ｔ８においてハイレベルになり、時刻ｔ９においてローレベルになる。これにより、電圧Ｖｐｈとリセットノイズとを含む光信号Ｓが、列回路２０４の容量ＣＴＳに保持される。

続いて、時刻ｔ１０において、駆動信号ｐＶＤ（ｎ）が第１の電圧Ｖｄ１から第２の電圧Ｖｄ２に遷移する。これにより半導体層１０８に残留する電荷が全て排出され、受光領域１０１のリセット（膜リセット）が行われる。これにより前のフレームの残留電荷などが次のフレームの光信号Ｓに影響を与えることを防ぐことができる。

時刻ｔ１１において、駆動信号ｐＰＲＥＳ（ｎ）がローレベルになり、かつ、駆動信号ｐＶＤ（ｎ）が第２の電圧Ｖｄ２から初期の電圧Ｖｄ０に遷移する。これにより、ｎ行目の画素１００のノードＢの電圧が、再びリセット電圧Ｖｒｅｓにリセットされる（ＦＤリセット）。駆動信号ｐＰＲＥＳ（ｎ）は次のフレームのｔ３までハイレベルに維持され、ノードＢはリセット電圧Ｖｒｅｓに固定される。この後、ｎ行目の画素１００は、次のフレームの信号電荷の蓄積を開始する。

時刻ｔ１１において、列回路２０４に読みだされたノイズ信号Ｎと光信号Ｓは、駆動信号ＣＳＥＬに基づいて、列ごとに出力アンプ１２２に出力される。出力アンプ１２２は光信号Ｓとノイズ信号Ｎの差分を増幅して、アナログ−デジタル変換部２０５に出力する。

以降、図９に示すようにｎ＋１行目の画素１００からの信号の読み出しが行われる。この動作は時刻ｔ１から時刻ｔ１１と同様なので、説明を省略する。

以上に説明した通り、本実施例においては、半導体層１０８の連続する部分に受光領域１０１および電荷保持領域１０３が配される。このような構成によれば、ノイズを低減することができる。

本発明に係る別の実施例を説明する。本実施例は、電荷転送領域１０２、転送電極Ｔ１１１、および、転送電極Ｔ１１１に接続された電源ＶＴ１１４が省略されている点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１０に本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同じ機能を有する部分には同じ符号を付してある。図１０に示された通り、画素１００が電荷転送領域１０２、転送電極Ｔ１１１、および、電源ＶＴ１１４を含まない。

本実施例の画素１００においては、電極Ｐ１１０に接続された電源ＶＰ１５０が、複数の異なる電圧を電極Ｐ１１０に供給する。電源ＶＰ１５０の供給する電圧Ｖｐと、電源ＶＤ１１５の供給する電圧Ｖｄとを制御することで、受光領域１０１から電荷保持領域１０３への電荷の転送を行うことができる。信号電荷がホールの場合、電極Ｐ１１０の電圧Ｖｐと電極Ｍ１１２の電圧Ｖｍの関係を、Ｖｐ＞Ｖｍとすることで、受光領域１０１から電荷保持領域１０３へ、電荷が転送される。なお、受光領域１０１が電荷を蓄積している期間には、電極Ｐ１１０の電圧Ｖｐと電極Ｍ１１２の電圧Ｖｍの関係が、Ｖｐ＜Ｖｍに設定される。信号電荷が電子の場合、電極Ｐ１１０の電圧Ｖｐと電極Ｍ１１２の電圧Ｖｍの関係を、Ｖｐ＜Ｖｍとすることで、受光領域１０１から電荷保持領域１０３へ、電荷が転送される。なお、受光領域１０１が電荷を蓄積している期間には、電極Ｐ１１０の電圧Ｖｐと電極Ｍ１１２の電圧Ｖｍの関係が、Ｖｐ＞Ｖｍに設定される。

以上に説明した通り、本実施例においては、画素１００が電荷転送領域１０２を含まない。このような構成によれば、画素サイズを小さくすることができる。

本発明に係る別の実施例を説明する。本実施例は、転送電極Ｔ１１１の電圧Ｖｔが固定され、電極Ｐ１１０に複数の異なる電圧が供給される点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１１に本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同じ機能を有する部分には同じ符号を付してある。転送電極Ｔ１１１に供給される電圧Ｖｔは固定される。電極Ｐ１１０に接続された電源ＶＰ１５０が、複数の異なる電圧を電極Ｐ１１０に供給する。

本実施例においては、電源ＶＰ１５０の供給する電圧Ｖｐと、電源ＶＤ１１５の供給する電圧Ｖｄとを制御することで、受光領域１０１から電荷保持領域１０３への電荷の転送を行うことができる。信号電荷がホールの場合、電極Ｐ１１０の電圧Ｖｐ、転送電極Ｔ１１１の電圧Ｖｔ、および、電極Ｍ１１２の電圧Ｖｍの関係を、Ｖｐ＞Ｖｔ＞Ｖｍとすることで、受光領域１０１から電荷保持領域１０３へ、電荷が転送される。なお、受光領域１０１が電荷を蓄積している期間には、電圧Ｖｐと転電圧Ｖｔとの関係が、Ｖｐ＜Ｖｔに設定される。信号電荷が電子の場合、電極Ｐ１１０の電圧Ｖｐ、転送電極Ｔ１１１の電圧Ｖｔ、および、電極Ｍ１１２の電圧Ｖｍの関係を、Ｖｐ＜Ｖｔ＜Ｖｍとすることで、受光領域１０１から電荷保持領域１０３へ、電荷が転送される。なお、受光領域１０１が電荷を蓄積している期間には、電圧Ｖｐと転電圧Ｖｔとの関係が、Ｖｐ＞Ｖｔに設定される。

本実施例の構成によれば、電荷保持領域１０３の電荷に基づく信号の読み出し（実施例１のステップｍ４）と、受光領域１０１からの電荷の排出（実施例１の膜リセット）とを並行して行うことができる。

本発明に係る別の実施例を説明する。本実施例は、電極Ｐ１１０に複数の異なる電圧が供給される点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１２に本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同じ機能を有する部分には同じ符号を付してある。電極Ｐ１１０に接続された電源ＶＰ１５０が、複数の異なる電圧を電極Ｐ１１０に供給する。

本実施例においては、電源ＶＰ１５０の供給する電圧Ｖｐと、電源ＶＴ１１４の供給する電圧Ｖｔと、電源ＶＤ１１５の供給する電圧Ｖｄとを制御することで、受光領域１０１から電荷保持領域１０３への電荷の転送を行うことができる。信号電荷がホールの場合、電極Ｐ１１０の電圧Ｖｐ、転送電極Ｔ１１１の電圧Ｖｔ、および、電極Ｍ１１２の電圧Ｖｍの関係を、Ｖｐ＞Ｖｔ＞Ｖｍとすることで、受光領域１０１から電荷保持領域１０３へ、電荷が転送される。なお、受光領域１０１が電荷を蓄積している期間には、電圧Ｖｐと転電圧Ｖｔとの関係が、Ｖｐ＜Ｖｔに設定される。信号電荷が電子の場合、電極Ｐ１１０の電圧Ｖｐ、転送電極Ｔ１１１の電圧Ｖｔ、および、電極Ｍ１１２の電圧Ｖｍの関係を、Ｖｐ＜Ｖｔ＜Ｖｍとすることで、受光領域１０１から電荷保持領域１０３へ、電荷が転送される。なお、受光領域１０１が電荷を蓄積している期間には、電圧Ｖｐと転電圧Ｖｔとの関係が、Ｖｐ＞Ｖｔに設定される。

本実施例の構成によれば、電荷を転送する時のポテンシャルの制御が容易になる。また、本実施例の構成によれば、電荷保持領域１０３の電荷に基づく信号の読み出し（実施例１のステップｍ４）と、受光領域１０１からの電荷の排出（実施例１の膜リセット）とを並行して行うことができる。

本発明に係る別の実施例を説明する。本実施例と実施例１との相違点は、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２の平面視における形状である。以下では実施例１と相違している部分について説明する。

本実施例の撮像装置の平面構造について説明する。図１３は、撮像装置の平面構造を模式的に示している。図１と同じ部分には、同じ符号を付してある。

図１３（ａ）に示される通り、電極Ｐ１１０は矩形の形状を有する。転送電極Ｔ１１１は平面視において電極Ｐ１１０を囲んでいる。さらに、電極Ｍ１１２は平面視において転送電極Ｔ１１１を囲んでいる。このような構成によれば、受光領域１０１への開口を矩形にすることができる。結果として、感度を増加させることができる。

本実施例の変形例を説明する。図１３（ｂ）に示される通り、電極Ｐ１１０と電極Ｍ１１２との間には、転送電極Ｔ１１１と分離電極１２６とが配される。分離電極１２６には固定の電圧が供給される。分離電極１２６により、電荷の拡散を抑えることができる。結果として、感度を向上させることができる。

以上に説明した通り、本実施例によれば、感度を向上させることができる。

本発明に係る別の実施例を説明する。本実施例は、複数の受光領域１０１が電荷保持領域１０３を共有している点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１４（ａ）は撮像装置の平面構造を模式的に示す。図１４（ｂ）に本実施例の撮像装置の画素１００の概略図を示す。図１４において、複数の受光領域１０１を区別するために、符号の後にアルファベットを付与している。複数の電極Ｐ１１０、複数の転送電極Ｔ１１１についても同様である。

本実施例では、受光領域１０１ａの電荷と、受光領域１０１ｂの電荷とが、いずれも、電荷保持領域１０３に転送される。別の観点で言えば、画素回路および電荷保持領域１０３の一組に対して、複数の受光領域１０１が配される。したがって、複数の受光領域１０１の複数の信号を、共通の画素回路から読み出さすことができる。あるいは、複数の受光領域１０１からの電荷を電荷保持領域１０３で加算することができる。

本発明に係る別の実施例を説明する。本実施例は、半導体層１０８の上に分離された複数の電極が配された点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１５は、本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同様の機能を有する部分には同じ符号を付した。電荷転送領域１０２の上には、上部電極Ｓ１０６、ブロッキング層１０７が配されない。また、電荷保持領域１０３の上には、上部電極Ｓ１０６が配されず、ブロッキング層１０７と遮光層１０５とが配される。そして、遮光層１７１が金属などの導電部材で構成される。そのため、遮光層１７１が、電荷保持領域１０３にバイアス電圧を印加する電極（第３の電極）として機能する。

本実施例では、受光領域１０１の上に配された上部電極Ｓ１０６に対する光の透過率が、遮光層１７１に対する光の透過率より高い。このような構成により、半導体層１０８に光を受ける受光領域１０１と遮光された電荷保持領域１０３とを設けることができる。また、上部電極Ｓ１０６と遮光層１７１とが電気的に接続されてもよい。このような構成により、上部電極Ｓ１０６の抵抗を実効的に下げることができるため、動作を高速化することができる。

本実施例の変形例を図１６に示す。図１６は、本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同様の機能を有する部分には、同じ符号が付されている。図１６に示された撮像装置においては、上部電極Ｓ１０６は、互いに分離された、受光領域１０１の上に配された部分（第１の電極）と、電荷保持領域１０３の上に配された部分（第３の電極）とを含む。受光領域１０１の２つの分離された部分の間には、遮光層１７１が配されていない。受光領域１０１の２つの分離された部分を、それぞれ、第１の電極１０６−１、および、第３の電極１０６−２と呼ぶ。

第１の電極１０６−１と電極Ｐ（第２の電極）１１０との間に受光領域１０１が配される。第３の電極１０６−２と電極Ｍ（第４の電極）１１２との間に電荷保持領域１０３が配される。第１の電極１０６−１には、実施例１の上部電極Ｓ１０６と同様に、電源ＶＳ１０４が接続される。第３の電極１０６−２には電源ＶＳＢ１８０が接続される。電源ＶＳＢ１８０は、第３の電極１０６−２に複数の電圧Ｖｓｂを供給する。

受光領域１０１から電荷保持領域１０３へ信号電荷であるホールを転送する際に、第１の電極１０６−１の電圧Ｖｓと第３の電極１０６−２の電圧Ｖｓｂとが、Ｖｓ＞Ｖｓｂの関係を満たす。これにより、電極Ｐ１１０、転送電極Ｔ１１１および電極Ｍ１１２による電荷の転送をサポートすることができる。結果として、電荷の転送をより高速に行うことができる。信号電荷が電子の場合は、電荷の転送の際に、第１の電極１０６−１の電圧Ｖｓと第３の電極１０６−２の電圧Ｖｓｂとが、Ｖｓ＜Ｖｓｂの関係を満たす。これにより、電極Ｐ１１０、転送電極Ｔ１１１および電極Ｍ１１２による電荷の転送をサポートすることができる。結果として、電荷の転送をより高速に行うことができる。

また、電荷保持領域１０３に保持された信号電荷を読み出す動作は、半導体層１０８の垂直方向への電荷排出動作を含む。第３の電極１０６−２に供給される電圧Ｖｓｂを制御することにより、より確実に電荷排出動作を実現することができる。

さらに、第１の電極１０６−１と第３の電極１０６−２との間に、両者と分離された別の電極が配されてもよい。つまり、電荷転送領域１０２の上に、独立して制御できる電極が配置されてもよい。この場合、転送電極Ｔ１１１と別の電極とが形成する電界によって、受光領域１０１に蓄積させた電荷が外部に漏れ出すことを抑制することができる。

図１７は、第１の電極１０６−１と第３の電極１０６−２の平面構造を模式的に示している。図４（ａ）に示された電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２の形状が破線で示されている。

以上に説明した通り、本実施例では、上部電極Ｓ１０６が、互いに分離された、受光領域１０１の上に配された部分（第１の電極）と、電荷保持領域１０３の上に配された部分（第３の電極）とを含む。このような構成によれば、電荷の転送効率を向上させることができる。

本発明に係る別の実施例を説明する。本実施例は、半導体層１０８と電極Ｍ１１２とが接している点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１８は、本実施例の撮像装置の画素１００の概略図を示す。電荷転送領域１０２の上、および、電荷保持領域１０３の上には、上部電極Ｓ１０６およびブロッキング層１０７が配されていない。本実施例において、電荷転送領域１０２における電荷転送は半導体層１０８と絶縁層１０９との界面で行われる。よって、電荷転送領域１０２においては、上部電極Ｓ１０６およびブロッキング層１０７を省略することができる。また、電荷保持領域１０３と電極Ｍ１１２とが接している。そのため、電荷保持領域１０３の電荷を、電極Ｍ１１２を介して、増幅トランジスタ１１８のゲートに入力することができる。このような構成にすることで、電荷保持領域１０３においては、上部電極Ｓ１０６およびブロッキング層１０７を省略することができる。

また、本実施例においては、電荷転送領域１０２と電荷保持領域１０３とにおける半導体層１０８の厚さが、受光領域１０１における半導体層１０８の厚さより薄い。そして、電荷転送領域１０２と電荷保持領域１０３の上に遮光層１０５を配置することで、電荷転送領域１０２と電荷保持領域１０３への光の進入を低減することができる。

本実施例の構成によれば、電荷転送領域１０２または電荷保持領域１０３へ入射した光によるノイズを低減することができる。

本発明に係る別の実施例を説明する。本実施例は、１つのマイクロレンズ４０１に対して受光領域１０１と電荷保持領域１０３との組が２つ配された点で、実施例１と異なる。本実施例によれば、画素１００に位相差ＡＦの機能を持たせることができる。以下では、実施例１との相違点を説明する。

本実施例の撮像装置の平面構造、および、断面構造について図面を用いて説明する。図１９（ａ）は、撮像装置の平面構造を模式的に示している。図４と同じ部分には、同じ符号を付してある。図１９（ａ）は２行２列の画素１００を示す。画素回路の配された基板の表面と平行な面における電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｍ１１２の配置を模式的に示している。図１９（ｂ）は、撮像装置の断面構造を模式的に示している。図１９（ｂ）に示された断面は、図１９（ａ）における一点破線Ａ−Ｂに沿った断面に対応する。図４と同じ部分には、同じ符号を付してある。

本実施形態においては、１つの画素１００が２個のサブ画素ＰＣ１およびＰＣ２を含む。１つのマイクロレンズ４０１に対応して、２つのサブ画素ＰＣ１、ＰＣ２が配される。つまり、１つのマイクロレンズ４０１により集光された光が、２つのサブ画素ＰＣ１、ＰＣ２に入射する構造となっている。

各サブ画素ＰＣ１、ＰＣ２は、実施例１の画素１００と同じ構成である。そのため、サブ画素ＰＣ１、ＰＣ２の構成および動作については、実施例１と同様であるので、説明を省略する。

同一のマイクロレンズに対応して設けられた２個のサブ画素ＰＣ１、ＰＣ２は、所定の距離ｄ１だけ離れて配置される。図では示していないが、隣接する画素１００の画素電極どうしは、距離ｄ１よりも大きい距離ｄ２だけ離れて配置してもよい。このように画素電極を配置することで、ある画素に入射した光に応じて生成された電荷が、隣接する画素の光電変換部に蓄積されることを抑制できる。

図１９（ｂ）には、マイクロレンズ４０１、平坦化層４０２、カラーフィルタ４０３、遮光層１０５、上部電極Ｓ１０６、半導体層１０８、絶縁層１０９、層間膜４０４が示されている。半導体層１０８に配された受光領域１０１、電荷転送領域１０２、および、電荷保持領域１０３が、それぞれ破線で示されている。

図１９（ａ）および図１９（ｂ）には、受光領域１０１に対応する電極Ｐ１１０、電荷転送領域１０２に対応する転送電極Ｔ１１１、電荷保持領域１０３に対応する電極Ｍ１１２が示されている。電極Ｐ１１０、転送電極Ｔ１１１、電極Ｍ１１２の形状は、同心の半円状に形成する。本実施例において、２つのサブ画素ＰＣ１およびＰＣ２は、画素回路の配された基板の表面に平行な線に対して線対称に配置される。

本実施例においては、平面視において、マイクロレンズ４０１の中心に近い位置から順に、電荷保持領域１０３、電荷転送領域１０２、および、受光領域１０１が並ぶ。このような構成によれば、図１９（ｂ）の光線ＬＡおよび光線ＬＢが示すように、２つのサブ画素ＰＣ１およびＰＣ２における入射光の分離性能を向上させることができる。結果として精度の高い焦点検出を行うことが可能である。

以上で説明したように、本実施例では、１つのマイクロレンズ４０１に対応して２つのサブ画素ＰＣ１およびＰＣ２が設けられる。このような構成によれば、時間差のない位相差検出用信号を読み出すことができる。そのため、動画撮像においてリアルタイムに正確な被写体の距離情報を得ることができる。

なお、画素１００の動作は、上述した動作に限定されず、通常の撮像画像を取得する動作を行ってもよい。

本発明に係る別の実施例を説明する。本実施例は、転送電極Ｔ１１１が電極Ｐ１１０および電極Ｍ１１２とは異なる高さに配されている点で、実施例１乃至実施例４と異なる。以下では実施例１乃至実施例４と相違している部分について説明する。

図２０に本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）または図１２と同じ機能を有する部分には同じ符号を付してある。

本変形例では、電極Ｐ１１０と電極Ｍ１１２とは同じ層に形成される。一方で、転送電極Ｔ１１１は、電極Ｐ１１０および電極Ｍ１１２とは異なる層により形成される。画素回路の配された基板の表面を基準にすると、転送電極Ｔ１１１は、電極Ｐ１１０および電極Ｍ１１２とは異なる高さに配されている。また、転送電極Ｔ１１１の一部が、電極Ｐ１１０および電極Ｍ１１２にオーバーラップしている。

このような構成によれば、電極Ｐ１１０と電極Ｍ１１２との間のギャップｇを小さくすることができる。このギャップｇは電荷転送特性に影響し、ギャップｇが小さいと電荷転送特性が向上する。したがって、本実施例によれば、電荷の転送効率を向上させることができる。

本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図２１に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図２１において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図２１において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。

本実施例では、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素１００が第１の光電変換部１０１Ａと、第２の光電変換部１０１Ｂを含むように構成されてもよい。信号処理部１００７は、第１の光電変換部１０１Ａで生じた電荷に基づく信号と、第２の光電変換部１０１Ｂで生じた電荷に基づく信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。

撮像システムの実施例において、撮像装置１００４には、実施例１の撮像装置が用いられる。このように、撮像システムにおいて本発明に係る実施例を適用することにより、ノイズの低減された画像を取得することができる。

１０１ 受光領域
１０２ 電荷転送領域
１０３ 電荷保持領域
１０６ 上部電極Ｓ
１０８ 半導体層１０８
１０９ 絶縁層
１１０ 電極Ｐ
１１１ 電極Ｔ
１１２ 電極Ｍ
１１７ リセットトランジスタ
１１８ 増幅トランジスタ
１１９ 選択トランジスタ

Claims (20)

1. 複数の画素回路が配された基板と、
   前記基板の上に配され、光を受ける第１部分および遮光された第２部分を含む半導体層と、
   前記半導体層と前記基板との間に配された配線層および層間絶縁膜と、
   前記第１部分と前記第２部分とに対し、互いに独立にバイアス電圧を印加するバイアス電圧供給部と、
   複数のマイクロレンズと、を有し、
   前記複数のマイクロレンズの１つに対して、前記複数の画素回路の１つに対応する前記第１部分および前記第２部分の組が配され、
   前記バイアス電圧供給部は第１電極と第２電極と第３電極と第４電極とを含み、
   前記第１部分は前記第１電極と前記第２電極との間に配され、
   前記第２部分は前記第３電極と前記第４電極との間に配される、
   ことを特徴とする撮像装置。
2. 前記第１電極と前記第３電極とが連続した導電層で構成され、
   前記第２電極と前記第４電極とが互いに分離されている、
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記第３電極の上に、または、前記第３電極と前記第２部分との間に、遮光層が配される、
   ことを特徴とする請求項２に記載の撮像装置。
4. 前記遮光層は金属で構成され、
   前記導電層と前記金属とが電気的に接続される、
   ことを特徴とする請求項３に記載の撮像装置。
5. 前記遮光層に対する光の透過率は、前記導電層に対する光の透過率よりも低い、
   ことを特徴とする請求項３または請求項４に記載の撮像装置。
6. 前記第１電極と前記第３電極とが互いに分離され、
   前記第２電極と前記第４電極とが互いに分離されている、
   ことを特徴とする請求項１に記載の撮像装置。
7. 前記第１電極に対する光の透過率が、前記第３電極に対する光の透過率より高い、
   ことを特徴とする請求項６に記載の撮像装置。
8. 前記第３電極は金属で構成される、
   ことを特徴とする請求項７に記載の撮像装置。
9. 前記半導体層と前記第２電極との間に第１の絶縁層が配される、
   ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
10. 前記半導体層と前記第４電極との間に前記第１の絶縁層から延在した第２の絶縁層が配される、
    ことを特徴とする請求項９に記載の撮像装置。
11. 前記基板の表面に平行な面において、前記第４電極が前記第２電極を囲むように配される、
    ことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の撮像装置。
12. 前記画素回路は光電変換によって生じたホールに基づく信号を読み出し、
    前記第１部分から前記第２部分へホールを転送する時に、前記第２の電極に供給される電圧Ｖｐおよび前記第４の電極に供給される電圧Ｖｍが、Ｖｐ＞Ｖｍの関係を満たす、
    ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置。
13. 前記画素回路は光電変換によって生じたホールに基づく信号を読み出し、
    前記半導体層の連続する部分は、前記第１部分と前記第２部分との間に配された転送領域を含み、
    前記転送領域のポテンシャルを制御する転送電極が設けられ、
    前記第１部分にホールを蓄積する時に、前記第２の電極に供給される電圧Ｖｐおよび前記転送電極に供給される電圧Ｖｔが、Ｖｐ＜Ｖｔの関係を満たし、
    前記第１部分から前記第２部分へホールを転送する時に、前記電圧Ｖｐ、前記電圧Ｖｔおよび前記第４の電極に供給される電圧Ｖｍが、Ｖｐ＞Ｖｔ＞Ｖｍの関係を満たす、
    ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置。
14. 前記画素回路は光電変換によって生じた電子に基づく信号を読み出し、
    前記第１部分から前記第２部分へ電子を転送する時に、前記第２の電極に供給される電圧Ｖｐおよび前記第４の電極に供給される電圧Ｖｍが、Ｖｐ＜Ｖｍの関係を満たす、
    ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置。
15. 前記画素回路は光電変換によって生じた電子に基づく信号を読み出し、
    前記半導体層の連続する部分は、前記第１部分と前記第２部分との間に配された転送領域を含み、
    前記転送領域のポテンシャルを制御する転送電極が設けられ、
    前記第１部分に電子を蓄積する時に、前記第２の電極に供給される電圧Ｖｐおよび前記転送電極に供給される電圧Ｖｔが、Ｖｐ＞Ｖｔの関係を満たし、
    前記第１部分から前記第２部分へ電子を転送する時に、前記電圧Ｖｐ、前記電圧Ｖｔおよび前記第４の電極に供給される電圧Ｖｍが、Ｖｐ＜Ｖｔ＜Ｖｍの関係を満たす、
    ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置。
16. 前記半導体層の連続する部分は、前記第１部分と前記第２部分との間に配された転送領域を含み、
    前記転送領域のポテンシャルを制御する転送電極が設けられる、
    ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置。
17. 前記複数の画素回路のそれぞれは、前記第１部分で生じた電荷に基づく信号を出力する増幅トランジスタを含む、
    ことを特徴とする請求項１乃至請求項１６のいずれか一項に記載の撮像装置。
18. 前記複数のマイクロレンズの１つに対して、複数の前記第１部分および前記第２部分の組が配される、
    ことを特徴とする請求項１乃至請求項１７のいずれか一項に記載の撮像装置。
19. 前記画素回路は、前記第４の電極に電気的に接続された増幅トランジスタと、
    前記第４の電極にリセット電圧を供給するリセットトランジスタと、
    前記第４の電極に電気的に接続された第１の端子、および、第２の端子を含む第１の容量と、
    前記第２の端子へ、少なくとも第１の電圧、および、前記第１の電圧とは異なる第２の電圧を供給する電圧供給部と、を有し、
    前記第１の電極に供給される電圧Ｖｓ、前記第１の電圧Ｖｄ１、前記第２の電圧Ｖｄ２、前記リセット電圧Ｖｒｅｓ、前記第１の容量の容量値Ｃ１、および、前記第１の電極と前記第２の電極とが形成する第２の容量の容量値Ｃ２が、以下の式で表される関係を満たす、
    

    

    
    ことを特徴とする請求項１に記載の撮像装置。
20. 請求項１乃至請求項１９のいずれか一項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理装置と、を備える、
    ことを特徴とする撮像システム。

Images