Nothing Special   »   [go: up one dir, main page]

JP6807043B2 - Lead frames and semiconductor devices - Google Patents

Lead frames and semiconductor devices Download PDF

Info

Publication number
JP6807043B2
JP6807043B2 JP2016152949A JP2016152949A JP6807043B2 JP 6807043 B2 JP6807043 B2 JP 6807043B2 JP 2016152949 A JP2016152949 A JP 2016152949A JP 2016152949 A JP2016152949 A JP 2016152949A JP 6807043 B2 JP6807043 B2 JP 6807043B2
Authority
JP
Japan
Prior art keywords
bonding region
lead
pair
back surface
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016152949A
Other languages
Japanese (ja)
Other versions
JP2018022775A (en
Inventor
貫 正 雄 大
貫 正 雄 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016152949A priority Critical patent/JP6807043B2/en
Publication of JP2018022775A publication Critical patent/JP2018022775A/en
Application granted granted Critical
Publication of JP6807043B2 publication Critical patent/JP6807043B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよび半導体装置に関する。 The present invention relates to lead frames and semiconductor devices.

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。 In recent years, there has been a demand for miniaturization and thinning of semiconductor devices mounted on substrates. In order to meet such demands, a so-called QFN is conventionally configured by using a lead frame, sealing a semiconductor element mounted on the mounting surface with a sealing resin, and exposing a part of the lead on the back surface side. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.

しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したパッケージの開発が進められている（例えば特許文献１参照）。このようなパッケージは、ＤＲ−ＱＦＮ（Dual Row QFN）パッケージともよばれている。 However, in the case of QFN having a conventional general structure, there is a problem that it becomes difficult to secure mounting reliability because the package becomes larger as the number of terminals increases. On the other hand, as a technique for realizing a multi-pin QFN, a package in which external terminals are arranged in two rows is being developed (see, for example, Patent Document 1). Such a package is also called a DR-QFN (Dual Row QFN) package.

特開２００６−１９７６７号公報Japanese Unexamined Patent Publication No. 2006-19767

近年、ＤＲ−ＱＦＮパッケージを生産するにあたり、チップサイズを変更することなく、リード部の数（ピン数）を増やすことが求められてきている。これに対して、従来、ピン数を増やすために、パッケージサイズを大きくする手法がとられてきた。このように、パッケージサイズがある程度以上大きくなると、半導体素子側の端子とリード部の内部端子との距離が離れるため、ボンディングワイヤが長くなる。このため、リード部に、端子部から内側に延びるインナーリードが形成されたものが用いられている。しかしながら、インナーリードはその幅が細いため、ワイヤボンディングの接続信頼性が低下するおそれが生じている。 In recent years, in producing a DR-QFN package, it has been required to increase the number of lead portions (number of pins) without changing the chip size. On the other hand, conventionally, a method of increasing the package size has been adopted in order to increase the number of pins. As described above, when the package size is increased to some extent or more, the distance between the terminal on the semiconductor element side and the internal terminal of the lead portion is increased, so that the bonding wire becomes long. For this reason, a lead portion having an inner lead extending inward from the terminal portion is used. However, since the inner lead has a narrow width, there is a risk that the connection reliability of wire bonding may be lowered.

本発明はこのような点を考慮してなされたものであり、インナーリードに対してワイヤボンディングを安定して行うことが可能な、リードフレームおよび半導体装置を提供することを目的とする。 The present invention has been made in consideration of such a point, and an object of the present invention is to provide a lead frame and a semiconductor device capable of stably performing wire bonding with respect to an inner lead.

本発明は、リードフレームであって、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、前記インナーリードの先端部にボンディング領域が形成され、前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなることを特徴とするリードフレームである。 The present invention is a lead frame, and includes a die pad on which a semiconductor element is mounted, and a plurality of lead portions including a terminal portion and an inner lead provided around the die pad and extending inward from the terminal portion, respectively. A bonding region is formed at the tip of the inner lead, and the bonding region has a front surface and a back surface located on the opposite side of the front surface, and the width of the back surface of the bonding region is the width of the bonding region. The lead frame is wider than the width of the front surface, and the difference between the width of the front surface of the bonding region and the width of the back surface increases from the proximal end side to the distal end side of the bonding region. ..

本発明は、前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とするリードフレームである。 The present invention is a lead frame characterized in that the surface of the bonding region has a pair of side edge portions and a curved edge portion that connects the pair of side edge portions to each other.

本発明は、前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とするリードフレームである。 The present invention is a lead frame characterized in that the back surface of the bonding region has a pair of side edge portions and a substantially linear tip edge portion that connects the pair of side edge portions to each other.

本発明は、前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とするリードフレームである。 The present invention is a lead frame characterized in that the back surface of the bonding region projects toward the die pad side of the front surface of the bonding region.

本発明は、前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とするリードフレームである。 The present invention is a lead frame characterized in that the thickness of the inner lead is thinner than the thickness of the terminal portion.

本発明は、前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とするリードフレームである。 In the present invention, the bonding region has a pair of side surfaces located between the front surface and the back surface, and each of the pair of side surfaces has a shape constricted inward in the width direction of the bonding region. It is a lead frame characterized by.

本発明は、半導体装置であって、ダイパッドと、前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部の前記インナーリードとを電気的に接続する接続部材と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記インナーリードの先端部にボンディング領域が形成され、前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなることを特徴とする半導体装置である。 The present invention is a semiconductor device, which is mounted on a die pad, a plurality of lead portions provided around the die pad, each including a terminal portion and an inner lead extending inward from the terminal portion, and the die pad. Sealing that seals the semiconductor element, the connecting member that electrically connects the semiconductor element and the inner lead of the lead portion, the die pad, the lead portion, the semiconductor element, and the connecting member. A resin is provided, and a bonding region is formed at the tip of the inner lead. The bonding region has a front surface and a back surface located on the opposite side of the front surface, and the width of the back surface of the bonding region is defined as. It is wider than the width of the front surface of the bonding region, and the difference between the width of the front surface of the bonding region and the width of the back surface of the bonding region increases from the proximal end side to the distal end side of the bonding region. It is a semiconductor device.

本発明は、前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とする半導体装置である。 The present invention is a semiconductor device characterized in that the surface of the bonding region has a pair of side edge portions and a curved edge portion that connects the pair of side edge portions to each other.

本発明は、前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とする半導体装置である。 The present invention is a semiconductor device characterized in that the back surface of the bonding region has a pair of side edge portions and a substantially linear tip edge portion that connects the pair of side edge portions to each other.

本発明は、前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とする半導体装置である。 The present invention is a semiconductor device characterized in that the back surface of the bonding region projects toward the die pad side of the front surface of the bonding region.

本発明は、前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とする半導体装置である。 The present invention is a semiconductor device characterized in that the thickness of the inner lead is thinner than the thickness of the terminal portion.

本発明は、前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とする半導体装置である。 In the present invention, the bonding region has a pair of side surfaces located between the front surface and the back surface, and each of the pair of side surfaces has a shape constricted inward in the width direction of the bonding region. It is a semiconductor device characterized by.

本発明によれば、インナーリードに対してワイヤボンディングを安定して行うことができる。 According to the present invention, wire bonding can be stably performed on the inner lead.

図１は、本発明の一実施の形態によるリードフレームを示す平面図。FIG. 1 is a plan view showing a lead frame according to an embodiment of the present invention. 図２は、本発明の一実施の形態によるリードフレームを示す断面図（図１のII−II線断面図）。FIG. 2 is a cross-sectional view showing a lead frame according to an embodiment of the present invention (cross-sectional view taken along line II-II of FIG. 1). 図３は、インナーリードのボンディング領域を示す拡大平面図（図１のIII部拡大図）。FIG. 3 is an enlarged plan view showing a bonding region of the inner lead (enlarged view of part III of FIG. 1). 図４（ａ）（ｂ）は、インナーリードのボンディング領域の長手方向に垂直な断面図（それぞれ図３のIVA−IVA線、IVB−IVB線断面図）。4 (a) and 4 (b) are cross-sectional views perpendicular to the longitudinal direction of the bonding region of the inner lead (IVA-IVA line and IVB-IVB line cross-sectional view of FIG. 3, respectively). 図５は、インナーリードのボンディング領域の長手方向に平行な断面図（図３のＶ−Ｖ線断面図）。FIG. 5 is a cross-sectional view parallel to the longitudinal direction of the bonding region of the inner lead (cross-sectional view taken along line VV of FIG. 3). 図６は、本発明の一実施の形態による半導体装置を示す平面図。FIG. 6 is a plan view showing a semiconductor device according to an embodiment of the present invention. 図７は、本発明の一実施の形態による半導体装置を示す断面図（図６のVII−VII線断面図）。FIG. 7 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention (cross-sectional view taken along the line VII-VII of FIG. 6). 図８（ａ）−（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。8 (a)-(e) are cross-sectional views showing a method of manufacturing a lead frame according to an embodiment of the present invention. 図９（ａ）−（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。9 (a)-(e) are cross-sectional views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

以下、本発明の一実施の形態について、図１乃至図９を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 9. In each of the following figures, the same parts are designated by the same reference numerals, and some detailed description may be omitted.

リードフレームの構成
まず、図１乃至図５により、本実施の形態によるリードフレームの概略について説明する。図１乃至図５は、本実施の形態によるリードフレームを示す図である。 Configuration of Lead Frame First, the outline of the lead frame according to the present embodiment will be described with reference to FIGS. 1 to 5. 1 to 5 are diagrams showing lead frames according to the present embodiment.

図１に示すように、リードフレーム１０は、それぞれ半導体装置２０（後述）に対応する領域である単位リードフレーム１０ａを備えている。各単位リードフレーム１０ａの間には、支持部材１３が介在され、支持部材１３によって各単位リードフレーム１０ａが互いに連結されている。なお図１において、１つの各単位リードフレーム１０ａを示しているが、実際には、複数の単位リードフレーム１０ａが縦横にマトリックス状に配置されている。 As shown in FIG. 1, each of the lead frames 10 includes a unit lead frame 10a, which is a region corresponding to the semiconductor device 20 (described later). A support member 13 is interposed between the unit lead frames 10a, and the unit lead frames 10a are connected to each other by the support member 13. Although one unit lead frame 10a is shown in FIG. 1, in reality, a plurality of unit lead frames 10a are arranged vertically and horizontally in a matrix.

図１および図２に示すように、リードフレーム１０は、平面矩形状のダイパッド１１と、ダイパッド１１の周囲に設けられた複数の第１リード部１２Ａおよび複数の第２リード部１２Ｂとを備えている。なお図１において、二点鎖線で囲まれた領域が単位リードフレーム１０ａに対応する。各単位リードフレーム１０ａには、それぞれ１つのダイパッド１１と、当該ダイパッド１１を取り囲む複数の第１リード部１２Ａおよび複数の第２リード部１２Ｂとが配置されている。 As shown in FIGS. 1 and 2, the lead frame 10 includes a flat rectangular die pad 11 and a plurality of first lead portions 12A and a plurality of second lead portions 12B provided around the die pad 11. There is. In FIG. 1, the region surrounded by the alternate long and short dash line corresponds to the unit lead frame 10a. In each unit lead frame 10a, one die pad 11, a plurality of first lead portions 12A surrounding the die pad 11, and a plurality of second lead portions 12B are arranged.

ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。本実施の形態において、ダイパッド１１の平面形状は正方形であるが、これに限らず、長方形としても良い。また、ダイパッド１１の四隅には吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介して支持部材１３に連結支持されている。なお、本明細書中、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。 The die pad 11 has a substantially square shape in a plane, and a semiconductor element 21 described later is mounted on the surface thereof. In the present embodiment, the planar shape of the die pad 11 is square, but the present invention is not limited to this, and a rectangular shape may be used. Further, hanging leads 14 are connected to the four corners of the die pad 11, and the die pad 11 is connected and supported by the support member 13 via the four hanging leads 14. In the present specification, the “front surface” refers to the surface on which the semiconductor element 21 is mounted, and the “back surface” refers to the surface on the opposite side of the “front surface” and is mounted on an external mounting board (not shown). The side to be connected.

本実施の形態において、少なくともダイパッド１１の中央部分にはハーフエッチング加工が施されておらず、加工前の金属基板と同等の厚みを有している。具体的には、ダイパッド１１の中央部分の厚みは、半導体装置２０の構成にもよるが、０．０５ｍｍ以上０．５ｍｍ以下とすることができる。 In the present embodiment, at least the central portion of the die pad 11 is not half-etched and has a thickness equivalent to that of the metal substrate before processing. Specifically, the thickness of the central portion of the die pad 11 can be 0.05 mm or more and 0.5 mm or less, although it depends on the configuration of the semiconductor device 20.

また、各第１リード部１２Ａおよび各第２リード部１２Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。各第１リード部１２Ａおよび各第２リード部１２Ｂは、それぞれ支持部材１３からＸ方向又はＹ方向のいずれかに沿って延び出している。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。 Further, each of the first lead portions 12A and each second lead portion 12B is connected to the semiconductor element 21 via a bonding wire 22 as described later, and is arranged between the first lead portion 12A and the die pad 11 via a space. ing. Each of the first lead portions 12A and each second lead portion 12B extends from the support member 13 along either the X direction or the Y direction. Here, the X direction and the Y direction are two directions parallel to each side of the die pad 11 in the plane of the lead frame 10, and the X direction and the Y direction are orthogonal to each other. Further, the Z direction is a direction perpendicular to both the X direction and the Y direction.

各第１リード部１２Ａと各第２リード部１２Ｂとは、ダイパッド１１の周囲に沿って交互に配置されている。隣接する第１リード部１２Ａ及び第２リード部１２Ｂ同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、第１リード部１２Ａ及び第２リード部１２Ｂは、半導体装置２０の製造後にダイパッド１１と電気的に絶縁される形状となっている。この第１リード部１２Ａ及び第２リード部１２Ｂの裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７Ａ、１７Ｂが形成されている。各外部端子１７Ａ、１７Ｂは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。 The first lead portions 12A and the second lead portions 12B are alternately arranged along the periphery of the die pad 11. The adjacent first lead portions 12A and second lead portions 12B have a shape that is electrically insulated from each other after the semiconductor device 20 (described later) is manufactured. Further, the first lead portion 12A and the second lead portion 12B have a shape that is electrically insulated from the die pad 11 after the semiconductor device 20 is manufactured. External terminals 17A and 17B electrically connected to an external mounting board (not shown) are formed on the back surfaces of the first lead portion 12A and the second lead portion 12B, respectively. Each of the external terminals 17A and 17B is exposed to the outside from the semiconductor device 20 after the semiconductor device 20 (described later) is manufactured.

この場合、複数の第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂは、隣り合う第１リード部１２Ａ及び第２リード部１２Ｂ間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。各外部端子１７Ａはそれぞれ内側（ダイパッド１１側）に位置しており、各外部端子１７Ｂはそれぞれ外側（支持部材１３側）に位置している。複数の外部端子１７Ａ及び複数の外部端子１７Ｂは、それぞれ異なる直線上に配置され、複数の外部端子１７Ａが配置される直線と、複数の外部端子１７Ｂが配置される直線とは互いに平行である。またダイパッド１１の周囲において、内側の外部端子１７Ａを有する第１リード部１２Ａと、外側の外部端子１７Ｂを有する第２リード部１２Ｂとが、全周にわたり交互に配置されている。これにより、第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂが、隣接する第１リード部１２Ａ及び第２リード部１２Ｂに短絡する不具合が防止される。 In this case, the external terminals 17A and 17B of the plurality of first lead portions 12A and the second lead portions 12B are viewed from a plane so as to be located inside and outside between the adjacent first lead portions 12A and the second lead portions 12B. They are arranged alternately in a staggered pattern. Each external terminal 17A is located inside (die pad 11 side), and each external terminal 17B is located outside (support member 13 side). The plurality of external terminals 17A and the plurality of external terminals 17B are arranged on different straight lines, and the straight line on which the plurality of external terminals 17A are arranged and the straight line on which the plurality of external terminals 17B are arranged are parallel to each other. Further, around the die pad 11, the first lead portion 12A having the inner outer terminal 17A and the second lead portion 12B having the outer outer terminal 17B are alternately arranged over the entire circumference. This prevents the external terminals 17A and 17B of the first lead portion 12A and the second lead portion 12B from being short-circuited to the adjacent first lead portion 12A and the second lead portion 12B.

次に、第１リード部１２Ａ及び第２リード部１２Ｂの構成について更に説明する。 Next, the configurations of the first lead portion 12A and the second lead portion 12B will be further described.

図１および図２に示すように、内側の外部端子１７Ａを有する第１リード部１２Ａは、インナーリード５１と、接続リード５２と、端子部５３とを有している。このうちインナーリード５１は、端子部５３から内側（ダイパッド１１側）に延びており、その先端部にはボンディング領域１５が形成されている。このボンディング領域１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域であり、内部端子としての役割を果たしている。このため、ボンディング領域１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。なお、インナーリード５１は、支持部材１３に対して直角又は傾斜して延びている。 As shown in FIGS. 1 and 2, the first lead portion 12A having the inner external terminal 17A has an inner lead 51, a connection lead 52, and a terminal portion 53. Of these, the inner lead 51 extends inward (on the die pad 11 side) from the terminal portion 53, and a bonding region 15 is formed at the tip portion thereof. As will be described later, the bonding region 15 is a region that is electrically connected to the semiconductor element 21 via the bonding wire 22 and serves as an internal terminal. Therefore, a plating portion for improving the adhesion with the bonding wire 22 may be provided on the bonding region 15. The inner lead 51 extends at a right angle or at an angle with respect to the support member 13.

接続リード５２は、端子部５３から外側（支持部材１３側）に延びており、その基端部は支持部材１３に連結されている。接続リード５２は、当該接続リード５２が連結される支持部材１３に対して垂直に延びている。なお、端子部５３の裏面には、外部端子１７Ａが形成されている。 The connection lead 52 extends from the terminal portion 53 to the outside (support member 13 side), and its base end portion is connected to the support member 13. The connection lead 52 extends perpendicular to the support member 13 to which the connection lead 52 is connected. An external terminal 17A is formed on the back surface of the terminal portion 53.

図２に示すように、第１リード部１２Ａのインナーリード５１および接続リード５２は、それぞれ裏面側（半導体素子２１を搭載する面の反対側）からハーフエッチングにより薄肉化されている。他方、端子部５３は、ハーフエッチングされることなく、ダイパッド１１および支持部材１３と同一の厚みを有している。このように、インナーリード５１および接続リード５２の厚みが端子部５３の厚みよりも薄いことにより、幅の狭い第１リード部１２Ａを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。 As shown in FIG. 2, the inner lead 51 and the connection lead 52 of the first lead portion 12A are each thinned by half etching from the back surface side (opposite side of the surface on which the semiconductor element 21 is mounted). On the other hand, the terminal portion 53 has the same thickness as the die pad 11 and the support member 13 without being half-etched. As described above, since the thickness of the inner lead 51 and the connection lead 52 is thinner than the thickness of the terminal portion 53, the narrow first lead portion 12A can be formed with high accuracy, and the semiconductor device is small and has a large number of pins. 20 can be obtained. In addition, half etching means etching the material to be etched halfway in the thickness direction thereof. The thickness of the material to be etched after half-etching is, for example, 30% or more and 70% or less, preferably 40% or more and 60% or less of the thickness of the material to be etched before half-etching.

一方、外側の外部端子１７Ｂを有する第２リード部１２Ｂは、インナーリード６１と、端子部６３とを有している。このうちインナーリード６１は、端子部６３から内側（ダイパッド１１側）に延びており、その先端部にはボンディング領域１５が形成されている。このボンディング領域１５は、ボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域であり、内部端子としての役割を果たしている。このため、ボンディング領域１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。インナーリード６１は、支持部材１３に対して直角又は傾斜して延びている。 On the other hand, the second lead portion 12B having the outer outer terminal 17B has an inner lead 61 and a terminal portion 63. Of these, the inner lead 61 extends inward (on the die pad 11 side) from the terminal portion 63, and a bonding region 15 is formed at the tip portion thereof. The bonding region 15 is a region electrically connected to the semiconductor element 21 via the bonding wire 22, and serves as an internal terminal. Therefore, a plating portion for improving the adhesion with the bonding wire 22 may be provided on the bonding region 15. The inner lead 61 extends at a right angle or at an angle with respect to the support member 13.

端子部６３は、その基端側において支持部材１３に連結されており、端子部６３は支持部材１３に対して垂直に延びている。 The terminal portion 63 is connected to the support member 13 on the proximal end side thereof, and the terminal portion 63 extends perpendicularly to the support member 13.

図２に示すように、第２リード部１２Ｂのインナーリード６１は、裏面側（半導体素子２１を搭載する面の反対側）からハーフエッチングにより薄肉に形成されている。また、端子部６３は、ハーフエッチングされることなく、ダイパッド１１および支持部材１３と同一の厚みを有している。このように、インナーリード６１の厚さが端子部６３の厚さよりも薄いことにより、幅の狭い第２リード部１２Ｂを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。 As shown in FIG. 2, the inner lead 61 of the second lead portion 12B is formed thinly by half etching from the back surface side (opposite side of the surface on which the semiconductor element 21 is mounted). Further, the terminal portion 63 has the same thickness as the die pad 11 and the support member 13 without being half-etched. As described above, since the thickness of the inner lead 61 is thinner than the thickness of the terminal portion 63, the narrow second lead portion 12B can be formed with high accuracy, and a small semiconductor device 20 having a large number of pins can be obtained. be able to.

次に、図３乃至図５を参照して、インナーリード５１、６１の先端部の構成について説明する。 Next, the configuration of the tip portions of the inner leads 51 and 61 will be described with reference to FIGS. 3 to 5.

図３乃至図５に示すように、ボンディング領域１５は、インナーリード５１、６１の先端部（ダイパッド１１側）に形成されている。ボンディング領域１５の長さＬ１は、例えば１２５ｍｍ以上５００ｍｍ以下である。ボンディング領域１５の厚みｔ１は、端子部５３、６３の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。具体的には、ボンディング領域１５の厚みｔ１は、例えば４５ｍｍ以上１１５ｍｍ以下である。 As shown in FIGS. 3 to 5, the bonding region 15 is formed at the tip portions (die pad 11 side) of the inner leads 51 and 61. The length L1 of the bonding region 15 is, for example, 125 mm or more and 500 mm or less. The thickness t1 of the bonding region 15 is, for example, 30% or more and 70% or less, preferably 40% or more and 60% or less of the thickness of the terminal portions 53 and 63. Specifically, the thickness t1 of the bonding region 15 is, for example, 45 mm or more and 115 mm or less.

このボンディング領域１５は、表面４１と、表面４１の反対側に位置する裏面４２と、表面４１と裏面４２との間に位置する一対の側面４３とを有している。このうち表面４１は、未加工の素材面（後述する金属基板３１の表面）からなり、ダイパッド１１の表面と同一平面上に位置する。また、裏面４２は、ハーフエッチングされることにより形成された面であり、略平坦面となっている。この裏面４２は、ダイパッド１１の裏面よりも表面側（Ｚ方向プラス側）に位置している。 The bonding region 15 has a front surface 41, a back surface 42 located on the opposite side of the front surface 41, and a pair of side surfaces 43 located between the front surface 41 and the back surface 42. Of these, the surface 41 is made of an unprocessed material surface (the surface of the metal substrate 31 described later), and is located on the same plane as the surface of the die pad 11. Further, the back surface 42 is a surface formed by half-etching, and is a substantially flat surface. The back surface 42 is located on the front surface side (plus side in the Z direction) of the back surface of the die pad 11.

ボンディング領域１５の表面４１は、一対の側縁部４１ａと、一対の側縁部４１ａを互いに連結する湾曲縁部４１ｂとを有している。このうち一対の側縁部４１ａは、略平行な直線からなる。また、湾曲縁部４１ｂは、略半円又は略半楕円形状等の湾曲した弧形状からなる。これら一対の側縁部４１ａと湾曲縁部４１ｂとにより、全体として表面４１の略Ｕ字形の外縁部が形成される。これにより、ボンディング領域１５の広さを一定程度確保し、ワイヤボンディングを円滑に行うことができる。 The surface 41 of the bonding region 15 has a pair of side edge portions 41a and a curved edge portion 41b that connects the pair of side edge portions 41a to each other. Of these, the pair of side edge portions 41a are formed of substantially parallel straight lines. Further, the curved edge portion 41b has a curved arc shape such as a substantially semicircular shape or a substantially semi-elliptical shape. The pair of side edge portions 41a and the curved edge portion 41b form a substantially U-shaped outer edge portion of the surface 41 as a whole. As a result, the area of the bonding region 15 can be secured to a certain extent, and wire bonding can be smoothly performed.

ボンディング領域１５の裏面４２は、一対の側縁部４２ａと、一対の側縁部４２ａを互いに連結する先端縁部４２ｂとを有している。このうち一対の側縁部４２ａは、それぞれ直線又はわずかに湾曲した弧からなり、略八の字形状を有している。一対の側縁部４２ａの間隔は、基端側（支持部材１３側）から先端側（ダイパッド１１側）に向けて徐々に拡がっている。また、先端縁部４２ｂは、略直線状であり、ダイパッド１１の辺に対して略平行に延びている。 The back surface 42 of the bonding region 15 has a pair of side edge portions 42a and a tip edge portion 42b that connects the pair of side edge portions 42a to each other. Of these, the pair of side edge portions 42a are each composed of a straight line or a slightly curved arc, and have a substantially eight-shaped shape. The distance between the pair of side edge portions 42a gradually increases from the base end side (support member 13 side) to the tip end side (die pad 11 side). Further, the tip edge portion 42b is substantially straight and extends substantially parallel to the side of the die pad 11.

ボンディング領域１５の一対の側面４３は、それぞれボンディング領域１５の幅方向内側に向けてくびれた形状をもっている。各側面４３は、その断面において、幅方向内側に向けて湾曲する弧形状からなっている（図４（ａ）（ｂ）参照）。このように、ボンディング領域１５の側面４３が幅方向内側に向けてくびれた形状をもっていることにより、同一面積の矩形状の断面をもつボンディング領域１５と比較して、ボンディング領域１５の断面二次モーメントを大きくし、そのねじれ強度を高めている。また、ボンディング領域１５の側面４３の表面積が増加するので、インナーリード５１、６１と封止樹脂２３（後述）との接触面積が増加し、インナーリード５１、６１と封止樹脂２３とをより強固に接続することができる。さらに、隣り合うインナーリード５１、６１同士が接触して電気的に短絡してしまうことを抑制することができる。 Each of the pair of side surfaces 43 of the bonding region 15 has a constricted shape toward the inside in the width direction of the bonding region 15. Each side surface 43 has an arc shape that curves inward in the width direction in its cross section (see FIGS. 4A and 4B). As described above, since the side surface 43 of the bonding region 15 has a shape constricted inward in the width direction, the geometrical moment of inertia of the bonding region 15 is compared with that of the bonding region 15 having a rectangular cross section having the same area. Is increased to increase its torsional strength. Further, since the surface area of the side surface 43 of the bonding region 15 increases, the contact area between the inner leads 51 and 61 and the sealing resin 23 (described later) increases, and the inner leads 51 and 61 and the sealing resin 23 become stronger. Can be connected to. Further, it is possible to prevent the adjacent inner leads 51 and 61 from coming into contact with each other and causing an electrical short circuit.

図４（ａ）（ｂ）は、ボンディング領域１５の長手方向に垂直な断面を示している。このうち図４（ａ）は、ボンディング領域１５の基端側（支持部材１３側）における断面を示しており、図４（ｂ）は、ボンディング領域１５の先端側（ダイパッド１１側）における断面を示している。なお、インナーリード５１、６１のうち、ボンディング領域１５以外の部分の断面形状は、長手方向に沿って略均一である。 4 (a) and 4 (b) show a cross section perpendicular to the longitudinal direction of the bonding region 15. Of these, FIG. 4A shows a cross section on the base end side (support member 13 side) of the bonding region 15, and FIG. 4B shows a cross section on the tip end side (die pad 11 side) of the bonding region 15. Shown. The cross-sectional shape of the inner leads 51 and 61 other than the bonding region 15 is substantially uniform along the longitudinal direction.

図４（ａ）（ｂ）に示すように、ボンディング領域１５は、長手方向に垂直な断面において左右対称な形状を有している。ボンディング領域１５の表面４１と裏面４２とは互いに平行であり、裏面４２の幅ｗ２は表面４１の幅ｗ１よりも広くなっている（ｗ２＞ｗ１）。また、側面４３におけるボンディング領域１５の幅ｗ３は、表面４１の幅ｗ１よりも狭くなっている（ｗ３＜ｗ１）。この側面４３における幅ｗ３は、厚み方向において最も狭い部分の幅をいう。側面４３における幅ｗ３は、ボンディング領域１５の厚み方向中央の幅であっても良く、厚み方向中央よりも表面４１側又は裏面４２側の幅であっても良い。 As shown in FIGS. 4A and 4B, the bonding region 15 has a symmetrical shape in a cross section perpendicular to the longitudinal direction. The front surface 41 and the back surface 42 of the bonding region 15 are parallel to each other, and the width w2 of the back surface 42 is wider than the width w1 of the front surface 41 (w2> w1). Further, the width w3 of the bonding region 15 on the side surface 43 is narrower than the width w1 of the surface 41 (w3 <w1). The width w3 on the side surface 43 refers to the width of the narrowest portion in the thickness direction. The width w3 on the side surface 43 may be the width at the center of the bonding region 15 in the thickness direction, or may be the width on the front surface 41 side or the back surface 42 side of the center in the thickness direction.

上述したように、表面４１の湾曲縁部４１ｂは、基端側から先端側に向けて徐々に幅が狭くなっている。一方、裏面４２の一対の側縁部４２ａは、基端側から先端側に向けて徐々に幅が広くなっている。このため、図３に示すように、ボンディング領域１５の表面４１の幅ｗ１と裏面４２の幅ｗ２との差（ｗ２−ｗ１）は、ボンディング領域１５の基端側から先端側へ向かうにつれて徐々に大きくなっている。なお、上述した差とは、ボンディング領域１５の長手方向に垂直な断面における、表面４１の幅ｗ１と裏面４２の幅ｗ２との差をいう。 As described above, the curved edge portion 41b of the surface 41 gradually narrows in width from the proximal end side to the distal end side. On the other hand, the pair of side edge portions 42a of the back surface 42 gradually widen from the proximal end side toward the distal end side. Therefore, as shown in FIG. 3, the difference (w2-w1) between the width w1 of the front surface 41 of the bonding region 15 and the width w2 of the back surface 42 gradually increases from the proximal end side to the distal end side of the bonding region 15. It's getting bigger. The above-mentioned difference means the difference between the width w1 of the front surface 41 and the width w2 of the back surface 42 in the cross section perpendicular to the longitudinal direction of the bonding region 15.

なお、表面４１の幅ｗ１のうち、最も広い部分の幅は例えば６０μｍ以上１３０μｍ以下であり、裏面４２の幅ｗ２のうち、最も広い部分の幅は例えば７０μｍ以上１４５μｍ以下である。 The width of the widest portion of the width w1 of the front surface 41 is, for example, 60 μm or more and 130 μm or less, and the width of the widest portion of the width w2 of the back surface 42 is, for example, 70 μm or more and 145 μm or less.

また、図３に示すように、ボンディング領域１５を表面側から見た場合、表面４１の一対の側縁部４１ａおよび湾曲縁部４１ｂは、裏面４２の一対の側縁部４２ａおよび先端縁部４２ｂよりも全体として内側に位置する。逆に、ボンディング領域１５を裏面側から見た場合、表面４１の一対の側縁部４１ａおよび湾曲縁部４１ｂは、裏面４２によって完全に覆われ、視認することができない。 Further, as shown in FIG. 3, when the bonding region 15 is viewed from the front surface side, the pair of side edge portions 41a and the curved edge portion 41b of the front surface 41 are the pair of side edge portions 42a and the tip edge portion 42b of the back surface 42. It is located inside as a whole. On the contrary, when the bonding region 15 is viewed from the back surface side, the pair of side edge portions 41a and the curved edge portion 41b of the front surface 41 are completely covered by the back surface 42 and cannot be visually recognized.

ボンディング領域１５がこのような構成をもつことにより、ボンディング領域１５の裏面４２をヒートブロック３６（後述）に対して安定して載置することができる。これにより、ボンディングワイヤ２２をボンディング領域１５に対して安定して接続することが可能となり、ワイヤボンディング作業の信頼性を向上させることができる。 When the bonding region 15 has such a configuration, the back surface 42 of the bonding region 15 can be stably placed on the heat block 36 (described later). As a result, the bonding wire 22 can be stably connected to the bonding region 15, and the reliability of the wire bonding work can be improved.

図５は、ボンディング領域１５の断面であって、その長手方向に平行な断面を示している。図５に示すように、ボンディング領域１５の裏面４２は、ボンディング領域１５の表面４１よりもダイパッド１１側（Ｙ方向マイナス側）に突出している。すなわち、湾曲縁部４１ｂのうち最もダイパッド１１側に位置する部分と、先端縁部４２ｂのうち最もダイパッド１１側に位置する部分とでは、後者の方がダイパッド１１に近い位置にある。これにより、ボンディング領域１５の裏面４２をヒートブロック３６（後述）に対して安定して載置することができるので、ボンディングワイヤ２２をボンディング領域１５に対して安定して接続することが可能となり、ワイヤボンディング作業の信頼性を向上させることができる。 FIG. 5 is a cross section of the bonding region 15 and shows a cross section parallel to the longitudinal direction thereof. As shown in FIG. 5, the back surface 42 of the bonding region 15 projects toward the die pad 11 side (minus side in the Y direction) with respect to the front surface 41 of the bonding region 15. That is, in the portion of the curved edge portion 41b located closest to the die pad 11 and the portion of the tip edge portion 42b located closest to the die pad 11, the latter is located closer to the die pad 11. As a result, the back surface 42 of the bonding region 15 can be stably placed on the heat block 36 (described later), so that the bonding wire 22 can be stably connected to the bonding region 15. The reliability of wire bonding work can be improved.

また、ボンディング領域１５の先端には、ダイパッド１１側を向く先端面１５ａが形成されている。先端面１５ａは、表面４１側に位置する凸状面１５ｂと、裏面４２側に位置する凹状面１５ｃとを有している。凸状面１５ｂは、ボンディング領域１５の外方に向けて膨らんでおり、凹状面１５ｃは、ボンディング領域１５の内方に向けて凹んでいる。ボンディング領域１５の先端をこのような構成とすることにより、インナーリード５１、６１の先端の表面積が増加するので、インナーリード５１、６１と封止樹脂２３（後述）との接触面積が増加し、インナーリード５１、６１の先端を封止樹脂２３に対して強固に接続することができる。 Further, a tip surface 15a facing the die pad 11 side is formed at the tip of the bonding region 15. The front end surface 15a has a convex surface 15b located on the front surface 41 side and a concave surface 15c located on the back surface 42 side. The convex surface 15b bulges toward the outside of the bonding region 15, and the concave surface 15c bulges toward the inside of the bonding region 15. By forming the tip of the bonding region 15 in this way, the surface area of the tips of the inner leads 51 and 61 increases, so that the contact area between the inner leads 51 and 61 and the sealing resin 23 (described later) increases. The tips of the inner leads 51 and 61 can be firmly connected to the sealing resin 23.

以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。 The lead frame 10 described above is composed of a metal such as copper, a copper alloy, and a 42 alloy (Ni 42% Fe alloy) as a whole. The thickness of the lead frame 10 can be 80 μm or more and 200 μm or less, although it depends on the configuration of the semiconductor device 20 to be manufactured.

なお、本実施の形態において、第１リード部１２Ａ及び第２リード部１２Ｂは、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。 In the present embodiment, the first lead portion 12A and the second lead portion 12B are arranged along all four sides of the die pad 11, but the present invention is not limited to this, and for example, the die pads 11 face each other. It may be arranged along only two sides.

半導体装置の構成
次に、図６および図７により、本実施の形態による半導体装置について説明する。図６および図７は、本実施の形態による半導体装置（ＤＲ−ＱＦＮ（Dual Row QFN）タイプ）を示す図である。 Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 6 and 7. 6 and 7 are diagrams showing a semiconductor device (DR-QFN (Dual Row QFN) type) according to the present embodiment.

図６および図７に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数の第１リード部１２Ａ及び複数の第２リード部１２Ｂと、ダイパッド１１上に搭載された半導体素子２１と、第１リード部１２Ａ又は第２リード部１２Ｂと半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂ、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。 As shown in FIGS. 6 and 7, the semiconductor device (semiconductor package) 20 includes a die pad 11, a plurality of first lead portions 12A and a plurality of second lead portions 12B arranged around the die pad 11, and a die pad 11. The semiconductor element 21 mounted above and a plurality of bonding wires (connecting members) 22 for electrically connecting the first lead portion 12A or the second lead portion 12B and the semiconductor element 21 are provided. Further, the die pad 11, the first lead portion 12A, the second lead portion 12B, the semiconductor element 21, and the bonding wire 22 are resin-sealed with the sealing resin 23.

このうちダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂは、上述したリードフレーム１０から作製されたものである。このダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂの構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図５に示すものと同様であるため、ここでは詳細な説明を省略する。 Of these, the die pad 11, the first lead portion 12A, and the second lead portion 12B are manufactured from the lead frame 10 described above. The configurations of the die pad 11, the first lead portion 12A, and the second lead portion 12B are the same as those shown in FIGS. 1 to 5 described above except for the region not included in the semiconductor device 20, and thus are detailed here. The explanation is omitted.

また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。 Further, as the semiconductor element 21, various semiconductor elements generally used in the past can be used, and the present invention is not particularly limited, but for example, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode, or the like can be used. it can. Each of the semiconductor elements 21 has a plurality of electrodes 21a to which the bonding wires 22 are attached. Further, the semiconductor element 21 is fixed to the surface of the die pad 11 with an adhesive 24 such as a die bonding paste.

各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各第１リード部１２Ａ又は第２リード部１２Ｂのボンディング領域１５にそれぞれ接続されている。なお、ボンディング領域１５には、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。 Each bonding wire 22 is made of a highly conductive material such as gold or copper. One end of each bonding wire 22 is connected to the electrode 21a of the semiconductor element 21, and the other end is connected to the bonding region 15 of the first lead portion 12A or the second lead portion 12B, respectively. The bonding region 15 may be provided with a plating portion that improves adhesion with the bonding wire 22.

封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば８ｍｍ以上１６ｍｍ以下することができる。なお、図６において、封止樹脂２３のうち、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂよりも表面側に位置する部分の表示を省略している。 As the sealing resin 23, a thermosetting resin such as a silicone resin or an epoxy resin, or a thermoplastic resin such as a PPS resin can be used. The thickness of the entire sealing resin 23 can be about 300 μm or more and 1200 μm or less. Further, one side of the sealing resin 23 (one side of the semiconductor device 20) can be, for example, 8 mm or more and 16 mm or less. Note that, in FIG. 6, the display of the portion of the sealing resin 23 located on the surface side of the die pad 11, the first lead portion 12A, and the second lead portion 12B is omitted.

リードフレームの製造方法
次に、図１乃至図５に示すリードフレーム１０の製造方法について、図８（ａ）−（ｅ）を用いて説明する。なお、図８（ａ）−（ｅ）は、リードフレーム１０の製造方法を示す断面図（図２に対応する図）である。 Method for Manufacturing Lead Frame Next, the method for manufacturing the lead frame 10 shown in FIGS. 1 to 5 will be described with reference to FIGS. 8 (a) and 8 (e). 8 (a)-(e) are cross-sectional views (corresponding to FIG. 2) showing a method of manufacturing the lead frame 10.

まず図８（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。 First, as shown in FIG. 8A, a flat metal substrate 31 is prepared. As the metal substrate 31, a substrate made of a metal such as copper, a copper alloy, or a 42 alloy (Ni 42% Fe alloy) can be used. It is preferable to use a metal substrate 31 which has been subjected to a cleaning treatment by degreasing or the like on both sides thereof.

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図８（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。 Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, and the resists 32a and 33a are dried (FIG. 8B). As the photosensitive resists 32a and 33a, conventionally known ones can be used.

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図８（ｃ））。 Subsequently, the metal substrate 31 is exposed to a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 8C).

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図８（ｄ））。これにより、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂの外形が形成される。このとき、エッチング用レジスト層３２、３３の形状を適宜調整することにより、第１リード部１２Ａのインナーリード５１及び第２リード部１２Ｂのインナーリード６１の先端部に、それぞれ上述した形状を有するボンディング領域１５が形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。 Next, the metal substrate 31 is etched with a corrosion solution using the etching resist layers 32 and 33 as corrosion resistant films (FIG. 8 (d)). As a result, the outer shapes of the die pad 11, the first lead portion 12A, and the second lead portion 12B are formed. At this time, by appropriately adjusting the shapes of the etching resist layers 32 and 33, the inner leads 51 of the first lead portion 12A and the tips of the inner leads 61 of the second lead portion 12B are bonded to each other having the above-mentioned shapes. Region 15 is formed. The corrosion liquid can be appropriately selected according to the material of the metal substrate 31 to be used. For example, when copper is used as the metal substrate 31, an aqueous ferric chloride solution is usually used and both sides of the metal substrate 31 are used. Can be spray etched from.

その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図５に示すリードフレーム１０が得られる。（図８（ｅ））。 After that, the resist layers 32 and 33 for etching are peeled off and removed to obtain the lead frame 10 shown in FIGS. 1 to 5. (Fig. 8 (e)).

なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。具体的には、まず金属基板３１の表面側の全体に第１エッチング用レジスト層を設けるとともに、裏面側に所定のパターンをもつ第２エッチング用レジスト層を形成し、金属基板３１の裏面側のみエッチングを施す。次に、第１及び第２エッチング用レジスト層を除去するとともに、金属基板３１の裏面側に耐エッチング性のある樹脂からなる封止層を設ける。続いて、金属基板３１の表面側に所定のパターンをもつ第３エッチング用レジスト層を形成し、この状態で金属基板３１の表面側のみエッチングを施す。その後、裏面側の封止層を剥離することにより、リードフレーム１０の外形が形成される。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、第１リード部１２Ａ及び第２リード部１２Ｂの変形を回避しやすいという効果が得られる。 In the above description, the case where spray etching is performed from both sides of the metal substrate 31 has been described as an example, but the present invention is not limited to this. For example, two-step spray etching may be performed on each side of the metal substrate 31. Specifically, first, a first etching resist layer is provided on the entire front surface side of the metal substrate 31, and a second etching resist layer having a predetermined pattern is formed on the back surface side, and only the back surface side of the metal substrate 31 is formed. Etch. Next, the first and second etching resist layers are removed, and a sealing layer made of an etching-resistant resin is provided on the back surface side of the metal substrate 31. Subsequently, a third etching resist layer having a predetermined pattern is formed on the surface side of the metal substrate 31, and in this state, only the surface side of the metal substrate 31 is etched. After that, the outer shape of the lead frame 10 is formed by peeling off the sealing layer on the back surface side. By performing spray etching on each side of the metal substrate 31 in this way, it is possible to easily avoid deformation of the first lead portion 12A and the second lead portion 12B.

半導体装置の製造方法
次に、図６および図７に示す半導体装置２０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。 Manufacturing Method of Semiconductor Device Next, the manufacturing method of the semiconductor device 20 shown in FIGS. 6 and 7 will be described with reference to FIGS. 9A and 9E.

まず例えば図８（ａ）−（ｅ）に示す方法により、リードフレーム１０を作製する（図９（ａ））。 First, for example, the lead frame 10 is manufactured by the method shown in FIGS. 8A-(e) (FIG. 9A).

次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。 Next, the semiconductor element 21 is mounted on the die pad 11 of the lead frame 10. In this case, the semiconductor element 21 is placed and fixed on the die pad 11 by using an adhesive 24 such as a die bonding paste (diaattachment step) (FIG. 9 (b)).

次に、半導体素子２１の各電極２１ａと、各第１リード部１２Ａ及び第２リード部１２Ｂのボンディング領域１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。 Next, each electrode 21a of the semiconductor element 21 and the bonding region 15 of each of the first lead portion 12A and the second lead portion 12B are electrically connected to each other by a bonding wire (connecting member) 22 (wire bonding step). ) (Fig. 9 (c)).

このとき、リードフレーム１０をワイヤボンディング装置のヒートブロック３６上に載置する。次いで、ヒートブロック３６により第１リード部１２Ａ及び第２リード部１２Ｂを裏面側から加熱する。これとともに、ワイヤボンディング装置のキャピラリー（図示せず）を介して超音波を印加しながら、半導体素子２１の各電極２１ａと各第１リード部１２Ａ及び第２リード部１２Ｂのボンディング領域１５とをボンディングワイヤ２２を用いて電気的に接続する。 At this time, the lead frame 10 is placed on the heat block 36 of the wire bonding apparatus. Next, the first lead portion 12A and the second lead portion 12B are heated from the back surface side by the heat block 36. At the same time, while applying ultrasonic waves through the capillary (not shown) of the wire bonding apparatus, the electrodes 21a of the semiconductor element 21 and the bonding regions 15 of the first lead portions 12A and the second lead portions 12B are bonded to each other. It is electrically connected using the wire 22.

本実施の形態において、ボンディング領域１５の裏面４２の幅ｗ２は、ボンディング領域１５の表面４１の幅ｗ１よりも広く、ボンディング領域１５の表面４１の幅ｗ１と裏面４２の幅ｗ２との差は、ボンディング領域１５の基端側から先端側へ向かうにつれて大きくなっている（図３及び図４参照）。これにより、ワイヤボンディング時に、インナーリード５１、６１が幅方向に傾く不具合を防止することができ、インナーリード５１、６１をヒートブロック３６に対して安定して載置することができる。また、インナーリード５１、６１のボンディング領域１５が、それぞれ表面４１よりも広い裏面４２を有していることにより、ヒートブロック３６からボンディング領域１５への熱伝達が安定する。この結果、ボンディングワイヤ２２をインナーリード５１、６１のボンディング領域１５に対して安定して接続することが可能となり、ボンディングワイヤ２２の接続信頼性が向上する。さらに表面４１よりも広い裏面４２を介して、キャピラリーからの超音波エネルギーを安定してインナーリード５１、６１へ伝えることができる。これにより、ボンディングワイヤ２２を安定して接続することが可能になる。 In the present embodiment, the width w2 of the back surface 42 of the bonding region 15 is wider than the width w1 of the front surface 41 of the bonding region 15, and the difference between the width w1 of the front surface 41 of the bonding region 15 and the width w2 of the back surface 42 is It increases from the proximal end side to the distal end side of the bonding region 15 (see FIGS. 3 and 4). As a result, it is possible to prevent the inner leads 51 and 61 from tilting in the width direction during wire bonding, and the inner leads 51 and 61 can be stably placed on the heat block 36. Further, since the bonding regions 15 of the inner leads 51 and 61 each have a back surface 42 wider than the front surface 41, heat transfer from the heat block 36 to the bonding region 15 is stable. As a result, the bonding wire 22 can be stably connected to the bonding region 15 of the inner leads 51 and 61, and the connection reliability of the bonding wire 22 is improved. Further, the ultrasonic energy from the capillary can be stably transmitted to the inner leads 51 and 61 through the back surface 42 which is wider than the front surface 41. This makes it possible to stably connect the bonding wires 22.

次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図９（ｄ））。このようにして、リードフレーム１０、半導体素子２１、第１リード部１２Ａ、第２リード部１２Ｂおよびボンディングワイヤ２２を封止する。 Next, the sealing resin 23 is formed by injection molding or transfer molding a thermosetting resin or a thermoplastic resin on the lead frame 10 (FIG. 9 (d)). In this way, the lead frame 10, the semiconductor element 21, the first lead portion 12A, the second lead portion 12B, and the bonding wire 22 are sealed.

次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体装置２０毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体装置２０間のリードフレーム１０および封止樹脂２３を切断しても良い。 Next, the lead frame 10 is separated for each semiconductor device 20 by dicing the sealing resin 23 between the semiconductor elements 21. At this time, for example, the lead frame 10 and the sealing resin 23 between the semiconductor devices 20 may be cut while rotating a blade (not shown) made of a diamond grindstone.

このようにして、図６および図７に示す半導体装置２０が得られる（図９（ｅ））。 In this way, the semiconductor device 20 shown in FIGS. 6 and 7 is obtained (FIG. 9 (e)).

以上説明したように、本実施の形態によれば、ボンディング領域１５の裏面４２の幅ｗ２は、ボンディング領域１５の表面４１の幅ｗ１よりも広く、ボンディング領域１５の表面４１の幅ｗ１と裏面４２の幅ｗ２との差は、ボンディング領域１５の基端側から先端側へ向かうにつれて大きくなっている。これにより、ボンディング領域１５の裏面４２をヒートブロック３６に対して安定して載置することができるので、ボンディングワイヤ２２をボンディング領域１５に対して安定して接続することが可能となり、ワイヤボンディング作業の信頼性を向上させることができる。また、ボンディング領域１５の裏面４２側を大きく形成したことにより、ワイヤーボンディング時にインナーリード５１、６１の先端までヒートブロック３６からの熱を伝えることができるので、ワイヤーボンディング不良を抑制することが可能となる。 As described above, according to the present embodiment, the width w2 of the back surface 42 of the bonding region 15 is wider than the width w1 of the front surface 41 of the bonding region 15, and the width w1 of the front surface 41 of the bonding region 15 and the back surface 42. The difference from the width w2 of the bonding region 15 increases from the proximal end side to the distal end side of the bonding region 15. As a result, the back surface 42 of the bonding region 15 can be stably placed on the heat block 36, so that the bonding wire 22 can be stably connected to the bonding region 15 and the wire bonding work. The reliability of the wire can be improved. Further, since the back surface 42 side of the bonding region 15 is formed large, heat from the heat block 36 can be transferred to the tips of the inner leads 51 and 61 during wire bonding, so that wire bonding defects can be suppressed. Become.

また、本実施の形態によれば、ボンディング領域１５の表面４１は、一対の側縁部４１ａと、一対の側縁部４１ａを互いに連結する湾曲縁部４１ｂとを有する。これにより、ボンディング領域１５の広さを一定程度確保し、ワイヤボンディングを円滑に行うことができる。 Further, according to the present embodiment, the surface 41 of the bonding region 15 has a pair of side edge portions 41a and a curved edge portion 41b that connects the pair of side edge portions 41a to each other. As a result, the area of the bonding region 15 can be secured to a certain extent, and wire bonding can be smoothly performed.

さらに、本実施の形態によれば、ボンディング領域１５の裏面４２は、一対の側縁部４２ａと、一対の側縁部４２ａを互いに連結する略直線状の先端縁部４２ｂとを有する。これにより、ボンディング領域１５の裏面４２をヒートブロック３６に対して安定して載置することができ、かつワイヤーボンディング時にインナーリード５１、６１の先端までヒートブロック３６からの熱を伝えることができる。 Further, according to the present embodiment, the back surface 42 of the bonding region 15 has a pair of side edge portions 42a and a substantially linear tip edge portion 42b that connects the pair of side edge portions 42a to each other. As a result, the back surface 42 of the bonding region 15 can be stably placed on the heat block 36, and the heat from the heat block 36 can be transferred to the tips of the inner leads 51 and 61 during wire bonding.

さらに、本実施の形態によれば、ボンディング領域１５の裏面４２は、ボンディング領域１５の表面４１よりもダイパッド側に突出している。これにより、ボンディング領域１５の裏面４２をヒートブロック３６に対して安定して載置することができ、かつワイヤーボンディング時にインナーリード５１、６１の先端までヒートブロック３６からの熱を伝えることができる。さらに、インナーリード５１、６１と封止樹脂２３との接触面積が増加するので、インナーリード５１、６１の先端を封止樹脂２３に対して強固に接続することができる。 Further, according to the present embodiment, the back surface 42 of the bonding region 15 protrudes toward the die pad side from the surface 41 of the bonding region 15. As a result, the back surface 42 of the bonding region 15 can be stably placed on the heat block 36, and the heat from the heat block 36 can be transferred to the tips of the inner leads 51 and 61 during wire bonding. Further, since the contact area between the inner leads 51 and 61 and the sealing resin 23 is increased, the tips of the inner leads 51 and 61 can be firmly connected to the sealing resin 23.

さらに、本実施の形態によれば、インナーリード５１、６１の厚みは、端子部５３、６３の厚みよりも薄い。これにより、エッチングによりインナーリード５１、６１の幅を狭くすることができ、インナーリード５１、６１を高密度で配置することができる。 Further, according to the present embodiment, the thickness of the inner leads 51 and 61 is thinner than the thickness of the terminal portions 53 and 63. As a result, the widths of the inner leads 51 and 61 can be narrowed by etching, and the inner leads 51 and 61 can be arranged at a high density.

さらに、本実施の形態によれば、ボンディング領域１５は、表面４１と裏面４２との間に位置する一対の側面４３を有し、一対の側面４３は、それぞれボンディング領域１５の幅方向内側に向けてくびれた形状をもつ。これにより、ボンディング領域１５の断面二次モーメントを大きくし、そのねじれ強度を高めることができる。また、ボンディング領域１５の側面４３の表面積が増加するので、インナーリード５１、６１と封止樹脂２３（後述）との接触面積を増加することができる。 Further, according to the present embodiment, the bonding region 15 has a pair of side surfaces 43 located between the front surface 41 and the back surface 42, and the pair of side surfaces 43 are directed inward in the width direction of the bonding region 15, respectively. It has a constricted shape. As a result, the moment of inertia of area of the bonding region 15 can be increased and the torsional strength thereof can be increased. Further, since the surface area of the side surface 43 of the bonding region 15 is increased, the contact area between the inner leads 51 and 61 and the sealing resin 23 (described later) can be increased.

なお、上記実施の形態では、第１リード部１２Ａと第２リード部１２Ｂとが交互に配置されている場合を例にとって説明した。しかしながらこれに限らず、全てのリード部の外部端子が一直線上に並んでいても良い（ＱＦＮタイプ）。さらに、上記実施の形態では、第１リード部１２Ａの外部端子１７Ａと第２リード部１２Ｂの外部端子１７Ｂとが千鳥状に２列に配置されている場合を例にとって説明したが、これに限らず、外部端子が３列以上に配置されていても良い。 In the above embodiment, the case where the first lead portion 12A and the second lead portion 12B are alternately arranged has been described as an example. However, the present invention is not limited to this, and the external terminals of all the lead portions may be arranged in a straight line (QFN type). Further, in the above embodiment, the case where the external terminals 17A of the first lead portion 12A and the external terminals 17B of the second lead portion 12B are arranged in two rows in a staggered manner has been described as an example, but the present invention is limited to this. Instead, the external terminals may be arranged in three or more rows.

１０ リードフレーム
１１ ダイパッド
１２Ａ 第１リード部
１２Ｂ 第２リード部
１５ ボンディング領域
１７Ａ、１７Ｂ 外部端子
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（接続部材）
２３ 封止樹脂
４１ 表面
４２ 裏面
４３ 側面 10 Lead frame 11 Die pad 12A 1st lead part 12B 2nd lead part 15 Bonding area 17A, 17B External terminal 20 Semiconductor device 21 Semiconductor element 22 Bonding wire (connecting member)
23 Encapsulating resin 41 Front surface 42 Back surface 43 Side surface

Claims (10)

リードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、
前記インナーリードの先端部にボンディング領域が形成され、
前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、
前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、
前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなり、
前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とするリードフレーム。 It ’s a lead frame
Die pads on which semiconductor elements are mounted and
A plurality of lead portions provided around the die pad, each including a terminal portion and an inner lead extending inward from the terminal portion, are provided.
A bonding region is formed at the tip of the inner lead.
The bonding region has a front surface and a back surface located on the opposite side of the surface.
The width of the back surface of the bonding region is wider than the width of the front surface of the bonding region.
The difference between the width and the back width of the surface of the bonding region, Ri Na increases toward the distal end side from the base end side of the bonding region,
A lead frame characterized in that the surface of the bonding region has a pair of side edge portions and a curved edge portion that connects the pair of side edge portions to each other . 前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とする請求項１記載のリードフレーム。 The back surface of the bonding area, the lead frame according to claim 1 Symbol mounting and having a pair of side edges, and a substantially straight leading edge which connects together the pair of side edges. 前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とする、請求項１又は２記載のリードフレーム。 The lead frame according to claim 1 or 2 , wherein the back surface of the bonding region projects toward the die pad side with respect to the front surface of the bonding region. 前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とする、請求項１乃至３のいずれか一項記載のリードフレーム。 The lead frame according to any one of claims 1 to 3 , wherein the thickness of the inner lead is thinner than the thickness of the terminal portion. 前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とする請求項１乃至４のいずれか一項記載のリードフレーム。 The bonding region has a pair of side surfaces located between the front surface and the back surface, and each of the pair of side surfaces has a shape constricted inward in the width direction of the bonding region. The lead frame according to any one of claims 1 to 4 . 半導体装置であって、
ダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部の前記インナーリードとを電気的に接続する接続部材と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記インナーリードの先端部にボンディング領域が形成され、
前記ボンディング領域は、表面と、前記表面の反対側に位置する裏面とを有し、
前記ボンディング領域の前記裏面の幅は、前記ボンディング領域の前記表面の幅よりも広く、
前記ボンディング領域の前記表面の幅と前記裏面の幅との差は、前記ボンディング領域の基端側から先端側へ向かうにつれて大きくなり、
前記ボンディング領域の前記表面は、一対の側縁部と、前記一対の側縁部を互いに連結する湾曲縁部とを有することを特徴とする半導体装置。 It is a semiconductor device
Die pad and
A plurality of lead portions provided around the die pad and including a terminal portion and an inner lead extending inward from the terminal portion, respectively.
The semiconductor element mounted on the die pad and
A connecting member that electrically connects the semiconductor element and the inner lead of the lead portion,
A sealing resin for sealing the die pad, the lead portion, the semiconductor element, and the connecting member is provided.
A bonding region is formed at the tip of the inner lead.
The bonding region has a front surface and a back surface located on the opposite side of the surface.
The width of the back surface of the bonding region is wider than the width of the front surface of the bonding region.
The difference between the width and the back width of the surface of the bonding region, Ri Na increases toward the distal end side from the base end side of the bonding region,
A semiconductor device characterized in that the surface of the bonding region has a pair of side edge portions and a curved edge portion that connects the pair of side edge portions to each other . 前記ボンディング領域の前記裏面は、一対の側縁部と、前記一対の側縁部を互いに連結する略直線状の先端縁部とを有することを特徴とする請求項６記載の半導体装置。 The semiconductor device according to claim 6 , wherein the back surface of the bonding region has a pair of side edge portions and a substantially linear tip edge portion that connects the pair of side edge portions to each other. 前記ボンディング領域の前記裏面は、前記ボンディング領域の前記表面よりも前記ダイパッド側に突出していることを特徴とする、請求項６又は７記載の半導体装置。 The semiconductor device according to claim 6 or 7 , wherein the back surface of the bonding region projects toward the die pad side with respect to the front surface of the bonding region. 前記インナーリードの厚みは、前記端子部の厚みよりも薄いことを特徴とする、請求項６乃至８のいずれか一項記載の半導体装置。 The semiconductor device according to any one of claims 6 to 8 , wherein the thickness of the inner lead is thinner than the thickness of the terminal portion. 前記ボンディング領域は、前記表面と前記裏面との間に位置する一対の側面を有し、前記一対の側面は、それぞれ前記ボンディング領域の幅方向内側に向けてくびれた形状をもつことを特徴とする請求項６乃至９のいずれか一項記載の半導体装置。 The bonding region has a pair of side surfaces located between the front surface and the back surface, and each of the pair of side surfaces has a shape constricted inward in the width direction of the bonding region. The semiconductor device according to any one of claims 6 to 9 .
JP2016152949A 2016-08-03 2016-08-03 Lead frames and semiconductor devices Active JP6807043B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016152949A JP6807043B2 (en) 2016-08-03 2016-08-03 Lead frames and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016152949A JP6807043B2 (en) 2016-08-03 2016-08-03 Lead frames and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2018022775A JP2018022775A (en) 2018-02-08
JP6807043B2 true JP6807043B2 (en) 2021-01-06

Family

ID=61164578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016152949A Active JP6807043B2 (en) 2016-08-03 2016-08-03 Lead frames and semiconductor devices

Country Status (1)

Country Link
JP (1) JP6807043B2 (en)

Also Published As

Publication number Publication date
JP2018022775A (en) 2018-02-08

Similar Documents

Publication Publication Date Title
JP6205816B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6936963B2 (en) Lead frame
JP7174363B2 (en) Lead frames and semiconductor equipment
JP6573157B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2014212210A (en) Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP6807043B2 (en) Lead frames and semiconductor devices
JP6788825B2 (en) Lead frames and semiconductor devices
JP6810906B2 (en) Lead frames and semiconductor devices
JP7081702B2 (en) Lead frames and semiconductor devices
JP6465394B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6807050B2 (en) Lead frames and semiconductor devices
JP6911377B2 (en) Lead frames and semiconductor devices
JP7380750B2 (en) Lead frames and semiconductor devices
JP6842649B2 (en) Lead frames and semiconductor devices
JP6946870B2 (en) Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices
JP7064721B2 (en) Lead frames and semiconductor devices
JP6967190B2 (en) Lead frame
JP7223347B2 (en) Manufacturing method of lead frame and semiconductor device
JP7365588B2 (en) Lead frames and semiconductor devices
WO2015111623A1 (en) Lead frame and method for manufacturing same, semiconductor device and method for manufacturing same
JP6436202B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2015154042A (en) Lead frame and manufacturing method therefor, and semiconductor device and manufacturing method therefor
JP6428013B2 (en) Lead frame member and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2020088210A (en) Lead frame and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6807043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150