JP6726248B2 - Semiconductor light receiving element and photoelectric fusion module - Google Patents
Semiconductor light receiving element and photoelectric fusion module Download PDFInfo
- Publication number
- JP6726248B2 JP6726248B2 JP2018178219A JP2018178219A JP6726248B2 JP 6726248 B2 JP6726248 B2 JP 6726248B2 JP 2018178219 A JP2018178219 A JP 2018178219A JP 2018178219 A JP2018178219 A JP 2018178219A JP 6726248 B2 JP6726248 B2 JP 6726248B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor light
- light receiving
- receiving element
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、半導体受光素子、及び光電融合モジュールに関し、例えば、光ファイバ通信で使用される半導体受光素子や、光回路及び電気回路を融合した光電融合モジュールに関する。 The present invention relates to a semiconductor light receiving element and an optoelectronic fusion module, for example, a semiconductor light receiving element used in optical fiber communication, and an optoelectronic fusion module in which an optical circuit and an electric circuit are fused.
現在、導入が進展しているFTTH(Fiber to the Home)システム、特にPON(Passive Optical Network)システムは、1本の光ファイバで双方向通信を行う一芯双方向通信モジュールを使用することが多い。この一芯双方向通信モジュールは、従来、個別に実装していたLD(Laser Diode)やPD(Photo Diode)等の電子デバイスを、光回路の基板表面に実装することにより小型化を実現している。 Currently, FTTH (Fiber to the Home) systems, particularly PON (Passive Optical Network) systems, which are being introduced at present, often use a single-core bidirectional communication module that performs bidirectional communication with a single optical fiber. .. This single-core bidirectional communication module realizes miniaturization by mounting electronic devices such as LDs (Laser Diodes) and PDs (Photo Diodes), which have conventionally been individually mounted, on the substrate surface of an optical circuit. There is.
光回路は、Siを材料として用いる光導波路を採用している。例えば、Siをコアとして用い、且つSiよりも極めて屈折率が小さいSiO2をクラッドとして用いたSi細線導波路が知られている。Si細線導波路は、コアとクラッドとの屈折率差が極めて大きいために、光をコアに強く閉じ込めることが可能である。その結果、Si細線導波路を用いた光学装置は、例えば、曲げ半径を1μm程度まで小さくした、小型の曲線導波路等、非常に微細なサブミクロンオーダの導波路を形成することが可能である。そのため、Si細線導波路は、Si電子デバイスと光デバイスとを同一のチップ上で融合することができる可能性を秘めた技術として注目されている。 The optical circuit employs an optical waveguide using Si as a material. For example, there is known a Si wire waveguide using Si as a core and SiO 2 having a refractive index extremely smaller than that of Si as a cladding. Since the Si wire waveguide has an extremely large difference in refractive index between the core and the clad, it is possible to strongly confine light in the core. As a result, the optical device using the Si wire waveguide can form a very fine submicron-order waveguide, such as a small curved waveguide having a bend radius reduced to about 1 μm. .. Therefore, the Si wire waveguide has attracted attention as a technology that has the potential to combine Si electronic devices and optical devices on the same chip.
ところで、半導体受光素子は、Si細線導波路と共に集積することが好ましい。つまり、Si細線導波路が形成されるSOI(Silicon On Insulator)基板の上に半導体受光素子を形成することが好ましい。非特許文献1には、SOI基板のトップSi層を半導体プロセスにより成形したSiコアに対して不純物添加し、p型の導電型を持たせ、そのp型のSiコア上に、例えばGeの吸収領域を積層した長波長用(1550nm用)の半導体受光素子が開示されている。この半導体受光素子は、Ge表面に不純物添加することでSiコアと逆の導電型(つまり、n型)を持たせ、p型領域とn型領域の中間にi型領域が存在する導波路のPIN構造のフォトダイオード(以下、PIN−PDとも称する)を構成している。 By the way, the semiconductor light receiving element is preferably integrated with the Si wire waveguide. That is, it is preferable to form the semiconductor light receiving element on the SOI (Silicon On Insulator) substrate on which the Si wire waveguide is formed. In Non-Patent Document 1, a top Si layer of an SOI substrate is doped with impurities to a Si core formed by a semiconductor process so as to have a p-type conductivity type, and for example, Ge absorption on the p-type Si core. A semiconductor light receiving element for long wavelength (1550 nm) in which regions are stacked is disclosed. This semiconductor light receiving element has a conductivity type (that is, n type) opposite to that of the Si core by adding impurities to the Ge surface, and a waveguide having an i type region between the p type region and the n type region is present. A photodiode having a PIN structure (hereinafter, also referred to as PIN-PD) is configured.
PIN−PDの受光感度R(PDへの入力光パワーPinで発生電流Iphを除した値[A/W])は、一般に、電子素量をe[C]、外部量子効率をη、プランク定数をh[m2kg/s]、光の振動数をν[/s]とすると、次式で表される。
R=eη/(hν)
The photosensitivity R of the PIN-PD (value [A/W] obtained by dividing the generated current Iph by the input light power Pin to the PD [A/W]) is generally e[C] for the elementary electron content, η for the external quantum efficiency, and the Planck constant Where h[m 2 kg/s] and the frequency of light are ν[/s], they are expressed by the following equation.
R=eη/(hν)
上式から、波長1490nmの光を受光する場合、外部量子効率を理想状態の1にまで高めることができたとしても、PIN−PDでは受光感度は約1.2[A/W]が上限であることがわかる。そこで、非特許文献2には、ダイオードの雪崩降伏現象を利用し、PIN−PDよりも高い受光感度を得ることができる導波路型のアバランシェフォトダイオード(以下、APDとも称する)が開示されている。 From the above formula, when light with a wavelength of 1490 nm is received, even if the external quantum efficiency can be increased to the ideal state of 1, the upper limit of the light receiving sensitivity of PIN-PD is about 1.2 [A/W]. I know there is. Therefore, Non-Patent Document 2 discloses a waveguide-type avalanche photodiode (hereinafter, also referred to as APD) that can obtain a higher photosensitivity than PIN-PD by utilizing the avalanche breakdown phenomenon of the diode. ..
非特許文献2に開示されているAPDは、前記したPIN−PDに高い逆バイアス電圧を印加し、Ge吸収層内で、且つ、光吸収によりキャリアが発生する領域外でキャリアが増倍する構造になっている。この構造のAPDは、簡易に作製できるメリットを有するものの、Ge吸収領域に高い電界が印加されるためGe吸収領域でトンネル電流による暗電流が増加する上、Geが絶縁破壊されやすいデメリットがある。 The APD disclosed in Non-Patent Document 2 has a structure in which a high reverse bias voltage is applied to the PIN-PD, and the carriers are multiplied in the Ge absorption layer and outside the region where the carriers are generated by light absorption. It has become. The APD having this structure has an advantage that it can be easily manufactured, but since a high electric field is applied to the Ge absorption region, a dark current due to a tunnel current increases in the Ge absorption region, and there is a disadvantage that Ge is easily broken down.
次に、非特許文献3に開示されているAPDは、非特許文献2に開示されているAPDのデメリットを克服されるために考案されたAPDであり、一般にSAM構造のAPDと呼ばれている。SAM構造は、ノンドープGe層からなる吸収(Absorption)領域と、ノンドープSi層からなる増倍(Multiplication)領域とが分離(Separate)していることが特徴である。この特徴により、高い逆バイアス電圧による内部電界は、ノンドープGe層からなる吸収領域の電気抵抗と、ノンドープSi層からなる増倍領域の電気抵抗との比に従い、ノンドープSi層からなる増倍領域に効率的に印加される。Geよりもバンドギャップの大きいSiではトンネル電流が発生しにくいため、非特許文献3に開示されているAPDは、非特許文献2に開示されているPIN構造のAPDよりも暗電流を抑えることができる上に、Geが絶縁破壊されにくくなっている。 Next, the APD disclosed in Non-Patent Document 3 is an APD devised to overcome the disadvantages of the APD disclosed in Non-Patent Document 2, and is generally called an SAM structure APD. .. The SAM structure is characterized in that an absorption region composed of a non-doped Ge layer and a multiplication region composed of a non-doped Si layer are separated. Due to this feature, the internal electric field due to the high reverse bias voltage is applied to the multiplication region made of the non-doped Si layer according to the ratio of the electric resistance of the absorption region made of the non-doped Ge layer and the electric resistance of the multiplication region made of the non-doped Si layer. Applied efficiently. Since tunnel current is less likely to occur in Si having a band gap larger than that of Ge, the APD disclosed in Non-Patent Document 3 can suppress the dark current more than the APD having the PIN structure disclosed in Non-Patent Document 2. In addition, it is possible to prevent Ge from dielectric breakdown.
さらに、非特許文献4に開示されているAPDの構造は、一般にSACM構造と呼ばれ、SAM構造にチャージ(Charge)領域が追加された構造となっている。SACM構造では、p−−Si層からなるチャージ領域によって、ノンドープGe層からなる吸収領域に印加される電界を、ノンドープGe層からなる吸収領域とノンドープSi層からなる増倍領域の電気抵抗の比よりも低く抑えることができる。これにより、SACM構造では、ノンドープSi層からなる増倍領域に集中的に電界を印加することができる。つまり、SACM構造のAPDでは、SAM構造のAPDよりも、さらにGeが絶縁破壊されにくくなり、低い印加電圧で高い電界を増倍領域に印加することができる。 Furthermore, the structure of the APD disclosed in Non-Patent Document 4 is generally called a SACM structure, and has a structure in which a charge region is added to the SAM structure. In the SACM structure, the electric field applied to the absorption region composed of the non-doped Ge layer by the charge region composed of the p − --Si layer is compared with the electric resistance of the multiplication region composed of the absorption region composed of the non-doped Ge layer and the non-doped Si layer. Can be kept lower than As a result, in the SACM structure, the electric field can be concentratedly applied to the multiplication region made of the non-doped Si layer. That is, in the ACM having the SACM structure, Ge is more difficult to be dielectrically broken down than in the APD having the SAM structure, and a high electric field can be applied to the multiplication region with a low applied voltage.
しかしながら、非特許文献4のSACM構造のAPDにおいても、APDに印加される逆バイアス電圧が増加すれば、Ge吸収領域に発生する内部電界もそれに伴い増加する。このため、増倍率を上げるために逆バイアス電圧を一定以上高くすると、Geの絶縁破壊電界を超え、APDが破損する問題が残っている。
また、非特許文献4のFig.3に示す通り、増倍率を上げるために逆バイアス電圧(Bias)を増加させていくと、利得(Gain)が急速に増加する。このことは、従来のSACM構造のAPDでは利得を安定させることが難しいことを示している。このため、逆バイアス電圧の変化に対して利得の変化の傾きが緩やかなAPDが求められていた。
However, also in the SACM structure APD of Non-Patent Document 4, if the reverse bias voltage applied to the APD increases, the internal electric field generated in the Ge absorption region also increases accordingly. Therefore, if the reverse bias voltage is increased above a certain level in order to increase the multiplication factor, the dielectric breakdown electric field of Ge is exceeded, and the problem of APD damage remains.
In addition, as shown in FIG. As shown in 3, when the reverse bias voltage (Bias) is increased to increase the multiplication factor, the gain (Gain) increases rapidly. This indicates that it is difficult to stabilize the gain with the conventional SACM structure APD. Therefore, an APD having a gradual change in gain with respect to a change in reverse bias voltage has been required.
本発明は、このような問題点を解決するためになされたものであり、逆バイアス電圧の変化に対して利得の変化の傾きを緩やかにすることができる半導体受光素子、及び光電融合モジュールを提供することを目的とする。 The present invention has been made in order to solve such a problem, and provides a semiconductor light receiving element and an optoelectronic fusion module that can moderate the slope of change in gain with respect to change in reverse bias voltage. The purpose is to do.
前記目的を達成するために、本発明は、支持基板(101)上に形成された光導波路(103)を通じて信号光を受光する導波路型の半導体受光素子であって、前記信号光を吸収する吸収領域(109)とチャージ領域(105)と増倍領域(108)とが分離しているSACM構造のアバランシェフォトダイオードとして形成されており、前記チャージ領域(105)は、一端が前記増倍領域(108)と接合し、他端が当該チャージ領域(105)と同じ第1導電型(例えば、p型)の低濃度領域(106)と接合し、前記低濃度領域(106)は、前記チャージ領域(105)との接合面に対向する一端が、前記第1導電型の第1コンタクト領域(107)と接合し、前記増倍領域(108)は、前記チャージ領域(105)との接合面に対向する一端が、前記第1導電型とは異なる第2導電型(例えば、n型)の領域(104)と接合し、前記吸収領域(109)は、前記チャージ領域(105)及び前記低濃度領域(106)の双方に接合して形成されており、前記低濃度領域のキャリア濃度は、前記チャージ領域のキャリア濃度よりも高いことを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。 To achieve the above object, the present invention is a semiconductor light receiving device of the waveguide for receiving the optical signal through the formed optical waveguide supporting substrate (101) on (103), absorbs the pre-SL signal light and the absorption region (109) and a charge region (105) and the multiplication region and the (108) is formed as an avalanche photodiode SACM structure that separates the said charge region (105), the multiplication is one The low concentration region (106) is joined to the region (108) and the other end is joined to the low concentration region (106) of the same first conductivity type (for example, p type) as the charge region (105), and the low concentration region (106) is One end facing the junction surface with the charge region (105) is joined with the first contact region (107) of the first conductivity type, and the multiplication region (108) is joined with the charge region (105). One end facing the surface is joined to a region (104) of a second conductivity type (for example, n type) different from the first conductivity type, and the absorption region (109) includes the charge region (105) and the It is formed so as to be bonded to both of the low concentration regions (106), and the carrier concentration of the low concentration region is higher than the carrier concentration of the charge region . The reference numerals and characters in the parentheses are the reference numerals and the like given in the embodiments, and do not limit the present invention.
これによれば、チャージ領域と低濃度領域と第1コンタクト領域とは第1導電型である。また、チャージ領域と低濃度領域とは、キャリア濃度が異なる。したがって、チャージ領域と低濃度領域との境界にビルトインポテンシャルが発生する。また、吸収領域がチャージ領域及び低濃度領域の双方に接合している。このため、吸収領域は、ビルトインポテンシャルに依存する内部電界が発生する。ビルトインポテンシャルは小さい値なので、吸収領域は、絶縁破壊しない。 According to this, the charge region, the low concentration region, and the first contact region are of the first conductivity type. Further, the charge region and the low concentration region have different carrier concentrations. Therefore, a built-in potential is generated at the boundary between the charge region and the low concentration region. Further, the absorption region is joined to both the charge region and the low concentration region. Therefore, in the absorption region, an internal electric field that depends on the built-in potential is generated. Since the built-in potential is a small value, there is no dielectric breakdown in the absorption region.
第1導電型の第1コンタクト領域と低濃度領域とが接し、且つ、チャージ領域と増倍領域と第2導電型の領域とがp−i−n構造を構成している。このため、素子への逆バイアス電圧印加により、p−i−n構造に伴う空乏層幅Wが広がる。これにより、増倍領域にかかる内部電界の増加が緩やかになり、逆バイアス電圧の変化に対する利得の変化の傾きも緩やかになる。 The first contact region of the first conductivity type and the low-concentration region are in contact with each other, and the charge region, the multiplication region, and the region of the second conductivity type form a pin structure. Therefore, by applying a reverse bias voltage to the device, the depletion layer width W associated with the pin structure is widened. As a result, the increase of the internal electric field applied to the multiplication region is moderated, and the slope of the change in gain with respect to the change in reverse bias voltage is also moderated.
本発明によれば、逆バイアス電圧の変化に対して利得の変化の傾きを緩やかにすることができる。 According to the present invention, the slope of the change in gain can be made gentle with respect to the change in reverse bias voltage.
以下、図面を参照して、本発明の実施の形態(以下、「本実施形態」と称する)につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings. It should be noted that the drawings are merely schematic representations so that the present invention can be fully understood. Further, in each drawing, common or similar components are designated by the same reference numerals, and duplicate description thereof will be omitted.
(第1実施形態)
図1は、本発明の第1実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図であり、図2は、本発明の第1実施形態である半導体受光素子の平面図である。図1は、光がz方向に伝搬する場合のxy平面断面図を示しており、図2は、xz面を示している。
(First embodiment)
1 is a sectional view showing a cross section perpendicular to an optical axis of a semiconductor light receiving element according to a first embodiment of the present invention, and FIG. 2 is a plan view of a semiconductor light receiving element according to a first embodiment of the present invention. It is a figure. FIG. 1 shows an xy plane sectional view when light propagates in the z direction, and FIG. 2 shows an xz plane.
半導体受光素子100aは、支持基板としてのSi基板101と、下部クラッド102と、Siスラブ導波路103と、n−Si領域104と、p−−Siチャージ領域105と、p−Si低濃度領域106と、p+−Siコンタクト領域107と、増倍領域としてのi−Si増倍領域108と、i−Ge吸収領域109と、2つのAl電極110,110とを備えて構成される。また、n−Si領域104は、n+−Siコンタクト領域104aと、n−Si低濃度領域104bとから構成されている。なお、図2の平面図において、Siスラブ導波路103は、Si細線導波路115に接続されている。
The semiconductor
Si基板101は、厚みt1=775[μm]である。下部クラッド102は、Si基板101の全面に堆積されており、厚みt2=3[μm]のSiO2である。Siスラブ導波路103、及びSi細線導波路115は、下部クラッド102の上に厚みt3=220[nm]で形成されているSiである。
The
n−Si領域104とp−−Siチャージ領域105とp−Si低濃度領域106とp+−Siコンタクト領域107は、Siスラブ導波路103と同一の厚みt3=220nmで形成されている。キャリア濃度は、n+−Siコンタクト領域104aが4×1020[cm−3]であり、n−Si低濃度領域104bが1×1019であり、p−−Siチャージ領域105が4×1017[cm−3]であり、p−Si低濃度領域106が1×1019[cm−3]であり、p+−Siコンタクト領域107が4×1020[cm−3]である。
The n-
p−−Siチャージ領域105は、一端がi−Si増倍領域108と接合し、他端が当該p−−Siチャージ領域105と同じ導電型のp−Si低濃度領域106と接合する。また、p−Si低濃度領域106は、p−−Siチャージ領域105との接合面に対向する一端が、p+−Siコンタクト領域107と接合する。i−Si増倍領域108は、p−−Siチャージ領域105との接合面に対向する一端が、第1導電型とは異なる第2導電型(n型)のn−Si低濃度領域104bと接合する。このように、p−−Siチャージ領域105とp−Si低濃度領域106とが接している点が従来のSACM構造のAPDと異なる特徴である。なお、n型領域は、例えばP(リン)をイオン注入して形成し、p型領域は、例えばB(ホウ素)をイオン注入して形成している。
p - -
また、i−Si増倍領域108は、n−Si領域104とp−−Siチャージ領域105との間に形成されているノンドープのシリコンである。
The i-
i−Ge吸収領域109は、p−−Siチャージ領域105とp−Si低濃度領域106の境界を跨ぐようにp−−Siチャージ領域105とp−Si低濃度領域106上に形成されている。i−Ge吸収領域109は、厚みt7=500[nm]である。
i-Ge absorption region 109, p - is formed on the -
Al電極110,110は、n+−Siコンタクト領域104a及びp+−Siコンタクト領域107の上に形成されており、厚みt4=1μmである。また、n+−Siコンタクト領域104aは、Siスラブ導波路103の上面に露出しつつn−Si低濃度領域104bの内部に包含されている。上部クラッド111は、Siスラブ導波路103とi−Ge吸収領域109とを覆い、2つのAl電極110,110が露出するように形成されている。上部クラッド111は、例えば、厚みt8=1[μm]のSiO2である。
The
図3は、本発明の第1実施形態である半導体受光素子の製造方法を説明するためのフローチャートである。
製造者は、まず、SOI(Silicon On Insulator)基板113(図4A)を用意し(S1)、シリコン層を形成し(S2〜S6)、ハードマスク層を形成し(S7)、Ge選択成長窓を形成し(S8)、i−Ge吸収領域109を選択成長する(S10a)。なお、破線で示すリセス形成(S9)及びステップS10b〜S13bは、第2実施形態で説明する。S10aの後、製造者は、上部クラッド111を形成し(S11a)、コンタクトホールを形成し(S12a)、Al電極110,110を形成する(S13a)。
FIG. 3 is a flow chart for explaining the method of manufacturing the semiconductor light receiving element according to the first embodiment of the present invention.
The manufacturer first prepares an SOI (Silicon On Insulator) substrate 113 (FIG. 4A) (S1), forms a silicon layer (S2 to S6), forms a hard mask layer (S7), and selects a Ge selective growth window. Are formed (S8), and the i-
前記したシリコン層の形成(S2〜S6)は、製造者が、SOI基板113の上に、Siスラブ導波路103を形成し(S2)、n−Si領域104を形成し(S3)、p−Si低濃度領域106を形成し(S4)、p+−Siコンタクト領域107を形成し(S5)、p−−Siチャージ領域105及びi−Si増倍領域108を形成して(S6)、行う。
In the above-described formation of the silicon layer (S2 to S6), the manufacturer forms the
図4A〜図4Lは、本発明の第1実施形態である半導体受光素子の製造方法を説明する説明図(11)である。以下、半導体受光素子100aの製造方法について、詳細に説明する。
図4A(S1)においては、製造者は、厚みt1=775[μm]のSi基板101の表面に、厚みt2=3[μm]のSiO2による下部クラッド102と、その下部クラッド102の表面に、厚みt3=220[nm]のトップSi層112とを積層したSOI基板113を準備する。
4A to 4L are explanatory views (11) illustrating the method for manufacturing the semiconductor light receiving element according to the first embodiment of the present invention. Hereinafter, a method for manufacturing the semiconductor
In FIG. 4A (S1), the manufacturer shows that the lower clad 102 made of SiO 2 having a thickness t 2 =3 [μm] and the lower clad 102 are formed on the surface of the
図4B(S2)においては、フォトリソグラフィ及びドライエッチングを用いて、トップSi層112をパターニングして、Siスラブ導波路103を形成する。
In FIG. 4B (S2), the
図4C(S3)においては、フォトリソグラフィによるレジストマスクを用いて、製造者は、Siスラブ導波路103の内部に、部分的に、例えばP(リン)をイオン注入して、n−Si領域104を形成する。つまり、製造者は、n−Si低濃度領域104bを形成し、さらに、イオン注入領域及び濃度を変えてn+−Siコンタクト領域104aを形成する。
In FIG. 4C (S3), the manufacturer partially ion-implants, for example, P (phosphorus) into the inside of the
図4D(S4)においては、製造者は、フォトリソグラフィによるレジストマスクを用いて、Siスラブ導波路103であって、n−Si低濃度領域104bの反対側端部117を除くように、内部に、例えばB(ホウ素)をイオン注入してp−Si低濃度領域106を形成する。
In FIG. 4D (S4), the manufacturer uses a resist mask formed by photolithography, and the inside of the
図4E(S5)においては、製造者は、フォトリソグラフィによるレジストマスクを用いて、p−Si低濃度領域106中に部分的に、例えば、B(ホウ素)をイオン注入してp+−Siコンタクト領域107を形成する。
In FIG. 4E (S5), the manufacturer uses a resist mask formed by photolithography to partially implant, for example, B (boron) into the p-Si low-
図4F(S6)においては、製造者は、フォトリソグラフィによるレジストマスクを用いて、p−Si低濃度領域106と接して、且つ、n−Si低濃度領域104b側で、且つ、n−Si低濃度領域104bとは接しないように、例えば、B(ホウ素)をイオン注入してp−−Siチャージ領域105を形成する。これによって、同時にノンドープのi−Si増倍領域108が形成される。
In FIG. 4F (S6), the manufacturer uses the resist mask formed by photolithography to contact the p-Si low-
図4G(S7)においては、Geの選択成長マスクとして機能するハードマスク層202(例えば、SiO2膜)を、例えば化学気相成長法によって堆積させる。 In FIG. 4G (S7), a hard mask layer 202 (for example, a SiO 2 film) that functions as a Ge selective growth mask is deposited by, for example, a chemical vapor deposition method.
図4H(S8)に示す通り、製造者は、フォトリソグラフィ及びドライエッチングを用いて、ハードマスク層202をパターニングして、Ge選択成長窓118を形成する。このとき、Ge選択成長窓118は、次工程のGe選択成長に鑑み、p−−Siチャージ領域105とp−Si低濃度領域106との境界を跨ぎ、p−−Siチャージ領域105及びp−Si低濃度領域106を露出するように形成する。
As shown in FIG. 4H (S8), the manufacturer uses photolithography and dry etching to pattern the
図4I(S10a)に示す通り、製造者は、Ge選択成長窓118(図4H)に、厚みt7=500[nm]のi−Ge吸収領域109を選択成長させる。次に、図4J(S11b)においては、例えば、SiO2膜を、化学気相成長法によって、厚みt8=1[μm]まで堆積させて、上部クラッド111を形成する。
As shown in FIG. 4I (S10a), the manufacturer selectively grows the i-
図4K(S12a)に示す通り、製造者は、フォトリソグラフィ及びドライエッチングによって、上部クラッド111をパターニングする。これにより、n+−Siコンタクト領域104aの表面、及びp+−Siコンタクト領域107の表面に、コンタクトホール114,114が形成される。
As shown in FIG. 4K (S12a), the manufacturer patterns the upper clad 111 by photolithography and dry etching. As a result, contact holes 114, 114 are formed on the surface of the n + -
図4L(S13a)に示す通り、製造者は、2つのコンタクトホール114,114を覆うように、Al膜をスパッタで形成し、さらに、フォトリソグラフィ及びドライエッチングによるパターニングによって、Al電極110を形成する。これにより、半導体受光素子100aが形成される。
As shown in FIG. 4L (S13a), the manufacturer forms an Al film by sputtering so as to cover the two
(動作の説明)
図5は、本発明の第1実施形態である半導体受光素子の動作を説明するための光軸に平行なy−z断面図である。図6は、本発明の第1実施形態である半導体受光素子の動作を説明するための光軸に垂直なx−y断面図である。
(Explanation of operation)
FIG. 5 is a yz sectional view parallel to the optical axis for explaining the operation of the semiconductor light receiving element according to the first embodiment of the present invention. FIG. 6 is an xy sectional view perpendicular to the optical axis for explaining the operation of the semiconductor light receiving element according to the first embodiment of the present invention.
以下、図5,6を参照して、半導体受光素子100aの動作について説明する。半導体受光素子100aは、i−Ge吸収領域109とp−−Siチャージ領域105と増倍領域としてのi−Si増倍領域108とが分離しているので、SACM構造と呼ぶことができる。しかしながら、動作は、従来のSACM構造と少し異なる。
The operation of the semiconductor
先ず、図5に示す通り、Si細線導波路115及び、Siスラブ導波路103を伝搬してきた信号光116は、i−Ge吸収領域109にエバネッセント結合し、i−Ge吸収領域109を伝搬する。
First, as shown in FIG. 5, the
次に、図6に示す通り、i−Ge吸収領域109は、信号光を吸収し、キャリアとしての電子及び正孔を発生させる。また、p−−Siチャージ領域105とp−Si低濃度領域106との境界は、濃度差によるビルトインポテンシャルを発生させる。i−Ge吸収領域109は、p−−Siチャージ領域105及びp−Si低濃度領域106の表面に堆積しているので、該ビルトインポテンシャルによる内部電界が発生する。したがって、i−Ge吸収領域109で発生した電子は、該内部電界によって、p−−Siチャージ領域105の方向にドリフトし、正孔は、p−Si低濃度領域106の方向にドリフトする。
Next, as shown in FIG. 6, the i-
p−Si低濃度領域106のアクセプタ濃度が1×1019[cm−3]、p−−Siチャージ領域105のアクセプタ濃度が4×1017[cm−3]の場合、ビルトインポテンシャルは0.083[V]となる。なお、ビルトインポテンシャルは、素子に印加される逆バイアス電圧に依存しない。
When the p-Si
このように、半導体受光素子100aによれば、i−Ge吸収領域109の内部電界の強さはp−−Siチャージ領域105とp−Si低濃度領域106との境界のビルトインポテンシャルにより一義的に決まる。このため、i−Ge吸収領域109の内部電界の強さは、素子に印加される逆バイアス電圧の大小によらないことが特徴である。言い換えれば、素子に印加される逆バイアス電圧は、殆どがi−Si増倍領域108に印加される。つまり、i−Si増倍領域108の内部電界は、高くなっている。
Thus, according to the semiconductor light-receiving
そして、p−−Siチャージ領域105に達した電子は、p−−Siチャージ領域105をドリフトして通り抜け、i−Si増倍領域108に到達する。i−Si増倍領域108に到達した電子は、i−Si増倍領域108の高い内部電界によって、ドリフトが加速し、雪崩増倍が発生する。雪崩増倍によって、多数の電子及び正孔が発生する。
Then, p - electrons that reach the -Si charge region 105, p - through drifting the -
i−Si増倍領域108で増倍した電子は、そのままドリフトしてn−Si領域104へ到達する。n−Si領域104に到達した電子は、Al電極110を介して、発生電流として外部回路へ出力される。
The electrons multiplied in the i-
同時に、i−Si増倍領域108で発生した正孔は、電子とは逆方向にドリフトして、p−−Siチャージ領域105に到達する。その後、p−−Siチャージ領域105に到達した正孔は、ドリフトして、p−Si低濃度領域106を通過し、p+−Siコンタクト領域107に到達する。p+−Siコンタクト領域107に到達した正孔は、Al電極110を介して発生電流として外部回路へ出力される。
At the same time, holes generated in the i-
一方、i−Ge吸収領域109で発生し、p−Si低濃度領域106に達した正孔は、p−Si低濃度領域106内部をドリフトし、p+−Siコンタクト領域107に到達する。p+−Siコンタクト領域107に到達した正孔は、i−Si増倍領域108で発生した正孔と共にAl電極110を介して発生電流として外部回路へ出力される。
On the other hand, the holes generated in the i-
各キャリアの増倍率は、半導体材料に応じた固有の値を有する。Siの増倍率は、正孔よりも電子の方が10倍程大きい。また、Ge及びSiを使用したアバランシェフォトダイオードでは、i−Si増倍領域108で電子を増倍できるように、Ge側をp型にし、Si側をn型にするのが効率的である。
The multiplication factor of each carrier has a unique value according to the semiconductor material. The multiplication factor of Si is about 10 times larger for electrons than for holes. Further, in an avalanche photodiode using Ge and Si, it is efficient to make the Ge side p-type and the Si side n-type so that electrons can be multiplied in the i-
また、p−−Siチャージ領域105とp−Si低濃度領域106とが接している。このため、半導体受光素子100aは、p−−Siチャージ領域105とi−Si増倍領域108とn−Si低濃度領域104bとで、p−i−n構造を構成していることになる。半導体受光素子100aは、素子への逆バイアス電圧印加により、p−i−n構造に伴う空乏層が広げることができる点で従来のSACM構造のAPDと異なる。
Further, the p --
一般に、ダイオードの空乏層幅Wは次式で表される。
W=√[−{(2kε0/q)(1/ND+1/NA)(vD+vb)}]
ここで、κ:比誘電率、ε0:真空の誘電率、q:電子の電荷(負の値)、ND:ドナー濃度、NA:アクセプタ濃度、vD:ビルトインポテンシャル、vb:逆方向電圧である。上式で示した通り、空乏層幅Wは、ドナーやアクセプタのドーパント濃度が低いほど広くなる。
In general, the depletion layer width W of a diode is expressed by the following equation.
W=√[-{(2kε 0 /q)(1/N D +1/N A )(v D +vb)}]
Here, κ: relative permittivity, ε 0 : permittivity of vacuum, q: electron charge (negative value), N D : donor concentration, N A : acceptor concentration, v D : built-in potential, vb: reverse direction Voltage. As shown in the above equation, the depletion layer width W becomes wider as the dopant concentration of the donor or acceptor is lower.
図7は、本発明の第1実施形態である半導体受光素子の印加逆電圧と増倍領域の電界強度の関係を示す図である。横軸は、印加逆電圧[V]であり、縦軸は、i−Si増倍領域108の電界強度[V/μm]である。パラメータとしては、本実施形態(増倍領域の幅0μm)、本実施形態(増倍領域の幅0.1μm)、本実施形態(増倍領域の幅0.2μm)、及び従来のSACM構造のAPD(増倍領域の幅0.2μm)である。
FIG. 7 is a diagram showing the relationship between the reverse voltage applied to the semiconductor light receiving element according to the first embodiment of the present invention and the electric field strength in the multiplication region. The horizontal axis represents the applied reverse voltage [V], and the vertical axis represents the electric field strength [V/μm] of the i-
従来のSACM構造のAPDは、印加逆電圧の増減によりi−Si増倍領域にかかる空乏層幅が変化しない。このため、従来のSACM構造のAPDは、印加逆電圧の増加に伴うi−Si増倍領域にかかる電界強度の増加が直線的である。一方、本実施形態(増倍領域の幅0μm)では、pn接合の空乏層が発生しており、印加逆電圧の増加に伴い空乏層幅Wが広がるため、i−Si増倍領域108にかかる電界強度の増加が緩やかになっている。言い換えれば、従来のSACM構造のAPDは、本実施形態(増倍領域の幅0μm)よりも、i−Si増倍領域108にかかる電界強度の増加が急峻である。また、i−Si増倍領域108を設け、その幅を増加することにより、電界強度の低下が見られる。
In the conventional ACM having the SACM structure, the width of the depletion layer applied to the i-Si multiplication region does not change due to the increase or decrease of the applied reverse voltage. Therefore, in the APD having the conventional SACM structure, the electric field strength applied to the i-Si multiplication region increases linearly with the increase of the applied reverse voltage. On the other hand, in the present embodiment (
(効果の説明)
以上説明したように、本実施形態の半導体受光素子100aによれば、水平方向に順にp+−Siコンタクト領域107、p−Si低濃度領域106、p−−Siチャージ領域105、i−Si増倍領域108、n−Si低濃度領域104bをそれぞれ接して配置されている。また、半導体受光素子100aは、p−Si低濃度領域106とp−−Siチャージ領域105との境界を跨いで、p−Si低濃度領域106及びp−−Siチャージ領域105の表面にi−Ge吸収領域109を形成している。これらにより、半導体受光素子100aは、前記した課題を解決し、以下の作用効果を奏する。
(Explanation of effects)
As described above, according to the semiconductor light-receiving
(1)i−Ge吸収領域109の内部電界は、素子への印加逆電圧によらず、p−−Siチャージ領域105とp−Si低濃度領域106との間のビルトインポテンシャルにより一義的に決まる。このため、i−Ge吸収領域109は、素子への印加逆電圧の増加によって、絶縁破壊されることがない。
(1) internal electric field of the i-
(2)p−−Siチャージ領域105とp−Si低濃度領域106とが接しているため、p−−Siチャージ領域105とi−Si増倍領域108とn+−Siコンタクト領域104とがp−i−n構造を構成している。このため、素子への逆バイアス電圧印加により、p−i−n構造に伴う空乏層幅Wが広がる。これにより、i−Si増倍領域108にかかる内部電界の増加が緩やかになり、逆バイアス電圧の変化に対する利得の変化の傾きも緩やかになる。
(2) Since the p --
(第2実施形態)
前記第1実施形態の半導体受光素子100aのi−Ge吸収領域109は、Siスラブ導波路103の上面に形成されていたが、Siスラブ導波路103にリセスを形成し、このリセスにi−Ge吸収領域209を形成することもできる。
(Second embodiment)
Although the i-
(構成の説明)
図8は、本発明の第2実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図である。図9は、本発明の第2実施形態である半導体受光素子の平面図である。
以下、半導体受光素子100bの構造について、前記第1実施形態の半導体受光素子100a(図1)と異なる点について、説明する。
(Description of configuration)
FIG. 8 is a sectional view showing a section perpendicular to the optical axis of the semiconductor light receiving element according to the second embodiment of the present invention. FIG. 9 is a plan view of a semiconductor light receiving element that is the second embodiment of the present invention.
Hereinafter, with respect to the structure of the semiconductor
半導体受光素子100bは、p−−Siチャージ領域205とp−Si低濃度領域206とにリセス217が形成されている。リセス217の深さは、t9である。i−Ge吸収領域209は、リセス217に形成されており、その厚みもt9である。なお、上部クラッド211は、前記第1実施形態の上部クラッド111(図1)と形状が異なる。
図10A〜図10Eは、本発明の第2実施形態である半導体受光素子の製造方法を説明する説明図である。以下、これらの説明図を用いて、半導体受光素子100bの製造方法について説明する。なお、図3のS1〜S8までは、前記第1実施形態の図4A〜図4Hと同一なので、まず、図4H(S8)の工程で作成されるデバイス構成について説明する。
10A to 10E are explanatory views illustrating the method for manufacturing the semiconductor light receiving element according to the second embodiment of the present invention. Hereinafter, a method for manufacturing the semiconductor
図4H(S8)の工程において、p+−Siコンタクト領域107、p−Si低濃度領域106、p−−Siチャージ領域105、i−Si増倍領域108、n−Si領域104が形成されている。n−Si領域104は、n+−Siコンタクト領域104aと、n−Si低濃度領域104bとから構成されている。また、ハードマスク層202が形成されており、このハードマスク層202は、p−Si低濃度領域106及びp−−Siチャージ領域105の表面にGe選択成長窓118が形成されている。
In the step of FIG. 4H (S8), p + -
図10A(S9)においては、ハードマスク層202をマスクとして、Siスラブ導波路103のGe選択成長窓118の領域を、途中までドライエッチングして、深さt9のリセス217を形成する。これにより、p−−Siチャージ領域205及びp−Si低濃度領域206が形成される。
In FIG. 10A (S9), using the
図10B(S10b)においては、リセス217(図10A)に、i−Ge吸収領域209を選択成長させる。これにより、厚みt9のi−Ge吸収領域209が形成される。
In FIG. 10B (S10b), the i-
図10C(S11b)においては、例えばSiO2膜を、化学気相成長法によって堆積させて、上部クラッド211を形成する。 In FIG. 10C (S11b), for example, a SiO 2 film is deposited by the chemical vapor deposition method to form the upper clad 211.
図10D(S12b)に示す通り、フォトリソグラフィ及びドライエッチングによって、上部クラッド211をパターニングする。これにより、n+−Siコンタクト領域104aの表面、及びp+−Siコンタクト領域107の表面に、コンタクトホール114,114が形成される。
As shown in FIG. 10D (S12b), the
図10E(S13b)に示す通り、2つのコンタクトホール114,114を覆うように、Al膜をスパッタで形成し、さらに、フォトリソグラフィ及びドライエッチングによるパターニングによって、Al電極110,110を形成する。これにより、半導体受光素子100bが形成される。
As shown in FIG. 10E (S13b), an Al film is formed by sputtering so as to cover the two
(動作の説明)
図11は、本発明の第2実施形態である半導体受光素子の動作を説明するための光軸に平行なy−z断面図である。図12は、本発明の第2実施形態である半導体受光素子の動作を説明するための光軸に垂直なx−y断面図である。
(Explanation of operation)
FIG. 11 is a yz sectional view parallel to the optical axis for explaining the operation of the semiconductor light receiving element according to the second embodiment of the present invention. FIG. 12 is an xy sectional view perpendicular to the optical axis for explaining the operation of the semiconductor light receiving element according to the second embodiment of the present invention.
半導体受光素子100bは、前記第1実施形態の半導体受光素子100aと動作原理は略同一である。
先ず、図11に示す通り、Si細線導波路115、及び、Siスラブ導波路103を伝搬してきた信号光116は、i−Ge吸収領域209にバットジョイント結合し、i−Ge吸収領域209を伝搬する。
The operation principle of the semiconductor
First, as shown in FIG. 11, the
図12に示す通り、i−Ge吸収領域209は、信号光116を吸収し、キャリアとしての電子及び正孔を発生させる。また、p−−Siチャージ領域205とp−Si低濃度領域206との境界でビルトインポテンシャルが発生する。このビルトインポテンシャルがもたらすi−Ge吸収領域209の内部電界に沿って、電子はp−−Siチャージ領域205の方向に、正孔はp−Si低濃度領域206の方向にドリフトする。
As shown in FIG. 12, the i-
そして、p−−Siチャージ領域205に到達した電子は、p−−Siチャージ領域205をドリフトして通り抜け、i−Si増倍領域108に到達する。i−Si増倍領域108に到達した電子は、i−Si増倍領域108の高い内部電界によりドリフトが加速する。i−Si増倍領域108での雪崩増倍により、多数の電子及び正孔が発生する。
Then, p - electrons reaching the -Si charge region 205, p - through drifting the -
i−Si増倍領域108で増倍した電子は、そのままドリフトしてn−Si領域104まで到達し、Al電極110を通じて発生電流として外部回路へ出力される。同時に、i−Si増倍領域108で発生した正孔は、電子とは逆方向にドリフトしてp−−Siチャージ領域205へ到達した後、ドリフトしてp−Si低濃度領域206を通り抜けp+−Siコンタクト領域107へ到達し、Al電極110を介して、発生電流として外部回路へ出力される。
The electrons multiplied in the i-
i−Ge吸収領域209で発生し、p−Si低濃度領域206に達した正孔は、p−Si低濃度領域206の内部をドリフトして、p+−Siコンタクト領域107に到達する。p+−Siコンタクト領域107に到達した正孔は、i−Si増倍領域108で発生した正孔と共に、Al電極110を介して、発生電流として外部回路へ出力される。
The holes generated in the i-
(効果の説明)
以上説明したように、半導体受光素子100bによれば、前記第1実施形態の半導体受光素子100aと同様の作用効果が得られる上に、Siスラブ導波路を伝搬してきた信号光がi−Ge吸収領域209とバットジョイント結合することで、エバネッセント結合する半導体受光素子100aと比べると結合効率が高くなる。また、半導体受光素子100bは、バットジョイント結合するので、半導体受光素子100aよりも結合の偏波依存性を低減することができる。
(Explanation of effects)
As described above, according to the semiconductor
(第3実施形態)
前記第1実施形態の半導体受光素子100aは、増倍領域を設けたが、図7の「本実施形態(増倍領域の幅0μm)」のように、i−Si増倍領域108を設けない構成も可能である。つまり、i−Si増倍領域108の幅を0(ゼロ)にすることができる。
(Third Embodiment)
Although the semiconductor
図13は、本発明の第3実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図である。
半導体受光素子100cは、支持基板としてのSi基板101と、下部クラッド102と、Siスラブ導波路103と、n−Si領域104と、p−−Siチャージ領域105と、p−Si低濃度領域106と、p+−Siコンタクト領域107と、i−Ge吸収領域109と、2つのAl電極110,110とを備えて構成される。また、n−Si領域104は、n+−Siコンタクト領域104aと、n−Si低濃度領域104bとから構成されている。つまり、p−−Siチャージ領域105は、一端がn−Si低濃度領域104bと接合し、他端がp−Si低濃度領域106と接合している。
FIG. 13 is a sectional view showing a section perpendicular to the optical axis of the semiconductor light receiving element according to the third embodiment of the present invention.
Semiconductor photodetector 100c includes a
このような構成であっても、p−−Siチャージ領域105とn−Si低濃度領域104bとに逆バイアス電圧が印加されたときに、空乏層が発生する。また、前記各実施形態と同様に、逆バイアス電圧が増加したときに、空乏層の幅が増加し、内部電界の増加が緩やかになる。つまり、逆バイアス電圧の変化に対する利得の変化の傾きも緩やかになる。
Even with such a configuration, a depletion layer is generated when a reverse bias voltage is applied to the p --
(光電融合モジュール)
図14は、本発明の各実施形態である半導体受光素子を適用した光電融合モジュールの構成図である。
光電融合モジュール200は、例えば、PONシステムに使用される一芯双方向通信モジュールであり、Si基板101に積層された下部クラッド102の表面に光回路210、及び電気回路220とが形成されている。ここで、光回路210は、スポットサイズ変換器213と波長合分波器212とから構成されており、波長合分波器212は、光導波路としてのSi細線導波路115から構成されている。また、電気回路220は、半導体受光素子100(100a,100b,100c)と、半導体発光素子としてのレーザダイオード222と、電子回路としてのトランスインピーダンスアンプ221と、モニタ用フォトダイオード223とを備えている。つまり、光電融合モジュール200は、前記したSi細線導波路115と半導体受光素子100(100a,100b,100c)とが結合された構成になっており、光回路210、及び電気回路220とが一体化されている。
(Photoelectric fusion module)
FIG. 14 is a configuration diagram of an optoelectronic fusion module to which the semiconductor light receiving element according to each embodiment of the present invention is applied.
The optoelectronic fusion module 200 is, for example, a one-core bidirectional communication module used in a PON system, and an optical circuit 210 and an electric circuit 220 are formed on the surface of a lower clad 102 laminated on a
波長合分波器212は、レーザダイオード222が発光した信号光をスポットサイズ変換器213に導き、スポットサイズ変換器213から導かれた信号光を半導体受光素子100に入射させるものである。また、1本の光ファイバで、双方向通信を行うため、モニタ用フォトダイオード223が入射する光の波長は、光ファイバの他端に設けられているレーザダイオードが発光した光の波長を遮断するようにしている。例えば、レーザダイオード222の送信波長を1.310nmとし、半導体受光素子100(100a,100b,100c)の受信波長を1.55nmとした場合、半導体受光素子100(100a,100b,100c)が入射する光の波長は、光ファイバの他端に設けられているレーザダイオードが発光した光の波長1.310nmを遮断するようにしている。なお、Si細線導波路115は、コア材をシリコンとし、クラッド材を石英とする光導波路であり、従来から用いられる石英光導波路に比べて光の経路を鋭く曲げることができる。
The wavelength multiplexer/demultiplexer 212 guides the signal light emitted from the laser diode 222 to the spot size converter 213 and makes the signal light guided from the spot size converter 213 incident on the semiconductor
スポットサイズ変換器213は、図示しない光ファイバとシリコン細線導波路との間を結合するものであり、先細テーパ型を用いている。つまり、スポットサイズ変換器213は、光のビームスポットの大きさを変換する機能を持ち、光入出力における光パワー損失を低減するために設けられている。なお、レーザダイオード222と導波路との間は、テーパ型スポットサイズ変換を用い、半導体受光素子100(100a,100b,100c)と導波路との間は、グレーティング型を採用している。 The spot size converter 213 is for coupling an optical fiber (not shown) and a silicon wire waveguide, and uses a tapered taper type. That is, the spot size converter 213 has a function of converting the size of the beam spot of light, and is provided to reduce the optical power loss at the light input/output. A taper type spot size conversion is used between the laser diode 222 and the waveguide, and a grating type is used between the semiconductor light receiving element 100 (100a, 100b, 100c) and the waveguide.
トランスインピーダンスアンプ221は、半導体受光素子100(100a,100b,100c)の両端電圧を仮想接地させつつ、半導体受光素子100(100a,100b,100c)が発生する電流を電圧に変換する電子回路である。
モニタ用フォトダイオード223は、レーザダイオード222の光出力をモニタして帰還制御するためのものであり、レーザダイオード222と近接配置されている。
The transimpedance amplifier 221 is an electronic circuit that converts the current generated by the semiconductor light receiving element 100 (100a, 100b, 100c) into a voltage while virtually grounding the voltage across the semiconductor light receiving element 100 (100a, 100b, 100c). ..
The monitoring photodiode 223 is for monitoring the optical output of the laser diode 222 and performing feedback control, and is arranged close to the laser diode 222.
(変形例)
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
(1)前記各実施形態の半導体受光素子100a,100b,100cは、チャージ領域がp型であったが、n型にすることもできる。このときには、チャージ領域、第1コンタクト領域、低濃度領域がn型になり、第2コンタクト領域がp型になる。
(Modification)
The present invention is not limited to the above-described embodiment, and various modifications such as the following are possible.
(1) Although the charge regions of the semiconductor
(2)前記各実施形態の半導体受光素子100a,100b,100cは、Al電極を用いたが、SiやGeとオーミック接触を形成できる金属材料であればこれに限らない。例えば、Cuなども可能である。半導体受光素子100a,100b,100cは、上部クラッド111,211の材料にSiO2を用いたが、使用波長範囲でSi及びGeよりも屈折率の小さな透明材料であればこれに限らない。例えば、SiONなども可能である。
(2) Although the semiconductor
(3)前記各実施形態の半導体受光素子100a,100b,100cは、Si層上に直接Ge層を選択成長させる構成及び製造方法を示したが、Si層とGe層との間にはSiGe混晶層等を選択成長させても構わない。同様に、Ge層上にSi層等の保護層を設けても構わない。
(3) In the semiconductor
(4)前記各実施形態の半導体受光素子100a,100b,100cは、Si層上へのGe層選択成長について説明したが、材料の組み合わせはこれに限らない。例えば、Si層上へのSiGe混晶層選択成長等の他、下地材料上に選択成長できる材料を組み合わせることが可能である。
(4) In the semiconductor
100a,100b 半導体受光素子
101 Si基板(支持基板)
102 下部クラッド
103 Siスラブ導波路
104 n−Si領域
104a n+−Siコンタクト領域
104b n−Si低濃度領域
105,205 p−−Siチャージ領域
106,206 p−Si低濃度領域
107 p+−Siコンタクト領域
108 i−Si増倍領域
109,209 i−Ge吸収領域
113 SOI基板
115 Si細線導波路
200 光電融合モジュール
217 リセス
100a, 100b Semiconductor
102 lower clad 103 Si slab waveguide 104 n-
Claims (5)
前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているSACM構造のアバランシェフォトダイオードとして形成されており、
前記チャージ領域は、一端が前記増倍領域と接合し、他端が当該チャージ領域と同じ第1導電型の低濃度領域と接合し、
前記低濃度領域は、前記チャージ領域との接合面に対向する一端が、前記第1導電型の第1コンタクト領域と接合し、
前記増倍領域は、
前記チャージ領域との接合面に対向する一端が、前記第1導電型とは異なる第2導電型の領域と接合し、
前記吸収領域は、
前記チャージ領域及び前記低濃度領域の双方に接合して形成されており、
前記低濃度領域のキャリア濃度は、前記チャージ領域のキャリア濃度よりも高い
ことを特徴とする半導体受光素子。 A waveguide type semiconductor light receiving element for receiving signal light through an optical waveguide formed on a supporting substrate,
Before SL and the absorption region and the charge region and the multiplication region absorbs signal light is formed as an avalanche photodiode SACM structure that is separate,
One end of the charge region is joined to the multiplication region, and the other end is joined to the same low-concentration region of the first conductivity type as the charge region,
One end of the low-concentration region facing the junction surface with the charge region is joined to the first contact region of the first conductivity type,
The multiplication region is
One end facing the joint surface with the charge region is joined to a region of a second conductivity type different from the first conductivity type,
The absorption region is
It is formed by joining to both the charge region and the low concentration region ,
The semiconductor light receiving element characterized in that the carrier concentration in the low concentration region is higher than the carrier concentration in the charge region .
前記チャージ領域及び前記低濃度領域の双方は、リセスが形成されており、
前記吸収領域は、前記リセスに形成されている
ことを特徴とする半導体受光素子。 The semiconductor light receiving element according to claim 1, wherein
Recesses are formed in both the charge region and the low concentration region,
The semiconductor light receiving element characterized in that the absorption region is formed in the recess.
前記光導波路は、コアが前記増倍領域と一体形成されている
ことを特徴とする半導体受光素子。 The semiconductor light receiving element according to claim 1 or 2, wherein
The optical waveguide has a core integrally formed with the multiplication region.
前記第1導電型は、p型であり、
前記第2導電型は、n型である
ことを特徴とする半導体受光素子。 The semiconductor light receiving element according to any one of claims 1 to 3,
The first conductivity type is p-type,
A semiconductor light receiving element characterized in that the second conductivity type is an n type.
前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているSACM構造のアバランシェフォトダイオードとして形成されており、
前記チャージ領域は、一端が前記増倍領域と接合し、他端が当該チャージ領域と同じ第1導電型の低濃度領域と接合し、
前記低濃度領域は、前記チャージ領域との接合面に対向する一端が、前記第1導電型の第1コンタクト領域と接合し、
前記増倍領域は、
前記チャージ領域との接合面に対向する一端が、前記第1導電型とは異なる第2導電型の領域と接合し、
前記吸収領域は、
前記チャージ領域及び前記低濃度領域の双方に接合して形成されており、
前記低濃度領域のキャリア濃度は、前記チャージ領域のキャリア濃度よりも高く、
前記光導波路は、コアが前記増倍領域と一体形成されている
ことを特徴とする光電融合モジュール。 A photoelectric fusion module in which both a waveguide type semiconductor light receiving element in which a waveguide for receiving signal light is formed and an optical waveguide for guiding the signal light to the waveguide are integrally formed on a supporting substrate. There
Before SL and the absorption region and the charge region and the multiplication region absorbs signal light is formed as an avalanche photodiode SACM structure that is separate,
One end of the charge region is joined to the multiplication region, and the other end is joined to the same low-concentration region of the first conductivity type as the charge region,
One end of the low-concentration region facing the junction surface with the charge region is joined to the first contact region of the first conductivity type,
The multiplication region is
One end facing the joint surface with the charge region is joined to a region of a second conductivity type different from the first conductivity type,
The absorption region is
It is formed by joining to both the charge region and the low concentration region,
The carrier concentration of the low concentration region is higher than the carrier concentration of the charge region,
The optoelectronic module, wherein a core of the optical waveguide is integrally formed with the multiplication region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018178219A JP6726248B2 (en) | 2018-09-25 | 2018-09-25 | Semiconductor light receiving element and photoelectric fusion module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018178219A JP6726248B2 (en) | 2018-09-25 | 2018-09-25 | Semiconductor light receiving element and photoelectric fusion module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020053444A JP2020053444A (en) | 2020-04-02 |
JP6726248B2 true JP6726248B2 (en) | 2020-07-22 |
Family
ID=69997618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018178219A Active JP6726248B2 (en) | 2018-09-25 | 2018-09-25 | Semiconductor light receiving element and photoelectric fusion module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6726248B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111933742A (en) * | 2020-07-30 | 2020-11-13 | 武汉光谷信息光电子创新中心有限公司 | Avalanche photodetector and preparation method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113035982B (en) * | 2021-03-03 | 2022-09-02 | 中国电子科技集团公司第三十八研究所 | All-silicon-doped multi-junction electric field enhanced germanium optical waveguide detector |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4220688B2 (en) * | 2001-02-26 | 2009-02-04 | 日本オプネクスト株式会社 | Avalanche photodiode |
US9391225B1 (en) * | 2013-06-11 | 2016-07-12 | Sandia Corporation | Two-dimensional APDs and SPADs and related methods |
WO2017023301A1 (en) * | 2015-08-04 | 2017-02-09 | Coriant Advanced Technology, LLC | Lateral ge/si avalanche photodetector |
CN105576072B (en) * | 2016-01-25 | 2018-02-23 | 武汉光电工业技术研究院有限公司 | Low noise avalanche photodetector and preparation method thereof |
JP6184539B2 (en) * | 2016-02-18 | 2017-08-23 | 沖電気工業株式会社 | Semiconductor light receiving element, photoelectric fusion module, and method for manufacturing semiconductor light receiving element |
-
2018
- 2018-09-25 JP JP2018178219A patent/JP6726248B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111933742A (en) * | 2020-07-30 | 2020-11-13 | 武汉光谷信息光电子创新中心有限公司 | Avalanche photodetector and preparation method thereof |
CN111933742B (en) * | 2020-07-30 | 2022-09-09 | 武汉光谷信息光电子创新中心有限公司 | Avalanche photodetector and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2020053444A (en) | 2020-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5232981B2 (en) | SiGe photodiode | |
JP6793786B1 (en) | Manufacturing method of semiconductor light receiving element, photoelectric fusion module and avalanche photodiode | |
US7209623B2 (en) | Semiconductor waveguide-based avalanche photodetector with separate absorption and multiplication regions | |
JP6184539B2 (en) | Semiconductor light receiving element, photoelectric fusion module, and method for manufacturing semiconductor light receiving element | |
US8213751B1 (en) | Electronic-integration compatible photonic integrated circuit and method for fabricating electronic-integration compatible photonic integrated circuit | |
US9735296B2 (en) | Semiconductor light receiving device | |
US10830638B2 (en) | Photodetector circuit with improved saturation current and integrated optical filtering | |
JP2008526003A (en) | Germanium-on-silicon photodetector | |
JP6527611B1 (en) | Semiconductor light receiving element, photoelectric fusion module, method of manufacturing semiconductor light receiving element | |
JP2019212820A (en) | Optical semiconductor element and optical transmission device | |
WO2016190346A1 (en) | Light-receiving element and optical integrated circuit | |
JP2006522465A (en) | Polycrystalline germanium-based waveguide detector integrated on thin-film silicon-on-insulator (SOI) platform | |
JP6378928B2 (en) | Ge-based semiconductor device, manufacturing method thereof, and optical interconnect system | |
JP6538969B2 (en) | Optical waveguide integrated light receiving element and method of manufacturing the same | |
Benedikovic et al. | Silicon-germanium avalanche receivers with fJ/bit energy consumption | |
JP2014220267A (en) | Waveguide type semiconductor photoreceiver and process of manufacturing the same | |
JP6726248B2 (en) | Semiconductor light receiving element and photoelectric fusion module | |
JP7125822B2 (en) | Optical semiconductor device and optical transmission device | |
CN114664959A (en) | Multi-channel detector based on photonic crystal | |
JP7443672B2 (en) | Optical semiconductor devices and optical transmission devices | |
Benedikovic et al. | High-performance waveguide photodetectors based on lateral Si/Ge/Si heterojunction | |
EP2251722B1 (en) | A photonic integrated circuit and method of manufacturing the photonic integrated circuit | |
Benedikovic et al. | High-speed germanium pin avalanche photodetectors on silicon | |
CN108987530B (en) | Method for manufacturing photoelectric detector | |
Zhou et al. | High-efficiency photo detection at 2 µm realized by GeSn/Ge multiple-quantum-well photodetectors with photon-trapping microstructure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180925 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20181031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20181031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6726248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |