JP6717426B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6717426B2 JP6717426B2 JP2019512054A JP2019512054A JP6717426B2 JP 6717426 B2 JP6717426 B2 JP 6717426B2 JP 2019512054 A JP2019512054 A JP 2019512054A JP 2019512054 A JP2019512054 A JP 2019512054A JP 6717426 B2 JP6717426 B2 JP 6717426B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- snubber circuit
- conversion device
- power conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 55
- 239000003990 capacitor Substances 0.000 claims description 54
- 230000001629 suppression Effects 0.000 claims description 52
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 2
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 14
- 238000009499 grossing Methods 0.000 description 7
- 238000004804 winding Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、電力変換装置に関するものである。 The present invention relates to a power conversion device.
従来より、インバータと、整流回路と、整流回路に接続される平滑回路と、スナバ回路とを備えた電力変換装置において、スナバ回路は、スナバコンデンサと第1ダイオードとが直列に接続された第1直列回路と、第2のダイオードとトランジスタとが直列に接続された第2直列回路とを具備し、第1直列回路を整流回路の出力端に接続し、第2直列回路の一端を第1直列回路のスナバコンデンサと第1のダイオードの直列接続点に接続し、その他端を平滑回路の平滑インダクタと平滑コンデンサの直列接続点に接続し、第2直列回路のトランジスタのベース端子にツェナーダイオードを接続して、第2直列回路の第2のダイオードとトランジスタの直列接続点の電位を所定値に制御するものが知られている(特許文献1)。 Conventionally, in a power conversion device including an inverter, a rectifier circuit, a smoothing circuit connected to the rectifier circuit, and a snubber circuit, the snubber circuit includes a first snubber capacitor and a first diode connected in series. A series circuit; and a second series circuit in which a second diode and a transistor are connected in series, the first series circuit is connected to an output terminal of the rectifier circuit, and one end of the second series circuit is connected to the first series circuit. Connect to the series connection point of the snubber capacitor and the first diode of the circuit, connect the other end to the series connection point of the smoothing inductor and the smoothing capacitor of the smoothing circuit, and connect the Zener diode to the base terminal of the transistor of the second series circuit. Then, what controls the electric potential of the series connection point of the second diode and the transistor of the second series circuit to a predetermined value is known (Patent Document 1).
しかしながら、インバータのスイッチング素子の損失が大きく、効率がよくないという問題があった。 However, there is a problem that the switching element of the inverter has a large loss and is inefficient.
本発明が解決しようとする課題は、インバータ回路のスイッチング素子のスイッチング損失を抑制し、効率を高めた電力変換装置を提供することである。 The problem to be solved by the present invention is to provide a power conversion device in which the switching loss of the switching element of the inverter circuit is suppressed and the efficiency is improved.
本発明は、スイッチング素子を有するインバータ回路と、インバータ回路に接続される変圧器と、変圧器からの出力される電力を整流する整流回路と、整流回路に流れる電流の振動を抑制するスナバ回路とを備え、スナバ回路の特性を、電力変換装置の出力電流が低くなると、振動電流の抑制レベルがより高くなるようにすることによって上記課題を解決する。 The present invention relates to an inverter circuit having a switching element, a transformer connected to the inverter circuit, a rectifier circuit that rectifies the power output from the transformer, and a snubber circuit that suppresses vibration of current flowing in the rectifier circuit. With the characteristics of the snubber circuit, the above problem is solved by increasing the suppression level of the oscillating current when the output current of the power conversion device decreases.
本発明によれば、スイッチング素子のスイッチング損失を抑制し、効率を高めることができる。 According to the present invention, switching loss of a switching element can be suppressed and efficiency can be improved.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
《第1実施形態》
図1は、本実施形態に係る電力変換装置のブロック図である。本実施形態に係る電力変換装置は絶縁型のDC−DCコンバータである。図1に示すように、電力変換装置は、インバータ回路10、変圧器20、整流器30、フィルタ回路40、スナバ回路50、及びコントローラ100を備えている。<<1st Embodiment>>
FIG. 1 is a block diagram of a power conversion device according to this embodiment. The power converter according to this embodiment is an insulating DC-DC converter. As shown in FIG. 1, the power conversion device includes an
インバータ回路10は、入力端子より入力される直流電力を交流電力に変換する。変圧器20は、絶縁を確保するためのトランスであり、電圧を昇圧又は降圧する。変圧器20は、インバータ回路10の出力に接続されている。変圧器20の1次側にはインバータ回路10が接続され、変圧器20の2次側には、整流器30、フィルタ回路40及びスナバ回路50が接続されている。
The
整流器30は、変圧器20の2次側から入力される電力を整流し、フィルタ回路40に出力する。整流器30は、変圧器20から入力される交流電力を直流電力に変換する。フィルタ回路40は、整流器30から出力される電力の振動を抑制する。
The
スナバ回路50は、電力変換装置の回路内で発生する振動電流を抑制する。スナバ回路50は、整流器30及びフィルタ回路40の少なくとも何れか一方の回路に接続されている。例えば、整流器30で整流された電流が短時間で急峻に変化する場合に、フィルタ回路40の入力端にはサージ電圧が発生する。このサージ電圧を抑制するためには、スナバ回路50が接続されている。
The
コントローラ100は、インバータ回路10に含まれるスイッチング素子のオン、オフを制御する。
The
本実施形態に係る電力変換装置の回路図の一例を、図2を用いて説明する。図2は、本実施形態に係る電力変換装置の回路図である。 An example of a circuit diagram of the power converter according to this embodiment will be described with reference to FIG. FIG. 2 is a circuit diagram of the power conversion device according to this embodiment.
インバータ回路10は、スイッチング素子S1〜S4、還流ダイオードD1〜D4、コンデンサ11〜14、及び平滑コンデンサ15を有している。スイッチング素子S1〜S4はMOSFETである。なお、スイッチング素子S1〜S4はIGBT等のトランジスタでもよい。スイッチング素子S1〜S4はフルブリッジ回路になるよう接続されている。スイッチング素子S1とスイッチング素子S2が直列に接続され、スイッチング素子S3とスイッチング素子S4が直列に接続されている。スイッチング素子S1とスイッチング素子S2との接続点が変圧器20の1次側コイル21の一端に接続され、スイッチング素子S3とスイッチング素子S4との接続点が変圧器20の1次側コイル21の他端に接続されている。スイッチング素子S1〜S4には、還流ダイオードD1〜D4及びコンデンサ11〜14がそれぞれ接続されている。還流ダイオードD1〜Ddの導通方向が、スイッチング素子S1〜S4の電流の導通方向(順方向)と逆向きになるように、還流ダイオードD1〜D4はスイッチング素子S1〜S4に対して並列に接続されている。なお、還流ダイオードD1〜D4はスイッチング素子S1〜S4の寄生ダイオードでもよく、コンデンサ11〜14はスイッチング素子S1〜S4の寄生容量としてもよい。インバータ回路10の入力端子間には、平滑コンデンサ15が接続されている。
The
変圧器20は、1次側コイル21及び2次側コイル22а、22bを有している。1次側コイル21は、インバータ回路10の出力に接続されている。変圧器20の2次側はセンタータップ型になっており、2次側コイル22аと2次側コイル22bの接続点には配線が接続されている。1次側コイル21と2次側コイル22а、22bとの間は絶縁されている。変圧器20は、1次側コイル21と2次側コイル22а、22bとの巻線比(Np/Ns)で電圧を昇圧又は降圧する。
The
整流器30は、ダイオードD31及びダイオードD32を有している。ダイオードD31のアノード端子は2次側コイル22аに接続されており、ダイオードD31のカソード端子はフィルタインダクタ41に接続されている。ダイオードD32のアノード端子は2次側コイル22bに接続されており、ダイオードD32のカソード端子は、ダイオードD31のカソード端子とフィルタインダクタ41とを接続する接続点に接続されている。
The
フィルタ回路40は、LCフィルタであり、フィルタインダクタ41及びフィルタコンデンサ42を有している。フィルタインダクタ41は正側の電源ラインに接続されている。フィルタコンデンサ42は、フィルタ回路40の出力側に接続され、正側の電源ラインと負側の電源ラインとの間に接続されている。負側の電源ラインは、2次側コイル22аと2次側コイル22bとの接続点に接続されている。なお、整流器30及びフィルタ回路40が、2次側の整流回路に相当する。
The
スナバ回路50は、コンデンサ51と可変抵抗52を備えている。コンデンサ51と可変抵抗52は直列に接続されており、コンデンサ51と可変抵抗52との直列回路がフィルタインダクタ41に対して並列に接続されている。
The
次に、本実施形態に電力変換装置の回路動作を説明する。 Next, the circuit operation of the power conversion device according to this embodiment will be described.
コントローラ100がスイッチング素子S1〜S4のオン、オフを制御することで、2つのハーフブリッジは方形波電圧を出力する。コントローラ100は、方形波電圧のデューティ比が50%になるように、スイッチング素子S1〜S4を制御する。2つの方形波電圧の位相がシフトすることで、交流電流が変圧器20の1次側コイル21に流れる。交流電圧が変圧器20に印加され、変圧器20の2次側に電力が伝わる。
The two half bridges output a square wave voltage by the
本実施形態では、スイッチング素子S1〜S4のスイッチング動作がソフトスイッチングとなるために、部分共振が、電力変換装置の1次側の回路で発生するような回路構成を備えている。部分共振は、スイッチング素子S1〜S4のドレイン−ソース間の容量と、変圧器の漏れインダクタンス(Lrec)とのLC回路で発生させている。部分共振がスイッチング素子S1〜S4のデッドタイム期間中に発生することで、スイッチング素子S1〜S4はセロベクトルスイッチング(ZVS:Zero Voltage Switching)でターンオンするために、スイッチング素子S1〜S4のスイッチング動作はソフトスイッチングとなる。In this embodiment, since the switching operation of the switching elements S1 to S4 is soft switching, the circuit configuration is such that partial resonance occurs in the circuit on the primary side of the power conversion device. Partial resonance is generated in the LC circuit of the drain-source capacitance of the switching elements S1 to S4 and the leakage inductance (L rec ) of the transformer. Since the partial resonance occurs during the dead time period of the switching elements S1 to S4, the switching elements S1 to S4 are turned on by zero vector switching (ZVS), so that the switching operations of the switching elements S1 to S4 are performed. It becomes soft switching.
またスイッチング素子S1〜S4のターンオフ時には、スイッチング素子S1〜S4のドレイン−ソース間容量(以下DS容量とも称す)が充電されるため、ドレイン−ソース間の電圧上昇が遅れる。これにより、ターンオフ時における電圧と電流との重なり期間を短くし、ソフトスイッチングを実現できる。 Further, when the switching elements S1 to S4 are turned off, the drain-source capacitance (hereinafter also referred to as the DS capacitance) of the switching elements S1 to S4 is charged, so that the increase in the drain-source voltage is delayed. As a result, the overlap period of the voltage and the current at the time of turn-off can be shortened, and soft switching can be realized.
ターンオン時にソフトスイッチングを実現するためには、スイッチング素子S1〜S4のDS容量の放電がデッドタイム期間中に終なければならない。デッド期間中に、DS容量の放電が終わる場合には、スイッチング素子S1〜S4をターンオンさせたとしても、DS容量の放電電流がターンオンするスイッチング素子S1〜S4に流れることは無いため、ターンオフ時における電圧と電流との重なり期間は短くなり、ソフトスイッチングを実現できる。一方、デッドタイム期間中に、DS容量の放電が終わっていない状態で、スイッチング素子S1〜S4のターンオンした場合には、DS容量の放電電流が、ターンオンしたスイッチング素子に流れてしまうため、ハードスイッチングになってしまい、スイッチング損失が大きくなる。 In order to realize soft switching at turn-on, the discharge of the DS capacitances of the switching elements S1 to S4 must be completed during the dead time period. When the discharge of the DS capacitance ends during the dead period, even if the switching elements S1 to S4 are turned on, the discharge current of the DS capacitance does not flow to the switching elements S1 to S4 that are turned on. The overlapping period of voltage and current is shortened, and soft switching can be realized. On the other hand, during the dead time period, when the switching elements S1 to S4 are turned on in a state where the discharge of the DS capacitance is not finished, the discharge current of the DS capacitance flows to the turned-on switching element, so that the hard switching is performed. And the switching loss becomes large.
デットタイム期間中に、DS容量の放電を行うためには、放電を促す程度の電流が変圧器20の1次側に流れなければならない。つまり、デットタイム期間中、変圧器20の1次側電流が低い場合には、DS容量の放電電流が小さくなるため、DS容量の放電がデッドタイム期間中に終わらないことになる。また、デッドタイム期間中に、変圧器20の1次側電流の向きが変化した場合には、順方向電流が、オフ状態のスイッチング素子S1〜S4に接続された還流ダイオードD1〜D4に流れ、ターンオンしようとしているスイッチング素子S1〜S4のDS容量が充電される。そのため、スイッチング素子S1〜S4のターンオン動作はハードスイッングとなり、インバータ回路10の出力電圧が不安定になる。
In order to discharge the DS capacity during the dead time period, a current sufficient to promote the discharge must flow in the primary side of the
次に、変圧器20に流れる電流と、電力変換装置の出力電流との関係を説明する。図3は、1次側巻線21の入力電圧(VL、VR)の特性、変圧器20の1次側電流(ITR)の特性、整流器30のダイオードD31、D32に流れる電流(ID1、ID2)の特性、フィルタインダクタ41の電流(IL)特性、及びフィルタインダクタ41の電圧(Vrec)特性を示すグラフである。入力電圧(VL)は、インバータ回路10の2つのハーフブリッジのうち一方の出力電圧に相当し、入力電圧(VR)は、他方の出力電圧に相当する。Next, the relationship between the current flowing through the
図3に示すように、時刻t1で、インバータ回路10のハーフブリッジの出力電圧(VL)が立ち上がると、変圧器20の1次側電流(ITR)は、正の傾きで増加する。このとき、1次側電流(ITR)は、入力電圧(Vin)と漏れインダクタンス(Ls)との関係により、下記式(1)で表される。As shown in FIG. 3, when the output voltage (V L ) of the half bridge of the
1次側電流(ITR)が、式(1)の傾きで変化している間に、整流器30のダイオードD31に流れる電流(ID1)は増加しつつ、ダイオードD32に流れる電流(ID2)減少する。すなわち、整流器30の2次側の電流は還流している。While the primary-side current (I TR ) changes according to the slope of the equation (1), the current (I D1 ) flowing through the diode D31 of the
そして、時刻t2で、変圧器の2次側の電流(ID1)が、変圧器の1次側電流(ITR)に巻線比(Np/Ns)を乗じた電流値が一致する。時刻t2で、1次側電流(ITR)の傾きは、時刻t1からt2までの間の傾き(式(1)で示される傾き)よりも緩やかになり、下記式(2)で表される。Then, at time t 2, the transformer secondary side of the current (I D1) is a current value obtained by multiplying turns ratio (Np / Ns) to the transformer primary current (I TR) match. In time t 2, the inclination of the primary current (I TR) becomes gentler than (inclination represented by the formula (1)) slope between the time t 1 to t 2, the following formula (2) expressed.
時刻t2における1次電流(ITR)の変化に伴い、フィルタインダクタ41に流れる電流(IL)が急峻に変化するため、サージ電圧(Vrec)が整流器30の出力で発生し易くなる。図3において、フィルタインダクタ41の電流(IL)が急峻に変化するポイントは、点線で囲う円で表され、サージ電圧は点線の部分で発生し易い。Since the current (I L ) flowing through the
1次電流(ITR)は、時刻t2以降、一定の傾きで緩やかに増加し、時刻t3以降、一定の傾きで緩やかに減少する。時刻t3は、インバータ回路10のハーフブリッジの出力電圧(VR)が立ち上がるタイミングである。そして、インバータ回路10のハーフブリッジの出力電圧(VL)が立ち下がるタイミング(時刻t4)で、1次電流(ITR)は大きく減少する。Primary current (I TR), the time t 2 later, gradually increases with a constant slope, a time t 3 after, slowly decreases with a constant gradient. Time t 3 is a timing the half-bridge output voltage of the
フィルタインダクタ41の出力電流(IL)は、時刻t2以降、一定の傾きで緩やかに増加し、時刻t3以降、一定の傾きで緩やかに減少する。そして、出力電流(IL)は、時刻t5で再び緩やかに増加する。変圧器の2次側の電流(ID2)が、変圧器の1次側電流(ITR)に巻線比(Np/Ns)を乗じた電流値が一致するタイミングが時刻t5である。The output current (I L ) of the
すなわち、時刻t2から時刻t4までの間に、電力が電力変換装置の入力から出力に伝わっており、1次側電流(ITR)と出力電流(IL)は緩やかに変化する。そして、時刻t2から時刻t4までの間では、出力電流(IL)の絶対値は、1次側電流(ITR)の絶対値に巻線比(Np/Ns)を乗じた値となる。また、電力変換装置の出力電流(Iout)は、フィルタインダクタ41の電流(IL)を平均化した値なるため、出力電流(Iout)の平均は、電流(IL)の平均と一致する。That is, between time t 2 and time t 4 , electric power is transmitted from the input to the output of the power conversion device, and the primary side current (I TR ) and the output current (I L ) change gently. Then, from time t 2 to time t 4 , the absolute value of the output current (I L ) is a value obtained by multiplying the absolute value of the primary side current (I TR ) by the winding ratio (Np/Ns). Become. Further, since the output current (I out ) of the power converter is a value obtained by averaging the current (I L ) of the
次に、電力変換装置の出力電流(Iout)が図3に示した時の出力電流(Iout)よりも低い時の特性について、図4を用いて説明する。図4は、図3に示す電圧電流特性と同様に、図4の上から順に、入力電圧特性(VL、VR)、1次側電流特性(ITR)、ダイオードD31、D32の電流特性(ID1、ID2)、フィルタインダクタ41の電流特性(IL)、及びフィルタインダクタ41の電圧特性(Vrec)を示す。図4は、電力変換装置の出力電流が図3に示した時の出力電流(Iout)よりも低い時の特性を示す。Then, the output current of the power converter (I out) is the characteristics when the output current (I out) is lower than when shown in FIG. 3 will be described with reference to FIG. Figure 4, similar to the voltage-current characteristic shown in FIG. 3, in order from the top in FIG. 4, the input voltage characteristics (V L, V R), 1 primary current characteristics (I TR), the current characteristic of the diode D31, D32 (I D1 , I D2 ), the current characteristic (I L ) of the
インバータ回路10のハーフブリッジの出力電圧(VL、VR)の立ち上がり及び立下りのタイミングは、図3と同様である。出力電流(Iout)が低い場合には、フィルタインダクタ41の電流(IL)は低くなる、1次側電流(ITR)は、フィルタインダクタ41の電流(IL)と線形の関係にあるため、1次側電流(ITR)も低くなる。The timing of the rising and falling of the half-bridge output voltage of the inverter circuit 10 (V L, V R) is the same as FIG. When the output current (I out ) is low, the current (I L ) of the
時刻t1から時刻t2までの間は、デットタイム期間(td)となる。すなわち、出力電流(Iout)が低い場合には、デットタイム期間(td)において、1次側電流(ITR)が低くなる。そして、デットタイム期間(td)に、1次側電流(ITR)が、スイッチング素子S1〜S4のDS容量を放電できない程度まで低くなる場合には、スイッチング素子S1〜S4のスイッチング動作がハードスイッチングになってしまう。The dead time period (t d ) is from time t 1 to time t 2 . That is, when the output current (I out ) is low, the primary side current (I TR ) becomes low in the dead time period (t d ). Then, when the primary side current ( ITR ) decreases to such an extent that the DS capacitances of the switching elements S1 to S4 cannot be discharged during the dead time period (t d ), the switching operation of the switching elements S1 to S4 is hard. It will be switching.
また、デットタイム期間(td)の終点のタイミング(t2、t4等)では、サージ電圧が発生し易い。サージ電圧が、電力変換装置の2次側の回路で発生した場合には、整流器30に含まれるダイオードD31、D32の接合容量の充放電によって、振動電流が発生する。2次側の振動電流は、変圧器20を介して、変圧器20の1次側の漏れインインダクタ(Ls)により共振する。すなわち、2次側の振動電流により1次側の電流が振動する。Further, at the end point timing (t 2 , t 4, etc.) of the dead time period (t d ), a surge voltage is likely to occur. When the surge voltage is generated in the circuit on the secondary side of the power converter, an oscillating current is generated by charging and discharging the junction capacitance of the diodes D31 and D32 included in the
デッドタイム期間中において、1次側の振動電流による影響を、図5を用いて説明する。図5は、1次側巻線21の入力電圧(VL)の特性、スイッチング素子S1、S2のスイッチング動作特性(スイッチング素子S1、S2の駆動信号のと構成)、及び変圧器20の1次側電流(ITR_а、ITR_b)の特性を示す。スイッチング動作特性のハイレベルはオン状態を示し、ローレベルはオフ状態を示す。1次側電流(ITR_а)は、スナバ回路50による振動抑制レベルが高い時の電流を示し、1次側電流(ITR_b)は、スナバ回路50の振動抑制レベルが低い時の電流を示す。The influence of the oscillating current on the primary side during the dead time period will be described with reference to FIG. FIG. 5 shows the characteristics of the input voltage (V L ) of the primary winding 21, the switching operation characteristics of the switching elements S1 and S2 (configuration of the drive signals of the switching elements S1 and S2), and the primary of the
時刻t1で、スイッチング素子S2がターンオフした時に、変圧器20の1次側電流(ITR_а、ITR_b)は負方向に流れている。変圧器20の1次側に負電流が流れている場合には、DS容量の放電が行われる。スナバ回路50の振動抑制レベルが高い場合には、2次側の電流振動が抑制されるため、1次側の電流は振動せず、時刻t1から時刻t2までの間で、1次側電流(ITR_а)の電流の向きは負方向のままで変わらない。デッドタイム期間中、変圧器20の1次側には、負方向の電流が継続して流れるため、デットタイム期間中にDS容量の放電が行われる。そして、デットタイム期間の終了時に、スイッチング素子S1のターンオン動作はソフトスイッチングになる。At time t 1, when the switching element S2 is turned off, the primary current of the transformer 20 (I TR_а, I TR_b) is flowing in the negative direction. When a negative current is flowing on the primary side of the
一方、スナバ回路50の振動抑制レベルが低い場合には、2次側の電流振動が抑制されないため、2次側の電流振動が1次側でも発生する。1次側電流(ITR_а)が低い状態で、1次側の電流が振動すると、時刻t1から時刻t2までの間に、1次側電流(ITR_b)の電流の向きは、負方向から正方向に変化する。上側のスイッチング素子S1がターンオンになる前に、1次側電流(ITR_b)が正になると、順方向電流が、下側のスイッチング素子S2の還流ダイオードD2に流れる。上側スイッチング素子S1のターンオンになる時(時刻t2)に、本来であれば、入力電圧(Vin)に相当する電圧が、変圧器20の1次側巻線21に入力される。しかしながら、還流ダイオードD2が導通しているため、1次側巻線21に印加される電圧は基準電圧(入力電圧の負側の電位)となり、インバータ回路10の出力電圧は不安定な状態となる。さらに、デッドタイム期間中に、1次側電流(ITR_b)の向きが負から正に変わることで、上側のスイッチング素子S1のDS容量が充電される。そのため、スイッチング素子S1のスイッチング動作がハードスイッチングになり、スイッチング損失が大きくなる。On the other hand, when the vibration suppression level of the
すなわち、デッドタイム期間中に振動電流を抑制するためには、スナバ回路50の振動抑制レベルは高い方がよい。しかしながら、スナバ回路の50の振動レベルを高くすると、スナバ回路の損失が増大する。特に、出力電流(Iout)が高い場合には、デットタイム期間の1次側電流(ITR)は、スイッチング素子S1〜S4のDS容量を放電するために十分に高く、1次側電流(ITR)の向きが、2次側の振動電流の発生により影響を受けることも少ない。すなわち、スナバ回路50のよる振動抑制レベルの特性(以下、振動抑制特性とも称す)は、出力電流(Iout)が低くなると、振動抑制レベルがより高くなればよい。これにより、出力電流(Iout)が高いときには、振動抑制レベルが小さくなり、スナバ回路50の損失を抑制できる。また、出力電流(Iout)が低いときには、振動抑制レベルが高くなり、2次側振動電流を抑制しつつ、スイッチング素子S1〜S4のソフトスイッチング動作を実現できる。That is, in order to suppress the oscillating current during the dead time period, the vibration suppression level of the
本実施形態では、スナバ回路50の特性が上記の振動抑制特性となるために、スナバ回路50が以下に説明する構造で構成されている。図6は、フィルタインダクタ41と可変抵抗52を一体化した構成部品の正面図である。
In the present embodiment, the
フィルタインダクタ41は、磁性体コア411とインダクタコイル412を有している。磁性体コア411は、インダクタコイル412と可変抵抗52を覆う磁性体である。インダクタコイル412は、一対のコイルである。インダクタコイル412に流れる電流は、フィルタインダクタ41の電流であり、電力変換装置の出力電流(Iout)に相当する。The
可変抵抗52は、MR素子又はGMR素子等の磁気抵抗素子である。可変抵抗52は磁性体コア411のギャップに設けられている。整流回路31の出力電流がインダクタコイル412に流れると、インダクタコイル412は磁界を発生し、磁性体コア411において磁気回路を形成する。可変抵抗52は、磁気回路内に配置されている。インダクタコイル412で発生する磁界は、フィルタインダクタ41の電流に比例する。また、可変抵抗52は、磁界に対して正の特性をもっており、磁界強度が高いほど、可変抵抗52の抵抗値は大きくなる。スナバ回路50は、フィルタインダクタ41と並列に接続されており、フィルタインダクタ41の電流が高くなるほど、スナバ回路50の抵抗値が高くなる。スナバ回路50の抵抗値が高いほど、スナバ回路50による振動電流の抑制レベルは低くなる。
The
フィルタインダクタ41の電流が小さくなるほど、スナバ回路50の抵抗値は低くなるため、スナバ回路50による抑制レベルは高くなる。一方、フィルタインダクタ41の電流が高くなるほど、スナバ回路50の抵抗値は高くなり、スナバ回路50による振動電流の抑制レベルは低くなる。すなわち、フィルタインダクタで発生する磁界強度が出力電流と相関性をもつパラメータとなり、スナバ回路50による振動電流の抑制レベルは、パラメータに応じて変化する。なお、スナバ回路50による振動抑制レベルが低下することで、サージ電圧が高くなるが、サージ電圧のピーク値は基準値以下に抑制されている。基準値は、電力変換装置に含まれる回路素子の定格電圧等により決まる電圧の上限値であり、予め設定される。
Since the resistance value of the
1次側の電流が低い場合には、電力変換装置の出力電流(Iout)及びフィルタインダクタ41の電流が低くなり、スナバ回路50による振動の抑制レベルが高くなる。そのため、2次側の振動電流が抑制されるため、デットタイム期間中に1次側の電流の向きは変わらず、負方向で維持される。これにより、電力変換装置の出力電流(Iout)が低い場合に、スイッチング素子S1〜S4のソフトスイッチングを実現できる。電力変換装置の出力電流(Iout)の大きさに対して、ソフトスイッチングを可能とする電流範囲が広がる。When the current on the primary side is low, the output current (I out ) of the power converter and the current of the
また、1次側の電流が高い場合には、電力変換装置の出力電流(Iout)及びフィルタインダクタ41の電流が高くなり、スナバ回路50の損失が低減される。Further, when the primary side current is high, the output current (I out ) of the power converter and the current of the
上記のように、本実施形態に係る電力変換装置は、インバータ回路10、変圧器20、整流器30、及びスナバ回路50を備えている。スナバ回路50は、電力変換装置の出力電流が低くなると、スナバ回路50による振動電流の抑制レベルがより高くなる特性を有している。これにより、スイッチング素子のスイッチング損失を抑制し、効率を高めることができる。
As described above, the power conversion device according to this embodiment includes the
また本実施形態において、スイッチング素子S1〜S4は、LC共振を利用したソフトスイッチングで動作する。これにより、スイッチング損失が抑制され、効率を向上できる。 Further, in the present embodiment, the switching elements S1 to S4 operate by soft switching using LC resonance. Thereby, switching loss is suppressed and efficiency can be improved.
また本実施形態において、スナバ回路50による振動電流の抑制レベルは、電力変換装置の出力電流と相関性をもつパラメータに応じて変化する。これにより、振動電流の抑制レベルが受動的に変化するため、単純な構成で振動抑制特性を実現できる。
Further, in the present embodiment, the suppression level of the oscillating current by the
また本実施形態において、可変抵抗52は磁気抵抗素子で構成されており、磁気抵抗素子は、フィルタインダクタ41で発生する磁気回路内に配置されている。これにより、スナバ回路50の抵抗が受動的に変化するため、単純な構成で振動抑制特性を実現できる。
Further, in the present embodiment, the
また本実施形態において、フィルタインダクタ41は、磁性体コア411のギャップに配置されている。これにより、単純な構成で振動抑制特性を実現できる。
Further, in the present embodiment, the
また本実施形態において、ダイオードD31、D32は、逆回復動作で動作しないデバイスにより構成されている。これにより、電力変換装置の出力電流が高い場合に、サージ電圧が抑制されることで、スナバ回路による振動電流の抑制レベルをより低くすることができる。その結果として、スナバ回路の損失を低減できる。 In addition, in the present embodiment, the diodes D31 and D32 are configured by devices that do not operate in the reverse recovery operation. Accordingly, when the output current of the power conversion device is high, the surge voltage is suppressed, so that the suppression level of the oscillating current by the snubber circuit can be further lowered. As a result, the snubber circuit loss can be reduced.
なお、本実施形態の変形例として、スナバ回路50が振動抑制特性をもつために、スナバ回路50に含まれる可変抵抗52は、正の温度特性をもつ抵抗としてもよい。正の温度特性をもつ抵抗は、例えばPTC抵抗である。電流がスナバ回路50に流れると、可変抵抗52の温度は、自己発熱により上昇する。可変抵抗52の温度が上昇すると可変抵抗52の抵抗が高くなるため、スナバ回路50による振動電流の抑制効果が低減し、スナバ回路50の損失が抑制される。これにより、単純な構成で振動抑制特性を実現できる。
As a modified example of the present embodiment, since the
また、可変抵抗52を、正の温度特性をもつ抵抗とした場合に、可変抵抗52は、変圧器20又は整流器30の近接に配置されてもよい。電力変換装置に電流が流れると、変圧器20又は整流器30に含まれる素子が熱を発生する。可変抵抗52は、変圧器20又は整流器30の近接に配置されることで、可変抵抗52は、熱源となる素子と熱交換可能な状態となる。これにより、単純な構成で振動抑制特性を実現できる。
Further, when the
また、本実施形態の変形例として、スナバ回路50が振動抑制特性をもつために、スナバ回路50に含まれるコンデンサ51は、負の温度特性をもつコンデンサであってもよい。電流がスナバ回路50に流れ、コンデンサ51の温度が上昇すると、コンデンサ51の静電容量が低下するため、スナバ回路50による振動電流の抑制効果が低減し、スナバ回路50の損失が抑制される。これにより、スナバ回路50が振動抑制特性をもつように構成できる。
Further, as a modified example of the present embodiment, since the
また、コンデンサ51を、負の温度特性をもつコンデンサとした場合に、コンデンサ51は、変圧器20又は整流器30の近接に配置されてもよい。電力変換装置に電流が流れると、変圧器20又は整流器30に含まれる素子が熱を発生する。コンデンサ51は、変圧器20又は整流器30の近接に配置されることで、コンデンサ51は、熱源となる素子と熱交換可能な状態となる。これにより、単純な構成で振動抑制特性を実現できる。
When the
なお、変形例に係るコンデンサ51又は可変抵抗52は、温度依存性をもつフィルタインダクタ41、磁性体コア411、ダイオードD31、D32に隣接するように配置されてもよい。これにより、コンデンサ51の静電容量又は可変抵抗52の抵抗値は、温度に対して変化しやすくなる。
The
なお、スナバ回路50は、図2に示すようにフィルタインダクタ41に並列に接続する必要はなく、図7A又は図7Bに示すようにフィルタインダクタ41と出力電圧の基準電位との間に接続されてもよい。出力電圧の基準電位は、電力変換装置の出力電圧の負側の電位に相当する。
Note that the
図7A及び図7Bは、変形例に係る電力変換装置の2次側の回路図である。整流器30及びフィルタ回路40の構成は、上記構成と同様である。図7Aに示すように、スナバ回路50は、コンデンサ51、ダイオード53、及び抵抗54を有している。コンデンサ51はダイオード53のカソードに接続されており、コンデンサ51とダイオード53の直列回路は、フィルタ回路40の一対の電源ラインの間に接続されている。抵抗54の一端は、コンデンサ51とダイオード53とを接続する接続点に接続されており、抵抗54の他端は、フィルタインダクタ41とフィルタコンデンサ42とを接続する接続点に接続されている。
7A and 7B are circuit diagrams on the secondary side of a power conversion device according to a modification. The configurations of the
図7Bに示すように、スナバ回路50は、コンデンサ51及び抵抗54を有している。コンデンサ51と抵抗54の直列回路は、フィルタ回路40の一対の電源ラインの間に接続されている。
As shown in FIG. 7B, the
なお、整流器30は、図7C及び図7Dに示すように、フルブリッジ整流回路でもよい。図7C及び図7Dは、変形例に係る電力変換装置の2次側の回路図である。フィルタ回路40の構成は、上記と同様である。図7Cに示すように、変圧器20の2次側のコイルは、単一のコイルで構成されている。整流器30は、ダイオードD31〜D34のフルブリッジ回路で構成されている。スナバ回路50は、ダイオードD31〜D34にそれぞれ並列に接続されている。スナバ回路50はコンデンサ51と抵抗54を有し、コンデンサ51と抵抗54は直列に接続されている。
The
図7Dに示すように、変圧器20の2次側のコイルは、単一のコイルで構成されている。整流器30は、ダイオードD31〜D34のフルブリッジ回路で構成されている。スナバ回路50は、図7Aに示すスナバ回路50と同様の構成である。フィルタ回路40とスナバ回路50との接続形態は、図7Aに示す接続形態と同様である。
As shown in FIG. 7D, the coil on the secondary side of the
なお、整流器30に含まれる整流素子は、ダイオードD31〜D34に限らず、ダイオードと、MOSFET等のトランジスタとを並列に接続した回路構成でもよい。トランジスタを用いる場合には、整流回路は、各トランジスタのオン、オフ動作を同期させた同期整流回路とすればよい。
The rectifying element included in the
整流器30に含まれるダイオードD31、D32は、ショットキーバリアダイオードなど、逆回復動作を伴わないデバイスでもよい。サージ電圧がダイオードD31、D32の接合容量の充放電により発生し、振動電流がサージ電圧によって電力変換装置の2次側回路で発生する。ダイオードD31、D32が逆回復動作を伴わないデバイスである場合には、振動電流は、ダイオードD31、D32に流れる電流値に依存せず、ダイオードD31、D32への印加電圧に依存する。そのため、2次側の電流が増加した場合に、サージ電圧を抑制できる。これにより、高電流領域における振動抑制レベルが抑制され、スナバ回路50の損失を低減し、効率が向上する。
The diodes D31 and D32 included in the
《第2実施形態》
本発明の他の実施形態に係る電力変換装置を説明する。本実施形態では、スナバ回路50による振動電流の抑制レベルが、電力変換装置の出力電流の大きさに応じて複数のレベルに設定されている。本実施形態に係る電力変換装置は、第1実施形態に対して、スナバ回路50の構成が異なっており、他の構成については、第1実施形態の記載を適宜、援用する。<<Second Embodiment>>
A power converter according to another embodiment of the present invention will be described. In the present embodiment, the suppression level of the oscillating current by the
図8は、電力変換装置の2次側の回路図である。スナバ回路50は、コンデンサ51、抵抗54a、54b、及びトランジスタ55を有している。コンデンサ51、トランジスタ55及び抵抗54aは直列に接続されており、コンデンサ51、トランジスタ55及び抵抗54aの直列回路は、フィルタインダクタ41に対して並列に接続されている。トランジスタ55の制御端子(ベース端子又はゲート端子)は、抵抗54bを介して、フィルタ回路40の正側の電源ラインに接続されている。整流器30からフィルタ回路40に入力される電流は、フィルタインダクタ41と抵抗54bとの接続点で分岐される。そのため、トランジスタ55の制御端子に流れる制御電流(ベース電流又はゲート電流)は、電力変換装置の出力電流(Iout)に対して反比例した電流となる。トランジスタのコレクタエミッタ間は可変抵抗として機能する。すなわち、電力変換装置の出力電流(Iout)が低くなると、トランジスタ55の制御電流は高くなり、トランジスタ55の抵抗が小さくなる。そのため、スナバ回路50の抵抗値が小さくなると、スナバ回路50による振動電流の抑制レベルは高くなる。これにより、スナバ回路50の特性が振動抑制特性をもつように、スナバ回路50を構成することができる。FIG. 8 is a circuit diagram of the secondary side of the power conversion device. The
また、トランジスタ55のコレクタエミッタ間又はドレインソース間の抵抗が、制御電流に対して多段階で変化するように、トランジスタ55を構成することで、スナバ回路50による振動電流の抑制レベルが複数のレベルとなり、複数の抑制レベルは電力変換装置の出力電流の大きさに応じて変化する。これにより、ソフトスイッチングで動作可能な、出力電流(Iout)の範囲を拡大しつつ、スナバ回路50の損失を低減できる。Further, by configuring the
上記のように、本実施形態では、スナバ回路50による振動電流の抑制レベルが出力電流(Iout)の大きさに応じて複数のレベルに設定されている。これにより、出力電流(Iout)に対して相関性をもたせつつ、抑制レベルを多段階で変化させることができるため、効率が向上する。As described above, in the present embodiment, the suppression level of the oscillating current by the
また本実施規定において、スナバ回路50はトランジスタ55を有し、トランジスタの制御端子の電流と電力変換装置の出力電流(Iout)との関係が反比例になっている。これにより、単純な構成で振動抑制特性を実現できる。Further, in the present regulation, the
なお、トランジスタ55は両方向に通電可能なスイッチング素子としてもよい。またトランジスタ55は、ノーマリオンのスイッチング素子とし、出力電流(Iout)が高いほど、トランジスタ55のゲートの負バイアス電圧が増加するように、電力変換装置の2次側の回路が構成されてもよい。これにより、スナバ回路50の特性を振動抑制特性とすることができるため、スイッチング素子のスイッチング損失を抑制しつつ、効率を高めることができる。Note that the
《第3実施形態》
本発明の他の実施形態に係る電力変換装置を説明する。本実施形態では、スナバ回路50がスイッチを有しており、スイッチのオン、オフを制御することで、振動抑制特性を実現している。本実施形態に係る電力変換装置は、第1実施形態に対して、スナバ回路50の構成及びスナバ回路50の制御が異なっており、他の構成については、第1実施形態又は第2実施形態の記載を適宜、援用する。<<Third Embodiment>>
A power converter according to another embodiment of the present invention will be described. In the present embodiment, the
図9は、本実施形態に係る電力変換装置のブロック図である。電力変換装置は、インバータ回路10等に加えて、電流センサ200を備えている。電流センサ200は、フィルタ回路40の出力側に接続されており、電力変換装置の出力電流(Iout)を検出する。電流センサ200は、検出電流をコントローラ100に出力する。電流センサ200には、ホール電流センサ等のセンサが使用される。コントローラ100は、電流センサ200から取得した検出電圧に応じて、スナバ回路50に含まれるスイッチのオン、オフを切り替える。なお、電流センサ20は、フィルタ回路40の入力側に接続されてもよい。FIG. 9 is a block diagram of the power conversion device according to this embodiment. The power conversion device includes a
スナバ回路50は、少なくともスイッチ56を有している。スイッチ56は半導体スイッチである。スイッチ56は、半導体スイッチに限らず、機械的な接点スイッチでもよい。スナバ回路50の具体的な回路構成を、図10Aに示す。図10Aはスナバ回路50の回路図である。スナバ回路50は、コンデンサ51、抵抗54а、54b、及びスイッチ56を有している。コンデンサ51と抵抗54аは直列に接続されている。抵抗54bとスイッチ56は直列に接続されている。抵抗54bとスイッチ56の直列回路は、抵抗54аに対して並列に接続されている。
The
スイッチ56がオン状態の場合に、スナバ回路50の抵抗値は抵抗54аと抵抗54bとの合成抵抗の値となる。スイッチ56がオフ状態の場合に、スナバ回路50の抵抗値は抵抗54аの抵抗値となる。スナバ回路50の抵抗値がスイッチ56のオン、オフに応じて変わることで、スナバ回路50による振動電流の抑制レベルが変わる。すなわち、スイッチ56は、スナバ回路50の抑制レベルを切り換えるスイッチである。
When the
コントローラ100は、スイッチ56のオン、オフを制御するための駆動電圧又は駆動電流をスナバ回路50に出力する。駆動用の電源はスナバ回路50に内蔵されている。コントローラ100は、電流閾値をメモリに記憶している。電流閾値は、スイッチンのオン、オフの切替を判断するための閾値であって、予め設定されている。コントローラ100は、電流閾値と電流センサ200の検出電流とを比較し、比較結果に応じてスイッチ56のオン、オフを切り替える。
The
なお、コントローラ100は、インバータ回路10の制御用と、スナバ回路50の制御用に分けてもよい。また、スイッチ56のオン、オフを切り替えるための制御信号が絶縁されるような構成でもよい。これにより、スナバ回路の振動抑制レベルを可変させるための閾値を調整することができる。
The
スナバ回路50の抵抗値が、スイッチ56のオンで低くなり、スイッチ56のオフで高くなる場合には、コントローラ100は以下のようにスイッチ56を制御する。電流センサの検出電流(Iout)が電流閾値以上である場合には、コントローラ100は、スイッチ56をオフにして、スナバ回路50の抵抗値をより高くする。スナバ回路50の抑制レベルは低レベルになり、スナバ回路50の損失が抑制される。一方、電流センサの検出電流(Iout)が電流閾値未満である場合には、コントローラ100は、スイッチ56をオンにして、スナバ回路50の抵抗値をより低くする。スナバ回路50の抑制レベルは高レベルになり、スナバ回路50による振動抑制効果が高まるため、ソフトスイッチング動作を実現できる。When the resistance value of the
上記のように、本実施形態では、スナバ回路50は、抑制レベルを切り換えるスイッチ56を有し、コントローラ100は、電流センサ200の検出電流の大きさに応じてスイッチ56のオン、オフを切り替える。これにより、出力電流(Iout)の大きさに応じて、振動抑制レベルを多段階で制御しつつ、振動抑制特性を得ることができる。As described above, in the present embodiment, the
なお、スナバ回路50は、図10Aに示す回路構成に限らず、他の回路構成でもよい。他の回路構成の例を、図10B〜10Dに示す。図10B〜図10Dは、変形例に係るスナバ回路50の回路図である。
The
図10Bに示すように、スナバ回路50は、コンデンサ51а、51b、抵抗54、スイッチ56を有している。コンデンサ51аと抵抗54が直列に接続され、コンデンサ51bとスイッチ56が直列に接続されている。コンデンサ51bとスイッチ56の直列回路は、コンデンサ51bに並列に接続されている。スナバ回路50の静電容量が、スイッチ56のオン、オフにより切り替わることで、スナバ回路50の抑制レベルを多段階で切り換えることができる。
As shown in FIG. 10B, the
図10Cに示すように、スナバ回路50は、コンデンサ51а、51b、抵抗54、スイッチ56を有している。コンデンサ51а、51b及び抵抗54は直列に接続されている。スイッチ56は、コンデンサ51bに並列に接続されている。スナバ回路50の静電容量が、スイッチ56のオン、オフにより切り替わることで、スナバ回路50の抑制レベルを多段階で切り換えることができる。
As shown in FIG. 10C, the
図10Dに示すように、スナバ回路50は、コンデンサ51、抵抗54а、54b、スイッチ56を有している。コンデンサ51、抵抗54а及び抵抗54bは直列に接続されている。スイッチ56は、抵抗54аに並列に接続されている。スナバ回路50の抵抗値が、スイッチ56のオン、オフにより切り替わることで、スナバ回路50の抑制レベルを多段階で切り換えることができる。
As shown in FIG. 10D, the
なお、スナバ回路50は、図10A〜図10Dに示す回路を組み合わせた回路としてもよく、出力電流(Iout)の大きさに応じて、導通回路及び非導通回路を切り換えてもよい。The
なお、本実施形態の変形例として、スナバ回路50は、抑制レベルの異なる複数の保護回路を有してもよい。図11は、変形例に係るスナバ回路50の回路図である。図11に示すように、スナバ回路50は、スイッチ56а、56b及び保護回路57а〜57cを有している。保護回路57а〜57cは、コンデンサ51а〜51cと抵抗54а〜54cとを直列した直列回路である。コンデンサ51а〜51cは互いに静電容量の異なるコンデンサである、抵抗54а〜54c互いに抵抗値の異なる抵抗である。つまり、保護回路57а〜57cは、それぞれ独立したスナバ回路であり、互いに振動抑制レベルの異なる回路である。スイッチ56аは保護回路57аと保護回路57bとの間に接続され、スイッチ56bは保護回路57bと保護回路57cとの間に接続されている。
In addition, as a modification of the present embodiment, the
コントローラ100は、電流センサ200により検出された検出電流の大きさに応じて、スイッチ56、56bのオン、オフにより切り替わることで、保護回路57а〜57cの導通、非導通を切り換える。これにより、スナバ回路50の抑制レベルを多段階で切り換えることができる。
The
なお、本実施形態の変形例として、スナバ回路50は、スイッチを介して、整流器30又はフィルタ回路40に接続されてもよい。そして、コントローラ100は、出力電流(Iout)の大きさに応じて、スイッチをオフにしてスナバ回路50を切り離す。これにより、スナバ回路50による振動抑制が不要な場合には、スナバ回路50を切り離すことができるため、効率を向上させることができる。As a modification of the present embodiment, the
10…インバータ回路
11〜14…コンデンサ
15…平滑コンデンサ
20…変圧器
21…1次側コイル
22、22а、22b…2次側コイル
30…整流回路
40…フィルタ回路
50…スナバ回路
100…コントローラ
200…電流センサ
D1〜D4…還流ダイオード
D31〜34…ダイオード
S1〜S4…スイッチング素子10... Inverter circuits 11-14...
Claims (16)
スイッチング素子を有するインバータ回路と、
前記インバータ回路に接続される変圧器と、
前記変圧器から出力される電力を整流する整流回路と、
前記整流回路に流れる電流の振動を抑制するスナバ回路とを備え、
前記スナバ回路は、前記電力変換装置の出力電流が低くなると、振動電流の抑制レベルがより高くなる特性をもつ電力変換装置。In the power converter,
An inverter circuit having a switching element,
A transformer connected to the inverter circuit;
A rectifier circuit that rectifies the power output from the transformer,
A snubber circuit for suppressing the oscillation of the current flowing through the rectifier circuit,
The snubber circuit has a characteristic that the suppression level of the oscillating current becomes higher when the output current of the power converter becomes lower.
請求項1又は2記載の電力変換装置。The power conversion device according to claim 1, wherein the switching element operates by soft switching using LC resonance.
請求項1〜3のいずれか一項に記載の電力変換装置。The power conversion device according to claim 1, wherein the suppression level changes according to a parameter having a correlation with the output current.
前記スナバ回路は磁気抵抗素子を有し、
前記磁気抵抗素子は、前記インダクタで発生する磁気回路内に配置されている
請求項1〜4のいずれか一項に記載の電力変換装置。The rectifier circuit has an inductor,
The snubber circuit has a magnetoresistive element,
The power conversion device according to claim 1, wherein the magnetoresistive element is arranged in a magnetic circuit generated by the inductor.
前記磁気抵抗素子は前記磁性体コアのギャップに配置されている
請求項5記載の電力変換装置。The inductor has a magnetic core,
The power conversion device according to claim 5, wherein the magnetoresistive element is arranged in a gap of the magnetic core.
請求項1〜4のいずれか一項に記載の電力変換装置。The power conversion device according to claim 1, wherein the snubber circuit includes a resistance element having a positive temperature characteristic.
請求項7記載の電力変換装置。The power conversion device according to claim 7, wherein the resistance element is arranged in proximity to at least one of the rectifier circuit and the transformer.
請求項1〜4のいずれか一項に記載の電力変換装置。The power conversion device according to claim 1, wherein the snubber circuit includes a capacitance element having a negative temperature characteristic.
請求項9記載の電力変換装置。The power conversion device according to claim 9, wherein the capacitance element is arranged in proximity to at least one of the rectifier circuit and the transformer.
前記トランジスタの制御端子に流れる電流と前記出力電流との関係が反比例である
請求項1〜4のいずれか一項に記載の電力変換装置。The snubber circuit has a transistor,
The power converter according to any one of claims 1 to 4, wherein the relationship between the current flowing through the control terminal of the transistor and the output current is inversely proportional.
前記スナバ回路を制御するコントローラとを備え、
前記スナバ回路は、前記抑制レベルを切り換えるスイッチを有し、
前記コントローラは、前記センサにより検出された検出電流に応じて、前記スイッチのオン、オフを切り換える
請求項1〜4のいずれか一項に記載の電力変換装置。A sensor for detecting the output current,
A controller for controlling the snubber circuit,
The snubber circuit has a switch for switching the suppression level,
The power conversion device according to any one of claims 1 to 4, wherein the controller switches the switch on and off according to a detection current detected by the sensor.
前記スナバ回路を制御するコントローラとを備え、
前記スナバ回路は、前記抑制レベルの異なる複数の保護回路を有し、
前記コントローラは、前記センサにより検出された検出電流に応じて、前記保護回路の導通及び非導通を切り換える
請求項1〜4のいずれか一項に記載の電力変換装置。A sensor for detecting the output current,
A controller for controlling the snubber circuit,
The snubber circuit has a plurality of protection circuits having different suppression levels,
The power conversion device according to claim 1, wherein the controller switches between conduction and non-conduction of the protection circuit according to a detection current detected by the sensor.
請求項12又は13記載の電力変換装置。The power converter according to claim 12 or 13, wherein the snubber circuit includes at least one circuit element of a switch, a resistor, and a capacitor.
前記コントローラは、前記出力電流の値に応じて、前記スナバ回路の導通と非導通とを切り換える
請求項1〜4のいずれか一項に記載の電力変換装置。A controller for controlling the snubber circuit,
The power conversion device according to claim 1, wherein the controller switches between conduction and non-conduction of the snubber circuit according to the value of the output current.
請求項1〜15のいずれか一項に記載の電力変換装置。The power conversion device according to claim 1, wherein the rectifier circuit includes a Schottky barrier diode.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/014633 WO2018189773A1 (en) | 2017-04-10 | 2017-04-10 | Power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018189773A1 JPWO2018189773A1 (en) | 2020-02-06 |
JP6717426B2 true JP6717426B2 (en) | 2020-07-01 |
Family
ID=63792409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019512054A Active JP6717426B2 (en) | 2017-04-10 | 2017-04-10 | Power converter |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6717426B2 (en) |
WO (1) | WO2018189773A1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5151286B2 (en) * | 2007-07-17 | 2013-02-27 | 富士電機株式会社 | Snubber circuit |
JP6576738B2 (en) * | 2015-08-21 | 2019-09-18 | 矢崎総業株式会社 | Power supply |
JP2017055561A (en) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | Power source supply device, and power source supply method |
-
2017
- 2017-04-10 WO PCT/JP2017/014633 patent/WO2018189773A1/en active Application Filing
- 2017-04-10 JP JP2019512054A patent/JP6717426B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2018189773A1 (en) | 2018-10-18 |
JPWO2018189773A1 (en) | 2020-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102116705B1 (en) | Converter and driving method thereof | |
US20080043506A1 (en) | Dc-ac converter | |
US7324355B2 (en) | Dc-DC converter | |
JP2003324956A (en) | Method of controlling series resonant bridge inverter circuit and the circuit | |
JP6526546B2 (en) | Resonant type power supply | |
US9912241B2 (en) | System and method for a cascode switch | |
JP2002209381A (en) | Dc-dc converter and control method therefor | |
JP2017508437A (en) | Adaptive synchronous switching in resonant converters. | |
US20020131282A1 (en) | Switching power supply | |
US7952334B2 (en) | DC-DC converter | |
JP2001333576A (en) | Method of controlling dc-dc converter | |
JP5516055B2 (en) | Power converter | |
JP6937432B2 (en) | Control method of resonance type power conversion device and resonance type power conversion device | |
JP6717426B2 (en) | Power converter | |
JP5578234B2 (en) | Switching power supply device, power supply system using the same, and electronic device | |
JP6455412B2 (en) | Push-pull DC / DC converter | |
JP2015228760A (en) | Switching power supply | |
JP7329972B2 (en) | Converter and converter control method | |
JP7195121B2 (en) | Inverter device and power transmission device for contactless power supply system | |
JP3593837B2 (en) | Flyback type DC-DC converter | |
JP2002374672A (en) | Switching power source apparatus | |
JP2002044946A (en) | Switching power unit | |
JP3761558B2 (en) | Switching power supply circuit and control method used for the switching power supply circuit | |
JP6485366B2 (en) | Phase shift type full bridge type power supply circuit | |
JP6579622B2 (en) | Bi-directional isolated DC / DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200525 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6717426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |