Nothing Special   »   [go: up one dir, main page]

JP6742682B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP6742682B2
JP6742682B2 JP2014179470A JP2014179470A JP6742682B2 JP 6742682 B2 JP6742682 B2 JP 6742682B2 JP 2014179470 A JP2014179470 A JP 2014179470A JP 2014179470 A JP2014179470 A JP 2014179470A JP 6742682 B2 JP6742682 B2 JP 6742682B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
layer
core member
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014179470A
Other languages
English (en)
Other versions
JP2016054222A (ja
Inventor
杉山　裕一
裕一 杉山
宮崎　政志
政志 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2014179470A priority Critical patent/JP6742682B2/ja
Priority to US14/841,278 priority patent/US10021791B2/en
Publication of JP2016054222A publication Critical patent/JP2016054222A/ja
Application granted granted Critical
Publication of JP6742682B2 publication Critical patent/JP6742682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Description

本発明は、金属製のコア層を有する多層配線基板に関する。
近年における電子機器の小型化、多機能化に伴い、電子機器に搭載される配線基板やパッケージ部品の更なる小型化、高密度実装化が求められている。例えば特許文献１には、金属製のコア部材と、コア部材の少なくとも表面と裏面を覆う樹脂層と、コア部材の表裏を貫通するように形成された無底穴に実装された電子部品とを備えた複合多層基板が開示されている。このような多層基板においては、部品を３次元的に実装することができるため小型化および高密度実装化が容易となるとともに、部品の保護と高い放熱性を確保することができる。
特開２００３−３４７７４１号公報
近年、金属製のコア部材を内蔵する多層配線基板においては、更なる高密度実装化とともに、実装される電子部品の所期の動作を安定に確保することができる回路設計が要求されている。例えば、コア部材と表面実装部品との間に介在する配線層の多層化が進むと、部品間の配線経路が長くなることで目的とするデバイス特性を確保することが困難になり、あるいは基板の剛性や放熱性が低下するおそれがある。
以上のような事情に鑑み、本発明の目的は、配線層の多層化に伴う弊害を低減することができる多層配線基板を提供することにある。
上記目的を達成するため、本発明の一形態に係る多層配線基板は、第１の配線基板と、第２の配線基板と、接合層と、導体層とを具備する。
上記第１の配線基板は、キャビティを有する金属製の第１のコア部材を含む。
上記第２の配線基板は、金属製の第２のコア部材を含む。
上記接合層は、上記第１の配線基板と上記第２の配線基板との間に配置される。
上記導体層は、上記接合層の内部に配置される。
上記多層配線基板は、第１のコア部材を含む第１の配線基板と、第２のコア部材を含む第２の配線基板との積層構造を有する。コア部材の多層化により、各コア部材の両面に配線層を配置することができるようになるため、配線層数を確保しつつ、部品間の配線経路を短くすることが可能となり、これにより目的とするデバイス特性を安定に確保することが可能となる。また、コア部材の多層化により、基板の剛性および放熱性を更に向上させることが可能となる。
さらに、接合層の内部に導体層が設けられているため、当該導体層を配線の一部として利用することで、回路設計の自由度を高めることが可能となる。接合層は、典型的には、第１および第２の配線基板を相互に接合する接着層あるいは粘着層で構成される。
第１のコア部材に形成されたキャビティには、典型的には、電子部品が収容される。これにより、部品の実装密度を向上させることができる。なおこれに代えて、上記キャビティには合成樹脂材料が充填されてもよい。キャビティの数、形状、大きさは、特に限定されない。キャビティは、第１のコア部材を貫通する無底孔であってもよいし、有底孔であってもよい。キャビティは、第１のコア部材だけでなく、第２のコア部材にも形成されてもよい。
第１および第２のコア部材は、典型的には、剛性および放熱性に優れた銅などの金属材料で構成される。第１および第２のコア部材は、配線の一部として構成されてもよく、例えばグランドに接続される接地用配線として構成することができる。第１および第２のコア部材の厚みは特に限定されず、典型的には、配線層を構成する個々の配線パターンよりも大きな厚みを有する。第１および第２のコア部材の厚みは相互に同一であってもよいし、異なっていてもよい。例えば、第２のコア部材を第１のコア部材よりも厚くすることで、多層配線基板の反りを抑制することができる。
上記第１の配線基板は、典型的には、第１の配線層と、電子部品とをさらに有する。上記第１の配線層は、部品接続端子を有し、上記第１のコア部材の表面を被覆する。上記電子部品は、上記キャビティに収容され、上記第１の配線層と電気的に接続される。
第１の配線層の表面には、部品接続端子に接続される表面実装部品が搭載される。上記構成によれば、第１の配線層に属する配線の積層数を低減できるため、上記表面実装部品とキャビティ内の電子部品との間の配線経路が短くなり、これにより例えば表面実装部品のデバイス特性を改善することが可能となる。
上記第１の配線基板は、上記第１のコア部材と上記接合層との間に配置された第２の配線層をさらに有し、上記導体層は、上記第２の配線層の少なくとも一部で構成されてもよい。
あるいは、上記第２の配線基板は、上記第２のコア部材と上記接合層との間に配置された第３の配線層をさらに有し、上記導体層は、上記第３の配線層の少なくとも一部で構成されてもよい。
あるいは、上記接合層は、上記第１の配線基板と上記第２の配線基板との間に配置された第３の配線基板と、上記第１の配線基板と上記第３の配線基板とを相互に接合する第１の接合層と、上記第２の配線基板と上記第３の配線基板とを相互に接合する第２の接合層と、を有してもよい。
あるいは、上記導体層は、上記第１の配線基板と上記第２の配線基板との間を電気的に接続する層間接続部を有してもよい。
上記接合層は、硬さが異なる複数の接合材の積層構造を有してもよい。例えば、第１の接合材をこれよりも軟らかい第２の接合材で挟み込んだ積層体で、上記接合層を構成することができる。これにより、接合層を挟んで対向する第１および第２の配線基板各々の配線層相互間における意図しない電気的短絡（ショート）を防止することが可能となる。
なお、上記接合層は、絶縁性の繊維層を内含してもよい。これにより上述と同様の作用効果を得ることができる。
以上述べたように、本発明によれば、配線層の多層化に伴う弊害を低減することができる多層配線基板を得ることができる。
本発明の一実施形態に係る多層配線基板を備えた電子デバイスの一構成例を概略的に示す断面図である。 上記多層配線基板を備えた電子デバイスの他の構成例を概略的に示す断面図である。 図１Ａの多層配線基板の内部構造を示す要部の拡大断面図である。 比較例に係る多層配線基板の内部構造を示す要部断面図である。 本発明の第２の実施形態に係る多層配線基板の構成を示す断面図である。 本発明の第３の実施形態に係る多層配線基板の構成を示す断面図である。 本発明の第４の実施形態に係る多層配線基板の構成を示す断面図である。 本発明の第５の実施形態に係る多層配線基板の構成を示す断面図である。 本発明の第６の実施形態に係る多層配線基板の要部の構成を示す概略断面図である。 本発明の第６の実施形態に係る多層配線基板の要部の他の構成を示す概略断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
＜第１の実施形態＞
図１Ａは、本発明の一実施形態に係る多層配線基板１００と、その上に搭載された表面実装部品１０１とを備えた電子デバイス１を示す概略断面図である。図２は、多層配線基板１００の内部構造を示す要部の拡大断面図である。
［多層配線基板］
本実施形態の多層配線基板１００は、第１の配線基板１０と、第２の配線基板２０と、接合層３０とを有する。多層配線基板１００は、例えば１ｍｍ〜２ｍｍの厚みで構成される。多層配線基板１００は、表面実装部品１０１と制御基板（マザーボード）との間を接続するインターポーザ基板として構成される。
なお図１Ｂに示すように、多層配線基板１００は、その両面に表面実装部品１０１、１０１'がそれぞれ搭載された両面回路基板として構成されてもよい。この場合、表面実装部品１０１'は、例えば、表面実装部品１０１よりも小型あるいは薄型の部品で構成されてもよい。
第１の配線基板１０は、第１のコア部材１１と、第１のコア部材１１の表面（図において上面）を被覆する上部配線層１２（第１の配線層）と、第１のコア部材１１の裏面（図において下面）を被覆する下部配線層１３（第２の配線層）とを有する。
同様に、第２の配線基板２０は、第２のコア部材２１と、第２のコア部材２１の表面（図において上面）を被覆する上部配線層２２（第３の配線層）と、第２のコア部材２１の裏面（図において下面）を被覆する下部配線層１３（第４の配線層）とを有する。
（コア部材）
第１および第２のコア部材１１，２１は、それぞれ金属製の平面的な板状基材で構成される。第１および第２のコア部材１１，２１は、剛性および放熱性が比較的高い金属材料で構成され、典型的には、所定厚み（例えば、１００μｍ〜５００μｍ）の銅板で構成される。
第１および第２のコア部材１１，２１は、それぞれ、面内に複数のキャビティ１１０，２１０を有する。キャビティ１１０，２１０は、内蔵部品１４，２４あるいはビア１５，２５を収容することが可能な大きさに形成される。キャビティ１１０，２１０は、典型的には、第１および第２のコア部材１１，２１を貫通する無底孔で構成されるが、有底孔で構成されてもよい。
第１および第２のコア部材１１，２１は、それぞれグランドラインに接続される。第１および第２のコア部材１１，２１は共通のグランドラインに接続される場合に限られず、各々別個のグランドラインに接続されてもよい。例えば、第１のコア部材１１はデジタル回路用のグランドラインに接続され、第２のコア部材２１はアナログ回路用のグランドラインに接続される。これにより、デジタル回路とアナログ回路とが相互に影響を及ぼし合うことを防止できるため、各回路の適正な動作が確保される。
内蔵部品１４，２４は、例えば、コンデンサ、インダクタ、レジスタ、フィルタチップ、ＩＣ等の電気・電子部品で構成される。キャビティ１１０に収容される内蔵部品１４は、第１の配線基板１０の上部配線層１２に電気的に接続される。一方、キャビティ２１０に収容される内蔵部品２４は、第２の配線基板２０の下部配線層２３に電気的に接続される。
内蔵部品１４，２４とキャビティ１１０，２１０の内周面との間には電気絶縁性の樹脂材料１６，２６がそれぞれ介在しており、これにより内蔵部品１４，２４と第１および第２のコア部材１１，２１との間の電気的短絡が防止される。樹脂材料１６は、キャビティ１１０において、内蔵部品１４と第１の配線基板１０の下部配線層１３との間にも介在しており、これにより内蔵部品１４と下部配線層１３との間が電気的に絶縁される。同様に、樹脂材料２６は、キャビティ２１０において、内蔵部品２４と第２の配線基板２０の上部配線層２２との間にも介在しており、これにより内蔵部品２４と上部配線層２２との間が電気的に絶縁される。
ビア１５，２５とキャビティ１１０，２１０の内周面との間は、樹脂材料１６，２６によって電気的に絶縁されている。キャビティ１１０に収容されるビア１５は、第１の配線基板１０の上部配線層１２と下部配線層１３との間を電気的に接続する。一方、キャビティ２１０に収容されるビア２５は、第２の配線基板２０の上部配線層２２と下部配線層２３との間を電気的に接続する。
（配線層）
第１の配線基板１０の上部配線層１２は、第１のコア部材１１の上面に設けられ、絶縁膜１２２を介して複数の配線部１２１が積層された多層配線構造を有する。本実施形態において上部配線層１２は３層の配線部１２１を有するが、層数はこれに限定されない。最下層に位置する配線部１２１の一部は、第１のコア部材１１、内蔵部品１４の電極部あるいはビア１５に接続され、最上層の配線部１２１の一部は、表面実装部品１０１と電気的に接続される部品接続端子１２１ｓを構成する。各層の配線部１２１は、それぞれ適宜の位置で相互に接続されており、例えば、表面実装部品１０１の端子を、例えば、第１のコア部材１１、内蔵部品１４、ビア１５等へ接続するための配線経路を形成する。
第１の配線基板１０の下部配線層１３は、第１のコア部材１１の下面に設けられ、絶縁膜１３２を介して複数の配線部１３１が積層された多層配線構造を有するが、層数はこれに限定されない。本実施形態において下部配線層１３は、適宜の位置で相互に接続される３層の配線部１３１を有する。図２において、最上層に位置する配線部１３１の一部は、第１のコア部材１１あるいはビア１５に接続され、最下層の配線部１３１は、接合層３０の内部に配置される導体層１３１ｓを構成する。
第２の配線基板２０の上部配線層２２は、第２のコア部材２１の上面に設けられ、絶縁膜２２２を介して複数の配線部２２１が積層された多層配線構造を有する。本実施形態において上部配線層２２は、適宜の位置で相互に接続される３層の配線部２２１を有するが、層数はこれに限定されない。最下層に位置する配線部２２１の一部は、第２のコア部材２１、ビア２５に接続され、最上層の配線部２２１は、接合層３０の内部に配置される導体層２２１ｓを構成する。
第２の配線基板２０の下部配線層２３は、第２のコア部材２１の下面に設けられ、絶縁膜２３２を介して複数の配線部２３１が積層された多層配線構造を有する。本実施形態において下部配線層２３は、適宜の位置で相互に接続される３層の配線部２３１を有するが、層数はこれに限定されない。図２において、最上層に位置する配線部２３１の一部は、第１のコア部材、内蔵部品２４の電極部あるいはビア２５に接続され、最下層の配線部２３１の一部は、図示しない実装基板と電気的に接続される外部接続端子２３１ｓを構成する。
各配線部１２１，１３１，２２１，２３１は、例えば、銅やアルミニウム等の導体層を所定形状にパターニングすることで形成された導体パターンで構成される。各配線部１２１，１３１，２２１，２３１は、第１および第２のコア部材１１，２１よりも薄い金属箔で形成されており、表面実装部品１０１を内蔵部品１４，２４あるいは制御基板へ接続する信号ラインあるいはグランドラインとして機能する。配線部１２１，１３１，２２１，２３１の厚みは特に限定されず、例えば、１０μｍ〜１５μｍとされる。
絶縁層１２２，１３２，２２２，２３２は、例えば、ＢＴレジン（ビスマレイミドトリアジン樹脂）やガラスエポキシ系材料などの絶縁性合成樹脂材料で構成される。絶縁層１２２，１３２，２２２，２３２の厚みは特に限定されず、例えば、１０μｍ〜５０μｍとされる。
各配線層１２，１３，２２，２３は、第１および第２のコア部材１１，２１の上にビルドアップ工法などを用いて作製される。第１の配線基板１０の上部配線層１２の表面には保護膜（ソルダレジスト）ＳＲ１が形成され、部品接続端子１２１ｓは、保護膜ＳＲ１に形成された開口部を介して外部へ露出される。同様に、第２の配線基板２０の下部配線層２３の表面には保護膜（ソルダレジスト）ＳＲ２が形成され、外部接続端子２３１ｓは、保護膜ＳＲ２に形成された開口部を介して外部へ露出される。
（接合層）
接合層３０は、第１の配線基板１０と第２の配線基板２０との間に配置され、第１の配線基板１０と第２の配線基板２０とを相互に接合する。接合層３０は、電気絶縁性の接着材料あるいは粘着材料で構成され、本実施形態では、エポキシ系樹脂などの熱硬化性樹脂材料で構成される。接合層３０の厚みは特に限定されず、例えば４０μｍの厚みで形成される。
接合層３０は、第１の配線基板１０における下部配線層１３の最下層の配線部１３１を構成する導体層１３１ｓと、第２の配線基板２０における上部配線層２２の最上層の配線部２２１を構成する導体層２２１ｓとをそれぞれ被覆する。したがって導体層１３１ｓ，２２１ｓは、接合層３０の内部に没入するように配置され、かつ、各導体層１３１ｓ，２２１ｓ間に接合層３０が介在することで、これらの間の電気的短絡が防止される。
なお後述するように、接合層３０は弾性率の異なる複数の接合材の積層体で構成されてもよいし、ガラス繊維等の絶縁性繊維層を内含するシート材で構成されてもよい。
本実施形態の多層配線基板１００は、第１の配線基板１０と第２の配線基板２０とを接合層３０を介して接合することにより作製される。したがって、第１の配線基板１０および第２の配線基板２０をそれぞれ独立して作製することができるため、製造工程の簡素化および歩留りの向上を図ることができる。
（その他）
多層配線基板１００は、その表裏を貫通するスルーホール４０をさらに有する。スルーホール４０は、多層配線基板１００を貫通し、第１の配線基板１０における上部配線層１２の最上層の配線部１２１と、第２の配線基板２０における下部配線層２３の最下層の配線部２３１との間を電気的に接続する。本実施形態においてスルーホール４０は、多層配線基板１００を貫通する貫通孔の内壁面に例えば銅めっきを施したスルーホールめっきで構成されるが、これに限られず、上記貫通孔に導電材料が充填されたり、スルーホールめっきの内部に樹脂材料が充填されたりしてもよい。また、スルーホール４０は、最上層および最下層の配線部１２１，２３１だけでなく、これらよりも内層側に位置する他の配線部に接続されてもよい。スルーホール４０の数は特に限定されず、その形成位置も特に限定されない。
表面実装部品１０１は、例えば、半導体ＩＣ（集積回路）部品、発光素子、撮像素子等で構成される。上記ＩＣ部品は、半導体ベアチップであってもよいし、パッケージ部品であってもよい。表面実装部品１０１は、多層配線基板１００の表面に対向する面に複数の外部端子１０１ｓを有し、はんだペースト、はんだボール、めっきバンプ等の接合部を介して、部品接続端子１２１ｓに電気的機械的に接続される。表面実装部品１０１の実装形態は図示するフリップチップ方式に限られず、ワイヤボンディング方式であってもよい。
［多層配線基板の作用］
上述のように、本実施形態の多層配線基板１００は、第１のコア部材１１を含む第１の配線基板１０と、第２のコア部材２１を含む第２の配線基板２０との積層構造を有する。コア部材１１，２１の多層化により、各コア部材１１，２１の両面に配線層１２，１３，２２，２３を配置することができるようになる。このため、配線層数を確保しつつ、部品間の配線経路を短くすることが可能となり、目的とするデバイス特性を安定に確保することが可能となる。また、コア部材１１，２１の多層化により、基板の剛性および放熱性を更に向上させることが可能となる。
図３に、比較例に係る多層配線基板の一構成例を示す。この多層配線基板９００は、単一のコア部材９１の上面および下面に上部配線層９２および下部配線層９３がそれぞれ積層された構成を有する。コア部材９１は、金属製の基材で構成され、内蔵部品９４やビア９５を収容可能な複数のキャビティ９１０を有する。上部配線層９２は、絶縁膜９２２を介して複数の配線部９２１が積層された多層配線構造を有し、下部配線層９３もまた、絶縁膜９３２を介して複数の配線部９３１が積層された多層配線構造を有する。
このような構成の比較例に係る多層配線基板９００において配線の多層化を実現するには、上部配線層９２および下部配線層９３各々の配線部９２１，９３１を多層構造とする必要がある。
この場合、上部配線層９２においては、表面実装部品１０１とコア部材９１およびこれに収容された内蔵部品９４との配線距離が長くなることが避けられない。そうなると、表面実装部品１０１が半導体ＩＣ部品であり、内蔵部品９４が表面実装部品１０１に接続されるバイパスコンデンサである場合には、表面実装部品１０１の所期のデバイス特性を確保することが困難となる。また、表面実装部品１０１が発光素子等の発熱性部品の場合には、コア部材９１への放熱経路が長くなることで、安定した発光特性を確保することが困難になる。下部配線層９３においても同様に、表面実装部品１０１あるいは内蔵部品９４と実装基板との配線経路が長くなることで、所望とするデバイス特性を確保することが困難になる。
また、上部配線層９２および下部配線層９３における配線部９２１，９３１の多層化により、これら配線層９２，９３の厚みが増加し、コア部材９１の剛性を上回る内部応力によって基板に反りやうねりが生じる等して、基板全体の平坦性を維持することが困難になるおそれがある。
これに対して本実施形態の多層配線基板１００においては、複数のコア部材１１，２１を備えているため、配線部の総積層数を減少させることなく、各配線層１２，１３，２２，２３について配線部の積層数を減少させことが可能となる。これにより、表面実装部品１０１と内蔵部品１４との間の配線経路を短くすることができるため、例えば内蔵部品１４として複数のバイパスコンデンサを表面実装部品１０１の直下あるいは近傍に効率よく配置することが可能となる。
なお、図２の例では、内蔵部品１４の電極部と表面実装部品１０１の外部端子１０１ｓとの間を接続する配線経路を構成する各段のビア（層間接続部）の位置が相互にずらして配置されたが、これに限られず、各段のビアが相互に整列するように構成されてもよい。これにより、内蔵部品１４の電極部と表面実装部品１０１の外部端子１０１ｓとの間を接続する配線経路の最短化を図ることができる。また、各段のビアは、隣接する２層の配線間を接続する例に限られず、例えば、途中の配線層を経由せずに目的とする配線層へダイレクトに接続されてもよい。
また、表面実装部品１０１と第１のコア部材１１との配線長を短くすることができるため、表面実装部品１０１の放熱性を高めることができる。このように表面実装部品１０１の信号遅延あるいは放熱不良を抑制して所期のデバイス特性を安定かつ容易に確保することが可能となる。
さらに、複数のコア部材１１，２１を備えることで、基板全体の剛性が高まり、反りやうねりといった基板の変形を抑止することが可能となる。
さらに本実施形態によれば、接合層３０の内部に導体層１３１ｓ，２２１ｓが設けられているため、これら導体層１３１ｓ，２２１ｓを配線の一部として利用することで、回路設計の自由度を高めることができるとともに、配線のさらなる多層化に貢献することが可能となる。
＜第２の実施形態＞
図４は、本発明の第２の実施形態に係る多層配線基板の構成を示す断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の多層配線基板２００は、第１の配線基板１０と、第２の配線基板２０と、第１の配線基板１０と第２の配線基板２０との間に配置された接合層２３０と、接合層２３０の内部に配置された第３の配線基板５０とを備える。
接合層２３０は、第１の接合層３１と、第２の接合層３２とを有する。第１の接合層３１は、第１の配線基板１０と第３の配線基板５０との間に配置され、これらを相互に接合する電気絶縁性の接合材料で構成される。第２の接合層３２は、第２の配線基板２０と第３の配線基板５０との間に配置され、これらを相互に接合する電気絶縁性の接合材料で構成される。
第３の配線基板５０は、接合層２３０の内部に配置された導体層として構成される。第３の配線基板５０は、絶縁膜５２を介して複数の配線部５１が積層された多層配線構造を有する。本実施形態において第３の配線基板５０は、適宜の位置で各配線部５１が接続された６層の多層構造を有するが、配線部５１の層数はこれに限定されない。
本実施形態の多層配線基板２００においては、接合層２３０の内部に多層配線構造を有する第３の配線基板５０を備えているため、比較的低コストで配線部の多層化を実現することができる。
また、本実施形態によれば、接合層２３０の内部に第３の配線基板５０を備えているため、第１の配線基板１０および／または第２の配線基板２０における一部の配線部を第３の配線基板５０へ集約することも可能となる。例えば第１の実施形態では、第１および第２の配線基板１０，２０の各配線層１２，１３，２２，２３が３層の配線部で構成されていたのを、本実施形態では各々２層の配線部で構成される。これにより、表面実装部品１０１と内蔵部品１４または第１のコア部材１１、あるいは多層配線基板２００が搭載される実装基板と内蔵部品２４あるいは第２のコア部材２１との配線長をさらに短くすることが可能となる。
＜第３の実施形態＞
図５は、本発明の第３の実施形態に係る多層配線基板の構成を示す断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の多層配線基板３００は、第１の配線基板１０と、第２の配線基板２０と、第１の配線基板１０と第２の配線基板２０との間に配置された接合層３０と、接合層３０の内部に配置された導体層３５０とを備える。
導体層３５０は、第１の配線基板１０の最下層に設けられた配線部１３１ｓと、第２の配線基板２０の最上層に設けられた配線部２２１ｓと、これら配線部１３１ｓ，２２１ｓを適宜の位置で相互に接続する層間接続部３５１とを有する。すなわち層間接続部３５１は、第１の配線基板１０と第２の配線基板２０との間を電気的に接続する機能を有する。
配線部１３１ｓ，２２１ｓは、上述のように銅箔等の金属箔を所定形状にパターニングすることで形成された導体パターンで構成される。これら配線部１３１ｓ，２２１ｓは、接合層３０の表面および裏面にそれぞれ埋め込まれるようにして配置される。
層間接続部３５１は、接合層３０の適宜の位置を貫通する導電材料で構成される。典型的には、層間接続部３５１は、接合層３０に形成された貫通孔に充填された導電ペーストの硬化物、配線部１３１ｓあるいは配線部２２１ｓに形成され接合層３０を貫通する突起物などで構成される。
本実施形態の多層配線基板３００によれば、上述の第１の実施形態と同様の作用効果を得ることができる。特に本実施形態によれば、接合層３０を介して第１の配線基板１０と第２の配線基板２０とを相互に電気的に接続することが可能であるため、回路設計の自由度を向上させることが可能となる。
さらに本実施形態によれば、接合層３０の内部に配置された導体層３５０が層間接続部３５１を有するため、基板の表裏を貫通するスルーホールを必要とすることなく、第１および第２の配線基板１０，２０間の電気的導通を確保することができる。
＜第４の実施形態＞
図６は、本発明の第４の実施形態に係る多層配線基板の構成を示す断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の多層配線基板４００は、第１の配線基板１０と、第２の配線基板２０と、第１の配線基板１０と第２の配線基板２０との間に配置された接合層３０と、接合層３０の内部に配置された導体層としての配線部２２１ｓとを備える。
本実施形態においては、接合層３０の内部に配置される導体層が、第２の配線基板２０の最上層に設けられた配線部２２１ｓのみで構成されている点で、第１の実施形態と異なる。本実施形態において、第１の配線基板１０の最下層の配線部１３１は、絶縁膜１３２で被覆されており、第１の配線基板１０は、当該絶縁膜１３２を介して接合層３０に接合される。
本実施形態によれば、接合層３０内に配置される導体層が配線部２２１ｓのみであるため、配線部１３１と配線部２２１との間の電気的短絡を防止しつつ、接合層３０の厚みを薄くすることが可能となる。これにより、多層配線基板４００の薄型化が可能となる。
なお本実施形態において、上記導体層は、第２の配線基板２０の最上層に配置された配線部２２１ｓのみで構成されたが、これに代えて、第１の配線基板１０の最下層に配置された配線部１３１ｓ（図２参照）のみで構成されてもよい。この場合においても上述と同様の作用効果を得ることができる。
＜第５の実施形態＞
図７は、本発明の第５の実施形態に係る多層配線基板の構成を示す断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の多層配線基板５００は、第１の配線基板５１０と、第２の配線基板５２０と、第１の配線基板５１０と第２の配線基板５２０との間に配置された接合層３０と、接合層３０の内部に配置された導体層３５０とを備える。
なお、接合層３０および導体層３５０は、上述の第３の実施形態と同様であるため、ここではそれらの説明は省略する。
第１の配線基板５１０は、第１のコア部材５１１と、上部配線層１２と、下部配線層１３とを有する。
第１のコア部材５１１は、所定厚みの金属製基材（例えば銅基材）で構成され、上部配線層１２と下部配線層１３とを相互に接続するビア１５あるいは内蔵部品１７を収容可能な複数のキャビティ１１０を有する。内蔵部品１７は、キャビティ１１０に充填された樹脂材料１６の内部に埋め込まれており、その上面に配列された複数の端子が上部配線層１２に電気的に接続されている。
上部配線層１２および下部配線層１３は、上述の第１の実施形態と同様の多層配線構造で構成される。
第２の配線基板５２０は、第２のコア部材５２１と、上部配線層２２と、下部配線層２３とを有する。
第２のコア部材５２１は、所定厚みの金属製基材（例えば銅基材）で構成され、上部配線層２２と下部配線層２３とを相互に接続するビア２５を収容可能な複数のキャビティ２１０を有する。本実施形態において第２のコア部材５２１は、第１のコア部材５１１よりも大きな厚みで形成される。
上部配線層２２および下部配線層２３は、上述の第１の実施形態と同様の多層配線構造で構成される。
キャビティ１１０に収容される内蔵部品１７として、銅からなる第１のコア部材５１１または樹脂材料１６よりも線膨張係数が大きいまたは小さい材料で主として構成される部品が採用される場合がある。また、内蔵部品１７として、比較的大面積の部品が用いられる場合がある。このような部品としては、例えば、シリコンベアチップ部品などが挙げられる。この場合、第１のコア部材５１１、樹脂材料１６、内蔵部品１７、さらには配線層１２，１３等を構成する各材料の体積や占有率等によっては、第１の配線基板５１０に生じる反りが大きくなるおそれがある。
そこで本実施形態では、第２のコア部材５２１を第１のコア部材５１１よりも大きな厚みで構成されている。これにより、第１の配線基板５１０が補強され、その反りを抑制することができるようになる。したがって、第１のコア部材５１１に収容される内蔵部品１７の大きさや種類に関係なく、平面度の高い多層配線基板５００を作製することが可能となる。
第２のコア部材５２１の剛性を高めるため、その厚みを増加させるだけでなく、キャビティ２１０の数や大きさを制限するようにしてもよい。例えば本実施形態のように、第２のコア部材５２１には、ビア２５を収容するキャビティ２１０のみが形成されてもよい。
＜第６の実施形態＞
図８および図９は、本発明の第６の実施形態に係る多層配線基板の要部断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。なお図８または図９に示す接合層３０の構造は、上記各実施形態のいずれにも適用可能である。
図８に示す実施形態は、第１の配線基板１０と第２の配線基板２０とを相互に接合する接合層３０が、硬さの異なる複数の接合材の積層体で構成された例を示している。接合層３０は、第１の接合材３０１を一対の第２の接合材３０２で挟み込んで構成される。第１の接合材３０１は、第２の接合材３０２よりも硬い材料で構成される。第１および第２の接合材３０１，３０２を構成する材料は特に限定されず、例えば、第１の接合材３０１にはガラスクロス入り樹脂やポリイミド、第２の接合材にはエポキシ樹脂やシアネート樹脂を用いることができる。
これにより、接合層３０を挟んで対向する第１および第２の配線基板の配線部１３１ｓおよび配線部２２１ｓ相互間における意図しない電気的短絡（ショート）を防止することが可能となる。
図９に示す実施形態は、第１の配線基板１０と第２の配線基板２０とを相互に接合する接合層３０が、絶縁性の繊維層３１０を内含するシート材で構成された例を示している。繊維層３１０は、典型的には、ガラスクロス、アラミド繊維などの織布材を用いることができ、これを接合層３０を構成する樹脂材料に含浸させることで、接合層３０を作製することができる。
接合層３０が内部に絶縁性の繊維層３１０を有することにより、配線部１３１ｓおよび配線部２２１ｓ相互間における意図しない電気的短絡（ショート）防止しつつ、接合層３０の厚みを最小限に抑えることが可能となる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば以上の実施形態では、第１のコア部材１１，５１１が内蔵部品１４，１７を収容するためのキャビティ１１０を有する構成を説明したが、内蔵部品１４，１７を収容せずに樹脂材料１６のみが充填されるキャビティとして構成されてもよい。また、第２のコア部材２１，５２１は、キャビティを有しないベタの金属基材で構成されてもよい。
また、以上の実施形態において説明された多層配線基板は、表面実装部品と制御基板との間を接続するインターポーザ基板として構成されたが、これに限られず、マザーボードとして構成されてもよいし、各種パッケージ部品の支持基板等として構成されてもよい。
１０，５１０…第１の配線基板
１１，５１１…第１のコア部材
１２…上部配線層
１３…下部配線層
１４，１７，２４…内蔵部品
１５…ビア
１６…樹脂材料
２０，５２０…第２の配線基板
２１，５２１…第２のコア部材
３０，２３０…接合層
３１…第１の接合層
３２…第２の接合層
４０…スルーホール
５０…第３の配線基板
１００，２００，３００，４００，５００…多層配線基板
１１０，２１０…キャビティ
１２１ｓ…部品接続端子
１３１ｓ，２２１ｓ…導体層
２３１ｓ…外部接続端子
３０１…第１の接合材
３０２…第２の接合材
３１０…繊維層
３５１…層間接続部

Claims (6)

  1. キャビティを有する金属製の第１のコア部材と、前記第１のコア部材の表面および裏面をそれぞれ被覆する第１の配線層および第２の配線層とを含む第１の配線基板と、
    金属製の第２のコア部材と、前記第２のコア部材の表面および裏面をそれぞれ被覆する第３の配線層および第４の配線層とを含む第２の配線基板と、
    前記第１の配線基板と前記第２の配線基板との間に配置された接合層と、
    前記接合層の内部に配置された導体層と、
    前記第１の配線基板と前記第２の配線基板と前記接合層とを貫通し、前記第１の配線基板の最表層の第１の配線部と、前記第２の配線基板の最表層の第２の配線部との間を電気的に接続するスルーホールと
    を具備し、
    前記導体層は、絶縁膜を介して複数の配線部が積層された多層構造を有し、前記第１の配線基板と前記第２の配線基板との間に配置され前記スルーホールと電気的に接続された第３の配線基板で構成され、
    前記接合層は、
    前記第１の配線基板と前記第３の配線基板とを相互に接合する第１の接合層と、
    前記第２の配線基板と前記第３の配線基板とを相互に接合する第２の接合層と、を有する
    多層配線基板。
  2. 請求項１に記載の多層配線基板であって、
    前記第１の配線基板は、前記キャビティに収容され前記第１の配線層と電気的に接続される電子部品をさらに有する
    多層配線基板。
  3. 請求項１または２に記載の多層配線基板であって、
    前記接合層は、硬さが異なる複数の接合材の積層構造を有する
    多層配線基板。
  4. 請求項１〜３のいずれか１つに記載の多層配線基板であって、
    前記接合層は、絶縁性の繊維層を内含する
    多層配線基板。
  5. 請求項１〜４のいずれか１つに記載の多層配線基板であって、
    前記第２のコア部材は、前記第１のコア部材よりも大きい厚みを有する
    多層配線基板。
  6. 請求項１〜５のいずれか１つに記載の多層配線基板であって、
    前記第２のコア部材は、キャビティを有する
    多層配線基板。
JP2014179470A 2014-09-03 2014-09-03 多層配線基板 Expired - Fee Related JP6742682B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014179470A JP6742682B2 (ja) 2014-09-03 2014-09-03 多層配線基板
US14/841,278 US10021791B2 (en) 2014-09-03 2015-08-31 Multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014179470A JP6742682B2 (ja) 2014-09-03 2014-09-03 多層配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019076787A Division JP2019110349A (ja) 2019-04-15 2019-04-15 多層配線基板

Publications (2)

Publication Number Publication Date
JP2016054222A JP2016054222A (ja) 2016-04-14
JP6742682B2 true JP6742682B2 (ja) 2020-08-19

Family

ID=55404252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014179470A Expired - Fee Related JP6742682B2 (ja) 2014-09-03 2014-09-03 多層配線基板

Country Status (2)

Country Link
US (1) US10021791B2 (ja)
JP (1) JP6742682B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6621781B2 (ja) 2017-08-10 2019-12-18 太陽誘電株式会社 集合プリント基板、プリント配線板の製造方法
US10368448B2 (en) * 2017-11-11 2019-07-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier
US11069605B2 (en) 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
US10903169B2 (en) 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
KR20220005236A (ko) * 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판
US20240355712A1 (en) * 2023-04-19 2024-10-24 Qualcomm Incorporated Substrate(s) for an integrated circuit (ic) package employing a metal core for improved electrical shielding and structural strength, and related ic packages and fabrication methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP4551468B2 (ja) * 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板
US7723851B2 (en) * 2007-09-11 2010-05-25 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
KR20110054348A (ko) * 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5441007B2 (ja) * 2010-03-10 2014-03-12 Ｔｄｋ株式会社 電子部品内蔵基板の製造方法
JP2011216635A (ja) * 2010-03-31 2011-10-27 Murata Mfg Co Ltd 電子部品内蔵基板、電子回路モジュール、および電子部品内蔵基板の製造方法
JP6478309B2 (ja) * 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
JP5427305B1 (ja) * 2013-02-19 2014-02-26 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体

Also Published As

Publication number Publication date
US20160066417A1 (en) 2016-03-03
US10021791B2 (en) 2018-07-10
JP2016054222A (ja) 2016-04-14

Similar Documents

Publication Publication Date Title
US9474158B2 (en) Printed wiring board
JP6822940B2 (ja) 回路基板
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
JP6742682B2 (ja) 多層配線基板
US9578755B2 (en) Printed wiring board having buildup layers and multilayer core substrate with double-sided board
US20120217049A1 (en) Wiring board with built-in imaging device
US9338891B2 (en) Printed wiring board
US9391044B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20150025449A (ko) 전자부품 내장기판
US9699909B2 (en) Wiring board with built-in electronic component
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20080230892A1 (en) Chip package module
JP6226167B2 (ja) 多層配線板
JP6745770B2 (ja) 回路基板
JP6783724B2 (ja) 回路基板
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
JP2019067872A (ja) 回路基板及び回路モジュール
KR102262907B1 (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
US9220168B2 (en) Wiring board with built-in electronic component
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
US8829361B2 (en) Wiring board and mounting structure using the same
JP2012212831A (ja) 複合配線基板
JP6644743B2 (ja) 回路基板及び半導体モジュール
JP2019110349A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200729

R150 Certificate of patent or registration of utility model

Ref document number: 6742682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees