Nothing Special   »   [go: up one dir, main page]

JP6623691B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6623691B2
JP6623691B2 JP2015215109A JP2015215109A JP6623691B2 JP 6623691 B2 JP6623691 B2 JP 6623691B2 JP 2015215109 A JP2015215109 A JP 2015215109A JP 2015215109 A JP2015215109 A JP 2015215109A JP 6623691 B2 JP6623691 B2 JP 6623691B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
electrode
inaln
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015215109A
Other languages
English (en)
Other versions
JP2017085060A (ja
Inventor
山田　敦史
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015215109A priority Critical patent/JP6623691B2/ja
Priority to US15/283,911 priority patent/US9653569B1/en
Publication of JP2017085060A publication Critical patent/JP2017085060A/ja
Application granted granted Critical
Publication of JP6623691B2 publication Critical patent/JP6623691B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＩｎＡｌＮを電子供給層として用いたＩｎＡｌＮ−ＨＥＭＴの研究が近年盛んに行われている。ＩｎＡｌＮは、Ｉｎ組成１７％〜１８％においてＧａＮと格子整合することが知られている。また、この組成領域においてＩｎＡｌＮは非常に高い自発分極を有し、従来のＡｌＧａＮ−ＨＥＭＴよりも高濃度の2次元電子ガスが（２ＤＥＧ）を実現できる。このため、ＩｎＡｌＮ−ＨＥＭＴは次世代の高出力デバイスとして注目されている。
特開２００８−１４７３１１号公報 特開２０１５−３７１０５号公報
ＩｎＡｌＮ−ＨＥＭＴは、その大きなバンドギャップに起因してコンタクト抵抗が高いという問題がある。この問題の解決策として、ソース・ドレイン領域のＩｎＡｌＮをエッチングにより除去し、ドナーをドープしたｎ型のＧａＮ（ｎ−ＧａＮ）を再成長する手法が提案されている（非特許文献１を参照）。しかしながらこの手法では、ｎ−ＧａＮの再成長時の熱処理により、アクセス領域のＩｎＡｌＮがダメージを受け、抵抗が増大するという問題がある。また、ｎ−ＧａＮと２ＤＥＧとが線接触しているため、ｎ−ＧａＮと２ＤＥＧとの接触面積が小さく接触抵抗が高いという問題もある。
本発明は、上記の課題に鑑みてなされたものであり、シート抵抗及びコンタクト抵抗、更には電極の接触抵抗を低減し、オン抵抗を大幅に改善した信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、バッファ層と、前記バッファ層の一部に形成されたｎ型導電領域と、前記バッファ層の上面上及び前記ｎ型導電領域の上面上に形成された電子走行層と、前記電子走行層の上方に形成されたＩｎx1Ａｌy1Ｇａz1Ｎ（０≦ｘ１＜１，且つ０＜ｙ１＜１，且つ０≦ｚ１＜１，且つｘ１＋ｚ１＞０，且つｘ１＋ｙ１＋ｚ１＝１）を含有する電子供給層と、前記ｎ型導電領域に接触して形成されたソース電極及びドレイン電極とを含む。
化合物半導体装置の製造方法の一態様は、バッファ層を形成する工程と、前記バッファ層の一部にｎ型導電領域を形成する工程と、形成された前記ｎ型導電領域を熱処理する工程と、前記ｎ型導電領域を熱処理した後に、前記バッファ層の上面上及び前記ｎ型導電領域の上面上に電子走行層を形成する工程と、前記電子走行層の上方に、Ｉｎx1Ａｌy1Ｇａz1Ｎ（０≦ｘ１＜１，且つ０＜ｙ１＜１，且つ０≦ｚ１＜１，且つｘ１＋ｚ１＞０，且つｘ１＋ｙ１＋ｚ１＝１）を含有する電子供給層を形成する工程と、前記ｎ型導電領域上に電極を形成する工程とを含む。
上記の諸態様によれば、シート抵抗及びコンタクト抵抗、更には電極の接触抵抗を低減し、オン抵抗を大幅に改善した信頼性の高い化合物半導体装置が実現する。
第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成を示す概略断面図である。 第１の実施形態の比較例のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成を示す概略断面図である。 ＩｎＡｌＮの電子供給層が熱処理を受ける場合（比較例）と、ＩｎＡｌＮの電子供給層が熱処理を受けない場合（本実施形態）とのシート抵抗を比較した特性図である。 ソース電極及びドレイン電極がＩｎＡｌＮと接触する場合（比較例）と、ソース電極及びドレイン電極がＧａＮと接触する場合（本実施形態）との接触抵抗を比較した特性図である。 第２の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を工程順に示す概略断面図である。 第３の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を工程順に示す概略断面図である。 図９に引き続き、第３の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を工程順に示す概略断面図である。 図１０に引き続き、第３の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を工程順に示す概略断面図である。 ＨＥＭＴチップの概略構成を示す平面図である。 ＨＥＭＴチップを用いたディスクリートパッケージの概略構成を示す平面図である。 第４の実施形態によるＰＦＣ回路を示す結線図である。 第５の実施形態による電源装置の概略構成を示す結線図である。 第６の実施形態による高周波増幅器の概略構成を示す結線図である。
（第１の実施形態）
本実施形態では、化合物半導体装置として、ショットキー型のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
本実施形態では、図１（ａ）〜（ｃ）に示すように、成長用基板として例えばＳｉＣ基板１上に、化合物半導体積層構造２を形成する。
化合物半導体積層構造２は、核形成層２ａ、バッファ層２ｂ、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅを有し、バッファ層２ｂの一部（表層部分）にｎ型のコンタクト領域１１が形成されて構成される。電子供給層２ｅ上にＧａＮやＡｌＮ等のキャップ層を形成しても良い。
完成したＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｃの電子供給層２ｅとの界面近傍（正確には、電子走行層２ｃのスペーサ層２ｄとの界面近傍）に二次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｃの化合物半導体（ここではＧａＮ）と電子供給層２ｅの化合物半導体（ここではＩｎＡｌＮ）との自発分極の相違に基づいて生成される。
化合物半導体積層構造２を構成する各層の形成には、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧａ）ガス及びＮＨ3ガスの混合ガスを用いる。ＩｎＡｌＮの成長条件としては、原料ガスとしてトリメチルインジウム（ＴＭＩｎ）ガス、ＴＭＡｌガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡｌガス、Ｇａ源であるＴＭＧａガス、Ｉｎ源であるＴＭＩｎガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜２０ＬＭ程度とする。また、成長圧力は５ｋＰａ程度〜１００ｋＰａ程度、成長温度は７００℃〜１２００℃程度とする。
具体的には先ず、図１（ａ）に示すように、核形成層２ａ及びバッファ層２ｂを順次形成する。
詳細には、ＭＯＶＰＥ法により、成長用基板として例えばＳｉＣ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ＧａＮを３μｍ程度の厚みに順次成長する。これにより、ＳｉＣ基板１上に核形成層２ａ及びバッファ層２ｂが積層形成される。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
続いて、図１（ｂ）に示すように、コンタクト領域１１を形成する。
詳細には、ｎ型不純物、ここではＳｉを、バッファ層２ｂの表面のソース電極及びドレイン電極の形成予定部位にイオン注入する。イオン注入のドーズ量は１×１０13/ｃｍ2程度、加速電圧は２０ｋｅＶ程度とする。これにより、バッファ層２ｂの一部（表層部分）にコンタクト領域１１が形成される。コンタクト領域１１のＳｉ濃度は、１×１０17／ｃｍ3程度〜１×１０21／ｃｍ3程度の範囲内の値とする。１×１０17／ｃｍ3程度よりも低濃度であると、十分な導電性が得られない。１×１０21／ｃｍ3程度よりも高濃度であると、電子走行層２ｃ等への悪影響が懸念される。１×１０17／ｃｍ3程度〜１×１０21／ｃｍ3程度の範囲内のＳｉ濃度とすることで、電子走行層２ｃ等に悪影響を及ぼすことなく十分な導電性が得られる。イオン注入のｎ型不純物としては、Ｓｉ，Ｇｅ，Ｓｎ，Ｏのうちから選択した１種又は２種以上を用いることができる。
次に、バッファ層２ｂ上及びコンタクト領域１１上に、例えば熱ＣＶＤ法によりシリコン酸化膜等の保護膜１２を形成し、熱処理を行う。熱処理の温度は１０００℃程度以上、ここでは１１００℃程度とする。この熱処理により、コンタクト領域１１に添加されたＳｉを活性化すると共に、コンタクト領域１１（バッファ層２ｂ）のＧａＮの結晶性を回復させる。その後、保護膜１２をウェットエッチングにより除去する。
続いて、図１（ｃ）に示すように、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅを順次形成する。
詳細には、ＭＯＶＰＥ法により、バッファ層２ｂの上面上及びコンタクト領域１１の上面上に、ＧａＮを３０ｎｍ程度の厚みに、ＡｌＮを１ｎｍ程度の厚みに、ＩｎＡｌＮを１０ｎｍ程度の厚みにそれぞれ成長する。以上により、バッファ層２ｂの上面上及びコンタクト領域１１の上面上に、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅが積層形成される。電子走行層２ｃのＧａＮは、ｉ型であるか、或いはｉ型と評価される程度の低濃度（１×１０17／ｃｍ3以下）のｎ型不純物を含有する。電子供給層２ｅのＩｎＡｌＮは、その自発分極を高くするため、Ｉｎ組成を２０％以下とすることが好ましい。ここでは、Ｉｎ組成を１８％程度とする。以上により、核形成層２ａ、バッファ層２ｂ、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅを有し、バッファ層２ｂの一部（表層部分）にｎ型のコンタクト領域１１が形成された化合物半導体積層構造２が形成される。
スペーサ層２ｄについては、ＡｌＮの代わりにＡｌＧａＮやＩｎＡｌＧａＮを形成しても良い。但し、合金散乱の発生を抑えるために、Ｉｎ組成を５％以下とすることが好ましい。スペーサ層２ｄの組成は、Ｉｎx3Ａｌy3Ｇａ1-x3-y3Ｎ（０≦ｘ３≦０．０５，且つ０＜ｙ３≦１）と表記することができる。
続いて、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２の表層部分に素子分離構造（不図示）が形成される。素子分離構造により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図２（ａ）に示すように、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極溝２Ａ，２Ｂを形成する。
詳細には、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、コンタクト領域１１の表面が露出するまで、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅの電極形成予定位置をドライエッチングして除去する。これにより、コンタクト領域１１の表面の電極形成予定位置を露出する電極溝２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ程度、圧力を２Ｐａ程度、ＲＦ投入電力を２０Ｗ程度とする。その後、レジストマスクは灰化処理等により除去される。
続いて、図２（ｂ）に示すように、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極溝２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極溝２Ａ，２Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌをコンタクト領域１１とオーミック接触させ、オーミック特性を確立させる。Ｔａ／Ａｌのコンタクト領域１１とのオーミック特性が得られるのであれば、熱処理が不要な場合もある。以上により、電極溝２Ａ，２Ｂを電極材料の一部で埋め込むソース電極３及びドレイン電極４が形成される。
続いて、図２（ｃ）に示すように、パッシベーション膜５を形成する。
詳細には、化合物半導体積層構造２の全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等を用いて、例えば２ｎｍ程度〜５００ｎｍ程度、例えば１００ｎｍ程度の厚みに堆積する。これにより、パッシベーション膜５が形成される。プラズマＣＶＤ法の代わりにＡＬＤ法やスパッタ法を用いても良い。パッシベーション膜５の材料としては、Ｓｉ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物、酸窒化物が好ましい。
続いて、図３（ａ）に示すように、パッシベーション膜５に電極溝５ａを形成する。
詳細には、先ず、パッシベーション膜５をリソグラフィー及びドライエッチングにより加工する。ドライエッチングには、フッ素系ガス又は塩素系ガスを用いる。これにより、パッシベーション膜５には、電子供給層２ｅの表面を露出する貫通溝である電極溝５ａが形成される。
レジストマスクは、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
続いて、図３（ｂ）に示すように、ゲート電極６を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜上に塗布し、パッシベーション膜５の電極溝５ａの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、パッシベーション膜５の電極溝５ａの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極溝５ａを電極材料の一部で埋め込むゲート電極６が形成される。
しかる後、層間絶縁膜の形成、ソース電極３、ドレイン電極４、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、比較例との比較に基づいて説明する。
図４は、本実施形態の図３（ｂ）に対応するＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成を示す概略断面図である。図５は、本実施形態の比較例のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成を示す概略断面図である。
比較例のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴにおいては、ＳｉＣ基板１０１上に化合物半導体積層構造１０２が形成され、その上にソース電極１０３ドレイン電極１０４が形成される。化合物半導体積層構造１０２の全面を覆うパッシベーション膜１０５が形成され、パッシベーション膜１０５に形成された電極溝１０５ａを埋め込むゲート電極１０６が形成される。化合物半導体積層構造１０２は、核形成層１０２ａ、ＧａＮの電子走行層１０２ｂ、ＡｌＮのスペーサ層１０２ｃ、及びＩｎＡｌＮの電子供給層１０２ｄを有し、ｎ型のコンタクト領域１１０が形成されて構成される。コンタクト領域１１０は、核形成層１０２ａ、電子走行層１０２ｂ、スペーサ層１０２ｃ、及び電子供給層１０２ｄを形成した後に、電子供給層１０２ｄ、スペーサ層１０２ｃ、及び電子走行層１０２ｂの一部までＳｉをイオン注入して形成される。ソース電極１０３ドレイン電極１０４は、コンタクト領域１１０のＩｎＡｌＮ（電子供給層１０２ｄ）と接触して形成される。コンタクト領域１１０の形成後に、添加したＳｉの活性化及び結晶化回復のために１１００℃程度の熱処理を行う。
比較例のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、上記の熱処理時において、ＩｎＡｌＮの電子供給層１０２ｄが大きな熱ダメージを受ける。これに対して本実施形態では、上述したように、Ｓｉの活性化及び結晶化回復のためのコンタクト領域１１の熱処理を行った後に、ＩｎＡｌＮの電子供給層２ｅを形成するため、電子供給層２ｅが熱ダメージを受けることはない。
図６は、ＩｎＡｌＮの電子供給層が熱処理を受ける場合（比較例）と、ＩｎＡｌＮの電子供給層が熱処理を受けない場合（本実施形態）とのシート抵抗を比較した特性図である。
図６の測定結果により、本実施形態では、比較例に比べてシート抵抗が大幅に低減することが確認された。
比較例のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、ソース電極１０３ドレイン電極１０４は、コンタクト領域１１０のＩｎＡｌＮ（電子供給層１０２ｄ）と接触する。これに対して本実施形態では、上述したように、ソース電極３ドレイン電極４は、コンタクト領域１１のＧａＮ（バッファ層２ｂ）と接触する。
図７は、ソース電極及びドレイン電極がＩｎＡｌＮと接触する場合と、ソース電極及びドレイン電極がＧａＮと接触する場合（本実施形態）との接触抵抗を比較した特性図である。
図７の測定結果により、本実施形態では、イオン注入を行わない場合に比べて接触抵抗が大幅に低減することが確認された。
比較例のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、図５に示すように、電子走行層１０２ｂに発生する２ＤＥＧは、コンタクト領域１１０と線接触する。そのため、コンタクト領域１１０と２ＤＥＧとの接触面積が小さく接触抵抗が高い。本実施形態では、図４に示すように、コンタクト領域１１の一部がドレイン電極３とゲート電極６との間に位置する部分及びソース電極４とゲート電極６との間の位置する部分に突出している。この突出部分の上面に接するように電子走行層２ｃが形成されている。この構成により、電子走行層２ｃに発生する２ＤＥＧは、コンタクト領域１１と面接触する。そのため、コンタクト領域１１と２ＤＥＧとの接触面積が大きく接触抵抗は比較例に比べて大幅に低減する。
以上説明したように、本実施形態によれば、シート抵抗及びコンタクト抵抗、更には電極の接触抵抗を低減し、オン抵抗を大幅に改善した信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを得ることができる。
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示するが、ＭＩＳ型である点で第１の実施形態と相違する。
図８は、第２の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を工程順に示す概略断面図である。なお、第１の実施形態の構成部材と対応するものについては、同符号を付す。
第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を行う。図２（ｂ）に対応する状態を図８（ａ）に示す。
続いて、図８（ｂ）に示すように、ゲート絶縁膜２１を形成する。
詳細には、ソース電極３及びドレイン電極４を覆うように、化合物半導体積層構造２の全面に、ＡＬＤ法等により例えばＡｌ2Ｏ3を２ｎｍ程度〜２００ｎｍ程度、例えば２０ｎｍ程度の厚みに堆積する。以上により、ゲート絶縁膜２１が形成される。ＡＬＤ法の変わりに、スパッタ法やプラズマＣＶＤ法等を用いても良い。ゲート絶縁膜２１の材料としては、Ｓｉ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗを用いた酸化物、窒化物、酸窒化物又はこれらの積層構造が好ましい。
続いて、図８（ａ）に示すように、ゲート電極６を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。レジストをゲート絶縁膜２１上に塗布し、ゲート絶縁膜２１のゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ゲート絶縁膜２１のゲート電極の形成予定部位を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、ゲート絶縁膜２１上にゲート電極６が形成される。
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、シート抵抗及びコンタクト抵抗、更には電極の接触抵抗を低減し、オン抵抗を大幅に改善した信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを得ることができる。
（第３の実施形態）
本実施形態では、第１の実施形態と同様にＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示するが、バッファ層の組成が異なる点で第１の実施形態と相違する。
図９〜図１１は、第３の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、第１の実施形態の構成部材と対応するものについては、同符号を付す。
先ず、図９（ａ）に示すように、核形成層２ａ及びバッファ層２２を順次形成する。
詳細には、ＭＯＶＰＥ法により、成長用基板として例えばＳｉＣ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ＡｌＧａＮを３μｍ程度の厚みに順次成長する。これにより、ＳｉＣ基板１上に核形成層２ａ及びバッファ層２２が積層形成される。バッファ層２２のＡｌＧａＮは、Ａｌ組成を３０％程度以下とすることが好ましく、ここでは５％程度とする。バッファ層２２のＡｌＧａＮの組成は、Ａｌx2Ｇａ1-x2Ｎ（０≦ｘ２≦０．３）と表記することができる。
続いて、図９（ｂ）に示すように、コンタクト領域２３を形成する。
詳細には、ｎ型不純物、ここではＳｉを、バッファ層２２の表面のソース電極及びドレイン電極の形成予定部位にイオン注入する。イオン注入のドーズ量は１×１０13/ｃｍ2程度、加速電圧は２０ｋｅＶ程度とする。これにより、バッファ層２２の一部（表層部分）にコンタクト領域２３が形成される。コンタクト領域２３のＳｉ濃度は、１×１０17／ｃｍ3程度〜１×１０21／ｃｍ3程度の範囲内の値とする。１×１０17／ｃｍ3程度よりも低濃度であると、十分な導電性が得られない。１×１０21／ｃｍ3程度よりも高濃度であると、電子走行層２ｃ等への悪影響が懸念される。１×１０17／ｃｍ3程度〜１×１０21／ｃｍ3程度の範囲内のＳｉ濃度とすることで、電子走行層２ｃ等に悪影響を及ぼすことなく十分な導電性が得られる。イオン注入のｎ型不純物としては、Ｓｉ，Ｇｅ，Ｓｎ，Ｏのうちから選択した１種又は２種以上を用いることができる。
次に、バッファ層２２上及びコンタクト領域２３上に、例えば熱ＣＶＤ法によりシリコン酸化膜等の保護膜１２を形成し、熱処理を行う。熱処理の温度は１０００℃程度以上、ここでは１１００℃程度とする。この熱処理により、コンタクト領域２３に添加されたＳｉを活性化すると共に、コンタクト領域２３（バッファ層２２）のＡｌＧａＮの結晶性を回復させる。その後、保護膜１２をウェットエッチングにより除去する。
続いて、図９（ｃ）に示すように、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅを順次形成する。
詳細には、ＭＯＶＰＥ法により、バッファ層２２の上面上及びコンタクト領域２３の上面上に、ＧａＮを３０ｎｍ程度の厚みに、ＡｌＮを１ｎｍ程度の厚みに、ＩｎＡｌＮを１０ｎｍ程度の厚みにそれぞれ成長する。以上により、バッファ層２２の上面上及びコンタクト領域２３の上面上に、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅが積層形成される。以上により、核形成層２ａ、バッファ層２２、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅを有し、バッファ層２ｂの一部（表層部分）にｎ型のコンタクト領域２３が形成された化合物半導体積層構造２が形成される。
続いて、図１０（ａ）に示すように、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極溝２Ａ，２Ｂを形成する。
詳細には、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、コンタクト領域２３の表面が露出するまで、電子走行層２ｃ、スペーサ層２ｄ、及び電子供給層２ｅの電極形成予定位置をドライエッチングして除去する。これにより、コンタクト領域２３の表面の電極形成予定位置を露出する電極溝２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ程度、圧力を２Ｐａ程度、ＲＦ投入電力を２０Ｗ程度とする。その後、レジストマスクは灰化処理等により除去される。
続いて、図１０（ｂ）に示すように、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極溝２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極溝２Ａ，２Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌをコンタクト領域２３とオーミック接触させ、オーミック特性を確立させる。Ｔａ／Ａｌのコンタクト領域２３とのオーミック特性が得られるのであれば、熱処理が不要な場合もある。以上により、電極溝２Ａ，２Ｂを電極材料の一部で埋め込むソース電極３及びドレイン電極４が形成される。
続いて、図１０（ｃ）に示すように、パッシベーション膜５を形成する。
詳細には、化合物半導体積層構造２の全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等を用いて、例えば２ｎｍ程度〜５００ｎｍ程度、例えば１００ｎｍ程度の厚みに堆積する。これにより、パッシベーション膜５が形成される。プラズマＣＶＤ法の代わりにＡＬＤ法やスパッタ法を用いても良い。パッシベーション膜５の材料としては、Ｓｉ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物、酸窒化物が好ましい。
続いて、図１１（ａ）に示すように、パッシベーション膜５に電極溝５ａを形成する。
詳細には、先ず、パッシベーション膜５をリソグラフィー及びドライエッチングにより加工する。ドライエッチングには、フッ素系ガス又は塩素系ガスを用いる。これにより、パッシベーション膜５には、電子供給層２ｅの表面を露出する貫通溝である電極溝５ａが形成される。
レジストマスクは、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
続いて、図１１（ｂ）に示すように、ゲート電極６を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜６上に塗布し、パッシベーション膜５の電極溝５ａの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、パッシベーション膜５の電極溝５ａの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極溝５ａを電極材料の一部で埋め込むゲート電極６が形成される。
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、シート抵抗及びコンタクト抵抗、更には電極の接触抵抗を低減し、オン抵抗を大幅に改善した信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを得ることができる。
上述した第１〜第３の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴは、いわゆるディスクリートパッケージに適用される。
このディスクリートパッケージでは、上述したＩｎＡｌＮ／ＧａＮ・ＨＥＭＴのチップが搭載される。以下、１〜第３の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴのチップ（以下、ＨＥＭＴチップと言う）のディスクリートパッケージについて例示する。
ＨＥＭＴチップの概略構成を図１２に示す。
ＨＥＭＴチップ３０では、その表面に、上述したＩｎＡｌＮ／ＧａＮ・ＨＥＭＴのドレイン電極が接続されたドレインパッド３１と、ゲート電極が接続されたゲートパッド３２と、ソース電極が接続されたソースパッド３３とが設けられている。
図１３は、ディスクリートパッケージを示す概略平面図である。
ディスクリートパッケージを作製するには、先ず、ＨＥＭＴチップ３０を、ハンダ等のダイアタッチ剤４１を用いてリードフレーム４２に固定する。リードフレーム４２にはドレインリード４２ａが一体形成されており、ゲートリード４２ｂ及びソースリード４２ｃがリードフレーム４２と別体として離間して配置される。
続いて、Ａｌワイヤ４３を用いたボンディングにより、ドレインパッド３１とドレインリード４２ａ、ゲートパッド３２とゲートリード４２ｂ、ソースパッド３３とソースリード４２ｃをそれぞれ電気的に接続する。
その後、モールド樹脂４４を用いて、トランスファーモールド法によりＨＥＭＴチップ３０を樹脂封止し、リードフレーム４２を切り離す。以上により、ディスクリートパッケージが形成される。
（第４の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれたＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路を開示する。
図１４は、ＰＦＣ回路を示す結線図である。
ＰＦＣ回路５０は、スイッチ素子（トランジスタ）５１と、ダイオード５２と、チョークコイル５３と、コンデンサ５４，５５と、ダイオードブリッジ５６と、交流電源（ＡＣ）５７とを備えて構成される。スイッチ素子５１に、第１〜第３の実施形態から選ばれたＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが適用される。
ＰＦＣ回路５０では、スイッチ素子５１のドレイン電極と、ダイオード５２のアノード端子及びチョークコイル５３の一端子とが接続される。スイッチ素子５１のソース電極と、コンデンサ５４の一端子及びコンデンサ５５の一端子とが接続される。コンデンサ５４の他端子とチョークコイル５３の他端子とが接続される。コンデンサ５５の他端子とダイオード５２のカソード端子とが接続される。コンデンサ５４の両端子間には、ダイオードブリッジ５６を介してＡＣ５７が接続される。コンデンサ５５の両端子間には、直流電源（ＤＣ）が接続される。
本実施形態では、シート抵抗及びコンタクト抵抗、更には電極の接触抵抗を低減し、オン抵抗を大幅に改善した信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを、ＰＦＣ回路５０に適用する。これにより、信頼性の高いＰＦＣ回路５０が実現する。
（第５の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれたＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図１５は、第５の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路６１及び低圧の二次側回路６２と、一次側回路６１と二次側回路６２との間に配設されるトランス６３とを備えて構成される。
一次側回路６１は、第２の実施形態によるＰＦＣ回路５０と、ＰＦＣ回路５０のコンデンサ５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路６０とを有している。フルブリッジインバータ回路６０は、複数（ここでは４つ）のスイッチ素子６４ａ，６４ｂ，６４ｃ，６４ｄを備えて構成される。
二次側回路６２は、複数（ここでは３つ）のスイッチ素子６５ａ，６５ｂ，６５ｃを備えて構成される。
本実施形態では、一次側回路６１を構成するＰＦＣ回路５０のスイッチ素子５１と同様に、フルブリッジインバータ回路６０のスイッチ素子６４ａ，６４ｂ，６４ｃ，６４ｄが、第１〜第３の実施形態から選ばれたＩｎＡｌＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路６２のスイッチ素子６５ａ，６５ｂ，６５ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、シート抵抗及びコンタクト抵抗、更には電極の接触抵抗を低減し、オン抵抗を大幅に改善した信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを、高圧回路である一次側回路６１に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
（第６の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれたＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図１６は、第６の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路７１と、ミキサー７２ａ，７２ｂと、パワーアンプ７３とを備えて構成される。
ディジタル・プレディストーション回路７１は、入力信号の非線形歪みを補償するものである。ミキサー７２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ７３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第３の実施形態から選ばれたＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを有している。なお図１６では、例えばスイッチの切り替えにより、出力側の信号をミキサー７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路７１に送出できる構成とされている。
本実施形態では、シート抵抗及びコンタクト抵抗、更には電極の接触抵抗を低減し、オン抵抗を大幅に改善した信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
第１〜第６の実施形態では、化合物半導体装置としてＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを例示したが、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴのみならず、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴにも適用できる。ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの場合には、電子供給層２ｄがＩｎＡｌＧａＮで形成される。電子供給層２ｄの組成は、ＩｎＡｌＮ又はＩｎＡｌＧａＮとして、Ｉｎx1Ａｌy1Ｇａz1Ｎ（０＜ｘ１＜１，且つ０＜ｙ１＜１，且つ０≦ｚ１＜１，且つｘ１＋ｚ１＞０，且つｘ１＋ｙ１＋ｚ１＝１）と表記することができる。
また、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴのみならず、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにも適用できる。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴの場合には、電子供給層２ｄがＡｌＧａＮで形成される。電子供給層２ｄの組成は、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、又はＡｌＧａＮとして、Ｉｎx1Ａｌy1Ｇａz1Ｎ（０≦ｘ１＜１，且つ０＜ｙ１＜１，且つ０≦ｚ１＜１，且つｘ１＋ｚ１＞０，且つｘ１＋ｙ１＋ｚ１＝１）と表記することができる。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）バッファ層と、
前記バッファ層の一部に形成されたｎ型導電領域と、
前記バッファ層の上面上及び前記ｎ型導電領域の上面上に形成された電子走行層と、
前記電子走行層の上方に形成されたＩｎx1Ａｌy1Ｇａz1Ｎ（０≦ｘ１＜１，且つ０＜ｙ１＜１，且つ０≦ｚ１＜１，且つｘ１＋ｚ１＞０，且つｘ１＋ｙ１＋ｚ１＝１）を含有する電子供給層と、
前記ｎ型導電領域上に形成された電極と
を含むことを特徴とする化合物半導体装置。
（付記２）前記バッファ層は、Ａｌx2Ｇａ1-x2Ｎ（０≦ｘ２≦０．３）を含有することを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記電子走行層と前記電子供給層との間に、Ｉｎx3Ａｌy3Ｇａ1-x3-y3Ｎ（０≦ｘ３≦０．０５，且つ０＜ｙ３≦１）を含有するスペーサ層を更に含むことを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記ｎ型導電領域は、ｎ型不純物濃度が１×１０17／ｃｍ3〜１×１０21／ｃｍ3の範囲内の値であることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）前記電子走行層は、ｎ型不純物濃度が１×１０17／ｃｍ3以下であることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）バッファ層を形成する工程と、
前記バッファ層の一部にｎ型導電領域を形成する工程と、
前記バッファ層の上面上及び前記ｎ型導電領域の上面上に電子走行層を形成する工程と、
前記電子走行層の上方に、Ｉｎx1Ａｌy1Ｇａz1Ｎ（０≦ｘ１＜１，且つ０＜ｙ１＜１，且つ０≦ｚ１＜１，且つｘ１＋ｚ１＞０，且つｘ１＋ｙ１＋ｚ１＝１）を含有する電子供給層を形成する工程と、
前記ｎ型導電領域上に電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
（付記７）前記ｎ型導電領域を形成した後、前記電子走行層を形成する前に、前記ｎ型導電領域を熱処理する工程を更に含むことを特徴とする付記６に記載の化合物半導体装置の製造方法。
（付記８）前記バッファ層は、Ａｌx2Ｇａ1-x2Ｎ（０≦ｘ２≦０．３）を含有することを特徴とする付記６又は７に記載の化合物半導体装置の製造方法。
（付記９）前記電子走行層と前記電子供給層との間に、Ｉｎx3Ａｌy3Ｇａ1-x3-y3Ｎ（０≦ｘ３≦０．０５，且つ０＜ｙ３≦１）を含有するスペーサ層を形成する工程を更に含むことを特徴とする付記６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１０）前記ｎ型導電領域は、ｎ型不純物濃度が１×１０17／ｃｍ3〜１×１０21／ｃｍ3の範囲内の値であることを特徴とする付記６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１１）前記電子走行層は、ｎ型不純物濃度が１×１０17／ｃｍ3以下であることを特徴とする付記６〜１０のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１２）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
バッファ層と、
前記バッファ層の一部に形成されたｎ型導電領域と、
前記バッファ層の上面上及び前記ｎ型導電領域の上面上に形成された電子走行層と、
前記電子走行層の上方に形成されたＩｎx1Ａｌy1Ｇａz1Ｎ（０＜ｘ１＜１，０＜ｙ１＜１，０≦ｚ１＜１，ｘ１＋ｙ１＋ｚ１＝１））を含有する電子供給層と、
前記ｎ型導電領域上に形成された電極と
を含むことを特徴とする電源回路。
（付記１３）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
バッファ層と、
前記バッファ層の一部に形成されたｎ型導電領域と、
前記バッファ層の上面上及び前記ｎ型導電領域の上面上に形成された電子走行層と、
前記電子走行層の上方に形成されたＩｎx1Ａｌy1Ｇａz1Ｎ（０＜ｘ１＜１，０＜ｙ１＜１，０≦ｚ１＜１，ｘ１＋ｙ１＋ｚ１＝１））を含有する電子供給層と、
前記ｎ型導電領域上に形成された電極と
を含むことを特徴とする高周波増幅器。
１，１０１ ＳｉＣ基板
２，１０２ 化合物半導体積層構造
２ａ 核形成層
２ｂ，２２ バッファ層
２ｃ，１０２ｂ 電子走行層
２ｄ，１０２ｃ 電子供給層
２ｅ，１０２ｄ キャップ層
２Ａ，２Ｂ，５ａ 電極溝
３，１０３ ソース電極
４，１０４ ドレイン電極
５，１０５ パッシベーション膜
６，１０６ ゲート電極
１１，２３ コンタクト領域
１２ 保護膜
２１ ゲート絶縁膜
３０ ＨＥＭＴチップ
３１ ドレインパッド
３２ ゲートパッド
３３ ソースパッド
４１ ダイアタッチ剤
４２ リードフレーム
４２ａ ドレインリード
４２ｂ ゲートリード
４２ｃ ソースリード
４３ Ａｌワイヤ
４４ モールド樹脂
５０ ＰＦＣ回路
５１，６４ａ，６４ｂ，６４ｃ，６４ｄ，６５ａ，６５ｂ，６５ｃ スイッチ素子
５２ ダイオード
５３ チョークコイル
５４，５５ コンデンサ
５６ ダイオードブリッジ
６０ フルブリッジインバータ回路
６１ 一次側回路
６２ 二次側回路
６３ トランス
７１ ディジタル・プレディストーション回路
７２ａ，７２ｂ ミキサー
７３ パワーアンプ

Claims (10)

  1. バッファ層と、
    前記バッファ層の一部に形成されたｎ型導電領域と、
    前記バッファ層の上面上及び前記ｎ型導電領域の上面上に形成された電子走行層と、
    前記電子走行層の上方に形成されたＩｎx1Ａｌy1Ｇａz1Ｎ（０≦ｘ１＜１，且つ０＜ｙ１＜１，且つ０≦ｚ１＜１，且つｘ１＋ｚ１＞０，且つｘ１＋ｙ１＋ｚ１＝１）を含有する電子供給層と、
    前記ｎ型導電領域に接触して形成されたソース電極及びドレイン電極と
    を含むことを特徴とする化合物半導体装置。
  2. 前記バッファ層は、Ａｌx2Ｇａ1-x2Ｎ（０≦ｘ２≦０．３）を含有することを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記電子走行層と前記電子供給層との間に、Ｉｎx3Ａｌy3Ｇａ1-x3-y3Ｎ（０≦ｘ３≦０．０５，且つ０＜ｙ３≦１）を含有するスペーサ層を更に含むことを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記ｎ型導電領域は、ｎ型不純物濃度が１×１０17／ｃｍ3〜１×１０21／ｃｍ3の範囲内の値であることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  5. 前記電子走行層は、ｎ型不純物濃度が１×１０17／ｃｍ3以下であることを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
  6. バッファ層を形成する工程と、
    前記バッファ層の一部にｎ型導電領域を形成する工程と、
    形成された前記ｎ型導電領域を熱処理する工程と、
    前記ｎ型導電領域を熱処理した後に、前記バッファ層の上面上及び前記ｎ型導電領域の上面上に電子走行層を形成する工程と、
    前記電子走行層の上方に、Ｉｎx1Ａｌy1Ｇａz1Ｎ（０≦ｘ１＜１，且つ０＜ｙ１＜１，且つ０≦ｚ１＜１，且つｘ１＋ｚ１＞０，且つｘ１＋ｙ１＋ｚ１＝１）を含有する電子供給層を形成する工程と、
    前記ｎ型導電領域上に電極を形成する工程と
    を含むことを特徴とする化合物半導体装置の製造方法。
  7. 前記バッファ層は、Ａｌx2Ｇａ1-x2Ｎ（０≦ｘ２≦０．３）を含有することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
  8. 前記電子走行層と前記電子供給層との間に、Ｉｎx3Ａｌy3Ｇａ1-x3-y3Ｎ（０≦ｘ３≦０．０５，且つ０＜ｙ３≦１）を含有するスペーサ層を形成する工程を更に含むことを特徴とする請求項６又は７に記載の化合物半導体装置の製造方法。
  9. 前記ｎ型導電領域は、ｎ型不純物濃度が１×１０17／ｃｍ3〜１×１０21／ｃｍ3の範囲内の値であることを特徴とする請求項６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
  10. 前記電子走行層は、ｎ型不純物濃度が１×１０17／ｃｍ3以下であることを特徴とする請求項６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
JP2015215109A 2015-10-30 2015-10-30 化合物半導体装置及びその製造方法 Expired - Fee Related JP6623691B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015215109A JP6623691B2 (ja) 2015-10-30 2015-10-30 化合物半導体装置及びその製造方法
US15/283,911 US9653569B1 (en) 2015-10-30 2016-10-03 Compound semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015215109A JP6623691B2 (ja) 2015-10-30 2015-10-30 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017085060A JP2017085060A (ja) 2017-05-18
JP6623691B2 true JP6623691B2 (ja) 2019-12-25

Family

ID=58635151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015215109A Expired - Fee Related JP6623691B2 (ja) 2015-10-30 2015-10-30 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9653569B1 (ja)
JP (1) JP6623691B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865721B1 (en) * 2016-06-15 2018-01-09 Qorvo Us, Inc. High electron mobility transistor (HEMT) device and method of making the same
JP6685890B2 (ja) * 2016-12-19 2020-04-22 株式会社東芝 半導体装置及びその製造方法
CN107731916B (zh) * 2017-10-12 2024-02-13 中国电子科技集团公司第十三研究所 半导体器件及利用异质结形成金刚石n型导电沟道的方法
US10276704B1 (en) * 2017-10-17 2019-04-30 Mitsubishi Electric Research Laboratiories, Inc. High electron mobility transistor with negative capacitor gate
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
JP2021120966A (ja) 2018-04-27 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 スイッチングトランジスタ及び半導体モジュール
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
US11476154B2 (en) * 2019-09-26 2022-10-18 Raytheon Company Field effect transistor having improved gate structures
JP2021144993A (ja) * 2020-03-10 2021-09-24 富士通株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP5200372B2 (ja) 2006-12-07 2013-06-05 日立電線株式会社 電界効果トランジスタおよびその製造方法
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP2011060950A (ja) * 2009-09-09 2011-03-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
US9397260B2 (en) * 2011-10-10 2016-07-19 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
JP6179266B2 (ja) 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
US9455342B2 (en) * 2013-11-22 2016-09-27 Cambridge Electronics, Inc. Electric field management for a group III-nitride semiconductor device

Also Published As

Publication number Publication date
US20170125545A1 (en) 2017-05-04
JP2017085060A (ja) 2017-05-18
US9653569B1 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
JP6623691B2 (ja) 化合物半導体装置及びその製造方法
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
US9478539B1 (en) Compound semiconductor device and method of manufacturing the same
TWI492378B (zh) 化合物半導體裝置及其製造方法
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
US8765554B2 (en) Compound semiconductor device and method for manufacturing the same
TWI543366B (zh) 化合物半導體裝置及其製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
US9966445B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2017085062A (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2018085414A (ja) 化合物半導体装置
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
US20240006526A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP2021144993A (ja) 半導体装置
JP2022152049A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2018190877A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6623691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees