JP6622228B2

JP6622228B2 - 光変調器及びその製造方法

Info

Publication number: JP6622228B2
Application number: JP2016573367A
Authority: JP
Inventors: 藤方　潤一; 潤一藤方; 重樹高橋; 充竹中; ヨンヒョンキム
Original assignee: University of Tokyo NUC; Photonics Electronics Technology Research Association
Current assignee: University of Tokyo NUC; Photonics Electronics Technology Research Association
Priority date: 2015-02-06
Filing date: 2016-02-02
Publication date: 2019-12-18
Anticipated expiration: 2036-02-02
Also published as: US20180024410A1; US10146070B2; WO2016125772A1; EP3255480A4; JPWO2016125772A1; EP3255480A1; EP3255480B1

Description

本発明は光変調器及びその製造方法に関し、より詳細には、シリコン（Ｓｉ）のキャリアプラズマ効果を利用した光位相変調器及び光強度変調器並びにその製造方法に関する。

家庭用光ファイバおよびローカル・エリア・ネットワーク（ＬＡＮ）などの様々なシステム用の１３１０ｎｍおよび１５５０ｎｍの光ファイバ通信波長で機能するシリコン・ベース光通信デバイスは、ＣＭＯＳ技術を利用して、光機能素子および電子回路をシリコンプラットフォーム上に集積化可能とする非常に有望な技術である。

近年、シリコン・ベースの導波路、光結合器、および波長フィルタなどの受動デバイスは、非常に広く研究されている。また、このような通信システム用の光信号を操作する手段として重要な技術として、シリコン・ベースの光変調器や光スイッチなどの能動素子が挙げられ、非常に注目されている。シリコンの熱光学効果を利用して屈折率を変化させる光スイッチや変調素子は、低速であり、１Ｍｂ／秒の変調周波数までの装置速度にしか使用出来ない。従って、より多くの光通信システムにおいて要求される高い変調周波数を実現するためには、電気光学効果を利用した光変調素子が必要である。

現在提案されている電気光学変調器の多くは、キャリアプラズマ効果を利用して、シリコン層中の自由キャリア密度を変化させることにより、屈折率の実数部と虚数部を変化させ、光の位相や強度を変化させるデバイスである。純シリコンは、線形電気光学効果（Ｐｏｃｋｅｌｓ）効果を示さず、またＦｒａｎｚ−Ｋｅｌｄｙｓｈ効果やＫｅｒｒ効果による屈折率の変化は非常に小さいため、上記の効果が広く利用されている。自由キャリア吸収を利用した変調器では、Ｓｉ中を伝播する光吸収の変化により、出力が直接変調される。屈折率変化を利用した構造としては、マッハ・ツェンダー干渉計を利用したものが一般的であり、二本のアームにおける光位相差を干渉させて、光の強度変調信号を得ることが可能である。

電気光学変調器における自由キャリア密度は、自由キャリアの注入、蓄積、除去、または反転によって変えることが出来る。現在までに検討されたこのような装置の多くは、光変調効率が悪く、光位相変調に必要な長さがｍｍオーダーであり、１ｋＡ／ｃｍ^３より高い注入電流密度が必要である。小型・高集積化、さらには低消費電力化を実現するためには、高い光変調効率が得られる素子構造が必要であり、これにより光位相変調長さを小さくすることが可能である。また、素子サイズが大きい場合、シリコンプラットフォーム上での温度分布の影響を受け易くなり、熱光学効果に起因するシリコン層の屈折率変化により、本来の電気光学効果を打ち消すことも想定され、問題である。

図２５は、非特許文献１および特許文献１に開示されている、ＳＯＩ基板上に形成されたリブ導波路形状を利用した、シリコン・ベース電気光学位相変調器の典型例である。電気光学位相変調器は、真性半導体領域からなるリブ形状の両側に横方向に延びるスラブ領域がｐ，ｎドープされて形成されている。上記リブ導波路構造は、シリコン・オン・インシュレータ（ＳＯＩ）基板上のＳｉ層を利用して形成される。図２５に示した構造は、ＰＩＮダイオード型変調器であり、順方向および逆方向バイアスを印加することにより、真性半導体領域内の自由キャリア密度を変化させ、キャリアプラズマ効果を利用することにより、屈折率を変化させる構造となっている。この例では、真性半導体シリコン層２５０１は、第１の電極コンタクト層２５０６と接触する領域に高濃度にドープ処理されたｐタイプ領域２５０４を含むように形成されている。図では、真性半導体シリコン層２５０１は、さらに高濃度にｎタイプドープ処理された領域２５０５および、これに接続する第２の電極コンタクト層２５０６を含む。上記ＰＩＮダイオードの構造においては、領域２５０４、２５０５は、ｃｍ^３毎に約１０^２０のキャリア密度を呈するようにドープ処理することも可能である。また、上記ＰＩＮ構造においては、ｐタイプ領域２５０４およびｎタイプ領域２５０５は、リブ２５０１の両側に間隔を置いて配置されており、リブ２５０１は真性半導体層である。また、図２５には、支持基板２５０３、埋め込み酸化膜層２５０２、電極配線２５０７及び酸化物クラッド２５０８が示されている。

光変調動作に関しては、第１及び第２の電極コンタクト層２５０６を用いて、ＰＩＮダイオードに対して順方向バイアスを印加し、それによって導波路内に自由キャリアを注入するように、電源に接続されている。この時、自由キャリアの増加により、シリコン層２５０１の屈折率が変化し、それによって導波路を通して伝達される光の位相変調が行われる。しかし、この光変調動作の速度は、リブ２５０１内の自由キャリア寿命と、順方向バイアスが取り除かれた場合のキャリア拡散によって制限される。このような従来技術のＰＩＮダイオード位相変調器は、通常、順方向バイアス動作時に１０〜５０Ｍｂ／秒の範囲内の動作速度を有する。これに対し、キャリア寿命を短くするために、シリコン層内に不純物を導入することによって、切り換え速度を増加させることが可能であるが、導入された不純物は光変調効率を低下させるという課題がある。しかし、動作速度に影響する最も大きな因子は、ＲＣ時定数によるものであり、この場合順方向バイアス印加時の静電容量（Ｃ）が、ＰＮ接合部のキャリア空乏層の減少により非常に大きくなる。理論的には、ＰＮ接合部の高速動作は逆バイアスを印加することにより達成可能であるが、比較的大きな駆動電圧あるいは大きな素子サイズを必要とする。

特開２０１３−２１４０４４号公報

William M. J. Green, Michael J. Rooks, Lidija Sekaric, and Yurii A. Vlasof, Opt. Express 15, 17106-171113 (2007), "Ultra-compact, low RF power, 10Gb/s silicon Mach-Zehnder modulator."

したがって、光損失が小さく、サイズが小さく、所要電圧が低く、高速動作が可能な光変調器が必要とされている。

本発明の実施例において、光位相変調器は、基板上に横方向に形成されたＳｉ又はＳｉ_１−ｙＧｅ_ｙからなるＰＮ接合又はＰＩＮ接合と、第１の導電タイプ又は第２の導電タイプを呈するように不純物ドーピングされ、ＰＮ接合又はＰＩＮ接合と電気的に接続されるように、ＰＮ接合又はＰＩＮ接合上に積層される少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層とを含むリブ型導波路構造を備える。

本発明の実施例において、光位相変調器は、リブ型導波路構造に隣接する、第１の導電タイプの第１の電極及び第２の導電タイプの第２の電極を備える。第１の電極及び第２の電極に電圧を印加することにより、リブ型導波路構造におけるキャリア密度が変化される。

本発明の実施例において、少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層は格子歪を有する。

本発明の実施例において、基板上に横方向に形成されたＰＮ接合又はＰＩＮ接合が、ＳｉからなるＰＮ接合又はＰＩＮ接合と、Ｓｉ_１−ｙＧｅ_ｙからなるＰＮ接合又はＰＩＮ接合との積層構造からなる。

本発明の実施例において、基板上に横方向に形成されたＳｉおよびＳｉ_１−ｙＧｅ_ｙの積層構造からなるＰＮ接合又はＰＩＮ接合が、リブ型導波路構造を備える。

本発明の実施例において、少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層が、ＰＮ接合又はＰＩＮ接合上に積層されたＳｉ_１−ｘ１Ｇｅ_ｘ１層と、Ｓｉ_１−ｘ１Ｇｅ_ｘ１層上に積層されたＳｉ_１−ｘ２Ｇｅ_ｘ２層とを備え、ここでｘ２はｘ１より小さい。

本発明の実施例において、少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層が、上部あるいは側面に形成された歪誘起膜を備える。

本発明の実施例において、基板上に横方向に形成されたＰＮ接合もしくはＰＩＮ接合、又はその上に電気的に接続されるように積層された少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層において、第１の導電タイプのドーピング濃度は第２の導電タイプのドーピング濃度よりも小さい。

本発明の実施例において、第１の導電タイプがｐ型であり、第２の導電タイプがｎ型である。

本発明の実施例において、ＰＮ接合又はＰＩＮ接合が、光の伝搬方向に沿って周期的又は非周期的に形成される複数のＰＮ接合又はＰＩＮ接合を含む。

本発明の実施例において、周期的又は非周期的に形成される複数のＰＮ接合又はＰＩＮ接合の接合位置に対応して、ＰＮ接合又はＰＩＮ接合上に積層された少なくとも１つのＳｉ_１−ｘＧｅ_ｘ層の導電タイプが第１の導電タイプと第２の導電タイプとの間で交互に変化する。

本発明の実施例において、光強度変調器は、上記のような光位相変調器を備える。

本発明の実施例において、光位相変調器の製造方法は、横方向に形成されたＳｉ又はＳｉ_１−ｙＧｅ_ｙからなるＰＮ接合又はＰＩＮ接合を形成するステップと、ＰＮ接合又はＰＩＮ接合に隣接する領域を第１の導電タイプ及び第２の導電タイプでドープして、第１の導電タイプの第１の電極及び第２の導電タイプの第２の電極を形成するステップと、ＰＮ接合又はＰＩＮ接合上に、第１の導電タイプ又は第２の導電タイプを呈するように不純物ドーピングされ、ＰＮ接合又はＰＩＮ接合と電気的に接続される少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層を形成するステップとを備える。

本発明の実施例において、少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層を形成するステップは、ＰＮ接合又はＰＩＮ接合に凹みを形成して、当該凹み上に少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層を形成するステップを含む。

本発明によれば、光損失が小さく、サイズが小さく、所要電圧が低く、高速動作が可能な光位相変調器を実現することができる。

本発明の１つの実施例による光位相変調器１００の断面図を概略的に示す。図２（Ａ）は、シミュレーションに用いた光位相変調器の断面構造を示す。図２（Ｂ）は、図２（Ａ）の光位相変調器について計算された光フィールドを示す。ＰＮ接合上にｐ型Ｓｉ層を積層した構成とＰＮ接合上にｐ型Ｓｉ_１−ｘＧｅ_ｘ層を積層した場合のそれぞれについて、バイアス電圧が０Ｖ及び−２Ｖのときのキャリア分布の計算結果を示す。図２（Ａ）の光位相変調器について、逆バイアス電圧と性能指数Ｖ_πＬとの間の関係及び逆バイアス電圧と挿入損失との間の関係の計算結果を示す。図５（Ａ）は、図２（Ａ）に示される光位相変調器について、光の過剰損失と電極（ハイドープ領域）間距離との間の関係の計算結果を示す。図５（Ｂ）は、ＳｉＧｅ層を用いない場合とＳｉＧｅ層を用いた場合のそれぞれについての、光電界プロファイルの計算結果を示す。本発明の１つの実施例による光位相変調器６００の断面図を概略的に示す。本発明の１つの実施例による光位相変調器７００の断面図を概略的に示す。本発明の１つの実施例による光位相変調器８００の断面図を概略的に示す。本発明の１つの実施例による光位相変調器９００の断面図を概略的に示す。本発明の１つの実施例による光位相変調器１０００の断面図を概略的に示す。本発明の１つの実施例による光位相変調器１１００の断面図を概略的に示す。本発明の１つの実施例による光位相変調器１２００の斜視図を概略的に示す。図１２に示される光位相変調器の断面図を概略的に示す。図１２に示される光位相変調器の断面図を概略的に示す。本発明の１つの実施例による光位相変調器１５００の斜視図を概略的に示す。図１５に示される光位相変調器の断面図を概略的に示す。図１５に示される光位相変調器の断面図を概略的に示す。本発明の１つの実施例による光位相変調器１８００の斜視図を概略的に示す。図１８に示される光位相変調器の断面図を概略的に示す。図１８に示される光位相変調器の断面図を概略的に示す。本発明の１つの実施例による光位相変調器２１００の斜視図を概略的に示す。図２１に示される光位相変調器の断面図を概略的に示す。図２１に示される光位相変調器の断面図を概略的に示す。図１に示される本発明の実施例による光位相変調器の製造工程を説明する図である。図１に示される本発明の実施例による光位相変調器の製造工程を説明する図である。図１に示される本発明の実施例による光位相変調器の製造工程を説明する図である。図１に示される本発明の実施例による光位相変調器の製造工程を説明する図である。図１に示される本発明の実施例による光位相変調器の製造工程を説明する図である。図１に示される本発明の実施例による光位相変調器の製造工程を説明する図である。図１に示される本発明の実施例による光位相変調器の製造工程を説明する図である。図１に示される本発明の実施例による光位相変調器の製造工程を説明する図である。従来のシリコン・ベース電気光学位相変調器の典型例を示す。

本発明の実施例に関して、図面を参照しながら以下に詳細に説明する。図１は、本発明の１つの実施例による光位相変調器１００の断面図を概略的に示す。本実施例において、光位相変調器１００は、シリコンフォトニクス技術を利用して、シリコン（Ｓｉ）基板１０２に堆積されたシリカガラス（ＳｉＯ_２）からなる埋め込み酸化膜（ＢＯＸ）層１０４上に形成される。光位相変調器１００はリブ型導波路構造１１０を備える。リブ型導波路構造１１０は、基板に対して横方向（基板に対して水平な方向）に形成されたＳｉからなるＰＮ接合１０６を含む。ＰＮ接合１０６は、ｐ型Ｓｉ領域１３０及びｎ型Ｓｉ領域１３２を含む。後述するように、ＰＮ接合１０６はＳｉ_１−ｙＧｅ_ｙ（ｙは０以上１以下）からなってもよい。リブ型導波路構造１１０は、ＰＮ接合１０６に代えて、ＰＩＮ接合を含んでもよい。このようなＰＩＮ接合は、意図的に形成されたＰＩＮ接合と、ＰＮ接合から変化することによって意図せずに形成されたＰＩＮ接合の両方を含み得る。意図しない場合とは、ＰＮ接合１０６において電子と正孔が熱拡散により再結合してＩ層になる場合である。リブ型導波路構造１１０はまた、不純物ドーピングによって導電性を有する、ＰＮ接合１０６上に積層される少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ（ｘは０以上１以下）層１０８を含む。本実施例において、Ｓｉ_１−ｘＧｅ_ｘ層１０８の導電タイプはｐ型であるが、Ｓｉ_１−ｘＧｅ_ｘ層１０８の導電タイプはｎ型であってもよい。このように、Ｓｉ_１−ｘＧｅ_ｘ層１０８は導電性を有し、したがって、ＰＮ接合１０６と電気的に接続される。

図１に示されるように、一例として、Ｓｉ_１−ｘＧｅ_ｘ層１０８の幅は０．４μｍであり、Ｓｉ_１−ｘＧｅ_ｘ層１０８の厚さは２０〜８０ｎｍであり、ＰＮ接合の中心からｐ型Ｓｉ領域１３０の端までの距離は１μｍである。また、一例として、リブ型導波路構造１１０におけるＰＮ接合の高さは、図１に示すように、スラブ層に対して８０〜１００ｎｍである。また、一例として、電極１１２及び１１４の厚さは０．１０〜０．２５μｍである。

光位相変調器１００はまた、リブ型導波路構造１１０に隣接する第１の導電タイプ（例えば、ｐ型）の第１の電極１１２及び第２の導電タイプ（例えば、ｎ型）の第２の電極１１４、接地電極１１６及び信号電極１１８、並びにクラッド１２０を備える。接地電極１１６及び信号電極１１８は、例えば、Ｔｉ、ＴｉＮ、ＡｌＳｉＣｕ、ＴｉＮなどからなってもよい。接地電極１１６及び信号電極１１８を介して第１の電極１１２及び第２の電極１１４に電圧を印加することにより、リブ型導波路構造１１０におけるキャリア密度が変化される。

光位相変調器１００は、キャリアプラズマ効果を利用して光を位相変調する。キャリアプラズマ効果におけるプラズマ分散効果による屈折率の変化は次の式によって表すことができる。

ここで、Δｎは屈折率の変化、ｅは単位電荷、λは光波長、ｃは光速度、ε_０は真空中の誘電率、ｎはＳｉの屈折率、ΔＮ_ｅは電子密度の変化、ｍ^＊ _ｃｅは電子の有効質量、ΔＮ_ｈは正孔密度の変化、ｍ^＊ _ｃｈは正孔の有効質量である。式（１）から理解されるように、電子の有効質量又は正孔の有効質量が減少すると、屈折率の変化Δｎが増大する。

キャリアプラズマ効果における自由キャリア吸収による光吸収係数の変化は次の式によって表すことができる。

ここで、Δαは光吸収係数の変化、μ_ｅは電子の移動度、μ_ｈは正孔の移動度である。式（２）から理解されるように、電子の有効質量又は正孔の有効質量が減少すると、光吸収係数の変化Δαが増大する。

Ｓｉ層の上にＳｉ_１−ｘＧｅ_ｘ層を積層すると、Ｓｉの格子定数とＳｉ_１−ｙＧｅ_ｙの格子定数との差を起因として、Ｓｉ_１−ｘＧｅ_ｘ層に歪（格子歪）が誘起される。Ｓｉ_１−ｘＧｅ_ｘ層に歪が誘起されると、キャリアの有効質量が小さくなる。Ｓｉ_１−ｘＧｅ_ｘ層１０８を用いることにより、Ｓｉのみからなる導波路構造を用いた場合と比較して、自由キャリアの有効質量が低減される。したがって、式（１）から理解されるように、プラズマ分散効果による屈折率の変化が大きくなるため、キャリアプラズマ効果をエンハンスすることができる。このため、本実施例によれば、従来の構成よりも短い距離で必要な位相シフト量を得ることができるため、光位相変調器１００の変調効率を改善することができ、光位相変調器１００のサイズを小さくすることができ、光位相変調器１００の損失を小さくすることができる。また、自由キャリアの有効質量が小さくなるので、有効質量と逆数の関係にある自由キャリアの移動度が高くなる。したがって、本実施例によれば、光位相変調器１００の高速動作が可能となる。

また、ＰＮ接合１０６及び／又はＳｉ_１−ｘＧｅ_ｘ層１０８において、ｐ型のドーピング濃度はｎ型のドーピング濃度よりも小さくてもよい。ＳｉＧｅの場合のキャリアプラズマ効果のエンハンスメントファクターは、Ｓｉの場合と比較して大きい。特に、正孔のエンハンスメントファクターは電子と比較して２倍程度大きい。したがって、ｐ型ＳｉＧｅ層のドーピング濃度をｎ型ＳｉＧｅ層のドーピング濃度より小さくすることにより、屈折率差と吸収係数との間のトレードオフの関係を緩和することができる。結果として、光吸収係数の増大を抑制し、高速化が可能となる。

本願発明者は、以下に説明するシミュレーションを行い、本発明の実施例によるｐ型Ｓｉ_１−ｘＧｅ_ｘ層を有する光位相変調器が、従来のＳｉのみを用いる光位相変調器と比較して、改善された性能を有することを検証した。

図２（Ａ）は、シミュレーションに用いた光位相変調器２００の断面構造を示す。光位相変調器２００は、厚さ１〜３μｍのＢＯＸ層２０４と、ＢＯＸ層２０４上に形成されたＳｉからなるＰＮ接合２０６及び当該ＰＮ接合２０６上に積層されたｐ型Ｓｉ層２０８又はｐ型Ｓｉ_１−ｘＧｅ_ｘ層２０８（ｘ＝０．３）を含む導波路構造２１０と、当該導波路構造２１０に隣接するｐ型電極２１２及びｎ型電極２１４とを備える。各部分のサイズは、図１の説明において例として上述した値と同じである。ＰＮ接合２０６におけるドーピング濃度は１ｅ＋１８ｃｍ^−３である。ｐ型Ｓｉ層２０８及びｐ型Ｓｉ_１−ｘＧｅ_ｘ層２０８におけるドーピング濃度は１ｅ＋１８ｃｍ^−３である。ｐ型電極２１２及びｎ型電極２１４におけるドーピング濃度は１ｅ＋２０ｃｍ^−３である。半導体デバイスシミュレーターをキャリア密度分布計算に使用した。光モードは、有限要素法による電磁界シミュレーターを用いて計算された。図２（Ｂ）は、図２（Ａ）の光位相変調器２００について計算された光フィールド（ＴＥ０モード）を示す。

図３は、ＰＮ接合２０６上にｐ型Ｓｉ層を積層した構成とＰＮ接合２０６上にｐ型Ｓｉ_１−ｘＧｅ_ｘ層を積層した場合のそれぞれについて、バイアス電圧が０Ｖ及び−２Ｖのときのキャリア分布の計算結果を示す。図３（Ａ）はｐ型Ｓｉ層を用いた場合の計算結果である。図３（Ｂ）はｐ型Ｓｉ_１−ｘＧｅ_ｘ層を用いた場合の計算結果である。図３（Ａ）及び（Ｂ）のいずれにおいても、−２Ｖの逆バイアスを印加すると、バイアス電圧が０Ｖである場合と比較して、空乏層が広がる。図３の計算結果においては、ＰＮ接合を構成するＳｉ層とｐ型Ｓｉ_１−ｘＧｅ_ｘ層との間の界面のバンドの不連続性により、図３（Ｂ）の場合に空乏層が若干厚くなる。しかし、図３（Ａ）と図３（Ｂ）との間で大きな差は見られない。

しかしながら、既に述べたように、キャリアプラズマ効果はキャリアの有効質量により影響を受ける。図４（Ａ）及び図４（Ｂ）は、図２（Ａ）の光位相変調器２００について、逆バイアス電圧と性能指数Ｖ_πＬとの間の関係及び逆バイアス電圧と挿入損失との間の関係の計算結果をそれぞれ示す。Ｖ_πＬは、光位相シフタにおいて位相をπだけシフトさせるのに必要な電圧と長さとの積である。Ｖ_πＬが小さいほど、光位相変調器としての性能が高いといえる。図４（Ａ）から理解されるように、ＰＮ接合２０６にｐ型Ｓｉ層を積層した構成と比較して、ＰＮ接合２０６にｐ型Ｓｉ_１−ｘＧｅ_ｘ層を積層した構成によれば、バイアス電圧が同じである場合にＶ_πＬが小さくなる。例えば、図４（Ａ）に示すように、バイアス電圧が−２Ｖであるとき、ｐ型Ｓｉ層を用いた構成ではＶ_πＬ＝０．９Ｖｃｍであるのに対して、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層を用いた構成ではＶ_πＬ＝０．６７Ｖｃｍである。したがって、Ｓｉ層のみを用いた場合に比べて、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層を用いることにより、所望の屈折率変化を得るために必要とされる変調器のサイズが小さくなる。したがって、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層を用いることにより、光位相変調器のサイズを小さくすることができる。

しかしながら、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層を用いると、光位相変調器の挿入損失が大きくなる。図４（Ｂ）は、１ｍｍあたりの挿入損失とバイアス電圧との間の関係の計算結果を示す。ｐ型Ｓｉ_１−ｘＧｅ_ｘ層を用いると、Ｓｉ層を用いる場合と比較して、挿入損失は大きくなる。しかしながら、上述のとおり、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層を用いることによって光位相変調器のサイズを小さくすることができるので、光位相変調器自体の挿入損失は、Ｓｉ層のみの構成と比較してそれほど大きくならずに済む。このように、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層を用いることによってキャリアプラズマ効果がエンハンスされ、光位相変調器を小型化することができることが、シミュレーションによって明らかとなった。

また、Ｓｉ_１−ｘＧｅ_ｘはＳｉよりもバンドギャップが小さいため、Ｓｉ_１−ｘＧｅ_ｘ層を積層することによって、キャリアの閉じ込め効果が生じる。また、Ｓｉ層の場合、ドープされた不純物を活性化する活性化アニーリングに要する温度は１０００℃程度であるのに対して、Ｓｉ_１−ｘＧｅ_ｘ層の場合、活性化アニーリングに要する温度は７００から８００℃程度である。ＳｉからなるＰＮ接合上にｐ型Ｓｉ層を積層する構成の場合、ＰＮ接合を構成するＳｉ層にドーピングをして活性化アニーリングを行い、その後、Ｓｉ層を積層してドーピング及び活性化アニーリングを行うことになる。あるいは、ＰＮ接合を構成するＳｉ層にドーピングをして、さらに上部Ｓｉ層にｐ型ドーピングを行い、活性化アニーリングを行うことになる。この場合、後者の活性化アニーリングは１０００℃程度の温度で行われるので、上部Ｓｉ層のドーピングの際にドープされた不純物がＰＮ接合部に到達していると、既に形成されているＰＮ接合部においてキャリアが熱拡散してしまう。このため、例えば、図４（Ａ）のシミュレーション結果においては、バイアス電圧が−２．０ＶのときにＶ_πＬ＝０．９Ｖｃｍという値が得られているが、実際にデバイスを製造して実験を行うと、Ｖ_πＬ＝１．５〜２．０Ｖｃｍといった、計算結果とかけ離れた値が得られることがあり得る。これは、上述のように、ＰＮ接合上に積層したＳｉ層にドーピングをして活性化アニーリングを行ったときに、ＰＮ接合において熱拡散によってキャリアが拡散して、電子とホールが再結合し、ＰＮ接合部においてキャリア濃度の低い層ができてしまい、十分なキャリア密度変調を行うことができなくなるからである。これに対して、本発明の実施例のように、ＳｉからなるＰＮ接合上にｐ型Ｓｉ_１−ｘＧｅ_ｘ層を積層する構成においては、ＰＮ接合を構成するＳｉ層にドーピングをして活性化アニーリングを行い、その後Ｓｉ_１−ｘＧｅ_ｘ層を積層してドーピング及び活性化アニーリングを行うことになる。この場合、後者の活性化アニーリングは７００〜８００℃程度の温度で行われるので、後者のドーピングの際にドープされた不純物がＰＮ接合部にまで到達していたとしても、Ｓｉ_１−ｘＧｅ_ｘ層中の不純物のみが活性化され、Ｓｉ層中の不純物は活性化されない。したがって、本発明の実施例によれば、非常に急峻な理想的なドーピング界面が得られる。このため、計算上のＶ_πＬの値と実験により得られるＶ_πＬの値との乖離が小さくなる。したがって、本発明の実施例によれば、Ｓｉ層を積層した場合と比較して、Ｖ_πＬを大幅に小さくすることができる。上記に述べた、ドーピング後の活性化アニール温度の相違は、違う組成のＳｉ_１−ｘＧｅ_ｘ層を用いた場合にも生じるため、Ｇｅ組成の小さいＳｉ_１−ｘＧｅ_ｘ層からなるＰＮ接合上にＧｅ組成のより大きいｐ型Ｓｉ_１−ｘＧｅ_ｘ層を積層した場合にも、キャリアの熱拡散を抑制出来、計算値に近い光変調効率が実験的に得られる。

ＳｉＧｅはＳｉと比較して屈折率が高く、積層されるＳｉＧｅ層厚が大きいほど、前記リブ型導波路構造における実効屈折率が高くなり、光フィールドの広がりを小さくすることができる。図５（Ａ）は、図２（Ａ）に示される光位相変調器２００について、光の過剰損失と電極層（ハイドープ領域）と前記リブ型導波路形状の中心部との距離の関係に関する計算結果を示す。図５（Ａ）のグラフの縦軸は、光の過剰損失（電極による光の吸収損失）を表し、グラフの横軸は前記リブ型導波路形状の中心部と電極層間の距離を表す。ＳｉＧｅ層がない場合、電極層の距離が０．４μｍ及び０．６μｍのときの過剰損失は、それぞれ、約１２ｄＢ／ｍｍ及び約４ｄＢ／ｍｍである。これに対して、ＳｉＧｅ層を用いる場合、電極層の距離が０．４μｍ及び０．６μｍのときの過剰損失は、それぞれ、約２．５ｄＢ／ｍｍ及び約０ｄＢ／ｍｍである。したがって、ＳｉＧｅ層がない場合、過剰損失を低減するために電極層をかなり遠ざけなければならない。一方、ＳｉＧｅ層を用いることにより、過剰損失を抑制しつつ、電極層をより近づけることが可能となることが理解される。したがって、本発明の実施例によれば、光位相変調器を構成する電極層の距離を小さくすることが可能となる。このため、前記リブ型導波路形状からなる光変調部と電極層との間の、電極引出し抵抗が小さくなるので、デバイスのＣＲ時定数を小さくすることができる。したがって、本発明の実施例によれば、光位相変調器の高速動作が可能となる。

図５（Ｂ）は、ＳｉＧｅ層を用いない場合（図５（Ｂ)の上側）とＳｉＧｅ層を用いた場合（図５（Ｂ)の下側）のそれぞれについての、光電界強度分布の計算結果である。ＳｉＧｅの屈折率はＳｉに比べて大きいため、ＳｉＧｅ層を用いることにより、光の閉じ込め効果が強くなり、モードフィールドが小さくなることが理解される。したがって、図１及び図２に示されるような本発明の実施例により、電極を光位相変調器のコア領域に近づけることができる。この結果、光位相変調器を低抵抗化、高速化することができる。

図６は、本発明の１つの実施例による光位相変調器６００の断面図を概略的に示す。光位相変調器６００の構造は、ＰＮ接合６０６上に２つのｐ型ＳｉＧｅ層（ｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層６０８及びｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層６２２）が積層されていることを除いて、図１の光位相変調器１００と同様である。ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層６２２におけるＧｅの割合は、ｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層６０８におけるＧｅの割合よりも小さくてもよい（すなわち、ｘ１＞ｘ２）。例えば、ｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層６０８がｐ型Ｓｉ_０．７Ｇｅ_０．３層であり、ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層６２２がｐ型Ｓｉ_０．８Ｇｅ_０．２層であってもよい。また、ｐ型Ｓｉ_１−ｘ２Ｇｅｘ_２層６２２は、Ｓｉ層であってもよい。図１と同様に、図６には、Ｓｉ基板６０２、ＢＯＸ層６０４、ＰＮ接合６０６、ｐ型Ｓｉ領域６３０、ｎ型Ｓｉ領域６３２、第１の電極６１２、第２の電極６１４、接地電極６１６、信号電極６１８及びクラッド６２０が示されている。ＰＮ接合６０６はＳｉ_１−ｙＧｅ_ｙからなってもよい。リブ型導波路構造６１０は、ＰＮ接合に代えて、ＰＩＮ接合を含んでもよい。Ｓｉ_１−ｘ１Ｇｅ_ｘ１層６０８及びＳｉ_１−ｘ２Ｇｅ_ｘ２層６２２の導電タイプはｎ型であってもよい。

図６の光位相変調器６００においては、ｐ型ＳｉＧｅ層６０８及び６２２の厚さを増すことによって大きな歪を誘起することができる。しかしながら、Ｓｉ層上に積層されるＳｉＧｅ層の厚さがある膜厚に達すると、ＳｉＧｅ層の歪の絶対量が非常に大きくなり、Ｓｉ層とＳｉＧｅ層との間の界面で結合が切れてしまう（格子緩和と呼ばれる）。したがって、積層することができる歪ＳｉＧｅ層の厚さには限界（臨界膜厚）がある。

ＳｉＧｅ層の組成を膜厚方向に徐々に変えることにより、格子欠陥を低減することができる。したがって、組成の異なる複数のＳｉＧｅ層を積層することは有効である。一方、Ｇｅ組成が大きくなると、Ｇｅ酸化膜が水に溶けるなど、化学的に不安定な性質を有しやすくなる。従って、ＳｉＧｅ層の最上層としてＧｅ組成の小さい層を用いると、当該最上層が保護膜として機能するので有用である。したがって、複数のＳｉＧｅ層を積層する場合、Ｇｅ組成が大きい層の上にＧｅ組成が小さい層やＳｉ層を積層することは有効である。

図７は、本発明の１つの実施例による光位相変調器７００の断面図を概略的に示す。光位相変調器７００の構造は、ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層７２２上に歪誘起膜７２４が積層されていることを除いて、図６の光位相変調器６００と同様である。図７の光位相変調器７００においては、厚いＳｉＧｅ層を積層する代わりに、歪誘起膜７２４を積層することによって、大きな歪を可能としている。歪誘起膜７２４は、例えば、ＳｉＮ_xやアルミナを含んでもよい。図６と同様に、図７には、Ｓｉ基板７０２、ＢＯＸ層７０４、ＰＮ接合７０６、ｐ型Ｓｉ領域７３０、ｎ型Ｓｉ領域７３２、ｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層７０８、第１の電極７１２、第２の電極７１４、接地電極７１６、信号電極７１８及びクラッド７２０が示されている。ＰＮ接合７０６はＳｉ_１−ｙＧｅ_ｙからなってもよい。リブ型導波路構造７１０は、ＰＮ接合に代えて、ＰＩＮ接合を含んでもよい。Ｓｉ_１−ｘ１Ｇｅ_ｘ１層７０８及びＳｉ_１−ｘ２Ｇｅ_ｘ２層７２２の導電タイプはｎ型であってもよい。

図８は、本発明の１つの実施例による光位相変調器８００の断面図を概略的に示す。光位相変調器８００の構造は、ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層８２２の側面に隣接する歪誘起膜８２４が形成されていることを除いて、図６の光位相変調器６００と同様である。図８に示されるように、歪誘起膜８２４は、ＰＮ接合８０６上から第１の電極８１２及び第２の電極８１４の上に渡って延在してもよい。歪誘起膜８２４は、ｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層８０８の側面に隣接するように形成されてもよい。図８の光位相変調器８００においては、厚いＳｉＧｅ層を積層する代わりに、歪誘起膜層８２４を形成することによって、大きな歪を可能としている。歪誘起膜８２４は、例えば、ＳｉＮ_xやアルミナを含んでもよい。図６と同様に、図８には、Ｓｉ基板８０２、ＢＯＸ層８０４、ＰＮ接合８０６、ｐ型Ｓｉ領域８３０、ｎ型Ｓｉ領域８３２、ｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層８０８、第１の電極８１２、第２の電極８１４、接地電極８１６、信号電極８１８及びクラッド８２０が示されている。ＰＮ接合８０６はＳｉ_１−ｙＧｅ_ｙからなってもよい。リブ型導波路構造８１０は、ＰＮ接合に代えて、ＰＩＮ接合を含んでもよい。Ｓｉ_１−ｘ１Ｇｅ_ｘ１層８０８及びＳｉ_１−ｘ２Ｇｅ_ｘ２層８２２の導電タイプはｎ型であってもよい。

図９は、本発明の１つの実施例による光位相変調器９００の断面図を概略的に示す。光位相変調器９００の構造は、ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層９２２の上及び側面に隣接する歪誘起膜９２４が形成されていることを除いて、図６の光位相変調器６００と同様である。歪誘起膜９２４は、図７の光位相変調器７００と同様に、ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層９２２上に積層される。歪誘起膜９２４はまた、図８の光位相変調器８００と同様に、ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層９２２の側面に隣接するように形成される。歪誘起膜９２４は、ＰＮ接合９０６上から第１の電極９１２及び第２の電極９１４の上に渡って延在してもよい。歪誘起膜９２４は、ｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層９０８の側面に隣接するように形成されてもよい。図９の光位相変調器９００においては、厚いＳｉＧｅ層を積層する代わりに、歪誘起膜層９２４を形成することによって、大きな歪を可能としている。歪誘起膜９２４は、例えば、ＳｉＮやアルミナを含んでもよい。図６と同様に、図９には、Ｓｉ基板９０２、ＢＯＸ層９０４、ＰＮ接合９０６、ｐ型Ｓｉ領域９３０、ｎ型Ｓｉ領域９３２、第１の電極９１２、第２の電極９１４、接地電極９１６、信号電極９１８及びクラッド９２０が示されている。ＰＮ接合９０６はＳｉ_１−ｙＧｅ_ｙからなってもよい。リブ型導波路構造９１０は、ＰＮ接合に代えて、ＰＩＮ接合を含んでもよい。Ｓｉ_１−ｘ１Ｇｅ_ｘ１層９０８及びＳｉ_１−ｘ２Ｇｅ_ｘ２層９２２の導電タイプはｎ型であってもよい。

図１０は、本発明の１つの実施例による光位相変調器１０００の断面図を概略的に示す。光位相変調器１０００の構造は、ＰＮ接合１００６がｐ型Ｓｉ_１−ｙＧｅ_ｙ層１０２６及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１０２８を含むことを除いて、図１の光位相変調器１００と同様である。但し、ＰＮ接合１００６に含まれる層の構造は上記構成に限定されない。ｐ型Ｓｉ_１−ｙＧｅ_ｙ層１０２６及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１０２８において、Ｇｅの割合は任意の値をとることができる。また、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１００８は、２つ以上のｐ型Ｓｉ_１−ｘＧｅ_ｘ層（ｐ型Ｓｉ_０．７Ｇｅ_０．３層、ｐ型Ｓｉ_０．８Ｇｅ_０．２層など）を含んでもよい。図１と同様に、図１０には、Ｓｉ基板１００２、ＢＯＸ層１００４、ｐ型Ｓｉ領域１０３０、ｎ型Ｓｉ領域１０３２、第１の電極１０１２、第２の電極１０１４、接地電極１０１６、信号電極１０１８及びクラッド１０２０が示されている。リブ型導波路構造１０１０は、ＰＮ接合に代えて、ＰＩＮ接合を含んでもよい。Ｓｉ_１−ｘＧｅ_ｘ層１００８の導電タイプはｎ型であってもよい。ｐ型Ｓｉ_１−ｙＧｅ_ｙ層１０２６及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１０２８におけるＧｅの組成は、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１００８におけるＧｅの組成より小さくてもよい。例えば、ｐ型Ｓｉ_１−ｙＧｅ_ｙ層１０２６及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１０２８におけるＧｅの組成は１０〜２０％であってもよく、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１００８におけるＧｅの組成は３０〜５０％であってもよい。図１０の光位相変調器１０００においても、図７乃至９と同様に、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１００８の上部及び／又は側面に歪誘起膜が形成されてもよい。ＰＮ接合１００６は、ＳｉからなるＰＮ接合と、Ｓｉ_１−ｙＧｅ_ｙからなるＰＮ接合との積層構造からなる。本実施例においては、ＰＮ接合１００６がＳｉＧｅ層を含むので、ＰＮ接合１００６の屈折率が図１の光位相変調器１００と比較して高くなる。したがって、本実施例によれば、光の閉じ込め効果がより強くなり、光変調効率がより高くなる。

図１１は、本発明の１つの実施例による光位相変調器１１００の断面図を概略的に示す。光位相変調器１１００の構造は、ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層１１２２がｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層１１０８上に積層されることを除いて、図１０の光位相変調器１０００と同様である。ＰＮ接合１１０６に含まれる層の構造は図１１に示される構成に限定されない。ｐ型Ｓｉ_１−ｙＧｅ_ｙ層１１２６及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１１２８において、Ｇｅの割合は任意の値をとることができる。図１０と同様に、図１１には、Ｓｉ基板１１０２、ＢＯＸ層１１０４、ｐ型Ｓｉ領域１１３０、ｎ型Ｓｉ領域１１３２、第１の電極１１１２、第２の電極１１１４、接地電極１１１６、信号電極１１１８及びクラッド１１２０が示されている。リブ型導波路構造１１１０は、ＰＮ接合に代えて、ＰＩＮ接合を含んでもよい。Ｓｉ_１−ｘ１Ｇｅ_ｘ１層１１０８及びＳｉ_１−ｘ２Ｇｅ_ｘ２層１１２２の導電タイプはｎ型であってもよい。図１１の光位相変調器１１００においても、図７乃至９と同様に、ｐ型Ｓｉ_１−ｘ２Ｇｅ_ｘ２層１１２２の上及び／もしくは側面、並びに／又はｐ型Ｓｉ_１−ｘ１Ｇｅ_ｘ１層１１０８の側面に歪誘起膜が形成されてもよい。本実施例においては、ＰＮ接合１１０６がＳｉＧｅ層を含むので、ＰＮ接合１１０６の屈折率がＳｉのみからなるＰＮ接合の屈折率と比較して高くなる。したがって、本実施例によれば、光の閉じ込め効果がより強くなり、光変調効率がより高くなる。

図１２は、本発明の１つの実施例による光位相変調器１２００の斜視図を概略的に示す。光位相変調器１２００は、Ｓｉ基板１２０２、ＢＯＸ層１２０４、ｐ型Ｓｉ領域１２３０、ｎ型Ｓｉ領域１２３２、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１２０８、第１の電極１２１２、第２の電極１２１４を含む。ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１２０８は、ｐ型Ｓｉ領域１２３０及びｎ型Ｓｉ領域１２３２上に積層される。光位相変調器１２００は、導波路部分において、光の伝搬方向に沿ってｐ型Ｓｉ領域１２３０とｎ型Ｓｉ領域１２３２とが交互に配置されるように構成される。したがって、光の伝搬方向に沿って、Ｓｉからなる複数のＰＮ接合が形成されている。図１２において、交互に配置されるｐ型Ｓｉ領域１２３０及びｎ型Ｓｉ領域１２３２の幅（光の伝搬方向に沿った幅）はほぼ等しくなるように描かれており、複数のＰＮ接合が光の伝搬方向に沿って周期的に形成されているといえる。別の実施例において、ＰＮ接合はＰＩＮ接合であってもよい。また、交互に配置されるｐ型Ｓｉ領域１２３０及びｎ型Ｓｉ領域１２３２の幅はそれぞれ異なっていてもよい。したがって、複数のＰＮ接合又はＰＩＮ接合が光の伝搬方向に沿って非周期的に形成されてもよい。

図１３及び図１４は、図１２に示される光位相変調器１２００の断面図を概略的に示す。図１３は、図１２における線ＡＡ’による断面図に対応し、図１４は、図１２における線ＢＢ’による断面図に対応する。図１２に示される構造に対応して、図１３においては、ｐ型Ｓｉ領域１２３０がｐ型Ｓｉ_１−ｘＧｅ_ｘ層１２０８の右端まで延在している。一方、図１４においては、ｎ型Ｓｉ領域１２３２がｐ型Ｓｉ_１−ｘＧｅ_ｘ層１２０８の左端まで延在している。上述の実施例と同様に、図１３及び図１４には、Ｓｉ基板１２０２、ＢＯＸ層１２０４、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１２０８、リブ型導波路構造１２１０、第１の電極１２１２、第２の電極１２１４、接地電極１２１６、信号電極１２１８及びクラッド１２２０が示されている。Ｓｉ_１−ｘＧｅ_ｘ層１２０８の導電タイプはｎ型であってもよい。

図１２乃至図１４に示される実施例によれば、光のフィールドと光変調される領域とのオーバーラップを改善することができる。

図１５は、本発明の１つの実施例による光位相変調器１５００の斜視図を概略的に示す。図１２に示される光位相変調器１２００と同様に、光位相変調器１５００は、Ｓｉ基板１５０２、ＢＯＸ層１５０４、ｐ型Ｓｉ領域１５３０、ｎ型Ｓｉ領域１５３２、第１の電極１５１２、及び第２の電極１５１４を含む。光位相変調器１５００は、導波路部分において、光の伝搬方向に沿ってｐ型Ｓｉ領域１５３０とｎ型Ｓｉ領域１５３２とが交互に配置されるように構成される。したがって、光の伝搬方向に沿って、複数のＰＮ接合が周期的に形成されている。当該複数のＰＮ接合上にＳｉＧｅ層が積層される。但し、光位相変調器１２００とは異なり、光位相変調器１５００においては、複数のＰＮ接合の接合位置に対応して、ＰＮ接合上に積層された少なくとも１つのＳｉ_１−ｘＧｅ_ｘ層の導電タイプが、第１の導電タイプ（例えば、ｐ型）と第２の導電タイプ（例えば、ｎ型）との間で交互に変化している。すなわち、光導波路部分において、ｐ型Ｓｉ領域１５３０の上にはｐ型Ｓｉ_１−ｘＧｅ_ｘ層１５０８が形成され、ｎ型Ｓｉ領域１５３２の上にはｎ型Ｓｉ_１−ｘＧｅ_ｘ層１５３４が形成される。別の実施例において、ＰＮ接合はＰＩＮ接合であってもよい。また、交互に配置されるｐ型Ｓｉ領域１５３０及びｎ型Ｓｉ領域１５３２の幅はそれぞれ異なっていてもよい。したがって、複数のＰＮ接合又はＰＩＮ接合が光の伝搬方向に沿って非周期的に形成されてもよい。周期的又は非周期的に形成される複数のＰＮ接合又はＰＩＮ接合の接合位置に対応して、ＰＮ接合又はＰＩＮ接合上に積層された少なくとも１つのＳｉ_１−ｘＧｅ_ｘ層の導電タイプが第１の導電タイプと第２の導電タイプとの間で交互に変化してもよい。

図１６及び図１７は、図１５に示される光位相変調器１５００の断面図を概略的に示す。図１６は、図１５における線ＡＡ’による断面図に対応し、図１７は、図１５における線ＢＢ’による断面図に対応する。図１５に示される構造に対応して、図１６においては、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１５０８が形成されている。ｐ型Ｓｉ領域１５３０がｐ型Ｓｉ_１−ｘＧｅ_ｘ層１５０８の右端まで延在している。一方、図１７においては、ｎ型Ｓｉ_１−ｘＧｅ_ｘ層１５３４が形成されている。ｎ型Ｓｉ領域１５３２がｎ型Ｓｉ_１−ｘＧｅ_ｘ層１５３４の左端まで延在している。また、図１６及び図１７には、Ｓｉ基板１５０２、ＢＯＸ層１５０４、リブ型導波路構造１５１０、第１の電極１５１２、第２の電極１５１４、接地電極１５１６、信号電極１５１８及びクラッド１５２０が示されている。

図１５乃至図１７に示される実施例によれば、光のフィールドと光変調される領域とのオーバーラップをエンハンスすることができる。

図１８は、本発明の１つの実施例による光位相変調器１８００の斜視図を概略的に示す。光位相変調器１８００は、Ｓｉ基板１８０２、ＢＯＸ層１８０４、ｐ型Ｓｉ領域１８３０、ｎ型Ｓｉ領域１８３２、ｐ型Ｓｉ_１−ｙＧｅ_ｙ層１８２６、ｎ型Ｓｉ_１−ｙＧｅ_ｙ層１８２８、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１８０８、第１の電極１８１２、及び第２の電極１８１４を含む。ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１８０８は、ｐ型Ｓｉ_１−ｙＧｅ_ｙ層１８２６及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１８２８の上に積層される。光位相変調器１８００は、導波路部分において、光の伝搬方向に沿って、ｐ型Ｓｉ領域１８３０及びｐ型Ｓｉ_１−ｙＧｅ_ｙ層１８２６とｎ型Ｓｉ領域１８３２及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１８２８とが交互に配置されるように構成される。したがって、光の伝搬方向に沿って、Ｓｉ及びＳｉＧｅからなる複数のＰＮ接合が形成されている。図１８において、交互に配置されるｐ型Ｓｉ領域１８３０及びｐ型Ｓｉ_１−ｙＧｅ_ｙ層１８２６、並びにｎ型Ｓｉ領域１８３２及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１８２８の幅はほぼ等しく、複数のＰＮ接合が光の伝搬方向に沿って周期的に形成されているといえる。別の実施例において、ＰＮ接合はＰＩＮ接合であってもよい。また、交互に配置されるｐ型Ｓｉ領域１８３０及びｐ型Ｓｉ_１−ｙＧｅ_ｙ層１８２６、並びにｎ型Ｓｉ領域１８３２及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層１８２８の幅はそれぞれ異なっていてもよい。したがって、複数のＰＮ接合又はＰＩＮ接合が光の伝搬方向に沿って非周期的に形成されてもよい。

図１９及び図２０は、図１８に示される光位相変調器１８００の断面図を概略的に示す。図１９は、図１８における線ＡＡ’による断面図に対応し、図２０は、図１８における線ＢＢ’による断面図に対応する。図１８に示される構造に対応して、図１９においては、ｐ型Ｓｉ領域１８３０がｐ型Ｓｉ_１−ｘＧｅ_ｘ層１８０８の右端まで延在し、ｐ型Ｓｉ_１−ｙＧｅ_ｙ層１８２６がｐ型Ｓｉ領域１８３０上に積層されている。一方、図２０においては、ｎ型Ｓｉ領域１８３２がｐ型Ｓｉ_１−ｘＧｅ_ｘ層１８０８の左端まで延在し、ｎ型Ｓｉ_１−ｙＧｅ_ｙ層１８２８がｎ型Ｓｉ領域１８３２上に積層されている。また、図１９及び図２０には、Ｓｉ基板１８０２、ＢＯＸ層１８０４、リブ型導波路構造１８１０、第１の電極１８１２、第２の電極１８１４、接地電極１８１６、信号電極１８１８、及びクラッド１８２０が示されている。Ｓｉ_１−ｘＧｅ_ｘ層１８０８の導電タイプはｎ型であってもよい。

図１８乃至図２０に示される実施例によれば、光のモードフィールドと光変調される領域とのオーバーラップを改善することができる。

図２１は、本発明の１つの実施例による光位相変調器２１００の斜視図を概略的に示す。図１８に示される光位相変調器１８００と同様に、光位相変調器２１００は、Ｓｉ基板２１０２、ＢＯＸ層２１０４、ｐ型Ｓｉ領域２１３０、ｎ型Ｓｉ領域２１３２、ｐ型Ｓｉ_１−ｙＧｅ_ｙ層２１２６、ｎ型Ｓｉ_１−ｙＧｅ_ｙ層２１２８、第１の電極２１１２、及び第２の電極２１１４を含む。光位相変調器２１００は、導波路部分において、光の伝搬方向に沿ってｐ型Ｓｉ領域２１３０及びｐ型Ｓｉ_１−ｙＧｅ_ｙ層２１２６とｎ型Ｓｉ領域２１３２及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層２１２８とが交互に配置されるように構成される。したがって、光の伝搬方向に沿って、Ｓｉ及びＳｉＧｅからなる複数のＰＮ接合が形成されている。当該複数のＰＮ接合上にＳｉＧｅ層が積層される。但し、光位相変調器１８００とは異なり、光位相変調器２１００においては、複数のＰＮ接合の接合位置に対応して、ＰＮ接合上に積層された少なくとも１つのＳｉ_１−ｘＧｅ_ｘ層の導電タイプが第１の導電タイプ（例えば、ｐ型）と第２の導電タイプ（例えば、ｎ型）との間で交互に変化している。すなわち、光導波路部分において、ｐ型Ｓｉ_１−ｙＧｅ_ｙ層２１２６の上にはｐ型Ｓｉ_１−ｘＧｅ_ｘ層２１０８が形成され、ｎ型Ｓｉ_１−ｙＧｅ_ｙ層２１２８の上にはｎ型Ｓｉ_１−ｘＧｅ_ｘ層２１３４が形成される。別の実施例において、ＰＮ接合はＰＩＮ接合であってもよい。また、交互に配置されるｐ型Ｓｉ層２１３０及びｐ型Ｓｉ_１−ｙＧｅ_ｙ層２１２６並びにｎ型Ｓｉ層２１３２及びｎ型Ｓｉ_１−ｙＧｅ_ｙ層２１２８の幅はそれぞれ異なっていてもよい。したがって、複数のＰＮ接合又はＰＩＮ接合が光の伝搬方向に沿って非周期的に形成されてもよい。周期的又は非周期的に形成される複数のＰＮ接合又はＰＩＮ接合の接合位置に対応して、ＰＮ接合又はＰＩＮ接合上に積層された少なくとも１つのＳｉ_１−ｘＧｅ_ｘ層の導電タイプが、第１の導電タイプと第２の導電タイプとの間で交互に変化してもよい。

図２２及び図２３は、図２１に示される光位相変調器２１００の断面図を概略的に示す。図２２は、図２１における線ＡＡ’による断面図に対応し、図２３は、図２１における線ＢＢ’による断面図に対応する。図２１に示される構造に対応して、図２２においては、ｐ型Ｓｉ_１−ｙＧｅ_ｙ層２１２６及びｐ型Ｓｉ_１−ｘＧｅ_ｘ層２１０８が形成されている。ｐ型Ｓｉ領域２１３０がｐ型Ｓｉ_１−ｘＧｅ_ｘ層２１０８の右端まで延在している。一方、図２３においては、ｎ型Ｓｉ_１−ｙＧｅ_ｙ層２１２８及びｎ型Ｓｉ_１−ｘＧｅ_ｘ層２１３４が形成されている。ｎ型Ｓｉ領域２１３２がｎ型Ｓｉ_１−ｘＧｅ_ｘ層２１３４の左端まで延在している。また、図２２及び図２３には、Ｓｉ基板２１０２、ＢＯＸ層２１０４、リブ型導波路構造２１１０、第１の電極２１１２、第２の電極２１１４、接地電極２１１６、信号電極２１１８、及びクラッド２１２０が示されている。

図２１乃至図２３に示される実施例によれば、光のモードフィールドと光変調される領域とのオーバーラップを改善することができる。

本発明の１つの実施例は、上述のような本発明の実施例による光位相変調器を備えた光強度変調器である。例えば、図１に示される光位相変調器１００をマッハ・ツェンダー干渉計の一方のアーム又は両方のアームにおいて用いることによって、光強度変調器を構成することができる。本発明の他の実施例の光位相変調器もまた、光強度変調器を構成するために用いることができる。本発明の実施例による光強度変調器は上記の構成に限定されない。本発明の光位相変調器を当業者に知られた方法で光強度変調器に適用することにより、本発明の特徴を備えた光強度変調器を得ることができることが理解されよう。

図２４Ａ乃至図２４Ｈは、図１に示される本発明の実施例による光位相変調器１００の製造工程を説明する。

図２４Ａは、本発明の実施例に使用した基板構成を示したものである。Ｓｉ基板１０２上に積層されたＢＯＸ層（熱酸化膜）１０４上に、Ｓｉ層１０５が積層されたＳＯＩ基板からなる。

図２４Ｂにおいて、Ｓｉ層１０５の一部を（例えば、ボロンなどで）ドープすることによって、ｐ型Ｓｉ領域１３０が形成される。また、Ｓｉ層１０５の別の部分を（例えば、リンなどで）ドープすることによって、ｎ型Ｓｉ領域１３２が形成される。これにより、基板上に横方向に形成されたＳｉからなるＰＮ接合１０６が形成される。ＰＮ接合１０６はＳｉ_１−ｙＧｅ_ｙからなっていてもよい。ＰＮ接合に代えてＰＩＮ接合が形成されてもよい。

図２４Ｃにおいて、ｐ型Ｓｉ領域１３０のＰＮ接合１０６に隣接する一部をさらにｐ型でドープしてドーピング濃度を高めることにより、ｐ型電極１１２が形成される。また、ｎ型Ｓｉ領域１３２のＰＮ接合１０６に隣接する一部をさらにｎ型でドープしてドーピング濃度を高めることにより、ｎ型電極１１４が形成される。

図２４Ｄにおいて、ＰＮ接合１０６、ｐ型電極１１２及びｎ型電極１１４の一部をエッチングする。

図２４Ｅにおいて、エッチングされた部分に酸化膜マスク層１３６が形成される。さらに、ＰＮ接合１０６上の酸化膜マスク層が除去されて、凹み１３８が形成される。

図２４Ｆにおいて、少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層が凹み１３８に形成され、この層がｐ型でドープされて、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１０８が形成される。したがって、ｐ型Ｓｉ_１−ｘＧｅ_ｘ層１０８はＰＮ接合１０６と電気的に接続される。

図２４Ｇにおいて、酸化膜マスク層１３６が除去され、酸化膜（例えば、ＳｉＯ_２）クラッド層１２０が形成される。

図２４Ｈにおいて、金属配線を用いて、接地電極１１６及び信号電極１１８が、ｐ型電極１１２及びｎ型電極１１４にそれぞれ接するように形成される。

本発明は特定の実施例に関して記載されたが、本明細書に記載された実施例は、本発明を限定的に解釈することを意図したものではなく、本発明を例示的に説明することを意図したものである。本発明の範囲から逸脱することなく他の代替的な実施例を実施することが可能であることは当業者にとって明らかである。

Claims

基板上に横方向に形成されたＳｉ又はＳｉ_１−ｙＧｅ_ｙからなるＰＮ接合又はＰＩＮ接合と、
第１の導電タイプ又は第２の導電タイプを呈するように不純物ドーピングされ、前記ＰＮ接合又は前記ＰＩＮ接合と電気的に接続されるように、前記ＰＮ接合又は前記ＰＩＮ接合上に積層される少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層と
を含むリブ型導波路構造を備え、
前記基板上に横方向に形成されたＰＮ接合又はＰＩＮ接合が、ＳｉからなるＰＮ接合又はＰＩＮ接合と、Ｓｉ_１−ｙＧｅ_ｙからなるＰＮ接合又はＰＩＮ接合との積層構造からなることを特徴とする光位相変調器。
前記リブ型導波路構造に隣接する、前記第１の導電タイプの第１の電極及び前記第２の導電タイプの第２の電極を備え、
前記第１の電極及び前記第２の電極に電圧を印加することにより、前記リブ型導波路構造におけるキャリア密度が変化されることを特徴とする請求項１に記載の光位相変調器。
前記少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層が格子歪を有することを特徴とする請求項１又は２に記載の光位相変調器。
前記基板上に横方向に形成されたＳｉおよびＳｉ_１−ｙＧｅ_ｙの積層構造からなるＰＮ接合又はＰＩＮ接合が、リブ型導波路構造を備えることを特徴とする請求項１乃至３のいずれか１項に記載の光位相変調器。
前記少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層が、
前記ＰＮ接合又は前記ＰＩＮ接合上に積層されたＳｉ_１−ｘ１Ｇｅ_ｘ１層と、
前記Ｓｉ_１−ｘ１Ｇｅ_ｘ１層上に積層されたＳｉ_１−ｘ２Ｇｅ_ｘ２層と
を備え、ｘ２はｘ１より小さいことを特徴とする請求項１乃至４のいずれか１項に記載の光位相変調器。
前記少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層が、上部あるいは側面に形成された歪誘起膜を備えることを特徴とする請求項１乃至５のいずれか１項に記載の光位相変調器。
前記基板上に横方向に形成されたＰＮ接合もしくはＰＩＮ接合、又はその上に電気的に接続されるように積層された少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層において、前記第１の導電タイプのドーピング濃度は前記第２の導電タイプのドーピング濃度よりも小さいことを特徴とする請求項１乃至６のいずれか１項に記載の光位相変調器。
前記第１の導電タイプがｐ型であり、前記第２の導電タイプがｎ型であることを特徴とする請求項７に記載の光位相変調器。
前記ＰＮ接合又は前記ＰＩＮ接合が、光の伝搬方向に沿って周期的又は非周期的に形成される複数のＰＮ接合又はＰＩＮ接合を含むことを特徴とする請求項１乃至８のいずれか１項に記載の光位相変調器。
前記周期的又は非周期的に形成される複数のＰＮ接合又はＰＩＮ接合の接合位置に対応して、前記ＰＮ接合又は前記ＰＩＮ接合上に積層された前記少なくとも１つのＳｉ_１−ｘＧｅ_ｘ層の導電タイプが前記第１の導電タイプと前記第２の導電タイプとの間で交互に変化していることを特徴とする請求項９に記載の光位相変調器。
請求項１乃至１０のいずれか１項に記載の光位相変調器を備える光強度変調器。
横方向に形成されたＳｉ又はＳｉ_１−ｙＧｅ_ｙからなるＰＮ接合又はＰＩＮ接合を形成するステップであって、前記ＰＮ接合又は前記ＰＩＮ接合が、ＳｉからなるＰＮ接合又はＰＩＮ接合と、Ｓｉ _１−ｙＧｅ _ｙからなるＰＮ接合又はＰＩＮ接合との積層構造からなる、ステップと、
前記ＰＮ接合又は前記ＰＩＮ接合に隣接する領域を第１の導電タイプ及び第２の導電タイプでドープして、第１の導電タイプの第１の電極及び第２の導電タイプの第２の電極を形成するステップと、
前記ＰＮ接合又は前記ＰＩＮ接合上に、前記第１の導電タイプ又は前記第２の導電タイプを呈するように不純物ドーピングされ、前記ＰＮ接合又は前記ＰＩＮ接合と電気的に接続される少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層を形成するステップと
を備え、
前記少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層を形成するステップが、前記ＰＮ接合又は前記ＰＩＮ接合に接する層に凹みを形成して、前記凹み上に少なくとも１層からなるＳｉ_１−ｘＧｅ_ｘ層を形成するステップを含むことを特徴とする光位相変調器の製造方法。