JP6644743B2 - Circuit board and semiconductor module - Google Patents
Circuit board and semiconductor module Download PDFInfo
- Publication number
- JP6644743B2 JP6644743B2 JP2017159303A JP2017159303A JP6644743B2 JP 6644743 B2 JP6644743 B2 JP 6644743B2 JP 2017159303 A JP2017159303 A JP 2017159303A JP 2017159303 A JP2017159303 A JP 2017159303A JP 6644743 B2 JP6644743 B2 JP 6644743B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- reinforcing member
- main surface
- wiring
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、フレキシブル部とリジッド部とを有する回路基板、及び回路基板に半導体素子が搭載された半導体モジュールに関する。 The present invention relates to a circuit board having a flexible part and a rigid part, and a semiconductor module having a semiconductor element mounted on the circuit board.
カメラ機能等を備えたモバイル機器のモジュール基板は、部品の多機能化、薄型化を実現するために、より一層の薄型化が求められている。中でも、メイン基板とモジュールとの接続にフレキシブル基板等を用いる場合、コネクタを用いる手法や、モジュール基板とフレキシブル基板とを貼り合わせる手法が知られているが、実装面積の低下や、モジュール全体の厚みが増すことが課題となっている。そのため、フレキシブル基板にリジッド部を設けた複合回路基板(リジッド−フレキシブル基板)の採用が進んでいる。 A module board of a mobile device having a camera function or the like is required to be further thinner in order to realize multifunctional and thinner parts. Among them, when using a flexible board or the like for connection between the main board and the module, a technique using a connector or a technique of bonding the module board and the flexible board are known. Has become an issue. Therefore, adoption of a composite circuit board (rigid-flexible board) having a rigid portion provided on a flexible board is progressing.
例えば、変形可能なフレキシブル部と、絶縁基材及び絶縁基材に形成された電気回路を含み、フレキシブル部が接続されたリジッド部と、絶縁基材の周縁部に形成され、絶縁基材に内部応力を加えると共に、絶縁基材よりも剛性の高い絶縁性樹脂から形成された補強部材とを備えた回路基板が開示されている(例えば、特許文献1参照)。 For example, including a deformable flexible part, an insulating base and an electric circuit formed on the insulating base, a rigid part to which the flexible part is connected, and a peripheral part of the insulating base formed inside the insulating base. There is disclosed a circuit board provided with a stress and a reinforcing member formed of an insulating resin having higher rigidity than an insulating base material (for example, see Patent Document 1).
しかしながら、リジッド部に、固体撮像素子等の半導体素子が複数搭載された場合、素子が搭載される領域の平坦性が充分でないと、例えば、複数の固体撮像素子のそれぞれの光学的調整が難しくなり、複数の固体撮像素子を備えた回路基板の取り扱いが複雑になってしまう。 However, when a plurality of semiconductor elements such as solid-state imaging devices are mounted on the rigid portion, if the flatness of the region in which the devices are mounted is not sufficient, for example, optical adjustment of each of the plurality of solid-state imaging devices becomes difficult. In addition, handling of a circuit board having a plurality of solid-state imaging devices becomes complicated.
以上のような事情に鑑み、本発明の目的は、素子が搭載される領域の平坦性を向上させた回路基板及び半導体モジュールを提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a circuit board and a semiconductor module in which the flatness of a region where an element is mounted is improved.
上記目的を達成するため、本発明の一形態に係る回路基板は、配線基材と、補強部とを具備する。上記補強部は、上記配線基材の第1部分に埋設され第1主面と上記第1主面と反対側の第2主面とを有する板状の補強部材と、上記第1主面及び上記第2主面に設けられた配線層と、上記第1主面上に複数の半導体素子が直接的または間接的に搭載される素子搭載部とを有する。
このような回路基板であれば、配線基材に埋設された板状の補強部材上に、複数の半導体素子が直接的または間接的に搭載される素子搭載部が配置されるので、素子搭載部の平坦性が向上する。これにより、複数の半導体素子のそれぞれの段差が緩和される。この結果、素子搭載部に搭載された半導体素子の取り扱いが容易になる。さらに、板状の補強部材は、一体に構成されているので、補強部材による放熱効果が向上する。
In order to achieve the above object, a circuit board according to one embodiment of the present invention includes a wiring substrate and a reinforcing portion. The reinforcing portion is a plate-shaped reinforcing member buried in a first portion of the wiring base material and having a first main surface and a second main surface opposite to the first main surface; The semiconductor device includes a wiring layer provided on the second main surface and an element mounting portion on which the plurality of semiconductor elements are mounted directly or indirectly on the first main surface.
With such a circuit board, an element mounting portion on which a plurality of semiconductor elements are directly or indirectly mounted is arranged on a plate-like reinforcing member embedded in a wiring base. Is improved. Thereby, the step of each of the plurality of semiconductor elements is reduced. As a result, handling of the semiconductor element mounted on the element mounting portion becomes easy. Furthermore, since the plate-shaped reinforcing member is integrally formed, the heat dissipation effect of the reinforcing member is improved.
上記の回路基板においては、上記補強部材及び上記素子搭載部のそれぞれを上記補強部の厚み方向に投影した場合、上記素子搭載部は、上記補強部材の領域内に包含されてもよい。
このような回路基板であれば、補強部材及び素子搭載部のそれぞれを補強部の厚み方向に投影した場合、補強部材の主面内に素子搭載部が収まるので、素子搭載部の平坦性が向上する。さらに、素子搭載部を包含する補強部材は、一体に構成されているので、補強部材による放熱効果が向上する。
In the above-mentioned circuit board, when each of the reinforcing member and the element mounting portion is projected in the thickness direction of the reinforcing portion, the element mounting portion may be included in a region of the reinforcing member.
With such a circuit board, when each of the reinforcing member and the element mounting portion is projected in the thickness direction of the reinforcing portion, the element mounting portion falls within the main surface of the reinforcing member, so that the flatness of the element mounting portion is improved. I do. Further, since the reinforcing member including the element mounting portion is integrally formed, the heat radiation effect of the reinforcing member is improved.
上記の回路基板においては、上記補強部は、上記複数の半導体素子のそれぞれに電気的に接続されるボンディングパッドをさらに有してもよく、上記ボンディングパッドは、上記第1主面上の上記配線層に配置されてもよい。
このような回路基板であれば、複数のボンディングパッドが補強部材上に配置されるので、各ボンディングパッドの下地の強度が増加する。これにより、ボンディングパッドにボンディングワイヤを接合する際に、ボンディングパッドのずれが抑制される。
In the above-described circuit board, the reinforcing portion may further include a bonding pad electrically connected to each of the plurality of semiconductor elements, and the bonding pad may include the wiring on the first main surface. It may be arranged in layers.
In such a circuit board, since a plurality of bonding pads are arranged on the reinforcing member, the strength of the base of each bonding pad increases. This suppresses the displacement of the bonding pad when bonding the bonding wire to the bonding pad.
上記の回路基板においては、上記配線基材は、上記第1部分から延在する第2部分を有してもよく、上記第2部分は、可撓性を有してもよい。
このような回路基板であれば、回路基板は、リジッド部のほか、可撓性を有するフレキシブル部を有することになる。
In the above circuit board, the wiring base may have a second portion extending from the first portion, and the second portion may have flexibility.
With such a circuit board, the circuit board has a flexible portion having flexibility in addition to the rigid portion.
上記の回路基板においては、上記素子搭載部は、上記第1主面上の上記配線層の表面に配置されてもよい。
このような回路基板であれば、配線基材に埋設された板状の補強部材上に、複数の半導体素子が間接的に搭載される素子搭載部が配置されるので、素子搭載部の平坦性が向上する。
In the above circuit board, the element mounting portion may be arranged on a surface of the wiring layer on the first main surface.
With such a circuit board, an element mounting portion on which a plurality of semiconductor elements are indirectly mounted is arranged on a plate-like reinforcing member embedded in a wiring base, so that the flatness of the element mounting portion is improved. Is improved.
上記の回路基板においては、上記配線層は、上記補強部材の上記第1主面を露出させる凹部を有してもよく、上記凹部内に上記複数の半導体素子が配置されてもよい。
このような回路基板であれば、配線基材に埋設された板状の補強部材上に、複数の半導体素子が直接的に搭載される素子搭載部が配置されるので、素子搭載部の平坦性がさらに向上する。さらに、複数の半導体素子の放熱効果が向上する。
In the above-described circuit board, the wiring layer may have a recess exposing the first main surface of the reinforcing member, and the plurality of semiconductor elements may be arranged in the recess.
With such a circuit board, an element mounting portion on which a plurality of semiconductor elements are directly mounted is arranged on a plate-like reinforcing member embedded in a wiring base, so that the flatness of the element mounting portion is improved. Is further improved. Further, the heat radiation effect of the plurality of semiconductor elements is improved.
上記の回路基板においては、上記凹部は、複数に分割され、分割された複数の凹部内に上記複数の半導体素子のそれぞれが個別に収容されてもよい。
このような回路基板であれば、分割された複数の凹部内に複数の半導体素子のそれぞれが個別に搭載されるので、複数の半導体素子間にもボンディングパッドを形成することができる。
In the above circuit board, the recess may be divided into a plurality of portions, and the plurality of semiconductor elements may be individually accommodated in the plurality of divided recesses.
With such a circuit board, the plurality of semiconductor elements are individually mounted in the plurality of divided recesses, so that bonding pads can be formed between the plurality of semiconductor elements.
上記目的を達成するため、本発明の一形態に係る半導体モジュールは、配線基材と、回路基板と、複数の半導体素子とを具備する。上記回路基板は、補強部を有し、上記補強部は、上記配線基材の第1部分に埋設され第1主面と上記第1主面と反対側の第2主面とを有する板状の補強部材と、上記第1主面及び上記第2主面に設けられた配線層と、上記第1主面上に複数の素子が直接的または間接的に搭載される素子搭載部とを有する。上記複数の半導体素子は、上記素子搭載部に搭載される。
このような半導体モジュールであれば、配線基材に埋設された板状の補強部材上に、複数の素子が直接的または間接的に搭載される素子搭載部が配置されるので、素子搭載部の平坦性が向上する。さらに、板状の補強部材は、一体に構成されているので、補強部材による放熱効果が向上する。
In order to achieve the above object, a semiconductor module according to one embodiment of the present invention includes a wiring base, a circuit board, and a plurality of semiconductor elements. The circuit board has a reinforcing portion, and the reinforcing portion is a plate-like member buried in a first portion of the wiring substrate and having a first main surface and a second main surface opposite to the first main surface. , A wiring layer provided on the first main surface and the second main surface, and an element mounting portion on which a plurality of elements are mounted directly or indirectly on the first main surface. . The plurality of semiconductor elements are mounted on the element mounting part.
In such a semiconductor module, an element mounting portion on which a plurality of elements are directly or indirectly mounted is arranged on a plate-like reinforcing member embedded in a wiring base material. The flatness is improved. Furthermore, since the plate-shaped reinforcing member is integrally formed, the heat dissipation effect of the reinforcing member is improved.
上記の半導体モジュールにおいては、上記複数の半導体素子のそれぞれは、固体撮像素子であってもよい。
このような半導体モジュールであれば、素子搭載部に複数の固体撮像素子が実装されても、複数の固体撮像素子のそれぞれの光学的調整が容易になる。
In the above-described semiconductor module, each of the plurality of semiconductor elements may be a solid-state imaging device.
With such a semiconductor module, even when a plurality of solid-state imaging elements are mounted on the element mounting portion, optical adjustment of each of the plurality of solid-state imaging elements becomes easy.
以上述べたように、本発明によれば、素子が搭載される領域の平坦性を向上させた回路基板及び半導体モジュールが提供される。 As described above, according to the present invention, there are provided a circuit board and a semiconductor module in which the flatness of a region in which elements are mounted is improved.
以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、XYZ軸座標が導入される場合がある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each drawing, XYZ axis coordinates may be introduced.
(第1実施形態) (1st Embodiment)
図1は、第1実施形態に係る回路基板の構成を示す概略平面図である。
図2(a)は、図1におけるA−A線方向断面図である。図2(b)は、図1におけるB−B線方向断面図である。
なお、各図においてX軸、Y軸及びZ軸は、相互に直交する3軸方向を示しており、Z軸方向は、回路基板1の厚み方向に相当する。
FIG. 1 is a schematic plan view showing the configuration of the circuit board according to the first embodiment.
FIG. 2A is a sectional view taken along the line AA in FIG. FIG. 2B is a sectional view taken along line BB in FIG.
In each of the drawings, the X axis, the Y axis, and the Z axis indicate three orthogonal directions that are orthogonal to each other, and the Z axis direction corresponds to the thickness direction of the
[回路基板] [Circuit board]
図1に示すように、本実施形態の回路基板1は、第1基板本体10と、第2基板本体20とを有する。回路基板1は、典型的には、制御基板30と一体的に構成されるが、制御基板30とは別部品として構成されてもよい。
As shown in FIG. 1, the
回路基板1の第2基板本体20の表面には、2つの半導体素子271、272が搭載されている。半導体素子271、272は、例えば、CCD(Charge Coupled Device)、CMOS(Complementary MOS)等の固体撮像素子(光学センサ)である。半導体素子271、272の各々の撮像面271a、272aが相互に平行となるように、第2基板本体20上に半導体素子271、272が搭載される。2つの半導体素子271、272の下方には、補強部材23が配置されている。
Two
(第1基板本体) (First substrate body)
図2(a)、(b)に示すように、第1基板本体10は、第2基板本体20と制御基板30との間を接続する。第1基板本体10は、可撓性配線基材11を含み、回路基板1におけるフレキシブル部を構成する。可撓性配線基材11は、典型的には、X軸方向に長手方向、Y軸方向に幅方向を有する。可撓性配線基材11において、長手方向の第1部分(第1端部11a側)は、第2基板本体20に組み込まれ、第1部分から延在した第2部分(第2端部11b側)は、制御基板30に接続される。
As shown in FIGS. 2A and 2B, the first substrate
可撓性配線基材11は、図2(a)、(b)に示すように、樹脂コア110と、樹脂コア110の両面に設けられた配線層111、112と、配線層111、112を被覆する絶縁層113、114とを有する積層体である。
As shown in FIGS. 2A and 2B, the
樹脂コア110は、例えば、ポリイミドやポリエチレンテレフタレート等の単層又は多層の可撓性プラスチックフィルムで構成される。配線層111、112は、典型的には、銅やアルミニウム等の金属材料で構成される。また、絶縁層113、114は、接着層を有するポリイミド等の可撓性プラスチックフィルムで構成される。
The
配線層111は、樹脂コア110の適宜の位置に設けられたスルーホールあるいはビアを介して配線層112に電気的に接続される。可撓性配線基材11の配線層は、図示する2層に限られず、1層又は3層以上であってもよい。
The
(第2基板本体) (2nd substrate body)
第2基板本体20は、配線層28と、補強部材23と、可撓性配線基材11の第1端部11aとを有する。すなわち、可撓性配線基材11の第1端部11aは、補強部材23とともに第2基板本体20の芯材(コア)を構成する。回路基板1においては、配線層28と補強部材23とによって補強部12が構成される。補強部12は、回路基板1におけるリジッド部である。また、本実施形態では、第2基板本体20に組み込まれた第1端部11aの可撓性配線基材11の部分を単に配線基材11と呼ぶ場合がある。
The
配線層28は、絶縁層211、212と、配線221、222と、絶縁層251、252を含む。配線層28は、第1端部11aの第1主面11u(上面)及び第2主面11d(下面)、及び補強部材23の第1主面23u(上面)及び第2主面23d(下面)に設けられている。
The
絶縁層211は、補強部材23の第1主面23u側に配置されと、絶縁層212は、補強部材23の第2主面23d側に配置される。絶縁層211、212は、第2基板本体20の外形を構成し、その平面形状は、典型的には、図1に示すようにX軸方向に長手の矩形状に形成される。絶縁層211、212の大きさは特に限定されず、例えば、長辺が10〜30mm、短辺が10〜20mm、厚みが0.2〜0.5mmとされる。可撓性配線基材11の第1端部11aは、図1に示すように、第2基板本体20と同一の形状、大きさに形成されるが、これに限られず、第2基板本体20よりも大きく、又は小さく形成されてもよい。
When the insulating
絶縁層211、212は、合成樹脂材料によって構成される。合成樹脂材料としては、例えば、エポキシ樹脂、フェノール樹脂、BTレジン等の汎用の熱硬化性樹脂材料が用いられる。これらの合成樹脂材料には、所望とする機械的強度を付与するために、例えば、ガラス繊維やガラスクロス、酸化物粒子等のフィラー(充填材)が含有されていてもよい。絶縁層211、212はそれぞれ同一の樹脂材料で構成されてもよいし、相互に異なる樹脂材料で構成されてもよい。
The insulating
配線221、222は、いわゆる導体パターンである。さらに、配線221と、配線222との間は、層間接続部223によって電気的に接続されている。配線221、222は、第1基板本体10を構成する可撓性配線基材11に電気的に接続される。
The
配線221、222は、絶縁層211、212の表面に形成され、その一部は、絶縁層211、212の適宜の位置に形成されたビアを介して補強部材23に電気的に接続される。補強部材23は、配線221、222のいずれかの一部として構成されてもよく、例えば、接地用配線の一部として用いられてもよい。特に、補強部材23が接地電位で構成されている場合、回路基板1内に補強部材23を避けて接地用配線を引き回す手間が省け、さらに、補強部材23によって回路基板1外または半導体素子271、272からの電磁波が遮蔽される。また、補強部材23は、第2基板本体20に搭載される半導体素子の放熱用部品として用いられてもよい。なお、Z軸方向における補強部材23と半導体素子271、272との間の距離は、例えば、15μm〜100μmであるが、この数値に限らない。
The
配線221、222は、典型的には、銅、アルミニウム等の金属材料あるいは金属ペーストの硬化物で構成される。配線221、222は、主として、第2基板本体20の表面に実装された半導体素子271、272のボンディングパッド261に電気的に接続されたり、当該半導体素子を可撓性配線基材11に電気的に接続する再配線層等を構成したりする配線221、222の表面には、絶縁層251、252が設けられる。絶縁層251、252のそれぞれは、適宜の位置に配線221、222の表面の一部が露出する開口部を有してもよい。
The
配線221、222は、単層構造に限られず、多層構造であってもよい。また、配線221、222の双方が設けられる場合に限られず、いずれか一方のみが設けられてもよい。
The
配線221、222は、絶縁層251、252によって被覆されている。ボンディングパッド261は、補強部材23の第1主面23u上の配線層28に配置されている。例えば、ボンディングパッド261は、絶縁層251上に配置されている。
The
補強部材23は、可撓性配線基材11の第1端部11aに埋設されている。補強部材23は、第1主面23uと、第2主面23uとを有する板状の補強部材である。補強部材23は、第2基板本体20に所望の強度を付与するためのものである。
The reinforcing
補強部材23は、例えば、金属製、セラミック製等である。但し、回路基板1の電気的特性、放熱性の観点からは、補強部材23は、金属製であることが好ましい。例えば、補強部材23は、電気、熱の良導体で構成され、典型的には銅(Cu)で構成されるが、これ以外にも、銅合金、アルミニウム、アルミニウム合金等の他の金属材料で構成されてもよい。
The reinforcing
補強部材23の平面形状は、特に限定されず、例えば、可撓性配線基材11の第1端部11aの内部に収容可能な大きさの矩形状に形成される。補強部材23の大きさは、特に限定されず、例えば、各辺の長さが5mm〜20mm、厚みが0.1mm〜0.4mmとされる。
The planar shape of the reinforcing
補強部材23を可撓性配線基材11の第1端部11aのほぼ全領域をカバーできる大きさで形成されることで、補強部材23は第2基板本体20の芯材としての機能を効果的に果たすことができる。また、補強部材23の全体が第1端部11aの内部に収容されることで、補強部材23が第1端部11aの周縁部から露出することを防ぎ、第2基板本体20の周縁部の絶縁性を確保することができる。
Since the reinforcing
補強部材23の厚みは、特に限定されず、本実施形態では可撓性配線基材11と同等の厚みとされる。補強部材23の両面は、絶縁層211、212で被覆されるため、第2基板本体20の両面からの補強部材23の露出が防止される。
The thickness of the reinforcing
補強部材23は、可撓性配線基材11の第1端部11aの面内に形成された収容部213に内蔵される。収容部213は、補強部材23を収容し得る大きさの有底又は無底の凹部からなり、本実施形態では、第1端部11aを貫通する矩形の開口部(無底の凹部)で構成される。
The reinforcing
補強部材23には、その面内を貫通する溝231が設けられてよい。例えば、補強部材23は、溝231の内部に充填された第1絶縁材241と、補強部材23の外周面と収容部213の内周面との間に充填された第2絶縁材242とを介して、第1端部11aの内部に固定されている。
The reinforcing
また、補強部材23には、その面内を貫通する単数又は複数の貫通孔232が設けられてよい。例えば、貫通孔232は、補強部材23の面内の適宜の位置に形成され、補強部材23の周縁部と溝231の形成領域との間に設けられる。貫通孔232は、層間接続部223を収容し得る大きさの丸孔で形成される。層間接続部223は、典型的には、貫通孔232の内周面に絶縁層を挟んで形成された銅メッキで構成される。上記絶縁層としては、例えば、第1絶縁材241で構成される。
Further, the reinforcing
本実施形態において、第1絶縁材241は、絶縁層211、212を構成する樹脂材料よりも熱膨張係数が小さく、かつ、弾性率が高い樹脂材料で構成される。
In the present embodiment, the first insulating
第1絶縁材241が絶縁層211、212よりも熱膨張係数が小さい樹脂材料で構成されることにより、収容部213と補強部材23との間の密着性を確保でき、第2基板本体20の反りを抑制することが可能となる。また、第1絶縁材241が、絶縁層211、212よりも弾性率が高い樹脂材料で構成されることにより、第1絶縁材241の剛性が高まり、第2基板本体20の強度の向上を図ることができる。
Since the first insulating
第1絶縁材241を構成する材料は、特に限定されず、例えば、絶縁層211、212を構成する樹脂材料と同種の材料であってもよい。この場合、絶縁層211、212よりもフィラーの含有量を高めることで、絶縁層211、212よりも熱膨張係数が小さく、かつ、弾性率が高い第1絶縁材241を構成することができる。
The material forming the first insulating
一方、第2絶縁材242は、絶縁層211、212を構成する樹脂材料よりも弾性率が低い材料で構成される。これにより、第2基板本体20の周縁部に加わる曲げ応力が第2絶縁材242で緩和されるため、収容部213に対する補強部材23の剥離を抑えることが可能となる。また、第2絶縁材242は、絶縁層211、212よりも吸水率の低い材料で構成されてもよい。これにより、第2絶縁材242の吸水による体積膨張あるいは膨潤が抑えられる。
On the other hand, the second insulating
第2絶縁材242を構成する材料は、特に限定されないが、可撓性配線基材11との親和性が高い材料が好ましく、例えば、エポキシ、ポリイミド、液晶ポリマー、BTレジン、PPS等が挙げられる。
The material forming the second insulating
第2絶縁材242は、補強部材23の外周面と収容部213の内周面との間に充填される。第2絶縁材242は、補強部材23の外周面の全周にわたって設けられる必要はなく、少なくとも可撓性配線基材11の第2端部11b側に設けられてもよい。これにより、例えば、第1基板本体10からの引張応力等を第2絶縁材242で吸収あるいは緩和でき、第2基板本体20の破損や第1端部11aからの補強部12の離脱を抑制することが可能となる。
The second
また、補強部材23と収容部213との間における上記一端部の全領域が第2絶縁材242で充填される場合に限られず、図2(a)、(b)に示すように、第1絶縁材241と第2絶縁材242との積層部243が設けられてもよい。この場合、当該領域は、適度な剛性と適度な弾性とを合わせ持つことから、可撓性配線基材11と補強部12との間の接続信頼性を高めることが可能となる。
Further, the present invention is not limited to the case where the entire region of the one end portion between the reinforcing
なお、要求される特性や仕様等に応じて、第2絶縁材242は、省略されてもよく、第2絶縁材242に代えて第1絶縁材241が補強部材23と収容部213との間に充填されてもよい。また、積層部243も必要に応じて省略されてもよく、上記一端部の全領域は第1絶縁材241又は第2絶縁材242で充填されてもよい。
Note that the second insulating
また、本実施形態に係る回路基板1は、素子搭載部40を有する。素子搭載部40は、補強部材23の第1主面23u上の配線層28の表面に配置されている。すなわち、素子搭載部40は、補強部材23の第1主面23u上に位置している。補強部材23上には、配線層28を介して複数の半導体素子271、272が間接的に搭載される。半導体素子271、272は、例えば、固体撮像素子である。さらに、複数の半導体素子271、272のそれぞれは、ボンディングワイヤ265を介してボンディングパッド261に電気的に接続されている。回路基板1と複数の半導体素子271、272とを含めて、半導体モジュールとすることができる。
Further, the
素子搭載部40の平面形状は、特に限定されず、補強部材23の平面形状に応じて設定される。例えば、補強部材23及び素子搭載部40のそれぞれを補強部12の厚み方向(Z軸方向)に投影した場合、素子搭載部40は、補強部材23の領域内に包含されている。例えば、素子搭載部40は、補強部材23の内部に収容可能な大きさの矩形状に形成される。素子搭載部40の大きさは、特に限定されず、例えば、各辺の長さが5mm〜20mm以下に設定される。
The planar shape of the
(制御基板) (Control board)
制御基板30は、IC等の集積回路やその周辺部品等が搭載されるメイン基板に相当し、第1基板本体10を介して第2基板本体20と電気的に接続される。制御基板30は、典型的には、第2基板本体20よりも大面積の両面基板で構成される。
The
制御基板30は、可撓性配線基材11の第2端部11bと、その両面にそれぞれ設けられた多層配線部31、32との積層体で構成される。多層配線部31、32は、典型的には、ビルドアップ法によって作製される。多層配線部31、32を構成する層間絶縁膜は、ガラスエポキシ系のリジッド性を有する材料で構成されてもよく、この場合、制御基板30はリジッド基板として構成される。
The
[回路基板の製造方法] [Circuit board manufacturing method]
回路基板1の製造方法について説明する。
A method for manufacturing the
図3(a)〜図4(d)は、回路基板の製造方法を説明する主な工程の概略断面図である。 FIGS. 3A to 4D are schematic cross-sectional views of main steps for describing a method of manufacturing a circuit board.
まず、図3(a)、(b)に示すように、第1基板本体10を構成する可撓性配線基材11の第1端部11a側の所定領域に、補強部材23を収容するための収容部213(凹部)が形成される。収容部213の形成方法は特に限定されず、打ち抜き、切削等の機械加工やレーザ加工等の適宜の手法が採用可能である。
First, as shown in FIGS. 3A and 3B, the reinforcing
続いて図3(c)に示すように、可撓性配線基材11の一方の面(図中下面)に、収容部213を被覆する絶縁層212が形成される。絶縁層212の形成方法は特に限定されず、塗布法、転写法、ラミネート法等の適宜の手法が採用可能である。
Subsequently, as shown in FIG. 3C, an insulating
続いて図3(d)に示すように、収容部213の内周面であって絶縁層212との境界部に第2絶縁材242を構成する材料が塗布される。その後、図4(a)に示すように、収容部213内の絶縁層212上に補強部材23が配置されるとともに、補強部材23の外周面部と収容部213の内周面との間に第2絶縁材242が所定の高さに充填される。なお、この場合、第2絶縁材242の一部が補強部材23と絶縁層212との間に介在していても構わない。
Subsequently, as shown in FIG. 3D, a material forming the second insulating
次いで図4(b)に示すように、補強部材23の溝231と貫通孔232に、第1絶縁材241を構成する材料が充填される。この際、補強部材23の外周面と収容部213の内周面と第2絶縁材242との間の隙間にも第1絶縁材241が設けられることで、第1及び第2絶縁材241、242の積層構造からなる積層部243が形成される。
Next, as shown in FIG. 4B, the material forming the first insulating
その後、可撓性配線基材11の他方の面(図中上面)に、補強部材23を被覆する絶縁層211が形成される。絶縁層211の形成方法は特に限定されず、絶縁層212の形成方法と同様な手法が採用可能である。
After that, an insulating
続いて図4(c)に示すように、絶縁層211、212の表面に、配線221、222及び層間接続部223が形成される。配線221、222は、メッキ法、エッチング法等の適宜のパターン形成方法が採用可能であり、その一部は、絶縁層211、212に形成されたビアを介して補強部材23に接続される。層間接続部223は、補強部材23の貫通孔232に充填された第1絶縁材241に貫通孔を形成し、その内壁面に導体層をメッキ成長させたり、導体ペーストを充填したりすることによって形成される。
Subsequently, as shown in FIG. 4C,
続いて図4(d)に示すように、絶縁層211、212を部分的に被覆する絶縁層251、252がそれぞれ形成され、さらに、第1基板本体10の形成領域内にある絶縁層211、212が部分的に除去される。これにより、第1基板本体10及び第2基板本体20、及び制御基板30を備えた回路基板1が作製される。
Subsequently, as shown in FIG. 4D, insulating
この後、配線層28上の素子搭載部40に、ボンディングパッド261が形成され、素子搭載部40に、半導体素子271、271が接着剤、両面テープ等(図示しない)を介して実装される(図2(a)、(b))。さらに、ワイヤボンディングによって、半導体素子271、271と、ボンディングパッド261とがボンディングワイヤ265を介して電気的に接続される。
Thereafter, a
以上のように構成される本実施形態の回路基板1において、第2基板本体20は、可撓性配線基材11の第1端部11aに埋設された板状の補強部材23を有しているため、第2基板本体20の強度が向上する。
In the
さらに、回路基板1によれば、一体構造の補強部材23上に素子搭載部40が配置されているので、素子搭載部40の平坦性が向上する。
Further, according to the
例えば、補強部材が分割され、分割された補強部材のそれぞれに固体撮像素子が個別に搭載されると、複数の固体撮像素子のそれぞれにおける高さがずれる可能性がある。この場合、複数の固体撮像素子のそれぞれの光学的調整が難しくなり、複数の固体撮像素子を備えた回路基板の取り扱いが複雑になってしまう。 For example, when the reinforcing member is divided and the solid-state imaging devices are individually mounted on each of the divided reinforcing members, the height of each of the plurality of solid-state imaging devices may be shifted. In this case, optical adjustment of each of the plurality of solid-state imaging devices becomes difficult, and handling of a circuit board including the plurality of solid-state imaging devices becomes complicated.
これに対して、回路基板1によれば、板状で一体構造の補強部材23上に素子搭載部40を設け、この素子搭載部40に複数の固体撮像素子を配置する。これにより、複数の固体撮像素子のそれぞれの高さがずれにくくなり、複数の固体撮像素子のそれぞれの撮像面が補強部材23の第1主面23uに対して平行に配置される。これにより、複数の固体撮像素子の光学的調整が容易になる。さらに、一体構造の補強部材23を素子搭載部40下に配置すれば、補強部材23による放熱効果も向上し、複数の固体撮像素子の温度上昇が抑えられる。
On the other hand, according to the
また、回路基板1においては、複数のボンディングパッド261が素子搭載部40に配置されるので、ボンディングパッド261の下地の強度も強くなっている。これにより、ボンディングワイヤ265をボンディングパッド261に接合する際には、ボンディングワイヤ265と接触するボンディングパッド261がずれにくくなる。ここで、ボンディングパッド261のずれとは、例えば、ボンディングパッド261の沈み、横ずれ等である。
Further, in the
(第2実施形態) (2nd Embodiment)
図5は、第2実施形態に係る回路基板の構成を示す概略断面図である。図5は、図1におけるB−B線方向断面図に対応している。 FIG. 5 is a schematic sectional view illustrating the configuration of the circuit board according to the second embodiment. FIG. 5 corresponds to a sectional view taken along line BB in FIG.
本実施形態の回路基板2は、第1基板本体10と、第2基板本体20とを有する点で第1実施形態と共通する。但し、回路基板2は、半導体素子271、272のそれぞれが配線層28に埋設された点で、第1実施形態と異なる。
The
本実施形態において、配線層28は、補強部材23の第1主面23uが露出する凹部281を有する。素子搭載部40は、凹部281を含む。本実施形態においては、凹部281の底部が素子搭載面となる。
In the present embodiment, the
凹部281には、複数の半導体素子271、272のそれぞれが纏めて収容される。半導体素子271は、その底面からの少なくとも一部が凹部281内に収容されてもよく、完全に凹部281内に埋まるように収容されてもよい。同様に、半導体素子272は、その底面からの少なくとも一部が凹部281内に収容されてもよく、完全に凹部281内に埋まるように収容されてもよい。
Each of the plurality of
すなわち、回路基板2においては、複数の半導体素子271、272は、補強部材23の第1主面23u上に直接的に搭載される。複数の半導体素子271、272と、補強部材23との間には、接着剤、ハンダ層、金属ペースト等の接合材275が設けられてもよい。特に、半導体素子を構成する半導体基板と補強部材23との直接的な電気的な接続を図るときは、接合材275としてハンダ層、金属ペーストを用いることが望ましい。なお、補強部材23の第1主面23uに、下層からNi層/Au層、Ag層/Pd層/Au層等の鍍金を施してもよい。
That is, in the
このような回路基板2であれば、板状の補強部材23の第1主面23u上に、複数の固体撮像素子が直接的に搭載されるので、複数の固体撮像素子のそれぞれの高さがよりずれにくく、複数の固体撮像素子のそれぞれの撮像面が補強部材23の第1主面23uに対してよりに平行に配置される。さらに、複数の固体撮像素子は、直接的に補強部材23上に設けられるので、補強部材23による放熱効果がさらに向上し、複数の固体撮像素子の温度上昇がより確実に抑えられる。
In such a
また、回路基板2を用いれば、複数の半導体素子271、272のそれぞれの少なくとも一部が凹部281内に収容され、ボンディングワイヤ265の高さがより低くなることから、半導体モジュールの薄型化を図ることができる。
Further, when the
また、回路基板2においては、半導体素子272、272の下に剛性の高い補強部材23が存在するため、第2基板本体20に作用する外力、温度変化に起因する変形から半導体素子271、272を確実に保護することができる。
Further, in the
(第3実施形態) (Third embodiment)
図6は、第3実施形態に係る回路基板の構成を示す概略断面図である。図6は、図1におけるB−B線方向断面図に対応している。 FIG. 6 is a schematic sectional view illustrating the configuration of the circuit board according to the third embodiment. FIG. 6 corresponds to a sectional view taken along line BB in FIG.
本実施形態の回路基板3は、第1基板本体10と、第2基板本体20とを有する点で第1、2実施形態と共通し、複数の半導体素子271、272を収容する凹部281を有する点で第2実施形態と共通する。但し、回路基板3においては、凹部281が複数に分割さている点で、第1、2実施形態と異なる。
The circuit board 3 of the present embodiment is common to the first and second embodiments in having a first substrate
回路基板3においては、凹部281が凹部281aと、凹部281bとを有する。回路基板3においては、複数の凹部281a、281bのそれぞれに、複数の半導体素子271、272のそれぞれが個別に搭載される。
In the circuit board 3, the
このような回路基板であれば、凹部281が複数に分割されるので、凹部281a、281b間に配線層28が残存し、この配線層28上にボンディングパッド261を形成することができる。すなわち、複数の半導体素子271、272間にもボンディングパッド261を配置することができる。これにより、ボンディングパッド261の配置の自由度が向上する。
With such a circuit board, since the
(第4実施形態) (Fourth embodiment)
図7は、第4実施形態に係る回路基板の構成を示す概略断面図である。図7は、図1におけるB−B線方向断面図に対応している。 FIG. 7 is a schematic sectional view illustrating the configuration of the circuit board according to the fourth embodiment. FIG. 7 corresponds to a cross-sectional view taken along line BB in FIG.
回路基板4において、収容部213に補強部材23が収容されている点で回路基板1と共通する。但し、回路基板4においては、補強部材23の主面23u、23dに、配線225、226が設けられている。例えば、収容部213において補強部材23の第1主面23uに絶縁層215が設けられ、第2主面23dに絶縁層216が設けられている。さらに、絶縁層215には、配線225が設けられ、絶縁層216には、配線226が設けられている。配線225は、例えば、ビアを介して配線221に電気的に接続され、配線226は、例えば、ビアを介して配線222に電気的に接続されている。
The
補強部材23の両主面23u、23dに配線225、226を配置した構成は、第2実施形態の回路基板2、第3実施形態の回路基板3に複合させてもよい。
The configuration in which the
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合させることができる。 As described above, the embodiments of the present invention have been described. However, the present invention is not limited to the above-described embodiments, and it is needless to say that various modifications can be made. Each embodiment is not limited to an independent form, and can be combined as technically as possible.
例えば、以上の実施形態では、第2基板本体20及び補強部材23の平面形状がいずれも矩形状に形成されたが、これに限られず、矩形以外の多角形、円形その他の幾何学的形状に形成されてもよい。
For example, in the above embodiment, the planar shape of each of the
また、可撓性配線基材11の第2端部11bに制御基板30が設けられたが、制御基板30に代えて、コネクタ等のコンタクト部品が設けられてもよい。
Further, although the
1、2、3、4…回路基板
10…第1基板本体
11…可撓性配線基材(配線基材)
110…樹脂コア
111、112…配線層
113…絶縁層
11a…第1端部
11b…第2端部
11u…第1主面
11d…第2主面
12…補強部
20…第2基板本体
211、212、215、216…絶縁層
213…収容部
221、222、225、226…配線
223…層間接続部
23…補強部材
23u…第1主面
23d…第2主面
231…溝
232…貫通孔
241…第1絶縁材
242…第2絶縁材
243…積層部
251、252…絶縁層
261…ボンディングパッド
265…ボンディングワイヤ
271、272…半導体素子
275…接合材
28…配線層
281、281a、281b…凹部
30…制御基板
31…多層配線部
40…素子搭載部
1, 2, 3, 4 ...
110
Claims (9)
前記配線基材に形成された開口部に埋設され第1主面と前記第1主面と反対側の第2主面とを有し、前記第1主面と前記第2主面との間を貫通する溝が形成された板状の補強部材と、前記第1主面及び前記第2主面に設けられ、絶縁層を含む配線層と、前記第1主面上に複数の半導体素子が直接的または間接的に搭載可能な素子搭載部とを有し、前記溝に前記絶縁層よりも熱膨張係数が小さく弾性率が高い第1絶縁材が設けられた補強部と
を具備する回路基板。 A wiring substrate,
The have a second main surface on the opposite side is buried in the opening formed in the wiring substrate is a first major surface and the first major surface, between the first main surface and the second main surface A plate-like reinforcing member having a groove formed therethrough, a wiring layer provided on the first main surface and the second main surface, the wiring layer including an insulating layer, and a plurality of semiconductor elements on the first main surface. circuit board having a directly or indirectly possess the mountable element mounting portion, the reinforcement portion in which the high thermal expansion coefficient smaller elastic modulus than that of the insulating layer the first insulating material to said grooved .
前記補強部材及び前記素子搭載部のそれぞれを前記補強部の厚み方向に投影した場合、
前記素子搭載部は、前記補強部材の領域内に包含されている
回路基板。 The circuit board according to claim 1,
When projecting each of the reinforcing member and the element mounting portion in the thickness direction of the reinforcing portion,
The circuit board, wherein the element mounting portion is included in a region of the reinforcing member.
前記補強部は、前記複数の半導体素子のそれぞれに電気的に接続されるボンディングパッドをさらに有し、
前記ボンディングパッドは、前記第1主面上の前記配線層に配置されている
回路基板。 The circuit board according to claim 1, wherein:
The reinforcing portion further includes a bonding pad electrically connected to each of the plurality of semiconductor elements,
The circuit board, wherein the bonding pad is arranged on the wiring layer on the first main surface.
前記配線基材は、前記開口部から延在する部分を有し、
前記部分は、可撓性を有する
回路基板。 It is a circuit board according to any one of claims 1 to 3,
The wiring base has a portion extending from the opening,
The part is a flexible circuit board.
前記配線層は、前記補強部材の前記第1主面を露出させる凹部を有し、
前記凹部内に前記複数の半導体素子が配置され得る
回路基板。 A circuit board according to any one of claims 1 to 4,
The wiring layer has a concave portion exposing the first main surface of the reinforcing member,
A circuit board on which the plurality of semiconductor elements may be arranged in the recess.
前記凹部は、複数に分割され、分割された複数の凹部内に前記複数の半導体素子のそれぞれが個別に収容され得る
回路基板。 The circuit board according to claim 5, wherein
The circuit board may be divided into a plurality of recesses, and the plurality of semiconductor elements may be individually accommodated in the plurality of divided recesses.
前記配線層に含まれる絶縁層よりも低い弾性率を有し、前記開口部と前記補強部材との間に設けられた第2絶縁材をさらに備えた
回路基板。 A circuit board according to any one of claims 1 to 6,
A circuit board having a lower elastic modulus than an insulating layer included in the wiring layer, and further comprising a second insulating material provided between the opening and the reinforcing member.
前記素子搭載部に搭載された複数の半導体素子と
を具備する半導体モジュール。 A wiring substrate, the wiring is buried in the opening formed in the substrate have a second major surface opposite the first major surface and the first major surface, wherein said first major surface a second A plate-like reinforcing member having a groove formed therethrough between the main surface, a wiring layer provided on the first main surface and the second main surface, the wiring layer including an insulating layer ; a plurality of elements have a directly or indirectly mountable element mounting portion, the circuit having a reinforcement portion in which the thermal expansion coefficient than the insulating layer is smaller elastic modulus is high insulating material into the groove is provided Board and
A semiconductor module comprising: a plurality of semiconductor elements mounted on the element mounting portion.
前記複数の半導体素子のそれぞれは、固体撮像素子である
半導体モジュール。 The semiconductor module according to claim 8, wherein:
The semiconductor module, wherein each of the plurality of semiconductor elements is a solid-state imaging device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017159303A JP6644743B2 (en) | 2017-08-22 | 2017-08-22 | Circuit board and semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017159303A JP6644743B2 (en) | 2017-08-22 | 2017-08-22 | Circuit board and semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019040903A JP2019040903A (en) | 2019-03-14 |
JP6644743B2 true JP6644743B2 (en) | 2020-02-12 |
Family
ID=65726688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017159303A Expired - Fee Related JP6644743B2 (en) | 2017-08-22 | 2017-08-22 | Circuit board and semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6644743B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115287514B (en) | 2018-04-23 | 2023-11-03 | 佳能株式会社 | Magnesium-lithium alloy |
CN115226299A (en) | 2021-04-20 | 2022-10-21 | 台达电子企业管理(上海)有限公司 | Support plate and applicable power module thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH064579Y2 (en) * | 1987-10-15 | 1994-02-02 | 株式会社フジクラ | Flexible printed wiring board |
JPH0582929A (en) * | 1991-09-24 | 1993-04-02 | Ibiden Co Ltd | Ceramics-resin composite wiring board |
JPH10215038A (en) * | 1997-01-28 | 1998-08-11 | Nippon Mektron Ltd | Composite circuit substrate |
JP2017034178A (en) * | 2015-08-05 | 2017-02-09 | 株式会社村田製作所 | Multilayer substrate, component mounting substrate, and manufacturing method of component mounting substrate |
-
2017
- 2017-08-22 JP JP2017159303A patent/JP6644743B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2019040903A (en) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6800132B2 (en) | Circuit board and circuit module | |
JP6800125B2 (en) | Circuit board and circuit module | |
US8704101B2 (en) | Package carrier and manufacturing method thereof | |
JP6745770B2 (en) | Circuit board | |
JP4186843B2 (en) | Three-dimensional electronic circuit device | |
JP6559743B2 (en) | Semiconductor module | |
JP6783724B2 (en) | Circuit board | |
JP6742682B2 (en) | Multilayer wiring board | |
JP5012612B2 (en) | Semiconductor device mounting structure and electronic device using the mounting structure | |
KR101772490B1 (en) | Printed circuit board assembly | |
KR101139084B1 (en) | Multilayer printed circuit board and method of making same | |
JP6644743B2 (en) | Circuit board and semiconductor module | |
US9824964B2 (en) | Package substrate, package structure including the same, and their fabrication methods | |
JP4942452B2 (en) | Circuit equipment | |
US10602608B2 (en) | Circuit board | |
JP2019067873A (en) | Circuit board and circuit module | |
KR101548801B1 (en) | Electric component module and manufacturing method threrof | |
JP2006339293A (en) | Circuit module | |
WO2023243271A1 (en) | Semiconductor device | |
JP2008034762A (en) | Circuit device | |
JP2010056121A (en) | Multilayer semiconductor device | |
JP2009289830A (en) | Package for semiconductor element mounting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6644743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |