Nothing Special   »   [go: up one dir, main page]

JP6583738B2 - 位相計測装置およびこの位相計測装置を適用した機器 - Google Patents

位相計測装置およびこの位相計測装置を適用した機器 Download PDF

Info

Publication number
JP6583738B2
JP6583738B2 JP2016559118A JP2016559118A JP6583738B2 JP 6583738 B2 JP6583738 B2 JP 6583738B2 JP 2016559118 A JP2016559118 A JP 2016559118A JP 2016559118 A JP2016559118 A JP 2016559118A JP 6583738 B2 JP6583738 B2 JP 6583738B2
Authority
JP
Japan
Prior art keywords
phase
input signal
signal
processing unit
zero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016559118A
Other languages
English (en)
Other versions
JPWO2016076419A1 (ja
Inventor
渉 穀山
渉 穀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2016076419A1 publication Critical patent/JPWO2016076419A1/ja
Application granted granted Critical
Publication of JP6583738B2 publication Critical patent/JP6583738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00Measuring instruments characterised by the use of optical techniques
    • G01B9/02Interferometers
    • G01B9/02001Interferometers characterised by controlling or generating intrinsic radiation properties
    • G01B9/0201Interferometers characterised by controlling or generating intrinsic radiation properties using temporal phase variation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02Details
    • G01J3/0205Optical elements not provided otherwise, e.g. optical manifolds, diffusers, windows
    • G01J3/021Optical elements not provided otherwise, e.g. optical manifolds, diffusers, windows using plane or convex mirrors, parallel phase plates, or particular reflectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28Investigating the spectrum
    • G01J3/45Interferometric spectrometry
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28Investigating the spectrum
    • G01J3/45Interferometric spectrometry
    • G01J3/453Interferometric spectrometry by correlation of the amplitudes
    • G01J3/4535Devices with moving mirror
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06Systems determining position data of a target
    • G01S13/08Systems for measuring distance only
    • G01S13/32Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40Means for monitoring or calibrating
    • G01S7/4004Means for monitoring or calibrating of parts of a radar system
    • G01S7/4008Means for monitoring or calibrating of parts of a radar system of transmitters
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Measuring Phase Differences (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、例えば正弦波のように、周期的に変動する入力信号(以下、周期的入力信号という。)の位相、あるいは周期的入力信号間の位相差をデジタル回路によって計測する位相計測装置、および、この位相計測装置を適用した機器に関する。
周期的入力信号に対して、その位相あるいは位相差を、デジタル回路によって計測する装置(以下、位相計測装置という。)は、無線通信や高周波信号処理、高精度な周波数計測における最も基本的な構成要素である。特に位相計測装置によって得られた位相情報を時間で微分することにより、周波数を算出できるため、周波数カウンタとしても用いられている。
無線通信・有線通信においては、近年通信の高速大容量化が進んでおり、基準信号源の位相雑音が性能を制限する要因になっている。そのため、基準信号源の評価を行うために、1つの周期的入力信号について、その位相の時刻履歴を計測する装置(以下、位相雑音計測装置という。)などが用いられている。
また、2つの周期的入力信号間の位相差を計測する位相計測装置(以下、こうした位相計測装置を「位相差計測装置」ということもある。)は、多くの計測・制御機器を構成する要素として広く用いられている。
例えば、レーザヘテロダイン変位計測装置においては、光変調信号から計測対象の変位を復調するために位相差計測装置が適用されている。
電力制御システムにおいても、周期的に変動する交流電力・電圧・電流信号の計測が必要であり、位相差計測装置がシステムの一部に組み込まれている。特に、電力制御システムの小型化要求に伴い、位相差計測装置の精度を保ったまま簡便な構成とすることが望まれている。
位相同期回路(以下、PLL回路という。)は、通信機器や計測装置に広く用いられる回路であり、その内部の要素として、位相差を計測する位相差計測装置が適用されている。
角速度検出センサ(ジャイロセンサとも呼ばれる。)など、一部の物理量計測センサにおいては、その内部にPLL回路が組み込まれているので、同様に位相差計測装置部分を含んでいるといえる。
加えて、デジタルパルス信号(信号の波形が方形波であることを指す。)の位相差を計測する位相差計測装置も、主に通信機器等に広く用いられている。
このような位相計測装置や位相差計測装置は、その計測精度、分解能、ダイナミックレンジなどといった性能が最終的なシステム性能に影響を及ぼすため、これらの計測装置の性能を高めつつ簡便性を高める研究開発がなされてきた。
近年、特に実装やコンピュータとのインターフェースの利便性から、AD変換器によって入力信号をデジタルデータへ変換し、その後デジタル処理によって位相や位相差を計測する装置(以下、デジタル位相計測装置あるいはデジタル位相差計測装置という。)が登場し始めている。
周期的入力信号の位相や位相差を、デジタルデータの処理によって計測する技術としては、従来からいくつかの手法が知られており、大きく分けて、復調法、計数法、ゼロクロス法に分類することできる。
最初に復調法について説明する。
復調法は、回路内部において基準信号を生成し、入力信号と乗算を行うことにより、入力信号の位相を検出するもので、周期的入力信号に対し、この処理を行うことで、位相計測装置を実現できる。
この方法では、一般的に高精度な位相計測が可能であるが、一方では、入力信号の周波数が基準信号よりも大幅に違う場合には復調不可能となるという問題点がある。また、入力信号の振幅が変化したり、歪みが生じた場合には、計測精度が悪化するといった問題を内在している。
このように基準信号との乗算を行う方法以外にも、離散フーリエ変換を行う方法、ヒルベルト変換によって直交位相信号を生成し逆正接演算によって位相算出する方法などがあるが、これらの方法も復調法に分類でき、同様の問題点を内包している。
次に計数法は、周期的信号が零を横切る回数をカウンタで計数し、計数値から位相を算出するという、古くから知られている手法である。その原理から非常に簡単な回路構成で実現できる反面、信号周期の整数倍の位相しか計測できないために、精度に限界がある。そこで、計数法の精度を上げるために、さまざまな工夫がなされてきている。
例えば、前段にPLL回路を配置することによって、周期的入力信号の周波数を逓倍した上で、計数法を適用する手法が提案されており、この手法により、入力信号の微小な位相変化を増幅し、精度を上げることができる。しかし、PLL回路には応答速度に限界があるので、周期的入力信号の周波数が激しく変動するような場合(位相変動が激しい場合)には測定の信頼性が低下する。
また、単純な計数法と、より高周波数のクロックによる計数法を組み合わせることで、精度を高める方法も提案されているが、高周波数のクロックを要するとともに、回路構成や信号処理が複雑となるという問題がある。
さらに、整数値しか得られない計数値を補正するために、小数部をゼロクロス点前後の線形補間演算によって算出して補正する技術もある。しかしながら、この補正を加えたとしても、ある計測時間(ゲート時間ともいう。)内の終了時点での計数値のみを用いているため、計測分解能には限界がある。
一方、ゼロクロス法では、周期的入力信号が零を横切る点(ゼロクロス)の時間を測定し、それを元に信号の位相を演算している。
具体的には、信号が零を横切る時間間隔が周波数の逆数に比例していることを利用し、メモリに蓄積されたデータに基づいて周期的入力信号の位相差を算出する。
しかし、この方法では、メモリにデータを蓄積したデータのうち、隣り合った2測定点間のデータから位相を推定するため、メモリ容量によって計測時間が制限されるという問題点がある。
また、零を横切る時間から位相へ変換する必要があるため、信号処理等で計算負荷が大きく、リアルタイム処理を実現するのが困難である。
位相計測装置の性能を高めるためには、各手法の欠点を相補するように、複数の手法を統合することが有効である。特に、高速な位相変化に対応できる計数法と、高精度な位相計測に対応できるゼロクロス法の統合は、復調法のような複雑なデジタル処理を用いずに、高速処理と精度を両立する計測装置を構成できることから、極めて有効である。
この観点から、例えば、特許文献1には、レーザヘテロダイン干渉計に適用する位相差測定装置にアップダウンカウンタを用いた計数法と、入力信号から生成した三角波によるゼロクロス法を組み合わせ、位相差を検出することが開示されている。
また、特許文献2には、位相同期回路の一部として、デジタル位相差計測部を用い、入力信号をAD変換し、クロック生成部、位相比較部、位相補正部で処理することによって、入力正弦波信号と内部に保持するクロックとの位相差を得ることが開示されている。
この位相差計測部の原理は、まず、AD変換器によって入力信号がデジタル化され、入力信号デジタル値が生成される。次に、クロック生成部によって、入力信号のデジタル値の正負を表現した「符号クロック」が生成される。
次に、位相比較部において、符号クロックを用いて、内部に保持する高速な「カウントクロック」を基準とした計数を行う。同時に、位相補正部において、入力信号デジタル値のゼロクロス点の前後のデータの線形補間演算によって、位相補正値を算出し、位相比較部の出力値と位相補正値の合計をとることで、所望の位相差を得る。
特許文献3においては、位相誤差(本明細書でいう位相差と同義である。)検出装置として、入力信号をAD変換し、位相誤差の検出および補正を行う方法が開示されている。位相誤差の検出は、所定の等化特性を有する等化部と、この等化部から出力される信号を2値化する2値化部と、この等化部と2値化部の出力から、メトリック演算によって所望の位相誤差信号を算出する演算部によって実現される。この補正を実現する方法としては、過去の位相誤差履歴が所定内の範囲にあるかどうかを判定し、範囲外の誤差を検出した場合には、範囲内に収まるような補正を加えるものである。
特許文献4には、周波数計測方法および装置として、周期的入力信号のゼロクロス点の前後の振幅値を補間演算することで、該当ゼロクロス点の時刻を次々と算出し、当該周期的入力信号の周波数をゼロクロス点の時刻の差の逆数から算出する方法が開示されている。この方法も「ゼロクロス法」に包含されるものである。
特許第2946675号公報 特開2012−217121号公報 特許第5468372号公報 特開2007−232380号公報
しかし、特許文献1に開示された技術においては、装置内部でアナログ三角波信号を発生させるため、高精度なアナログ回路を要する。そのため、アナログ部分の雑音・特性の変化が性能の不定要素となるという問題がある。
また、特許文献2に開示された技術においては、サンプリングクロックとカウントクロックという、複数のクロックを内部で用いているため、回路構成が複雑となる。加えて、入力正弦波信号の位相が大きく変動する場合などにおいては、位相比較部における計数値が、正確に位相差を反映したものとはならないという問題点がある。さらに、入力正弦波信号と内部に保持するクロックとの位相差の算出値に関しても、位相補正部によって補正が加えられているとはいえ、その分解能がAD変換の分解能そのものに限定されたものとなってしまう。さらに、入力正弦波信号の1周期の終了の瞬間の位相のみを計測に用いるため、入力正弦波信号の周期より早い位相変動がエイリアシングとして計測結果に混入する影響を除去できない、という問題点もある。
特許文献3に開示された技術においては、算出される位相差は補正によって±360°の整数倍の値が付加され、結果として±180°以内の値となるように調整されている。そのため、実際の位相差が±180°を超えてしまっている場合などにおいては、位相差の真の値を反映したものとはならないという問題点がある。
さらに、特許文献2および特許文献3に開示された技術は、単一の入力正弦波信号と、内部に保持する基準クロックとの位相差を計測することを目的としており、周波数が様々に変化する周期的入力信号に対し、位相を計測することはできない。
特許文献4には、DSPを用いてリアルタイム演算を行うことが記載されているが、リアルタイム演算可能な周波数は、DSPの演算速度に制限されてしまうため、測定し得る周期的入力信号の周波数に限界がある。また、周波数を演算することが主題となっていることから、周期的入力信号の位相を算出することは意図しておらず、仮に位相を算出したとしても誤差が大きい。
また、特許文献2〜特許文献4で開示されたいずれの技術においても、入力信号の一周期の時間から周波数・位相を算出しているため、計測値は入力信号の周期毎に出力されることになる。このため、入力信号の周波数が大きく変化した場合、計測値が算出される時間間隔が入力信号に依存して大きく変動することとなる。
特に一定のクロックで信号処理を行うデジタル信号処理においては、後段の処理における負荷の増大、応答遅れ、回路構成の複雑化の原因となるため、入力信号の周波数が大きく変動した場合でも、等時間間隔で結果を算出することが望まれている。
そこで、本発明の目的は、AD変換器によって得られる入力信号デジタル値から、より簡単な処理によって位相を算出することで、幅広い周波数範囲の周期的信号を入力可能とし、しかも、精度よく、等時間間隔に、かつリアルタイムに、位相や位相差の計測が可能なデジタル位相計測装置を提供することにある。
本発明では、簡便かつロバストな高精度位相計測を実現するために、周期的入力信号に対して計数法とゼロクロス法を適用し、その結果を積算しつつ合算を行う(これを平均化処理と呼ぶ。)。
具体的には、本発明の位相計測装置は、周期的に変動する周期的入力信号の位相、あるいは周期的入力信号間の位相差をデジタル回路によって計測する位相計測装置であって、
前記周期的入力信号を、所定のサンプリングタイミング毎にそれぞれデジタル化し、デジタル信号として出力するAD変換器と、前記デジタル信号の符号が変化したことを検出するゼロクロス特定手段と、前記ゼロクロス特定手段によるゼロクロス検出回数を計数し、前記サンプリングタイミング毎に算出する計数処理部と、前記ゼロクロス特定手段がゼロクロスを判定した直前、直後のサンプリングタイミングにおけるデジタル信号に基づいて、前記ゼロクロス検出回数の端数Fxを演算する端数処理部と、前記計数処理部が算出するN個の出力値の合算値、および、この間において前記端数処理部が演算する端数Fxの合算値に基づいて平均化を行い、デジタル信号の位相を演算する平均化処理部を備えている。
また、本発明により位相差を計測する位相差計測装置は、前記周期的入力信号が前記第1の周期的入力信号Xと第2の周期的入力信号Yとからなり、前記AD変換器が、前記周期的入力信号X、Yを所定のサンプリングタイミング毎にそれぞれデジタル化し、デジタル信号Xd、Ydとして出力する第1および第2のAD変換器とからなり、前記ゼロクロス特定手段が、前記デジタル信号Xd、Ydの符号が変化したことをそれぞれ検出する第1及び第2のゼロクロス特定手段からなり、前記計数処理部が、前記第1のゼロクロス特定手段によるゼロクロス検出回数と前記第2のゼロクロス特定手段によるゼロクロス検出回数との差を計数し、前記サンプリングタイミング毎に算出するものであり、前記端数処理部が、前記第1のゼロクロス特定手段と、前記第2のゼロクロス特定手段がゼロクロスを判定した直前、直後のサンプリングタイミングにおけるデジタル信号XdおよびYdに基づいて、それぞれの前記ゼロクロス検出回数の端数F、Fを演算するものであり、前記平均化処理部が、前記計数処理部が算出するN個の出力値の合算値、並びに、この間において前記端数処理部が演算する端数Fの合算値と端数Fの合算値との差分に基づいて平均化を行い、デジタル信号Xd、Ydの位相差を演算し、前記周期的入力信号X、Y間の位相差を計測する。
ここで、fINを入力信号の周波数、fADCをAD変換器を駆動するサンプリングレート、nをAD変換器の変換ビット数、Nを平均化回数とすると、本発明によれば、平均化処理により、最終的に位相を算出するレートをfADC/Nとすることができる。
これにより、次のような効果を奏する。
(1)広い入力信号周波数範囲
本発明を適用することにより、入力信号の周波数が広帯域を有する場合でも、計測が可能となる。具体的には、fIN<fADC/4の範囲で十分に計測が可能である。
(2)高分解能
位相の分解能をd(単位ラジアン)とすると、本発明によれば、d=2π/(N・2)の関係があるので、位相計測の分解能を高めることができる。
(3)リアルタイム処理
信号をリアルタイムに処理し、位相を連続的に長時間算出することができる。例えば、FPGAに実装すれば、時間遅れなく、fADC/Nのレートで所望の位相を連続的に得ることができる。
以上の効果は、本発明の位相計測装置を用いて位相差を計測する場合についても同様である。
図1は、本発明の位相計測装置における信号処理の全体概要を示す図である。 図2は、本発明による計数処理部のブロック図である。 図3は、本発明による計数処理部の動作を説明する図である。 図4は、本発明による端数処理部のブロック図である。 図5は、本発明による端数処理部の動作を説明する図である。 図6は、入力信号とゼロクロス検出の関係を説明する図である。 図7は、平均化処理が行われるまでの動作を説明する図である。 図8は、本発明の位相差計測装置における信号処理の全体概要を示す図である。 図9は、本発明の位相差計測装置における計数処理部のブロック図である。 図10は、本発明の位相差計測装置における計数処理部の動作を説明する図である。 図11は、本発明の位相差計測装置における端数処理部のブロック図である。 図12は、本発明の位相差計測装置における端数処理部による動作を説明する図である。 図13は、本発明の位相差計測装置において平均化処理が行われるまでの動作を説明する図である。 図14は、レーザへテロダイン干渉計に適用した実施例2の全体概要を示す図である。 図15は、従来技術と比較した実施例2の利点をまとめた図である。 図16は、位相雑音計測装置に適用した実施例3の全体概要を示す図である。 図17は、一般的なPLL回路のブロック図である。 図18は、PLL回路に適用した実施例4のブロック図である。
まず、本発明に基づく位相計測装置の基本原理を図面を用いて説明する。
以下、位相計測装置における周期的入力信号を入力信号Xという。
本発明に基づく位相計測装置1による信号処理の全体概要を図1に示す。
入力信号Xは、第1のAD変換器2により、デジタル化され、Xdとして出力される。なお、AD変換器2には、これを駆動するための駆動クロック3が入力されている。
変換されたデジタルデータXdは、以降のデジタル信号処理部に送られて処理される。デジタル信号処理部は、図1に示されるように、計数処理部4、端数処理部5、平均化処理部6の3つからなる。
以下、計数処理部4、端数処理部5、平均化処理部6の3点に分けて、それらの機能を順に説明する。
(計数処理部)
図2は、計数処理部4のブロック図である。
動作の詳細を、図3を参照しながら説明する。
ここで、横軸は、サンプリングタイミング毎のデータ番号iである。すなわち、左から順に(i=0番を先頭として)、第1のAD変換器2の駆動サンプリングレート毎に次々とデータが入ってきて、処理される様子を示している。すなわち、図3のデータ間隔は、第1のAD変換器2の駆動サンプリングレート(駆動クロック3の周期)に相当する。
まず、入力信号Xが第1のAD変換器2によってデジタル化されたデータXdが図3の(A)に対応する。
ここで、計数処理部4は、第1のゼロクロス特定手段41により、データXdの正負が切り替わるゼロクロスを検出する。例えば、図3の(A)において、零を横切ったタイミングを検知して、零を超えた時点でのデータ番号で、横切った直後に正論理が立つようにしたものが、図3(B)の信号である。このようにしてゼロクロスを検知することができる。
次に、図3(B)で示される信号をカウンタ43に入力することで計数処理が行われる。
カウンタ43は、第1のゼロクロス特定手段41から検知信号が到着するたびにカウントアップを行い、カウンタ43により保持される値は、図3(C)のようになる。
なお、入力信号Xの周波数が第1のAD変換器2の駆動サンプリングレートよりも非常に小さい場合には、入力信号または第1のAD変換器2自身に含まれるノイズの影響によって、ゼロクロスの誤検知が生じる場合がある。その場合でも、周知のアルゴリズムによって誤検知を無視することができるので、問題とはならない。
(端数処理部)
次に、端数処理部5について、全体概要を図4に示す。
以下、端数処理部5の動作の詳細について、図5、図6を参照しながら説明する。
まず、入力信号Xについて、第1のAD変換器2によって変換されたデジタルデータ列Xdは、図5(A)に対応する。これは、図3(A)と全く同じである。
次に、線形補間演算処理が行われる。具体的には、測定信号のゼロクロスが検出されたタイミングにおける値(図6の値B)と、その直前の値(図6の値A)をラッチする。
この2つのデータから、数式1のような線形補間演算を行う。
|B|/(|A|+|B|)・・・・・・・(数式1)
この計算値を、ゼロクロス検出タイミングの一つ前のタイミング(図6の値Aと同じタイミング)に対応付けて保持し、端数計算値とする。その様子を示したのが、図5(B)である。
図5(B)では、例えばデータ番号2において、ゼロクロスが検出されているので(図3(B)参照)、データ番号1とデータ番号2の値を用いて数式1の計算を行い、計算値(およそ0.5)を得て、データ番号1の時点に対応付けている。同様に、データ番号4、7、10、14、17の時点でも端数計算値を得ている。
この端数処理部5の動作においては、入力信号X自体のゼロクロスを検出する必要がある。ゼロクロス検出動作は、端数処理部5内で、独立したゼロクロス検出処理を行ってもよいし、端数処理部5の外部、例えば、計数処理部4より検出信号を送信することで実現してもよい。
なお、この処理には除算が含まれているが、一般にFPGAにおいて、高速な浮動小数点演算(除算)を行うのは負荷が大きい。その負荷を小さくするために、「ルックアップテーブル」を用いた除算を適用することもできる。
ルックアップテーブルを用いた除算とは、FPGAによる演算において公知の技術である。具体的には、データの取り得る値(例えば8ビットならば256通り)すべてのSについて、「÷S」に近似的に等価な「×T」がテーブル(辞書)として内部のメモリにあらかじめ保持されている。そして、ある割り算「÷S」をFPGA内で実行する場合、対応する「×T」を引き出してきて、除算より簡単な乗算演算に置き換え処理を行う。
ルックアップテーブルを用いた除算を適用することによって、端数計算値には、数式1の厳密値からの誤差が生じる。しかし、端数計算値は、最終結果の補正項に相当する部分であって、最終結果に及ぼす影響は小さい。よって、この置き換えによって、計測精度の悪化を招くことはない。
(平均化処理部)
次に平均化処理部6の動作について説明する。
平均化処理部6では、計数処理部4と端数処理部5から得られた2つのデータ列を、次の数式2に基づいて演算処理を行う。
Figure 0006583738
まず、平均化数Nを、最終的にデータを得たいレートより定める。すなわち、AD変換器動作のサンプリングレート1/Nが、最終的に出力データを得るサンプリングレートになるためである。
以下、例として、図7に示すように、N=20とする。すなわち、計数処理部4、端数処理部5の出力値を平均化処理部6が用いる個数は、1回の平均化処理あたりデータ番号iが0〜19の20個である。
数式2における各記号の定義は次のとおりである。
:計数処理部4の出力値(カウンタ43の値である。図7(A)参照)
:入力信号Xに対する端数処理部4による端数計算値(図7(B))である。ここで、jは各出力値の順番を示すために付けた番号で、図7(B)の例では、データ番号0から19の間に6点あるので、j=1〜6となる。すなわち数式2においてl=6である。
以上のとおり、図7の例では、20個のC、6個のF から、数式2に示す加減算およびNによる除算を行い、平均化処理部6からの出力値Uを得る。
なお、実際にFPGAにおいて、上記の平均化処理を実装する場合は、リアルタイム性能を確保するため、次のように行ってもよい。
(1)各データ番号毎のタイミングで、計数処理部4と端数処理部5から出力されるC、F 、F の各データを平均化処理部6へ送信する。
(2)平均化処理部6は、メモリを保持しており(初期値は0にする)、各タイミングにおいて、自身の値に受信したデータをその都度加算し、次のデータ受信タイミングまで保持しておく。つまり、メモリ保持値Sは、数式3の漸化式に従う。
=Si−1+C+F・・・・・・・(数式3)
ただし、Fは、その値が送信されている場合のみ演算に用いる。このとき、Sの履歴は、図7(C)に示されるとおりである。
(3)ここで、端数処理部5は、前述のとおり、ゼロクロス検出タイミングの一つ前のタイミングに端数計算値を対応付けている。端数計算値を算出できるのは、ゼロクロス検出タイミング以降であるため、タイミングの調整を行わなければならない。
具体的には、平均化処理部6で加減算を行う前に、Mタイミング分の遅れを挿入すればよい。なお、Mは1以上でNより十分小さい適当な整数である。
遅れの挿入により、上記(2)の処理を、端数計算値F の算出の後に実行することができる。その代償として、メモリ保持値が、Mタイミング分遅れることになる。
しかし、Mタイミング分の時間遅れは、上記の最終的に出力データを得るサンプリングレートよりも十分に小さいため、問題とはならない。
もちろん、時間遅れは常に既知の一定値となるため、計測時刻の正確性が求められる場合においては、その遅れを補償することが可能である。
(4)(2)と同様にして、加減算を繰り返す。
(5)(4)の処理を続け、最終データを受けたあと、i=19(最後)の時点で保持されている値をNで割ることで、数式2の値が得られる。したがって、これを最終的な出力とすればよい。この一連の動作が終了したら、保持値を0に戻して、次の一連の動作に入る。
また、Nで割る除算部の負荷を減らす必要がある場合は、Nとして2の累乗の値を選択すればよい。
平均化処理部6の出力Uと、所望の位相φ(単位ラジアン)には、次の数式4の関係がある。
φ=πU・・・・・・・・・・・・(数式4)
なお、厳密には、数式4の右辺に、定数εが加算される。理論上、εはπまたは0の値を持つ、測定開始時の入力信号の位相関係によって一律に定まる値である。
本発明の位相計測装置やそれを適用する機器のように、位相計測を連続的に行う場合は、位相の変化分が主要な被測定パラメータとなるので、εは無視できる項であり、測定上何ら問題はない。すなわち、計測開始後一番始めに算出されたUの値をU、その後のUの値をUnとすれば(n=1,2,…)、Un−Uを計測結果として用いるため、共通して加わるεの存在は問題とはならない。
ここでφは入力信号Xの位相(単位ラジアン)である。位相は、処理を開始した時点を基準として計測される。この関係に基づいて、出力UをFPGA内部またはPC上などで処理することにより、位相(単位ラジアン)を算出することができる。
もちろん、後段の処理を考慮して、数式4のように位相(単位ラジアン)に変換することなく、データUのまま後段の処理に用いてもよい。
結果をリアルタイムに演算・出力する計測器においては、計測を開始する基準となる時刻をセットする機能が求められる。すなわち、動作中において、あるリセット信号を受信した時刻の位相をφ=0と設定し、以後の出力データをその基準時刻をもとに演算する機能が望まれる。この機能は、リセット信号を受信したタイミングにおいて、計数処理部のカウンタの値を0にリセットしたり、平均化処理部の処理を初期化するという操作により容易に実現できる。
以上の処理によって位相を算出することで、幅広い周波数範囲の周期的信号を入力可能とし、しかも、精度よく、かつリアルタイムに計測が可能となる。
なお、FPGAによってデジタル信号処理を実装する例を示したが、FPGAに限らず、ASIC、システムLSI等、デジタル信号処理を実現できる方法であれば、同様に実装できる。
また、それぞれの入力信号Xを正弦波信号として仮定していたが、デジタル回路において用いられるパルス信号(矩形波信号ともいう。)に対しても、バンドパスフィルタあるいはローパスフィルタを適用することで正弦波信号に変換することができる。
したがって、バンドパスフィルタを、位相計測装置の前段に設置することで、パルス信号に対する位相計測装置を構成することができる。
また、算出した位相は、後段の処理によって時間で微分することにより、入力信号Xの周波数に換算することもできる。このように、周波数カウンタとして利用した場合でも、高分解能およびリアルタイム性を確保しつつ、周波数変動範囲が広い信号の周波数を計測することができる。周波数変動範囲が広いことは、言い換えれば、周波数雑音が大きい入力信号に対しても、高速に信頼性の高い計測が可能となるということである。
次に、本発明に基づいて位相差を計測する場合、すなわち位相差計測装置として用いる場合の基本原理を図面を用いて説明する。
以下、位相差計測を行う2つの周期的入力信号を入力信号X、Yという。なお、前述した位相を計測する装置と共通するものに関しては同一の符号を付している。
本発明に基づく位相差計測装置10による信号処理の全体概要を図8に示す。
入力信号Xおよび入力信号Yは、個別の第1のAD変換器2および第2のAD変換器30により、デジタル化され、Xd、Ydとして出力される。変換されたデジタルデータXd、Ydは、以降のデジタル信号処理部に送られて処理される。デジタル信号処理部は、図8に示されるように、計数処理部4、端数処理部5、平均化処理部6の3つからなる。
以下、計数処理部4、端数処理部5、平均化処理部6の3点に分けて、それらの機能を順に説明する。
(計数処理部)
図9は、計数処理部4のブロック図である。
動作の詳細を、図10を参照しながら説明する。
ここで、横軸は、サンプリングタイミング毎のデータ番号iである。すなわち、左から順に(i=0番を先頭として)、第1のAD変換器2および第2のAD変換器30の駆動サンプリングレート毎に次々とデータが入ってきて、処理される様子を示している。すなわち、図3のデータ間隔は、各AD変換器2、30の駆動サンプリングレートに相当する。
まず、入力信号Xおよび入力信号Yが第1のAD変換器2および第2のAD変換器3によってデジタル化されたデータXd、Ydが、それぞれ、図10の(A)と(C)に対応する。
ここで、計数処理部4は、第1のゼロクロス特定手段41により、データXdの正負が切り替わるゼロクロスを検出する。例えば、図10の(A)において、零を横切ったタイミングを検知して、零を超えた時点でのデータ番号で、横切った直後に正論理が立つようにしたものが、図10(B)の信号である。このようにしてゼロクロスを検知することができる。
同様に、データYdについても、第2のゼロクロス特定手段42により、同様にゼロクロス処理を行う。その結果、得られる信号は図10(D)のようになる。
次に、図10(B)で示される信号と、図10(D)で示される信号をアップダウンカウンタ44に入力することで計数処理が行われる。
アップダウンカウンタ44は、第1のゼロクロス特定手段41から検知信号が到着した場合は1、第2のゼロクロス特定手段42から検知信号が到着した場合には−1、その他の場合には値が変わらない、という機能を有する、周知のカウンタを採用する。なお、カウント方向の正負を逆としても、以降の処理の正負を反転させることで同様の結果が得られるので、カウント方向は、正負いずれを選んでもよい。
アップダウンカウンタ44により保持される値は、図10(E)のようになる。この図10(E)データ列が、平均化処理部6に送出される計数処理値となる。このデータ列は、後述する数式6におけるC(iはデータ番号)に対応する。
なお、入力信号の周波数がAD変換器2、30の駆動サンプリングレートよりも非常に小さい場合には、入力信号またはAD変換器2、30自身に含まれるノイズの影響によって、ゼロクロスの誤検知が生じる場合がある。その場合でも、周知のアルゴリズムによって誤検知を無視することができるため、問題とはならないことは、前述した位相自体を計測する場合と同様である。
(端数処理部)
次に、端数処理部5について、全体概要を図11に示す。
以下、端数処理部5の動作の詳細について、図6、図12を参照しながら説明する。
まず、入力信号Xについて、第1のAD変換器2によって変換されたデジタルデータ列Xdは、図12(A)に対応する。これは、図10(A)と全く同じである。
次に、線形補間演算処理が行われる。具体的には、測定信号のゼロクロスが検出されたタイミングにおける値(図6の値B)と、その直前の値(図6の値A)をラッチする。この2つのデータから、数式1のような線形補間演算を行う。
|B|/(|A|+|B|)・・・・・・・(数式5)
この計算値を、ゼロクロス検出タイミングの一つ前のタイミング(図6の値Aと同じタイミング)に対応付けて保持し、端数計算値とする。その様子を示したのが、図12(B)である。
図12(B)では、例えばデータ番号2において、ゼロクロスが検出されているので(図10(B)参照)、データ番号1とデータ番号2の値を用いて数式1の計算を行い、計算値(およそ0.5)を得、データ番号1の時点に対応付けている。同様に、データ番号4、7、10、14、17の時点でも端数計算値を得ている。
この端数処理部5の動作においては、入力信号Xおよび入力信号Y自体のゼロクロスを検出する必要がある。ゼロクロス検出動作は、端数処理部5内で、独立したゼロクロス検出処理を行ってもよいし、端数処理部5の外部、例えば、計数処理部4より検出信号を送信することで実現してもよい。
なお、この処理には除算が含まれているが、一般にFPGAにおいて、高速な浮動小数点演算(除算)を行うのは負荷が大きい。その負荷を小さくするために、「ルックアップテーブル」を用いた除算を適用することもできる。
ルックアップテーブルを用いた除算とは、FPGAによる演算において公知の技術である。具体的には、データの取り得る値(例えば8ビットならば256通り)すべてのSについて、「÷S」に近似的に等価な「×T」がテーブル(辞書)として内部のメモリにあらかじめ保持されている。そして、ある割り算「÷S」をFPGA内で実行する場合、対応する「×T」を引き出してきて、除算より簡単な乗算演算に置き換え処理を行う。
ルックアップテーブルを用いた除算を適用することによって、端数計算値には、数式1の厳密値からの誤差が生じる。しかし、端数計算値は、最終結果の補正項に相当する部分であって、最終結果に及ぼす影響は小さい。よって、この置き換えによって、計測精度の悪化を招くことはない。
入力信号Yに関しても、入力信号Xに対してと全く同様にして、端数計算値を得る。入力信号Yが図12(C)に、得られる端数計算値が図12(D)にそれぞれ図示されている。
(平均化処理部)
次に平均化処理部6の動作について説明する。
平均化処理部6では、計数処理部4と端数処理部5から得られた2つのデータ列を、次の数式6に基づいて演算処理を行う。
Figure 0006583738
まず、平均化数Nを、最終的にデータを得たいレートより定める。すなわち、AD変換器動作のサンプリングレートの1/Nが、最終的に出力データを得るサンプリングレートになるためである。
以下、例として、N=20とする。つまり、平均化処理部6が用いるデータは、1回の平均化処理あたりデータ番号iが0〜19の20個である。
数式2における各記号の定義は次のとおりである。
:計数処理部4の出力値(アップダウンカウンタの値である。図13(A)参照)
:入力信号Xに対する端数処理部4による端数計算値(図13(B))である。ここで、jは各出力値の順番を示すために付けた番号で、図13(B)の例では、データ番号0から19の間に6点あるので、j=1〜6となる。すなわち数式2においてl=6である。
:入力信号Yに対する端数処理部4の端数計算値(図13(C))である。ここで、kは各出力値の順番を示すために付けた番号で、図13(C)の例では、データ番号0から19の間に4点あるので、k=1〜4となる。すなわち数式2においてm=4である。
以上のとおり、図13の例では、20個のC、6個のF 、そして、4個のF から、数式2に示す加減算およびNによる除算を行い、平均化処理部6からの出力値Uを得る。
なお、実際にFPGAにおいて、上記の平均化処理を実装する場合は、リアルタイム性能を確保するため、次のように行ってもよい。
(1)各データ番号毎のタイミングで、計数処理部4と端数処理部5から出力されるC、F 、F の各データを平均化処理部6へ送信する。
(2)平均化処理部6は、メモリを保持しており(初期値は0にする)、各タイミングにおいて、自身の値に受信したデータをその加減し、次のデータ受信タイミングまで保持しておく。つまり、メモリ保持値Sは以下の漸化式に従う。
=Si−1+C+F−F・・・・・・・(数式7)
ただし、FおよびFは、その値が送信されている場合のみ、演算に用いる。このとき、Sの履歴は図13(D)に示されるとおりである。
(3)ここで、端数処理部5は、前述のとおり、ゼロクロス検出タイミングの一つ前のタイミングに端数計算値を対応付けている。端数計算値を算出できるのは、ゼロクロス検出タイミング以降であるため、タイミングの調整を行わなければならない。
具体的には、平均化処理部6で加減算を行う前に、Mタイミング分の遅れを挿入すればよい。Mは1以上でNより十分小さい適当な整数である。
遅れの挿入により、上記(2)の処理を、端数計算値F 、F の算出の後に実行することができる。その代償として、メモリ保持値が、Mタイミング分遅れることになる。
しかし、Mタイミング分の時間遅れは、上記の最終的に出力データを得るサンプリングレートよりも十分に小さいため、問題とはならない。
もちろん、時間遅れは常に既知の一定値となるため、計測時刻の正確性が求められる場合においては、その遅れを補償することが可能である。この点は、前述の位相自体を計測する場合と同様である。
(4)(2)と同様にして、加減算を繰り返す。
(5)(4)の処理を続け、最終データを受けたあと、i=19(最後)の時点で保持されている値をNで割ることで、数式6の値が得られる。したがって、これを最終的な出力とすればよい。この一連の動作が終了したら、保持値を0に戻して、次の一連の動作に入る。
また、Nで割る除算部の負荷を減らす必要がある場合は、Nとして2の累乗の値を選択すればよい。
平均化処理部の出力Uと、所望の位相差には、次の数式8の関係がある。
Δφ=πU・・・・・・・・・・・・(数式8)
なお、厳密には、数式8の右辺に、定数εが加算される。理論上、εはπまたは−πまたは0の値を持つ、測定開始時の入力信号の位相関係によって一律に定まる値である。本発明やそれを適用する装置のように、位相差計測を連続的に行う場合は、位相差の変化分が主要な被測定パラメータとなるので、εは無視できる項であり、測定上何ら問題はない。すなわち、計測開始後一番始めに算出されたUの値をU、その後のUの値をUnとすれば(n=1,2,…)、Un−Uを計測結果として用いるため、共通して加わるεの存在は問題とはならない。
ここでΔφは入力信号Xと入力信号Yの位相差(単位ラジアン)である。位相差は、処理を開始した時点を基準として計測される。この関係に基づいて、出力UをFPGA内部またはPC上などで、処理することで、位相差(単位ラジアン)を算出することができる。
もちろん、後段の処理を考慮して、数式8のように位相差(単位ラジアン)に変換することなく、データUのまま後段の処理に用いてもよい。
結果をリアルタイムに演算・出力する計測器においては、計測を開始する基準となる時刻をセットする機能が求められる。すなわち、動作中において、あるリセット信号を受信した時刻の位相差をΔφ=0と設定し、以後の出力データをその基準時刻をもとに演算する機能が望まれる。この機能は、リセット信号を受信したタイミングにおいて、計数処理部のアップダウンカウンタの値を0にリセットする、および平均化処理部の処理を初期化するという操作で、容易に実現できる。
以上の処理によって位相差を算出することで、幅広い周波数範囲の2つの周期的信号を入力可能とし、しかも、精度よく、かつリアルタイムに計測が可能となる。
なお、FPGAによってデジタル信号処理を実装する例を示したが、FPGAに限らず、ASIC、システムLSI等、デジタル信号処理を実現できる方法であれば、同様に実装できる。
また、それぞれの入力信号X、Yを正弦波信号として仮定していたが、デジタル回路において用いられるパルス信号(矩形波信号ともいう。)に対しても、バンドパスフィルタあるいはローパスフィルタを適用することで正弦波信号に変換することができる。
したがって、バンドパスフィルタを、位相差計測装置の前段に設置することで、パルス信号に対する位相差計測装置を構成することができる。
なお、本位相差計測装置は、位相計測装置を2つ用意し、並列に動作させることによっても容易に実現できる。すなわち、入力信号Xの位相計測装置1による処理結果をUx、入力信号Yの位相計測装置2による処理結果をUyとすれば、位相差をΔφ=π(Ux−Uy)により算出することができる。このような方法による位相差計測結果と、本位相差計測装置による結果は、理論上全く同じ値を出力するため、どちらを用いても同じ効果がある。
以下、具体的な装置に適用した実施例について説明する。
[実施例1](レーザヘテロダイン変位計測装置への適用)
この実施例では、上記の基本原理に基づく本発明の位相差計測装置10を、レーザヘテロダイン変位計測装置に適用したもので、以下、入力信号Xを参照信号、入力信号Yを計測信号として本実施例を説明する。
レーザ光の位相差を利用した計測装置として、レーザへテロダイン干渉計が広く知られている。レーザへテロダイン干渉計においては、周波数シフトを受けたレーザ光を用いて、測定対象からのレーザ光の反射光と、参照光の位相差により、変位や振動・衝撃を与えた際に発生する変位などを計測する。
図14は、レーザへテロダイン干渉計の基本原理を示している。
レーザヘテロダイン干渉計による変位計測装置においては、例えば、AOMのような周波数シフトをレーザ光に加えるデバイスに、例えば、80MHzの周波数をもつ参照信号を入力することによって、80MHzの周波数シフトを受けたレーザ光と、計測対象から反射したレーザ光を干渉することで、80MHzに測定対象の変位による位相変調が加わった測定信号が生成される。
この測定信号と参照信号の2つの信号から変位を算出するために、本発明による位相差測定装置1を適用し、レーザヘテロダイン変位計測装置を構成する。
具体的には、測定信号と参照信号の2つの正弦波入力信号を、本発明による位相差検出装置1に入力し、出力データUを得る。
ここで、平均化処理部6で得られたデータUと、測定対象の変位(d[m])の関係は、数式9のようになる。λはレーザの波長([m])である。
d=λU/4・・・・・・・・・・・・(数式9)
この関係に基づいて、出力UをFPGA内部またはPC上などで、処理することで、変位をリアルタイムに算出することができる。
本実施例においては、図14のように、入力信号Xである参照信号をAOM駆動信号、入力信号Yである測定信号を光干渉信号とそれぞれ仮定しているが、レーザヘテロダイン干渉計の構成にはさまざまな場合がある。しかし、一般に、レーザヘテロダイン干渉計の内部では、本発明による位相差計測装置10が用いられているという原理は同じである。
したがって、図14の例示にかかわらず、レーザヘテロダイン干渉計の内部の位相差計測装置部分を本発明による位相差計測装置10で置き換えても、本実施形態と同様の効果を得ることができる。
本発明による位相差計測装置では、高精度であるということと、位相差が大きく変動する場合でも計測可能であることの2つの特長をもつ。これらの特長はそれぞれ変位計測における「計測分解能」と「計測対象の速度範囲」の2つに対応するので、この2点から、従来技術と本実施例の具体例との比較を行う。
まず、下記のように、分析に必要なパラメータを定義する。
(1)f:ヘテロダインビート周波数であり、図14において参照信号の周波数にあたる。この実施例では、80MHzとしている。
(2)fADC:AD変換器を駆動するサンプリングレートで、この実施例では、500MHzとしている。
(3)f:得たい変位データの計測サンプリングレートであり、この実施例では、N=20としているので、f=500/N=25MHzである。
なお、一般的なレーザヘテロダイン変位計では、計測サンプリングレートは、通常、1kHz〜1MHzの範囲内である。
(4)Vmax:測定対象の計測可能な最大速度[m/s]である。
(5)d:計測分解能[m]である。
(6)λ:レーザの波長であり、この実施例では、変位計測器によく用いられるヘリウム・ネオンレーザの633nmとする。もちろん、それ以外の種々のレーザでも適用できる。
まず、計測対象の速度範囲が高速な場合にも対応できる特長をもつ従来技術の計数法と、本実施例とを、計測分解能について比較する。
従来の計数法では、入力信号(測定信号・参照信号)のゼロクロス回数、という整数値しか計測できない。そこで、分解能を向上させるため、入力信号をPLL回路等を用いて逓倍する手法や、複数回の計数値を平均化する手法を採用されることも多い。このとき、計測分解能は、次の数式10で表すことができる。
=λ/4LQ・・・・・・・・・(数式10)
ここで、LはPLL回路による逓倍率、Qは平均化回数である。市販の製品では、最高でLQ=1024程度を実現し、d=λ/4096=約0.155nmを達成している。
しかし、この手法は、高速PLL回路等を必要とし、技術的難易度が高くなるため、Lを増加させることは難しい。また、平均化回数Qを大きくすることが考えられるが、原理的には、最大でQ=2fh/fs程度が限界であり、これ以上の向上は見込めない。
これに対し、本実施例によれば、PLL回路を一切使用することなく、計測分解能として、市販品の最高レベルである d=λ/4096 を大きく超えることができる。
すなわち、典型的には、分解能は、次の数式11で表すことができる。
=λ/(4N・2)・・・・・・(数式11)
ここで、nは、AD変換器の変換ビット数であり、n=8ビットとすると、本実施例では、平均化回数N=20であるから、d=0.03nmとなる。
広く使用されているf=1MHzの場合で考えると、N=500であるから、
=0.0012nmとなる。
このことから、従来技術に基づく計数法による分解能である約0.155nmと比較して、本実施例では100倍程度良い分解能が得られることが分かる。
次に、計測分解能が良い従来技術の復調法と、本実施例とを計測対象の速度範囲について比較する。
復調法においては、情報理論における「サンプリング定理」によって、計測サンプリングレートの1/2以下の周波数をカットオフ周波数fとする、ローパスフィルタを適用する必要がある。つまり、次の数式12を満たす必要がある。
<f/2・・・・・・・・・・(数式12)
ここで、カットオフ周波数fが、次の数式13により、測定可能最大速度を制限する。
(2vmax)/λ=f・・・・・・・・(数式13)
以上から、次の数式14が導き出される。
max=(λf)/4・・・・・・・・(数式14)
いま、計測サンプリングレートとして、高めの値である、f=1MHzを採用しているが、それでも、vmax=約0.16m/sが限界となる。
一方、本実施例による計測対象の速度範囲は、サンプリング定理から、AD変換器サンプリングレートの1/2以下の入力信号が計測可能である。つまり、
ADCとvmaxの関係は、次の数式15で表される。
ADC=2(2f+4vmax/λ) ・・(数式15)
となる。移項して整理すると、
max=λ(fADC−4f)/8 ・・・(数式16)
となる。
いま例として使われている値を代入すると、vmax=14.2m/sとなる。
この値と、復調法における速度範囲vmax=約0.16m/sと比較すると、実施例1の方が100倍程度大きいことがわかる。
分解能と速度範囲以外の点について、従来技術と比較する。
まず、本発明による方法では、高速な入力信号に対してもリアルタイム処理が可能である。一方、ゼロクロス解析法では、信号のゼロクロス時間を、デジタル化したデータから算出するものであることから、複雑な計算を、一旦メモリに保持したデータに対して適用するため、例えば本実施例における80MHzといった高速な信号についてリアルタイム処理することは、不可能である。
さらに、振幅変動への耐性については、本発明では計数法と同等程度に強い。一方で、復調法には弱点がある。具体的には、信号の振幅が変動した場合、信号にバイアスが乗った場合、信号に歪みが生じた場合などに対して出力が敏感であり、望ましくない。
以上、実施例1が、従来技術(復調法、計数法、ゼロクロス法)と比較して、どのような利点があるかについて、計測分解能、測定対象の速度範囲、リアルタイム処理の可否、必要なクロック速度、処理の複雑さ、信号の振幅変動耐性の観点からまとめると、図15のとおりである。
このように、本実施例によれば、従来技術ではいずれかの観点で欠点があるものの、本実施例によれば、すべての観点で要求条件を満たすことができる。
なお、レーザドップラ振動計のように、計測対象の速度信号を得たい場合は、レーザヘテロダイン変位計測装置で計測される変位信号を時間微分処理することで、容易に算出できる。
[実施例2](位相雑音計測装置への適用)
位相雑音計測装置とは、ある信号の位相揺らぎ(雑音)の時刻履歴を計測する装置である。位相雑音は、位相ジッタとも呼ばれ、高周波信号源の安定性を評価するための重要な指標である。このため、位相雑音計測装置は、通信機器等の高速化の研究開発に欠かせない機器である。
本発明を適用した位相雑音計測装置を実現するには、図1において、被測定信号を入力信号とすればよい。この場合、位相雑音の計測性能(位相雑音計測装置自身のもつ自己ノイズ)は、AD変換器駆動クロックの位相雑音レベルによって決定される。そのため、より低雑音な計測を行いたい場合は、駆動クロックに高安定基準信号を導入すればよい。
または、図8において、位相差計測装置の入力信号Xとして被測定信号を、入力信号Yとして高安定基準信号を入力すればよい。この場合は、AD変換器駆動クロックの位相雑音レベルに影響されることなく、被測定信号の位相雑音を計測することができる。
図16に適用図を示す。ここで、高安定基準信号とは、位相雑音が極めて小さい、計測の基準となる周期的信号であり、例えば原子時計によって得られる。
なお、被測定信号、高安定基準信号をそれぞれ入力信号X、Yとしたが、逆でもよい。
本発明を適用することにより、被測定信号と高安定基準信号の周波数が大幅に違う場合でも、計測が可能となる。具体的には、fを被測定信号の周波数、fADCをAD変換器を駆動するサンプリングレートとすると、f<fADC/4の範囲で計測が可能となり、同時に、位相雑音計測の分解能を高めることができる。
すなわち、nをAD変換器の変換ビット数(例えば、n=8ビット)、Nを平均化回数、位相雑音の分解能をd(単位ラジアン)とすると、d=2π/(N・2)の関係がある。
また、本発明によれば、被測定信号の位相雑音レベルが非常に大きい場合、例えば位相の変動が2πを大きく超える場合においても信頼性の高い計測が可能となる。
具体的には、既知の技術による位相雑音計測装置としては、
(A)スペクトラム・アナライザやPLLを用いた高精度なタイプ
(B)オシロスコープのようにAD変換し解析するレンジの広いタイプ
が挙げられる。
(A)では、位相雑音が大きすぎる信号は計測がレンジオーバーとなり、計測が不可能である。一方、本技術によると、被測定信号の周波数範囲が広いため、全く問題とならない。(B)では、位相雑音が大きい信号も計測が可能であるが、一方で、メモリ容量に制約をうけるため、長時間のデータ取得を要するような、オフセット周波数が低い領域では計測が不可能となる。本技術はリアルタイム処理を実行できるため、オフセット周波数が極めて低い領域まで信頼性高く測定が可能である。
[実施例3](PLL回路への適用)
PLL回路とは、図17に示すように、入力される周期的な信号に対して、位相同期した出力信号を生成する回路である。内部では、位相比較器、ループフィルタ、電圧制御発振器(VCO)、分周器によって、図17のようなフィードバック制御がなされている。
本実施例では、このPLL回路における位相比較器の部分を、本発明による位相差計測装置と、バンドパスフィルタあるいはローパスフィルタで置き換える。
具体的には、図18に示すように、本発明のよる位相差計測装置からは位相差のデジタル値が出力されるので、ループフィルタの代わりにデジタル制御器を適用する。
ただし、入力信号が正弦波やそれに近い周期的信号の場合は不要であるが、パルス信号を入力とする場合は、PLL回路の前段にバンドパスフィルタあるいはローパスフィルタを挿入する。
本発明をPLL回路に適用した場合、以下のような利点が得られる。
第一に、位相差計測装置の入力信号XとYの間に大きな周波数差が存在しても、回路の動作が可能である。
通常のPLL回路の場合、VCOの可変周波数範囲をΔf、分周数をKとすると、PLL回路の制御が保たれる入力信号の範囲は、Δf/Kという限られたものとなる。その問題を解決するために、動的に分周数Kを細かく変更するフラクショナルPLLと呼ばれる複雑な技術が用いられることもある。
一方、本発明を適用したPLL回路の場合、fを入力信号の周波数、fADCをAD変換器を駆動するサンプリングレートとすると、f<fADC/4の大幅に広い範囲で計測が可能となる。
第二に、所望の周波数を設定してから位相制御が完了するまでにかかる時間(ロックアップタイムという。)を短くするためのデジタル技術を導入できる。
従来のPLLの場合、ロックアップタイムを短くするために、ループフィルタの設計を工夫し、フィードバック制御特性を調整している。
一方、本発明を適用したPLL回路の場合、ループフィルタの代わりにデジタル制御器を用いるため、例えば制御特性を柔軟に変更したり、「ギアシフト」と呼ばれる、一種のフィードフォワード技術を適用することができる。
なお、通常のPLL回路と同様に、本実施例のPLL回路をFM復調器として用いることもできる。
この場合、本発明の効果により、FM信号と基準信号のあいだの周波数差が大きい場合でも動作するという利点がある。具体的には、fを被測定信号の周波数、fADCをAD変換器を駆動するサンプリングレートとすると、f<fADC/4の範囲で計測が可能となる。よって、FM信号の周波数ホッピングの遷移量が極めて大きい場合にも、位相ロックをし直す必要がなく、直接復調が可能なFM復調器が構成できる。
また、本実施例ではデジタルPLL回路に対して本発明を適用した場合を例示したが、PLL回路には、完全デジタルPLLと呼ばれる種類も存在する。しかし、完全デジタルPLLにおいても内部には位相比較器が用いられており、本実施例と同様にして、本発明を適用することができる。
以上説明したように、本発明によれば、簡単な回路構成によって、幅広い周波数範囲の周期的信号を入力可能とし、しかも、精度よく、等時間間隔に、かつリアルタイムに、位相や位相差の計測が可能となるので、レーザヘテロダイン変位計測装置、位相雑音計測装置、PLL回路をはじめ、様々な機器に適用されることが期待できる。
1;位相計測装置
2;第1のAD変換器
3;駆動クロック
4;計数処理部
5:端数処理部
6;平均化処理部
10;位相差計測装置
30;第2のAD変換器
41;第1のゼロクロス特定手段
42;第2のゼロクロス特定手段
43;カウンタ
44;アップダウンカウンタ

Claims (7)

  1. 周期的に変動する周期的入力信号の位相あるいは周期的入力信号間の位相差をデジタル回路によって計測する位相計測装置であって、
    前記周期的入力信号を、所定のサンプリングタイミング毎にそれぞれデジタル化し、デジタル信号として出力するAD変換器と、
    前記デジタル信号の符号が変化したことを検出するゼロクロス特定手段と、
    前記ゼロクロス特定手段によるゼロクロス検出回数を計数し、前記サンプリングタイミング毎に算出する計数処理部と、
    前記ゼロクロス特定手段がゼロクロスを判定した直前、直後のサンプリングタイミングにおけるデジタル信号の値をそれぞれA、Bとしたとき、演算式Fx=|B|/(|A|+|B|)に基づいて、前記ゼロクロス検出回数の端数Fxを演算する端数処理部と、
    前記計数処理部が算出するN個の出力値の合算値、および、前記計数処理部がN個の出力値を算出する間において前記端数処理部が演算する端数Fxの合算値に基づいて平均化を行い、デジタル信号の位相を演算する平均化処理部を備えたことを特徴とする位相計測装置。
  2. 前記周期的入力信号が第1の周期的入力信号Xと第2の周期的入力信号Yとからなり、
    前記AD変換器が、前記第1及び第2の周期的入力信号X、Yを所定のサンプリングタイミング毎にそれぞれデジタル化し、デジタル信号Xd、Ydとして出力する第1および第2のAD変換器とからなり、
    前記ゼロクロス特定手段が、前記デジタル信号Xd、Ydの符号が変化したことをそれぞれ検出する第1及び第2のゼロクロス特定手段からなり、
    前記計数処理部が、前記第1のゼロクロス特定手段によるゼロクロス検出回数と前記第2のゼロクロス特定手段によるゼロクロス検出回数との差を計数し、前記サンプリングタイミング毎に算出するものであり、
    前記端数処理部が、前記第1のゼロクロス特定手段と、前記第2のゼロクロス特定手段がゼロクロスを判定した直前、直後のサンプリングタイミングにおけるデジタル信号のそれぞれの値に基づいて、前記演算式により、それぞれの前記ゼロクロス検出回数の端数Fx、FYを演算するものであり、
    前記平均化処理部が、前記計数処理部が算出するN個の出力値の合算値、並びに、前記計数処理部がN個の出力値を算出する間において前記端数処理部が演算する端数Fxの合算値と端数FYの合算値との差分に基づいて平均化を行い、デジタル信号Xd、Ydの位相差を演算し、前記第1及び第2の周期的入力信号X、Y間の位相差を計測することを特徴とする請求項1に記載された位相計測装置。
  3. ADCを前記AD変換器を駆動するサンプリングレート、Nを前記平均化処理部の平均化回数としたとき、前記平均化処理部で得られる位相差の算出レートがfADC/Nとなることを特徴とする請求項1または2に記載された位相計測装置。
  4. レーザ光を計測対象に照射した反射光と、該レーザ光に周波数シフトを加えた参照光とを干渉させ、両者の位相差により、前記計測対象の変位を計測するレーザヘテロダイン干渉計による変位計測装置において、
    前記第1の周期的入力信号Xを前記反射光とし、前記第2の周期的入力信号Yを前記参照光とし、
    前記平均化処理部で得られる位相差と前記計測対象の変位との所定の関係に基づいて、前記計測対象の変位を演算する演算手段を備えることを特徴とする請求項2に記載された位相計測装置を利用した変位計測装置。
  5. 前記変位計測装置の分解能をdr、計測可能の速度範囲の最大値をvmaxとしたとき、下記の関係を満たすようにしたことを特徴とする請求項4に記載された変位計測装置。
    r=λ/(4N・2n
    max<λ(fADC−4fh)/8
    ただし、λはレーザ光の波長、Nは平均化回数、nはAD変換器の変換ビット数、fADCは、AD変換器のサンプリングレート、fhは参照信号の周波数である。
  6. 入力信号を高安定基準信号と比較することにより、前記入力信号の位相揺らぎの時刻履歴を計測する位相雑音計測装置であって、
    前記第1の周期的入力信号X、前記第2の周期的入力信号Yの一方を前記入力信号、他方を前記高安定基準信号とし、
    前記平均化処理部で得られる位相差の時刻履歴に基づいて、前記入力信号の位相揺らぎを計測する、請求項2に記載された位相計測装置を利用した位相雑音計測装置。
  7. 周期的な入力信号に対して、位相比較器、ループフィルタ、電圧制御発振器(VCO)、および、分周器によって、位相同期した出力信号を生成するPLL回路であって、
    前記入力信号を前記第1の周期的入力信号X、前記分周器の出力を前記第2の周期的入力信号Yとし、
    前記位相比較器として、請求項2に記載された位相計測装置を利用したPLL回路。
JP2016559118A 2014-11-14 2015-11-13 位相計測装置およびこの位相計測装置を適用した機器 Active JP6583738B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014231985 2014-11-14
JP2014231985 2014-11-14
PCT/JP2015/081984 WO2016076419A1 (ja) 2014-11-14 2015-11-13 位相計測装置およびこの位相計測装置を適用した機器

Publications (2)

Publication Number Publication Date
JPWO2016076419A1 JPWO2016076419A1 (ja) 2017-08-31
JP6583738B2 true JP6583738B2 (ja) 2019-10-02

Family

ID=55954494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559118A Active JP6583738B2 (ja) 2014-11-14 2015-11-13 位相計測装置およびこの位相計測装置を適用した機器

Country Status (4)

Country Link
US (1) US10270633B2 (ja)
EP (1) EP3220545B1 (ja)
JP (1) JP6583738B2 (ja)
WO (1) WO2016076419A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6760612B2 (ja) * 2016-05-06 2020-09-23 国立研究開発法人産業技術総合研究所 位相計測装置およびこの位相計測装置を適用した機器
CN107402331A (zh) * 2017-09-08 2017-11-28 国家电网公司 低压无线核相装置及其方法
CN118376318B (zh) * 2024-06-21 2024-09-27 国网上海市电力公司 一种基于相位补偿的clcc换流器异频振动感知方法及系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001724A (en) * 1989-01-13 1991-03-19 Hewlett-Packard Company Method and apparatus for measuring phase accuracy and amplitude profile of a continuous-phase-modulated signal
JP2946675B2 (ja) 1990-08-06 1999-09-06 株式会社ニコン ヘテロダイン干渉計用高速位相差測定装置
JP2007232380A (ja) 2006-02-27 2007-09-13 New Japan Radio Co Ltd 周波数計測方法および装置
US7697650B2 (en) * 2006-03-24 2010-04-13 Zoran Corporation Method and apparatus for high resolution measurement of signal timing
JP5214163B2 (ja) * 2007-03-30 2013-06-19 北海道旅客鉄道株式会社 位相差計測システムおよび位相差計測方法
JP5468372B2 (ja) 2008-12-25 2014-04-09 パナソニック株式会社 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置
JP5601292B2 (ja) 2011-03-31 2014-10-08 株式会社デンソー デジタル位相同期回路および物理量検出センサ
JP5725165B2 (ja) * 2011-04-05 2015-05-27 コニカミノルタ株式会社 フーリエ変換型分光計およびフーリエ変換型分光方法
JP2013012985A (ja) * 2011-06-30 2013-01-17 Fujitsu Semiconductor Ltd パワーアンプ回路および回路装置
CN104040903B (zh) * 2011-08-19 2016-09-28 路梅戴尼科技公司 时域切换模拟数字转换器设备与方法
JP5869965B2 (ja) * 2012-05-31 2016-02-24 富士通株式会社 Ad変換回路およびad変換方法
JP6760612B2 (ja) * 2016-05-06 2020-09-23 国立研究開発法人産業技術総合研究所 位相計測装置およびこの位相計測装置を適用した機器

Also Published As

Publication number Publication date
EP3220545A4 (en) 2018-06-20
EP3220545B1 (en) 2020-08-12
JPWO2016076419A1 (ja) 2017-08-31
EP3220545A1 (en) 2017-09-20
US20170324596A1 (en) 2017-11-09
US10270633B2 (en) 2019-04-23
WO2016076419A1 (ja) 2016-05-19

Similar Documents

Publication Publication Date Title
JP2006313162A (ja) 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法
JP6583738B2 (ja) 位相計測装置およびこの位相計測装置を適用した機器
WO2016014894A1 (en) Laser phase estimation and correction
CN104330623B (zh) 电力系统中正弦波信号的参数测量方法及系统
JP6341631B2 (ja) エンコーダ
US11788867B2 (en) Incremental encoder position interpolation
JP5281126B2 (ja) レゾルバによる角度検出方法
WO2006135058A1 (ja) タイムインターバル測定装置およびそれを用いるジッタ測定装置
CN106645952A (zh) 一种信号相位差的检测方法及系统
WO2017191804A1 (ja) 位相計測装置およびこの位相計測装置を適用した機器
JP2013002921A (ja) 測定装置
CN104950168B (zh) 一种基于二次平均的低信噪比正弦信号高精度频率测量方法
JP5581174B2 (ja) 障害物検知装置
JP2014163854A (ja) 測定装置
CN114047683B (zh) 一种基于正交采样内插的时间间隔测量方法和装置
JP2003157142A (ja) 位相ディジタイザ
JPWO2008149990A1 (ja) 位相測定装置、スキュー測定装置、位相測定方法、およびスキュー測定方法
KR20150015200A (ko) 제로-크로싱 방식의 전원 주파수 검출장치 및 제로-크로싱 방식의 전원 주파수 검출방법
TWI571064B (zh) 時域切換之類比至數位轉換器設備與方法
RU2683378C1 (ru) Способ цифровой демодуляции сигналов фазового волоконно-оптического датчика
KR100980168B1 (ko) 위상차 검출 장치 및 회전 위치 검출 장치
Bekirov et al. Real time processing of the phase shift and the frequency by voltage signal conversion into the sequence of rectangular pulses
JPH02189416A (ja) 変位測定装置
Arriaga et al. Real time displacement sensor based on self-mixing interferometry
JP5774959B2 (ja) ワンダ測定装置及びワンダ測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190822

R150 Certificate of patent or registration of utility model

Ref document number: 6583738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250