Nothing Special   »   [go: up one dir, main page]

JP6566158B1 - 情報処理システム - Google Patents

情報処理システム Download PDF

Info

Publication number
JP6566158B1
JP6566158B1 JP2019077563A JP2019077563A JP6566158B1 JP 6566158 B1 JP6566158 B1 JP 6566158B1 JP 2019077563 A JP2019077563 A JP 2019077563A JP 2019077563 A JP2019077563 A JP 2019077563A JP 6566158 B1 JP6566158 B1 JP 6566158B1
Authority
JP
Japan
Prior art keywords
information processing
state
power
signal
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019077563A
Other languages
English (en)
Other versions
JP2020177323A (ja
Inventor
彰 竹内
彰 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2019077563A priority Critical patent/JP6566158B1/ja
Application granted granted Critical
Publication of JP6566158B1 publication Critical patent/JP6566158B1/ja
Priority to GB2002674.6A priority patent/GB2584183A/en
Priority to US16/816,913 priority patent/US20200334044A1/en
Priority to CN202010289886.1A priority patent/CN111831093A/zh
Publication of JP2020177323A publication Critical patent/JP2020177323A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/442—Shutdown
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

【課題】情報処理装置ごとに電源状態が異なってしまうことを防止する。【解決手段】情報処理システムは、複数の情報処理装置と、複数の前記情報処理装置が接続されるバスを有する中継装置とを備え、複数の前記情報処理装置の各々について電源状態を制御可能な情報処理システムである。前記中継装置は、前記情報処理システムを強制シャットダウンする操作を受け付けた場合に、複数の前記情報処理装置のうちメインの前記情報処理装置の電源状態が起動中であることを条件に、メインの当該情報処理装置のシャットダウンを要求する第１電源制御部を備える。メインの前記情報処理装置は、前記第１電源制御部がシャットダウンを要求した場合に、メインの前記情報処理装置をシャットダウンさせる第２電源制御部を備える。【選択図】図２

Description

本発明は、情報処理システムに関する。
従来、複数の情報処理装置を用いて並列計算を行なう手法が知られている。例えば、イーサネット（登録商標）回線を用いて情報処理装置間でデータのやりとりを行う情報処理システムが提案されている。
このような情報処理システムは、通常にシャットダウンさせる方法の他に、電源ボタンを長押しすることで強制的にシャットダウンさせる方法がある。
特開２００５−２７５８１８号公報 特開２０１０−０４９３１１号公報
しかしながら、通常のシャットダウンを実行させる操作を入力後に、電源ボタンを長押して強制的にシャットダウンさせようとすると、電源ボタンの長押しを、電源投入の操作と誤検知してしまう場合がある。この場合、情報処理システムにおいて、電源状態が情報処理装置ごとに異なってしまうことがある。
本発明は、上記に鑑みてなされたものであって、情報処理装置ごとに電源状態が異なってしまうことを防止することを目的とする。
本発明の第１態様に係る情報処理システムは、複数の情報処理装置と、複数の前記情報処理装置が接続されるバスを有する中継装置とを備え、複数の前記情報処理装置の各々について電源状態を制御可能な情報処理システムである。前記中継装置は、前記情報処理システムを強制シャットダウンする操作を受け付けた場合に、複数の前記情報処理装置のうちメインの前記情報処理装置の電源状態が起動中であることを条件に、メインの当該情報処理装置のシャットダウンを要求する第１電源制御部を備える。メインの前記情報処理装置は、前記第１電源制御部がシャットダウンを要求した場合に、メインの前記情報処理装置をシャットダウンさせる第２電源制御部を備える。
本発明にかかる情報処理システムは、情報処理装置ごとに電源状態が異なってしまうことを防止するという効果を奏する。
図１は、実施例にかかる分散型コンピュータの全体構成の一例を示す図である。 図２は、実施例にかかる分散型コンピュータの電源構成の一例を示す図である。 図３は、強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。 図４は、電源ボタンを押下するシャットダウン操作によりシャットダウン処理が開始された後に、強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。 図５は、ＯＳの画面で受け付けたシャットダウン操作によりシャットダウン処理が開始された後に、強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。 図６は、電源ボタンを押下するシャットダウン操作によるシャットダウン処理が開始される前に、強制シャットダウン操作を受け付けた場合の電源制御の一例を示すタイミングチャートである。 図７は、ＯＳの画面で受け付けたシャットダウン操作によるシャットダウン処理が開始される前に、強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。 図８は、分散型コンピュータの起動後に強制シャットダウン操作を受け付けた場合の電源制御の一例を示すタイミングチャートである。 図９は、分散型コンピュータの起動操作後、プラットフォーム（メイン）が起動する前に強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。 図１０は、分散型コンピュータの起動操作後、プラットフォーム（サブ）が起動する前に強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。
以下に、本発明にかかる情報処理システムの実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
図１は、実施例にかかる分散型コンピュータ１の全体構成の一例を示す図である。図１に示すように、実施例にかかる分散型コンピュータ１は、プラットフォーム（メイン）１０と、複数のプラットフォーム（サブ）２０と、プラットフォーム（メイン）１０及び複数のプラットフォーム（サブ）２０が接続されるバスを有するＰＣＩｅ（Peripheral Component Interconnect Express；登録商標）ブリッジ３０とを備える情報処理システムである。また、分散型コンピュータ１は、プラットフォーム（メイン）１０及び複数のプラットフォーム（サブ）２０の各々について電源状態を制御可能になっている。さらに、分散型コンピュータ１は、各部に電力を供給するＰＳＵ（Power Supply Unit）４０を備えている。
プラットフォーム（メイン）１０と、複数のプラットフォーム（サブ）２０とは、ＰＣＩｅブリッジ３０を介して、通信可能に接続されている。プラットフォーム（メイン）１０及び複数のプラットフォーム（サブ）２０は、例えば、ＰＣＩｅブリッジ３０が設けられたボード上のスロットに挿入されていてよい。尚、複数のスロットのうち、いずれかのスロットは、ノードが挿入されていない空き状態であってもよい。
プラットフォーム（メイン）１０は、プラットフォーム（サブ）２０を管理して、プラットフォーム（サブ）２０に各種処理を実行させるメインの情報処理装置である。プラットフォーム（メイン）１０は、プロセッサ１１を備える。
プロセッサ１１は、プラットフォーム（メイン）１０全体を制御する。プロセッサ１１は、マルチプロセッサであってもよい。また、プロセッサ１１は、例えばＣＰＵ（Central Processing Unit），ＭＰＵ（Micro Processing Unit），ＧＰＵ（Graphics Processing Unit），ＤＳＰ（Digital Signal Processor），ＡＳＩＣ（Application Specific Integrated Circuit），ＰＬＤ（Programmable Logic Device），ＦＰＧＡ（Field Programmable Gate Array）のいずれか一つであってもよい。また、プロセッサ１１は、ＣＰＵ，ＭＰＵ，ＧＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのうちの２種類以上の要素の組み合わせであってもよい。
プラットフォーム（サブ）２０は、プラットフォーム（メイン）１０の要求に基づいて、例えばＡＩ（Artificial Intelligence）推論処理や画像処理等を実行するサブの情報処理装置である。
また、プラットフォーム（サブ）２０は、プロセッサ２１を備える。また、各プラットフォーム（サブ）２０が備えるプロセッサ２１は、それぞれアーキテクチャが異なっていてもよい。また、プロセッサ２１は、それぞれ異なるメーカから提供されていてもよいし、同一のメーカから提供されていてもよい。
プロセッサ２１は、各プラットフォーム（サブ）２０全体を制御する。プロセッサ２１は、マルチプロセッサであってもよい。また、プロセッサ２１は、例えばＣＰＵ，ＭＰＵ，ＧＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのいずれか一つであってもよい。また、プロセッサ１１は、ＣＰＵ，ＭＰＵ，ＧＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのうちの２種類以上の要素の組み合わせであってもよい。
また、プラットフォーム（メイン）１０のプロセッサ１１、及びプラットフォーム（サブ）２０のプロセッサ２１がホスト側として動作可能なＲＣ（Root Complex）となり、ＰＣＩｅブリッジ３０に搭載されているデバイスがＥＰ（End Point）となり、ホストとデバイスとの間でのデータ転送が行なわれる。
また、ＰＣＩｅブリッジ３０は、内部に設けられたバスを制御して、ＥＰ間のデータ転送を実行する。すなわち、ＰＣＩｅブリッジ３０は、プラットフォーム（メイン）１０とプラットフォーム（サブ）２０との間、及びプラットフォーム（サブ）２０とプラットフォーム（サブ）２０との間の通信を中継する中継装置である。
ＰＳＵ４０は、分散型コンピュータ１の各部は電力を供給する。すなわち、ＰＳＵ４０は、プラットフォーム（メイン）１０、プラットフォーム（サブ）２０、及びＰＣＩｅブリッジ３０に対して電力を供給する。
次に、分散型コンピュータ１における電源制御について説明する。図２は、実施例にかかる分散型コンピュータ１の電源構成の一例を示す図である。
分散型コンピュータ１は、分散型コンピュータ１の電源状態を変更する操作を受け付ける電源ボタン５０を備えている。電源ボタン５０は、分散型コンピュータ１を起動する操作と、シャットダウンする操作と、強制シャットダウンする操作とを受け付ける操作部である。例えば、電源ボタン５０は、分散型コンピュータ１がシャットダウンされている状態での押下を、分散型コンピュータ１を起動する操作として受け付ける。また、電源ボタン５０は、分散型コンピュータ１が起動している状態での押下を、分散型コンピュータ１をシャットダウンする操作として受け付ける。また、電源ボタン５０は、分散型コンピュータ１が起動している状態での所定期間の押下を、分散型コンピュータ１を強制シャットダウンする操作として受け付ける。所定期間は、例えば４秒であるが、任意に変更してもよい。
また、分散型コンピュータ１は、電源ボタン５０に限らず、他の方法により分散型コンピュータ１をシャットダウンさせる操作を受け付けてもよい。例えば、分散型コンピュータ１は、プラットフォーム（メイン）１０のＯＳ（Operating System）の画面で、分散型コンピュータ１をシャットダウンさせる操作を受け付けてもよい。
ＰＣＩｅブリッジ３０は、分散型コンピュータ１の電源を制御する電源制御部３１を備えている。電源制御部３１は、第１電源制御部の一例である。電源制御部３１は、例えばマイクロコンピュータである。
また、電源制御部３１は、マイクロコンピュータに限らず、例えばＣＰＵ，ＭＰＵ，ＧＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのいずれか一つであってもよい。また、電源制御部３１は、ＣＰＵ，ＭＰＵ，ＧＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのうちの２種類以上の要素の組み合わせであってもよい。
また、ＰＣＩｅブリッジ３０では、各種信号が送受信される。更に詳しくは、ＰＣＩｅブリッジ３０には、ＰＯＷ＿ＳＷ信号、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号、ＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号、ＳＵＳＳＷ＃信号、サブ電源切替信号、ＰＳ＿ＯＮ＿ＰＭＵ＃信号等の信号が送受信される。また、ＰＣＩｅブリッジ３０には、１２Ｖ、及び１１Ｖが接続される。このうち、電源制御部３１には、ＰＯＷ＿ＳＷ信号、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号、ＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号、ＳＵＳＳＷ＃信号、サブ電源切替信号、及び、ＰＳ＿ＯＮ＿ＰＭＵ＃信号の信号が送受信される。
ＰＯＷ＿ＳＷ信号は、電源ボタン５０が受け付けた操作を示す電源操作信号である。更に詳しくは、ＰＯＷ＿ＳＷ信号は、電源ボタン５０を介して、ＧＮＤ６０に接続されている。よって、電源ボタン５０が押下された場合に、ＰＯＷ＿ＳＷ信号は、Ｌｏｗ状態になる。一方、電源ボタン５０が押下されていない場合に、ＰＯＷ＿ＳＷ信号は、Ｈｉｇｈ状態になる。
ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号は、プラットフォーム（メイン）１０の電源状態を示す電源状態信号である。更に詳しくは、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号は、プラットフォーム（メイン）１０の電源状態がシャットダウン状態であるか、起動状態であるかを示す信号である。ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号は、Ｈｉｇｈ状態の場合に、プラットフォーム（メイン）１０がシャットダウン状態であることを示している。一方、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号は、Ｌｏｗ状態の場合に、プラットフォーム（メイン）１０が起動状態であることを示している。具体的には、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号は、Ｈｉｇｈ状態の場合に、ＡＣＰＩ（Advanced Configuration And Power Interface）におけるＧ３の状態であることを示している。一方、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号は、Ｌｏｗ状態の場合に、ＡＣＰＩにおけるＳ０〜Ｓ５の状態であることを示している。
ＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号は、プラットフォーム（メイン）１０が休止状態（ハイバネーション）であるか否かを示す休止状態信号である。更に詳しくは、ＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号は、プラットフォーム（メイン）１０の電源状態が休止状態であるか、起動状態であるかを示す信号である。ＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号は、Ｈｉｇｈ状態の場合に、プラットフォーム（メイン）１０が休止状態であることを示している。一方、ＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号は、Ｌｏｗ状態の場合に、プラットフォーム（メイン）１０が起動状態であることを示している。具体的には、ＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号は、Ｈｉｇｈ状態の場合に、ＡＣＰＩにおけるＳ５の状態であることを示している。一方、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号は、Ｌｏｗ状態の場合に、ＡＣＰＩにおけるＳ０〜Ｓ４の状態であることを示している。
ＳＵＳＳＷ＃信号は、プラットフォーム（メイン）１０の起動と、シャットダウンとを切り替える電源制御信号である。更に詳しくは、プラットフォーム（メイン）１０は、起動状態でＳＵＳＳＷ＃信号の立下りエッジを検出した場合に、プラットフォーム（メイン）１０を起動する。一方、プラットフォーム（メイン）１０は、シャットダウン状態でＳＵＳＳＷ＃信号のＬｏｗ状態を所定期間検出した場合に、プラットフォーム（メイン）１０を強制シャットダウンする。
サブ電源切替信号は、プラットフォーム（サブ）２０の電源状態を切り替える信号である。更に詳しくは、サブ電源切替信号は、プラットフォーム（サブ）２０の電源のＯＮ状態と、ＯＦＦ状態とを切り替える信号である。プラットフォーム（サブ）２０は、サブ電源切替信号がＨｉｇｈ状態の場合に、ＯＮ状態となる。一方、プラットフォーム（サブ）２０は、サブ電源切替信号がＬｏｗ状態の場合に、ＯＦＦ状態となる。
ＰＳ＿ＯＮ＿ＰＭＵ＃信号は、１２Ｖの電源供給を切り替える信号である。更に詳しくは、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ＃信号がＬｏｗ状態の場合に、１２Ｖの電源を供給する。一方、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ＃信号がＬｏｗ状態の場合に、１２Ｖの電源を供給する。ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ＃信号がＨｉｇｈ状態の場合に、１２Ｖの電源を遮断する。
１２Ｖは、１２Ｖの電力を供給する電源である。１１Ｖは、１１Ｖの電力を供給する電源である。プラットフォーム（メイン）１０は、１１Ｖの電源の場合、起動とシャットダウンとを切り替える処理は実行可能だが高負荷の処理は実行できない。
また、電源制御部３１は、ＣＰＵ、ＭＰＵ等のプロセッサが電源制御部３１のメモリに記憶されるソフトウェアプログラムを実行することによって、図２に示す機能を実現する。具体的には、電源制御部３１は、操作入力部３１１、監視部３１２、及び電源信号制御部３１３を備える。
操作入力部３１１は、電源ボタン５０が受け付けた操作を示すＰＯＷ＿ＳＷ信号を受け付ける。例えば、操作入力部３１１は、ＰＯＷ＿ＳＷ信号が４秒以上Ｌｏｗ状態になった場合に、分散型コンピュータ１を強制シャットダウンさせる操作が入力されたと判定する。
監視部３１２は、プラットフォーム（メイン）１０の電源状態を示すＰＣ＿Ｓ５＿ＳＴＡＴＥ♯を監視する。更に詳しくは、監視部３１２は、ＰＯＷ＿ＳＷ信号の立下りエッジを検出した時のＰＣ＿Ｓ５＿ＳＴＡＴＥ♯を監視する。すなわち、監視部３１２は、ＰＯＷ＿ＳＷ信号の立下りエッジを検出した時に、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯に基づいて、プラットフォーム（メイン）１０が起動状態であるか、シャットダウン状態であるかを判定する。
電源信号制御部３１３は、ＰＯＷ＿ＳＷ信号が所定期間有効になったことにより強制シャットダウンを示した時に、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯がプラットフォーム（メイン）１０の起動中を示していることを条件に、プラットフォーム（メイン）１０をシャットダウンさせるＳＵＳＳＷ＃信号を切り替えることでシャットダウンを要求する。
更に詳しくは、ＰＯＷ＿ＳＷ信号が４秒以上Ｌｏｗ状態になった場合に、操作入力部３１１は、分散型コンピュータ１を強制シャットダウンさせる操作が入力されたと判定する。この時、監視部３１２は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯に基づいて、プラットフォーム（メイン）１０が起動状態であるか、シャットダウン状態であるかを判定する。そして、電源信号制御部３１３は、プラットフォーム（メイン）１０が起動状態であると監視部３１２が判定した場合に、ＳＵＳＳＷ＃信号を所定期間Ｌｏｗ状態にして、プラットフォーム（メイン）１０をシャットダウンさせる。ここで、所定期間とは、例えば５秒であるが任意に変更してもよい。一方、電源信号制御部３１３は、プラットフォーム（メイン）１０がシャットダウン状態であると監視部３１２が判定した場合に、ＳＵＳＳＷ＃信号のＨｉｇｈ状態を維持する。
このような構成により、電源制御部３１は、分散型コンピュータ１を強制シャットダウンする操作を受け付けた場合に、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、プラットフォーム（メイン）１０のシャットダウンを要求する。また、電源制御部３１は、分散型コンピュータ１をシャットダウンする操作を受け付けた後に、前記強制シャットダウンする操作が受け付けられた場合に、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、プラットフォーム（メイン）１０のシャットダウンを要求する。また、電源制御部３１は、分散型コンピュータ１を起動する操作を受け付けた後に、強制シャットダウンする操作が受け付けられた場合に、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、プラットフォーム（メイン）１０のシャットダウンを要求する。
プラットフォーム（メイン）１０は、電源制御部１２を備えている。電源制御部１２は、例えばマイクロコンピュータである。
また、電源制御部１２は、マイクロコンピュータに限らず、例えばＣＰＵ，ＭＰＵ，ＧＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのいずれか一つであってもよい。また、電源制御部３１は、ＣＰＵ，ＭＰＵ，ＧＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのうちの２種類以上の要素の組み合わせであってもよい。また、電源制御部１２は、ＣＰＵ、ＭＰＵ等のプロセッサが電源制御部１２のメモリに記憶されるソフトウェアプログラムを実行することによって、各種機能を実現する。
また、プラットフォーム（メイン）１０には、各種信号が送受信されている。更に詳しくは、プラットフォーム（メイン）１０には、ＰＯＷ＿ＳＷ信号、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号、ＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号、ＳＵＳＳＷ＃信号、ＰＳ＿ＯＮ＿ＰＭＵ＃信号等の信号が送受信される。また、プラットフォーム（メイン）１０には、１２Ｖ、及び１１Ｖが接続される。このうち、プロセッサ１１には、ＰＯＷ＿ＳＷ信号、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号、及びＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号の信号が送受信される。また、電源制御部１２には、ＳＵＳＳＷ＃信号、及びＰＳ＿ＯＮ＿ＰＭＵ＃信号の信号が送受信される。
プロセッサ１１は、プラットフォーム（メイン）１０の電源状態に応じて、ＰＯＷ＿ＳＷ信号、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号、及びＰＣ＿Ｓ３＿ＳＴＡＴＥ＃信号を制御する。
電源制御部１２は、第２電源制御部の一例である。電源制御部１２は、プラットフォーム（メイン）１０の電源状態を制御する。例えば、電源制御部１２は、電源制御部３１がシャットダウンを要求した場合に、プラットフォーム（メイン）１０をシャットダウンさせる。更に詳しくは、電源制御部１２は、プラットフォーム（メイン）１０がシャットダウン状態でＳＵＳＳＷ＃信号の立下りエッジを検出した場合に、立下りエッジを起動要求であると判定する。そして、電源制御部１２は、プラットフォーム（メイン）１０を起動する。電源制御部１２は、プラットフォーム（メイン）１０が起動状態でＳＵＳＳＷ＃信号のＬｏｗ状態を所定期間連続して検出した場合に、強制シャットダウン要求であると判定する。そして、電源制御部１２は、プラットフォーム（メイン）１０を強制シャットダウンする。所定期間とは例えば５秒であるが、任意に変更してもよい。
また、プラットフォーム（メイン）１０は、１２Ｖ、及び１１Ｖを用いて、電源の元を生成する。
ところで、ＳＵＳＳＷ＃信号は、プラットフォーム（メイン）１０を起動させる信号としても使用される。具体的には、電源制御部１２は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯がＨｉｇｈ状態、つまりシャットダウン状態で、ＳＵＳＳＷ＃信号の立下りエッジを、起動要求として検出する。よって、プラットフォーム（メイン）１０をシャットダウンさせるために、電源信号制御部３１３がＳＵＳＳＷ＃信号を所定期間Ｌｏｗ状態にした場合であっても、電源制御部１２は、ＳＵＳＳＷ＃信号の立下りエッジを起動要求として誤検出してしまう。
例えば、シャットダウンを実行させる操作を入力後に、シャットダウンが待ちきれずに電源ボタン５０を長押して強制的にシャットダウンさせようすると、最初のシャットダウン操作によりプラットフォーム（メイン）１０がシャットダウン状態になる。すなわち、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯がＨｉｇｈ状態になる。そして、従来の電源信号制御部は、強制シャットダウン操作により、プラットフォーム（メイン）１０の電源状態に関わらずＳＵＳＳＷ＃信号を所定期間Ｌｏｗ状態する。よって、電源制御部１２は、この時のＳＵＳＳＷ＃信号の立下りエッジを起動要求として検出する。そのため、電源制御部１２は、プラットフォーム（メイン）１０を起動する。しかし、プラットフォーム（サブ）２０等は、強制シャットダウン操作によりシャットダウンする。そのため、分散型コンピュータ１において、電源状態の不一致が生じてしまう。
しかし、本実施例における電源信号制御部３１３は、強制シャットダウンの場合、プラットフォーム（メイン）１０がシャットダウン状態にあると、ＳＵＳＳＷ＃信号のＨｉｇｈ状態を維持する。そのため、電源制御部１２は、ＳＵＳＳＷ＃信号の立下りエッジを検出せず、プラットフォーム（メイン）１０を起動しない。よって、電源信号制御部３１３は、分散型コンピュータ１における電源状態の不一致を防止することができる。
次に、図３から図１０までのタイミングチャートを用いて、分散型コンピュータ１の電源制御について説明する。
図３は、強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。
図３に示すＴ１１からＴ１２において、電源ボタン５０が４秒間押下されたことにより、ＰＯＷ＿ＳＷ信号は４秒間Ｌｏｗ状態となる。すなわち、操作入力部３１１は、強制シャットダウン操作を受け付ける。
Ｔ１２において、強制シャットダウン操作を受け付けたため、サブ電源切替信号がＬｏｗ状態となる。
Ｔ１２において、監視部３１２は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号がＬｏｗ状態であるため、プラットフォーム（メイン）１０の電源状態が起動状態であると判定する。また、Ｔ１２において、電源信号制御部３１３は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号がＬｏｗ状態あるため、ＳＵＳＳＷ＃信号をＬｏｗ状態にする。
Ｔ１３において、ＳＵＳＳＷ＃信号がＬｏｗ状態になってから４秒間経過したため、プラットフォーム（メイン）１０は、ファームウェアを正常に終了して、シャットダウンする。そして、プロセッサ１１は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯をＨｉｇｈ状態にする。
Ｔ１４において、ＰＳ＿ＯＮ＿ＰＭＵ♯は、Ｈｉｇｈ状態となる。
Ｔ１５において、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源供給を遮断する。
以上により、分散型コンピュータ１は、強制シャットダウン操作を受け付けた場合の電源制御処理を終了する。
図４は、電源ボタン５０を押下するシャットダウン操作によりシャットダウン処理が開始された後に、強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。
図４に示すＴ２１において、電源ボタン５０が押下されたため、ＰＯＷ＿ＳＷ信号がＬｏｗ状態となる。すなわち、シャットダウン処理が待ちきれずに、強制シャットダウン処理を実行させる操作の受け付けが開始される。
Ｔ２２において、ＰＯＷ＿ＳＷ信号のＬｏｗ状態が４秒間継続する前に、プラットフォーム（メイン）１０は、電源ボタン５０を押下するシャットダウン操作によりシャットダウンする。これにより、プロセッサ１１は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯をＨｉｇｈ状態にする。
Ｔ２３において、ＰＯＷ＿ＳＷ信号がＬｏｗ状態になってから４秒間経過したが、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯がＨｉｇｈ状態であるため、電源信号制御部３１３は、ＳＵＳＳＷ♯のＨｉｇｈ状態を維持する。
また、Ｔ２３において、強制シャットダウン操作を受け付けたため、サブ電源切替信号がＬｏｗ状態となる。
また、Ｔ２３において、ＰＳ＿ＯＮ＿ＰＭＵ♯は、Ｈｉｇｈ状態となる。
Ｔ２４において、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源供給を遮断する。
以上により、分散型コンピュータ１は、強制シャットダウン操作を受け付けた場合の電源制御処理を終了する。
図５は、ＯＳの画面で受け付けたシャットダウン操作によりシャットダウン処理が開始された後に、強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。
図５に示すタイミングチャートは、ＯＳの画面で受け付けたシャットダウン操作によりシャットダウン処理が開始された後に、強制シャットダウン操作を受け付けている点で、図４に示すタイミングチャートと異なっている。しかし、各信号の動作は、図４に示すタイミングチャートと同様の動作となる。但し、電源スイッチＬＥＤの点灯、及び点滅するタイミングが異なっている。
図６は、電源ボタン５０を押下するシャットダウン操作によるシャットダウン処理が開始される前に、強制シャットダウン操作を受け付けた場合の電源制御の一例を示すタイミングチャートである。
図６に示すＴ４１からＴ４２において、電源ボタン５０が４秒間押下されたことにより、ＰＯＷ＿ＳＷ信号は４秒間Ｌｏｗ状態となる。すなわち、操作入力部３１１は、強制シャットダウン操作を受け付ける。
Ｔ４２において、強制シャットダウン操作を受け付けたため、サブ電源切替信号がＬｏｗ状態となる。
Ｔ４２において、監視部３１２は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号がＬｏｗ状態であるため、プラットフォーム（メイン）１０の電源状態が起動状態であると判定する。また、Ｔ４２において、電源信号制御部３１３は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号がＬｏｗ状態あるため、ＳＵＳＳＷ＃信号をＬｏｗ状態する。
Ｔ４３において、ＳＵＳＳＷ♯のＬｏｗ状態が４秒間継続する前に、電源制御部１２は、電源ボタン５０を押下するシャットダウン操作によりシャットダウンする。これにより、プロセッサ１１は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯をＨｉｇｈ状態にする。
また、Ｔ４４において、ＰＳ＿ＯＮ＿ＰＭＵ♯は、Ｈｉｇｈ状態となる。
Ｔ４５において、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源供給を遮断する。
以上により、分散型コンピュータ１は、強制シャットダウン操作を受け付けた場合の電源制御処理を終了する。
図７は、ＯＳの画面で受け付けたシャットダウン操作によるシャットダウン処理が開始される前に、強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。
図７に示すタイミングチャートは、ＯＳの画面で受け付けたシャットダウン操作によりシャットダウン処理が開始された後に、強制シャットダウン操作を受け付けている点で、図６に示すタイミングチャートと異なっている。しかし、各信号の動作は、図６に示すタイミングチャートと同様の動作となる。但し、電源スイッチＬＥＤの点灯、及び点滅するタイミングが異なっている。
図８は、分散型コンピュータ１の起動後に強制シャットダウン操作を受け付けた場合の電源制御の一例を示すタイミングチャートである。
Ｔ６１において、分散型コンピュータ１の起動に伴い、ＰＳ＿ＯＮ＿ＰＭＵ♯は、Ｌｏｗ状態となる。
Ｔ６２において、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源を供給する。
Ｔ６３において、電源制御部１２は、分散型コンピュータ１の起動に伴い、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯をＬｏｗ状態にする。
Ｔ６４において、分散型コンピュータ１の起動に伴い、サブ電源切替信号がＨｉｇｈ状態となる。
Ｔ６５からＴ６６において、電源ボタン５０が４秒間押下されたことにより、ＰＯＷ＿ＳＷ信号は４秒間Ｌｏｗ状態となる。すなわち、操作入力部３１１は、強制シャットダウン操作を受け付ける。
Ｔ６６において、強制シャットダウン操作を受け付けたため、サブ電源切替信号がＬｏｗ状態となる。
Ｔ６６において、監視部３１２は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号がＬｏｗ状態であるため、プラットフォーム（メイン）１０の電源状態が起動状態であると判定する。また、Ｔ６６において、電源信号制御部３１３は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号がＬｏｗ状態あるため、ＳＵＳＳＷ＃信号をＬｏｗ状態する。
Ｔ６７において、ＳＵＳＳＷ＃信号がＬｏｗ状態になってから４秒間経過したため、電源制御部１２は、プラットフォーム（メイン）１０をシャットダウンする。そして、プロセッサ１１は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯をＨｉｇｈ状態にする。
Ｔ６８において、ＰＳ＿ＯＮ＿ＰＭＵ♯は、Ｈｉｇｈ状態となる。
Ｔ６９において、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源供給を遮断する。
以上により、分散型コンピュータ１は、強制シャットダウン操作を受け付けた場合の電源制御処理を終了する。
図４から図７で例示したように、電源制御部３１は、分散型コンピュータ１をシャットダウンする操作を受け付けた後に、強制シャットダウンする操作が受け付けられた場合に、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、プラットフォーム（メイン）１０のシャットダウンを要求する。すなわち、プラットフォーム（メイン）１０の電源制御部１２は、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、シャットダウンの要求を受け付ける。従って、分散型コンピュータ１は、シャットダウン中の電源操作を起動要求と誤検知することがないため、プラットフォーム（メイン）１０及びプラットフォーム（サブ）２０ごとに電源状態が異なってしまうことを防止することができる。
図９は、分散型コンピュータ１の起動操作後、プラットフォーム（メイン）１０が起動する前に強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。
Ｔ７１において、分散型コンピュータ１の起動に伴い、ＰＳ＿ＯＮ＿ＰＭＵ♯は、Ｌｏｗ状態となる。
Ｔ７２において、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源を供給する。
Ｔ７３からＴ７４において、電源ボタン５０が４秒間押下されたことにより、ＰＯＷ＿ＳＷ信号は、４秒間Ｌｏｗ状態となる。すなわち、操作入力部３１１は、強制シャットダウン操作を受け付ける。
Ｔ７４において、強制シャットダウン操作を受け付けたため、サブ電源切替信号がＬｏｗ状態を維持する。すなわち、プラットフォーム（サブ）２０は起動しない。
Ｔ７５において、電源制御部１２は、分散型コンピュータ１の起動に伴い、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯をＬｏｗ状態にする。
Ｔ７６において、ＰＳ＿ＯＮ＿ＰＭＵ♯は、タイムアウトによりＨｉｇｈ状態となる。
Ｔ７７において、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源供給を遮断する。
Ｔ７７において、プロセッサ１１は、１２Ｖが供給されていないにも関わらず、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯がＬｏｗ状態になっているため、シャットダウンする。すなわち、プロセッサ１１は、１１Ｖでは起動状態を維持できないため、シャットダウンする。
以上により、分散型コンピュータ１は、強制シャットダウン操作を受け付けた場合の電源制御処理を終了する。
図１０は、分散型コンピュータ１の起動操作後、プラットフォーム（サブ）２０が起動する前に強制シャットダウン操作を受け付けた場合の電源制御処理の一例を示すタイミングチャートである。
Ｔ８１において、分散型コンピュータ１の起動に伴い、ＰＳ＿ＯＮ＿ＰＭＵ♯は、Ｌｏｗ状態となる。
Ｔ８２において、ＰＳＵ４０は、ＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源を供給する。
Ｔ８３において、電源ボタン５０が押下されたことにより、ＰＯＷ＿ＳＷ信号は、Ｌｏｗ状態となる。
Ｔ８４において、電源制御部１２は、分散型コンピュータ１の起動に伴い、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯をＬｏｗ状態にする。
Ｔ８５において、電源ボタン５０が押下されてから４秒経過する。すなわち、操作入力部３１１は、強制シャットダウン操作を受け付ける。
Ｔ８５において、監視部３１２は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号がＬｏｗ状態であるため、プラットフォーム（メイン）１０の電源状態が起動状態であると判定する。また、Ｔ８６において、電源信号制御部３１３は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ＃信号がＬｏｗ状態あるため、ＳＵＳＳＷ＃信号をＬｏｗ状態する。
また、Ｔ８５において、分散型コンピュータ１の起動に伴い、サブ電源切替信号がＨｉｇｈ状態となる。
また、Ｔ８６において、強制シャットダウン操作を受け付けたため、サブ電源切替信号がＬｏｗ状態となる。
Ｔ８７において、ＳＵＳＳＷ＃信号がＬｏｗ状態になってから４秒間経過したため、プラットフォーム（メイン）１０は、シャットダウンする。そして、プロセッサ１１は、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯をＨｉｇｈ状態にする。
Ｔ８８において、ＰＳ＿ＯＮ＿ＰＭＵ♯は、Ｈｉｇｈ状態となる。
Ｔ８９において、ＰＳＵ４０は、Ｔ８７においてＰＳ＿ＯＮ＿ＰＭＵ♯がＨｉｇｈ状態になったため、１２Ｖの電源供給を遮断する。
以上により、分散型コンピュータ１は、強制シャットダウン操作を受け付けた場合の電源制御処理を終了する。
図８から図１０で例示したように、電源制御部３１は、分散型コンピュータ１を起動する操作を受け付けた後に、強制シャットダウンする操作が受け付けられた場合に、分散型コンピュータ１をシャットダウンする操作を受け付けた後に、強制シャットダウンする操作が受け付けられた場合に、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、プラットフォーム（メイン）１０のシャットダウンを要求する。すなわち、プラットフォーム（メイン）１０の電源制御部１２は、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、シャットダウンの要求を受け付ける。従って、分散型コンピュータ１は、シャットダウン中の電源操作を起動要求と誤検知することがないため、プラットフォーム（メイン）１０及びプラットフォーム（サブ）２０ごとに電源状態が異なってしまうことを防止することができる。
以上の説明のように、本実施例に係る分散型コンピュータ１によれば、ＰＣＩｅブリッジ３０を介してプラットフォーム（メイン）１０及びプラットフォーム（サブ）２０が複数接続されている。電源制御部３１は、電源ボタン５０を所定期間以上押下する強制シャットダウンを受け付けた場合に、プラットフォーム（サブ）２０をシャットダウンする。また、電源制御部３１は、分散型コンピュータ１を強制シャットダウンする操作を受け付けた場合に、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、プラットフォーム（メイン）１０のシャットダウンを要求する。そして、プラットフォーム（メイン）１０の電源制御部１２は、シャットダウンの要求を受け付けた場合に、シャットダウンする。このように、プラットフォーム（メイン）１０の電源制御部１２は、プラットフォーム（メイン）１０の電源状態が起動中であることを条件に、シャットダウンの要求を受け付ける。従って、分散型コンピュータ１は、シャットダウン中の電源操作を起動要求と誤検知することがないため、プラットフォーム（メイン）１０及びプラットフォーム（サブ）２０ごとに電源状態が異なってしまうことを防止することができる。
更に詳しくは、電源制御部３１は、電源ボタン５０を所定期間以上押下する強制シャットダウンを受け付けた場合に、ＰＣ＿Ｓ５＿ＳＴＡＴＥ♯信号に基づいてプラットフォーム（メイン）１０が起動中であることを条件に、ＳＵＳＳＷ＃信号をＬｏｗ状態に変更して、プラットフォーム（メイン）１０のシャットダウンを要求する。すなわち、電源制御部３１は、電源ボタン５０を所定期間以上押下する強制シャットダウンを受け付けた場合に、プラットフォーム（メイン）１０が既にシャットダウンしていることを条件に、強制シャットダウンを無視する。よって、プラットフォーム（メイン）１０の電源制御部１２は、強制シャットダウンを起動要求と誤検出することがないため、プラットフォーム（メイン）１０が起動することはない。従って、分散型コンピュータ１は、プラットフォーム（メイン）１０及びプラットフォーム（サブ）２０ごとに電源状態が異なってしまうことを防止することができる。
上述の実施形態では、各部のバス（例えば、拡張バス）又はＩ／ＯインタフェースとしてＰＣＩｅを例に挙げて説明したが、バスまたはＩ／ＯインタフェースはＰＣＩｅに限定されない。例えば、各部のバスまたはＩ／Ｏインタフェースは、データ転送バスによって、デバイス（周辺制御コントローラ）とプロセッサとの間でデータ転送を行える技術であればよい。データ転送バスは、１個の筐体等に設けられたローカルな環境（例えば、１つのシステム又は１つの装置）で高速にデータを転送できる汎用のバスであってもよい。Ｉ／Ｏインタフェースは、パラレルインタフェース及びシリアルインタフェースの何れであってもよい。
Ｉ／Ｏインタフェースは、シリアル転送の場合、ポイント・ツー・ポイント接続ができ、データをパケットベースで転送可能な構成でよい。なお、Ｉ／Ｏインタフェースは、シリアル転送の場合、複数のレーンを有してよい。Ｉ／Ｏインタフェースのレイヤー構造は、パケットの生成及び復号を行うトランザクション層と、エラー検出等を行うデータリンク層と、シリアルとパラレルとを変換する物理層とを有してよい。また、Ｉ／Ｏインタフェースは、階層の最上位であり１又は複数のポートを有するルート・コンプレックス、Ｉ／Ｏデバイスであるエンド・ポイント、ポートを増やすためのスイッチ、及び、プロトコルを変換するブリッジ等を含んでよい。Ｉ／Ｏインタフェースは、送信するデータとクロック信号とをマルチプレクサによって多重化して送信してもよい。この場合、受信側は、デマルチプレクサでデータとクロック信号を分離してよい。
１ 分散型コンピュータ
１０ プラットフォーム（メイン）
２０ プラットフォーム（サブ）
１１、２１ プロセッサ
１２、３１ 電源制御部
３０ ＰＣＩｅブリッジ
４０ ＰＳＵ
５０ 電源ボタン
６０ ＧＮＤ
３１１ 操作入力部
３１２ 監視部
３１３ 電源信号制御部

Claims (4)

  1. 複数の情報処理装置と、複数の前記情報処理装置が接続されるバスを有する中継装置とを備え、複数の前記情報処理装置の各々について電源状態を制御可能な情報処理システムであって、
    前記中継装置は、
    前記情報処理システムを強制シャットダウンする操作を受け付けた場合に、複数の前記情報処理装置のうちメインの前記情報処理装置の電源状態が起動中であることを条件に、メインの当該情報処理装置のシャットダウンを要求する第１電源制御部を備え、
    メインの前記情報処理装置は、
    前記第１電源制御部がシャットダウンを要求した場合に、メインの前記情報処理装置をシャットダウンさせる第２電源制御部を備える、
    情報処理システム。
  2. 前記第１電源制御部は、前記情報処理システムをシャットダウンする操作を受け付けた後に、前記強制シャットダウンする操作が受け付けられた場合に、複数の前記情報処理装置のうちメインの前記情報処理装置の電源状態が起動中であることを条件に、メインの当該情報処理装置のシャットダウンを要求する、
    請求項１に記載の情報処理システム。
  3. 前記第１電源制御部は、前記情報処理システムを起動する操作を受け付けた後に、前記強制シャットダウンする操作が受け付けられた場合に、複数の前記情報処理装置のうちメインの前記情報処理装置の電源状態が起動中であることを条件に、メインの当該情報処理装置のシャットダウンを要求する、
    請求項１又は２に記載の情報処理システム。
  4. 前記第１電源制御部は、
    前記情報処理システムの電源状態を変更する操作を示す電源操作信号を受け付ける操作入力部と、
    メインの前記情報処理装置の電源状態を示す電源状態信号を監視する監視部と、
    前記電源操作信号が所定期間有効になったことにより前記強制シャットダウンを示した時に、前記電源状態信号がメインの前記情報処理装置の起動中を示していることを条件に、メインの前記情報処理装置を前記シャットダウンさせる電源制御信号を切り替えることでシャットダウンを要求する電源信号制御部と、を備える、
    請求項１から請求項３の何れか一項に記載の情報処理システム。
JP2019077563A 2019-04-16 2019-04-16 情報処理システム Active JP6566158B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019077563A JP6566158B1 (ja) 2019-04-16 2019-04-16 情報処理システム
GB2002674.6A GB2584183A (en) 2019-04-16 2020-02-26 Information processing system and power supply control method
US16/816,913 US20200334044A1 (en) 2019-04-16 2020-03-12 Information processing system and power supply control method
CN202010289886.1A CN111831093A (zh) 2019-04-16 2020-04-14 信息处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019077563A JP6566158B1 (ja) 2019-04-16 2019-04-16 情報処理システム

Publications (2)

Publication Number Publication Date
JP6566158B1 true JP6566158B1 (ja) 2019-08-28
JP2020177323A JP2020177323A (ja) 2020-10-29

Family

ID=67766604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019077563A Active JP6566158B1 (ja) 2019-04-16 2019-04-16 情報処理システム

Country Status (4)

Country Link
US (1) US20200334044A1 (ja)
JP (1) JP6566158B1 (ja)
CN (1) CN111831093A (ja)
GB (1) GB2584183A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113360436A (zh) * 2020-03-06 2021-09-07 浙江宇视科技有限公司 PCIe设备的处理方法、装置、设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102564969B1 (ko) * 2018-11-05 2023-08-09 에스케이하이닉스 주식회사 파워 게이팅 시스템 및 이를 포함하는 전자 시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8499194B2 (en) * 2010-10-27 2013-07-30 Dell Products L.P. Information handling system forced action communicated over an optical interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113360436A (zh) * 2020-03-06 2021-09-07 浙江宇视科技有限公司 PCIe设备的处理方法、装置、设备及存储介质
CN113360436B (zh) * 2020-03-06 2023-02-21 浙江宇视科技有限公司 PCIe设备的处理方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN111831093A (zh) 2020-10-27
GB202002674D0 (en) 2020-04-08
JP2020177323A (ja) 2020-10-29
US20200334044A1 (en) 2020-10-22
GB2584183A (en) 2020-11-25

Similar Documents

Publication Publication Date Title
US7765413B2 (en) Image processing device and method of controlling the image processing device which estimates a state-transition sequence for a USB driver
EP3168752B1 (en) Chipset and server system using the same
TWI526822B (zh) 用於多處理器電腦系統中之桌面管理介面冗餘的方法及設備
JP6566158B1 (ja) 情報処理システム
US8671236B2 (en) Computer bus with enhanced functionality
JP2010140361A (ja) コンピュータシステム及び異常検出回路
JP2006201881A (ja) 情報処理装置およびシステムバス制御方法
US8996734B2 (en) I/O virtualization and switching system
CN116302141B (zh) 串口切换方法、芯片及串口切换系统
US11989563B2 (en) Dynamic bios policy for hybrid graphics platforms
CN116243996B (zh) 业务的运行切换方法、装置、存储介质及电子装置
US20200209947A1 (en) Information processing system with a plurality of platforms
TWI528161B (zh) 資料傳輸系統以及資料傳輸方法
US20090177807A1 (en) Reset method for application specific integrated circuits (asic)
TWI582577B (zh) 至少部分接收及／或至少部分發布至少一封包以請求功率消耗狀態之改變的技術
JP2020109550A (ja) 情報処理システム及び中継装置
JP2016167203A (ja) 情報処理装置、情報処理装置の制御方法
JP2011059426A (ja) 画像形成装置
JP6802511B1 (ja) 情報処理装置、およびプログラム
US11863721B2 (en) Image forming apparatus for supplying power to a first controller based on detection of an abnormality in a second controller
US20190287577A1 (en) Semiconductor device
JP6777868B2 (ja) 情報処理システム
JP2021174264A (ja) 情報処理装置、プログラム、および情報処理システム
JP2010211573A (ja) バス接続用アダプタ
JP2016210093A (ja) 画像処理装置、その制御方法、及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190426

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190529

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190715

R150 Certificate of patent or registration of utility model

Ref document number: 6566158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250