JP6423064B2 - Substrate processing system - Google Patents
Substrate processing system Download PDFInfo
- Publication number
- JP6423064B2 JP6423064B2 JP2017218273A JP2017218273A JP6423064B2 JP 6423064 B2 JP6423064 B2 JP 6423064B2 JP 2017218273 A JP2017218273 A JP 2017218273A JP 2017218273 A JP2017218273 A JP 2017218273A JP 6423064 B2 JP6423064 B2 JP 6423064B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- substrate
- wafer
- inspection
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 148
- 238000012545 processing Methods 0.000 title claims description 117
- 238000007689 inspection Methods 0.000 claims description 136
- 230000007547 defect Effects 0.000 claims description 80
- 238000003384 imaging method Methods 0.000 claims description 33
- 235000012431 wafers Nutrition 0.000 description 134
- 238000012546 transfer Methods 0.000 description 47
- 238000000034 method Methods 0.000 description 18
- 238000000576 coating method Methods 0.000 description 16
- 239000011248 coating agent Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 13
- 238000011161 development Methods 0.000 description 10
- 238000000605 extraction Methods 0.000 description 8
- 238000005286 illumination Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010511 deprotection reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
本発明は、基板を液処理する基板処理システムに関する。 The present invention relates to a substrate processing system for liquid processing a substrate.
例えば半導体デバイスの製造工程におけるフォトリソグラフィ工程では、基板としての半導体ウェハ(以下、「ウェハ」という)上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、レジスト膜を所定のパターンに露光する露光処理、露光されたレジスト膜を現像する現像処理などの一連の処理が順次行われ、ウェハ上に所定のレジストパターンが形成されている。これらの一連の処理は、ウェハを処理する各種処理装置やウェハを搬送する搬送機構などを搭載した基板処理システムである塗布現像処理システムで行われている。 For example, in a photolithography process in a semiconductor device manufacturing process, a resist coating process is performed by applying a resist solution on a semiconductor wafer (hereinafter referred to as “wafer”) as a substrate, and the resist film is exposed to a predetermined pattern. A series of processes such as an exposure process for developing and a development process for developing the exposed resist film are sequentially performed to form a predetermined resist pattern on the wafer. These series of processes are performed by a coating and developing system that is a substrate processing system equipped with various processing apparatuses for processing wafers, a transport mechanism for transporting wafers, and the like.
このような塗布現像処理システムには、ウェハに対していわゆるマクロ欠陥検査を行う検査装置が設けられている(特許文献1)。マクロ欠陥検査においては、塗布現像処理システムで所定の処理を施されたウェハが、所定の照明下で例えばCCDラインセンサなどの撮像装置により撮像され、当該ウェハの撮像画像が取得される。そして、取得された撮像画像を基準となるウェハの画像と比較することで、欠陥の有無が判定される。 Such a coating and developing processing system is provided with an inspection apparatus that performs so-called macro defect inspection on a wafer (Patent Document 1). In the macro defect inspection, a wafer that has been subjected to a predetermined process by the coating and developing processing system is imaged by an imaging device such as a CCD line sensor under a predetermined illumination, and a captured image of the wafer is acquired. And the presence or absence of a defect is determined by comparing the acquired captured image with the image of the wafer used as a reference.
ところで、上述のマクロ欠陥検査においては、基準となるウェハの画像や、照明の照度、撮像速度といった検査レシピが設定されている。しかしながら、フォトリソグラフィ工程においてはウェハ表面に種々の膜が形成されるため、ウェハ表面の反射率等の表面状態は、工程毎に異なる。そのため、ウェハの表面状態により、マクロ欠陥検査の精度がばらつくという問題があった。 By the way, in the above-described macro defect inspection, inspection recipes such as a reference wafer image, illumination illuminance, and imaging speed are set. However, since various films are formed on the wafer surface in the photolithography process, the surface state such as reflectivity of the wafer surface varies from process to process. Therefore, there is a problem that the accuracy of the macro defect inspection varies depending on the surface state of the wafer.
本発明は、かかる点に鑑みてなされたものであり、基板処理システムにおいて、基板の検査を適正に行うことを目的としている。 The present invention has been made in view of this point, and an object of the present invention is to properly inspect a substrate in a substrate processing system.
前記の目的を達成するため、本発明は、基板に所定の処理を施す複数の処理装置を備えた基板処理システムであって、前記処理装置で処理される前の基板の表面を撮像して第1の基板画像を取得する第1の撮像装置と、前記処理装置で処理された後の基板の表面を撮像して第2の基板画像を取得する第2の撮像装置と、前記第1の基板画像を保管する画像保管部を備え、前記画像保管部に保管された第1の基板画像の画素値を抽出し、当該第1の基板画像の全面の画素値の平均値を当該基板の特徴量とし、当該特徴量に基づいて第1の基板画像を複数のグループに分類し、前記各グループに分類された第1の基板画像と、当該第1の基板画像と対応する第2の基板画像とを合成して基準画像を生成し、生成された基準画像に基づいて検査レシピを生成する制御部と、を有することを特徴としている。 In order to achieve the above object, the present invention provides a substrate processing system including a plurality of processing apparatuses that perform predetermined processing on a substrate, and images a surface of the substrate before being processed by the processing apparatus. A first imaging device that obtains one substrate image, a second imaging device that obtains a second substrate image by imaging the surface of the substrate processed by the processing device, and the first substrate An image storage unit for storing an image, extracting pixel values of the first substrate image stored in the image storage unit, and calculating an average value of pixel values of the entire surface of the first substrate image as a feature amount of the substrate; And classifying the first board image into a plurality of groups based on the feature amount, a first board image classified into each group, and a second board image corresponding to the first board image To generate a reference image, and based on the generated reference image, It is characterized by having a control unit for generating a.
本発明によれば、制御部において保管された基板処理前の第1の基板画像の画素値を抽出し、当該第1の基板画像の全面の画素値の平均値に基づいて第1の基板画像を複数のグループに分類し、各グループに分類された第1の基板画像と、当該第1の基板画像と対応する第2の基板画像とを合成して基準画像を生成し、生成された基準画像に基づいて検査レシピを生成するようにしたので、この検査レシピに基づいて、処理後の基板の基板画像における欠陥の有無を適正に判定することができる。したがって、基板の表面状態によらず、常に最適な検査を行い、マクロ欠陥検査の精度のばらつきを抑制することができる。 According to the present invention, the pixel value of the first substrate image before the substrate processing stored in the control unit is extracted, and the first substrate image is based on the average value of the pixel values of the entire surface of the first substrate image. Are classified into a plurality of groups, a first substrate image classified into each group and a second substrate image corresponding to the first substrate image are combined to generate a reference image, and the generated reference Since the inspection recipe is generated based on the image, it is possible to appropriately determine the presence or absence of a defect in the substrate image of the processed substrate based on the inspection recipe. Therefore, it is possible to always perform an optimal inspection regardless of the surface state of the substrate, and to suppress variations in accuracy of the macro defect inspection.
前記制御部は、さらに前記検査レシピを記憶する記憶部を備えていてもよい。 The control unit may further include a storage unit that stores the inspection recipe.
前記制御部は、前記第1の基板画像と、当該第1の基板画像に対応する前記第2の基板画像との差分画像を生成する差分画像生成部と、前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記差分画像を合成して、欠陥検査の基準となる基準画像を生成する基準画像生成部と、を備え、前記基準画像生成部で生成された基準画像に基づいて検査レシピを生成するようにしてもよい。 The control unit includes a difference image generation unit that generates a difference image between the first board image and the second board image corresponding to the first board image, and a plurality of groups classified into the groups. A reference image generation unit configured to combine a plurality of the difference images corresponding to the first substrate image to generate a reference image serving as a reference for defect inspection, and the reference image generated by the reference image generation unit An inspection recipe may be generated based on the above.
本発明によれば、基板処理システムにおいて、基板の検査を適正に行うことができる。 According to the present invention, it is possible to properly inspect a substrate in a substrate processing system.
以下、本発明の実施の形態について説明する。図1は、本実施の形態にかかる基板処理システム1の構成の概略を示す平面図である。図2及び図3は、各々基板処理システム1の内部構成の概略を模式的に示す、正面図と背面図である。なお、本実施の形態では、基板処理システム1がウェハWに対して塗布現像処理を行う塗布現像処理システムである場合を例にして説明する。また、本明細書および図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。 Embodiments of the present invention will be described below. FIG. 1 is a plan view showing an outline of a configuration of a substrate processing system 1 according to the present embodiment. 2 and 3 are a front view and a rear view, respectively, schematically showing the outline of the internal configuration of the substrate processing system 1. In the present embodiment, the case where the substrate processing system 1 is a coating and developing processing system that performs coating and developing processing on the wafer W will be described as an example. In the present specification and drawings, elements having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.
基板処理システム1は、図1に示すように複数枚のウェハWを収容したカセットCが搬入出されるカセットステーション10と、ウェハWに所定の処理を施す複数の各種処理装置を備えた処理ステーション11と、処理ステーション11に隣接する露光装置12との間でウェハWの受け渡しを行うインターフェイスステーション13とを一体に接続した構成を有している。
As shown in FIG. 1, the substrate processing system 1 includes a
カセットステーション10には、カセット載置台20が設けられている。カセット載置台20には、基板処理システム1の外部に対してカセットCを搬入出する際に、カセットCを載置するカセット載置板21が複数設けられている。
The
カセットステーション10には、図1に示すようにX方向に延びる搬送路22上を移動自在なウェハ搬送装置23が設けられている。ウェハ搬送装置23は、上下方向及び鉛直軸周り(θ方向)にも移動自在であり、各カセット載置板21上のカセットCと、後述する処理ステーション11の第3のブロックG3の受け渡し装置との間でウェハWを搬送できる。
As shown in FIG. 1, the
処理ステーション11には、各種装置を備えた複数例えば4つのブロックG1、G2、G3、G4が設けられている。例えば処理ステーション11の正面側(図1のX方向負方向側)には、第1のブロックG1が設けられ、処理ステーション11の背面側(図1のX方向正方向側)には、第2のブロックG2が設けられている。また、処理ステーション11のカセットステーション10側(図1のY方向負方向側)には、第3のブロックG3が設けられ、処理ステーション11のインターフェイスステーション13側(図1のY方向正方向側)には、第4のブロックG4が設けられている。
The
例えば第1のブロックG1には、図2に示すように複数の液処理装置、例えばウェハWを現像処理する現像処理装置30、ウェハWのレジスト膜の下層に反射防止膜(以下「下部反射防止膜」という)を形成する下部反射防止膜形成装置31、ウェハWにレジスト液を塗布してレジスト膜を形成するレジスト塗布装置32、ウェハWのレジスト膜の上層に反射防止膜(以下「上部反射防止膜」という)を形成する上部反射防止膜形成装置33が下からこの順に配置されている。
For example, in the first block G1, as shown in FIG. 2, a plurality of liquid processing apparatuses, for example, a
例えば現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33は、それぞれ水平方向に3つ並べて配置されている。なお、これら現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33の数や配置は、任意に選択できる。
For example, three
これら現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33では、例えばウェハW上に所定の塗布液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハW上に塗布液を吐出すると共に、ウェハWを回転させて、塗布液をウェハWの表面に拡散させる。
In the
例えば第2のブロックG2には、図3に示すようにウェハWの加熱や冷却といった熱処理を行う熱処理装置40や、レジスト液とウェハWとの定着性を高めるためのアドヒージョン装置41、ウェハWの外周部を露光する周辺露光装置42が上下方向と水平方向に並べて設けられている。これら熱処理装置40、アドヒージョン装置41、周辺露光装置42の数や配置についても、任意に選択できる。
For example, in the second block G2, as shown in FIG. 3, a
例えば第3のブロックG3には、処理ステーション11で処理される前のウェハWを検査する検査装置50と、複数の受け渡し装置51、52、53、54、55、及び処理ステーション11で処理された後のウェハWを検査する検査装置56が下から順に設けられている。また、第4のブロックG4には、複数の受け渡し装置60、61、62が下から順に設けられている。検査装置50、56の構成については後述する。
For example, the third block G3 is processed by the
図1に示すように第1のブロックG1〜第4のブロックG4に囲まれた領域には、ウェハ搬送領域Dが形成されている。ウェハ搬送領域Dには、例えばY方向、X方向、θ方向及び上下方向に移動自在な搬送アームを有する、ウェハ搬送装置70が複数配置されている。ウェハ搬送装置70は、ウェハ搬送領域D内を移動し、周囲の第1のブロックG1、第2のブロックG2、第3のブロックG3及び第4のブロックG4内の所定の装置にウェハWを搬送できる。
As shown in FIG. 1, a wafer transfer region D is formed in a region surrounded by the first block G1 to the fourth block G4. In the wafer transfer region D, for example, a plurality of
また、ウェハ搬送領域Dには、第3のブロックG3と第4のブロックG4との間で直線的にウェハWを搬送するシャトル搬送装置80が設けられている。
Further, in the wafer transfer region D, a
シャトル搬送装置80は、例えば図3のY方向に直線的に移動自在になっている。シャトル搬送装置80は、ウェハWを支持した状態でY方向に移動し、第3のブロックG3の受け渡し装置52と第4のブロックG4の受け渡し装置62との間でウェハWを搬送できる。
The
図1に示すように第3のブロックG3のX方向正方向側の隣には、ウェハ搬送装置90が設けられている。ウェハ搬送装置90は、例えばX方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置90は、ウェハWを支持した状態で上下に移動して、第3のブロックG3内の各受け渡し装置にウェハWを搬送できる。
As shown in FIG. 1, a
インターフェイスステーション13には、ウェハ搬送装置100と受け渡し装置101が設けられている。ウェハ搬送装置100は、例えばY方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置100は、例えば搬送アームにウェハWを支持して、第4のブロックG4内の各受け渡し装置、受け渡し装置101及び露光装置12との間でウェハWを搬送できる。
The
次に、上述した検査装置50の構成について説明する。検査装置50は、図4に示すようにケーシング150を有している。ケーシング150内には、図5に示すようにウェハWを保持するウェハチャック151が設けられている。ケーシング150の底面には、ケーシング150内の一端側(図4中のX方向負方向側)から他端側(図4中のX方向正方向側)まで延伸するガイドレール152が設けられている。ガイドレール152上には、ウェハチャック151を回転させると共に、ガイドレール152に沿って移動自在な駆動部153が設けられている。
Next, the configuration of the above-described
ケーシング150内の他端側(図4のX方向正方向側)の側面には、第1の撮像装置としての撮像部160が設けられている。撮像部160としては、例えば広角型のCCDカメラが用いられる。ケーシング150の上部中央付近には、ハーフミラー161が設けられている。ハーフミラー161は、撮像部160と対向する位置に、鏡面が鉛直下方を向いた状態から撮像部160の方向に向けて45度上方に傾斜した状態で設けられている。ハーフミラー161の上方には、照明装置162が設けられている。ハーフミラー161と照明装置162は、ケーシング150内部の上面に固定されている。照明装置162からの照明は、ハーフミラー161を通過して下方に向けて照らされる。したがって、照明装置162の下方にある物体によって反射した光は、ハーフミラー161でさらに反射して、撮像部160に取り込まれる。すなわち、撮像部160は、照明装置162による照射領域にある物体を撮像することができる。そして、検査装置50の撮像部160で撮像されたウェハWの画像(第1の基板画像)は、後述する制御装置200に入力される。
An
検査装置56は、検査装置50と同一の構成を有しているので、検査装置56についての説明は省略する。なお、検査装置56の撮像部160は、本発明の第2の撮像装置として機能し、検査装置56の撮像部160で撮像されたウェハWの画像(第2の基板画像)も、同様に制御装置200に入力される。
Since the
以上の基板処理システム1には、図1に示すように制御装置200が設けられている。制御装置200は、例えばCPUやメモリなどを備えたコンピュータにより構成され、プログラム格納部(図示せず)を有している。プログラム格納部には、検査装置50、56で撮像された基板画像に基づいて行われるウェハWの検査を制御するプログラムが格納されている。これに加えて、プログラム格納部には、上述した各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム1の所定の作用、すなわちウェハWへのレジスト液の塗布、現像、加熱処理、ウェハWの受け渡し、各ユニットの制御などを実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク(HD)、フレキシブルディスク(FD)、コンパクトディスク(CD)、マグネットオプティカルデスク(MO)、メモリーカードなどのコンピュータに読み取り可能な記憶媒体Hに記録されていたものであって、その記憶媒体Hから制御装置200にインストールされたものであってもよい。
The above substrate processing system 1 is provided with a
また、制御装置200は、図6に示すように、検査装置50の撮像部160で撮像された第1の基板画像から所定の特徴量を抽出する特徴量抽出部210と、所定範囲の特徴量に対応して設定された検査レシピが複数記憶された記憶部211と、記憶部211に記憶された複数の検査レシピから、特徴量抽出部210で抽出された特徴量に対応する検査レシピを選択するレシピ選択部212と、選択された検査レシピと、検査装置56の撮像部160で撮像された第2の基板画像に基づいて欠陥の有無を判定する欠陥判定部213と、を有している。また、制御装置200には、撮像部160で撮像された第1の基板画像及び第1の基板画像を保管する画像保管部214、画像保管部214に保管された第1の基板画像を、特徴量抽出部210で抽出された特徴量に基づいて、複数のグループに分類する画像分類部215と、画像分類部215で各グループに分類された複数の第1の基板画像に対応する第2の基板画像を合成して、基準画像を生成する基準画像生成部216と、基準画像生成部216で生成された基準画像に基づいて検査レシピを生成し、記憶部211に記憶させる検査レシピ生成部217と、がさらに設けられている。
Further, as illustrated in FIG. 6, the
特徴量抽出部210で抽出される特徴量は、本実施の形態では例えば基板画像の画素値である。そして、特徴量抽出部210では、例えば基板画像の全面の画素値について平均値を算出して、当該平均値をその基板画像の特徴量として求める。なお、本実施の形態では、基板画像が、例えば256階調(0〜255)の8bit画像である場合を例に説明する。
In the present embodiment, the feature amount extracted by the feature
記憶部211には、例えば図7に示すように、異なる範囲の画素値に対応して設定された、例えば3種類の検査レシピ230、231、232が記憶されている。検査レシピ230は、例えば第1の基板画像の特徴量(画素値の平均値)が「10〜70」の範囲であった場合に使用されるものであり、検査レシピ231、232は、それぞれ特徴量が「90〜140」、「200〜240」であった場合に使用されるものである。各検査レシピ230、231、232には、例えば各撮像部160で撮像する際の撮像条件や、欠陥検査の基準となる基準画像などにより構成されている。なお、記憶部211に記憶される検査レシピの数や検査レシピのカバーする範囲は任意に設定が可能であり、本実施の形態の内容に限定されるものではない。
For example, as shown in FIG. 7, for example, three types of
レシピ選択部212では、特徴量抽出部210で抽出された特徴量に対応する検査レシピが記憶部211から選択される。例えば任意のロットのウェハWを検査装置50で撮像して取得された第1の基板画像の特徴量が「60」であった場合、レシピ選択部212では、記憶部211から特徴量「10〜70」の基板画像に対応する検査レシピ230を選択する。
In the
欠陥判定部213では、この検査レシピ230と第2の基板画像に基づいて欠陥の有無が判定される。具体的には、第1の基板画像の特徴量が「60」であったウェハWが処理ステーション11で所定の処理を終えると、検査装置56の撮像部160で撮像されて第2の基板画像が取得される。そして、欠陥判定部213では、第1の基板画像の特徴量「60」に基づいて選択された検査レシピ230により、同一のウェハWの第2の基板画像について欠陥の有無を判定する。なお、他の画像保管部214、画像分類部215、基準画像生成部216、検査レシピ生成部217の機能については、後述する。
The
次に、以上のように構成された基板処理システム1を用いて行われるウェハWの処理方法及びウェハWの検査方法について説明する。図8は、かかるウェハWの検査方法の主な工程の例を示すフローチャートであり、検査方法についてはこの図8に基づいて説明する。 Next, a wafer W processing method and a wafer W inspection method performed using the substrate processing system 1 configured as described above will be described. FIG. 8 is a flowchart showing an example of main steps of the wafer W inspection method. The inspection method will be described with reference to FIG.
先ず、同一ロットの複数のウェハWを収納したカセットCが、基板処理システム1のカセットステーション10に搬入され、ウェハ搬送装置23によりカセットC内の各ウェハWが順次第3のブロックG3の検査装置50に搬送されて、第1の基板画像が取得される(図8の工程S1)。次いで、特徴量抽出部210では、この第1の基板画像から特徴量を抽出する(図8の工程S2)。そして、第1の基板画像の特徴量に対応する検査レシピが記憶部211に存在すれば、レシピ選択部212により所定の検査レシピが選択される(図8の工程S3、S4)。具体的には、例えば特徴量としての画素値の平均値が「60」であった場合は、レシピ選択部212により記憶部211から、特徴量「60」に対応する検査レシピ230が選択される。また、例えば特徴量が「150」であり、記憶部211内に対応する検査レシピが存在しない場合は(図8の工程S3のNO)、特徴量が「150」である第1の基板画像は、画像保管部214に保管される(図8の工程S5)と共に、予め定められた検査レシピが選択される(図8の工程S4)。画像保管部214に第1の基板画像が保管された後の処理については、後述する。ここで、予め定められた検査レシピとは、例えば記憶部211に記憶された複数の検査レシピのうち任意の検査レシピであればよく、例えば本実施の形態では、検査レシピ231が予め定められた検査レシピであるものとして説明する。即ち、第1の基板画像の特徴量が「150」であった場合、記憶部211内に対応する検査レシピが存在しないので、予め定められた検査レシピ231が選択される。
First, a cassette C storing a plurality of wafers W of the same lot is carried into the
次にウェハWは、第2のブロックG2の熱処理装置40に搬送され温度調節処理される。その後、ウェハWは、ウェハ搬送装置70によって例えば第1のブロックG1の下部反射防止膜形成装置31に搬送され、ウェハW上に下部反射防止膜が形成される。その後ウェハWは、第2のブロックG2の熱処理装置40に搬送され、加熱処理され、温度調節される。
Next, the wafer W is transferred to the
次にウェハWはアドヒージョン装置41に搬送され、アドヒージョン処理される。その後ウェハWは、第1のブロックG1のレジスト塗布装置32に搬送され、ウェハW上にレジスト膜が形成される。
Next, the wafer W is transferred to the
ウェハWにレジスト膜が形成されると、次にウェハWは、第1のブロックG1の上部反射防止膜形成装置33に搬送され、ウェハW上に上部反射防止膜が形成される。その後、ウェハWは第2のブロックG2の熱処理装置40に搬送され、加熱処理が行われる。その後、ウェハWは、周辺露光装置42に搬送され、周辺露光処理される。
When the resist film is formed on the wafer W, the wafer W is then transferred to the upper antireflection
次にウェハWは、ウェハ搬送装置100によって受け渡し装置52に搬送され、シャトル搬送装置80によって第4のブロックG4の受け渡し装置62に搬送される。その後、ウェハWは、インターフェイスステーション13のウェハ搬送装置110によって露光装置12に搬送され、所定のパターンで露光処理される。
Next, the wafer W is transferred to the
次にウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送され、露光後ベーク処理される。これにより、レジスト膜の露光部において発生した酸により脱保護反応させる。その後ウェハWは、ウェハ搬送装置70によって現像処理装置30に搬送され、現像処理が行われる。
Next, the wafer W is transferred to the
現像処理の終了後、ウェハWは熱処理装置40に搬送され、ポストベーク処理される。次いで、ウェハWは、熱処理装置40により温度調整される。その後、ウェハWは、ウェハ搬送装置70により第3のブロックG3の検査装置56に搬送され、撮像部160により第2の基板画像が取得される(図8の工程S6)。
After the development process is completed, the wafer W is transferred to the
次いで、制御装置200の欠陥判定部213では、例えば特徴量「60」に対応して選択された検査レシピ230に基づいて、第2の基板画像中の欠陥の有無を判定する。欠陥の有無の判定は、例えば検査レシピ230中の基準画像と第2の基板画像とを比較し、例えば基準画像と第2の基板画像との間の画素値に規定値以上の差異がある場合は欠陥有りと、差異が規定値より小さければ欠陥無しと判定される(図8の工程S7)。同様に、第1の基板画像の特徴量が「150」であった場合においても、選択された検査レシピ231と第2の基板画像に基づいて欠陥の有無が判定される。
Next, the
ウェハWの欠陥検査が終了すると、当該ウェハWはウェハ搬送装置23を介して所定のカセット載置板21のカセットCに搬送され、一連のフォトリソグラフィ工程が完了する。そして、この一連のフォトリソグラフィ工程が、同一ロットの後続のウェハWについても実施される。
When the defect inspection of the wafer W is completed, the wafer W is transferred to the cassette C of the predetermined
次に、工程S5で画像保管部214に第1の基板画像が保管された後の処理について説明する。例えば、ロットの先頭のウェハWの第1の基板画像において、検査レシピ230、231、232のいずれにも該当しない特徴量「150」が抽出されると、後続のウェハWについても、概ね特徴量は「150」前後の値となる。かかる場合、例えば図9に破線で示すように、検査レシピ230、231、232に対応しない第1の基板画像は画像保管部214に相当数、即ち、前記のロットに含まれるウェハWの数だけ記憶される。なお、図9の破線の縦軸は、記憶部211に保管される基板画像の数を表している。
Next, processing after the first substrate image is stored in the
そして、検査レシピ230、231、232のいずれにも該当しない第1の基板画像を画像保管部214に蓄積していった結果、例えば図9に示すように、例えば画素値が75〜85の範囲と、145〜160の範囲に相当数存在する場合、例えば画像分類部215で、画素値が75〜85の範囲の基板画像を第1のグループと、画素値が145〜160の範囲の基板画像を第2のグループとに分類する(図8の工程S8)。
As a result of accumulating the first substrate image that does not correspond to any of the
そして、基準画像生成部216では、第1のグループに属する第1の基板画像に対応するウェハWの第2の基板画像を合成して、この第1のグループに対応する基準画像を生成する(図8の工程S9)。同様に、第2のグループに対応する基準画像も生成する。次いで、検査レシピ生成部217では、この生成された基準画像に基づいて各グループに対応するレシピを生成し、記憶部211に、新たな検査レシピとして記憶させる(図8の工程S10)。 Then, the reference image generation unit 216 combines the second substrate images of the wafer W corresponding to the first substrate image belonging to the first group, and generates a reference image corresponding to the first group ( Step S9 in FIG. Similarly, a reference image corresponding to the second group is also generated. Next, the inspection recipe generation unit 217 generates a recipe corresponding to each group based on the generated reference image, and stores it as a new inspection recipe in the storage unit 211 (step S10 in FIG. 8).
そして、後続のロットにおける第1の基板画像の特徴量が、新たな検査レシピに対応するものであれば、工程S4において、この新たな検査レシピが選択され、ウェハWの欠陥検査が行われる。 If the feature quantity of the first substrate image in the subsequent lot corresponds to a new inspection recipe, this new inspection recipe is selected and defect inspection of the wafer W is performed in step S4.
以上の実施の形態によれば、先ず処理ステーション11で処理される前のウェハWを検査装置50の撮像部160で撮像して第1の基板画像を取得し、当該第1の基板画像の特徴量に基づいて検査レシピを選択するので、最適な検査レシピに基づいて、第2の基板画像における欠陥の有無を適正に判定することができる。したがって、ウェハWの表面状態が、例えばロット毎に異なるような場合であっても、常に最適な検査を行い、マクロ欠陥検査の精度のばらつきを抑制することができる。
According to the above embodiment, the wafer W before being processed at the
また、第1の基板画像の特徴量に対応する検査レシピが記憶部211に存在しない場合であっても、第1の基板画像を画像保管部214に一旦記憶して、所定数を有するグループに分類された時点で新たな検査レシピを生成するので、記憶部211に記憶される検査レシピが徐々に増加する。そのため、基板処理システム1でウェハW処理を継続することで、ほとんどの第1の基板画像が記憶部211に記憶された検査レシピに対応するようになるため、マクロ欠陥検査の精度を向上させることができる。
Even if the inspection recipe corresponding to the feature quantity of the first board image does not exist in the
特に、検査レシピを作成する過程では、作業員が複数の基板画像を選択し、選択された基板画像を合成して基準画像を作成する必要があるが、この基準画像の作成には多大な労力を有すると共に、作業員の熟練度により基準画像の品質にばらつきが生じるという問題があった。この点、本実施の形態のように、画像分類部215で基板画像をグループに分類し、当該分類された基板画像に基づいて新たな検査レシピを生成するので、作業員の熟練度によらず、且つ多大な労力を費やすことなく、適正に検査レシピを生成することができる。
In particular, in the process of creating an inspection recipe, it is necessary for an operator to select a plurality of board images and to synthesize the selected board images to create a reference image. And the quality of the reference image varies depending on the skill level of the worker. In this regard, as in the present embodiment, the
なお、以上の実施の形態では、記憶部211に予め複数の検査レシピ230、231、232が記憶されていたが、記憶部211には、最低限1つの検査レシピが記憶されていればよい。即ち、基板処理システム1の運用の初期状態においては、この1つの検査レシピにより検査が行われるが、上述のように新たな検査レシピを順次生成し、記憶部211に記憶される検査レシピを増加させることで、基板処理システム1に搬入されるほとんどすべてのウェハWに対応してマクロ欠陥検査を行うことが可能となる。
In the above embodiment, a plurality of
特に、基板処理システム1に搬送されるウェハWの表面状態は、例えば基板処理システム1を含めた、クリーンルーム内などに設置された他の処理装置での処理レシピにより変化するものであるが、ウェハWの表面状態を逐一基板処理システム1に入力するためには、基板処理システム1やその他の処理装置を一括管理する、いわゆるホストコンピュータの負荷の増大につながる。この点、本発明のように、順次基板画像に基づいて新たな検査レシピを生成し、処理ステーション11で処理が行われる前のウェハWを検査装置50の撮像部160で撮像して表面状態を確認することで、ホストコンピュータとのやり取りを行うことなく、常にウェハWの表面状態に応じた欠陥の検査を行うことができる。
In particular, the surface state of the wafer W transferred to the substrate processing system 1 changes depending on the processing recipe in other processing apparatuses installed in a clean room including the substrate processing system 1, for example. In order to input the surface state of W to the substrate processing system 1 one by one, it leads to an increase in the load of a so-called host computer that collectively manages the substrate processing system 1 and other processing apparatuses. In this regard, as in the present invention, a new inspection recipe is sequentially generated based on the substrate image, and the wafer W before being processed in the
なお、以上の実施の形態では、工程S3において「NO」と判定された第1の基板画像についてのみ画像保管部214に保管したが、工程S3において「YES」と判定された第1の基板画像についても、画像保管部214に保管してもよい。
In the above embodiment, only the first substrate image determined as “NO” in step S3 is stored in the
また、全ての第1の基板画像を保管した場合、例えば画像保管部214に保管された第1の基板画像のうち、同一ロットの先頭のウェハWを基準画像として採用し、検査レシピ生成部217でこの基準画像に基づいて暫定的な検査レシピを生成するようにしてもよい。また、同一ロットの先頭のウェハWを基準画像として採用して検査レシピ生成部217で暫定的な検査レシピを生成する場合、記憶部211には、必ずしも予め検査レシピを記憶させておく必要はない。
Further, when all the first substrate images are stored, for example, among the first substrate images stored in the
また、以上の実施の形態では、基準画像生成部216において第2の基板画像を合成して基準画像を生成したが、基準画像としてどのような基板画像を用いるかについては本実施の形態の内容に限定されない。例えば、図6に示すように、制御装置200に、第1の基板画像と第2の基板画像との差分画像を生成する差分画像生成部218を設け、画像保管部214にこの差分画像を複数保管し、複数の差分画像に基づいて、基準画像生成部216で基準画像を生成するようにしてもよい。そして、検査レシピ生成部217では、この差分画像に基づく基準画像を用いて検査レシピが生成される。
In the above embodiment, the reference image generation unit 216 generates the reference image by synthesizing the second substrate image. However, what kind of substrate image is used as the reference image is the content of the present embodiment. It is not limited to. For example, as shown in FIG. 6, the
そして、差分画像に基づく基準画像を用いて生成された検査レシピを用いる場合、欠陥検査の対象となるウェハWの差分画像を差分画像生成部218で生成し、欠陥判定部213においては、当該生成された差分画像と、差分画像に基づいて生成された上記の検査レシピに基づいて、ウェハWの欠陥の有無が判定される。この場合、第1の基板画像と第2の基板画像についても、画像保管部214に保管しておくことが好ましい。
When an inspection recipe generated using a reference image based on the difference image is used, a difference image of the wafer W to be subjected to defect inspection is generated by the difference
そして、このように差分画像を基準画像とすることで、欠陥判定部213で欠陥有りと判定された場合に、その欠陥が基板処理システム1に起因するものであると判断することが可能となる。即ち、検査対象となるウェハWに、処理ステーション11での処理以前に欠陥が存在していた場合、その欠陥は第1の基板画像と第2の基板画像の双方に存在することとなるが、第1の基板画像と第2の基板画像の差分画像を生成することで、当該差分画像から処理ステーション11での処理以前に存在していたそれらの欠陥を除去することができる。したがって、差分画像上の欠陥は処理ステーション11での処理に起因するものであると判断できる。また、欠陥の原因によらず、基板処理システム1から搬出される全てのウェハWについて欠陥の有無を判定する必要がある場合は、例えば画像保管部214に保管された第1の基板画像または第2の基板画像の少なくともいずれかについて欠陥の有無を確認し、差分画像に欠陥が存在しない場合でも、第1の基板画像や第2の基板画像に欠陥が存在する場合は、そのウェハWには欠陥が有ると判定するようにしてもよい。第1の基板画像または第2の基板画像から欠陥が検出された場合、その欠陥は処理ステーション11での処理に起因しないものと判断できる。
Then, by using the difference image as the reference image in this way, when the
なお、基準画像生成部216で差分画像に基づいて基準画像を生成するにあたっては、検査装置50の撮像部160により取得された第1の基板画像についても欠陥の有無を判定し、欠陥有りと判定された第1の基板画像については、画像保管部214に保管しないか、あるいは、基準画像生成部216で基準画像を生成する際に、除外することが好ましい。欠陥を含んだ基板画像を合成して基準画像を生成した場合、基準画像に含まれた欠陥を検出できなくなる可能性があるが、基準画像を生成する際に欠陥を含む画像を除外することで、より正確な欠陥の検査を行うことができる。
Note that when the reference image generation unit 216 generates the reference image based on the difference image, the first substrate image acquired by the
また、欠陥が処理ステーション11での処理に起因するか否かを判断するに際しては、必ずしも差分画像を用いる必要はなく、例えば第1の基板画像と第2の基板画像のそれぞれについて欠陥の判定を行い、それらの判定結果を比較するようにしてもよい。具体的には、既述のように第2の基板画像に基づいてウェハWの欠陥の有無を判定し、欠陥有と判定された場合は、第1の基板画像の欠陥の判定結果と比較する。そして、第2の基板画像に存在する欠陥が、この第1の基板画像にも存在する場合には、当該欠陥は処理ステーション11での処理以前に存在していたものであると判断できる。その一方、第2の基板画像に存在する欠陥が、第1の基板画像に存在しない場合には、当該欠陥は処理ステーション11での処理に起因するものであると判断できる。またこのように、欠陥が処理ステーション11での処理に起因するか否かを判断する場合には、必ずしも第1の基板画像と第2の基板画像そのものを全て保管しておく必要はなく、例えば欠陥検査の判定結果のみを保管しておき、その判定結果同士を比較するようにしてもよい。そうすることで、画像を保管するための制御装置200の負荷を低減できる。
Further, when determining whether or not the defect is caused by processing at the
なお、例えば処理ステーション11で処理された後のウェハWを検査装置56で検査した結果、欠陥有りと判定されたウェハWについては、基板処理システム1から搬出された後、リワークにより欠陥を修正して再度基板処理システム1に搬入される場合が有るが、その欠陥が処理ステーション11での処理に起因するものではない場合、リワークを行っても当該欠陥が解消されない。かかる場合、生産に寄与しないウェハWを繰り返し基板処理システム1で処理することになり、結果として生産性が低下することとなるが、処理ステーション11での処理に起因しない欠陥を有するウェハWについては、再度基板処理システム1に搬入しないようにすることで、そのような事態を避けることができる。
For example, as a result of inspecting the wafer W after processing at the
また、処理ステーション11での処理に起因して欠陥が生じたと判定された場合、例えば欠陥有りと判定されたウェハWの後続のウェハWにおいて、処理ステーション11内での搬送ルートを変更して、変更後のルートで処理したウェハWについて欠陥の判定を行うことで、どのルートで欠陥が生じたかを検知することができる。即ち、変更後のルートにおいても欠陥が生じている場合、変更前のルートと変更後のルートのうち、ルートが重複する部分が存在すれば、その重複する部分で欠陥が生じていると判断できる。その反対に、変更後のルートにおいて欠陥が生じていない場合、重複する部分は欠陥の原因ではないと判断できる。
When it is determined that a defect has occurred due to processing in the
以上の実施の形態では、ウェハWの欠陥を検査するにあたり、処理ステーション11で処理前のウェハWを検査する検査装置50と、処理ステーション11で処理後のウェハWを検査する検査装置56を用いたが、検査装置50と検査装置56における各機器の仕様は、同一であることが好ましい。即ち、検査装置50と検査装置56で各機器の仕様が同一であれば、その仕様の差に起因して第1の基板画像と第2の基板画像との間に差が生じてしまうことを避けることができる。その結果、より正確なマクロ欠陥検査や差分画像の生成が可能となる。
In the above embodiment, when inspecting the defect of the wafer W, the
なお、以上の実施の形態では、第1の基板画像と第2の基板画像をそれぞれ異なる検査装置50、56で取得したが、第1の基板画像と第2の基板画像は必ずしも異なる検査装置で取得する必要はなく、同じ検査装置で取得するようにしてもよい。ただし、ウェハWの搬送ルートの干渉や、スループットの観点からは、処理ステーション11で処理される前のウェハWと、処理後のウェハWは別箇独立した検査装置で撮像することが好ましい。
In the above embodiment, the first substrate image and the second substrate image are acquired by
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のFPD(フラットパネルディスプレイ)、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。 The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to such examples. It is obvious for those skilled in the art that various modifications or modifications can be conceived within the scope of the idea described in the claims, and these naturally belong to the technical scope of the present invention. It is understood. The present invention is not limited to this example and can take various forms. The present invention can also be applied to a case where the substrate is another substrate such as an FPD (flat panel display) other than a wafer or a mask reticle for a photomask.
1 基板処理システム
30 現像処理装置
31 下部反射防止膜形成装置
32 レジスト塗布装置
33 上部反射防止膜形成装置
40 熱処理装置
41 アドヒージョン装置
42 周辺露光検査装置
70 ウェハ搬送装置
110 処理容器
150 撮像部
200 制御装置
210 特徴量抽出部
211 記憶部
212 レシピ選択部
213 欠陥判定部
214 画像保管部
215 画像分類部
216 基準画像生成部
217 検査レシピ生成部
218 差分画像生成部
230.231、232 検査レシピ
W ウェハ
DESCRIPTION OF SYMBOLS 1
Claims (3)
前記処理装置で処理される前の基板の表面を撮像して第1の基板画像を取得する第1の撮像装置と、
前記処理装置で処理された後の基板の表面を撮像して第2の基板画像を取得する第2の撮像装置と、
前記第1の基板画像を保管する画像保管部を備え、前記画像保管部に保管された第1の基板画像の画素値を抽出し、当該第1の基板画像の全面の画素値の平均値を当該基板の特徴量とし、当該特徴量に基づいて第1の基板画像を複数のグループに分類し、
前記各グループに分類された第1の基板画像と、当該第1の基板画像と対応する第2の基板画像とを合成して基準画像を生成し、生成された基準画像に基づいて検査レシピを生成する制御部と、
を有することを特徴とする、基板処理システム。 A substrate processing system including a plurality of processing apparatuses for performing predetermined processing on a substrate,
A first imaging device for capturing a first substrate image by imaging the surface of the substrate before being processed by the processing device;
A second imaging device for obtaining a second substrate image by imaging the surface of the substrate after being processed by the processing device;
An image storage unit for storing the first substrate image, extracting pixel values of the first substrate image stored in the image storage unit, and calculating an average value of pixel values of the entire surface of the first substrate image; Classifying the first board image into a plurality of groups based on the feature quantity of the board,
A reference image is generated by combining the first substrate image classified into each group and the second substrate image corresponding to the first substrate image, and an inspection recipe is generated based on the generated reference image. A control unit to generate;
A substrate processing system comprising:
前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記差分画像を合成して、欠陥検査の基準となる基準画像を生成する基準画像生成部と、を備え、
前記基準画像生成部で生成された基準画像に基づいて検査レシピを生成することを特徴とする、請求項1または2のいずれか1項に記載の基板処理システム。 The control unit generates a difference image between the first substrate image and the second substrate image corresponding to the first substrate image;
A reference image generation unit configured to combine a plurality of the difference images corresponding to the plurality of first substrate images classified into the respective groups to generate a reference image serving as a reference for defect inspection,
The substrate processing system according to claim 1, wherein an inspection recipe is generated based on the reference image generated by the reference image generation unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017218273A JP6423064B2 (en) | 2017-11-13 | 2017-11-13 | Substrate processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017218273A JP6423064B2 (en) | 2017-11-13 | 2017-11-13 | Substrate processing system |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015097333A Division JP6244329B2 (en) | 2015-05-12 | 2015-05-12 | Substrate inspection method, substrate processing system, and computer storage medium |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056575A JP2018056575A (en) | 2018-04-05 |
JP6423064B2 true JP6423064B2 (en) | 2018-11-14 |
Family
ID=61834274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017218273A Active JP6423064B2 (en) | 2017-11-13 | 2017-11-13 | Substrate processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6423064B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI845690B (en) * | 2019-06-06 | 2024-06-21 | 日商東京威力科創股份有限公司 | Substrate inspection device, substrate inspection system, substrate inspection method and computer program product |
JP7443022B2 (en) * | 2019-10-28 | 2024-03-05 | キヤノン株式会社 | Image forming device, image forming method, and program |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4422000B2 (en) * | 2004-11-16 | 2010-02-24 | 東京エレクトロン株式会社 | Substrate processing method, control program, and computer storage medium |
JP4789629B2 (en) * | 2006-01-13 | 2011-10-12 | 株式会社東京精密 | Semiconductor visual inspection apparatus, visual inspection method, and semiconductor manufacturing apparatus |
JP2008002935A (en) * | 2006-06-22 | 2008-01-10 | Tokyo Seimitsu Co Ltd | Visual inspection method and visual inspection device |
JP5369643B2 (en) * | 2008-06-10 | 2013-12-18 | 富士通セミコンダクター株式会社 | Defect inspection equipment |
JP2011174757A (en) * | 2010-02-23 | 2011-09-08 | Tokyo Electron Ltd | Defect inspection method, program, computer storage medium, and defect inspection device |
JP5717711B2 (en) * | 2012-12-07 | 2015-05-13 | 東京エレクトロン株式会社 | Substrate reference image creation method, substrate defect inspection method, substrate reference image creation apparatus, substrate defect inspection unit, program, and computer storage medium |
-
2017
- 2017-11-13 JP JP2017218273A patent/JP6423064B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018056575A (en) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6244329B2 (en) | Substrate inspection method, substrate processing system, and computer storage medium | |
JP6329923B2 (en) | Substrate inspection method, computer storage medium, and substrate inspection apparatus | |
KR102314721B1 (en) | Apparatus for measuring thickness of film, method for measuring thickness of film and nontransitory computer storage medium | |
JP5566265B2 (en) | Substrate processing apparatus, program, computer storage medium, and substrate transfer method | |
JP5717711B2 (en) | Substrate reference image creation method, substrate defect inspection method, substrate reference image creation apparatus, substrate defect inspection unit, program, and computer storage medium | |
JP6310263B2 (en) | Inspection device | |
WO2014091928A1 (en) | Substrate defect inspection method, substrate defect inspection device, and computer storage medium | |
JP5837649B2 (en) | Substrate processing apparatus, abnormality processing unit determination method, program, and computer storage medium | |
JP6209546B2 (en) | Substrate processing system, defect inspection method, program, and computer storage medium | |
JP2014109436A (en) | Substrate defect inspection method, substrate defect inspection device, program, and computer storage medium | |
JP6423064B2 (en) | Substrate processing system | |
KR20200140201A (en) | Substrate inspection method, substrate inspection system and control device | |
JP6524185B2 (en) | Substrate processing system | |
JP2015126083A (en) | Substrate processing system, substrate transfer method, program and computer storage medium | |
KR20220167224A (en) | Substrate inspection device, substrate inspection method, and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6423064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |