Nothing Special   »   [go: up one dir, main page]

JP6410152B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6410152B2
JP6410152B2 JP2015180152A JP2015180152A JP6410152B2 JP 6410152 B2 JP6410152 B2 JP 6410152B2 JP 2015180152 A JP2015180152 A JP 2015180152A JP 2015180152 A JP2015180152 A JP 2015180152A JP 6410152 B2 JP6410152 B2 JP 6410152B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor device
back surface
manufacturing
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015180152A
Other languages
English (en)
Other versions
JP2017055089A (ja
Inventor
貴士 白野
貴士 白野
美香 藤井
美香 藤井
東　和幸
和幸 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015180152A priority Critical patent/JP6410152B2/ja
Priority to TW105106191A priority patent/TWI663024B/zh
Priority to CN201610239950.9A priority patent/CN106531625B/zh
Priority to US15/233,920 priority patent/US20170076969A1/en
Publication of JP2017055089A publication Critical patent/JP2017055089A/ja
Application granted granted Critical
Publication of JP6410152B2 publication Critical patent/JP6410152B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Laser Beam Processing (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関する。
従来、ウェハの表面側に半導体素子を形成し、ウェハの表面を支持基板へ貼り合わせた後、ウェハを裏面側から研削して薄化することによって薄型の半導体装置を製造する方法がある。
かかる半導体装置の製造方法では、研削するウェハの周縁部の表裏両面が内側へ傾斜しているため、研削していくとウェハの端部がナイフエッジ状に尖り、尖った端部が研削時にウェハから破断する場合があった。かかる場合、ウェハの研削面に破片が巻き込まれてウェハの平坦性が低下し、半導体装置の歩留りが低下することがあった。
特開２０１２−９７２５号公報
一つの実施形態は、支持基板へ貼り合わされたウェハを裏面側から研削して製造される半導体装置の歩留りを向上させることができる半導体装置の製造方法を提供することを目的とする。
一つの実施形態によれば、半導体装置の製造方法が提供される。実施形態に係る半導体装置の製造方法は、形成工程と、貼合工程と、薄化工程との３つの工程を含む。形成工程は、表面に半導体素子が設けられたウェハの周縁部を、ウェハの表面側から少なくとも２００μｍ以上の深さまで除去して、ウェハの表面側周縁に切欠部を形成する。貼合工程は、ウェハの表面を支持基板に貼り合わせる。薄化工程は、ウェハを裏面側から研削してウェハを２００μｍ未満の厚さまで薄化する。
図１は、実施形態に係る半導体装置の製造方法で用いるウェハの一例を示す説明図である。 図２は、第１の実施形態に係る半導体装置の製造工程の断面視による説明図である。 図３は、第１の実施形態に係るウェハの裏面周縁部のクラックの有無を評価した試験結果を示す説明図である。 図４は、第１の実施形態に係るウェハの裏面周縁部のクラックの有無を評価した試験結果を示す説明図である。 図５は、第２の実施形態に係る半導体装置の製造工程の断面視による説明図である。 図６は、第２の実施形態に係る半導体装置の他の製造工程の断面視による説明図である。 図７は、第３の実施形態に係る半導体装置の製造工程の断面視による説明図である。 図８は、第４の実施形態に係る半導体装置の製造工程の断面視による説明図である。
以下に添付図面を参照して、実施形態に係る半導体装置の製造方法について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、実施形態に係る半導体装置の製造方法に用いるウェハの一例を示す説明図である。以下の実施形態では、図１に示すように、表面側に半導体素子１１などが設けられたウェハ１０を用意し、かかるウェハ１０と図示しない支持基板とを貼り合わせ、支持基板によって支持されるウェハ１０を裏面側から薄化する工程について説明する。
なお、実施形態に用いられるウェハ１０は、例えば、略円盤形状を有するシリコンウェハなどであり、ウェハ１０の周縁部の表裏両面が内側へ傾斜している。
ここで、薄型の半導体装置は、ウェハの表面側に半導体素子などを形成し、ウェハの表面を支持基板へ貼り合わせた後、ウェハを裏面側から研削して薄化することで製造される。
かかる半導体装置の製造方法では、研削するウェハの周縁部の表裏両面が内側へ傾斜しているため、ウェハを裏面側から研削していくとウェハの端部がナイフエッジ状に尖り、尖った端部が研削時に破断する場合がある。その結果、ウェハの研削面に破片が巻き込まれて研削後のウェハの研削面の平坦性が低下する。そのため、研削前にウェハの表面側周縁に比較的浅い切欠部を形成してナイフエッジ状に尖る端部を予め取り除くことが一般的である。
しかしながら、ウェハを裏面側から研削して薄化していくと、ウェハが所望の厚さに到達する研削の終期段階、つまり、ウェハの厚さ方向でウェハの表面に近い位置でウェハの周縁部が庇の形状となる。そのため、この庇部分が目的の厚さになるまでに破断してウェハの研削面に巻き込まれた場合、薄化後のウェハの研削面の平坦性が損なわれることがある。
そこで、第１の実施形態に係る半導体装置の製造方法は、ウェハ１０を裏面側から研削するにあたって、庇部分を研削の初期段階、つまり、ウェハ１０の厚さ方向でウェハ１０の表面に遠い位置で取り除くことで、薄化後のウェハ１０において平坦性の高い研削面が得られるようにした。以下、かかる半導体装置の製造方法について、図２を参照して説明する。
図２は、実施形態に係る半導体装置の製造工程の断面視による説明図である。なお、図２に示すウェハ１０は、図１に示すウェハ１０のＡ−Ａ’線による断面部分の一部である。第１の実施形態に係る半導体装置の製造方法では、まず、ウェハ１０と支持基板２０とを用意する。
図２（ａ）に示すように、本実施形態では、厚さａが、例えば、７７５μｍのウェハ１０を用いている。かかるウェハ１０における表面１２の周縁部と裏面１３の周縁部には、べベル部３が表裏に形成されている。かかるウェハ１０におけるべベル部３が形成された周縁部の幅ｂは、例えば、１００μｍ〜６００μｍであり、べベル部３の高さｃは、例えば、５０μｍ〜２５０μｍである。
次に、図２（ｂ）に示すように、エッチングによってウェハ１０の周縁部にウェハ１０の表面１２からウェハ１０の厚さａの４分の１以上の深さｅ、例えば、２００〜５００μｍの深さまで達し、ウェハ１０の周縁に沿って連続した環状の切欠部４を形成する。かかる切欠部４の幅ｄは、この実施形態ではべベル部３が形成された周縁部の幅ｂと略同じ幅であり、例えば、６００μｍである。つまり、切欠部４は、ウェハ１０の周縁部におけるべベル部３をエッチングによって取り除くことで形成される。
これにより、ウェハ１０の裏面１３の周縁部に庇部分５が形成される。ただし、この庇部分５は、ウェハ１０の厚さ方向でウェハ１０の表面１２から遠い位置に形成される。したがって、ウェハ１０を裏面側から研削して薄化することにより、研削の初期段階でかかる庇部分５を取り除くことができる。
そのため、本実施形態では、ウェハ１０の表面１２から少なくとも２００μｍ以上の深さｅまで達する切欠部４を形成した。これにより、所望の厚さまで薄化する間にウェハ１０の裏面１３を平坦化させることができる。
続いて、図２（ｃ）に示すように、表裏を反転させたウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせる。接着剤７としては、例えば、ウレタン系樹脂やエポキシ樹脂といった有機系接着剤などが用いられる。
また、接着剤７は、上記した接着剤７をスピン塗布法などにより支持基板２０の表面に塗布することで形成される。また、支持基板２０としては、例えば、ガラスやシリコンなどが用いられ、径および厚さがウェハ１０と略同一の円盤状の基板である。なお、支持基板２０の径、厚さなどの形状は、これに限定されるものではない。
ここで、図２（ｃ）に示すように、切欠部４における貼り合わせ後の接着剤７は、切欠部４の深さｅが深いため、貼り合わせた際に押圧された接着剤７が切欠部４の底面まで届かず、切欠部７の側壁で止まっている。
そのため、ウェハ１０を裏面１３から研削するときに、庇部分５は接着剤７によって固着されていないので、かかる庇部分５を容易に取り除くことができる。
図２（ｃ）に戻って、その後、グラインダ６によってウェハ１０を裏面１３から研削してウェハ１０を２００μｍ未満の厚さ、具体的には、例えば、３３μｍの厚さまで薄化する。
ここで、ウェハ１０の裏面１３の周縁部に形成された庇部分５は、ウェハ１０の厚さ方向でウェハ１０の表面１２よりも遠い位置で研削によって取り除かれる。このため、庇部分５が破断してウェハ１０の研削面に巻き込まれた場合でも、ウェハ１０を所望の厚さに薄化する間にウェハ１０の研削面が平坦化する。
すなわち、本実施形態では、庇部分５をウェハの表面１２よりも遠い位置で取り除くことで、ウェハ１０の裏面１３の研削が終盤に近づくにつれて研削面に巻き込まれた庇部分５のウェハ片の混入による影響が解消され、ウェハ１０の研削面が徐々に平坦化する。
そして、図２（ｄ）に示すように、研削によってウェハ１０を所望の厚さｆ、この例では３３μｍの厚さまで薄化したときには、高い精度で平坦化されたウェハ１０の裏面１３が得られる。
その後、ＣＭＰ(Chemical Mechanical Polishing;化学機械研磨)によって、ウェハ１０の裏面１３を滑らかに仕上げる。そして、支持基板２０からウェハ１０を剥離して、かかるウェハ１０を個片化する工程など後工程の処理が実施される。
上述したように、第１の実施形態に係る半導体装置の製造方法は、形成工程と、貼合工程と、研削工程という３つの工程を含む。形成工程では、表面１２に半導体素子１１が設けられたウェハ１０の周縁部をウェハ１０の表面１２から少なくとも２００μｍ以上の深さｅまで除去して、ウェハ１０の表面側周縁に切欠部４を形成する。
貼合工程では、ウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせる。薄化工程では、ウェハ１０を裏面１３から研削してウェハ１０を２００μｍ未満の厚さｆまで薄化する。
これにより、第１の実施形態に係る半導体装置の製造方法では、支持基板２０へ貼り合わされたウェハ１０を裏面１３から研削して薄化する場合、高い精度で平坦化されたウェハ１０の裏面１３を得ることができ、半導体装置の歩留りを向上させることができる。
ここで、切欠部４の深さｅを種々変えて研削後のウェハ１０の裏面周縁部のクラックの有無を評価した試験結果について説明する。図３および図４は、第１の実施形態に係るウェハ１０の裏面周縁部のクラックの有無を評価した試験結果を示す説明図である。
具体的には、図３は、幅ｄを６００μｍと一定として深さｅを変えてエッジトリミングをしたウェハ１０をそれぞれ支持基板２０に貼り合わせ、ウェハ１０を裏面１３から所定の厚さｆまで薄化した後のウェハ１０の裏面周縁部のクラックの数を評価した試験結果である。試験では、長さ５０μｍおよび長さ１００μｍのクラック数を評価した。
図４は、深さｅを３００μｍと一定として幅ｄを変えてエッジトリミングをしたウェハ１０をそれぞれ支持基板２０に貼り合わせ、ウェハ１０を裏面１３から所定の厚さｆまで薄化した後のウェハ１０の裏面周縁部のクラックの数を評価した試験結果である。なお、実験で用いたウェハ１０の厚さａは７７５μｍであり、薄化後のウェハ１０の厚さｆは３３μｍである。また、ウェハ１０におけるべベル部３が形成された周縁部の幅ｂは３５０μｍであり、べベル部３の高さｃは２００μｍである。
図３に示すように、切欠部４の深さｅが１００μｍのサンプル１〜４は、長さ５０μｍのクラック数が１桁であったが、長さが１００μｍのクラック数が略２桁に達しており、薄化後のウェハ１０の裏面周縁部にクラックが多数存在していた。
一方、切欠部４の深さｅが２００μｍのサンプル１〜４、および切欠部４の深さｅが３００μｍのサンプル１〜４は、薄化後のウェハ１０の裏面周縁部にクラックが存在していなかった。
このことから、切欠部４の深さｅがウェハ１０の表面１２から少なくとも２００μｍ以上であれば、薄化後のウェハ１０の裏面周縁部におけるクラックの発生を抑制できることが分かる。
これは、上記したように、切欠部４の深さｅが深いと、切欠部４における貼り合せ後の接着剤７が切欠部４の底面まで届かずに切欠部４の側壁で止まる。これにより、ウェハ１０を裏面１３から研削するときに、庇部分５は接着剤７によって固着されていないので、かかる庇部分５を容易に取り除くことができるため、研削後のウェハ１０の裏面周縁部におけるクラックの発生が抑制されたと考える。
また、図４に示すように、切欠部４の幅ｄを１００μｍから６００μｍへと大きくするにつれて、薄化後のウェハ１０の裏面周縁部はクラックが少なくなることが分かる。つまり、切欠部４の幅ｄをウェハ１０におけるべベル部３が形成された周縁部の幅ｂと同じ６００μｍにすることで、薄化後のウェハ１０の裏面周縁部におけるクラックの発生を抑制できることが分かる。
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について説明する。かかる実施形態では、ウェハの周縁部を除去してウェハの表面側周縁に切欠部を形成する代わりに、ウェハの周縁部にウェハの表面側から所望の深さまで達し、ウェハの外周に沿って連続するダイシング加工を施している。
図５は、第２の実施形態に係る半導体装置の製造工程の断面視による説明図である。なお、図５に示す構成要素のうち、図２に示す構成要素と同じ構成要素については、図２に示す符号と同一の符号を付すことにより、ここではその説明を省略する。第２の実施形態に係る半導体装置の製造方法では、まず、ウェハ１０（図５（ａ）参照）と支持基板２０とを用意する。
次に、図５（ｂ）に示すように、ウェハ１０の周縁部に、ダイシングブレードによりウェハ１０の外周に沿ってウェハ１０の表面１２からウェハ１０の厚さａの４分の１以上の深さｅ、例えば、２００〜５００μｍの深さまで達する溝部８を形成する。
かかる溝部８は、べベル部３におけるウェハ１０の内面側の傾斜位置から水平方向へ、例えば、２００〜６００μ未満の位置に至るまでの横幅ｇを有する。なお、溝部８は、溝幅ｇを、例えば、１０００μｍの最大幅とした場合、べベル部３および半導体素子１１側のウェハ１０の表面１２に亘って形成される。この場合、ウェハ１０の表面１２には、溝部８と半導体素子１１とが互いにオーバーラップしない領域が確保される。
続いて、図５（ｃ）に示すように、表裏を反転させたウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせる。接着剤７は、上記した接着剤７をスピン塗布法などによりウェハ１０の表面１２に塗布することで形成される。
その後、グラインダ６によってウェハ１０を裏面１３から研削してウェハ１０を２００μｍ未満の厚さ、具体的には、例えば、３３μｍの厚さまで薄化する。
ここで、ウェハ１０の裏面周縁部における溝部８によって分離されていない部分８０は、ウェハの厚さ方向でウェハの表面１２よりも遠い位置で研削によって取り除かれる。このため、かかる部分８０が破断してウェハ１０の研削面に巻き込まれた場合でも、ウェハ１０を所望の厚さに薄化する間にウェハ１０の研削面が平坦化する。
すなわち、本実施形態では、かかる部分８０をウェハの表面１２よりも遠い位置で取り除くことで、ウェハ１０の裏面１３の研削が終盤に近づくにつれて研削面に巻き込まれたかかる部分８０のウェハ片の混入による影響が解消され、ウェハ１０の研削面が徐々に平坦化する。
なお、ウェハ１０の周縁部における溝部８によって分離されている部分８１は、接着剤７によって固着されているため、研削のときにウェハ１０の主面側の研削面に巻き込まれるおそれがない。
そして、図５（ｄ）に示すように、研削によってウェハ１０を所望の厚さｆ、この例では３３μｍの厚さまで薄化したときには、高い精度で平坦化されたウェハ１０の裏面１３が得られる。
その後、ＣＭＰによって、ウェハ１０の裏面１３を滑らかに仕上げる。そして、支持基板２０からウェハ１０を剥離して、かかるウェハ１０を個片化する工程など後工程の処理が実施される。
上述したように、第２の実施形態に係る半導体装置の製造方法は、ダイシング加工を施す工程と、貼合工程と、薄化工程という３つの工程を含む。ダイシング加工を施す工程では、表面１２に半導体素子１１が設けられたウェハ１０の周縁部に、ダイシングブレードを用いてウェハ１０の外周に沿ってウェハ１０の表面１２から少なくとも２００μｍ以上の深さｅまで達する溝部８を形成する。
貼合工程では、ウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせる。薄化工程では、ウェハ１０を裏面１３から研削してウェハ１０を２００μｍ未満の厚さｆまで薄化する。
これにより、第２の実施形態に係る半導体装置の製造方法では、支持基板２０へ貼り合わされたウェハ１０を裏面１３から研削して薄化する場合、高い精度で平坦化されたウェハ１０の裏面１３を得ることができ、半導体装置の歩留りを向上させることができる。
なお、上述した第２の実施形態に係る半導体装置の製造方法は、ウェハ１０の周縁部に、ダイシングブレードを用いてダイシング加工を施しているが、レーザーを用いてダイシング加工を施してもよい。すなわち、レーザーを照射することでウェハ１０にレーザーによって加工が施されない部位に比べて機械的強度が低い部位を形成するステルスダイシングであってもよい。
具体的には、ウェハ１０の周縁部に、レーザーによりウェハ１０の外周に沿ってウェハ１０の表面１２からウェハ１０の厚さａの４分の１以上の深さｅ、例えば、２００〜５００μｍの深さまで達する機械的強度が低い部位を形成する。
図６に示す例は、レーザーを用いてウェハ１０の外周に沿ってウェハ１０の表面１２から少なくとも２００μｍ以上の深さｅまで達する機械的強度が低い部位９を形成する例である。図６は、第２の実施形態に係る半導体装置の他の製造工程を示す断面模式図である。なお、図６（ａ）〜図６（ｄ）に示す工程と図５（ａ）〜図５（ｄ）に示す工程とは、ウェハ１０の表面側周縁部にレーザーを用いてウェハ１０の外周に沿って機械的強度が低い部位９を形成する他は同じ内容の工程を示している。
図６（ｂ）に示すように、レーザーは、ウェハ１０の表面側周縁部に形成されたべベル部３における半導体素子１１側の端部に照射される。これにより、ウェハ１０の外周に沿ってウェハ１０の表面１２から少なくとも２００μｍ以上の深さｅまで達する機械的強度が低い部位９が形成される。
そして、図６（ｃ）および図６（ｄ）に示す工程を経て、研削によってウェハ１０を所望の厚さｆまで薄化することで、高い精度で平坦化されたウェハ１０の裏面１３が得られる。
このような形態であっても、支持基板２０へ貼り合わされたウェハ１０を裏面１３から研削して薄化する場合、高い精度で平坦化されたウェハ１０の裏面１３を得ることができ、半導体装置の歩留りを向上させることができる。
また、かかる形態は、レーザーを用いてウェハ１０の周縁部にダイシング加工を施しているため、ウェハ１０のダイシング加工面をきれいに仕上げることができる。
（第３の実施形態）
次に、第３の実施形態に係る半導体装置の製造方法について説明する。かかる実施形態では、ウェハの周縁部を除去してウェハの表面側周縁に切欠部を形成した後、ウェハの周縁部にウェハの表面側から所望の深さまで達し、ウェハの外周に沿って連続するダシング加工を施している。
図７は、第３の実施形態に係る半導体装置の製造工程の断面視による説明図である。なお、図７に示す構成要素のうち、図５に示す構成要素と同じ構成要素については、図５に示す符号と同一の符号を付すことにより、ここではその説明を省略する。第３の実施形態に係る半導体装置の製造方法では、まず、ウェハ１０（図５（ａ）参照）と支持基板２０とを用意する。
次に、図７（ａ）に示すように、エッチングによってウェハ１０の周縁部にウェハ１０の表面１２からウェハ１０の厚さａの５分の１以下の深さｈ、例えば、５０〜１５０μｍの深さまで達し、ウェハ１０の周縁に沿って連続した環状の浅い切欠部４ａを形成する。かかる切欠部４ａの幅は、この実施形態ではべベル部３が形成された周縁部の幅ｂと略同じ幅である。つまり、切欠部４ａは、ウェハ１０の周縁部におけるべベル部３をエッチングによって取り除くことで形成される。
続いて、図７（ｂ）に示すように、ウェハ１０の切欠部４ａが形成された周縁部を、ダイシングブレードによりウェハ１０の外周に沿ってウェハ１０の表面１２からウェハの厚さａの４分の１以上の深さｅ、例えば、２００〜５００μｍの深さまで達する溝部８ａを形成する。かかる溝部８ａは、ウェハ１０の周縁部における切欠部４ａの内周面側から外方へ向かって形成される。
続いて、図７（ｃ）に示すように、表裏を反転させたウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせる。接着剤７は、上記した接着剤７をスピン塗布法などによりウェハ１０の表面１２に塗布することで形成される。その後、グラインダ６によってウェハ１０を裏面１３から研削してウェハ１０を２００μｍ未満の厚さ、具体的には、例えば、３３μｍの厚さまで薄化する。
そして、図７（ｄ）に示すように、研削によってウェハ１０を所望の厚さｆ、この例では３３μｍの厚さまで薄化することで、高い精度で平坦化されたウェハ１０の裏面１３が得られる。
その後、ＣＭＰによって、ウェハ１０の裏面１３を滑らかに仕上げる。そして、支持基板２０からウェハ１０を剥離して、かかるウェハ１０を個片化する工程など後工程の処理が実施される。
上述したように、第３の実施形態に係る半導体装置の製造方法は、形成工程と、ダイシング加工を施す工程と、貼合工程と、薄化工程という４つの工程を含む。形成工程では、表面１２に半導体素子１１が設けられたウェハ１０の周縁部をウェハ１０の表面１２からウェハ１０の厚さａの５分の１以下の深さｈまで除去して、ウェハ１０の表面側周縁に浅い切欠部４ａを形成する。
ダイシング加工を施す工程では、ウェハ１０の周縁部に、ダイシングブレードを用いてウェハ１０の外周に沿ってウェハ１０の表面１２から少なくとも２００μｍ以上の深さｅまで達する溝部８ａを形成する。
貼合工程では、ウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせる。薄化工程では、ウェハ１０を裏面１３から研削してウェハ１０を２００μｍ未満の厚さｆまで薄化する。
これにより、第３の実施形態に係る半導体装置の製造方法では、支持基板２０へ貼り合わされたウェハ１０を裏面１３から研削して薄化する場合、高い精度で平坦化されたウェハ１０の裏面１３を得ることができ、半導体装置の歩留りを向上させることができる。
また、かかる形態は、ウェハ１０の周縁部を除去してウェハ１０の周縁に沿って連続する環状の浅い切欠部４ａを形成した後、ダイシングブレードを用いてウェハ１０の外周に沿って切欠部４ａの底面から所望の深さまで達する溝部８ａを形成している。
したがって、図７（ｄ）に示すように、研削終了時には、ウェハ１０の周縁部における切欠部４ａが形成された部分のウェハ片が除去されているため、裏面研削を終えたウェハ１０を支持基板２０から容易に剥離することができる。
なお、かかる形態は、ウェハ１０の周縁部に、ダイシングブレードを用いてダイシング加工を施しているが、レーザーを用いてダイシング加工を施してもよい。具体的には、ウェハ１０の切欠部４ａが形成された周縁部に、レーザーによりウェハ１０の外周に沿ってウェハ１０の表面１２から少なくとも２００μｍ以上の深さｅまで達する機械的強度が低い部位を形成する。
このような形態であっても、支持基板２０へ貼り合わされたウェハ１０を裏面１３から研削して薄化する場合、高い精度で平坦化されたウェハ１０の裏面１３を得ることができ、半導体装置の歩留りを向上させることができる。
（第４の実施形態）
次に、第４の実施形態に係る半導体装置の製造方法について説明する。かかる実施形態では、ウェハを裏面から所望の厚さまで研削した後、ウェハの周縁部にレーザーによりウェハの外周に沿ってウェハの裏面から所望の深さまで達する機械的強度が低い部位を形成する。
図８は、第４の実施形態に係る半導体装置の製造工程の断面視による説明図である。なお、図８に示す構成要素のうち、図５および図７に示す構成要素と同じ構成要素については、図５および図７に示す符号と同一の符号を付すことにより、ここではその説明を省略する。第４の実施形態に係る半導体装置の製造方法では、まず、ウェハ１０（図５（ａ）参照）と支持基板２０とを用意する。
次に、エッチングによってウェハ１０の周縁部にウェハ１０の表面１２からウェハ１０の厚さａの５分の１以下の深さｈ、例えば、５０〜１５０μｍの深さまで達し、ウェハ１０の周縁に沿って連続した環状の浅い切欠部４ａを形成する（図７（ａ）参照）。
続いて、図８（ａ）に示すように、表裏を反転させたウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせる。接着剤７は、上記した接着剤７をスピン塗布法などによりウェハ１０の表面に塗布することで形成される。その後、グラインダ６によってウェハ１０を裏面１３から研削して、ウェハ１０の表面１２からウェハ１０の厚さａの２分の１以上の厚さｉ、例えば、４００μｍの厚さまで薄化する。
そして、図８（ｂ）に示すように、ウェハ１０の周縁部にレーザーによりウェハ１０の外周に沿ってウェハ１０の裏面１３から切欠部４ａが形成された表面１２まで機械的強度が低い部位９ａを形成する。具体的には、ウェハ１０の周縁部における切欠部４ａの内周面の直上にレーザーを照射することでウェハ１０にレーザーによって加工が施されない部位に比べて機械的強度が低い部位９ａを形成する。
次に、図８（ｃ）に示すように、再び、グラインダ６によってウェハ１０を裏面１３から研削して、ウェハ１０を２００μｍ未満の厚さ、具体的には、例えば、３３μｍの厚さまで薄化する。
そして、図８（ｄ）に示すように、研削によってウェハ１０を所望の厚さｆ、この例では３３μｍの厚さまで薄化することで、高い精度で平坦化されたウェハ１０の裏面１３が得られる。
その後、ＣＭＰによって、ウェハ１０の裏面１３を滑らかに仕上げる。そして、支持基板２０からウェハ１０を剥離して、かかるウェハ１０を個片化する工程など後工程の処理が実施される。
上述したように、第４の実施形態に係る半導体装置は、形成工程と、貼合工程と、第１薄化工程と、ダイシング加工を施す工程と、第２薄化工程という５つの工程を含む。形成工程では、表面１２に半導体素子１１が設けられたウェハ１０の周縁部をウェハ１０の表面１２からウェハ１０の厚さａの５分の１以下の深さｈまで除去して、ウェハ１０の表面側周縁に浅い切欠部４ａを形成する。
貼合工程では、ウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせる。第１薄化工程では、ウェハ１０を裏面１３から研削して、ウェハ１０の表面１２からウェハ１０の厚さａの２分の１以上の厚さｉまで薄化する。
ダイシング加工を施す工程では、ウェハ１０の周縁部にレーザーによりウェハ１０の外周に沿ってウェハ１０の裏面１３から切欠部４ａが形成された表面１２まで達する機械的強度が低い部位９ａを形成する。第２薄化工程では、ウェハ１０を裏面１３から研削してウェハ１０を２００μｍ未満の厚さｆまで薄化する。
これにより、第４の実施形態に係る半導体装置の製造方法では、支持基板２０へ貼り合わされたウェハ１０を裏面１３から研削して薄化する場合、高い精度で平坦化されたウェハ１０の裏面１３を得ることができ、半導体装置の歩留りを向上させることができる。
また、かかる形態は、ウェハ１０の周縁部を除去してウェハ１０の周縁に沿って連続する環状の浅い切欠部４ａを形成した後、レーザーを用いてウェハ１０の外周に沿ってウェハ１０の裏面１３から切欠部４ａの底面まで達する機械的強度が低い部位９ａを形成している。
したがって、図８（ｄ）に示すように、研削終了時には、ウェハ１０の周縁部における切欠部４ａが形成された部分のウェハ片が除去されているため、裏面研削を終えたウェハ１０を支持基板２０から容易に剥離することができる。
また、かかる形態は、ウェハ１０の裏面１３を所望の厚さｉまで研削した後、レーザーを用いてウェハ１０の周縁部にダイシング加工を施している。そのため、ウェハ１０に対するレーザーの照射時間を短く抑えることができ、ウェハ１０のレーザーによる熱の影響を抑えることができる。
また、かかる形態は、レーザーを用いてウェハ１０の周縁部にダイシング加工を施しているため、ウェハ１０のダイシング加工面をきれいに仕上げることができる。
また、第１から第４の実施形態に係る半導体装置の製造方法では、ウェハ１０の表面１２を接着剤７を介して支持基板２０に貼り合わせているが、この形態に限られない。他の形態としては、接着剤７を用いずに、ウェハ１０の表面１２を支持基板２０に直接接合してもよい。
かかる形態であっても、支持基板２０へ貼り合わされたウェハ１０を裏面１３から研削して薄化する場合、高い精度で平坦化されたウェハ１０の裏面１３を得ることができ、半導体装置の歩留りを向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ウェハ、 １１ 半導体素子、 １２ 表面、 １３ 裏面、 ２０ 支持基板、 ３ べベル部、 ４，４ａ 切欠部、 ５ 庇部分、 ６ グラインダ、 ７ 接着剤、 ８，８ａ 溝部 ９，９ａ 機械的強度が低い部位

Claims (5)

  1. 表面に半導体素子が設けられたウェハの周縁部であってベベルが形成された周縁部を、前記ベベルの幅と同じ幅で、且つ、前記ウェハの表面側から前記ウェハの厚さの５分の１以下の深さまで除去して、前記ウェハの表面側周縁に切欠部を形成する工程と、
    前記切欠部の端部に、前記ウェハの表面側から少なくとも２００μｍ以上の深さであって前記ウェハの厚さの４分の１以上の深さまで達し、前記切欠部の内周面側から外方へ向かって前記ウェハの外周に沿って連続する溝部を形成する工程と、
    前記ウェハの表面を支持基板に貼り合わせる工程と、
    前記ウェハを裏面側から研削して前記ウェハを２００μｍ未満の厚さまで薄化する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記ベベルは、前記ウェハの周縁部において前記ウェハの表裏に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ウェハの表面を前記支持基板に貼り合わせる工程は、スピン塗布法によって塗布された接着剤を介して行われることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記薄化する工程により、前記溝部の外側に位置する前記ウェハの周縁部を除去することを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記薄化する工程により薄化されたウェハを前記支持基板から剥離し、前記薄化されたウェハを個片化する工程を含むことを特徴とする請求項１から４のいずれか一項に記載の半導体装置の製造方法。
JP2015180152A 2015-09-11 2015-09-11 半導体装置の製造方法 Expired - Fee Related JP6410152B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015180152A JP6410152B2 (ja) 2015-09-11 2015-09-11 半導体装置の製造方法
TW105106191A TWI663024B (zh) 2015-09-11 2016-03-01 半導體裝置之製造方法
CN201610239950.9A CN106531625B (zh) 2015-09-11 2016-04-18 半导体装置的制造方法
US15/233,920 US20170076969A1 (en) 2015-09-11 2016-08-10 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015180152A JP6410152B2 (ja) 2015-09-11 2015-09-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017055089A JP2017055089A (ja) 2017-03-16
JP6410152B2 true JP6410152B2 (ja) 2018-10-24

Family

ID=58237058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015180152A Expired - Fee Related JP6410152B2 (ja) 2015-09-11 2015-09-11 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20170076969A1 (ja)
JP (1) JP6410152B2 (ja)
CN (1) CN106531625B (ja)
TW (1) TWI663024B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109693B4 (de) 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
JP6893691B2 (ja) * 2017-09-29 2021-06-23 三星ダイヤモンド工業株式会社 複層脆性材料基板の作製方法および作製システム
CN108436604B (zh) * 2018-04-23 2020-12-08 苏试宜特(上海)检测技术有限公司 应用于低介电材质覆晶芯片的防脱层研磨方法
CN117912995A (zh) * 2018-04-27 2024-04-19 东京毅力科创株式会社 基板处理系统和基板处理方法
CN117542753A (zh) * 2018-04-27 2024-02-09 东京毅力科创株式会社 基板处理系统和基板处理方法
JP7237464B2 (ja) * 2018-05-24 2023-03-13 キオクシア株式会社 半導体装置の製造方法
JP7132042B2 (ja) * 2018-09-10 2022-09-06 株式会社ディスコ 加工装置
JP2020057709A (ja) * 2018-10-03 2020-04-09 株式会社ディスコ ウェーハの加工方法
JP7161923B2 (ja) * 2018-11-21 2022-10-27 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7460322B2 (ja) * 2018-11-27 2024-04-02 株式会社ディスコ ウェーハの加工方法
JP7412161B2 (ja) * 2019-12-23 2024-01-12 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US11482506B2 (en) 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
JP2022046207A (ja) 2020-09-10 2022-03-23 キオクシア株式会社 半導体装置の製造方法、及び半導体装置
KR20230012637A (ko) 2020-11-19 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 웨이퍼 프로세싱 방법
JP7558044B2 (ja) 2020-11-30 2024-09-30 株式会社ディスコ ウェーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798590B2 (ja) * 1999-11-04 2006-07-19 ローム株式会社 半導体装置の製造方法および研削装置
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP5134928B2 (ja) * 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
JP2009283802A (ja) * 2008-05-26 2009-12-03 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置の製造方法
JP5643036B2 (ja) * 2010-09-14 2014-12-17 株式会社ディスコ 光デバイスウエーハの加工方法
JP5665511B2 (ja) * 2010-12-10 2015-02-04 株式会社東芝 半導体装置の製造方法、製造プログラム、および製造装置
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
KR102072140B1 (ko) * 2013-06-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6197422B2 (ja) * 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ

Also Published As

Publication number Publication date
CN106531625A (zh) 2017-03-22
TWI663024B (zh) 2019-06-21
CN106531625B (zh) 2019-07-12
TW201710020A (zh) 2017-03-16
JP2017055089A (ja) 2017-03-16
US20170076969A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6410152B2 (ja) 半導体装置の製造方法
JP6327532B2 (ja) ウェハ分割方法
JP6180223B2 (ja) ウェーハの製造方法
TWI625810B (zh) Wafer processing method
CN103715082B (zh) 晶片的加工方法
JP6341709B2 (ja) ウェーハの加工方法
JP2013008915A (ja) 基板加工方法及び基板加工装置
JP6308632B2 (ja) ウェハを分割する方法
TW201601209A (zh) 晶圓的加工方法
JP6121225B2 (ja) ウエーハの加工方法
CN104064506B (zh) 半导体装置的制造方法
CN108122735A (zh) 晶片的加工方法
US20130220090A1 (en) Wafer edge trim blade with slots
JP6598702B2 (ja) ウェーハの加工方法
JP2016127098A (ja) ウェーハの加工方法
JP2009283802A (ja) 半導体装置の製造方法
CN105742212B (zh) 将晶片分成裸片的方法
JP6257979B2 (ja) ウェーハの分割方法
JP2022018162A (ja) レーザースライシング剥離装置及びそれを用いたスライシング剥離方法
JP2013102080A (ja) ウエーハの支持基板およびウエーハの加工方法
JP2008034875A (ja) 半導体装置及びその製造方法
JP5181209B2 (ja) 半導体ウエハのダイシング方法
US20240079243A1 (en) Processing method of wafer
JP2018014458A (ja) 円形基板の製造方法
TW202224010A (zh) 晶圓的加工方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180814

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180913

R150 Certificate of patent or registration of utility model

Ref document number: 6410152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees