Nothing Special   »   [go: up one dir, main page]

JP6488940B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6488940B2
JP6488940B2 JP2015156632A JP2015156632A JP6488940B2 JP 6488940 B2 JP6488940 B2 JP 6488940B2 JP 2015156632 A JP2015156632 A JP 2015156632A JP 2015156632 A JP2015156632 A JP 2015156632A JP 6488940 B2 JP6488940 B2 JP 6488940B2
Authority
JP
Japan
Prior art keywords
terminal
surface portion
semiconductor device
circuit board
plate member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015156632A
Other languages
English (en)
Other versions
JP2017037892A (ja
Inventor
伸 征矢野
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015156632A priority Critical patent/JP6488940B2/ja
Priority to CN201610505374.8A priority patent/CN106449613B/zh
Priority to US15/200,890 priority patent/US10028400B2/en
Publication of JP2017037892A publication Critical patent/JP2017037892A/ja
Application granted granted Critical
Publication of JP6488940B2 publication Critical patent/JP6488940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/026—Multiple connections subassemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0004—Casings, cabinets or drawers for electric apparatus comprising several parts forming a closed casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0069—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having connector relating features for connecting the connector pins with the PCB or for mounting the connector body with the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
パワー半導体モジュール（半導体装置）では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体チップを含み、電力変換装置として広く用いられている。
このような半導体装置では、絶縁基板と、当該絶縁基板上に形成された銅箔により構成される回路パターンとを有する積層基板において、銅箔上に上記半導体チップが配置されて、当該積層基板がケース内に収納される。さらに、ケース内の積層基板及び半導体チップに対して配線されて、半導体チップの電極間と、半導体チップの電極及び外部電極端子と、がワイヤにより電気的にそれぞれ接続されて、ケース内のこれらの構成が樹脂により封止される（例えば、特許文献１参照）。
特開２０００−３２３６４６号公報
ところで、半導体装置は、半導体チップに電気的に接続する配線に応じて、当該配線に導通させることにより発生する磁場等が製品特性に影響し、誤作動が発生してしまうおそれがある。これにより、半導体装置は、信頼性が低下する場合があった。
本発明の一観点によれば、絶縁基板と、絶縁基板のおもて面に配置された第１回路板と、第１回路板に並列しておもて面に配置された第２回路板とを有する積層基板と、第１回路板に配置された第１半導体チップと、第２回路板に配置された第２半導体チップと、第１半導体チップの主電極と電気的に接続する第１端子部と、第１板部材とを有する第１ジャンパー端子と、第２半導体チップの主電極と電気的に接続する第２端子部と、第２板部材とを有する第２ジャンパー端子と、第１回路板のおもて面に載置され、第１回路板に対する第１半導体チップの位置を規定する第１位置決め部と、第２回路板のおもて面に載置され、第２回路板に対する第２半導体チップの位置を規定する第２位置決め部と、第１回路板と第２回路板の間で、第１板部材と第２板部材とに挟持されるプレート部と、を備える樹脂プレートと、を有する半導体装置が提供される。
開示の技術によれば、半導体装置の誤作動を抑止し、半導体装置の信頼性を向上できる。
実施の形態の半導体装置の斜視図である。 実施の形態の半導体装置の製造方法を示すフローチャートである。 実施の形態の半導体装置の絶縁基板に部品搭載した斜視図である。 実施の形態の半導体装置のジャンパー端子の斜視図である。 実施の形態の半導体装置の樹脂プレートが搭載された積層基板の平面図である。 実施の形態の半導体装置の樹脂プレートを示す図である。 実施の形態の半導体装置の樹脂プレートが搭載された積層基板の組立工程を示す図（その１）である。 実施の形態の半導体装置の樹脂プレートが搭載された積層基板の組立工程を示す図（その２）である。 実施の形態の半導体装置の樹脂プレートが搭載された積層基板の組立工程を示す図（その３）である。 実施の形態の半導体装置の端子ブロックの斜視図である。 実施の形態の半導体装置のプリント基板及び端子ブロックの斜視図（その１）である。 実施の形態の半導体装置のプリント基板及び端子ブロックの斜視図（その２）である。 実施の形態の半導体装置のケースの平面図である。 実施の形態の半導体装置のケースの裏面図である。 実施の形態の半導体装置の配線端子の斜視図である。 実施の形態の半導体装置の配線端子及び積層基板の断面図である。 実施の形態の半導体装置の要部拡大図である。 実施の形態の半導体装置の樹脂ブロックの斜視図である。 実施の形態の半導体装置内に構成された回路構成を示す回路図である。
以下、図面を参照して実施の形態について説明する。
［実施の形態］
まず、実施の形態の半導体装置について、図１を用いて説明する。
図１は、実施の形態の半導体装置の斜視図である。
半導体装置１００は、ケース１１０と、ケース１１０の収納部１１２ａ，１１２ｂ，１１２ｃにそれぞれ収納された積層基板１４０とを含む。
半導体装置１００は、Ｐ端子（第２外部端子）１１３ａ，１１３ｂ，１１３ｃに正極が、Ｎ端子（第１外部端子）１１４ａ，１１４ｂ，１１４ｃに負極がそれぞれ接続されて、各制御端子１２１，１３１に制御信号が印加されて、Ｕ端子（第３外部端子）１１５ａ、Ｖ端子（第３外部端子）１１５ｂ、Ｗ端子（第３外部端子）１１５ｃから制御信号に応じた出力が得られるものである。
なお、このような半導体装置１００を構成するケース１１０と、ケース１１０に収納される積層基板１４０との詳細については後述する。
ここで、半導体装置１００の製造方法について、図２を用いて説明する。
図２は、実施の形態の半導体装置の製造方法を示すフローチャートである。
［ステップＳ１１］プリント基板１１９ａ，１１９ｂ及び端子ブロック１２０，１３０を用意する（ステップＳ１１ａ）。また、積層基板１４０を用意する（ステップＳ１１ｂ）。ステップＳ１１ａにおいて、端子ブロック１２０，１３０の制御端子１２１，１３１は、それぞれプリント基板１１９ａ，１１９ｂに圧入され、プリント基板１１９ａ，１１９ｂを端子ブロック１２０，１３０の下面側に保持する。
ここで、積層基板１４０について、図３を用いて説明する。
図３は、実施の形態の半導体装置の絶縁基板に部品搭載した斜視図である。
積層基板１４０は、絶縁基板１４１の下面に銅等により構成された放熱板（図示を省略）と、絶縁基板１４１の上面に銅箔等により構成された回路板１４２ａ，１４２ｂとがそれぞれ配置されている。
回路板（第１回路板）１４２ａ上には、例えば、銅により構成された導電端子１４３ａが図中下側に配置され、半導体チップ（第１半導体チップ）１４４ａ，１４４ｂ，１４４ｃ（のコレクタ電極側）がはんだを介して一列に配置されている。さらに、一列に配置された半導体チップ１４４ａ，１４４ｂ，１４４ｃの各エミッタ電極にジャンパー端子（第１ジャンパー端子）１４５ａがはんだを介して配置されて、半導体チップ１４４ａ，１４４ｂ，１４４ｃの各エミッタ電極が電気的に接続されている。
回路板（第２回路板）１４２ｂ上には、例えば、銅により構成された導電端子１４３ｂが図中上側、すなわち導電端子１４３ａの反対側に配置され、半導体チップ（第２半導体チップ）１４６ａ，１４６ｂ，１４６ｃ（のコレクタ電極側）がはんだを介して一列に配置されている。さらに、一列に配置された半導体チップ１４６ａ，１４６ｂ，１４６ｃの各エミッタ電極にジャンパー端子（第２ジャンパー端子）１４５ｂがはんだを介して配置されて、半導体チップ１４６ａ，１４６ｂ，１４６ｃの各エミッタ電極が電気的に接続されている。
図示した例では、半導体チップ１４４ａ，１４４ｂ，１４４ｃが電気的に並列接続され、また、半導体チップ１４６ａ，１４６ｂ，１４６ｃが電気的に並列接続されている。半導体チップの数は、半導体装置の容量に応じて増減し得る。
ここでジャンパー端子１４５ａ，１４５ｂについて図３，４を用いて説明する。図４は、実施の形態の半導体装置のジャンパー端子の斜視図である。
ジャンパー端子１４５ａ（１４５ｂ）は、端子部１４５ａｂ（１４５ｂｂ）と、平板部（板部材）１４５ａａ（１４５ｂａ）と、平板部１４５ａａ（１４５ｂａ）と端子部１４５ａｂ（１４５ｂｂ）とを接続する段差部１４５ａｃ（１４５ｂｃ）とを有する。
端子部１４５ａｂ（１４５ｂｂ）は、接続する半導体チップの個数に応じて用意され、各半導体チップとはんだ等の接合材を介して接合し、各半導体チップと電気的、機械的に接続する。端子部１４５ａｂ（１４５ｂｂ）は、図中上面から下面側（接続面）まで貫通する貫通孔１４５ａｄ（１４５ｂｄ）を有する。半導体装置１００は、端子部１４５ａｂ（１４５ｂｂ）に貫通孔１４５ａｄ（１４５ｂｄ）を設けることで、樹脂で封止する際に、貫通孔１４５ａｄ（１４５ｂｄ）に樹脂を入り込ませて樹脂の密着性を高め、樹脂を剥離し難くすることができる。
平板部１４５ａａ（１４５ｂａ）は、各半導体チップと電気的に接続した各端子部１４５ａｂ（１４５ｂｂ）と、段差部１４５ａｃ（１４５ｂｃ）を介して接続する。平板部１４５ａａ（１４５ｂａ）の厚さは、例えば、１ｍｍ〜１．５ｍｍである。図示した例では、平板部１４５ａａ（１４５ｂａ）の主面と端子部１４５ａｂ（１４５ｂｂ）の主面は略直交し、段差部１４５ａｃ（１４５ｂｃ）はこれら２つの主面と略平行な面を有しており、ジャンパー端子１４５ａ（１４５ｂ）の一断面はジグザグ形状になっている。
段差部１４５ａｃ（１４５ｂｃ）は、後述する配線端子１１６（１１７）を下側から支える。
図３に示すようにジャンパー端子１４５ａの平板部１４５ａａと、ジャンパー端子１４５ｂの平板部１４５ｂａとは、平行に向き合って配置される。また、図３に示すようにジャンパー端子１４５ａは、平面視で、ジャンパー端子１４５ｂよりも図中上側まで突出している。また、図３に示すようにジャンパー端子１４５ｂは、平面視で、ジャンパー端子１４５ａよりも図中下側まで突出している。平板部１４５ａａと平板部１４５ｂａは、樹脂プレート１４７を挟んでずれて配置されている。平板部１４５ａａの一端部は平板部１４５ｂａの一端部よりも積層基板１４０の一端部寄りに配置されている、平板部１４５ｂａの他端部は、平板部１４５ａａの他端部よりも積層基板１４０の一端部反対側の他端部寄りに配置されている。
ジャンパー端子１４５ａとジャンパー端子１４５ｂとの間には、樹脂プレート１４７が配置され、ジャンパー端子１４５ａとジャンパー端子１４５ｂは、当該樹脂プレート１４７に支持されている。
ここで樹脂プレート１４７について図３，５，６を用いて説明する。図５は、実施の形態の半導体装置の樹脂プレートが搭載された積層基板の平面図であり、図３からジャンパー端子１４５ａ，１４５ｂを除外した平面図である。図６は、実施の形態の半導体装置の樹脂プレートを示す図である。図６（ａ）は、図３の一点鎖線Ｙ−Ｙにおける樹脂プレート１４７及び平板部１４５ａａ，１４５ｂａの断面図の模式図である。図６（ｂ）は、平板部１４５ａａ，１４５ｂａを除外した図６（ａ）の斜視図である。
樹脂プレート１４７は、プレート部１４７ａと、位置決め部１４７ｂとを有する。図３に示すようにプレート部１４７ａは、平板部１４５ａａと、平板部１４５ｂａとの間（回路板１４２ｂと回路板１４２ａとの間）に配置される。また、図３に示すようにプレート部１４７ａは、平面視で、平板部１４５ｂａより図中上側まで突出（例えば、１ｍｍ以上）し、平板部１４５ａａよりも図中下側まで突出（例えば、１ｍｍ以上）する。また、図６（ａ）に示すようにプレート部１４７ａは、断面視で、平板部１４５ａａ，１４５ｂａより図中上下側で突出（例えば、１ｍｍ以上）する。平板部１４５ａａ、プレート部１４７ａ及び平板部１４５ｂａのそれぞれの一端部が順にずれて配置され、プレート部１４７ａの一端部の隣接する２つの側面が平板部１４５ａａ，１４５ｂａ間に露出している。平板部１４５ａａ、プレート部１４７ａ及び平板部１４５ｂａの一端部反対側のそれぞれの他端部も、同様に順にずれて配置されている。
つまり、平板部１４５ａａと平板部１４５ｂａとが平行に向かい合っている部分（重なり合っている領域）には、プレート部１４７ａが存在する。
このようなプレート部１４７ａを平板部１４５ａａと平板部１４５ｂａとの間に配置することによって、半導体装置１００は、ジャンパー端子１４５ａとジャンパー端子１４５ｂとの沿面距離、及び空間距離を確保できる。すなわち、半導体装置１００は、ジャンパー端子１４５ａとジャンパー端子１４５ｂとの絶縁性を確保できる。
位置決め部１４７ｂは、プレート部１４７ａの対向する面、つまり回路板１４２ａ側及び回路板１４２ｂ側にそれぞれ設けられており、回路板１４２ａ，１４２ｂと密着している。図５に示すように位置決め部１４７ｂは、平面視で、凸形状あるいはＴ字形状（段差形状）であり、半導体チップ１４４ａ，１４４ｂの間と、半導体チップ１４４ｂ，１４４ｃの間と、半導体チップ１４６ａ，１４６ｂの間と、半導体チップ１４６ｂ，１４６ｃの間とに位置する。位置決め部１４７ｂは、四角形の各半導体チップの角部に対応する部分に、凸形状の段差部分が位置するように配置され、各半導体チップの位置（２辺の位置）を、段差部分の２辺で規定（固定）している。位置決め部１４７ｂは、回路板１４２ａ側と、回路板１４２ｂ側とでずれた位置に設けられており、これにより、樹脂プレート１４７を倒れづらくしている。
また、図６（ａ），（ｂ）に示すように位置決め部１４７ｂは、ジャンパー端子１４５ａ，１４５ｂが挿入されるスリット（挿入部）１４７ｃを有している。ジャンパー端子１４５ａの段差部１４５ａｃが設けられていない部分の平板部１４５ａａが、スリット１４７ｃに挿入されている。また、ジャンパー端子１４５ｂの段差部１４５ｂｃが設けられていない部分の平板部１４５ｂａが、スリット１４７ｃに挿入されている。
このように、スリット１４７ｃにジャンパー端子１４５ａ，１４５ｂを挿入することで、組み立ての際、樹脂プレート１４７は、ジャンパー端子１４５ａ，１４５ｂが倒れないよう、ジャンパー端子１４５ａ，１４５ｂを支持できる。
また、スリット１４７ｃは、挿入された平板部１４５ａａ（１４５ｂａ）が上下に摺動可能な大きさである。
後述するようにジャンパー端子１４５ａは、平板部１４５ａａをスリット１４７ｃに挿入した状態で積層基板１４０に配置されるが、平板部１４５ａａをスリット１４７ｃ内で摺動できるため、挿入した状態のまま、端子部１４５ａｂを適切な位置まで誘導できる。また、ジャンパー端子１４５ｂは、平板部１４５ｂａをスリット１４７ｃに挿入した状態で積層基板１４０に配置されるが、平板部１４５ｂａをスリット１４７ｃ内で摺動できるため、挿入した状態のまま、端子部１４５ｂｂを適切な位置まで誘導できる。つまり、平板部１４５ａａ（１４５ｂａ）がスリット１４７ｃ内を摺動することで、樹脂プレート１４７の位置決め部１４７ｂを回路板１４２ａ，１４２ｂに密着させた状態のまま、適切な位置まで端子部１４５ａｂ（１４５ｂｂ）を移動させることができる。
なお、位置決め部１４７ｂのスリット１４７ｃに替えて、プレート部１４７ａに、ジャンパー端子１４５ａ，１４５ｂを保持する保持機構を備えていてもよい。
なお、位置決め部１４７ｂの形状は、一例であって凸形状に限らない。位置決め部１４７ｂの形状は、半導体チップの位置を規定できる形状であればよい。また、樹脂プレート１４７は、位置決め部１４７ｂを設けずに、図５に示したプレート部１４７ａの厚さをより厚くして、回路板１４２ａ，１４２ｂまで延伸させて回路板１４２ａ，１４２ｂと密着し、プレート部１４７ａで各半導体チップの位置（一辺の位置）を規定してもよい。樹脂プレート１４７の材料として液晶プラスチック（ＬＣＰ）やポリフェニレンサルファイド（ＰＰＳ）等、はんだ付けに対応する樹脂を使用できる。
半導体チップ１４４ａ，１４４ｂ，１４４ｃ，１４６ａ，１４６ｂ，１４６ｃとしてＩＧＢＴ、ＭＯＳＦＥＴやＦＷＤ等が用いられる。図３は半導体チップ１４４ａ等としてＲＣ−ＩＧＢＴ（Reverse Conducting IGBT：逆導通IGBT）を用いた例を示している。半導体チップの基板として、シリコンのほか、炭化けい素や窒化ガリウムを用いることができる。半導体チップ１４４ａ等はそれぞれ主電極（エミッタ電極及びコレクタ電極）に加えて、ゲート端子、センス端子やチップ温度測定用端子に接続される複数の制御電極１４４ａｃ，１４４ｂｃ，１４４ｃｃ，１４６ａｃ，１４６ｂｃ，１４６ｃｃを備えている。
ここで、樹脂プレートが搭載された積層基板の組立工程について図７〜９を用いて説明する。図７〜９は、実施の形態の半導体装置の樹脂プレートが搭載された積層基板の組立工程を示す図である。
まず、図７（ａ）に示すように、絶縁基板１４１の下面に銅等により構成された放熱板（図示を省略）と、絶縁基板１４１の上面（おもて面）に銅箔等により構成された回路板１４２ａ，１４２ｂとがそれぞれ配置されている、積層基板１４０を用意する。
次に、図７（ｂ）に示すように、積層基板１４０に配置する電子部品（導電端子，半導体チップ）の位置決めに用いられる治具２００を積層基板１４０に配置する。治具２００には、半導体チップが配置される位置に積層基板１４０（回路板１４２ａ，１４２ｂ）を露出する半導体チップ収納部２０１，２０２，２０３，２０４，２０５，２０６が設けられている。また、治具２００には、導電端子が配置される位置に積層基板１４０（回路板１４２ａ，１４２ｂ）を露出する導電端子収納部２０７，２０８が設けられている。
次に図８，９に示すように、回路板１４２ａ，１４２ｂ上に半導体チップ１４４ａ〜１４４ｃ，１４６ａ〜１４６ｃ、ジャンパー端子１４５ａ，１４５ｂ、樹脂プレート１４７を配置し、樹脂プレート１４７により半導体チップ１４４ａ〜１４４ｃ，１４６ａ〜１４６ｃを位置決めしながら、回路板１４２ａ，１４２ｂ、半導体チップ１４４ａ〜１４４ｃ，１４６ａ〜１４６ｃ及びジャンパー端子１４５ａ，１４５ｂの間をはんだ付けにより接合する。
次に図８（ａ）に示すように、積層基板１４０にはんだを介して電子部品を配置する。半導体チップ収納部２０１，２０２，２０３，２０４，２０５，２０６内の回路板１４２ａ，１４２ｂ上に、はんだ材と、半導体チップ１４４ａ，１４４ｂ，１４４ｃ，１４６ａ，１４６ｂ，１４６ｃとを順に配置する。また、導電端子収納部２０７，２０８内の回路板１４２ａ，１４２ｂ上に、はんだ材と、導電端子１４３ａ，１４３ｂとを順に配置する。
次に図８（ｂ）に示すように、半導体チップ収納部２０１，２０２，２０３，２０４，２０５，２０６に配置された各半導体チップ上に、端子部１４５ａｂ，１４５ｂｂの位置決めに用いられる治具２１０を配置する。治具２１０には、端子部１４５ａｂ，１４５ｂｂが配置される位置に、各半導体チップの主電極（エミッタ電極）を露出する端子部収納部２１０ａが設けられている。
次に図９に示すように、ジャンパー端子１４５ａ，１４５ｂの平板部１４５ａａ，１４５ｂａをスリット１４７ｃに挿入した樹脂プレート１４７を積層基板１４０上に配置する。端子部１４５ａｂ，１４５ｂｂと各半導体チップの主電極の間にはんだ材を配置する。
このように組んだ部品及び治具を炉に投入し、はんだ材を加熱、溶解、冷却して各部材をはんだ付けする。このようにして、半導体チップ１４４ａ，１４４ｂ，１４４ｃ，１４６ａ，１４６ｂ，１４６ｃの裏面（コレクタ電極）が回路板１４２ａ，１４２ｂとはんだ付けにより接合され、導電端子１４３ａ，１４３ｂの裏面が回路板１４２ａ，１４２ｂとはんだ付けにより接合され、また、端子部１４５ａｂ，１４５ｂｂが各半導体チップのおもて面（エミッタ電極）とはんだ付けにより接合される、はんだ材は、鉛を含まない板はんだやペーストはんだである。
なお、上記の例では、図９の状態まで部品を組んだ状態で一度にはんだ付けを行ったが、はんだ付けを複数回に分けて行ってもよい。例えば、図８（ａ）に示すように積層基板１４０に電子部品を配置した段階で、半導体チップ１４４ａ〜１４４ｃ，１４６ａ〜１４６ｃの裏面及び導電端子１４３ａ，１４３ｂの裏面を回路板１４２ａ，１４２ｂにはんだ付けにより接合し、次に図９に示すように樹脂プレート１４７を積層基板１４０上に配置した段階で、半導体チップ１４４ａ〜１４４ｃ，１４６ａ〜１４６ｃのおもて面を端子部１４５ａｂ，１４５ｂｂにはんだ付けにより接合してもよい。
樹脂プレート１４７は、位置決め部１４７ｂが回路板１４２ａ，１４２ｂと密着し、かつ、半導体チップ１４４ａ，１４４ｂ，１４４ｃ，１４６ａ，１４６ｂ，１４６ｃの位置を内側（中央側）から規定するように、積層基板１４０上に配置される。
つまり、半導体チップ１４４ａ，１４４ｂ，１４４ｃ，１４６ａ，１４６ｂ，１４６ｃは、樹脂プレート１４７が積層基板１４０上に配置された状態において、外側からは治具２００によって、内側からは位置決め部１４７ｂによって位置を規定されている。
この状態で、スリット１４７ｃに挿入された平板部１４５ａａ，１４５ｂａをスリット１４７ｃ内で摺動させて、端子部１４５ａｂ，１４５ｂｂを治具２１０の端子部収納部２１０ａの適切な位置に移動させる。そして、端子部１４５ａｂ，１４５ｂｂの裏面と各半導体チップとをはんだ付けして、端子部１４５ａｂ，１４５ｂｂと各半導体チップとを接合する。その後、治具２００，２１０を取り除く。これにより、図３に示されるような、積層基板１４０の構造が得られる。
このように、外側からは治具２００によって、内側からは位置決め部１４７ｂによって各半導体チップの位置を規定した状態で、端子部１４５ａｂ，１４５ｂｂを接合するため、接合時の熱等により各半導体チップが適切な位置から移動するのを抑止できる。
また、治具２００では半導体チップの外側だけを位置決めをして、内側の位置決めをジャンパー端子１４５ａ，１４５ｂの絶縁性を確保するために用いる樹脂プレート１４７で行うことで、組立後に積層基板１４０から治具２００を容易に取り除くことができる。
次いで、端子ブロック１２０，１３０について図１０〜図１２を用いて説明する。
図１０は、実施の形態の半導体装置の端子ブロックの斜視図である。
また、図１１及び図１２は、実施の形態の半導体装置のプリント基板及び端子ブロックの斜視図である。なお、図１１及び図１２では、端子ブロック１２０，１３０をプリント基板１１９ａに配置している場合を示している。
図１０のように、端子ブロック１２０，１３０は、制御端子（外部接続端子）１２１，１３１を一体成形して樹脂により構成されており、略直方体状を成している。端子ブロック１２０，１３０の下面（第２面）側には、２つの突起により規定された隙間１２２，１３２がそれぞれ形成されている。端子ブロック１２０，１３０の下面はそれぞれプリント基板１１９ａに対して設置される面である。なお、隙間１２２，１３２は、端子ブロック１２０，１３０の図中正面側から裏面側に貫通している。また、端子ブロック１２０，１３０の互いに対向する面側には、段差部１２３，１３３がそれぞれ形成されている。
このような端子ブロック１２０，１３０は、複数の制御端子１２１，１３１を保持している。制御端子１２１，１３１は、両端部が、胴体部よりも厚く構成されている。端子ブロック１２０，１３０は、このような制御端子１２１，１３１の胴体部を保持し、胴体部よりも厚く構成された両端部は端子ブロック１２０，１３０の図中上面（第１面）及び下面（第２面）にそれぞれ突出している。後述するように、端子ブロック１２０，１３０の図中下面側に突出している制御端子１２１，１３１の下端部は、プリント基板１１９ａに設けられたスルーホールに圧入（プレスフィット）されている。なお、制御端子１２１，１３１は、図１０では、端子ブロック１２０，１３０に対して２列形成されている。これにより、制御端子１２１，１３１を一列形成する場合と比較して、端子ブロック１２０，１３０に保持させる制御端子１２１，１３１の本数を増加させることができる。また、端子ブロック１２０，１３０は、制御端子１２１，１３１を２列に限らず、３列以上にすることで、保持させる制御端子１２１，１３１の本数をより増加させることができる。端子ブロック１２０，１３０は、プリント基板１１９ａの一端部に配置されている。
なお、ケース１１０の形成で用いられるプリント基板（回路配線基板）１１９ａは、導電性材料からなる配線層と、耐熱性の高い材料からなる基板とを含み、配線層に電気的に接続される電極１１９ａ１がおもて面に複数配列されている。配線層の構成は単層、両面に積層された構成あるいは多層構成のいずれでもよい。また、プリント基板１１９ａは、上面（第１主面）から下面（第２主面）へ貫通する複数の貫通孔１１９ａ２が形成されている。後述するようにプリント基板１１９ａをケース１１０に一体成形する際に、当該貫通孔１１９ａ２にケース１１０の樹脂が入り込むことで、プリント基板１１９ａがケース１１０に固着しやすくなる。好ましくは、複数の貫通孔１１９ａ２は整列した複数の電極１１９ａ１を間に挟むように配置される。電極１１９ａ１の周囲を貫通孔１１９ａ２内の樹脂で固定することにより、後のステップにおけるワイヤ１４８の接続の信頼性を向上できる。
また、プリント基板１１９ａの裏面に銅によるパターンを形成しておき、当該パターンの表面に黒化処理により意図的に凹凸を設けておいてもよい。これにより、プリント基板１１９ａをケース１１０に一体成形する際に、裏面の凹凸がケース１１０と馴染んで、プリント基板１１９ａがケース１１０に固着しやすくなる。下面側の配線層のベタパターンはシールドとして用いることもできる。プリント基板１１９ａの下面にレジスト等の残渣がないほうが好ましい。
このようなプリント基板１１９ａに、端子ブロック１２０，１３０の下面から突出した制御端子１２１，１３１の下端部が圧入（プレスフィット）により接続されて、端子ブロック１２０，１３０が配置されている。これにより、プリント基板１１９ａと制御端子１２１，１３１とが電気的に接続される。図１２に示すように、制御端子１２１，１３１の端部がプリント基板１１９ａ，１１９ｂの下面側に露出もしくは突出してもよい。
なお、制御端子１２１，１３１の下端部が胴体部と同じ厚さである場合には、プリント基板１１９ａに対して圧入せずにはんだにより接続することも可能である。この場合には、プリント基板１１９ａに（プリント基板１１９ａのおもて面側から）貫通させた制御端子１２１，１３１の下端部をプリント基板１１９ａの裏面側ではんだ付けする。しかし、はんだは、温度によっては溶融し、溶融したはんだは樹脂に入り込んでしまう場合がある。このように溶融したはんだの樹脂への流入を防止するためにも、プリント基板１１９ａの裏面側の制御端子１２１，１３１のはんだ付け部をエポキシ樹脂で覆い、当該エポキシ樹脂を硬化させる処理を行うとよい。したがって、プリント基板１１９ａに制御端子１２１，１３１を取り付ける際には、はんだを用いるよりも、圧入を行う方が好ましい。
また、プリント基板１１９ａには、制御回路を設け、制御端子１２１，１３１と電気的に接続された電子部品等を搭載することもできる。なお、後述するプリント基板１１９ｂも、プリント基板１１９ａと同様の構成を成し、同様に取り扱うことができる。
このような積層基板１４０、プリント基板１１９ａ，１１９ｂ及び端子ブロック１２０，１３０が用意される。
［ステップＳ１２］端子ブロック１２０，１３０が配置されたプリント基板１１９ａ，１１９ｂ、配線端子（第３配線端子）１１８、Ｐ端子１１３ａ，１１３ｂ，１１３ｃ、Ｎ端子１１４ａ，１１４ｂ，１１４ｃ、Ｕ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃ等を一体成形により樹脂を用いてケース１１０を形成する。
このようにして形成されたケース１１０について、図１３，１４を用いて説明する。
図１３は、実施の形態の半導体装置のケースの平面図であり、図１４は、実施の形態の半導体装置のケースの裏面図である。
ケース１１０は、例えば、射出成形により樹脂を用いて形成され、中央部に凹部が形成された枠型状を成している。中央部の凹部内には、上記積層基板１４０がそれぞれ収納される収納部１１２ａ，１１２ｂ，１１２ｃが形成されている。収納部１１２ａの周縁部には、（ケース１１０の短手方向に沿って）プリント基板１１９ａ，１１９ｂが配置されている。収納部１１２ｂの周縁部には、（ケース１１０の短手方向に沿って）一対のプリント基板１１９ａが配置されている。収納部１１２ｃの周縁部には、（ケース１１０の短手方向に沿って）プリント基板１１９ａ，１１９ｂが配置されている。また、各プリント基板１１９ａ，１１９ｂは、ケース１１０に一体成形により配置されている。
このようなケース１１０の収納部１１２ａに対して、ケース１１０の長手方向の一方の辺側（図中下側）にはＰ端子１１３ａと、Ｎ端子１１４ａとが、他方の辺側（図中上側）にはＵ端子１１５ａがそれぞれ設けられている。同様にして、収納部１１２ｂに対して、ケース１１０の長手方向の一方の辺側（図中下側）にはＰ端子１１３ｂと、Ｎ端子１１４ｂとが、他方の辺側（図中上側）にはＶ端子１１５ｂがそれぞれ設けられている。また、収納部１１２ｃに対して、長手方向の一方の辺側（図中下側）にはＰ端子１１３ｃと、Ｎ端子１１４ｃとが、他方の辺側（図中上側）にはＷ端子１１５ｃがそれぞれ設けられている。
各収納部１１２ａ，１１２ｂ，１１２ｃには、Ｐ端子１１３ａ，１１３ｂ，１１３ｃに電気的に接続され、Ｐ端子１１３ａ，１１３ｂ，１１３ｃから突出する配線端子１１８が配置されている。なお、配線端子１１８は、後述する配線端子（第１配線端子）１１７と対向する辺に底面部１１８ａから起立（底面部１１８ａと直交）する側面部１１８ｂを有する。側面部１１８ｂの厚さは、例えば、１．０ｍｍ〜１．５ｍｍである。
また、収納部１１２ａのＵ端子１１５ａ側のプリント基板１１９ａ，１１９ｂには、端子ブロック１２０，１３０がそれぞれ配置されており、制御端子１２１，１３１がプリント基板１１９ａ，１１９ｂと電気的に接続されている。なお、端子ブロック１２０，１３０は、ケース１１０の長手方向の辺のＵ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃ近傍にそれぞれ配置されている。
端子ブロック１２０，１３０は、一体成形することによりケース１１０の樹脂に一体化される。二次成形時に、端子ブロック１２０，１３０の上面、下面あるいは上面及び下面の間の側面（第３面）が加熱された樹脂と溶着することにより、端子ブロック１２０，１３０はケース１１０に接合される。樹脂として例えばポリフェニレンサルファイド（ＰＰＳ）等の熱可塑性樹脂を用いることができる。
［ステップＳ１３］ステップＳ１２で形成したケース１１０に、ステップＳ１１ｂで用意した積層基板１４０を収納する。収納の際、積層基板１４０の導電端子１４３ａが、ケース１１０の配線端子１１８の底面部１１８ａ（の裏面側）に接合される。
具体的には、図３で説明した積層基板１４０を銅板あるいは冷却器に設置する。銅板あるいは冷却器に設置された積層基板１４０が、図１３，１４で説明したケース１１０の収納部１１２ａ，１１２ｂ，１１２ｃにそれぞれ収納されるように、ケース１１０を接着する。
［ステップＳ１４］半導体チップ１４４ａ，１４４ｂ，１４４ｃのゲート電極等の制御電極とプリント基板１１９ａとをワイヤ１４８で接続して、半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極等の制御電極とプリント基板１１９ｂとをワイヤ１４８で接続する。
なお、各制御電極がプリント基板１１９ａに沿って整列するよう、半導体チップ１４４ａ，１４４ｂ，１４４ｃを配置するとよい。半導体チップ１４６ａ，１４６ｂ，１４６ｃについても同様である。このような配置によりワイヤ１４８による接続が容易になる。半導体チップ１４４ａ等としてＲＣ−ＩＧＢＴを用いると図３に示すように制御電極の整列が容易になる。
［ステップＳ１５］配線端子（第２配線端子）１１６を、図１に示すようにケース１１０のＵ端子１１５ａ、Ｖ端子１１５ａ、Ｗ端子１１５ｃの一端と、積層基板１４０の導電端子１４３ｂと、ジャンパー端子１４５ａ（の平板部１４５ａａ）とに、それぞれ溶接により接合する。これにより、配線端子１１６と、Ｕ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃと、積層基板１４０の導電端子１４３ｂと、ジャンパー端子１４５ａとが電気的に接続する。
配線端子１１７を、図１に示すようにケース１１０のＮ端子１１４ａ，１１４ｂ，１１４ｃの一端と、ジャンパー端子１４５ｂ（の平板部１４５ｂａ）とに、それぞれ溶接により接合する。これにより、配線端子１１７と、Ｎ端子１１４ａ，１１４ｂ，１１４ｃと、ジャンパー端子１４５ｂとが電気的に接続する。
これにより、図１に示されるような、半導体装置１００の構造が得られる。
ここで配線端子１１６，１１７について図１，１５〜１７を用いて説明する。図１５は、実施の形態の半導体装置の配線端子の斜視図である。図１６は、実施の形態の半導体装置の配線端子及び積層基板の断面図であり、図１の一点鎖線Ｘ−Ｘにおける断面図である。図１７は、実施の形態の半導体装置の要部拡大図である。
配線端子１１６は、底面部１１６ａと、側面部１１６ｂと、側面部１１６ｃとを有する。底面部１１６ａは、図１，１７に示すように一端の裏面側（図中下面）でＵ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃの一端と、導電端子１４３ｂとに接合され、他端がプリント基板１１９ａ，１１９ｂに平行に、配線端子１１８の手前まで延伸する。
また、底面部１１６ａは、図１６に示すようにジャンパー端子１４５ａの段差部１４５ａｃに下側（図中下面）を支持される。また、底面部１１６ａは、段差部１４５ａｃから突き出ており、底面部１１６ａの突き出た部分と、端子部１４５ａｂとの間には隙間が設けられている。そして、底面部１１６ａの突き出た部分には、図１５に示すような図中上面から下面側まで貫通する貫通孔１１６ｄが形成されている。このように底面部１１６ａの突き出た部分に貫通孔１１６ｄを設けることで、半導体装置１００は、樹脂で封止する際に、貫通孔１１６ｄに樹脂を入り込ませて樹脂の密着性を高め、樹脂を剥離し難くすることができる。
側面部１１６ｂは、図１，１６，１７に示すように底面部１１６ａの配線端子１１７と対向する辺に底面部１１６ａからＬ字状に起立（底面部１１６ａと直交）するように設けられた面である。そして、側面部１１６ｂは、図１，１６，１７に示すように後述する側面部１１７ｂと平行に配置され、ジャンパー端子１４５ａ（の平板部１４５ａａ）と接合され、ジャンパー端子１４５ａと電気的に接続する。
例えば、側面部１１６ｂは、平板部１４５ａａの上端側（積層基板１４０と対向する側）で平板部１４５ａａと接合する。このように、側面部１１６ｂを平板部１４５ａａの上端側で接合することで、接合部分を各半導体チップから遠ざけることができる。これにより、半導体装置１００は、配線端子１１６の膨張等による各半導体チップや積層基板１４０に伝わる応力を弱くし、各半導体チップや積層基板１４０のクラックや破損を抑制し、半導体装置１００の信頼性を向上させることができる。
また、側面部１１６ｃは、図１，１７に示すように底面部１１６ａの配線端子１１７と対向する辺に、底面部１１６ａからＬ字状に起立（底面部１１６ａと直交）するように設けられた面であり、配線端子１１７の側面部１１７ｃと平行に配置される。側面部１１６ｂ，１１６ｃの厚さは、例えば、１．０ｍｍ〜１．５ｍｍである。
配線端子１１７は、底面部１１７ａと、側面部１１７ｂと、側面部１１７ｃとを有する。底面部１１７ａは、図１，１７に示すように一端の裏面側（図中下面）でＮ端子１１４ａ，１１４ｂ，１１４ｃの一端と接合され、他端がプリント基板１１９ａ，１１９ｂに平行に配線端子１１６の手前まで延伸する。
また、底面部１１７ａは、図１６に示すようにジャンパー端子１４５ｂの段差部１４５ｂｃに下側（図中下面）を支持される。また、底面部１１７ａは、段差部１４５ａｃから突き出ており、底面部１１７ａの突き出た部分と、端子部１４５ｂｂとの間には隙間が設けられている。そして、底面部１１７ａの突き出た部分には、図１５に示すような図中上面から下面側まで貫通する貫通孔１１７ｄが形成されている。このように底面部１１７ａの突き出た部分に貫通孔１１７ｄを設けることで、半導体装置１００は、樹脂で封止する際に、貫通孔１１７ｄに樹脂を入り込ませて樹脂の密着性を高め、樹脂を剥離し難くすることができる。
側面部１１７ｂは、図１，１６，１７に示すように底面部１１７ａの配線端子１１６、及び配線端子１１８と対向する辺に底面部１１７ａからＬ字状に起立（底面部１１７ａと直交）するように設けられた面である。そして、側面部１１７ｂは、図１，１６，１７に示すように後述する側面部１１６ｂ，１１８ｂと平行に配置され、ジャンパー端子１４５ｂ（の平板部１４５ｂａ）と接合され、ジャンパー端子１４５ｂと電気的に接続する。
例えば、側面部１１７ｂは、平板部１４５ｂａの上端側（積層基板１４０と対向する側）で平板部１４５ｂａと接合する。このように、側面部１１７ｂを平板部１４５ｂａの上端側で接合することで、接合部分を各半導体チップから遠ざけることができる。これにより、半導体装置１００は、配線端子１１７の膨張等による各半導体チップや積層基板１４０に伝わる応力を弱くし、各半導体チップや積層基板１４０のクラックや破損を抑制し、半導体装置１００の信頼性を向上させることができる。
また、側面部１１７ｃは、図１，１７に示すように底面部１１７ａの配線端子１１６と対向する辺に底面部１１７ａからＬ字状に起立（底面部１１７ａと直交）するように設けられた面であり、配線端子１１６の側面部１１６ｃと平行に配置される。側面部１１７ｂ，１１７ｃの厚さは、例えば、１．０ｍｍ〜１．５ｍｍである。
このように側面部１１６ｂと側面部１１７ｂとは、平行に配置された平板部１４５ａａ、プレート部１４７ａ、平板部１４５ｂａとを挟んで平行に配置される。
すなわち、半導体装置１００では、電気的に接続した側面部１１７ｂ及び平板部１４５ｂａと、電気的に接続した側面部１１６ｂ及び平板部１４５ａａとが、プレート部１４７ａを挟んで平行に配置されている。また、半導体装置１００では、側面部１１６ｃと、側面部１１７ｃとが平行に配置されている。また、半導体装置１００では、側面部１１７ｂと、側面部１１８ｂとが平行に配置されている。
［ステップＳ１６］ケース１１０の凹部内に樹脂ブロックを嵌める。ここで樹脂ブロックについて図１８を用いて説明する。図１８は、実施の形態の半導体装置の樹脂ブロックの斜視図である。
樹脂ブロック１５０は、樹脂で形成されており、半導体装置１００の中央部の凹部に嵌まるように、例えば、複数のフレームにより枠型に組まれた構成をしている。このような樹脂ブロック１５０を含むことで、半導体装置１００では、剛性率が向上し、外部からの衝撃等に起因した曲げ、ねじりに対して生じる変形が小さくなる。このため、半導体装置１００の内部の半導体チップ１４４ａ，１４４ｂ，１４４ｃ及び半導体チップ１４６ａ，１４６ｂ，１４６ｃに対する衝撃、損傷等を防止することができるようになる。
［ステップＳ１７］ケース１１０の凹部内の積層基板１４０、プリント基板１１９ａ，１１９ｂ、配線端子１１６，１１７，１１８、ワイヤ１４８等を封止樹脂で封止し、封止樹脂を硬化する。これにより半導体装置１００が完成する。封止樹脂として例えばエポキシ樹脂を用いることができる。
次に、このような半導体装置１００で構成される回路構成について図１，３，１９を用いて説明する。図１９は、実施の形態の半導体装置内に構成された回路構成を示す回路図である。
半導体装置１００の収納部１１２ａの積層基板１４０（図１，３）においては、Ｐ端子１１３ａに配線端子１１８を介して電気的に接続されている導電端子１４３ａは、回路板１４２ａを経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃのコレクタ電極に電気的に接続されている。半導体チップ１４４ａ，１４４ｂ，１４４ｃのエミッタ電極に電気的に接続されているジャンパー端子１４５ａに、配線端子１１６が電気的に配線され、配線端子１１６は、Ｕ端子１１５ａに電気的に接続されている。
導電端子１４３ｂは、Ｕ端子１１５ａに電気的に接続されている配線端子１１６に電気的に接続されており、回路板１４２ｂを経由して、半導体チップ１４６ａ，１４６ｂ，１４６ｃのコレクタ電極に電気的に接続されている。半導体チップ１４６ａ，１４６ｂ，１４６ｃのエミッタ電極に電気的に接続されているジャンパー端子１４５ｂに、配線端子１１７が電気的に配線され、配線端子１１７は、Ｎ端子１１４ａに電気的に接続されている。
また、半導体装置１００の収納部１１２ｂの積層基板１４０（図１及び図３）においては、Ｐ端子１１３ｂに配線端子１１８を介して電気的に接続されている導電端子１４３ａは、回路板１４２ａを経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃのコレクタ電極に電気的に接続されている。半導体チップ１４４ａ，１４４ｂ，１４４ｃのエミッタ電極に電気的に接続されているジャンパー端子１４５ａに、配線端子１１６が電気的に配線され、配線端子１１６は、Ｖ端子１１５ｂに電気的に接続されている。
導電端子１４３ｂは、Ｖ端子１１５ｂに電気的に接続されている配線端子１１６に電気的に接続されており、回路板１４２ｂを経由して、半導体チップ１４６ａ，１４６ｂ，１４６ｃのコレクタ電極に電気的に接続されている。半導体チップ１４６ａ，１４６ｂ，１４６ｃのエミッタ電極に電気的に接続されているジャンパー端子１４５ｂに、配線端子１１７が電気的に配線され、配線端子１１７は、Ｎ端子１１４ｂに電気的に接続されている。
また、半導体装置１００の収納部１１２ｃの積層基板１４０（図１，３）においては、Ｐ端子１１３ｃに配線端子１１８を介して電気的に接続されている導電端子１４３ａは、回路板１４２ａを経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃのコレクタ電極に電気的に接続されている。半導体チップ１４４ａ，１４４ｂ，１４４ｃのエミッタ電極に電気的に接続されているジャンパー端子１４５ａに、配線端子１１６が電気的に配線され、配線端子１１６は、Ｗ端子１１５ｃに電気的に接続されている。
導電端子１４３ｂは、Ｗ端子１１５ｃに電気的に接続されている配線端子１１６に電気的に接続されており、回路板１４２ｂを経由して、半導体チップ１４６ａ，１４６ｂ，１４６ｃのコレクタ電極に電気的に接続されている。半導体チップ１４６ａ，１４６ｂ，１４６ｃのエミッタ電極に電気的に接続されているジャンパー端子１４５ｂに、配線端子１１７が電気的に配線され、配線端子１１７は、Ｎ端子１１４ｃに電気的に接続されている。
このような構成により、半導体装置１００の内部には、図１９に示す回路が構成される。
したがって、Ｐ端子１１３ａに電源の正極が、Ｎ端子１１４ａに負極が接続された状態で、制御端子１２１，１３１及びプリント基板１１９ａ，１１９ｂを経由して外部回路との間で制御信号が入出力される。この制御信号に応じて、プリント基板１１９ａ，１１９ｂ及びワイヤ１４８を経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃ並びに半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極に制御信号が入力されて、制御信号に応じてＵ端子１１５ａから出力される。
また、Ｐ端子１１３ｂに正極が、Ｎ端子１１４ｂに負極が接続された状態で、制御端子１２１，１３１及びプリント基板１１９ａ，１１９ｂを経由して制御信号が入出力される。この制御信号に応じて、プリント基板１１９ａ，１１９ｂ及びワイヤ１４８を経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃ並びに半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極に制御信号が入力されて、制御信号に応じてＶ端子１１５ｂから出力される。
また、Ｐ端子１１３ｃに正極が、Ｎ端子１１４ｃに負極が接続された状態で、制御端子１２１，１３１及びプリント基板１１９ａ，１１９ｂを経由して制御信号が入出力される。この制御信号に応じて、プリント基板１１９ａ，１１９ｂ及びワイヤ１４８を経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃ並びに半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極に制御信号が入力されて、制御信号に応じてＷ端子１１５ｃから出力される。
ところで上述したように、半導体装置１００では、電気的に接続した側面部１１７ｂ及び平板部１４５ｂａと、電気的に接続した側面部１１６ｂ及び平板部１４５ａａとが、プレート部１４７ａを挟んで平行に対向して配置されている。また、半導体装置１００では、側面部１１６ｃと、側面部１１７ｃとが平行に対向して配置されている。また、半導体装置１００では、側面部１１７ｂと、側面部１１８ｂとが平行に対向して配置されている。Ｐ端子（上アーム）側に配置されたジャンパー端子１４５ａ及び配線端子１１６，１１８と、Ｎ端子（下アーム）側に配置されたジャンパー端子１４５ｂ及び配線端子１１７と、の対向する面積を増やすことができ、主回路のインダクタンスを低減できる。
詳しくは、上記回路構成、及び半導体装置１００の構成によれば、平行に配置された側面部１１７ｂ及び平板部１４５ｂａに流れる電流によって生じる磁場と、側面部１１６ｂ及び平板部１４５ａａに流れる電流によって生じる磁場が打ち消し合う。
また、平行に配置された側面部１１７ｃに流れる電流によって生じる磁場と、側面部１１６ｃに流れる電流によって生じる磁場が打ち消し合う。
また、平行に配置された側面部１１７ｂに流れる電流によって生じる磁場と、側面部１１８ｂに流れる電流によって生じる磁場が打ち消し合う。
すなわち、半導体装置１００は、磁場を弱め、磁場による半導体装置１００の誤動作を抑止できる。これにより、半導体装置１００は、半導体装置１００の信頼性を向上できる。
さらに、ジャンパー端子１４５ａ，１４５ｂにより挟持される樹脂プレート１４７により各半導体チップを位置決めするので、積層基板１４０に各半導体チップ及びジャンパー端子１４５ａ，１４５ｂを搭載する組み立て工程が容易になり、半導体装置１００の小型化も可能になる。
なお、配線端子１１６，１１７を、樹脂ブロック１５０の裏面側に、収納部１１２ａ，１１２ｂ，１１２ｃに対応して一体成形することもできる。このように樹脂ブロック１５０と、配線端子１１６，１１７とを一体成形することで、一度に配線端子１１６，１１７を配置することができ、半導体装置１００は、半導体装置１００の組立性が向上させることができる。この場合には、収納部単位の樹脂ブロックを樹脂で形成し、各収納部単位の樹脂ブロックの裏面に、一組の配線端子１１６，１１７を一体成形するとよい。このように、収納部単位の樹脂ブロックと配線端子１１６，１１７とを一体成形することで、配線端子１１６，１１７を、ジャンパー端子１４５ａ，１４５ｂの適切な位置に誘導することができ、配線端子１１６，１１７を良好に接合することができる。
また、配線端子１１６，１１７は、ケース１１０と一体成形することもできる。
また、半導体装置１００は、一組の積層基板１４０、半導体チップ１４４ａ〜１４４ｃ，１４６ａ〜１４６ｃ、ジャンパー端子１４５ａ，１４５ｂ、樹脂プレート１４７、入力端子（Ｐ端子１１３ａ、Ｎ端子１１４ａ）及び出力端子（Ｕ端子１１５ａ）を備える、１相分のパワー半導体モジュールとして構成されてもよい。
１００ 半導体装置
１１０ ケース
１１２ａ，１１２ｂ，１１２ｃ 収納部
１１３ａ，１１３ｂ，１１３ｃ Ｐ端子
１１４ａ，１１４ｂ，１１４ｃ Ｎ端子
１１５ａ Ｕ端子
１１５ｂ Ｖ端子
１１５ｃ Ｗ端子
１１６，１１７，１１８ 配線端子
１１６ａ，１１７ａ，１１８ａ 底面部
１１６ｂ，１１６ｃ，１１７ｂ，１１７ｃ，１１８ｂ 側面部
１１９ａ，１１９ｂ プリント基板
１２０，１３０ 端子ブロック
１２１，１３１ 制御端子
１４０ 積層基板
１４１ 絶縁基板
１４２ａ，１４２ｂ 回路板
１４３ａ，１４３ｂ 導電端子
１４４ａ，１４４ｂ，１４４ｃ，１４６ａ，１４６ｂ，１４６ｃ 半導体チップ（半導体素子）
１４５ａ，１４５ｂ ジャンパー端子
１４５ａａ，１４５ｂａ 平板部
１４５ａｂ，１４５ｂｂ 端子部
１４５ａｃ，１４５ｂｃ 段差部
１５０ 樹脂ブロック
２００，２１０ 治具
２０１，２０２，２０３，２０４，２０５，２０６ 半導体チップ収納部
２０７，２０８ 導電端子収納部
２１０ａ 端子部収納部

Claims (10)

  1. 絶縁基板と、前記絶縁基板のおもて面に配置された第１回路板と、前記第１回路板に並列して前記おもて面に配置された第２回路板とを有する積層基板と、
    前記第１回路板に配置された第１半導体チップと、
    前記第２回路板に配置された第２半導体チップと、
    前記第１半導体チップの主電極と電気的に接続する第１端子部と、第１板部材とを有する第１ジャンパー端子と、
    前記第２半導体チップの主電極と電気的に接続する第２端子部と、第２板部材とを有する第２ジャンパー端子と、
    前記第１回路板のおもて面に載置され、前記第１回路板に対する前記第１半導体チップの位置を規定する第１位置決め部と、前記第２回路板のおもて面に載置され、前記第２回路板に対する前記第２半導体チップの位置を規定する第２位置決め部と、前記第１回路板と前記第２回路板の間で、前記第１板部材と前記第２板部材とに挟持されるプレート部と、を備える樹脂プレートと、
    を有する半導体装置。
  2. 前記第１板部材と、前記第２板部材とは平行に配置され、
    前記第１板部材と、前記第２板部材とには、逆向きの電流が流れる、
    請求項１に記載の半導体装置。
  3. 前記プレート部は、
    前記第１板部材と、前記第２板部材とが重なり合う領域を含む大きさである、
    請求項１に記載の半導体装置。
  4. 前記樹脂プレートは、
    前記第１板部材の挿入を受付ける第１挿入部と、
    前記第２板部材の挿入を受付ける第２挿入部と、を備える、
    請求項１に記載の半導体装置。
  5. 前記第１挿入部は、前記プレート部と前記第１位置決め部との間に設けられており、
    前記第２挿入部は、前記プレート部と前記第２位置決め部との間に設けられている、
    請求項４に記載の半導体装置。
  6. 前記第１位置決め部は、
    平面視で、凸形状であり、凸形状の段差部分を構成する二辺で前記第１半導体チップの位置を規定し、
    前記第２位置決め部は、
    平面視で、凸形状であり、凸形状の段差部分を構成する二辺で前記第２半導体チップの位置を規定する、
    請求項１に記載の半導体装置。
  7. 前記積層基板を収納するケースと、
    前記ケースに設けられた、前記ケースの外部と内部を接続する第１外部端子と、
    前記ケースに前記第１外部端子と隣接して設けられた、前記ケースの外部と内部を接続する第２外部端子と、
    前記ケースの前記第１外部端子が配置された側と逆側に設けられた、前記ケースの外部と内部を接続する第３外部端子と、
    一端で前記第１外部端子と接続するとともに、他端が前記第３外部端子の手前まで延伸する前記積層基板と平行な第１底面部と、前記第１底面部と直交し、前記第２板部材と電気的に接続する第１側面部とを備える第１配線端子と、
    一端で前記第３外部端子と接続するともに、他端が前記第２外部端子の手前まで延伸する前記積層基板と平行な第２底面部と、前記第２底面部と直交し、前記第１板部材と電気的に接続する第２側面部とを備える第２配線端子と、を備える、
    請求項１に記載の半導体装置。
  8. 前記第１側面部は、前記第２板部材と平行であり、
    前記第２側面部は、前記第１板部材と平行であって、
    前記第１側面部と前記第２側面部とで、前記第１板部材と、前記プレート部と、前記第２板部材とを挟み込んでいる、
    請求項７に記載の半導体装置。
  9. 一端で前記第２外部端子と接続するとともに、他端が前記第２底面部の手前まで延伸する前記積層基板と平行な第３底面部と、前記第３底面部の前記第２底面部と対向する辺に、前記第３底面部と直交する第３側面部とを備える第３配線端子を、更に備え、
    前記第１側面部は、前記第３側面部と対向する位置まで延伸している、
    請求項７に記載の半導体装置。
  10. 前記第１底面部の他端で、前記第２底面部と対向しており、
    前記第１配線端子は、前記第１底面部の他端の前記第２底面部と対向する辺に、前記第１底面部と直交する第２の第１側面部を備え、
    前記第２配線端子は、前記第２底面部の前記第１底面部の他端と対向する辺に、前記第２底面部と直交する第２の第２側面部を備える、
    請求項７に記載の半導体装置。
JP2015156632A 2015-08-07 2015-08-07 半導体装置 Active JP6488940B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015156632A JP6488940B2 (ja) 2015-08-07 2015-08-07 半導体装置
CN201610505374.8A CN106449613B (zh) 2015-08-07 2016-06-30 半导体装置
US15/200,890 US10028400B2 (en) 2015-08-07 2016-07-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015156632A JP6488940B2 (ja) 2015-08-07 2015-08-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2017037892A JP2017037892A (ja) 2017-02-16
JP6488940B2 true JP6488940B2 (ja) 2019-03-27

Family

ID=58048335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015156632A Active JP6488940B2 (ja) 2015-08-07 2015-08-07 半導体装置

Country Status (3)

Country Link
US (1) US10028400B2 (ja)
JP (1) JP6488940B2 (ja)
CN (1) CN106449613B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9839146B2 (en) 2015-10-20 2017-12-05 Cree, Inc. High voltage power module
WO2018142864A1 (ja) 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット
WO2018142863A1 (ja) 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車、及びパワーコントロールユニット
JP6777243B2 (ja) * 2017-10-19 2020-10-28 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6669789B2 (ja) * 2018-01-19 2020-03-18 ファナック株式会社 電気装置およびモータ駆動装置
JP7077728B2 (ja) * 2018-04-02 2022-05-31 富士電機株式会社 組み立て治具及び半導体装置の製造方法
USD908632S1 (en) * 2018-09-17 2021-01-26 Cree Fayetteville, Inc. Power module
CN210042640U (zh) * 2018-12-29 2020-02-07 台达电子企业管理（上海）有限公司 电子设备及其功率模块
JP1649258S (ja) 2019-01-11 2022-12-21 半導体モジュール
JP1650295S (ja) 2019-01-11 2020-01-20 半導体モジュール
TWI734434B (zh) * 2019-04-11 2021-07-21 日商新川股份有限公司 接合裝置
JP7428018B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
CN111540730B (zh) * 2020-04-22 2021-08-13 西安交通大学 基于导电金属夹扣互连的多芯片宽禁带功率模块封装结构
JP7532945B2 (ja) 2020-06-25 2024-08-14 富士電機株式会社 半導体モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323646A (ja) 1999-05-14 2000-11-24 Mitsubishi Electric Corp 絶縁材料ケース及び半導体装置
JP2007042796A (ja) * 2005-08-02 2007-02-15 Toshiba Corp 電力用半導体素子及びインバータ装置
JP5028085B2 (ja) * 2006-12-27 2012-09-19 アイシン・エィ・ダブリュ株式会社 電子回路装置とその製造方法
JP4905254B2 (ja) * 2007-05-25 2012-03-28 トヨタ自動車株式会社 コンデンサ一体バスバーの製造方法
JP4609504B2 (ja) * 2008-03-04 2011-01-12 株式会社豊田自動織機 電子機器
TW200941684A (en) * 2008-03-06 2009-10-01 Mitsubishi Electric Corp Leadframe board, semiconductor module, and method for making a leadframe board
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
JP2012054449A (ja) * 2010-09-02 2012-03-15 Aisin Aw Co Ltd 電気的接続装置
JP5486057B2 (ja) 2012-09-10 2014-05-07 昭和シェル石油株式会社 薄膜太陽電池の製造方法
JP2015173147A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20170042053A1 (en) 2017-02-09
CN106449613B (zh) 2021-01-05
CN106449613A (zh) 2017-02-22
JP2017037892A (ja) 2017-02-16
US10028400B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
JP6488940B2 (ja) 半導体装置
JP6485257B2 (ja) 半導体装置及び半導体装置の製造方法
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP3847676B2 (ja) パワー半導体装置
JP4459883B2 (ja) 半導体装置
JP4102012B2 (ja) 半導体装置の製造方法および半導体装置
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
CN116936486B (zh) 半导体模块
JP6841291B2 (ja) 半導体装置及び半導体装置の製造方法
CN111354709B (zh) 半导体装置及其制造方法
CN116195056A (zh) 半导体模块
JP2009224529A (ja) 半導体装置およびその製造方法
JP6063835B2 (ja) 半導体チップの実装方法、半導体装置、及び実装治具
KR102724106B1 (ko) 다층 접합 전력 모듈 및 그 제조 방법
US20230361087A1 (en) Molded power semiconductor package
JP2024126061A (ja) 半導体モジュールの製造方法及び半導体モジュール
CN116472606A (zh) 半导体模块、以及半导体模块的制造方法
CN117480604A (zh) 半导体装置
JP2012253217A (ja) 半導体モジュールおよびその製造方法
JP2008085201A (ja) 半導体パッケージ及びその製造方法
JP2013065616A (ja) 回路モジュール及び回路モジュールの製造方法
JP2000133732A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190211

R150 Certificate of patent or registration of utility model

Ref document number: 6488940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250