JP6459690B2 - Electronic component and manufacturing method thereof - Google Patents
Electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP6459690B2 JP6459690B2 JP2015062183A JP2015062183A JP6459690B2 JP 6459690 B2 JP6459690 B2 JP 6459690B2 JP 2015062183 A JP2015062183 A JP 2015062183A JP 2015062183 A JP2015062183 A JP 2015062183A JP 6459690 B2 JP6459690 B2 JP 6459690B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tiw
- forming
- resin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000011347 resin Substances 0.000 claims description 67
- 229920005989 resin Polymers 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 10
- 239000010408 film Substances 0.000 description 226
- 239000004065 semiconductor Substances 0.000 description 23
- 238000002161 passivation Methods 0.000 description 16
- 230000007547 defect Effects 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、電子部品及びその製造方法に関する。 The present invention relates to an electronic component and a manufacturing method thereof.
図7〜図9は、従来の電子部品の製造方法を説明するための断面図である。 7 to 9 are cross-sectional views for explaining a conventional method of manufacturing an electronic component.
図7(A)に示すように、半導体基板101上にAl電極パッド111を形成し、このAl電極パッド111を含む全面上にパッシベーション膜112を形成する。次いで、パッシベーション膜112にAl電極パッド111上に位置する開口部を形成する。
As shown in FIG. 7A, an
次に、図7(B)に示すように、Al電極パッド111及びパッシベーション膜112を有する半導体基板101の上方に感光性ポリイミド膜を塗布し、露光及び現像する。これにより、パッシベーション膜112上にポリイミド膜からなる樹脂層113を形成する。次いで、この樹脂層113をキュアすることで、図7(C)に示すように半導体基板101の上方に樹脂突起(コア樹脂)102を形成する。
Next, as shown in FIG. 7B, a photosensitive polyimide film is applied over the
この後、図7(D)に示すように、Al電極パッド111、パッシベーション膜112及びコア樹脂102上にスパッタリングによりTiW膜103を形成する。次いで、TiW膜103上にAu膜107をスパッタリングにより形成する。
Thereafter, as shown in FIG. 7D, a
次に、図8(A)に示すように、Au膜107上にフォトレジスト膜を塗布し、露光及び現像することで、Au膜107上にレジストパターン116を形成する。次いで、図8(B)に示すように、レジストパターン116をマスクとしてAu膜107をウェットエッチングする。
Next, as shown in FIG. 8A, a photoresist film is applied on the Au
次に、図8(C)に示すように、レジストパターン116を剥離する。次いで、図8(D)に示すように、Au膜107をマスクとしてTiW膜103をエッチングすることで、TiW膜103及びAu膜107を含む配線層114を形成する。この配線層114は、Al電極パッド111と電気的に接続し、かつコア樹脂102の上方を通る(例えば特許文献1参照)。
Next, as shown in FIG. 8C, the
次に、図9に示すように、半導体基板101のコア樹脂102の上方を通るTiW膜103及びAu膜107を含む配線層114と接合する電極(被接合電極106)を有する実装基板104を用意する。次いで、コア樹脂102上の配線層103と被接合電極106とが対向するように半導体基板101と実装基板104の位置合わせをする。次いで、半導体基板101と実装基板104に荷重をかけることで、コア樹脂102上の配線層103のAu膜107を被接合電極106に接合する。これにより、半導体基板101が実装基板104に実装される。
Next, as shown in FIG. 9, a
コア樹脂102上の配線層114のAu膜107を被接合電極106に接合する際に、半導体基板101と実装基板104に荷重をかけてコア樹脂102を図9に示すように変形させる。このときにコア樹脂102の端部105が大きく変形するため、この端部105の配線層114もコア樹脂の変形に追従しなければならない。配線層114のAu膜107は柔らかい材料であるため、コア樹脂102の端部105の変形に十分に追従することができる。しかし、配線層114のTiW膜103は硬い材料であるため、コア樹脂102の端部105の変形に追従させるには、TiW膜103を薄く形成する必要がある。
When the
TiW膜103を薄く形成すると、コア樹脂102の端部105の変形にTiW膜103が十分に追従するため、図9に示す樹脂コア102上での接合に関しては問題がなくなる。
When the TiW
一方、コア樹脂102の上方を通る配線層114は図8(D)に示すようにAl電極パッド111と電気的に接続される。このため、TiW膜103はAl電極パッド111がAu膜107に接触しないようにするためのバリア層としても機能する。しかし、TiW膜103の厚さが薄いとバリア層として十分に機能しないという課題が生じる。
On the other hand, the
詳細には、TiW膜103は欠陥部を有し、TiW膜103の厚さが薄いとAu膜107のAuがその欠陥部を通ってAl電極パッド111まで拡散し、Au−Al合金が形成されてしまう。その合金が成長することでAl電極パッド111の抵抗が増加したり、Al電極パッド111の破壊が早期に発生することがある。
Specifically, the TiW
本発明の幾つかの態様は、樹脂層上のTiW膜の厚さを薄くしてもTiW膜のバリアとしての機能を発揮できる電子部品またはその製造方法に関連している。 Some aspects of the present invention relate to an electronic component that can function as a barrier of a TiW film even if the thickness of the TiW film on the resin layer is reduced, or a method for manufacturing the same.
本発明の一態様は、絶縁膜上に位置するする樹脂層と、前記樹脂層及び前記絶縁膜上に位置するTiW膜と、前記TiW膜上に位置するCu膜、Ag膜、Pd膜、Pt膜、Cr膜、Ni膜及びTi膜のいずれか一の膜と、前記いずれか一の膜上に位置するAu膜と、を含み、前記いずれか一の膜は、前記TiW膜の膜厚より薄い膜厚を有することを特徴とする電子部品である。 One embodiment of the present invention includes a resin layer located on an insulating film, a TiW film located on the resin layer and the insulating film, a Cu film, an Ag film, a Pd film, and a Pt located on the TiW film. Including any one of a film, a Cr film, a Ni film, and a Ti film, and an Au film positioned on the any one film, wherein the any one film is more than a film thickness of the TiW film. An electronic component characterized by having a thin film thickness.
上記本発明の一態様によれば、樹脂層上のTiW膜の厚さを薄くしてもTiW膜のバリアとしての機能を発揮することができる。 According to one embodiment of the present invention, the TiW film can function as a barrier even if the thickness of the TiW film on the resin layer is reduced.
また、本発明の一態様は、上記本発明の一態様において、前記絶縁膜が開口部を有し、前記開口部の下に位置するAl膜またはAl合金膜を有し、前記TiW膜は、前記Al膜または前記Al合金膜と前記開口部で電気的に接続されていることを特徴とする電子部品である。 One embodiment of the present invention is the above-described embodiment of the present invention, wherein the insulating film has an opening, an Al film or an Al alloy film positioned under the opening, and the TiW film includes: The electronic component is electrically connected to the Al film or the Al alloy film through the opening.
上記本発明の一態様によれば、TiW膜上にCu膜を形成するため、TiW膜の欠陥部にCuが入り込み、Cu膜上のAu膜のAuがTiW膜の欠陥部を通過することを妨げることができる。このため、樹脂層上のTiW膜の厚さを薄くしてもTiW膜のバリアとしての機能を発揮することができる。 According to one aspect of the present invention, since the Cu film is formed on the TiW film, Cu enters the defect portion of the TiW film, and the Au of the Au film on the Cu film passes through the defect portion of the TiW film. Can hinder. For this reason, even if the thickness of the TiW film on the resin layer is reduced, the function as a barrier of the TiW film can be exhibited.
また、本発明の一態様は、上記本発明の一態様において、前記いずれか一の膜は、前記Au膜または前記TiW膜と同時にエッチングされたものであることを特徴とする電子部品である。これにより、工程を簡略化することができる。 Another embodiment of the present invention is the electronic component according to the above embodiment of the present invention, wherein the any one film is etched simultaneously with the Au film or the TiW film. Thereby, a process can be simplified.
本発明の一態様は、絶縁膜上に樹脂層を形成する工程(a)と、前記樹脂層及び前記絶縁膜上にTiW膜を形成する工程(b)と、前記TiW膜上にCu膜、Ag膜、Pd膜、Pt膜、Cr膜、Ni膜及びTi膜のいずれか一の膜を形成する工程(c)と、前記いずれか一の膜上にAu膜を形成する工程(d)と、前記Au膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記Au膜及び前記いずれか一の膜をエッチングすることで配線を形成する工程(e)と、前記レジストパターンを剥離する工程(f)と、前記配線をマスクとして前記TiW膜をエッチングする工程(g)と、を含むことを特徴とする電子部品の製造方法である。
上記本発明の一態様によれば、TiW膜上にCu膜を形成するため、TiW膜の欠陥部にCuが入り込み、Cu膜上のAu膜のAuがTiW膜の欠陥部を通過することを妨げることができる。このため、樹脂層上のTiW膜の厚さを薄くしてもTiW膜のバリアとしての機能を発揮することができる。
One embodiment of the present invention includes a step (a) of forming a resin layer on an insulating film, a step (b) of forming a TiW film on the resin layer and the insulating film, a Cu film on the TiW film, A step (c) of forming any one of an Ag film, a Pd film, a Pt film, a Cr film, a Ni film, and a Ti film; and a step (d) of forming an Au film on the one of the films. Forming a wiring pattern by forming a resist pattern on the Au film, and etching the Au film and any one of the films using the resist pattern as a mask; and peeling the resist pattern And (f) and a step (g) of etching the TiW film using the wiring as a mask.
According to one aspect of the present invention, since the Cu film is formed on the TiW film, Cu enters the defect portion of the TiW film, and the Au of the Au film on the Cu film passes through the defect portion of the TiW film. Can hinder. For this reason, even if the thickness of the TiW film on the resin layer is reduced, the function as a barrier of the TiW film can be exhibited.
本発明の一態様は、絶縁膜上に樹脂層を形成する工程(a)と、前記樹脂層及び前記絶縁膜上にTiW膜を形成する工程(b)と、前記TiW膜上にCu膜、Ag膜、Pd膜、Pt膜、Cr膜、Ni膜及びTi膜のいずれか一の膜を形成する工程(c)と、前記いずれか一の膜上にAu膜を形成する工程(d)と、前記Au膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記Au膜をエッチングすることで配線を形成する工程(e)と、前記レジストパターンを剥離する工程(f)と、前記配線をマスクとして前記いずれか一の膜及び前記TiW膜をエッチングする工程(g)と、を含むことを特徴とする電子部品の製造方法である。 One embodiment of the present invention includes a step (a) of forming a resin layer on an insulating film, a step (b) of forming a TiW film on the resin layer and the insulating film, a Cu film on the TiW film, A step (c) of forming any one of an Ag film, a Pd film, a Pt film, a Cr film, a Ni film, and a Ti film; and a step (d) of forming an Au film on the one of the films. Forming a wiring pattern by forming a resist pattern on the Au film and etching the Au film using the resist pattern as a mask; peeling the resist pattern (f); and wiring A step (g) of etching any one of the films and the TiW film using a mask as a mask.
上記本発明の一態様によれば、TiW膜上にCu膜を形成するため、TiW膜の欠陥部にCuが入り込み、Cu膜上のAu膜のAuがTiW膜の欠陥部を通過することを妨げることができる。このため、樹脂層上のTiW膜の厚さを薄くしてもTiW膜のバリアとしての機能を発揮することができる。 According to one aspect of the present invention, since the Cu film is formed on the TiW film, Cu enters the defect portion of the TiW film, and the Au of the Au film on the Cu film passes through the defect portion of the TiW film. Can hinder. For this reason, even if the thickness of the TiW film on the resin layer is reduced, the function as a barrier of the TiW film can be exhibited.
また、本発明の一態様は、上記本発明の一態様において、前記工程(a)の前に、基板上にAl膜またはAl合金膜を有する電極を形成する工程と、前記電極及び前記基板上に前記絶縁膜を形成する工程と、前記絶縁膜に開口部を形成することで、前記開口部によって前記電極を露出させる工程と、を含み、前記工程(b)は、前記電極、前記樹脂層及び前記絶縁膜上に前記TiW膜を形成する工程であることを特徴とする電子部品の製造方法である。 Another embodiment of the present invention is the above-described embodiment of the present invention, wherein the step of forming an electrode having an Al film or an Al alloy film over the substrate before the step (a), the electrode and the substrate Forming the insulating film on the insulating film, and exposing the electrode through the opening by forming an opening in the insulating film, wherein the step (b) includes the electrode and the resin layer. And a method of manufacturing an electronic component, wherein the TiW film is formed on the insulating film.
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.
[第1の実施形態]
図1は、本発明の一態様に係る電子部品を示す平面図である。図2(A)は、図1に示すA−A線に沿った断面図であり、図2(B)は、図1に示すB−B線に沿った断面図である。
[First Embodiment]
FIG. 1 is a plan view illustrating an electronic component according to one embodiment of the present invention. 2A is a cross-sectional view taken along line AA shown in FIG. 1, and FIG. 2B is a cross-sectional view taken along line BB shown in FIG.
図1及び図2(A),(B)に示すように、基板としての半導体基板11にはトランジスター等の半導体素子(図示せず)及び配線等(図示せず)が形成されている。なお、半導体基板11としてはシリコンウェハー等の半導体ウェハーでもよいし、シリコンチップ等の半導体チップでもよい。また、基板としてガラス基板を用いてもよいし、セラミックス基板を用いてもよい。
As shown in FIGS. 1 and 2A and 2B, a semiconductor element 11 (not shown) such as a transistor and wirings (not shown) are formed on a
半導体基板11上にはAl電極パッド12が形成されている。Al電極パッド12及び半導体基板11上にはパッシベーション膜(絶縁膜ともいう)13が形成されており、パッシベーション膜13にはAl電極パッド12上に位置する開口部が形成されている。なお、本実施の形態では、Al膜からなる電極パッド12を用いているが、Al合金からなる電極パッドを用いてもよい。
An
パッシベーション膜13上にはコア樹脂(樹脂層または樹脂突起ともいう)14が形成されている。コア樹脂14は図1に示すようにライン状に形成されている。
A core resin (also referred to as a resin layer or a resin protrusion) 14 is formed on the
樹脂突起14、パッシベーション膜13及びAl電極パッド12上にはTiW膜22が形成されており、TiW膜22上にはCu膜15が形成されている。Cu膜15上にはAu膜23が形成されている。このAu膜23、Cu膜15及びTiW膜22によって複数の配線層24が構成され、配線層24はAl電極パッド12と電気的に接続され、かつ樹脂突起17の上方を通る(図1及び図2(A),(B)参照)。
A
Al電極パッド12はTiW膜22と接触する。Cu膜15は、TiW膜22の欠陥部にCuを浸入させてTiW膜22のバリア性を高めるための補助的な膜であるので、Cu膜15の膜厚はTiW膜22の膜厚より薄くてもよい。なお、本実施の形態では、TiW膜22のバリア性を高めるための膜としてCu膜15を用いているが、Cu膜に限定されるものではなく、Ag膜、Pd膜、Pt膜、Cr膜、Ni膜及びTi膜のいずれか一の膜を用いてもよい。
The
次に、図1及び図2に示す電子部品の製造方法について図3及び図4を参照しつつ説明する。 Next, a method for manufacturing the electronic component shown in FIGS. 1 and 2 will be described with reference to FIGS.
図3(A)に示すように、半導体基板11上にAl電極パッド12を形成し、このAl電極パッド12を含む全面上にパッシベーション膜13を形成する。次いで、パッシベーション膜13にAl電極パッド12上に位置する開口部を形成する。
As shown in FIG. 3A, an
次に、図3(B)に示すように、Al電極パッド12及びパッシベーション膜13を有する半導体基板11の上方に感光性ポリイミド膜を塗布し、露光及び現像する。これにより、パッシベーション膜13上にポリイミド膜からなる樹脂層14aを形成する。樹脂層14aの断面形状は四角形となる。
Next, as shown in FIG. 3B, a photosensitive polyimide film is applied over the
次いで、この樹脂層14aをキュアすることで、図3(C)に示すように半導体基板11の上方にコア樹脂14を形成する。コア樹脂14の断面形状は半円形に近い形状となる。
Next, the
この後、図3(D)に示すように、Al電極パッド12、パッシベーション膜13及びコア樹脂14上にスパッタリングにより膜厚40〜100nmのTiW膜22aを形成する。次いで、TiW膜22a上にスパッタリングにより膜厚5〜50nmのCu膜15aを形成する。次いで、Cu膜15a上にスパッタリングにより膜厚100〜3000nm(好ましくは200〜1000nm)のAu膜23aを形成する。
Thereafter, as shown in FIG. 3D, a
次に、図4(A)に示すように、Au膜23a上にフォトレジスト膜を塗布し、露光及び現像することで、Au膜23a上にレジストパターン31を形成する。次いで、図4(B)に示すように、レジストパターン31をマスクとしてAu膜23a及びCu膜15aを例えばKI溶液でウェットエッチングする。Cu膜15aの膜厚はTiW膜22aより薄いため、Au膜23aとCu膜15aを同時にエッチングすることが可能である。また、Cu膜15aの膜厚をTiW膜22aより薄くすることで、Cu膜15aのサイドエッチングを抑制できる。
Next, as shown in FIG. 4A, a photoresist film is applied on the
次に、図4(C)に示すように、レジストパターン31を剥離する。次いで、図4(D)に示すように、Au膜23をマスクとしてTiW膜22aを例えば過酸化水素水でウェットエッチングすることで、TiW膜22、Cu膜15及びAu膜23を含む配線層24を形成する。この配線層24は、Al電極パッド12と電気的に接続し、かつ樹脂突起14の上方を通る。
Next, as shown in FIG. 4C, the resist
次に、半導体基板11の樹脂突起14の上方を通る配線層24と接合する電極(図9に示す被接合電極106に相当)を有する実装基板を用意する(図示せず)。次いで、樹脂突起14上の配線層24と被接合電極とが対向するように半導体基板11と実装基板(図9に示す基板104に相当)の位置合わせをする。次いで、半導体基板11と実装基板に荷重をかけることで、樹脂突起14上の配線層24を被接合電極にボンディング接合する。これにより、半導体基板11が実装基板に実装される。
Next, a mounting substrate having an electrode (corresponding to the bonded
本実施形態によれば、TiW膜22上にCu膜15を形成するため、TiW膜22の欠陥部にCuが入り込み、Cu膜15上のAu膜23のAuがTiW膜22の欠陥部を通過することを妨げることができる。このため、Al電極パッド12上でAu−Al合金が形成されるのを抑制できる。その結果、Au−Al合金によるAl電極パッド12の抵抗増加を抑制でき、Al電極パッド12の破壊の発生を抑制できる。
According to the present embodiment, since the
また、Cu膜15aの膜厚をTiW膜22aより薄くすることで、樹脂突起14上の配線層24を実装基板の被接合電極にボンディング接合する際に、樹脂突起14上の配線層24が割れることを抑制できる。従って、樹脂突起14の潰れ性に影響を与えることを抑制できる。
Further, by making the thickness of the
また、上記のようにTiW膜22の欠陥部にCuが入り込み、Cu膜15上のAu膜23のAuがTiW膜22の欠陥部を通過することを妨げることで、高温(例えば400℃)での耐熱性を向上させることができ、長時間の使用に耐える信頼性を確保できる。
Further, as described above, Cu enters the defect portion of the
また、TiW膜22a、Cu膜15a、Au膜23aをスパッタリングにより連続処理することで、TiW膜22a、Au膜23aをスパッタリングにより連続処理する場合に比べて工数を増加させることがない。
In addition, since the
TiW膜22を薄く形成することで、TiW膜22aをウェットエッチングする際のサイドエッチングの入り量を低減することができ、配線層24とパッシベーション膜13との密着性を向上させることができる。
By forming the
[第2の実施形態]
図5及び図6は、本発明の一態様に係る電子部品の製造方法を説明するための断面図であり、図3及び図4と同一部分には同一符号を付し、異なる部分についてのみ説明する。
[Second Embodiment]
5 and 6 are cross-sectional views for explaining a method of manufacturing an electronic component according to an aspect of the present invention. The same parts as those in FIGS. 3 and 4 are denoted by the same reference numerals, and only different parts are described. To do.
図5(A)〜(D)及び図6(A)に示す工程は、図3(A)〜(D)及び図4(A)に示す工程と同様であるので説明を省略する。 The processes shown in FIGS. 5A to 5D and 6A are the same as the processes shown in FIGS. 3A to 3D and FIG.
図6(B)に示すように、レジストパターン31をマスクとしてAu膜23aを例えばKI溶液でウェットエッチングする。
As shown in FIG. 6B, the
次に、図6(C)に示すように、レジストパターン31を剥離する。次いで、図6(D)に示すように、Au膜23をマスクとしてCu膜15a及びTiW膜22aを例えば過酸化水素水でウェットエッチングする。Cu膜15aの膜厚はTiW膜22aより薄いため、TiW膜22aとCu膜15aを同時にエッチングすることが可能である。また、Cu膜15aの膜厚をTiW膜22aより薄くすることで、Cu膜15aのサイドエッチングを抑制できる。
Next, as shown in FIG. 6C, the resist
このようにしてTiW膜22、Cu膜15及びAu膜23を含む配線層24を形成する。この配線層24は、Al電極パッド12と電気的に接続し、かつ樹脂突起14の上方を通る。
In this way, the
本実施形態においても第1の実施形態と同様の効果を得ることができる。 In this embodiment, the same effect as that of the first embodiment can be obtained.
なお、本発明の一態様において、特定のA(以下「A」という)の上(または下)に特定のB(以下「B」という)を形成する(Bが形成される)というとき、Aの上(または下)に直接Bを形成する(Bが形成される)場合に限定されない。Aの上(または下)に本発明の作用効果を阻害しない範囲で、他のものを介してBを形成する(Bが形成される)場合も含む。 Note that in one embodiment of the present invention, when a specific B (hereinafter referred to as “B”) is formed above (or below) a specific A (hereinafter referred to as “A”) (when B is formed), It is not limited to the case where B is directly formed (or B is formed) on (or below). It includes the case where B is formed (otherwise B) is formed on the upper side (or the lower side) of A through other things as long as the effects of the present invention are not inhibited.
11…半導体基板、12…Al電極パッド、13…パッシベーション膜(絶縁層)、14…コア樹脂(樹脂層、樹脂突起)、14a…樹脂層、15,15a…Cu膜、22,22a…TiW膜、23,23a…Au膜、24…配線層、31…レジストパターン、104…実装基板、106…被接合電極。
DESCRIPTION OF
Claims (6)
前記樹脂層及び前記絶縁膜上に位置するTiW膜と、
前記TiW膜上に位置するCu膜、Ag膜、Pd膜、Pt膜、Cr膜、Ni膜及びTi膜のいずれか一の膜と、
前記いずれか一の膜上に位置するAu膜と、
を含み、
前記TiW膜の膜厚は、被接合電極と前記Au膜とを接合する加重によって変形する前記樹脂突起の変形に追従するように薄く、
前記いずれか一の膜は、前記TiW膜の膜厚より薄い膜厚を有することを特徴とする電子部品。 A resin layer located on the insulating film and having resin protrusions ;
A TiW film located on the resin layer and the insulating film;
Any one of a Cu film, an Ag film, a Pd film, a Pt film, a Cr film, a Ni film, and a Ti film located on the TiW film;
An Au film located on any one of the films,
Including
The film thickness of the TiW film is thin so as to follow the deformation of the resin protrusion that is deformed by a load for bonding the electrode to be bonded and the Au film,
The electronic component according to claim 1, wherein the one of the films has a thickness smaller than that of the TiW film.
前記絶縁膜が開口部を有し、
前記開口部の下に位置するAl膜またはAl合金膜を有し、
前記TiW膜は、前記Al膜または前記Al合金膜と前記開口部で電気的に接続されていることを特徴とする電子部品。 In claim 1,
The insulating film has an opening;
Having an Al film or an Al alloy film located under the opening,
The electronic component, wherein the TiW film is electrically connected to the Al film or the Al alloy film through the opening.
前記TiW膜の膜厚は40〜100nmであることを特徴とする電子部品。 In claim 1 or 2,
The thickness of the TiW film is 40 to 100 nm .
前記樹脂層及び前記絶縁膜上にTiW膜を形成する工程(b)と、
前記TiW膜上にCu膜、Ag膜、Pd膜、Pt膜、Cr膜、Ni膜及びTi膜のいずれか一の膜を形成する工程(c)と、
前記いずれか一の膜上にAu膜を形成する工程(d)と、
前記Au膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記Au膜及び前記いずれか一の膜をエッチングすることで配線を形成する工程(e)と、
前記レジストパターンを剥離する工程(f)と、
前記配線をマスクとして前記TiW膜をエッチングする工程(g)と、
を含み、
前記TiW膜の膜厚は、被接合電極と前記Au膜とを接合する加重によって変形する前記樹脂突起の変形に、追従するように薄く形成され、
前記いずれか一の膜は、前記TiW膜の膜厚より薄く形成されることを特徴とする電子部品の製造方法。 Forming a resin layer having resin protrusions on the insulating film (a);
A step (b) of forming a TiW film on the resin layer and the insulating film;
A step (c) of forming any one of a Cu film, an Ag film, a Pd film, a Pt film, a Cr film, a Ni film and a Ti film on the TiW film;
A step (d) of forming an Au film on any one of the films;
Forming a resist pattern on the Au film, and forming a wiring by etching the Au film and any one of the films using the resist pattern as a mask; and
A step (f) of removing the resist pattern;
Etching the TiW film using the wiring as a mask (g);
Including
The film thickness of the TiW film is formed to be thin so as to follow the deformation of the resin protrusion deformed by a load for bonding the electrode to be bonded and the Au film,
Any one of the films is formed thinner than the thickness of the TiW film .
前記樹脂層及び前記絶縁膜上にTiW膜を形成する工程(b)と、
前記TiW膜上にCu膜、Ag膜、Pd膜、Pt膜、Cr膜、Ni膜及びTi膜のいずれか一の膜を形成する工程(c)と、
前記いずれか一の膜上にAu膜を形成する工程(d)と、
前記Au膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記Au膜をエッチングすることで配線を形成する工程(e)と、
前記レジストパターンを剥離する工程(f)と、
前記配線をマスクとして前記いずれか一の膜及び前記TiW膜をエッチングする工程(g)と、
を含み、
前記TiW膜の膜厚は、被接合電極と前記Au膜とを接合する加重によって変形する前記樹脂突起の変形に、追従するように薄く形成され、
前記いずれか一の膜は、前記TiW膜の膜厚より薄く形成されることを特徴とする電子部品の製造方法。 Forming a resin layer having resin protrusions on the insulating film (a);
A step (b) of forming a TiW film on the resin layer and the insulating film;
A step (c) of forming any one of a Cu film, an Ag film, a Pd film, a Pt film, a Cr film, a Ni film and a Ti film on the TiW film;
A step (d) of forming an Au film on any one of the films;
Forming a wiring pattern by forming a resist pattern on the Au film and etching the Au film using the resist pattern as a mask; and
A step (f) of removing the resist pattern;
Etching the any one film and the TiW film using the wiring as a mask (g);
Including
The film thickness of the TiW film is formed to be thin so as to follow the deformation of the resin protrusion deformed by a load for bonding the electrode to be bonded and the Au film,
Any one of the films is formed thinner than the thickness of the TiW film .
前記工程(a)の前に、基板上にAl膜またはAl合金膜を有する電極を形成する工程と、前記電極及び前記基板上に前記絶縁膜を形成する工程と、前記絶縁膜に開口部を形成することで、前記開口部によって前記電極を露出させる工程と、を含み、
前記工程(b)は、前記電極、前記樹脂層及び前記絶縁膜上に前記TiW膜を形成する工程であることを特徴とする電子部品の製造方法。 In claim 4 or 5,
Before the step (a), a step of forming an electrode having an Al film or an Al alloy film on a substrate, a step of forming the insulating film on the electrode and the substrate, and an opening in the insulating film Forming and exposing the electrode through the opening, and
The step (b) is a step of forming the TiW film on the electrode, the resin layer, and the insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015062183A JP6459690B2 (en) | 2015-03-25 | 2015-03-25 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015062183A JP6459690B2 (en) | 2015-03-25 | 2015-03-25 | Electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181647A JP2016181647A (en) | 2016-10-13 |
JP6459690B2 true JP6459690B2 (en) | 2019-01-30 |
Family
ID=57131136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015062183A Active JP6459690B2 (en) | 2015-03-25 | 2015-03-25 | Electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6459690B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04373175A (en) * | 1991-06-21 | 1992-12-25 | Fujitsu Ltd | Semiconductor device |
JP4100732B2 (en) * | 1997-01-22 | 2008-06-11 | ローム株式会社 | Semiconductor device |
JP2000011863A (en) * | 1998-06-19 | 2000-01-14 | Hitachi Ltd | MANUFACTURE OF Cr/Cu/Cr WIRING STRUCTURE, MANUFACTURE OF PLASMA DISPLAY PANEL USING THE BODY AND IMAGE DISPLAY DEVICE USING THE STRUCTURE |
JP4221606B2 (en) * | 2005-06-28 | 2009-02-12 | セイコーエプソン株式会社 | Manufacturing method of semiconductor device |
JP5057113B2 (en) * | 2009-11-17 | 2012-10-24 | セイコーエプソン株式会社 | Semiconductor device, electronic component and manufacturing method thereof |
-
2015
- 2015-03-25 JP JP2015062183A patent/JP6459690B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016181647A (en) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6406975B2 (en) | Semiconductor element and semiconductor device | |
JP2007317979A (en) | Method for manufacturing semiconductor device | |
JP6635328B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5474534B2 (en) | Passivation and contact surrounded by polyimide and method of manufacturing the same | |
KR20100076913A (en) | Method of manufacturing semiconductor device | |
JP5361264B2 (en) | Semiconductor device | |
JP4248355B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4506767B2 (en) | Manufacturing method of semiconductor device | |
JP6459690B2 (en) | Electronic component and manufacturing method thereof | |
JP6137454B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2005109171A (en) | Semiconductor device and manufacturing method thereof | |
KR20100093357A (en) | Wafer level chip scale package | |
JP6607771B2 (en) | Semiconductor device | |
JP2007258629A (en) | Manufacturing method of chip size package | |
CN103050460B (en) | Semiconductor device and manufacture method thereof | |
KR20100004332A (en) | Wafer level chip scale package and fabricating method of the same | |
JP4722690B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3885890B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JPH05283412A (en) | Semiconductor device and its manufacture | |
JP3733077B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0479333A (en) | Semiconductor integrated circuit | |
JP2007300139A (en) | Semiconductor device | |
JP2016100533A (en) | Electronic component and manufacturing method of the same | |
JP2013239756A (en) | Semiconductor device | |
JP2005093931A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180213 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6459690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |