Nothing Special   »   [go: up one dir, main page]

JP6457231B2 - Wafer division method - Google Patents

Wafer division method Download PDF

Info

Publication number
JP6457231B2
JP6457231B2 JP2014209761A JP2014209761A JP6457231B2 JP 6457231 B2 JP6457231 B2 JP 6457231B2 JP 2014209761 A JP2014209761 A JP 2014209761A JP 2014209761 A JP2014209761 A JP 2014209761A JP 6457231 B2 JP6457231 B2 JP 6457231B2
Authority
JP
Japan
Prior art keywords
wafer
modified layer
dividing
protective tape
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014209761A
Other languages
Japanese (ja)
Other versions
JP2016081990A (en
Inventor
鈴木 稔
稔 鈴木
健次 古田
健次 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2014209761A priority Critical patent/JP6457231B2/en
Publication of JP2016081990A publication Critical patent/JP2016081990A/en
Application granted granted Critical
Publication of JP6457231B2 publication Critical patent/JP6457231B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Description

本発明は、ウエーハを個々のチップに分割するウエーハの分割方法に関する。   The present invention relates to a wafer dividing method for dividing a wafer into individual chips.

ラインセンサと呼ばれる直線状のセンサは、矩形状のチップの隣り合う短辺同士が接触して構成されている。個々のチップは、例えば短辺が0.4mmで長辺が10mmといったサイズに形成されている。このようなチップは、例えば切削ブレードをウエーハの分割予定ラインに沿って切り込ませて切削することにより切り出している(例えば、下記の特許文献1及び特許文献2を参照)。そして、このようにしてウエーハから分割された複数のチップの短辺同士を相互に接触させることで、一直線状のラインセンサを形成している。   A linear sensor called a line sensor is configured such that adjacent short sides of a rectangular chip are in contact with each other. Each chip is formed in a size such that the short side is 0.4 mm and the long side is 10 mm, for example. Such a chip is cut out, for example, by cutting a cutting blade along a planned division line of the wafer (see, for example, Patent Document 1 and Patent Document 2 below). The short sides of the plurality of chips divided from the wafer in this way are brought into contact with each other to form a straight line sensor.

特開2010−073821号公報JP 2010-073821 A 特開2008−258496号公報JP 2008-258496 A

しかし、切削ブレードを用いてウエーハの表面側から切断してウエーハを分割する場合は、表面側の切断面に細かい凹凸が生じることがあるため、個片化された各チップの短辺同士が接触せず、所望の直線状のラインセンサを形成できないという問題がある。個々のチップがラインセンサ用のものでない場合においても、表面側の切断面に細かい凹凸があると、チップの品質が低下する。   However, when the wafer is divided by cutting from the front side of the wafer using a cutting blade, fine irregularities may occur on the cut surface on the front side, so the short sides of each chip that is singulated contact each other. Therefore, there is a problem that a desired linear line sensor cannot be formed. Even when individual chips are not for line sensors, if there are fine irregularities on the cut surface on the surface side, the quality of the chip will deteriorate.

本発明は、上記の事情にかんがみてなされたものであり、表面側の切断面に細かい凹凸を生じさせることなく、ウエーハを分割できるようにすることを目的としている。   The present invention has been made in view of the above circumstances, and an object thereof is to allow a wafer to be divided without causing fine irregularities on a cut surface on the surface side.

第一の発明は、表面に分割予定ラインによって区画されてデバイスが形成されるウエーハを分割予定ラインに沿って分割して矩形状のチップを形成し、チップの短辺同士を接触させラインセンサを形成するためのウエーハの分割方法であって、ウエーハの表面に保護テープを貼着する保護テープ貼着工程と、保護テープ貼着工程の後、ウエーハの裏面からウエーハに対して透過性を有する波長のレーザー光線を照射し内部に集光させ、分割予定ラインに沿ってウエーハの内部であって裏面よりも表面側に近い位置上端が位置する改質層を形成する改質層形成工程と、改質層形成工程の後、ウエーハの裏面から改質層を残存させる所定の深さに切削ブレードを切り込ませて改質層に接触させ、分割予定ラインに沿って切削溝を形成する切削溝形成工程と、を備え、切削溝の形成によって改質層を起点に分割する。 According to a first aspect of the present invention, a wafer on which a device is formed by dividing a surface by dividing lines is formed along a dividing line to form a rectangular chip, and a line sensor is formed by contacting the short sides of the chip with each other. A method of dividing a wafer to form, a protective tape attaching step of attaching a protective tape to the surface of the wafer, and a wavelength having transparency to the wafer from the back surface of the wafer after the protective tape attaching step And a modified layer forming step of forming a modified layer having an upper end located at a position closer to the front surface side than the back surface inside the wafer along the planned dividing line. after quality layer forming step, from the rear surface of the wafer by cut the cutting blade to a predetermined depth to leave a modified layer is brought into contact with the reforming layer, along the dividing lines to form a cut groove cut groove Comprising a forming step, and to divide starting from the modified layer by the formation of the cut groove.

第二の発明は、表面に分割予定ラインによって区画されてデバイスが形成されるウエーハを分割予定ラインに沿って分割して矩形状のチップを形成し、チップの短辺同士を接触させラインセンサを形成するためのするウエーハの分割方法であって、ウエーハの表面に保護テープを貼着する保護テープ貼着工程と、保護テープ貼着工程の後、ウエーハの裏面からウエーハに対して透過性を有する波長のレーザー光線を照射し内部に集光させ、分割予定ラインに沿ってウエーハの内部であって裏面よりも表面側に近い位置上端が位置する改質層を形成する改質層形成工程と、改質層形成工程の後、ウエーハの裏面から改質層を残存させる所定の深さに切削ブレードを切り込ませて改質層に接触させ、分割予定ラインに沿って切削溝を形成する切削溝形成工程と、切削溝形成工程の後、ウエーハに外力を加えて該改質層を起点に分割する分割工程と、を含む。 According to a second aspect of the present invention, a wafer on which a device is formed by dividing a surface on a surface by dividing a line is divided along the scheduled dividing line to form a rectangular chip, and a line sensor is formed by contacting the short sides of the chip with each other. A method of dividing a wafer to form, having a protective tape attaching step for attaching a protective tape to the surface of the wafer, and having transparency to the wafer from the back side of the wafer after the protective tape attaching step. A modified layer forming step of irradiating a laser beam of a wavelength and condensing the laser beam inside , forming a modified layer having an upper end located at a position closer to the front surface side than the back surface inside the wafer along the planned dividing line; after the reforming layer forming step, from the rear surface of the wafer by cut the cutting blade to a predetermined depth to leave a modified layer is brought into contact with the reforming layer, switching to form the cutting groove along the dividing lines A groove forming step, after the cutting groove forming step includes a dividing step of dividing the starting point said modified layer by applying an external force to the wafer, the.

第一の発明に係るウエーハの分割方法では、ウエーハの表面に保護テープを貼着した後に、ウエーハの裏面側からウエーハに対して透過性を有する波長のレーザー光線を照射してウエーハの内部に改質層を形成し、この改質層を残存させる所定の深さに切削ブレードをウエーハの裏面側から切り込ませて切削溝を形成するため、切削ブレードをウエーハの表面側から切り込ませなくても、切削溝の形成によって、改質層を起点にしてウエーハを個々のチップに分割することができる。
このようにして分割されたチップの表面側付近の切断面には凹凸ができにくいため、チップの品質が向上する。また、ラインセンサを形成するために複数のチップの切断面を相互に接触させたときに、チップの表面同士を連接させることができる。さらに、チップの裏面側付近の切断面には切削溝による切り代が形成されるため、隣接するチップの裏面同士が接触するのを防止することができ、所望のラインセンサを形成することができる。
In the wafer dividing method according to the first aspect of the invention, after a protective tape is attached to the front surface of the wafer, a laser beam having a wavelength that is transparent to the wafer is irradiated from the back side of the wafer to modify the inside of the wafer. The cutting blade is cut from the back surface side of the wafer to a predetermined depth where the modified layer remains, so that a cutting groove is formed, so that the cutting blade does not have to be cut from the front surface side of the wafer. By forming the cutting groove, the wafer can be divided into individual chips starting from the modified layer.
Since the cut surface near the surface side of the chip divided in this way is not easily uneven, the quality of the chip is improved. Further, when the cut surfaces of a plurality of chips are brought into contact with each other to form a line sensor, the surfaces of the chips can be connected to each other. Further, since a cutting allowance by a cutting groove is formed on the cut surface near the back surface side of the chip, it is possible to prevent the back surfaces of adjacent chips from contacting each other, and a desired line sensor can be formed. .

第二の発明に係るウエーハの分割方法は、ウエーハの表面に保護テープを貼着した後に、ウエーハの裏面側からウエーハに対して透過性を有する波長のレーザー光線を照射してウエーハの内部に改質層を形成し、この改質層を残存させる所定の深さに切削ブレードをウエーハの裏面側から切り込ませて切削溝を形成した後、改質層に外力を加えて改質層を起点にしてウエーハを分割するため、切削溝の形成によって分割できないウエーハについても、外力を改質層に加えることで、ウエーハを確実に分割することができる。   In the wafer dividing method according to the second invention, a protective tape is applied to the front surface of the wafer, and then a laser beam having a wavelength that is transparent to the wafer is irradiated from the back side of the wafer to modify the inside of the wafer. A cutting blade is cut from the back side of the wafer to a predetermined depth where the modified layer remains, and a cutting groove is formed. Then, external force is applied to the modified layer to start the modified layer. Since the wafer is divided, the wafer can be reliably divided by applying an external force to the modified layer even for a wafer that cannot be divided by forming the cutting groove.

ウエーハの一例を示す斜視図である。It is a perspective view which shows an example of a wafer. テープ貼着工程を示す斜視図である。It is a perspective view which shows a tape sticking process. 保持工程及び改質層形成工程を示す断面図である。It is sectional drawing which shows a holding process and a modified layer formation process. ウエーハの内部に改質層が形成された状態を示す断面図である。It is sectional drawing which shows the state in which the modified layer was formed in the inside of a wafer. 切削溝形成工程を示す断面図である。It is sectional drawing which shows a cutting groove formation process. 改質層を残存させる所定の深さに切削ブレードを切り込ませた状態を示す断面図である。It is sectional drawing which shows the state which cut the cutting blade to the predetermined depth which leaves a modified layer. 分割工程を示す断面図である。It is sectional drawing which shows a division | segmentation process.

以下では、図1に示すウエーハWを個々のチップに分割する分割方法について説明する。ウエーハWは、被加工物の一例であって、円板状の基板1を備えている。基板1の表面1aには、格子状の分割予定ライン2によって区画された各領域にデバイス3がそれぞれ形成されている。一方、基板1の裏面1bには、デバイス3が形成されていない。なお、図1に示したデバイス3はほぼ正方形状に形成されているが、デバイスのサイズ及び形状は特に限定されるものではなく、例えば短辺が0.4mmで長辺が10mmの長尺状に形成されているものもある。   Below, the division | segmentation method which divides | segments the wafer W shown in FIG. 1 into each chip | tip is demonstrated. The wafer W is an example of a workpiece, and includes a disk-shaped substrate 1. On the surface 1 a of the substrate 1, devices 3 are formed in the respective regions partitioned by the grid-like division lines 2. On the other hand, the device 3 is not formed on the back surface 1 b of the substrate 1. In addition, although the device 3 shown in FIG. 1 is formed in a substantially square shape, the size and shape of the device are not particularly limited. For example, the long shape has a short side of 0.4 mm and a long side of 10 mm. Some are formed.

(1)保護テープ貼着工程
まず、図2に示すように、基板1の表面1a側に保護テープ5を貼着する。具体的には、中央部分が開口したリング状のフレーム6の下面に保護テープ5を貼着するとともに、中央部から露出した保護テープ5に基板1の表面1a側を貼着する。このようにして保護テープ5を介してフレーム6と基板1とを一体に形成する。保護テープ5は、粘着性を有していればよく、その種類は特に限定されない。なお、フレーム6を使用せずに基板1と略同径の保護テープを表面1aに直接貼着してもよい。
(1) Protection tape sticking process First, as shown in FIG. 2, the protection tape 5 is stuck on the surface 1a side of the substrate 1. Specifically, the protective tape 5 is attached to the lower surface of the ring-shaped frame 6 having an open central portion, and the surface 1a side of the substrate 1 is attached to the protective tape 5 exposed from the central portion. In this way, the frame 6 and the substrate 1 are integrally formed via the protective tape 5. The protective tape 5 should just have adhesiveness, and the kind is not specifically limited. In addition, you may affix the protective tape of the substantially same diameter as the board | substrate 1 directly on the surface 1a, without using the flame | frame 6. FIG.

(2)保持工程
図3に示すように、ウエーハWを保持する保持面11を備えるチャックテーブル10にフレーム6と一体となったウエーハWを搬入するとともに、チャックテーブル10の周縁に配設されたクランプ手段12を用いてウエーハWを保持する。クランプ手段12は、チャックテーブル10の外周側から突出した支持部13と、該支持部13に配設されフレーム6が載置されるフレーム載置部14と、フレーム載置部14の一端に接続され軸部16を有する回転部15と、軸部16を支点に回転しフレーム載置部14に載置されたフレーム6の上面を押さえるクランプ部17とを備えている。
(2) Holding Step As shown in FIG. 3, the wafer W integrated with the frame 6 is loaded into the chuck table 10 having the holding surface 11 for holding the wafer W, and is disposed on the periphery of the chuck table 10. The wafer W is held using the clamping means 12. The clamping means 12 is connected to a support portion 13 protruding from the outer peripheral side of the chuck table 10, a frame placement portion 14 disposed on the support portion 13 and on which the frame 6 is placed, and one end of the frame placement portion 14. The rotating part 15 having the shaft part 16 and the clamp part 17 that rotates around the shaft part 16 and presses the upper surface of the frame 6 placed on the frame placing part 14 are provided.

ウエーハWの表面1aに貼着された保護テープ5側を下にして保持面11に載置するとともに、フレーム載置部14にフレーム6を載置する。続いてクランプ部17が軸部16を支点に回転し、クランプ部17でフレーム6の上面を押さえることによってチャックテーブル10においてウエーハWを保持する。   The protective tape 5 attached to the front surface 1a of the wafer W is placed on the holding surface 11 with the protective tape 5 side down, and the frame 6 is placed on the frame placing portion 14. Subsequently, the clamp portion 17 rotates with the shaft portion 16 as a fulcrum, and the wafer W is held on the chuck table 10 by pressing the upper surface of the frame 6 with the clamp portion 17.

(3)改質層形成工程
保護テープ貼着工程及び保持工程を実施した後、チャックテーブル10の上方側に配設されたレーザー照射手段20を用いて基板1の内部に改質層を形成する。レーザー照射手段20は、基板1に対して透過性を有する波長のレーザー光線の集光点を、基板1の内部であって例えば基板1の表面1a側に近接した位置に位置づける。
(3) Modified layer forming step After performing the protective tape attaching step and the holding step, the modified layer is formed inside the substrate 1 using the laser irradiation means 20 disposed on the upper side of the chuck table 10. . The laser irradiation means 20 positions a condensing point of a laser beam having a wavelength that is transmissive to the substrate 1 at a position inside the substrate 1, for example, close to the surface 1 a side of the substrate 1.

次いで、レーザー照射手段20は、図1に示した分割予定ライン2に沿って基板1の裏面1b側に向けてレーザー光線21を照射し、図4に示すように、基板1の内部であって裏面1bよりも表面1a側に近い位置に改質層7を形成する。この改質層7の形成により基板1の表面1a側の強度を弱めることができる。このようにして全ての分割予定ライン2に沿ってレーザー光線21の照射を繰返し行うことにより、基板1の内部に改質層7を形成する。   Next, the laser irradiation means 20 irradiates the laser beam 21 toward the back surface 1b side of the substrate 1 along the planned division line 2 shown in FIG. 1, and inside the substrate 1 as shown in FIG. The modified layer 7 is formed at a position closer to the surface 1a side than 1b. By forming the modified layer 7, the strength on the surface 1a side of the substrate 1 can be weakened. In this way, the modified layer 7 is formed inside the substrate 1 by repeatedly irradiating the laser beam 21 along all the division lines 2.

(4)切削溝形成工程
改質層形成工程を実施した後、図5に示す切削手段30によって、図1に示した分割予定ライン2に沿ってウエーハWの裏面1b側から切削して基板1に切削溝を形成する。切削手段30は、図5(a)に示すように、回転可能なスピンドル31と、スピンドル31の先端に装着された切削ブレード32とを少なくとも備えている。
(4) Cutting groove forming step After performing the modified layer forming step, the substrate 1 is cut from the back surface 1b side of the wafer W along the division line 2 shown in FIG. A cutting groove is formed on the surface. As shown in FIG. 5A, the cutting means 30 includes at least a rotatable spindle 31 and a cutting blade 32 attached to the tip of the spindle 31.

切削手段30は、スピンドル31を回転させることにより切削ブレード32を所定の回転速度で例えば矢印A方向に回転させながら、基板1の裏面1b側から改質層7を残存させる所定の深さに切削ブレード32を切り込ませる。   The cutting means 30 performs cutting to a predetermined depth at which the modified layer 7 remains from the back surface 1b side of the substrate 1 while rotating the cutting blade 32 at a predetermined rotational speed, for example, in the direction of arrow A by rotating the spindle 31. The blade 32 is cut.

ここで、改質層を残存させる所定の深さとは、切削ブレード32で改質層7の全てを除去しない程度の任意の切り込み深さを意味する。例えば図6(a)に示すように、切削ブレード32の刃先が改質層7にわずかに接触する程度の深さを、改質層7を残存させる所定の深さとして設定してよい。また、図6(b)に示すように、切削ブレード32を基板1の内部の改質層7に切り込ませて改質層7がわずかに残る程度の深さを、改質層7を残存させる所定の深さとして設定してもよい。   Here, the predetermined depth for leaving the modified layer means an arbitrary cutting depth that does not remove all of the modified layer 7 with the cutting blade 32. For example, as shown in FIG. 6A, the depth at which the cutting edge of the cutting blade 32 slightly contacts the modified layer 7 may be set as a predetermined depth at which the modified layer 7 remains. Further, as shown in FIG. 6B, the cutting blade 32 is cut into the modified layer 7 inside the substrate 1 so that the modified layer 7 remains slightly deep so that the modified layer 7 remains. The predetermined depth may be set.

改質層7を残存させる所定の深さに切削ブレード32を切り込ませると、図6(a)及び(b)に示すように、改質層7から表面1aに至るヒビ9が基板1の内部に発生する。このヒビ9によって、分割予定ライン2が破断する。   When the cutting blade 32 is cut to a predetermined depth where the modified layer 7 remains, as shown in FIGS. 6A and 6B, cracks 9 from the modified layer 7 to the surface 1 a are formed on the substrate 1. Occurs inside. Due to the crack 9, the division planned line 2 is broken.

このように、改質層7を残存させる所定の深さを設定し、図5(a)に示す切削ブレード32で1本の分割予定ライン2を切削する毎に切削手段30を例えば矢印Y方向にインデックス送りしつつ、上記切削動作を繰り返し行い、全ての分割予定ライン2に沿って切削する。そして、図5(b)に示すように、基板1に対して全ての分割予定ライン2に沿って表面1bに至らない切削溝8を形成し、上記したヒビ9を基板1の内部に発生させ、ヒビ9を分割起点にしてウエーハWを個々のデバイスごとのチップに分割する。   In this way, the predetermined depth at which the modified layer 7 remains is set, and the cutting means 30 is moved, for example, in the direction indicated by the arrow Y each time one division planned line 2 is cut with the cutting blade 32 shown in FIG. The above-mentioned cutting operation is repeated while feeding the index to, and cutting is performed along all the division planned lines 2. Then, as shown in FIG. 5 (b), cutting grooves 8 that do not reach the surface 1 b are formed along all the division lines 2 on the substrate 1, and the above-described crack 9 is generated inside the substrate 1. The wafer W is divided into chips for each device using the crack 9 as a starting point.

一方、図6(c)に示すように、改質層7まで切り込まない深さに切削ブレード32を切り込ませた場合は、上記したヒビ9が基板1の内部に発生しないため、後記の分割工程を実施する。   On the other hand, as shown in FIG. 6 (c), when the cutting blade 32 is cut to a depth that does not cut to the modified layer 7, the crack 9 described above does not occur inside the substrate 1, so that it will be described later. A division process is performed.

(5)分割工程
図7に示すように、チャックテーブル10の下方に配設されたテープ拡張手段40によって基板1の内部に外力を加えて基板1を分割する。図7(a)に示すテープ拡張手段40は、チャックテーブル10の周囲に配設されたリング状の拡張リング42と、拡張リング42を上下方向に昇降させる拡張シリンダ41とを少なくとも備えている。
(5) Dividing Step As shown in FIG. 7, the substrate 1 is divided by applying an external force to the inside of the substrate 1 by the tape expansion means 40 disposed below the chuck table 10. The tape expanding means 40 shown in FIG. 7A includes at least a ring-shaped expansion ring 42 disposed around the chuck table 10 and an expansion cylinder 41 that moves the expansion ring 42 up and down.

基板1を分割する際には、拡張シリンダ41によって拡張リング42を上昇させ、図7(b)に示すように、拡張リング42でテープ5を下方から押し上げる。これにより、テープ5が放射状に拡張し、基板1の内部の改質層7に外力が加わり、改質層7を分割起点にしてウエーハWを個々のデバイス付きのチップCに分割する。   When the substrate 1 is divided, the expansion ring 42 is raised by the expansion cylinder 41, and the tape 5 is pushed up from below by the expansion ring 42 as shown in FIG. 7B. As a result, the tape 5 expands radially, an external force is applied to the modified layer 7 inside the substrate 1, and the wafer W is divided into chips C with individual devices using the modified layer 7 as a starting point.

ここで、ウエーハWを分割するときに、図7(a)に示した改質層7を境にして隣接したチップCを引き離すと、図7(b)の部分拡大図に示すように、チップCの表面1a側付近における切断面1cの間に切り代L1が形成される。一方、チップCの裏面1b側には、図7(a)に示した切削溝8が形成されていたため、裏面1b側付近の切断面1dの間に切り代L1よりも幅広の切り代L2が形成される。このように、チップCの表面1a側の切り代L1を切り代L2よりも狭く設定できることから、基板1の表面1aにおいてデバイスを形成できる領域を増やすことができる。切削溝形成工程でウエ−ハWを分割した場合も同様である。   Here, when the wafer W is divided, when the adjacent chips C are separated from each other with the modified layer 7 shown in FIG. 7A as a boundary, as shown in the partially enlarged view of FIG. A cutting margin L1 is formed between the cut surfaces 1c near the surface 1a side of C. On the other hand, since the cutting groove 8 shown in FIG. 7A is formed on the back surface 1b side of the chip C, a cutting margin L2 wider than the cutting margin L1 is formed between the cut surfaces 1d near the back surface 1b side. It is formed. As described above, since the cutting margin L1 on the surface 1a side of the chip C can be set narrower than the cutting margin L2, it is possible to increase a region where a device can be formed on the surface 1a of the substrate 1. The same applies when the wafer W is divided in the cutting groove forming step.

なお、分割工程は、テープ5を拡張させてチップCに分割する場合に限定されない。例えば、先端が分割予定ライン2に沿ってライン状に形成された押圧ブレードを用いて分割予定ライン2に沿って押圧して個々のチップCに分割してもよい。   The dividing step is not limited to the case where the tape 5 is expanded and divided into chips C. For example, the chips may be divided into individual chips C by pressing along the planned division line 2 using a pressing blade whose tip is formed in a line along the planned division line 2.

本発明のウエーハの分割方法は、改質層形成工程を実施して基板1の内部であって表面1a側に近い位置に改質層7を形成した後、切削溝形成工程を実施して切削ブレード32を用いて基板1の裏面1b側から改質層を残存させる所定の深さに切削溝8を形成するため、切削ブレード32を基板1の表面1a側に切り込ませなくても、切削溝8の形成によって、改質層7から表面1aに至るヒビ9を発生させてウエーハWを個々のチップに容易に分割することができる。
このようにしてウエーハWを個々のチップCに分割した後、例えば複数のチップCの切断面1cを相互に接触させることで直線状のラインセンサを形成する際に、各チップCの表面1a側の切断面1cは改質層7を起点に割断した面になり凹凸が少ないため、隣接するチップの表面同士を連接させることができる。また、各チップCの裏面1b側の切断面1dには凸凹が有るが隣接するチップCの切断面1d間には幅広の切り代L2があり、隣接するチップCの裏面1bが接触するのを防止できるため、チップの側面をテーパ状に形成しなくても、所望のラインセンサを形成することが可能となる。
In the wafer dividing method of the present invention, the modified layer forming step is performed to form the modified layer 7 at a position close to the surface 1a inside the substrate 1, and then the cutting groove forming step is performed to perform cutting. Since the cutting groove 8 is formed at a predetermined depth at which the modified layer remains from the back surface 1b side of the substrate 1 using the blade 32, the cutting blade 32 can be cut without being cut into the front surface 1a side of the substrate 1. By forming the grooves 8, cracks 9 from the modified layer 7 to the surface 1a can be generated to easily divide the wafer W into individual chips.
After dividing the wafer W into the individual chips C in this way, for example, when forming a linear line sensor by bringing the cut surfaces 1c of the plurality of chips C into contact with each other, the surface 1a side of each chip C Since the cut surface 1c is a surface that is cleaved from the modified layer 7 and has less unevenness, the surfaces of adjacent chips can be connected to each other. Further, although the cut surface 1d on the back surface 1b side of each chip C is uneven, there is a wide cutting margin L2 between the cut surfaces 1d of the adjacent chips C, and the back surface 1b of the adjacent chip C is in contact with it. Therefore, it is possible to form a desired line sensor without forming the side surface of the chip into a tapered shape.

さらに、切削溝の形成によって分割できないウエーハについても、外力を改質層に加えることで、ウエーハを確実に分割することができる。   Furthermore, even for a wafer that cannot be divided by the formation of a cutting groove, the wafer can be reliably divided by applying an external force to the modified layer.

1:基板 1a:表面 1b:裏面 1c:切断面 2:分割予定ライン 3:デバイス
5:テープ 6:フレーム 7:改質層 8:切削溝 9:ヒビ
10:チャックテーブル 11:保持面
12:クランプ手段 13:支持部 14:フレーム載置部 15:回転部 16:軸部
17:クランプ部
20:レーザー照射手段 21:レーザー光線
30:切削手段 31:スピンドル 32:切削ブレード
40:テープ拡張手段 41:拡張シリンダ 42:拡張リング
1: Substrate 1a: Front surface 1b: Back surface 1c: Cut surface 2: Line to be divided 3: Device 5: Tape 6: Frame 7: Modified layer 8: Cutting groove 9: Crack 10: Chuck table 11: Holding surface 12: Clamp Means 13: Supporting part 14: Frame placing part 15: Rotating part 16: Shaft part 17: Clamping part 20: Laser irradiation means 21: Laser beam 30: Cutting means 31: Spindle 32: Cutting blade 40: Tape expanding means 41: Expansion Cylinder 42: Expansion ring

Claims (2)

表面に分割予定ラインによって区画されてデバイスが形成されるウエーハを該分割予定 ラインに沿って分割して矩形状のチップを形成し、該チップの短辺同士を接触させラインセンサを形成するためのウエーハの分割方法であって、
ウエーハの表面に保護テープを貼着する保護テープ貼着工程と、
該保護テープ貼着工程の後、ウエーハの裏面からウエーハに対して透過性を有する波長 のレーザー光線を照射し内部に集光させ、該分割予定ラインに沿ってウエーハの内部であって該裏面よりも該表面側に近い位置上端が位置する改質層を形成する改質層形成工程と、
該改質層形成工程の後、ウエーハの裏面から該改質層を残存させる所定の深さに切削ブレードを切り込ませて該改質層に接触させ、該分割予定ラインに沿って切削溝を形成する切削溝形成工程と、を備え、
該切削溝の形成によって該改質層を起点に分割するウエーハの分割方法。
A wafer that is partitioned on a surface by a predetermined division line to form a device is divided along the predetermined division line to form a rectangular chip , and the short sides of the chip are brought into contact with each other to form a line sensor. A method of dividing a wafer,
A protective tape attaching process for attaching a protective tape to the wafer surface;
After the step of attaching the protective tape, a laser beam having a wavelength that is transparent to the wafer is irradiated from the back surface of the wafer to be condensed inside, and the inside of the wafer along the planned dividing line and beyond the back surface. A modified layer forming step of forming a modified layer having an upper end located at a position close to the surface side ;
After the modified layer forming step, a cutting blade is cut from the back surface of the wafer to a predetermined depth where the modified layer remains, and is brought into contact with the modified layer , and a cutting groove is formed along the planned dividing line. A cutting groove forming step to be formed,
A wafer dividing method in which the modified layer is divided from a starting point by forming the cutting groove.
表面に分割予定ラインによって区画されてデバイスが形成されるウエーハを該分割予定 ラインに沿って分割して矩形状のチップを形成し、短辺同士を接触させラインセンサを形成するためのウエーハの分割方法であって、
ウエーハの表面に保護テープを貼着する保護テープ貼着工程と、
該保護テープ貼着工程の後、ウエーハの裏面からウエーハに対して透過性を有する波長 のレーザー光線を照射し内部に集光させ、該分割予定ラインに沿ってウエーハの内部であって該裏面よりも該表面側に近い位置上端が位置する改質層を形成する改質層形成工程と、
該改質層形成工程の後、ウエーハの裏面から該改質層を残存させる所定の深さに切削ブレードを切り込ませて該改質層に接触させ、該分割予定ラインに沿って切削溝を形成する切削溝形成工程と、
前記切削溝形成工程の後、ウエーハに外力を加えて該改質層を起点に分割する分割工程 と、
を含むウエーハの分割方法。
The wafer devices are partitioned are formed by dividing lines on the surface is divided along the dividing lines to form a rectangular chip, the division of the wafer to form a line sensor by contacting the short sides together A method,
A protective tape attaching process for attaching a protective tape to the wafer surface;
After the step of attaching the protective tape, a laser beam having a wavelength that is transparent to the wafer is irradiated from the back surface of the wafer to be condensed inside, and the inside of the wafer along the planned dividing line and beyond the back surface. A modified layer forming step of forming a modified layer having an upper end located at a position close to the surface side ;
After the modified layer forming step, a cutting blade is cut from the back surface of the wafer to a predetermined depth where the modified layer remains, and is brought into contact with the modified layer , and a cutting groove is formed along the planned dividing line. A cutting groove forming step to be formed;
After the cutting groove forming step, a dividing step of applying an external force to the wafer to divide the modified layer from the starting point;
Method of dividing a wafer including
JP2014209761A 2014-10-14 2014-10-14 Wafer division method Active JP6457231B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014209761A JP6457231B2 (en) 2014-10-14 2014-10-14 Wafer division method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014209761A JP6457231B2 (en) 2014-10-14 2014-10-14 Wafer division method

Publications (2)

Publication Number Publication Date
JP2016081990A JP2016081990A (en) 2016-05-16
JP6457231B2 true JP6457231B2 (en) 2019-01-23

Family

ID=55959042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014209761A Active JP6457231B2 (en) 2014-10-14 2014-10-14 Wafer division method

Country Status (1)

Country Link
JP (1) JP6457231B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515226B2 (en) 2020-05-04 2022-11-29 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6817822B2 (en) * 2017-01-18 2021-01-20 株式会社ディスコ Processing method
JP6814646B2 (en) * 2017-01-23 2021-01-20 株式会社ディスコ Optical device wafer processing method
JP6953210B2 (en) * 2017-07-14 2021-10-27 株式会社ディスコ Wafer processing method
JP2019024038A (en) * 2017-07-24 2019-02-14 株式会社ディスコ Wafer processing method
JP7512070B2 (en) * 2020-04-20 2024-07-08 株式会社ディスコ Wafer processing method
JP7512072B2 (en) * 2020-04-21 2024-07-08 株式会社ディスコ Wafer processing method
CN114160958A (en) * 2021-12-07 2022-03-11 华东光电集成器件研究所 Method for combining laser invisible cutting and mechanical cutting of wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4494728B2 (en) * 2003-05-26 2010-06-30 株式会社ディスコ Non-metallic substrate division method
JP2007165371A (en) * 2005-12-09 2007-06-28 Toshiba Corp Method of manufacturing semiconductor device
JP5758116B2 (en) * 2010-12-16 2015-08-05 株式会社ディスコ Split method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515226B2 (en) 2020-05-04 2022-11-29 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US12094794B2 (en) 2020-05-04 2024-09-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
JP2016081990A (en) 2016-05-16

Similar Documents

Publication Publication Date Title
JP6457231B2 (en) Wafer division method
JP6053381B2 (en) Wafer dividing method
TWI625810B (en) Wafer processing method
JP6180223B2 (en) Wafer manufacturing method
KR20160032678A (en) SLICING METHOD OF SiC INGOT
JP6560040B2 (en) Wafer processing method
JP6101468B2 (en) Wafer processing method
JP6004705B2 (en) Method for forming chip with adhesive film
JP2019050357A (en) Substrate processing method
JP6523882B2 (en) Wafer processing method
JP2010050416A (en) Method of manufacturing semiconductor device
JP6013859B2 (en) Wafer processing method
JP6679156B2 (en) Wafer processing method
JP4680693B2 (en) Plate-shaped member dividing device
JP6009240B2 (en) Wafer processing method
TW201842559A (en) Workpiece dividing method
JP5881504B2 (en) Wafer processing method
JP2013239557A (en) Chip clearance keeping device
JP5953113B2 (en) Workpiece division method
JP2016042526A (en) Wafer processing method
JP6301658B2 (en) Wafer processing method
JP5930840B2 (en) Processing method of plate
JP2019102688A (en) Processing method of wafer
JP6226803B2 (en) Processing method
JP6185792B2 (en) Semiconductor wafer cutting method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181220

R150 Certificate of patent or registration of utility model

Ref document number: 6457231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250