JP6454567B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置及び無線通信装置に関し、例えば整合及びフィルタリングを行う半導体装置及び無線通信装置に関する。

近年、Bluetooth（登録商標）等の無線を用いるコンピュータ機器の需要が増加しており、また、ウェアラブルデバイスに搭載するために、無線回路の１チップ化などが要求されていることから、マイコンやＳｏＣ（System on a Chip）などの半導体装置への無線回路の搭載が増加している。

半導体装置に搭載される無線回路では、整合回路を用いて平衡信号を非平衡信号に変換し、合わせてインピーダンス整合を行い、非平衡信号をアンテナから送信する。例えば、非特許文献１では、半導体装置に搭載された無線回路に整合回路を備えた例が記載されている。

また、半導体装置に搭載される無線回路では、高調波を抑圧するためのフィルタを備える。例えばBluetooth（登録商標）、Bluetooth low energy（登録商標）, IEEE802.15.4gでは、高効率な飽和動作パワーアンプを用いられている。しかしながら飽和動作パワーアンプは、出力に含まれる高調波成分のレベルが高くなるので、各種法令・規格に準拠するよう、高調波を抑圧してから空間に送信することが必要である。

例えば非特許文献１では、半導体装置に整合回路及びフィルタを搭載することが検討されている。

A 2.4-GHz HBT power amplifier using an on-chip transformer as an output matching network Hoseok Seol, ; Changkun Park ; Dong Ho Lee ; Park, Min ; Songcheol Hong Microwave Symposium Digest, 2008 IEEE MTT-S International Publication Year: 2008, Page(s): 875 - 878

従来の装置では、整合回路及びフィルタを搭載する半導体装置の実装面積が増加してしまう問題があった。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、送信データを規定の周波数の送信信号に変換する送信回路と、前記送信信号の電力を増幅する増幅器と、前記送信信号を平衡信号から不平衡信号に変換する整合回路と、前記送信信号の周波数帯域を制限するフィルタ回路と、を備え、前記整合回路は一次インダクタと二次インダクタとを含み、前記フィルタ回路はフィルタ用インダクタを含み、前記一次インダクタ、前記二次インダクタ、および前記フィルタ用インダクタは同一の平面上にそれぞれ略同心で巻かれている。

前記一実施の形態によれば、整合回路及びフィルタを搭載する半導体装置の実装面積を減少させることができる。

実施の形態に係る半導体装置の概要構成を示す構成図である。 無線通信装置に用いる一般的な半導体装置の概要構成を示す図である。 実施の形態に係る半導体装置の概要構成を示す構成図である。 実施の形態に係る半導体装置の概要構成を示す構成図である。 実施の形態に係る半導体装置の概要構成を示す構成図である。 実施の形態に係る半導体装置の概要構成を示す構成図である。 実施の形態に係る半導体装置の概要構成を示す回路図である。 実施の形態１に係る半導体装置の構成を示す図である。 実施の形態１に係る半導体装置の概要構成を示す回路図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の結合定数とインダクタンスの関係を示す図である。 実施の形態１に係る半導体装置の結合定数とインダクタンスの関係を示す図である。 実施の形態１に係る半導体装置の概要構成を示す構成図である。 実施の形態２に係る半導体装置の構成を示す図である。 実施の形態３に係る半導体装置の構成を示す図である。 実施の形態４に係る半導体装置の構成を示す図である。 実施の形態５に係る半導体装置の構成を示す図である。 実施の形態５に係る半導体装置の構成を示す図である。 実施の形態６に係る半導体装置の構成を示す図である。 実施の形態６に係る半導体装置の構成を示す図である。 実施の形態７に係る装置の無線通信の構成を示す図である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

（実施の形態の概要）
図１は、実施の形態に係る半導体装置の概要構成を示す構成図である。図１に示すように、実施の形態に係る半導体装置１０は、シンセサイザ１１と、送信器１２と、増幅器１３と、送信整合回路及びフィルタ１４と、ＬＮＡ１５と、受信器１６とを備えている。半導体装置１０は、無線通信装置２０に組み込まれて用いられるのが好適である。

例えば、無線通信装置２０は、半導体装置１０と、インターフェース２１と、モデム２２と、切替器２３と、アンテナ２４と、受信フィルタ２５と、受信整合回路２６とを備える。

インターフェース２１は、内部または外部と、モデム２２との信号の電圧等の規格を調整して、ＭＣＵ（Micro Control Unit）２７とのデータ通信の仲介を行う。モデム２２は、送信信号を変調して送信器１２に出力し、また受信器１６からの受信信号を復調してインターフェース２１に出力する。

シンセサイザ１１は、発振器を有し、無線周波数の信号を生成して送信器１２及び受信器１６に出力する。送信器１２は、送信信号を無線周波数に変換して増幅器１３に出力する。増幅器１３は、送信信号の電力を増幅して、送信整合回路及びフィルタ１４に出力する。

送信整合回路及びフィルタ１４は、送信信号のインピーダンス変換及び平衡−不平衡変換を行う送信整合回路（バラン）と、遮断周波数帯の信号を減衰するフィルタとを一体の半導体集積回路にまとめたものである。この送信整合回路及びフィルタ１４は、送信信号のインピーダンス変換、平衡−不平衡変換、及び遮断周波数帯の信号の減衰を行う。例えば、送信整合回路及びフィルタ１４は、３次高調波を減衰する。そして、送信整合回路及びフィルタ１４は、処理後の送信信号を切替器２３に出力する。

切替器２３は、送信信号をアンテナ２４に出力する。そして、アンテナ２４は、送信信号を無線信号として送信する。またアンテナ２４は、受信した無線信号を受信信号として、切替器２３に出力する。切替器２３は受信信号を受信フィルタ２５に出力する。

受信フィルタ２５は、受信信号に対して遮断周波数帯の信号を減衰し、受信整合回路２６に出力する。受信整合回路２６は、受信信号のインピーダンス変換及び平衡−不平衡変換を行う。そして、受信整合回路２６は、処理後の受信信号をＬＮＡ１５に出力する。

ＬＮＡ１５は低雑音増幅器(LNA:Low Noise Amplifier)であり、受信信号を増幅して受信器１６に出力する。受信器１６は、受信信号を無線周波数からベースバンドに変換して、モデム２２に出力する。

このように本実施の形態の半導体装置は、送信整合回路及びフィルタを一つの回路としてまとめて内部に備えている。

図２は、無線通信装置に用いる一般的な半導体装置の概要構成を示す図である。図２において、図１と同様の構成については同じ番号を付して説明を省略する。

図２において、半導体装置３０は、図１の半導体装置１０と比べて送信整合回路及びフィルタ１４を有していない。そして、無線通信装置３１は、半導体装置３０とは別に、送信整合回路３２と、送信フィルタ３３とを備えている。

すなわち、本実施の形態の半導体装置１０は、送信整合回路及びフィルタ１４を半導体内部に備えており、無線通信装置２０は、送信整合回路及びフィルタを別に用意する必要がなくなる。

次に回路としての、本実施の形態の半導体装置について説明する。図３は、無線通信装置の送信部分の概略構成を示す回路図である。図３では、無線通信装置の回路構成のうち、増幅器、送信整合回路、及びフィルタの部分について図示している。

図３に示すように、増幅器ＰＡ１３は、ＦＥＴ（Field effect transistor）を組み合わせた差動パワーアンプから構成されている。そして、増幅器ＰＡ１３は、入力端子を送信器１２に接続し、出力端子を送信整合回路ＴＲ４１の平衡側端子に接続している。

送信整合回路ＴＲ４１は、平衡側を構成するインダクタＬ４２及びキャパシタＣ４３と、不平衡側を構成するインダクタＬ４４から構成される。また不平衡側のキャパシタＣ４５は、外部に備えても良いし、送信整合回路ＴＲ４１内に備えても良い。送信整合回路ＴＲ４１は、平衡側の端子２つを増幅器ＰＡ１３の出力に接続し、不平衡側の一端を接地し、他の一端を出力とする。

そして、フィルタＬＰＦ４６は、インダクタＬ４７と、キャパシタＣ４８とから構成されている。インダクタＬ４７の一端は送信整合回路ＴＲ４１の出力と接続し、他の一端をキャパシタＣ４８に接続している。またキャパシタＣ４８は、インダクタＬ４７と接続していない一端を接地している。

本発明者は、これらの送信整合回路ＴＲ４１とフィルタＬＰＦ４６を半導体装置に組み込むことを発想した。図４は、実施の形態に係る半導体装置の概要構成を示す構成図である。図４に示すように、無線通信装置ＲＤ５０内にある半導体装置ＳＤ５１は、増幅器ＰＡ１３と、送信整合回路ＴＲ４１と、インダクタＬ４７と、キャパシタＣ４８を備える。

この半導体装置ＳＤ５１をブロック図で示したものを図５に示す。図５は、実施の形態に係る半導体装置の概要構成を示す構成図である。図５において、図１と同様の構成については同じ番号を付して説明を省略する。

図５に示す半導体装置５１は、シンセサイザ１１と、送信器１２と、増幅器１３と、ＬＮＡ１５と、受信器１６と、送信整合回路５２と、フィルタ５３と、を備えている。そして、無線通信装置５０は、半導体装置５１と、インターフェース２１と、モデム２２と、切替器２３と、アンテナ２４と、受信フィルタ２５と、受信整合回路２６とを備える。

図５に示すように、発明者は、まず半導体装置５１に送信整合回路５２と、フィルタ５３とを組み込むことを発想し、さらに半導体装置５１内での送信整合回路５２とフィルタ５３とを一体化した回路構成とすることを発想した。

すなわち、図３に示すように、送信整合回路ＴＲ４１の不平衡側のインダクタＬ４４と、フィルタＬＰＦ４６のインダクタＬ４７とは、一端を接続し、接続点を不平衡側の出力としている。したがって、送信整合回路ＴＲ４１とフィルタＬＰＦ４６とを一体化した回路とした場合、平衡側の２つの端子と、不平衡側のインダクタＬ４４と、フィルタＬＰＦ４６のインダクタＬ４７の接続する１つの端子と、不平衡側のインダクタＬ４４の他の１つの端子と、フィルタＬＰＦ４６のインダクタＬ４７の他の１つの端子との、合計５端子の回路を構成することになる。

図６は、実施の形態に係る半導体装置の概要構成を示す構成図である。図６において、無線通信装置ＲＤ６０内にある半導体装置ＳＤ６１は、増幅器ＰＡ１３と、送信整合回路及びインダクタＩＤ６２と、キャパシタＣ６３を備える。これらは全て半導体基板上に形成されている。

送信整合回路及びインダクタＩＤ６２は、整合回路における平衡側の２端子Ｐ１ＰとＰ１Ｎとを、整合回路における不平衡側のインダクタとフィルタのインダクタとの接続点となる端子Ｐ２Ｐと、整合回路における不平衡側のインダクタの他の端子Ｐ２Ｎと、フィルタのインダクタの他の端子Ｐ３とを有する。すなわち送信整合回路及びインダクタＩＤ６２は、５端子受動回路を構成している。

そして、端子Ｐ２Ｐは出力端子となり、また端子Ｐ２Ｎは接地している。また端子Ｐ３は、キャパシタＣ６３に接続している。またキャパシタＣ６３は、端子Ｐ３と接続していない一端を接地している。これらの接続によりインダクタＬ１０３とキャパシタＣ６３との直列接続回路が形成される。

そして、端子Ｐ１ＰとＰ１Ｎは、それぞれ増幅器ＰＡ１３の出力と接続する。また、端子Ｐ２Ｎは接地し、且つキャパシタを介して端子Ｐ３と接続することにより、フィルタを構成する。端子Ｐ２Ｐは、不平衡側の出力端子として機能する。

図６の送信整合回路及びインダクタＩＤ６２の内部回路を図７に示す。図７は、実施の形態に係る半導体装置の概要構成を示す回路図である。

図７に示すように、送信整合回路及びインダクタＩＤ６２は、送信整合回路の平衡側のインダクタＬ７１と、不平衡側のインダクタＬ７２と、フィルタのインダクタＬ７３と、を有し、それを相互インダクタンスで結合されている。すなわち、送信整合回路の平衡側のインダクタＬ７１と不平衡側のインダクタＬ７２とが相互インダクタンスで結合されているだけでなく、平衡側のインダクタＬ７１とフィルタのインダクタＬ７３とが相互インダクタンスで結合され、そして不平衡側のインダクタＬ７２とフィルタのインダクタＬ７３とが相互インダクタンスで結合されている。

この送信整合回路のインダクタとフィルタのインダクタとが相互インダクタンスで結合されていることによる効果は以下の実施形態の説明において明らかにする。

（実施の形態１）
以下、図面を参照して実施の形態１について説明する。実施の形態１では、整合回路を平衡−不平衡変換を含むバランとして機能する例について説明する。すなわち、整合回路の一次インダクタが平衡側のインダクタとなり、二次インダクタが不平衡側のインダクタとなる。図８は、実施の形態１に係る半導体装置の構成を示す図である。図８において、実線は配線層の配線を示し、白抜き線は、他の配線層での配線を示す。図８に示すように、半導体装置ＳＤ１００は、インダクタＬ１０１と、インダクタＬ１０２と、インダクタＬ１０３とを、半導体基板の平面上に備えている。

インダクタＬ１０１は、整合回路における平衡側のインダクタであり、Ｐ１ＰとＰ１Ｎとを端子として接続している。インダクタＬ１０２は、整合回路における不平衡側のインダクタであり、Ｐ２ＰとＰ２Ｎとを端子として接続している。

インダクタＬ１０３は、フィルタを構成するインダクタであり、Ｐ２ＰとＰ３とを端子として接続している。すなわち、インダクタＬ１０２と、インダクタＬ１０３は、互いの一端を接続し、Ｐ２Ｐを出力端子としている。

図８において、インダクタＬ１０１は２回巻き、インダクタＬ１０２は３回巻き、インダクタＬ１０３は１回巻きであるが、各インダクタの巻き数は設定するインダクタタンスにより決定するものであり、図８の巻き数に限定されるものではない。

またインダクタＬ１０２と、インダクタＬ１０３は、端子Ｐ２Ｐから見て同じ周方向、すなわち図８を正面から見る方向で右巻きに巻かれている。それぞれのインダクタは、好適には、多層配線層のうちの最も厚い層に形成されている。そして、配線同士の交差部のみ、一方の配線が他の配線層を用いて形成されている。

そして図８に示すように、インダクタＬ１０１と、インダクタＬ１０２と、インダクタＬ１０３とは、それぞれ略環を形成し、略同心で平面上に互いに接触しないように配置されている。言い換えれば３個のインダクタが互いにその中心を、最も内側に配置されたインダクタの内側に位置する様に配置されている。

これらのインダクタは、内側から、インダクタＬ１０２、インダクタＬ１０１、インダクタＬ１０２、インダクタＬ１０１、インダクタＬ１０２、インダクタＬ１０３の順に略同心で配置されている。

次に半導体装置ＳＤ１００の積層方向の構造について説明する。図１０〜１２は、実施の形態１に係る半導体装置の構成を示す断面図である。

図１０は、図８におけるＸＡ−ＸＢでの断面を示す断面図である。図１０において、インダクタＬ１０１〜１０３は同じ層に形成されている。そして、インダクタＬ１０１は、ビア１０１Ａ、他の配線層の配線１０１Ｂを介して端子Ｐ１Ｎに接続される。

このように、インダクタを同一の層に形成し、配線が交差する部分について他の配線層を経由することにより、半導体装置ＳＤ１００が形成される。

インダクタＬ１０１〜１０３は、いずれも多層配線のうちの最も厚い層を用いて形成されるのが好適である。そして配線同士が交差する部分は、他の配線層を用いて形成することができる。また図１０に示すように、インダクタＬ１０１〜１０３は、増幅器ＰＡ１３と異なる層に形成することが好適である。

インダクタ同士が交差する部分についても同様に他の配線層を経由することにより、半導体装置ＳＤ１００が形成される。図１１は、図８におけるＸＩＡ−ＸＩＢでの断面を示す断面図である。図１１において、インダクタＬ１０１及び１０２は、交差する配線について、それぞれビア１０１Ａ及び１０２Ａを経由して他の配線層の配線１０１Ｂ及び１０２Ｂに接続する。

図１２は、図８におけるＸＩＩＡ−ＸＩＩＢでの断面を示す断面図である。図１２に示すようにインダクタＬ１０１及び１０２は、配線１０１Ｂ及び１０２Ｂと異なる層で配線されており、インダクタＬ１０１及び１０２は、配線１０１Ｂ及び１０２Ｂと接することなく交差することができる。

図８〜１２で説明したように、インダクタＬ１０１とインダクタＬ１０２は、配線が互い違いになる様に巻かれており、インダクタＬ１０１とインダクタＬ１０２の結合係数を高めている。一方、インダクタＬ１０３は、インダクタＬ１０１及びインダクタＬ１０２の外周に巻かれているので、インダクタＬ１０３とインダクタＬ１０１の結合係数及びインダクタＬ１０３とインダクタＬ１０２の結合係数は、インダクタＬ１０１とインダクタＬ１０２の結合係数より小さくなる。

このように、半導体装置ＳＤ１００では、整合回路を構成するインダクタＬ１０１と１０２との結合定数を、フィルタを構成するインダクタＬ１０３と整合回路を構成するインダクタＬ１０１及び１０２との結合定数より大きくすることにより、フィルタを構成するインダクタＬ１０３が整合回路の動作に与える影響を小さく抑えられている。

また、半導体装置ＳＤ１００は、フィルタを構成するインダクタＬ１０３と整合回路を構成するインダクタＬ１０１及び１０２とが、相互インダクタンスで結合されているので、フィルタのインダクタを整合回路とは別に半導体装置の外部に設ける場合と比べてより小さい自己インダクタンスで、同じインダクタンスとすることができる。すなわち、共振回路に用いる容量値を一定として考えると、より小さい自己インダクタンスを有するインダクタで所望の共振回路を実現できる。このことは共振回路のＱ値を高くするのに有利である。

自己インダクタンスは、一般にインダクタの巻き数の二乗に比例するので、インダクタの自己インダクタンスを小さくすることにより、インダクタの巻き数を減少させることができる。すなわち、インダクタの実装面積を更に減少させることができる。

これらの各インダクタの自己インダクタンス及び相互インダクタンスは、インダクタの配線の長さ、巻き数、断面積、及び結合係数等により決定されるので、計算及びシミュレーションにより、最適値を求めることができる。

以下、半導体装置の相互リアクタンスの結合係数について更に詳しく説明する。図９は、実施の形態１に係る半導体装置の概要構成を示す回路図である。図９において、インダクタＬ１０１に印加される電圧をｖ１、インダクタＬ１０１に流れる電流をｉ１、インダクタＬ１０１の自己インダクタンスをＬ１とする。同様にインダクタＬ１０２に印加される電圧をｖ２、インダクタＬ１０２に流れる電流をｉ２、インダクタＬ１０２の自己インダクタンスをＬ２とする。更に同様にインダクタＬ１０３に印加される電圧をｖ３、インダクタＬ１０３に流れる電流をｉ３、インダクタＬ１０３の自己インダクタンスをＬ３とする。

また、インダクタＬ１０１とインダクタＬ１０２との相互インダクタンスをＭ１２、インダクタＬ１０１とインダクタＬ１０３との相互インダクタンスをＭＰＡ１３、インダクタＬ１０２とインダクタＬ１０３との相互インダクタンスをＭ２３とする。なお半導体装置ＳＤ１００は、Ｍ１１＞０、ＭＰＡ１３＞０、Ｍ２３＞０となる様に構成されている。

インダクタＬ１０２に発生する電圧ｖ２は、以下の式（１）より定義される。

ｊは虚数単位、ωは処理する信号の各周波数である。

３次高調波の周波数では、Ｐ２ＰとＰ２Ｎが短絡状態となる様に、インダクタ１０３とキャパシタ６３の直列接続回路は設計されている。このことから、ｖ２は以下の式（２）で表される。

この時、インダクタＬ１０２に流れる電流ｉ２は全てインダクタＬ１０３に流れるので、極性を考慮すると、以下の式（３）の関係が得られる。

式（２）及び式（３）を（式１）に代入して整理することで、以下の式（４）を得る。

またｖ３については、以下の式（５）が成り立つ。

３次高調波の周波数では、ｖ３とキャパシタＣ６３の両端子間の電圧の和がゼロになるので、以下の式（６）が得られる。

Ｃは、キャパシタＣ６３のキャパシタンスである。

以上の式（３）、式（４）、式（５）、及び式（６）より、以下の式（７）が得られる。

ここでインダクタＬ１０１と１０２の結合係数をｋ１２、インダクタＬ１０２と１０３の結合係数をｋ２３、インダクタＬ１０１と１０３の結合係数をｋＰＡ１３と表すと、式（７）は以下の式（８）に書き換えられる。

式（８）の左辺が、図４の等価回路におけるインダクタＬ４７のインダクタンスに相当する。この式（８）左辺をＬ３で割ることにより、以下の式（９）を得る。

式（９）の値が１よりも大きい場合は、図４の等価回路におけるインダクタＬ４７のインダクタンスがインダクタＬ１０３の自己インダクタンスＬ３よりも、大きいことを意味する。

ここで単純化のために、ｋＰＡ１３＝ｋ２３＝ｋで、かつｋ＜ｋ１２という場合を考える。この条件は、整合回路として重要なインダクタＬ１０１とインダクタＬ１０２の結合を高く取り、かつ３次高調波フィルタの為に追加したインダクタＬ１０３に関する結合を低く取ることに相当する。すなわち図８に示した構造において既に実現されている条件である。この場合、（式９）は、以下の式（１０）に単純化される。

一例としてｋ１２＝０．８に固定し、ｋをパラメタにとり、（Ｌ２／Ｌ３）を横軸に式（１０）の値をプロットした結果を図ＰＡ１３に示す。図ＰＡ１３は、実施の形態１に係る半導体装置の結合定数とインダクタンスの関係を示す図である。図ＰＡ１３に示すように、ｋ＝０．３付近で式（１０）の値は最大となっている。すなわちｋ＝０．３付近で、図４のインダクタＬ４７のインダクタンスより小さい自己インダクタンスを持つインダクタＬ１０３で、所望の共振動作を得ることができる、という特徴が最大限発揮されことになる。

また別の例として、ｋ１２＝０．６に固定した場合の結果を図１４に示す。図１４は、実施の形態１に係る半導体装置の結合定数とインダクタンスの関係を示す図である。図１４に示すように、この場合はｋ＝０．３から０．５の範囲で最適となる。

このように、ｋ１２とＬ２／Ｌ３の値により、最適なｋの値は変わるがいずれも、ｋ１２よりもｋの値を小さくしたほうが良いことは共通した特徴である。

このことは本実施の形態の重要な知見を示している。整合回路として機能するインダクタＬ１０１とインダクタＬ１０２の結合は高く取った方が、信号伝送上有利である。そのためにはインダクタＬ１０１とインダクタＬ１０３の巻線をマージした形でかつ密集させるのが有効である。この密集している領域の中に更にフィルタのインダクタＬ１０３の巻線を導入することは、整合回路のインダクタＬ１０１とインダクタＬ１０２との結合を高めるためには望ましくない。

すなわちインダクタＬ１０３の巻線は、インダクタＬ１０１とインダクタＬ１０２の巻線が密集している領域の外に配置することが好適である。図８に示した構造はこの知見を反映させた構造となっている。この時、整合回路のインダクタＬ１０１とインダクタＬ１０２との間の結合係数に比べ、フィルタのインダクタＬ１０３と整合回路のインダクタＬ１０１との間の結合係数は自ずと小さくなる。同様に整合回路のインダクタＬ１０１とインダクタＬ１０２との間の結合係数に比べ、フィルタのインダクタＬ１０３と整合回路のインダクタＬ１０２との間の結合係数は自ずと小さくなる。

したがって、図８に示した構造は、インダクタＬ４７のインダクタンスより小さい自己インダクタンスを持つインダクタＬ１０３で、所望の共振動作を得ることができる構造となっている。

また上述したように、図８に示す構造において、端子Ｐ２Ｐからみた整合回路のインダクタＬ１０２とフィルタのインダクタＬ１０３の巻き方は、同一方向となっている。この方向を逆に取ると、式（１０）のｋの値は負の値を取り、結果、式（１０）の値は１よりも小さくなる。すなわち、インダクタＬ１０３は、図４のインダクタＬ４７のインダクタンスより小さい自己インダクタンスで、所望の共振動作を得るためには、図８の正面から見て端子Ｐ２Ｐを起点として、整合回路のインダクタＬ１０２とフィルタのインダクタＬ１０３の巻き方は、同一周方向である必要がある。図８の半導体装置ＳＤ１００の構造は、この条件を満たしている。

以上のように、実施の形態１の半導体装置によれば、整合回路のインダクタとフィルタのインダクタが同一平面上で略同心に巻かれることにより、整合回路のインダクタとフィルタのインダクタの実装面積が削減でき、さらに整合回路のインダクタとフィルタのインダクタとが相互リアクタンスで結合されていることにより、少ない巻き数で各インダクタが要求されるインダクタンスを実現することができ、更なる実装面積の削減ができる。

また、実施の形態１の半導体装置によれば、平衡−不平衡変換による偶数次高調波の抑圧と、フィルタ用インダクタ及びキャパシタよる奇数次高調波の抑圧とをまとめて集積化することにより、実装面積の削減ができる。

この図８の半導体装置は、図５及び図６の半導体装置に組み込むことができる。図１５は、実施の形態１に係る半導体装置の概要構成を示す構成図である。図１５に示すように、増幅器ＰＡ１３は、ＦＥＴを組み合わせた差動パワーアンプから構成されている。そして、増幅器ＰＡ１３は、入力端子を送信器１２に接続し、出力端子を送信整合回路及びインダクタＩＤ６２の平衡側端子に接続している。

送信整合回路及びインダクタＩＤ６２は、平衡側を構成するインダクタＬ７１と、不平衡側を構成するインダクタＬ７２と、フィルタを構成するインダクタＬ７３から構成される。インダクタＬ７１は、増幅器ＰＡ１３の出力端子に接続している。インダクタＬ７２は、一端をインダクタＬ７３及び切替器２３と接続し、他端をキャパシタＣ６３と接続している。キャパシタＣ６３は、一端をインダクタＬ７３と接続し、他端を接地している。

図１５の半導体装置と図３の半導体装置とを比べると、図１５の半導体装置は、送信整合回路とフィルタを構成するインダクタとを集積しているので、個々の構成を別個に設ける図３の半導体装置に比べて、回路面積を削減できる。

（実施の形態２）
図１６は、実施の形態２に係る半導体装置の構成を示す図である。図１６において、実線は配線層の配線を示し、白抜き線は、他の配線層での配線を示す。図１６に示すように、半導体装置２００は、インダクタＬ２０１と、インダクタＬ２０２と、インダクタＬ２０３とを、半導体基板の平面上に備えている。

インダクタＬ２０１は、整合回路における平衡側のインダクタであり、Ｐ１ＰとＰ１Ｎとを端子として接続している。インダクタＬ２０２は、整合回路における不平衡側のインダクタであり、Ｐ２ＰとＰ２Ｎとを端子として接続している。

インダクタＬ２０３は、フィルタを構成するインダクタであり、Ｐ２ＰとＰ３とを端子として接続している。すなわち、インダクタＬ２０２と、インダクタＬ２０３は、互いの一端を接続し、Ｐ２Ｐを出力端子としている。

図１６において、インダクタＬ２０１は２回巻き、インダクタＬ２０２は３回巻き、インダクタＬ２０３は１回巻きであるが、各インダクタの巻き数は設定するインダクタタンスにより決定するものであり、図１６の巻き数に限定されるものではない。

またインダクタＬ２０２と、インダクタＬ２０３は、端子Ｐ２Ｐから見て同じ周方向、すなわち図１６を正面から見る方向で右巻きに巻かれている。それぞれのインダクタは、好適には、多層配線層のうちの最も厚い層に形成されている。そして、配線同士の交差部のみ、他の配線層を用いて形成されている。

そして図１６に示すように、インダクタＬ２０１と、インダクタＬ２０２と、インダクタＬ２０３とは、それぞれ略環を形成し、略同心で平面上に互いに接触しないように配置されている。言い換えれば３個のインダクタが互いにその中心を、最も内側に配置されたインダクタの内側に位置する様に配置されている。

これらのインダクタは、内側から、インダクタＬ２０３、インダクタＬ２０２、インダクタＬ２０１、インダクタＬ２０２、インダクタＬ２０１、インダクタＬ２０２の順に略同心で配置されている。

すなわち、半導体装置２００は、平面上でフィルタ用のインダクタＬ２０３を整合回路のインダクタＬ２０１及び２０２の内側に配置している。

（実施の形態３）
図１７は、実施の形態３に係る半導体装置の構成を示す図である。図１７において、実線は配線層の配線を示し、白抜き線は、他の配線層での配線を示す。図１７に示すように、半導体装置３００は、インダクタＬ３０１と、インダクタＬ３０２と、インダクタＬ３０３とを、半導体基板の平面上に備えている。

インダクタＬ３０１は、整合回路における平衡側のインダクタであり、Ｐ１ＰとＰ１Ｎとを端子として接続している。インダクタＬ３０２は、整合回路における不平衡側のインダクタであり、Ｐ２ＰとＰ２Ｎとを端子として接続している。

インダクタＬ３０３は、フィルタを構成するインダクタであり、Ｐ２ＰとＰ３とを端子として接続している。すなわち、インダクタＬ３０２と、インダクタＬ３０３は、互いの一端を接続し、Ｐ２Ｐを出力端子としている。

図１７において、インダクタＬ３０１は２回巻き、インダクタＬ３０２は３回巻き、インダクタＬ３０３は１回巻きであるが、各インダクタの巻き数は設定するインダクタタンスにより決定するものであり、図１７の巻き数に限定されるものではない。

またインダクタＬ３０２と、インダクタＬ３０３は、端子Ｐ２Ｐから見て同じ周方向、すなわち図１７を正面から見る方向で右巻きに巻かれている。それぞれのインダクタは、好適には、多層配線層のうちの最も厚い層に形成されている。そして、配線同士の交差部のみ、他の配線層を用いて形成されている。

そして図１７に示すように、インダクタＬ３０１と、インダクタＬ３０２と、インダクタＬ３０３とは、それぞれ略環を形成し、略同心で平面上に互いに接触しないように配置されている。言い換えれば３個のインダクタが互いにその中心を、最も内側に配置されたインダクタの内側に位置する様に配置されている。

これらのインダクタは、内側から、インダクタＬ３０２、インダクタＬ３０１、インダクタＬ３０２、インダクタＬ３０３
、インダクタＬ３０１、インダクタＬ３０２の順に略同心で配置されている。

すなわち、半導体装置３００は、平面上でフィルタ用のインダクタＬ３０３を整合回路のインダクタＬ３０１と３０２との間に配置している。

（実施の形態４）
図１８は、実施の形態３に係る半導体装置の構成を示す図である。図１８において、実線は配線層の配線を示し、白抜き線は、他の配線層での配線を示す。図１８に示すように、半導体装置４００は、インダクタＬ４０１と、インダクタＬ４０２と、インダクタＬ４０３とを、半導体基板の平面上に備えている。

インダクタＬ４０１は、整合回路における平衡側のインダクタであり、Ｐ１ＰとＰ１Ｎとを端子として接続している。インダクタＬ４０２は、整合回路における不平衡側のインダクタであり、Ｐ２ＰとＰ２Ｎとを端子として接続している。

インダクタＬ４０３は、フィルタを構成するインダクタであり、Ｐ２ＰとＰ３とを端子として接続している。すなわち、インダクタＬ４０２と、インダクタＬ４０３は、互いの一端を接続し、Ｐ２Ｐを出力端子としている。

図１８において、インダクタＬ４０１は２回巻き、インダクタＬ４０２は３回巻き、インダクタＬ４０３は２回巻きであるが、各インダクタの巻き数は設定するインダクタタンスにより決定するものであり、図１８の巻き数に限定されるものではない。

またインダクタＬ４０２と、インダクタＬ４０３は、端子Ｐ２Ｐから見て同じ周方向、すなわち図１８を正面から見る方向で右巻きに巻かれている。それぞれのインダクタは、好適には、多層配線層のうちの最も厚い層に形成されている。そして、配線同士の交差部のみ、他の配線層を用いて形成されている。

そして図１８に示すように、インダクタＬ４０１と、インダクタＬ４０２と、インダクタＬ４０３とは、それぞれ略環を形成し、略同心で平面上に互いに接触しないように配置されている。言い換えれば３個のインダクタが互いにその中心を、最も内側に配置されたインダクタの内側に位置する様に配置されている。

これらのインダクタは、内側から、インダクタＬ４０３、インダクタＬ４０２、インダクタＬ４０１、インダクタＬ４０２、インダクタＬ４０１、インダクタＬ４０２、インダクタＬ４０３の順に略同心で配置されている。

すなわち、半導体装置４００は、平面上でフィルタ用のインダクタＬ４０３を整合回路のインダクタＬ４０１及び４０２の内側と外側に配置している。

なお、実施の形態４ではインダクタＬ４０３を２回巻きとしているが、インダクタＬ４０３の巻き数も要求される性能に応じて任意の巻き数としても良い。同様にインダクタＬ４０３の最外周の巻き数及び最内周の巻き数も要求される性能に応じて任意の巻き数としても良い。

（実施の形態５）
図１９は、実施の形態１に係る半導体装置の構成を示す図である。図１９において、実線は配線層の配線を示し、白抜き線は、他の配線層での配線を示す。図１９に示すように、半導体装置ＳＤ５００は、インダクタＬ５０１と、インダクタＬ５０２と、インダクタＬ５０３とを、半導体基板の平面上に備えている。

インダクタＬ５０１は、整合回路における平衡側のインダクタであり、Ｐ１ＰとＰ１Ｎとを端子として接続している。インダクタＬ５０２は、整合回路における不平衡側のインダクタであり、Ｐ２ＰとＰ２Ｎとを端子として接続している。

インダクタＬ５０３は、フィルタを構成するインダクタである。具体的には、インダクタＬ５０３は、Ｐ３ＰとＰ２Ｐとを端子として接続する配線と、Ｐ３ＮとＰ２Ｎとを端子として接続する配線とに分割して構成されている。

図１９において、インダクタＬ５０１は２回巻き、インダクタＬ５０２は３回巻き、インダクタＬ５０３は１回巻きであるが、各インダクタの巻き数は設定するインダクタタンスにより決定するものであり、図１９の巻き数に限定されるものではない。

またインダクタＬ５０２と、インダクタＬ５０３は、端子Ｐ２Ｐから見て同じ周方向、図１９を正面から見る方向で右巻きに巻かれている。それぞれのインダクタは、好適には、多層配線層のうちの最も厚い層に形成されている。そして、配線同士の交差部のみ、他の配線層を用いて形成されている。

そして図１９に示すように、インダクタＬ５０１と、インダクタＬ５０２と、インダクタＬ５０３とは、それぞれ略環を形成し、略同心で平面上に互いに接触しないように配置されている。言い換えれば３個のインダクタが互いにその中心を、最も内側に配置されたインダクタの内側に位置する様に配置されている。

これらのインダクタは、内側から、インダクタＬ５０２、インダクタＬ５０１、インダクタＬ５０２、インダクタＬ５０１、インダクタＬ５０２、インダクタＬ５０３の順に略同心で配置されている。

そして、半導体装置ＳＤ５００は、整合回路のインダクタＬ５０１及び５０２の端子の位置とフィルタ用のインダクタＬ５０３の端子の位置が異なっている。

図２０は、実施の形態５に係る半導体装置の概要構成を示す構成図である。図２０に示すように、無線通信装置ＳＤ５１０内にある半導体装置ＳＤ５２０は、増幅器ＰＡ５２１と、半導体装置ＳＤ５００と、キャパシタＣ５２２を備える。

図２０に示すように、半導体装置ＳＤ５００は、端子Ｐ１Ｐ及びＰ１Ｎを増幅器ＰＡ５２１の出力に接続し、端子Ｐ２Ｐを出力端子とし、端子Ｐ２Ｎを接地し、そして端子Ｐ３ＰとＰ３ＮをキャパシタＣ５２２に接続する。

以上のように、実施の形態５の半導体装置によれば、フィルタ用インダクタは、分割された２つのインダクタからなり、分割されたインダクタは、各々二次インダクタの端子とフィルタ用インダクタの端子とを接続することにより、フィルタ用インダクタに接続するキャパシタの配置場所に合わせて、フィルタ用インダクタの端子の位置を決定することができ、配線の自由度を高めることができる。

（実施の形態６）
図２１は、実施の形態６に係る半導体装置の構成を示す図である。図２１において、実線は配線層の配線を示し、白抜き線は、他の配線層での配線を示す。図２１に示すように、半導体装置ＳＤ６００は、インダクタＬ６０１と、インダクタＬ６０２と、インダクタＬ６０３と、インダクタＬ６０４を、半導体基板の平面上に備えている。

インダクタＬ６０１は、整合回路における平衡側のインダクタであり、Ｐ１ＰとＰ１Ｎとを端子として接続している。インダクタＬ６０２は、整合回路における不平衡側のインダクタであり、Ｐ２ＰとＰ２Ｎとを端子として接続している。

インダクタＬ６０３は、フィルタを構成するインダクタであり、Ｐ２ＰとＰ３とを端子として接続している。すなわち、インダクタＬ６０２と、インダクタＬ６０３は、互いの一端を接続し、Ｐ２Ｐを出力端子としている。インダクタＬ６０３は、インダクタＬ６０１及び７０２の内側に配置されている。

インダクタＬ６０４は、フィルタを構成するインダクタであり、Ｐ２ＰとＰ４とを端子として接続している。すなわち、インダクタＬ６０２と、インダクタＬ６０３は、インダクタＬ６０１及び７０２の外側に配置されている。

またインダクタＬ６０２と、インダクタＬ６０３と、インダクタＬ６０４とは、端子Ｐ２Ｐから見て同じ周方向、すなわち図２１を正面から見る方向で右巻きに巻かれている。それぞれのインダクタは、好適には、多層配線層のうちの最も厚い層に形成されている。そして、配線同士の交差部のみ、他の配線層を用いて形成されている。

そして図２１に示すように、インダクタＬ６０１と、インダクタＬ６０２と、インダクタＬ６０３と、インダクタＬ６０４とは、それぞれ略環を形成し、略同心で平面上に互いに接触しないように配置されている。言い換えれば４個のインダクタが互いにその中心を、最も内側に配置されたインダクタの内側に位置する様に配置されている。

これらのインダクタは、内側から、インダクタＬ６０３、インダクタＬ６０２、インダクタＬ６０１、インダクタＬ６０２、インダクタＬ６０１、インダクタＬ６０２、インダクタＬ６０４の順に略同心で配置されている。

すなわち、半導体装置ＳＤ６００は、平面上でフィルタ用のインダクタＬ６０３を整合回路のインダクタＬ６０１及びＬ６０２の内側に配置し、更に平面上でフィルタ用のインダクタＬ６０４を整合回路のインダクタＬ６０１及びＬ６０２の外側に配置している。

図２２は、実施の形態６に係る半導体装置の概要構成を示す構成図である。図２２に示すように、無線通信装置ＳＤ７１０内にある半導体装置ＳＤ７２０は、増幅器ＰＡ７２１と、半導体装置ＳＤ６００と、キャパシタＣ７２２と、キャパシタＣ７２３を備える。

図２２に示すように、半導体装置ＳＤ６００は、端子Ｐ１Ｐ及びＰ１Ｎを増幅器ＰＡ７２１の出力に接続し、端子Ｐ２Ｐを出力端子とし、端子Ｐ２Ｎを接地し、そして端子Ｐ２ＰとＰ３をキャパシタＣ７２２に接続する。また、半導体装置ＳＤ６００は、端子Ｐ２ＰとＰ４をキャパシタＣ７２３に接続する。

以上のように、実施の形態６の半導体装置によれば、複数のフィルタ用インダクタが整合回路のインダクタと同一平面上で略同心に巻かれることにより、複数の周波数帯域の抑圧を行う回路の実装面積を削減することができる。

例えば、インダクタＬ６０３とキャパシタＣ７２２とは、第一の周波数で直列共振する。インダクタＬ６０４とキャパシタＣ７２３とは、第二の周波数で直列共振する。このように実施の形態６の半導体装置は、２つのノッチを持つ周波数を得ることができる。２つのノッチを２次高調波と５次高調波に合せれば、７次以上の奇数次高調波以外はすべて抑圧することができる。

なお、実施の形態６では、フィルタ用インダクタを２つ備える例について記載しているが、実施の形態６の半導体装置は、フィルタ用インダクタを３以上備える構成としても良い。例えば、実施の形態６の半導体装置は、フィルタ用インダクタを、整合回路のインダクタの内側または外側に複数備えても良い。また、実施の形態６の半導体装置は、図１７に示すように１または複数のフィルタ用のインダクタを整合回路の複数のインダクタの間に配置し、他のフィルタ用インダクタを、整合回路のインダクタの内側または外側に複数備えても良い。

（実施の形態７）
図２３は、実施の形態７に係る装置の無線通信の構成を示す図である。図２３において、無線通信装置８００は、電流計８０１と、計測装置８０２と、ＭＣＵ８０３と、ＥＥＰＲＯＭ８０４と、通信装置８０５と、アンテナ８０６と、ＬＣＤ８０７と、電源回路８０８とを備える。

電流計８０１は、商用電源８１０から家庭用電源８１１に流れる電流を検出する。計測装置８０２は、電流計８０１が検出した電流の測定値をＭＣＵ８０３に出力する。

ＭＣＵ８０３は、マイクロコントロールユニットである。ＭＣＵ８０３は、計測装置８０２が測定した電流の測定値を積算し、積算した電流値のデータを通信装置８０５に出力する。ＥＥＰＲＯＭ８０４は、電気的に消去可能なプログラマブルリードオンリーメモリ（Electrically Erasable Programmable Read-Only Memory）である。ＥＥＰＲＯＭ８０４は、ＭＣＵの動作に必要なプログラムを記憶する。

通信装置８０５は、ＭＣＵ８０３から出力されたデータを無線信号に変換して、アンテナ８０６から送信する。通信装置８０５は、実施の形態１〜６のいずれかの半導体装置を備える。そして、通信装置８０５は、実施の形態１〜６のいずれかの半導体装置を用いて、無線信号の増幅後の高調波を低減する。

ＬＣＤ８０７は、液晶ディスプレイ（liquid crystal display）である。例えば、ＬＣＤ８０７は、計測装置８０２が測定した電流の測定値を表示する。電源回路８０８は、商用電源から得た電力を無線通信装置８００の各構成に供給する。

以上のように、実施の形態７の装置によれば、無線通信装置に、整合回路のインダクタとフィルタのインダクタが同一平面上で略同心に巻かれる半導体装置を適用することにより、半導体装置の面積が削減できるので、無線通信装置も小型化することができる。

なお、計測装置の例としては、電力メータ、水道メータ、ガスメータ、天候計測器(雨量、気温、湿度など)などに適用しても良い。

また、他の計測装置の例としては、フィットネス、ヘルスケア分野で用いられる心拍計、血圧計、または歩数計とスマートフォン等のコンピュータ機器とを無線信号で通信する場合に、個々の装置に搭載することができる。

また、無線通信装置としては、ＢＬＥ（Bluetooth(登録商標) Low Energy）に適用するのも好適である。

また、自転車の走行内容を記録する装置にも適用できる。例えば、自転車の車輪及びハンドルに備えるセンサとハンドルに備える記録用のコンピュータとを無線信号で通信する場合に、個々の装置に搭載することができる。

また、時刻合わせ、または時計にメール着信通知機能を備える時計に対して、ＮＴＰサーバ、メールサーバあるいはメールを受信するコンピュータ端末と、時計とが無線信号で通信する場合に、個々の装置に搭載することができる。

また、キーレスエントリー装置、iBeacon（登録商標）等、装置間を無線信号で通信する場合に、個々の装置に搭載することができる。また、ウェアラブルデバイスに搭載することもできる。

なお、平面上における各インダクタの形状は、端子間を１または複数周回する形状であれば良い。各インダクタの形状は、例えば六角形または八角形等の多角形、円、楕円、複合曲線からなる形状、いずれも用いることができる。

また、各インダクタの巻き数は、要求される性能にあわせて任意に決定できるものである。
また、インダクタの配線が交差する部分は特に限定されず、周を形成しているいずれの場所でも可能である。
また、各インダクタの平面上での巻き方は、例えばスパイラル形状としても良い。
また、各インダクタの配置は、各インダクタの中心または重心が最も内側のインダクタ内であれば、略同心と定義される。
また、各インダクタを巻く周方向は右周り、左回りいずれでも良い。

また、各実施の形態では、整合回路の一次インダクタが平衡側のインダクタとなり、二次インダクタが不平衡側のインダクタの例を記載しているが、一次インダクタを不平衡側のインダクタとし、二次インダクタを平衡側のインダクタとしても良い。この場合、不平衡側のインダクタ、すなわち一次インダクタの一端が接地される。

また各実施の形態では、出力は単相として説明しているが、端子Ｐ２Ｐを一方の出力端子とし、端子Ｐ２Ｎとキャパシタとの接続ノードをもう一方の出力端子とする、差動出力の構成としても良い。すなわち、平衡信号におけるインピーダンスマッチングとフィルタとの機能として適用することもできる。

また必要とされるインダクタンス特性を達成するのに充分な膜厚を持つ配線層が複数ある場合には、それらを任意に使い分けて各インダクタンスを形成しても良い。また複数の配線層を並列接続することで、一つ、もしくは複数のインダクタンスを形成しても良い。

またパワーアンプと、各実施の形態による整合回路を含む出力回路は、一つの半導体基板上に集積化されていてもよいし、異なる半導体基板上に形成されていてもよい。後者の場合は、パワーアンプを形成した半導体基板と、各実施の形態による整合回路を含む出力回路を形成した半導体基板とで、異なる半導体プロセスを用いることができる。これにより、各々に対して必要な特性を有する最も低コストのプロセスで製造することができる。これら２個の半導体基板は、一つのパッケージに実装されていてもよいし、異なるパッケージに実装の上、モジュール化されていてもよいし、ベアダイとしてモジュールに実装されていてもよい。

また、上記の各実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１０、ＳＤ５１、ＳＤ６１、ＳＤ１００、ＳＤ２００、ＳＤ３００、ＳＤ４００、ＳＤ５００、ＳＤ５２０、ＳＤ６００、ＳＤ７２０ 半導体装置
１１ シンセサイザ
１２ 送信器
ＰＡ１３、ＰＡ５２１、ＰＡ７２１ 増幅器
１４ 送信整合回路及びフィルタ
１５ ＬＮＡ
１６ 受信器
２０、３１、ＲＤ５０、ＲＤ６０、ＲＤ５０１、ＲＤ７１０、８００ 無線通信装置
２１ インターフェース
２２ モデム
２３ 切替器
２４ アンテナ
２５ 受信フィルタ
２６ 受信整合回路
３０ 半導体装置
３２、ＴＲ４１、５２ 送信整合回路
３３、５３ 送信フィルタ
Ｌ４２、Ｌ４４、Ｌ４７、Ｌ７１〜Ｌ７３、Ｌ１０１〜Ｌ１０３、２０１〜２０３、３０１〜３０３、Ｌ４０１〜Ｌ４０３、Ｌ５０１〜Ｌ５０３、Ｌ７０１〜Ｌ７０４ インダクタ
ＬＰＦ４６ フィルタ
Ｃ４３、Ｃ４５、Ｃ４８、Ｃ６３、Ｃ５２２、Ｃ７２２、Ｃ７２３ キャパシタ
ＩＤ６２ 送信整合回路及びインダクタ
１０１Ａ ビア
１０１Ｂ 配線
８０１ 電流計
８０２ 計測装置
８０５ 通信装置
８０６ アンテナ
８０８ 電源回路
８１０ 商用電源
８１１ 家庭用電源
Ｐ１Ｎ、Ｐ１Ｐ、Ｐ２Ｎ、Ｐ２Ｐ、Ｐ３、Ｐ３Ｎ、Ｐ３Ｐ、Ｐ４ 端子

Claims (13)

1. 送信データを規定の周波数の送信信号に変換する送信回路と、
   前記送信回路から出力された前記送信信号の電力を増幅する増幅器と、
   前記増幅器から出力された平衡信号を不平衡信号に変換する整合回路と、
   前記整合回路から出力された前記不平衡信号の周波数帯域を制限するフィルタ回路と、を備え、
   前記整合回路は前記増幅器に接続される一次インダクタと前記フィルタ回路に接続される二次インダクタとを含み、
   前記フィルタ回路はフィルタ用インダクタを含み、
   前記フィルタ用インダクタの一端は前記整合回路の出力と接続し、
   前記一次インダクタ、前記二次インダクタ、および前記フィルタ用インダクタは同一の平面上にそれぞれ略同心で巻かれており、
   前記フィルタ用インダクタと前記一次インダクタとの結合定数は、前記一次インダクタと前記二次インダクタとの結合定数よりも小さく、且つ前記フィルタ用インダクタと前記二次インダクタとの結合定数は、前記一次インダクタと前記二次インダクタとの結合定数よりも小さいことを特徴とする、半導体装置。
2. 前記二次インダクタは、一端を接地し、
   前記整合回路は、平衡−不平衡変換を行う請求項１に記載の半導体装置。
3. 前記フィルタ用インダクタと前記二次インダクタとは、前記平面上において、前記フィルタ用インダクタと前記二次インダクタとの接続点から同じ周方向で巻かれている請求項１に記載の半導体装置。
4. 前記フィルタ用インダクタは、前記整合回路の外側に配置されている請求項１に記載の半導体装置。
5. 前記フィルタ用インダクタは、前記整合回路の内側に配置されている請求項１に記載の半導体装置。
6. 前記フィルタ用インダクタは、前記一次インダクタと前記二次インダクタとの間に配置されている請求項１に記載の半導体装置。
7. 前記フィルタ用インダクタは、前記整合回路の内側及び外側に配置されている請求項１に記載の半導体装置。
8. 前記二次インダクタの一端子と、前記フィルタ用インダクタの一端子とが、接続され、共通の端子を有する請求項１に記載の半導体装置。
9. 前記フィルタ用インダクタは、分割された２つのインダクタからなり、分割されたインダクタは、各々前記二次インダクタの端子と前記フィルタ用インダクタの端子とを接続する請求項１に記載の半導体装置。
10. 前記フィルタ用インダクタは、前記整合回路の外側に配置されているインダクタと、前記整合回路の内側に配置されているインダクタとを、別個に有する請求項１に記載の半導体装置。
11. 前記二次インダクタの一端と、前記フィルタ用インダクタの一端とに接続するキャパシタを備える請求項１に記載の半導体装置。
12. 交流信号を増幅するアンプを備え、前記アンプの出力端子と前記一次インダクタを接続する請求項１に記載の半導体装置。
13. 無線周波数の信号を増幅する増幅器を備え、前記整合回路は、前記一次インダクタを前記増幅器に接続する請求項１に記載の半導体装置。

Images