Nothing Special   »   [go: up one dir, main page]

JP6322890B2 - Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法 - Google Patents

Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法 Download PDF

Info

Publication number
JP6322890B2
JP6322890B2 JP2013029115A JP2013029115A JP6322890B2 JP 6322890 B2 JP6322890 B2 JP 6322890B2 JP 2013029115 A JP2013029115 A JP 2013029115A JP 2013029115 A JP2013029115 A JP 2013029115A JP 6322890 B2 JP6322890 B2 JP 6322890B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride film
main surface
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013029115A
Other languages
English (en)
Other versions
JP2014157978A (ja
Inventor
昭広 八郷
昭広 八郷
石橋　恵二
恵二 石橋
松本　直樹
直樹 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013029115A priority Critical patent/JP6322890B2/ja
Priority to CN201380046378.9A priority patent/CN104641453B/zh
Priority to PCT/JP2013/073805 priority patent/WO2014057748A1/ja
Priority to EP13845267.7A priority patent/EP2908330B1/en
Priority to US14/419,315 priority patent/US9917004B2/en
Priority to CN201810174097.6A priority patent/CN108281378B/zh
Priority to TW107106394A priority patent/TWI646635B/zh
Priority to TW102133515A priority patent/TWI644346B/zh
Priority to US14/097,460 priority patent/US9312165B2/en
Publication of JP2014157978A publication Critical patent/JP2014157978A/ja
Priority to US15/061,337 priority patent/US10186451B2/en
Priority to US15/879,018 priority patent/US10600676B2/en
Application granted granted Critical
Publication of JP6322890B2 publication Critical patent/JP6322890B2/ja
Priority to US16/787,700 priority patent/US11094537B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

本発明は、ＩＩＩ族窒化物複合基板およびその製造方法、ならびに当該ＩＩＩ族窒化物複合基板を用いたＩＩＩ族窒化物半導体デバイスの製造方法に関する。
ＧａＮ、ＡｌＮ、ＡｌxＧａ1-xＮ（０＜ｘ＜１）などのＩＩＩ族窒化物半導体は、優れた半導体特性を有していることから、半導体デバイスの基板として好適である。このようなＩＩＩ族窒化物半導体は高価であるため、半導体デバイスの製造コストを低減する観点から、半導体デバイスの基板として、シリコン基板などの支持基板上にＧａＮ、ＡｌＮなどのＩＩＩ族窒化物半導体の膜が形成された半導体基板が提案されている。
たとえば、特開２００６−２１０６６０号公報（特許文献１）は、ＧａＮあるいはＡｌＮなどからなる第１の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第１の窒化物半導体基板の表面側に第２の基板を重ね合わせる工程と、重ね合わせた上記２枚の基板を熱処理する工程と、イオン注入された層を境として上記第１の窒化物半導体基板の大部分を上記第２の基板から引き剥がす工程と、を含む半導体基板の製造方法を開示する。
特開２００６−２１０６６０号公報
特開２００６−２１０６６０号公報（特許文献１）に開示された半導体基板の製造方法により得られる半導体基板は、支持基板上に形成された窒化物半導体の膜厚が２μｍ程度と薄いために、そのシート抵抗が高くなるという問題点があり、また、イオン注入によるダメージにより部分的な高抵抗化により歩留まりが低下するという問題点があった。
本発明は、上記問題点を解決して、高い歩留まりで得られるシート抵抗が低いＩＩＩ族窒化物複合基板およびその製造方法、ならびにＩＩＩ族窒化物複合基板を用いたＩＩＩ族窒化物半導体デバイスの製造方法を提供することを目的とする。
本発明のある局面に従うＩＩＩ族窒化物複合基板は、ＩＩＩ族窒化物膜と、ＩＩＩ族窒化物膜と化学組成の異なる材料で形成されている支持基板と、を含む。ここで、ＩＩＩ族窒化物膜は、支持基板に直接的および間接的のいずれかの形態で接合されている。ＩＩＩ族窒化物膜の厚さは１０μｍ以上であり、ＩＩＩ族窒化物膜側の主面におけるシート抵抗は２００Ω／ｓｑ（ｏｈｍｓ ｐｅｒ ｓｑｕａｒｅ）以下である。ＩＩＩ族窒化物膜と支持基板との接合界面に金属を含む不純物を含み、不純物の濃度が１×１０ 10 ｃｍ -2 以上である。かかるＩＩＩ族窒化物複合基板は、ＩＩＩ族窒化物膜の厚さが１０μｍ以上であるため、ＩＩＩ族窒化物膜側の主面におけるシート抵抗を２００Ω／ｓｑ以下に低くすることができ、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。また、接合界面における金属を含む不純物の濃度が１×１０ 10 ｃｍ -2 以上であるため、接合強度が高く、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
本発明の上記局面に従うＩＩＩ族窒化物複合基板において、ＩＩＩ族窒化物膜と支持基板との接合領域の面積を主面の面積の７０％以上とし、ＩＩＩ族窒化物膜と支持基板との非接合領域は少なくとも１つの非接合部分領域を含み、非接合部分領域をその最大径が２０ｍｍ未満の小型の非接合部分領域とすることができる。かかるＩＩＩ族窒化物複合基板は、接合領域の面積が主面の面積の７０％以上と大きく非接合領域を構成する非接合部分領域の最大径が２０ｍｍ未満と小さいため、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
本発明の上記局面に従うＩＩＩ族窒化物複合基板において、ＩＩＩ族窒化物膜と支持基板との非接合領域は少なくとも１つの非接合部分領域を含み、非接合部分領域を主面の外周に接していない内側の非接合部分領域とすることができる。かかるＩＩＩ族窒化物複合基板は、非接合領域を構成する非接合部分領域が主面の外周に接していないため、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
本発明の上記局面に従うＩＩＩ族窒化物複合基板において、ＩＩＩ族窒化物膜は主面貫通孔を有し、主面貫通孔の面積を主面の面積の１０％以下とすることができる。かかるＩＩＩ族窒化物複合基板は、ＩＩＩ族窒化物膜の主面貫通孔の面積が主面の面積の１０％以下であるため、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
本発明の上記局面に従うＩＩＩ族窒化物複合基板において、ＩＩＩ族窒化物膜の熱膨張係数を支持基板の熱膨張係数に比べて０．７倍より大きく１．４倍より小さくすることができる。かかるＩＩＩ族窒化物複合基板は、ＩＩＩ族窒化物膜の熱膨張係数が支持基板の熱膨張係数に比べて０．７倍より大きく１．４倍より小さいため、ＩＩＩ族窒化物半導体デバイスの製造の際の熱を加える工程において、反りおよび／またはクラックの発生を抑制することにより、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
本発明の上記局面に従うＩＩＩ族窒化物複合基板において、支持基板の破壊靭性を１ＭＮｍ-2/3以上とし、支持基板の厚さを５０μｍ以上とすることができる。かかるＩＩＩ族窒化物複合基板は、機械的強度が高いため、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
本発明の上記局面に従うＩＩＩ族窒化物複合基板において、間接的な形態を、ＩＩＩ族窒化物膜と支持基板との間に接合膜を介在させた形態とすることができる。かかるＩＩＩ族窒化物複合基板は、ＩＩＩ族窒化物膜と支持基板とが、それらの間に接合膜を介在させた形態で接合されているため、接合強度が高く、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
本発明の別の局面に従うＩＩＩ族窒化物複合基板の製造方法は、上記局面に従うＩＩＩ族窒化物複合基板の製造方法であって、ＩＩＩ族窒化物膜と支持基板とを、直接的および間接的のいずれかの形態で、貼り合わせる工程と、貼り合わされたＩＩＩ族窒化物膜および支持基板の少なくとも１つの厚さを小さくする工程と、を含む。かかるＩＩＩ族窒化物複合基板の製造方法は、上記の工程を備えることにより、高い歩留まりでシート抵抗の低いＩＩＩ族窒化物複合基板を製造することができる。
本発明のさらに別の局面に従うＩＩＩ族窒化物半導体デバイスの製造方法は、上記局面に従うＩＩＩ族窒化物複合基板を用いたＩＩＩ族窒化物半導体デバイスの製造方法であって、ＩＩＩ族窒化物複合基板を準備する工程と、ＩＩＩ族窒化物複合基板のＩＩＩ族窒化物膜側の主面上に少なくとも１層のＩＩＩ族窒化物層を成長させる工程と、を含む。かかるＩＩＩ族窒化物半導体デバイスの製造方法は、上記の工程を備えることにより、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
本発明によれば、高い歩留まりで得られるシート抵抗が低いＩＩＩ族窒化物複合基板およびその製造方法、ならびにＩＩＩ族窒化物複合基板を用いたＩＩＩ族窒化物半導体デバイスの製造方法を提供できる。
本発明にかかるＩＩＩ族窒化物複合基板の一例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物複合基板の別の例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物複合基板における接合領域および非接合領域を示す概略平面図である。 本発明にかかるＩＩＩ族窒化物複合基板の製造方法の一例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法により得られるＩＩＩ族窒化物半導体デバイスの一例を示す概略断面図である。
［実施形態１：ＩＩＩ族窒化物複合基板］
図１および２を参照して、本発明のある実施形態であるＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物膜１３と、ＩＩＩ族窒化物膜１３と化学組成の異なる材料で形成されている支持基板１１と、を含む。ここで、ＩＩＩ族窒化物膜１３は、支持基板１１に直接的および間接的のいずれかの形態で接合されている。ＩＩＩ族窒化物膜１３の厚さは１０μｍ以上である。ＩＩＩ族窒化物膜１３側の主面１３ｍにおけるシート抵抗は２００Ω／ｓｑ以下である。
本実施形態のＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物膜１３の厚さが１０μｍ以上であるため、ＩＩＩ族窒化物膜１３側の主面１３ｍにおけるシート抵抗を２００Ω／ｓｑ以下に低くすることができ、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。以下、詳細に説明する。
本実施形態のＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物膜１３と、ＩＩＩ族窒化物膜１３と化学組成の異なる材料で形成されている支持基板１１と、を含む。
（ＩＩＩ族窒化物膜）
ＩＩＩ族窒化物膜１３とは、少なくとも１つのＩＩＩ族元素と窒素との化合物である半導体で形成されている基板をいい、たとえば、ＧａＮ基板、ＡｌＮ基板、ＡｌxＧａ1-xＮ基板（０＜ｘ＜１）などが挙げられる。かかるＩＩＩ族窒化物膜１３の製造方法は、特に制限はなく、気相法として、ＨＶＰＥ（ハイドライド気相成長）法、昇華法などが挙げられ、液相法として、高窒素圧溶液法、フラックス法などが挙げられる。ＩＩＩ族窒化物膜１３は、その上に結晶品質の高いＩＩＩ族窒化物層を成長させる観点から、結晶であることが好ましく、単結晶であることがより好ましい。
また、ＩＩＩ族窒化物膜１３は、そのシート抵抗を低くするために、導電性向上不純物をドーピングすることができる。かかる導電性向上不純物は、特に制限はないが、導電性向上の効果が高い観点から、Ｏ（酸素）原子、Ｓｉ（ケイ素）原子などが好適である。
（支持基板）
支持基板１１とは、ＩＩＩ族窒化物膜１３を支持する基板をいい、ＩＩＩ族窒化物膜１３と化学組成が異なる材料で形成される基板であれば特に制限はない。酸化物基板としては、サファイア基板およびその他のＡｌ2Ｏ3基板、ムライト基板およびその他のＡｌ2Ｏ3−ＳｉＯ2系基板、スピネル基板およびその他のＡｌ2Ｏ3−ＭｇＯ系基板、Ａｌ2Ｏ3−ＳｉＯ2−ＹＳＺ（イットリア安定化ジルコニア）系基板などが挙げられる。金属基板としてＭｏ基板、Ｗ基板、Ｃｕ−Ｗ基板などが挙げられる。さらに、Ｓｉ基板、ＳｉＣ基板、グラファイト基板などが挙げられる。それらの他、ＩＩＩ族窒化物膜１３がＧａＮ膜であればＧａＮと化学組成が異なるＩＩＩ族窒化物であるＡｌＮなどで形成されている基板などが挙げられる。支持基板１１は、結晶であっても非結晶であってもよく、結晶である場合には単結晶であっても多結晶であってもよい。
（ＩＩＩ族窒化物膜と支持基板との接合形態）
本実施形態のＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物膜１３が、支持基板１１に直接的および間接的のいずれかの形態で接合されている。
図１を参照して、直接的な形態で接合されているとは、ＩＩＩ族窒化物膜１３と支持基板１１とが、その間に他のものを介在させることなく、直接的に接合されていることをいう。かかる直接的な接合形態においては、接合界面１００は、互いに接合しているＩＩＩ族窒化物膜１３の主面１３ｎと支持基板１１の主面１１ｍとで形成される面となる。
図２を参照して、間接的な形態で接合されているとは、ＩＩＩ族窒化物膜１３と支持基板１１とが、その間に他のもの、たとえば接合膜１２を介在させて、間接的に接合されていることをいう。かかる間接的な接合形態においては、接合界面は、その貼り合わせ方法により、以下のように異なる。
第１の貼り合わせ方法として、図２および４に示すように、支持基板１１の主面１１ｍ上に接合膜１２ａを形成するとともにＩＩＩ族窒化物膜１３の主面１３ｎ上に接合膜１２ｂを形成した後、接合膜１２ａの主面１２ａｍと接合膜１２ｂの主面１２ｂｎとを貼り合わせることにより、接合膜１２ａと接合膜１２ｂとが一体化した接合膜１２を形成する場合においては、接合界面１００は、互いに接合している接合膜１２の内部の接合膜１２ａの主面１２ａｍと接合膜１２ｂの主面１２ｂｎとで形成される面となる。
第２の貼り合わせ方法として、支持基板１１の主面１１ｍ上に接合膜１２を形成した後、接合膜１２の主面とＩＩＩ族窒化物膜１３の主面１３ｎとを貼り合わせる場合においては、接合界面１００は、互いに接合している接合膜１２の主面とＩＩＩ族窒化物膜１３の主面１３ｎとで形成される面となる。
第３の貼り合わせ方法として、ＩＩＩ族窒化物膜１３の主面１３ｎ上に接合膜１２を形成した後、接合膜１２の主面と支持基板１１の主面１１ｍとを貼り合わせる場合においては、接合界面１００は、互いに接合している接合膜１２の主面と支持基板１１の主面１１ｍとで形成される面となる。
（接合膜）
本実施形態のＩＩＩ族窒化物複合基板１のＩＩＩ族窒化物膜１３と支持基板１１との間に含まれ得る接合膜１２は、ＩＩＩ族窒化物膜１３と支持基板１１との接合強度を高くするものであれば特に制限はなく、ＳｉＯ2膜、Ｓｉ3Ｎ4膜、ＡｌＮ膜、Ａｌ2Ｏ3膜、ＴｉＯ2膜、ＴｉＮ膜、Ｇａ2Ｏ3膜、Ｗ膜、Ｍｏ膜、Ａｕ−Ｓｎ膜などが挙げられる。
接合膜１２の厚さは、特に制限はないが、ＩＩＩ族窒化物膜１３と支持基板１１との接合強度を高める観点から、好ましくは０．０５μｍ以上、より好ましくは０．１μｍ以上であり、接合膜１２の面内均一性および平坦性を高める観点から、好ましくは５μｍ以下、より好ましくは２μｍ以下である。
（ＩＩＩ族窒化物膜の厚さ）
本実施形態のＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物膜１３側の主面１３ｍにおけるシート抵抗を低くする観点から、ＩＩＩ族窒化物膜１３の厚さは、１０μｍ以上が必要であり、５０μｍ以上が好ましく、１００μｍ以上がより好ましい。また、ＩＩＩ族窒化物複合基板１のコストを低減する観点から、ＩＩＩ族窒化物膜１３の厚さは、５００μｍ以下が好ましく、２５０μｍ以下がより好ましい。
（ＩＩＩ族窒化物膜側の主面におけるシート抵抗）
本実施形態のＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物複合基板１のシート抵抗を低くすることにより得られるＩＩＩ族窒化物半導体デバイスのデバイス特性（たとえば、発光デバイスの発光効率など）を高める観点から、ＩＩＩ族窒化物膜１３側の主面１３ｍにおけるシート抵抗は、２００Ω／ｓｑ（ｏｈｍｓ ｐｅｒ ｓｑｕａｒｅ）以下が必要であり、５０Ω／ｓｑ以下が好ましく、１０Ω／ｓｑ以下がより好ましい。
（ＩＩＩ族窒化物膜と支持基板との接合領域およびＩＩＩ族窒化物膜と支持基板との非接合領域）
図１〜３を参照して、本実施形態のＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物膜１３が支持基板１１に上述の接合界面１００において貼り合わされている。本実施形態のＩＩＩ族窒化物複合基板１においても、イオン注入法により作製されたＩＩＩ族窒化物複合基板と同様に、支持基板１１、ＩＩＩ族窒化物膜１３、および接合膜１２，１２ａ，１２ｂの主面の面粗さ、ＩＩＩ族窒化物膜１３の主面貫通孔１３ｈ、ならびに貼り合わせの不均一さなどが存在する。このため、本実施形態のＩＩＩ族窒化物複合基板１においても、接合界面１００において、ＩＩＩ族窒化物膜１３と支持基板１１とが直接的および間接的のいずれかで接合している接合領域１００ｂと、ＩＩＩ族窒化物膜１３と支持基板１１とが直接的および間接的のいずれにおいても接合していない非接合領域１００ｎと、が存在する。
本実施形態のＩＩＩ族窒化物複合基板１の接合界面１００における接合領域１００ｂおよび非接合領域１００ｎの存在およびその位置、それらの大きさ、ならびにそれらの面積は、超音波顕微鏡、欠陥評価装置などにより測定することができる。
本実施形態のＩＩＩ族窒化物複合基板１の接合界面１００における非接合領域１００ｎは、少なくとも１つの非接合部分領域１１１ｎ，１１２ｎ，１２１ｎ，１２２ｎを含む。非接合部分領域１１１ｎ，１１２ｎ，１２１ｎ，１２２ｎは、その形状が不定形ではあるがほぼ円形状または楕円形状であるため、その最大径（最大直径）によりその大きさを評価する。非接合部分領域１１１ｎ，１１２ｎ，１２１ｎ，１２２ｎは、その大きさの観点から、その最大径が２０ｍｍ未満の小型の非接合部分領域１１１ｎ，１１２ｎと、その最大径が２０ｍｍ以上の大型の非接合部分領域１２１ｎ，１２２ｎと、に分類することができる。また、非接合部分領域１１１ｎ，１１２ｎ，１２１ｎ，１２２ｎは、その存在位置の観点から、その領域が主面１ｍの外周１ｒに接していない内側の非接合部分領域１１１ｎ，１２１ｎと、その領域が主面１ｍの外周１ｒに接している外側の非接合部分領域１１２ｎ，１２２ｎと、に分類することができる。
本実施形態のＩＩＩ族窒化物複合基板１は、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造する観点から、ＩＩＩ族窒化物膜１３と支持基板１１との接合領域１００ｂの面積が、主面１ｍの面積に対して、７０％以上であることが好ましく、８５％以上であることがより好ましい。ＩＩＩ族窒化物膜１３と支持基板１１との接合領域１００ｂの面積が主面１ｍの面積の７０％未満となると、ＩＩＩ族窒化物半導体デバイスを製造する工程においてＩＩＩ族窒化物膜１３と支持基板１１とが分離しやすくなるため、ＩＩＩ族窒化物半導体デバイスの歩留まりを高めることが困難となる。
本実施形態のＩＩＩ族窒化物複合基板１は、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造する観点から、非接合部分領域は、その最大径が２０ｍｍ未満の小型の非接合部分領域１１１ｎ，１１２ｎであることが好ましい。すなわち、図３において、非接合部分領域は、いずれも小型の非接合部分領域１１１ｎ，１１２ｎであることが好ましい。
また、本実施形態のＩＩＩ族窒化物複合基板１は、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造する観点から、非接合部分領域は、主面１ｍの外周１ｒに接していない内側の非接合部分領域１１１ｎ，１２１ｎであることが好ましい。すなわち、図３において、非接合部分領域は、いずれも内側の非接合部分領域１１１ｎ，１２１ｎであることが好ましい。外側の非接合部分領域１１２ｎ，１２２ｎが含まれるＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物複合基板１を作製する工程中およびＩＩＩ族窒化物複合基板１を用いてＩＩＩ族窒化物半導体デバイスを製造する工程中に、汚染物質が接合界面１００に入り込み、その汚染物質の洗浄除去が困難であるため、ＩＩＩ族窒化物半導体デバイスの歩留まりを高めることが困難となる。また、外側の非接合部分領域１１２ｎ，１２２ｎが含まれるＩＩＩ族窒化物複合基板１は、貼り合わされたＩＩＩ族窒化物膜１３および支持基板１１の少なくとも１つの厚さを小さくする工程で、加工中に割れてしまうため、ＩＩＩ族窒化物半導体デバイスの歩留まりを高めることが困難となる。
本実施形態のＩＩＩ族窒化物複合基板１は、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造する観点から、非接合部分領域は、小型かつ内側の非接合部分領域１１１ｎであることがより好ましい。すなわち、図３において、非接合部分領域は、いずれも小型かつ内側の非接合部分領域１１１ｎであることがより好ましい。
（ＩＩＩ族窒化物膜の主面貫通孔）
図１〜３を参照して、本実施形態のＩＩＩ族窒化物複合基板１は、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造する観点から、ＩＩＩ族窒化物膜１３の有する主面貫通孔１３ｈの面積が、主面１ｍ，１３ｍの面積に対して、１０％以下であることが好ましく、５％以下であることがより好ましい。ここで、主面貫通孔１３ｈとは、ＩＩＩ族窒化物膜１３の支持基板１１と直接的または間接的に接合している側の主面と他の表面（具体的には別の主面および側面）との間を貫通している孔をいう。
ＩＩＩ族窒化物複合基板１のＩＩＩ族窒化物膜１３に主面貫通孔１３ｈが存在すると、主面貫通孔１３ｈ上およびその近傍の領域に非接合領域１００ｎが形成される。また、ＩＩＩ族窒化物半導体デバイスを製造する工程において、ＩＩＩ族窒化物半導体デバイスを洗浄する場合に、洗浄剤が主面貫通孔１３ｈを経由して接合界面に侵入することにより、ＩＩＩ族窒化物複合基板１の接合強度が低下する場合がある。主面貫通孔１３ｈの面積が主面１ｍの面積の１０％より大きくなると、非接合領域１００ｎの面積が大きくなり、ＩＩＩ族窒化物半導体デバイスの歩留まりを高めることが困難となる。
（接合界面における金属を含む不純物）
図１〜３を参照して、本実施形態のＩＩＩ族窒化物複合基板１は、接合強度を高めることにより高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造する観点から、ＩＩＩ族窒化物膜１３と支持基板１１との接合界面１００に含まれる金属を含む不純物の濃度は、１×１０10ｃｍ-2以上であることが好ましく、１．５×１０10ｃｍ-2以上であることがより好ましい。金属を含む不純物は、特に制限はないが、接合強度を高める観点から、ＩＩＩ族窒化物複合基板１が接合膜１２としてＳｉＯ2膜などの酸化物膜を含む場合は、Ｆｅ（鉄）、Ｎｉ（ニッケル）などのイオン化傾向がＨ（水素）より大きく酸化しやすい卑金属の酸化物が好ましい。
（ＩＩＩ族窒化物膜の熱膨張係数と支持基板の熱膨張係数）
図１〜３を参照して、本実施形態のＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物半導体デバイスの製造の際に反りおよび／またはクラックの発生を抑制することにより、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造する観点から、ＩＩＩ族窒化物膜１３の熱膨張係数は、支持基板１１の熱膨張係数に対して、０．７倍より大きく１．４倍より小さいことが好ましく、０．７５倍以上１．２５倍以下がより好ましい。
（支持基板の破壊靭性と厚さ）
図１〜３を参照して、本実施形態のＩＩＩ族窒化物複合基板１は、ＩＩＩ族窒化物半導体デバイスの製造の際に反りおよび／またはクラックの発生を抑制する観点から、支持基板の破壊靭性は、好ましくは１ＭＮｍ-2/3以上であり、より好ましくは１．５ＭＮｍ-2/3以上である。また、支持基板の厚さは、好ましくは５０μｍ以上であり、より好ましくは１００μｍ以上である。
［実施形態２：ＩＩＩ族窒化物複合基板の製造方法］
図１、２および４を参照して、本発明の別の実施形態であるＩＩＩ族窒化物複合基板１の製造方法は、実施形態１のＩＩＩ族窒化物複合基板１の製造方法であって、ＩＩＩ族窒化物膜１３と支持基板１１とを、直接的および間接的のいずれかの形態で、貼り合わせる工程（図４（Ａ））と、ＩＩＩ族窒化物膜１３および支持基板１１の少なくとも１つの厚さを小さくする工程（図４（Ｂ））と、を含む。本実施形態のＩＩＩ族窒化物複合基板１の製造方法は、上記の工程を備えることにより、高い歩留まりでシート抵抗の低いＩＩＩ族窒化物複合基板を製造することができる。
（ＩＩＩ族窒化物膜と支持基板とを貼り合わせる工程）
図１、２および４を参照して、本実施形態のＩＩＩ族窒化物複合基板１の製造方法は、まず、ＩＩＩ族窒化物膜１３と支持基板１１とを、直接的および間接的のいずれかの形態で、貼り合わせる工程を含む。ここで、ＩＩＩ族窒化物膜１３と支持基板１１とを直接的な形態で貼り合わせるとは、ＩＩＩ族窒化物膜１３と支持基板１１とを、その間に他のものを介在させることなく、直接貼り合わせることをいう。また、ＩＩＩ族窒化物膜１３と支持基板１１とを間接的な形態で貼り合わせるとは、ＩＩＩ族窒化物膜１３と支持基板１１とを、その間に他のもの、たとえば接合膜１２を介在させて、間接的に貼り合わせることをいう。
ＩＩＩ族窒化物膜１３と支持基板１１とを貼り合わせる方法は、直接的および間接的のいずれの貼り合わせ形態であっても、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後６００℃〜１２００℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性化処理した後に室温（たとえば２５℃）〜４００℃程度の低温雰囲気下で接合する表面活性化接合法、貼り合わせ面を薬液と純水で洗浄処理した後、０．１ＭＰａ〜１０ＭＰａ程度の圧力を掛けて接合する高圧接合法、貼り合わせ面を薬液と純水で洗浄処理した後、１０-6Ｐａ〜１０-3Ｐａ程度の高真空雰囲気下で接合する超高真空接合法、などが好適である。上記のいずれの接合法においてもそれらの接合後に６００℃〜１２００℃程度に昇温することによりさらに接合強度を高めることができる。特に、表面活性化接合法、高圧接合法、および超高真空接合法においては、それらの接合後に６００℃〜１２００℃程度に昇温することによる接合強度を高める効果が大きい。
ＩＩＩ族窒化物膜１３と支持基板１１との貼り合わせにおいては、上記のように直接的および間接的のいずれの形態でも貼り合わせが可能であるが、接合強度を高くする観点から、図４（Ａ）に示すように、ＩＩＩ族窒化物膜１３と支持基板１１とを、その間に接合膜１２を介在させて、間接的に貼り合わせることが好ましい。以下、詳細に説明する。
図４（Ａ）を参照して、ＩＩＩ族窒化物膜１３と支持基板１１とをその間に接合膜１２を介在させて間接的に貼り合わせる工程は、支持基板１１の主面１１ｍ上に接合膜１２ａを形成するサブ工程（図４（Ａ１））と、ＩＩＩ族窒化物膜１３の主面１３ｎ上に接合膜１２ｂを形成するサブ工程（図４（Ａ２））と、支持基板１１の主面１１ｍ上に形成された接合膜１２ａとＩＩＩ族窒化物膜１３の主面１３ｎ上に形成された接合膜１２ｂとを貼り合わせるサブ工程（図４（Ａ３））と、を含む。これらのサブ工程により、互いに貼り合わされた接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２が形成され、支持基板１１と、ＩＩＩ族窒化物膜１３とが、接合膜１２を介在させて接合される。
本実施形態のＩＩＩ族窒化物複合基板１の製造方法においても、支持基板１１、ＩＩＩ族窒化物膜１３、および接合膜１２，１２ａ，１２ｂの主面の面粗さ、ＩＩＩ族窒化物膜１３の主面貫通孔１３ｈ、ならびに貼り合わせの不均一さなどの存在により、接合界面１００において、ＩＩＩ族窒化物膜１３と支持基板１１とが直接的および間接的のいずれかで接合している接合領域１００ｂと、ＩＩＩ族窒化物膜１３と支持基板１１とが直接的および間接的のいずれにおいても接合していない非接合領域１００ｎと、が形成される。かかる接合領域１００ｂおよび非接合領域１００ｎについては、上述のとおりである。
なお、接合膜１２ａ，１２ｂの形成方法は、特に制限はないが、膜形成コストを抑制する観点から、スパッタ法、蒸着法、ＣＶＤ（化学気相堆積）法などが好適に行なわれる。また、接合膜１２ａと接合膜１２ｂとを貼り合わせることにより、支持基板１１とＩＩＩ族窒化物膜１３とを貼り合わせる方法は、特に制限はなく、上記したように、直接接合法、表面活性化接合法、高圧接合法、超高真空接合法などが好適である。
（ＩＩＩ族窒化物膜および支持基板の少なくとも１つの基板の厚さを小さくする工程）
図４（Ｂ）を参照して、本実施形態のＩＩＩ族窒化物複合基板１の製造方法は、次いで、貼り合わされたＩＩＩ族窒化物膜１３および支持基板１１の少なくとも１つの基板の厚さを小さくする工程と、を含む。ここで、ＩＩＩ族窒化物膜１３および支持基板１１の少なくとも１つの基板の厚さを小さくする方法は、特に制限はなく、厚さを小さくする基板を、主面に平行に切断する方法、主面を研削および／または研磨する方法、主面をエッチングする方法、レーザを用いた方法などが挙げられる。レーザを用いた方法とは、レーザビームの焦点が基板の主面から所定の深さに位置するようにしてレーザビームを照射する方法である。上記のレーザを用いた方法によれば、基板の主面から所定の深さの位置のレーザビームの焦点となった領域の化学組成が変化することにより、当該領域において基板を分離することができる。このようなレーザを用いた方法においては、基板の主面から所定の深さの位置の領域の化学組成を変化させ、上記領域以外の領域の化学組成を変化させない観点から、フェムト秒レーザ、ピコ秒レーザが好ましく用いられる。
［実施形態３：ＩＩＩ族窒化物半導体デバイスの製造方法］
図５を参照して、本発明のさらに別の実施形態であるＩＩＩ族窒化物半導体デバイス２の製造方法は、ＩＩＩ族窒化物複合基板１を準備する工程と、ＩＩＩ族窒化物複合基板１のＩＩＩ族窒化物膜１３側の主面１３ｍ上に少なくとも１層のＩＩＩ族窒化物層２０を成長させる工程と、を含む。本実施形態のＩＩＩ族窒化物半導体デバイス２の製造方法は、上記の工程を備えることにより、高い歩留まりでＩＩＩ族窒化物半導体デバイスを製造することができる。
（ＩＩＩ族窒化物複合基板を準備する工程）
本実施形態のＩＩＩ族窒化物半導体デバイス２の製造方法は、まず、ＩＩＩ族窒化物複合基板１を準備する工程を含む。かかるＩＩＩ族窒化物複合基板１を準備する工程は、実施形態２のＩＩＩ族窒化物複合基板１の製造する方法における工程と同様である。
（ＩＩＩ族窒化物層を成長させる工程）
本実施形態のＩＩＩ族窒化物半導体デバイス２の製造方法は、次いで、ＩＩＩ族窒化物複合基板１のＩＩＩ族窒化物膜１３側の主面１３ｍ上に少なくとも１層のＩＩＩ族窒化物層２０を成長させる工程を含む。
ＩＩＩ族窒化物層２０を成長させる方法は、特に制限はないが、結晶品質の高いＩＩＩ族窒化物層２０を成長させる観点から、気相法として、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線成長）法、ＨＶＰＥ（ハイドライド気相成長）法、昇華法などが好適に挙げられ、液相法として、高窒素圧溶液法、フラックス法などが好適に挙げられる。
成長させるＩＩＩ族窒化物層２０の構成は、ＩＩＩ族窒化物半導体デバイスの種類および機能に応じて異なる。ＩＩＩ族窒化物半導体デバイス２が発光デバイスの場合は、ＩＩＩ族窒化物複合基板１のＩＩＩ族窒化物膜１３側の主面１３ｍ上に、ＩＩＩ族窒化物層２０として、第１導電型ＧａＮ層２１、第１導電型ＡｌsＧａ1-sＮ層２２（ここで、ｓは０＜ｓ＜１）、発光層２３、第２導電型ＡｌtＧａ1-tＮ層２４（ここで、ｔは０＜ｔ＜１）、および第２導電型ＧａＮ層２５をこの順に成長させることができる。
本実施形態のＩＩＩ族窒化物半導体デバイス２の製造方法は、次いで、電極（第１電極および第２電極）を形成する工程を含むことができる。ＩＩＩ族窒化物層２０の内、第２導電型ＧａＮ層２５、第２導電型Ａｌ t Ｇａ 1-t Ｎ層２４、発光層２３、および第１導電型ＡｌsＧａ1-sＮ層２２のそれぞれの一部をメソエッチングにより除去して、第１導電型ＧａＮ層２１の一部を露出させる。第１導電型ＧａＮ層２１の露出した主面上に第１電極３１を形成し、第２導電型ＧａＮ層の露出した主面上に第２電極３２を形成することができる。第１電極３１および第２電極３２の形成方法は、特に制限はなく、ＣＶＤ（化学気相堆積）法、スパッタ法、蒸着法などが挙げられる。
（実施例１）
１．ＩＩＩ族窒化物複合基板の作製
（１）ＩＩＩ族窒化物膜と支持基板との貼り合わせ
図４（Ａ）を参照して、以下のようにして、ＩＩＩ族窒化物膜１３と支持基板１１とを貼り合わせた。
図４（Ａ１）を参照して、支持基板１１として、両主面が鏡面（ＪＩＳ Ｂ０６０１に規定する算術平均面粗さＲａが１ｎｍ以下の平坦面をいう、以下同じ。）に研磨された直径１０．０ｃｍで厚さ５００μｍのムライト（Ａｌ2Ｏ3−ＳｉＯ2）基板を３枚準備した。かかる支持基板１１の主面１１ｍ上に、ＣＶＤ法により、接合膜１２ａとして厚さ１μｍのＳｉＯ2膜を形成した。
また、図４（Ａ２）を参照して、ＩＩＩ族窒化物膜１３として、両主面が鏡面に研磨された直径１０．０ｃｍで厚さ４００μｍの３種類のＧａＮ膜Ａ〜Ｃを準備した。ＧａＮ膜Ａには、導電性向上不純物を積極的にはドーピングしなかった。ＧａＮ膜Ｂには、導電性向上不純物としてＯ（酸素）原子を７×１０17ｃｍ-3の濃度にドーピングした。ＧａＮ膜Ｃには、導電性向上不純物としてＯ（酸素）原子を１．６×１０18ｃｍ-3の濃度にドーピングした。
上記のＩＩＩ族窒化物膜１３のＮ原子面に相当する（０００−１）面である主面１３ｎ上に、ＣＶＤ法により、接合膜１２ａとして厚さ１μｍのＳｉＯ2膜を形成した。
次に、図４（Ａ３）を参照して、支持基板１１に形成された接合膜１２ａの主面１２ａｍおよびＩＩＩ族窒化物膜１３に形成された接合膜１２ｂの主面１２ｂｎのそれぞれを鏡面に研磨した後、接合膜１２ａの主面１２ａｍと接合膜１２ｂの主面１２ｂｎとを貼り合わせ、Ｎ2ガス（窒素ガス）雰囲気中７００℃まで昇温させてアニールすることにより接合強度を高めた。
こうして貼り合わされた３種類の貼り合わせ基板のそれぞれを、ダイシングにより切断して、主面が２０ｍｍ角（２０ｍｍ×２０ｍｍの正方形をいう、以下同じ。）である８つの貼り合わせ基板片を作製した。
（２）ＩＩＩ族窒化物膜の厚さ調製
図４（Ｂ）を参照して、上記のようにして、３種類の貼り合わせ基板のそれぞれについて得られた８つの貼り合わせ基板片のＩＩＩ族窒化物膜１３の厚さを、主面を研磨することにより、それぞれ、５μｍ、８μｍ、１０μｍ、２０μｍ、５０μｍ、１００μｍ、２００μｍおよび５００μｍに調製して、８つのＩＩＩ族窒化物複合基板を得た。
２．ＩＩＩ族窒化物複合基板のＩＩＩ族窒化物膜側のシート抵抗の測定
上記のようにして得られた３種類の貼り合わせ基板から得られた２４のＩＩＩ族窒化物複合基板１（３種類の貼り合わせ基板のそれぞれの貼り合わせ基板について８つのＩＩＩ族窒化物複合基板）のＩＩＩ族窒化物膜１３側の主面１３ｍのシート抵抗を、四端子法により測定した。表１に結果をまとめた。
Figure 0006322890
３．ＩＩＩ族窒化物半導体デバイスの作製
図５を参照して、ＩＩＩ族窒化物複合基板１のＩＩＩ族窒化物膜１３のＩＩＩ族原子面に相当する（０００１）面である主面１３ｍ上に、ＭＯＣＶＤ法により、ＩＩＩ族窒化物層２０として、第１導電型ＧａＮ層２１である厚さ５μｍのｎ型ＧａＮ層、第１導電型ＡｌsＧａ1-sＮ層２２（ここで、ｓは０＜ｓ＜１）である厚さ０．５μｍのｎ型Ａｌ0.05Ｇａ0.95Ｎ層、発光層２３である６周期のＩｎ0.15Ｇａ0.85Ｎ層およびＩｎ0.01Ｇａ0.99Ｎ層からなる厚さ１００ｎｍのＭＱＷ（多重量子井戸）構造層、第２導電型ＡｌtＧａ1-tＮ層２４（ここで、ｔは０＜ｔ＜１）である厚さ２０ｎｍのｐ型Ａｌ0.20Ｇａ0.80Ｎ層、および第２導電型ＧａＮ層２５である厚さ０．１５μｍのｐ型ＧａＮ層を、この順に成長させた。
次に、第２導電型ＧａＮ層２５、第２導電型ＡｌtＧａ1-tＮ層２４、発光層２３、および第１導電型ＡｌsＧａ1-sＮ層２２のそれぞれの一部をメサエッチングにより除去して、第１導電型ＧａＮ層２１の一部を露出させた。
次に、第１導電型ＧａＮ層２１の露出した主面上に、電子ビーム蒸着法により、第１電極３１としてｎ側電極を形成した。また、第２導電型ＧａＮ層２５の露出した主面上に、電子ビーム蒸着法により、第２電極３２としてｐ側電極を形成した。このようにして、２４のＩＩＩ族窒化物半導体デバイスを作製した。
対比ＩＩＩ族窒化物半導体デバイスとして、両主面を鏡面に研磨した主面の大きさが２０ｍｍ角で厚さ５００μｍで、導電性向上不純物としてＯ（酸素）原子を１．６×１０18ｃｍ-3の濃度にドーピングした、ＧａＮ基板のＩＩＩ族原子面たるＧａ原子面に相当する（０００１）面である主面１３ｍ上に、上記と同様にして上記と同じ構成のＩＩＩ族窒化物層２０を有するＩＩＩ族窒化物半導体デバイスを形成した。
４．ＩＩＩ族窒化物半導体デバイスの発光強度の測定
上記で得られた２４のＩＩＩ族窒化物半導体デバイスおよび対比ＩＩＩ族窒化物半導体デバイスの発光強度として、ＩＩＩ族窒化物半導体デバイスに８０ｍＡの電流を注入したときの発光スペクトルのピーク波長４５０ｎｍにおける発光強度を、ＥＬ（エレクトロルミネッセンス）法により測定して、対比ＩＩＩ族窒化物半導体デバイスの発光強度に対する上記２４のＩＩＩ族窒化物半導体デバイスのそれぞれの発光強度の比を相対発光強度として算出した。厚さ５μｍのＧａＮ膜Ａを含むシート抵抗が４０３．６Ω／ｓｑのＩＩＩ族窒化物複合基板および厚さ８μｍのＧａＮ膜Ａを含むシート抵抗が２５０．８Ω／ｓｑのＩＩＩ族窒化物複合基板を有する発光デバイスは、相対発光強度が０．０１以下と低かったが、それ以外のＩＩＩ族窒化物複合基板を有する発光デバイスは、相対発光強度が０．１以上に向上した。
（実施例２）
ＩＩＩ族窒化物膜１３として、導電性向上不純物としてＯ（酸素）原子を７×１０17ｃｍ-3の濃度にドーピングされ、両主面が鏡面に研磨された、直径２インチ（５．０８ｃｍ）で厚さが５００μｍのＧａＮ膜を２０枚準備した。
これらのＧａＮ膜の内、１０枚のＧａＮ膜を研磨により厚さを２００μｍまで薄くしたところ、１０枚中７枚のＧａＮ膜に割れおよび／またはクラックが発生した。
残りの１０枚のＧａＮ膜については、実施例１と同様の手順で、直径が２インチ（５．０８ｃｍ）で厚さが４００μｍのムライト基板と貼り合わせた後、貼り合わせたＧａＮ膜を研磨により厚さを２００μｍまで薄くしたところ、１０枚すべてのＧａＮ膜において、割れおよび／またはクラックは見られなかった。
（実施例３）
ＩＩＩ族窒化物膜１３として、導電性向上不純物をドーピングされていない、両主面が鏡面に研磨された、直径２インチ（５．０８ｃｍ）で厚さが５００μｍのＧａＮ膜を用いたこと、貼り合わせの際貼り合わせ面にウォータマークを形成して接合領域の面積を変化させたこと以外は、実施例１と同様の手順で、６枚のＩＩＩ族窒化物複合基板１を作製した。ここで、ウォーターマークとは、表面に洗浄汚染などによる不純物がある部分において、水分が乾燥するとき、不純物が凝集した状態で乾くために形成される乾きしみをいう。ウォーターマークは、その形成の対象とする面に、超純水ではなく、純度の低い水を付着させ、それを乾燥させることにより、純度の低い水をつけた部分に形成することができる。
得られた６枚のＩＩＩ族窒化物複合基板１について、接合領域１００ｂの面積をレーザを用いた表面欠陥検査装置により測定したところ、それぞれ、主面１ｍの面積に対して、３４％、５７％、６４％、７０％、８７％、９５％であった。これらの内、接合領域１００ｂの面積が主面１ｍの面積の７０％以上であるＩＩＩ族窒化物複合基板１については、非接合領域１００ｎを構成する非接合部分領域はいずれも最大径が２０ｍｍ未満であった。また、接合領域１００ｂの面積が主面１ｍの面積の６４％以下であるＩＩＩ族窒化物複合基板１については、非接合領域１００ｎを構成する非接合部分領域には最大径が２０ｍｍ以上のものがあった。さらに、接合領域１００ｂの面積が主面１ｍの面積の６４％以下であるＩＩＩ族窒化物複合基板１を７００℃まで加熱したところ、加熱中に、最大径が２０ｍｍ以上の非接合部分領域を起点として、ＩＩＩ族窒化物膜１３が支持基板１１から剥がれた。
（実施例４）
ＩＩＩ族窒化物膜１３として、導電性向上不純物をドーピングされていない、両主面が鏡面に研磨された、直径２インチ（５．０８ｃｍ）で厚さが５００μｍのＧａＮ膜を用いたこと、支持基板１１として、両主面が鏡面に研磨された、直径２インチ（５．０８ｃｍ）で厚さが５００μｍの多結晶Ｍｏ基板を用いたこと、貼り合わせの際に、貼り合わせ面を洗浄することにより非接合領域の発生を抑えたこと、および、貼り合わせ面に直径が１５ｍｍ程度のウォータマークを形成することによりＩＩＩ族窒化物複合基板の所定の位置に非接合領域を形成させたこと以外は、実施例１と同様の手順で、３枚のＩＩＩ族窒化物複合基板１を作製した。
得られた３枚のＩＩＩ族窒化物複合基板１について、非接合領域の位置を超音波顕微鏡により測定したところ、１枚のＩＩＩ族窒化物複合基板には主面の外周に接する最大径が１０ｍｍ程度の非接合部分領域を含む非接合領域が形成され、別の１枚のＩＩＩ族窒化物複合基板には主面の外周に接しない最大径が１０ｍｍ程度の非接合部分領域のみを含む非接合領域が形成され、さらに別の１枚のＩＩＩ族窒化物複合基板には非接合領域の面積が主面の面積の８３％であった。
得られた３枚のＩＩＩ族窒化物複合基板を７００℃まで加熱したところ、加熱中に、主面の外周に接する最大径が１０ｍｍ程度の非接合部分領域を含む非接合領域が形成されたＩＩＩ族窒化物複合基板が割れた。それ以外のＩＩＩ族窒化物複合基板は割れなかった。
（実施例５）
ＩＩＩ族窒化物膜として、両主面が鏡面に研磨された、主面が２０ｍｍ角で厚さが３００μｍのＧａＮ膜を８枚準備した。８枚のＧａＮ膜の２枚ずつに、直径５０μｍ程度の主面貫通孔を、主面の面積に対して主面貫通孔の面積が、５％、１０％、２０％、および３０％となるように形成した。
また、支持基板である主面が２０ｍｍ角で厚さが４００μｍのサファイア基板の主面上に接合膜としてＳｉＯ2膜を形成した基板を８枚準備した。その接合膜の主面を鏡面に研磨した後、４枚は３７質量％ＨＣｌ（塩酸）および３０質量％のＨ2Ｏ2（過酸化水素）を含む水溶液で複数洗浄することにより、貼り合わせ面の金属を含む不純物を除去した。残りの４枚はＩＰＡ（イソプロピルアルコール）により洗浄を行った。
主面の面積に対して主面貫通孔の面積が、それぞれ５％、１０％、２０％、および３０％である４枚のＩＩＩ族窒化物膜と、接合膜の貼り合わせの面をＨＣｌおよびＨ2Ｏ2洗浄した４枚の支持基板とを、実施例１と同様の条件で、貼り合わせた。また、主面の面積に対して主面貫通孔の面積が、それぞれ５％、１０％、２０％、および３０％である４枚のＩＩＩ族窒化物膜と、接合膜の貼り合わせ面をＩＰＡ洗浄した４枚の支持基板とを、実施例１と同様の条件で、貼り合わせた。
貼り合わせた後、以下のようにして引張試験を行なった。引張試験は１０ｍｍ角の冶具をエポキシ接着剤を介してＩＩＩ族窒化物複合基板の表と裏に接着し、冶具の両端を引っ張ることにより行なった。結果を表２にまとめた。表２において、エポキシ接着剤と冶具の間で破断したものは、ＩＩＩ族窒化物膜と接合膜との界面で剥離したものに比べて、接合強度が高いことを示す。
Figure 0006322890
表２を参照して、ＩＰＡ洗浄を行なったものが、ＩＩＩ族窒化物膜の主面貫通孔の面積が主面の面積の１０％以下において、接合強度が高かった。また、ＨＣｌおよびＨ2Ｏ2洗浄ならびにＩＰＡ洗浄を行なった接合膜の貼り合わせ面における金属を含む不純物の濃度を、ＴＸＲＦ（全反射蛍光Ｘ線）分析により測定した。ＨＣｌおよびＨ2Ｏ2洗浄を行なったものは、Ｆｅ濃度およびＮｉ濃度いずれも１×１０10ｃｍ-2以下であった。ＩＰＡ洗浄を行なったものは、Ｆｅ濃度が５．７×１０11ｃｍ-2で、Ｎｉ濃度が１．５×１０11ｃｍ-2であった。
（比較例１）
ＩＩＩ族窒化物膜として、導電性向上不純物であるＯ（酸素）原子が６×１０17ｃｍ-3の濃度にドーピングされ、両主面が鏡面に研磨された、直径２インチ（５．０８ｃｍ）で厚さが４００μｍのＧａＮ膜を１枚準備した。かかるＩＩＩ族窒化物膜のＮ原子面である主面に、当該主面から約０．７μｍの深さの位置にＨ（水素）イオンを注入した。Ｈイオン注入は、加速電圧が１００ｋｅＶで、ドーズ量が５×１０17ｃｍ-2で行なった。Ｈイオンを注入したＩＩＩ族窒化物膜のＨイオンが注入された側の主面と、直径が２インチ（５．０８ｃｍ）で厚さが５００μｍのムライト基板とを、実施例１と同様の手順で貼り合わせてアニールすることにより、Ｈイオンが注入された部分でＩＩＩ族窒化物膜を分離することにより、ムライト基板上に厚さが０．３μｍのＩＩＩ族窒化物膜を有するＩＩＩ族窒化物複合基板を得た。得られたＩＩＩ族窒化物複合基板のシート抵抗は、１×１０10Ω／ｓｑ以上であった。
（比較例２）
支持基板として、両主面が鏡面に研磨された直径２インチ（５．０８ｃｍ）で厚さが３００μｍのＭｏ基板を用いたこと、Ｈイオンのドーズ量を３．５×１０17ｃｍ-2としたこと以外は、比較例１と同様の手順で、Ｍｏ基板上に厚さが０．３μｍのＩＩＩ族窒化物膜を有するＩＩＩ族窒化物複合基板を得た。得られたＩＩＩ族窒化物複合基板を、Ｎ2ガス（窒素ガス）雰囲気中８００℃で３時間さらに熱処理することにより、大部分の領域でシート抵抗が６７００Ω／ｓｑまで低くなったが、一部の領域では３５０００Ω／ｓｑと高いままであった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ ＩＩＩ族窒化物複合基板、２ ＩＩＩ族窒化物半導体デバイス、１１ 支持基板、１１ｍ，１２ａｍ，１２ｂｎ，１３ｍ，１３ｎ 主面、１２，１２ａ，１２ｂ 接合膜、１３ ＩＩＩ族窒化物膜、１３ｈ 主面貫通孔、２０ ＩＩＩ族窒化物層、２１ 第１導電型ＧａＮ層、２２ 第１導電型ＡｌsＧａ1-sＮ層、２３ 発光層、２４ 第２導電型ＡｌtＧａ1-tＮ層、２５ 第２導電型ＧａＮ層、３１ 第１電極、３２ 第２電極、１００ 接合界面、１００ｂ 接合領域、１００ｎ 非接合領域、１１１ｎ，１１２ｎ，１２１ｎ，１２２ｎ 非接合部分領域。

Claims (9)

  1. ＩＩＩ族窒化物膜と、前記ＩＩＩ族窒化物膜と化学組成の異なる材料で形成されている支持基板と、を含み、
    前記ＩＩＩ族窒化物膜は、前記支持基板に直接的および間接的のいずれかの形態で接合され、
    前記ＩＩＩ族窒化物膜の厚さが１０μｍ以上であり、
    前記ＩＩＩ族窒化物膜側の主面におけるシート抵抗が２００Ω／ｓｑ以下であり、
    前記ＩＩＩ族窒化物膜と前記支持基板との接合界面に金属を含む不純物を含み、前記不純物の濃度が１×１０ 10 ｃｍ -2 以上であるＩＩＩ族窒化物複合基板。
  2. 前記ＩＩＩ族窒化物膜と前記支持基板との接合領域の面積が主面の面積の７０％以上であり、
    前記ＩＩＩ族窒化物膜と前記支持基板との非接合領域は少なくとも１つの非接合部分領域を含み、前記非接合部分領域はその最大径が２０ｍｍ未満の小型の非接合部分領域である請求項１に記載のＩＩＩ族窒化物複合基板。
  3. 前記ＩＩＩ族窒化物膜と前記支持基板との非接合領域は少なくとも１つの非接合部分領域を含み、前記非接合部分領域は主面の外周に接していない内側の非接合部分領域である含む請求項１に記載のＩＩＩ族窒化物複合基板。
  4. 前記ＩＩＩ族窒化物膜は主面貫通孔を有し、前記主面貫通孔の面積は主面の面積の１０％以下である請求項１に記載のＩＩＩ族窒化物複合基板。
  5. 前記ＩＩＩ族窒化物膜の熱膨張係数が前記支持基板の熱膨張係数に比べて０．７倍より大きく１．４倍より小さい請求項１に記載のＩＩＩ族窒化物複合基板。
  6. 前記支持基板の破壊靭性が１ＭＮｍ-2/3以上であり、前記支持基板の厚さが５０μｍ以上である請求項１に記載のＩＩＩ族窒化物複合基板。
  7. 前記間接的な形態は、前記ＩＩＩ族窒化物膜と前記支持基板との間に接合膜を介在させた形態である請求項１に記載のＩＩＩ族窒化物複合基板。
  8. 請求項１に記載のＩＩＩ族窒化物複合基板の製造方法であって、
    前記ＩＩＩ族窒化物膜と前記支持基板とを、直接的および間接的のいずれかの形態で、貼り合わせる工程と、
    貼り合わされた前記ＩＩＩ族窒化物膜および前記支持基板の少なくとも１つの厚さを小さくする工程と、を含むＩＩＩ族窒化物複合基板の製造方法。
  9. 請求項１に記載のＩＩＩ族窒化物複合基板を用いたＩＩＩ族窒化物半導体デバイスの製造方法であって、
    前記ＩＩＩ族窒化物複合基板を準備する工程と、
    前記ＩＩＩ族窒化物複合基板の前記ＩＩＩ族窒化物膜側の主面上に少なくとも１層のＩＩＩ族窒化物層を成長させる工程と、を含むＩＩＩ族窒化物半導体デバイスの製造方法。
JP2013029115A 2012-10-12 2013-02-18 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法 Expired - Fee Related JP6322890B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2013029115A JP6322890B2 (ja) 2013-02-18 2013-02-18 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
PCT/JP2013/073805 WO2014057748A1 (ja) 2012-10-12 2013-09-04 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
EP13845267.7A EP2908330B1 (en) 2012-10-12 2013-09-04 Group iii nitride composite substrate, manufacturing method therefor, and group iii nitride semiconductor device manufacturing method
US14/419,315 US9917004B2 (en) 2012-10-12 2013-09-04 Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
CN201810174097.6A CN108281378B (zh) 2012-10-12 2013-09-04 Iii族氮化物复合衬底、半导体器件及它们的制造方法
CN201380046378.9A CN104641453B (zh) 2012-10-12 2013-09-04 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
TW107106394A TWI646635B (zh) 2012-10-12 2013-09-16 Iii族氮化物複合基板與其製造方法、及iii族氮化物半導體裝置與其製造方法
TW102133515A TWI644346B (zh) 2012-10-12 2013-09-16 Ｉｉｉ族氮化物複合基板與其製造方法、及ｉｉｉ族氮化物半導體裝置之製造方法
US14/097,460 US9312165B2 (en) 2013-02-08 2013-12-05 Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US15/061,337 US10186451B2 (en) 2013-02-08 2016-03-04 Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US15/879,018 US10600676B2 (en) 2012-10-12 2018-01-24 Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US16/787,700 US11094537B2 (en) 2012-10-12 2020-02-11 Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013029115A JP6322890B2 (ja) 2013-02-18 2013-02-18 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2014157978A JP2014157978A (ja) 2014-08-28
JP6322890B2 true JP6322890B2 (ja) 2018-05-16

Family

ID=51296931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013029115A Expired - Fee Related JP6322890B2 (ja) 2012-10-12 2013-02-18 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法

Country Status (2)

Country Link
US (2) US9312165B2 (ja)
JP (1) JP6322890B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917004B2 (en) 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
JP6210152B2 (ja) * 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
JP7028547B2 (ja) * 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
JP6761322B2 (ja) * 2016-10-21 2020-09-23 株式会社サイオクス Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
CN107633997B (zh) * 2017-08-10 2019-01-29 长江存储科技有限责任公司 一种晶圆键合方法
US11081393B2 (en) * 2019-12-09 2021-08-03 Infineon Technologies Ag Method for splitting semiconductor wafers

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406123A (en) 1992-06-11 1995-04-11 Engineering Research Ctr., North Carolina State Univ. Single crystal titanium nitride epitaxial on silicon
JPH09219540A (ja) 1996-02-07 1997-08-19 Rikagaku Kenkyusho ＧａＮ薄膜の形成方法
WO1999023693A1 (fr) 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. SUBSTRAT MONOCRISTALLIN DE GaN ET PROCEDE DE PRODUCTION ASSOCIE
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
EP1307903A1 (en) 2000-08-04 2003-05-07 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6673149B1 (en) 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
JP2002222771A (ja) 2000-11-21 2002-08-09 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2002319545A (ja) 2001-04-20 2002-10-31 Mitsubishi Cable Ind Ltd ＧａＮ系結晶の製造方法および結晶成長用基材
JP2003165798A (ja) 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
US6812471B2 (en) * 2002-03-13 2004-11-02 Applied Materials, Inc. Method of surface texturizing
US7786503B2 (en) 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
KR20040078211A (ko) 2003-03-03 2004-09-10 엘지전자 주식회사 질화갈륨 기판 제조 방법
KR100550491B1 (ko) 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP3760997B2 (ja) 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
US7803717B2 (en) 2003-10-23 2010-09-28 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4622720B2 (ja) 2004-07-21 2011-02-02 日亜化学工業株式会社 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
TWI375994B (en) 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP2006193348A (ja) 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
JP4432827B2 (ja) 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
US20060267043A1 (en) 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
US7405430B2 (en) 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
JP4529846B2 (ja) 2005-09-06 2010-08-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4720441B2 (ja) 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
WO2008048303A2 (en) 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
JP2008010835A (ja) 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP2008166646A (ja) 2007-01-04 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
KR101137909B1 (ko) 2007-01-10 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판 및 그 제조 방법
JP4259591B2 (ja) 2007-01-16 2009-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
JP4458116B2 (ja) 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090048659A1 (en) * 2007-08-17 2009-02-19 Boston Scientific Scimed, Inc. Medical devices having sol-gel derived ceramic regions with molded submicron surface features
JP5018423B2 (ja) 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
CN101874286B (zh) * 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
KR101137911B1 (ko) 2007-12-18 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판의 제조 방법
KR101144846B1 (ko) 2007-12-18 2012-05-16 삼성코닝정밀소재 주식회사 질화갈륨 웨이퍼 제조 방법
JP5108641B2 (ja) 2008-06-12 2012-12-26 住友電気工業株式会社 ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、及び、窒化物系半導体素子
JP4519196B2 (ja) 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010165927A (ja) 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
JP2010192872A (ja) 2009-01-23 2010-09-02 Sumitomo Electric Ind Ltd 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス
JP5407385B2 (ja) * 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
JP2010232609A (ja) 2009-03-30 2010-10-14 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
JP5491065B2 (ja) 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP2009182341A (ja) 2009-05-07 2009-08-13 Sumitomo Electric Ind Ltd ＧａＮ基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法
JP2010269970A (ja) 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板
JP2011061084A (ja) 2009-09-11 2011-03-24 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
US20110101502A1 (en) 2009-11-05 2011-05-05 Fairfield Crystal Technology, Llc Composite wafers and substrates for iii-nitride epitaxy and devices and methods therefor
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
EP2333852B1 (en) * 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device and light emitting package
JPWO2011093481A1 (ja) 2010-02-01 2013-06-06 Jx日鉱日石金属株式会社 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板
KR101420232B1 (ko) 2010-08-20 2014-07-21 서강대학교산학협력단 홀을 가지는 다공성 박막 및 그의 제조 방법
JP2012116741A (ja) 2010-11-12 2012-06-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板
FR2967813B1 (fr) 2010-11-18 2013-10-04 Soitec Silicon On Insulator Procédé de réalisation d'une structure a couche métallique enterrée
JP5681937B2 (ja) * 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
US9024310B2 (en) 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
JP2012156253A (ja) 2011-01-25 2012-08-16 Sumitomo Electric Ind Ltd 窒化物半導体素子の製造方法
CN102157638A (zh) 2011-01-31 2011-08-17 杭州士兰明芯科技有限公司 一种用于GaN外延生长的衬底制备方法
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
JP2012243792A (ja) * 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
US9284656B2 (en) * 2011-06-06 2016-03-15 International Business Machines Corporation Use of metal phosphorus in metallization of photovoltaic devices and method of fabricating same
US8906727B2 (en) * 2011-06-16 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Heteroepitaxial growth using ion implantation
WO2013021902A1 (ja) 2011-08-05 2013-02-14 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
US9012921B2 (en) * 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
CN103367556B (zh) 2012-03-28 2016-01-20 清华大学 外延衬底
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9917004B2 (en) 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
US9337274B2 (en) * 2013-05-15 2016-05-10 Globalfoundries Inc. Formation of large scale single crystalline graphene
WO2015053127A1 (ja) 2013-10-10 2015-04-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
US10186451B2 (en) 2019-01-22
US20140225229A1 (en) 2014-08-14
US9312165B2 (en) 2016-04-12
JP2014157978A (ja) 2014-08-28
US20160190001A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
JP6322890B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP4458116B2 (ja) エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
JP5407385B2 (ja) 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
TWI646635B (zh) Iii族氮化物複合基板與其製造方法、及iii族氮化物半導體裝置與其製造方法
JP5765037B2 (ja) 複合基板の製造方法
KR101543328B1 (ko) 발광 소자 및 발광 소자의 제조 방법
JP2010186829A (ja) 発光素子の製造方法
TW200818248A (en) Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
JP2010056458A (ja) 発光素子の製造方法
JP5771968B2 (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP5879964B2 (ja) 複合基板の製造方法および半導体デバイスの製造方法
JP2010165927A (ja) 発光素子用基板
JP5682651B2 (ja) 半導体デバイス及びその製造方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP6146042B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2013197264A (ja) 半導体素子の製造方法
JP2009260391A (ja) Ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法
JP5598321B2 (ja) 半導体デバイスの製造方法
JP2010199316A (ja) 基板の製造方法および基板
JP2010287731A (ja) 基板生産物の製造方法、基板生産物、及び半導体デバイス
JP2014175335A (ja) 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法
JP5544875B2 (ja) 複合基板
JP2012129438A (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP6146041B2 (ja) Ｉｉｉ族窒化物複合基板および積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2015211186A (ja) Ｉｉｉ族窒化物半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6322890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees