JP6305492B1 - DC-DC converter - Google Patents
DC-DC converter Download PDFInfo
- Publication number
- JP6305492B1 JP6305492B1 JP2016214080A JP2016214080A JP6305492B1 JP 6305492 B1 JP6305492 B1 JP 6305492B1 JP 2016214080 A JP2016214080 A JP 2016214080A JP 2016214080 A JP2016214080 A JP 2016214080A JP 6305492 B1 JP6305492 B1 JP 6305492B1
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- current
- converter
- voltage
- surge suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000004804 winding Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 5
- 230000010363 phase shift Effects 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract description 24
- 238000001514 detection method Methods 0.000 abstract description 15
- 239000003990 capacitor Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 21
- 238000009499 grossing Methods 0.000 description 16
- 230000008859 change Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000037361 pathway Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】カレントトランスを電流検知用として使用しつつ、カレントトランスのインダクンタス成分を使って、二次側ダイオードのリカバリサージ電圧を抑制するDC−DCコンバータを得る。【解決手段】トランス4と直列に電流を検知するカレントトランス3を接続することにより、カレントトランス3のインダクタ成分で半導体スイッチング素子Q1、Q2、Q3、Q4のスイッチング時のdi/dtを抑制すると共に、第1の整流ダイオード5、第2の整流ダイオード6のリカバリ電流に起因するサージのエネルギーを第1のサージ抑制ダイオード1および第2のサージ抑制ダイオード2によりバイパスする。【選択図】図1A DC-DC converter that suppresses a recovery surge voltage of a secondary diode using an inductance component of a current transformer while using the current transformer for current detection. By connecting a current transformer 3 that detects current in series with a transformer 4, the inductor component of the current transformer 3 suppresses di / dt during switching of semiconductor switching elements Q1, Q2, Q3, and Q4. The energy of surge caused by the recovery current of the first rectifier diode 5 and the second rectifier diode 6 is bypassed by the first surge suppression diode 1 and the second surge suppression diode 2. [Selection] Figure 1
Description
この発明は、DC−DCコンバータに関し、特には高電圧から低電圧へ降圧して大きな電力を伝送する絶縁型のDC−DCコンバータに関するものである。 The present invention relates to a DC-DC converter, and more particularly to an isolated DC-DC converter that transmits a large amount of power by stepping down from a high voltage to a low voltage.
近年においては、環境にやさしい自動車として電気自動車やハイブリッド自動車が開発されている。このような自動車は、従来の自動車同様に制御回路を動作させる補機用電池に加え、その電力により走行モータを動作させる駆動用電池を有している。このため、補機用電池に加えて駆動用電池を充電する必要がある。例えば、電気自動車の電動モータに電力を供給するための駆動用電池から補機用電池の充電を行うために必要な直流変換装置として絶縁降圧型のDC−DCコンバータ(以下、降圧コンバータ)がある。 In recent years, electric vehicles and hybrid vehicles have been developed as environmentally friendly vehicles. Such an automobile has a driving battery for operating a traveling motor by the electric power in addition to an auxiliary battery for operating a control circuit like a conventional automobile. For this reason, it is necessary to charge the driving battery in addition to the auxiliary battery. For example, there is an insulated step-down DC-DC converter (hereinafter referred to as a step-down converter) as a direct-current converter required for charging an auxiliary battery from a driving battery for supplying electric power to an electric motor of an electric vehicle. .
カーメーカーから降圧コンバータの小型化・低コスト化が望まれており、降圧コンバータの小型化、低コスト化のためには、トランス、リアクトル等の磁性部品の小型化が必須であり、スイッチング周波数の高周波化が望まれる。しかしながら、高周波駆動に伴い、ダイオードのリカバリ損失の増大、サージ電圧の増大等の問題が生じる。このため、素子の耐圧増加、損失増加、および電磁的な不干渉性および耐性、即ちEMC(Electro-Magnetic Compatibility)の悪化が懸念され、降圧コンバータの二次側整流回路に発生するサージ電圧を抑制することが求められる。 Miniaturization and cost reduction of step-down converters are desired by car manufacturers. To reduce the size and cost of step-down converters, it is essential to reduce the size of magnetic components such as transformers and reactors. Higher frequency is desired. However, with high frequency driving, problems such as increased recovery loss of the diode and increased surge voltage occur. For this reason, there is a concern that the breakdown voltage of the element will increase, the loss will increase, and electromagnetic incoherence and resistance, that is, EMC (Electro-Magnetic Compatibility) will deteriorate, and the surge voltage generated in the secondary side rectifier circuit of the step-down converter will be suppressed. It is required to do.
そこで、従来技術として、例えば国際公開WO2007/000830号公報(特許文献1)に開示されているように、絶縁トランスと、この絶縁トランスの一次巻線に直列接続されたゼロ電圧スイッチング用の共振コイルを備え、位相シフト制御で駆動されるフルブリッジ方式のスイッチング回路において、第1および第2の回生ダイオードを、絶縁トランスと共振コイルとの間に接続することによりサージ電圧を抑制するDC−DCコンバータが知られている。 Therefore, as disclosed in, for example, International Publication WO2007 / 000830 (Patent Document 1), an insulation transformer and a resonance coil for zero voltage switching connected in series to a primary winding of the insulation transformer. DC-DC converter that suppresses surge voltage by connecting first and second regenerative diodes between an isolation transformer and a resonance coil in a full-bridge switching circuit driven by phase shift control It has been known.
しかしながら、特許文献1に開示された従来技術は位相シフト制御が前提であるため、共振リアクトルが必要となり、ハードスイッチング構成でこの回路を適用すると、共振リアクトル分のコスト、サイズが増加する。また、コンバータ回路には過電流保護のため、電流検知用のセンサ回路が必要であり、一次側の電流センサにカレントトランスを使用する場合は、カレントトランスのインダクタンス成分を考慮する必要がある。
However, since the prior art disclosed in
例えば、カレントトランスをフルブリッジ回路の前段に設ける場合は、スイッチング素子のターンオフ時にカレントトランスのインダクタンス成分によるサージ電圧が発生することになり、上記特許文献1に開示された従来技術の回路においてもこのサージ電圧を考慮しなければならない。このため、高周波化に伴い、カレントトランスによるサージ電圧が無視できなくなり、1次側素子の高耐圧化が必要になり、コストが増大する。一方、カレントトランス以外の方法として、ホール式の素子タイプの電流センサが考えられるが高価である。
For example, when the current transformer is provided in the front stage of the full bridge circuit, a surge voltage due to the inductance component of the current transformer is generated when the switching element is turned off. This is also the case with the prior art circuit disclosed in
この発明は、上記のような課題を解決するためになされたものであり、カレントトランスを電流検知用として使用しつつ、カレントトランスのインダクンタス成分を使って、二次側ダイオードのリカバリサージ電圧を抑制するDC−DCコンバータを得ることを目的とするものである。 The present invention has been made to solve the above-described problems, and suppresses the recovery surge voltage of the secondary diode using the current transformer's inductor component while using the current transformer for current detection. It is an object to obtain a DC-DC converter.
この発明に係るDC/DCコンバータは、入力電源と、一次巻線および二次巻線を備えた絶縁トランスと、上記一次巻線に直列に接続され、電流を検知するカレントトランスと、上記一次巻線と上記カレントトランスとの直列回路に接続されたフルブリッジ方式の半導体スイッチング回路と、上記二次巻線に接続された整流回路と、を有するDC−DCコンバータにおいて、
上記DC−DCコンバータは、上記一次巻線に接続された第1のサージ抑制ダイオードと第2のサージ抑制ダイオードとを備え、
上記カレントトランスと上記一次巻線との接続点に、上記第1のサージ抑制ダイオードのアノード端子と上記第2のサージ抑制ダイオードのカソード端子が接続され、
上記第1のサージ抑制ダイオードのカソード端子は、上記入力電源の正側に接続されると共に、上記第2のサージ抑制ダイオードのアノード端子は、上記入力電源の負側に接続されたことを特徴とする。
The DC / DC converter according to the present invention includes an input power supply, an insulating transformer having a primary winding and a secondary winding, a current transformer connected in series to the primary winding and detecting a current, and the primary winding. In a DC-DC converter having a full-bridge semiconductor switching circuit connected to a series circuit of a line and the current transformer, and a rectifier circuit connected to the secondary winding,
The DC-DC converter includes a first surge suppression diode and a second surge suppression diode connected to the primary winding,
An anode terminal of the first surge suppression diode and a cathode terminal of the second surge suppression diode are connected to a connection point between the current transformer and the primary winding,
The cathode terminal of the first surge suppression diode is connected to the positive side of the input power supply, and the anode terminal of the second surge suppression diode is connected to the negative side of the input power supply. To do.
また、この発明に係るDC/DCコンバータは、入力電源と、一次巻線および二次巻線を備えたトランスと、上記一次巻線に直列に接続され、電流を検知するカレントトランスと、上記一次巻線と上記カレントトランスとの直列回路に接続された2つの半導体スイッチング素子を備えたハーフブリッジ方式の半導体スイッチング回路と、上記二次巻線に接続された整流回路と、を有するDC−DCコンバータにおいて、
上記DC−DCコンバータは、上記一次巻線に接続された第1のサージ抑制ダイオードと第2のサージ抑制ダイオードとを備えると共に、上記カレントトランスの一端は上記2つの半導体スイッチング素子の間に接続され、他端が上記一次巻線に接続され、
上記カレントトランスと上記一次巻線との接続点に、上記第1のサージ抑制ダイオードのアノード端子と上記第2のサージ抑制ダイオードのカソード端子が接続され、
上記第1のサージ抑制ダイオードのカソード端子は、上記入力電源の正側に接続されると共に、上記第2のサージ抑制ダイオードのアノード端子は、上記入力電源の負側に接続されたことを特徴とする。
Further, DC / DC converter according to the present invention, an input power source, a transformer having a primary winding and a secondary winding, connected in series with the primary winding, a current transformer for detecting a current, the A DC-DC having a half-bridge type semiconductor switching circuit having two semiconductor switching elements connected to a series circuit of a primary winding and the current transformer, and a rectifier circuit connected to the secondary winding In the converter
The DC-DC converter, Rutotomoni comprises a first surge suppression diode and the second surge suppression diode connected to the primary winding, one end of the current transformer is connected between the two semiconductor switching elements The other end is connected to the primary winding,
An anode terminal of the first surge suppression diode and a cathode terminal of the second surge suppression diode are connected to a connection point between the current transformer and the primary winding,
The cathode terminal of the first surge suppression diode is connected to the positive side of the input power supply, and the anode terminal of the second surge suppression diode is connected to the negative side of the input power supply. To do.
この発明に係るDC/DCコンバータによれば、カレントトランスは電流検出機能を保ちつつ、サージ抑制機能を保有することができ、部品の簡素化が可能となり、その結果、より低損失で変換効率がよく、冷却装置などの放熱手段を簡素化できて小型化できるDC−DCコンバータを得ることができる。 According to the DC / DC converter according to the present invention, the current transformer can have a surge suppression function while maintaining a current detection function, and the parts can be simplified. As a result, conversion efficiency can be reduced with lower loss. It is possible to obtain a DC-DC converter that can simplify the heat dissipation means such as a cooling device and can be downsized.
以下、この発明に係るDC−DCコンバータの好適な実施の形態について図面を参照して説明する。なお、図面の説明においては、同一部分には同一符号を付し、重複する説明を省略する。 Preferred embodiments of a DC-DC converter according to the present invention will be described below with reference to the drawings. In the description of the drawings, the same portions are denoted by the same reference numerals, and redundant description is omitted.
実施の形態1.
図1は、この発明の実施の形態1に係るDC−DCコンバータの概略構成図である。図1に示すように、実施の形態1に係るDC−DCコンバータは、入力電圧Viの電圧をDC−DCコンバータにより絶縁し、任意の出力電圧Voを出力する。電気自動車やハイブリッド自動車においては、入力側には駆動用電池が接続され、出力側には補機用電池が接続される。
1 is a schematic configuration diagram of a DC-DC converter according to
DC−DCコンバータは、4つの半導体スイッチング素子(以下、スイッチング素子)Q1〜Q4と、2つのサージ抑制ダイオード、即ち、第1のサージ抑制ダイオード1および第2のサージ抑制ダイオード2と、電流を検知するカレントトランス3と、センタータップを有するトランス4と、2つの整流ダイオード、即ち、第1の整流ダイオード5および第2の整流ダイオード6と、平滑リアクトル7と、平滑コンデンサ8を備えて構成されている。
The DC-DC converter detects four semiconductor switching elements (hereinafter referred to as switching elements) Q1 to Q4, two surge suppression diodes, that is, a first
次に、制御回路部9には、信号線10a、10bにより、それぞれ入力電圧検出回路11、出力電圧検出回路12で検出された電圧が入力される。また、カレントトランス3は、巻数比が1:nで構成されており、2次側は制御回路部9に接続されており、電流情報を電圧情報として制御回路部9に出力する。制御部13は通信線14aにより、制御回路部9から入力電圧検出回路11、出力電圧検出回路12の電圧情報、カレントトランス3による電流情報を取得する。また、制御部13は通信線14bにより、制御回路部9に対して制御指令を出力する。制御回路部9は制御部13からの制御指令に基づいて、ゲート駆動信号線15a〜15dにより、スイッチング素子Q1〜Q4をそれぞれ所定のデッドタイムを挟んでオン・オフ制御する。
Next, the voltages detected by the input
入力電圧Viの後段には、4つのスイッチング素子Q1〜Q4が接続されており、例えば、これらのスイッチング素子Q1〜Q4として、MOSFETを用いることができる。また、スイッチング素子Q1、Q3のドレインは、入力電圧Viの正側に接続され、スイ
ッチング素子Q2、Q4のソースは、入力電圧Viの負側に接続される。
The subsequent stage of the input voltage V i, 4 one has switching elements Q1 to Q4 are connected, for example, as the switching elements Q1 to Q4, it is possible to use MOSFET. The drain of the switching element Q1, Q3 is connected to the positive side of the input voltage V i, the source of the switching elements Q2, Q4 is connected to the negative side of the input voltage V i.
トランス4の一次巻線の一端はカレントトランス3に接続され、他端はスイッチング素子Q1のソースとスイッチング素子Q2のドレインとの接続点に接続される。また、カレントトランス3の他端はスイッチング素子Q3のソースとスイッチング素子Q4のドレインとの接続点に接続される。
One end of the primary winding of the transformer 4 is connected to the
カレントトランス3とトランス4の接続点には、第1のサージ抑制ダイオード1のアノード端子が接続され、第1のサージ抑制ダイオード1のカソード端子は入力電圧Viの正側に接続される。また、カレントトランス3とトランス4との接続点には、第2のサージ抑制ダイオード2のカソード端子が接続され、第2のサージ抑制ダイオード2のアノード端子は入力電圧Viの負側に接続されている。
The connection point of the
トランス4の二次側巻線に第1の整流ダイオード5と第2の整流ダイオード6を備えており、また、トランス4の二次側巻線に設けられた中間タップが出力電圧Voの負側に接続されている。トランス4の二次側巻線の両端には、それぞれ第1の整流ダイオード5、第2の整流ダイオード6のアノード端子が接続されている。また、第1の整流ダイオード5のカソード端子と第2の整流ダイオード6のカソード端子はそれぞれ接続されており、その接続点と出力電圧Voの正側が接続されている。
The secondary winding of the transformer 4 includes a
次に、実施の形態1に係るDC−DCコンバータの基本的な動作について、図2および図3を参照しながら説明する。なお、実施の形態1において例示するDC−DCコンバータは、一般的なフルブリッジ構成のDC−DCコンバータであり、スイッチング方式がハードスイッチング方式であるものを採用している。
Next, the basic operation of the DC-DC converter according to
図2は、実施の形態1に係るDC−DCコンバータのスイッチング素子Q1〜Q4の動作を示す説明図である。なお、図2中のTdcはスイッチング周期を示しており、tdはデッドタイムを示している。 FIG. 2 is an explanatory diagram illustrating operations of the switching elements Q1 to Q4 of the DC-DC converter according to the first embodiment. In FIG. 2, T dc indicates a switching period, and t d indicates a dead time.
図2に示すように、スイッチング素子Q1、Q4をオンする場合、トランス4の一次側巻線(一次側)に流れる電流は、スイッチング素子Q1→トランス4(一次側)→カレントトランス3→スイッチング素子Q4の順に各経路を流れる。また、トランス4は、一次側から二次側に電力を伝達する。続いて、トランス4の二次側巻線(二次側)に流れる電流は、トランス4(二次側)→第2の整流ダイオード6→平滑リアクトル7の順に各経路を流れる。
As shown in FIG. 2, when switching elements Q1 and Q4 are turned on, the current flowing through the primary winding (primary side) of transformer 4 is switching element Q1 → transformer 4 (primary side) →
同様に、スイッチング素子Q2、Q3をオンする場合、トランス4の一次側に流れる電流は、スイッチング素子Q3→カレントトランス3→トランス4(一次側)→スイッチング素子Q2の順に各経路を流れる。続いて、トランス4の二次側巻線に流れる電流は、トランス4(二次側)→第1の整流ダイオード5→平滑リアクトル7の順に各経路を流れる。
Similarly, when the switching elements Q2 and Q3 are turned on, the current flowing to the primary side of the transformer 4 flows through each path in the order of the switching element Q3 → the
図3は、実施の形態1に係るDC−DCコンバータの動作時における各電圧電流波形を示す説明図である。ここで、図3中の記号を次のように定義する。
Vtr1:トランス4の一次側電圧
Itr1:トランス4の一次側電流
Vtr2:トランス4の二次側電圧
Iout:平滑リアクトル7に流れる電流
FIG. 3 is an explanatory diagram showing voltage and current waveforms during the operation of the DC-DC converter according to the first embodiment. Here, the symbols in FIG. 3 are defined as follows.
V tr1 : Transformer 4 primary side voltage I tr1 : Transformer 4 primary side current V tr2 : Transformer 4 secondary side voltage I out : Current flowing through the smoothing
次に、第1の整流ダイオード5、第2の整流ダイオード6のリカバリによるサージが発
生するメカニズムについて、図4〜図8を参照しながら説明する。
図4は、実施の形態1に係るDC−DCコンバータを説明するための一般的な従来のDC−DCコンバータの回路図であって、フルブリッジ構成のスイッチング素子Q1〜Q4と、第1の整流ダイオード5、第2の整流ダイオード6とで構成された回路図である。ここで、トランス4の漏れインダクタンス成分、配線のインダクタンス成分をまとめてリアクトル40としており、その他の図1と同一部分には同一符号を付している。
Next, a mechanism for generating a surge due to recovery of the
FIG. 4 is a circuit diagram of a general conventional DC-DC converter for explaining the DC-DC converter according to the first embodiment. FIG. 4 shows switching elements Q1 to Q4 having a full bridge configuration and the first rectification. 3 is a circuit diagram including a
図5から図7は、図4におけるスイッチング素子Q1〜Q4がオン/オフしているときの電流経路を示す説明図である。また、図5(a)〜図7(e)は、図4におけるDC−DCコンバータの回路を流れる電流経路の経時変化を示す図であり、図8は、図4における第1の整流ダイオード5の電流(≒ID5)および電圧(≒VD5)の経時変化を示す説明図である。
5 to 7 are explanatory diagrams showing current paths when the switching elements Q1 to Q4 in FIG. 4 are turned on / off. FIGS. 5A to 7E are diagrams showing the change over time of the current path flowing through the circuit of the DC-DC converter in FIG. 4, and FIG. 8 is the
時刻t0において、スイッチング素子Q2、Q3がオン、スイッチング素子Q1、Q4がオフであるとき、トランス8の一次側および二次側に流れる各電流の経路は、図5(a)に矢印で示す経路となる。
At time t0, when the switching elements Q2 and Q3 are on and the switching elements Q1 and Q4 are off, the path of each current flowing through the primary side and the secondary side of the
時刻t1において、スイッチング素子Q1〜Q4が全てオフになると、トランス4の一次側には電流が流れなくなる(実際は励磁電流などが流れるがここでは無視する)。
一方、トランス4の二次側には、平滑リアクトル7により直前(時刻t1以前)と同方向の電流が流れ続ける。これは、コイルで磁束の変化が発生すると、その磁束の変化を妨げるような方向に磁束が発生して誘導起電力が生じるというレンツの法則によるものであり、スイッチング素子Q1〜Q4が全てオフの瞬間においては、平滑リアクトル7は定電流源に相当する。また、スイッチング素子Q1〜Q4が全てオフであり、トランス4の一次側には電圧が発生しないので、トランス4の二次側にも電圧が発生しない。そのため、平滑リアクトル7を流れる電流の経路は、図5(b)に矢印で示す経路となる。
When all the switching elements Q1 to Q4 are turned off at time t1, no current flows on the primary side of the transformer 4 (actually an exciting current etc. flows but is ignored here).
On the other hand, the current in the same direction as immediately before (before time t1) continues to flow on the secondary side of the transformer 4 by the smoothing
また、図8に示すように、時刻t=t1において、第1の整流ダイオード5の電流ID5(以下、電流ID5)の大きさがIFであり、第1の整流ダイオード5の電圧VD5(以下、電圧VD5)の大きさがVFである。
Further, as shown in FIG. 8, at time t = t1, the magnitude of the current I D5 (hereinafter, current I D5 ) of the
時刻t2において、スイッチング素子Q1、Q4がオンになったとき、トランス4の一次側に電圧が発生するので、トランス4の二次側にも電圧が発生しようとする。しかしながら、平滑リアクトル7を流れる電流は、第1の整流ダイオード5、第2の整流ダイオード6に流れている(図6(c)中の破線矢印に相当)ので、トランス4の二次側では事実上短絡されることになる。このような場合、トランス4の二次側に流れる電流の経路は、図6(c)に示す実線矢印の経路となる。なお、図6(c)において、時刻t2から時間が経過するに従って、第2の整流ダイオード6に流れる電流が徐々に増加していく一方、第1の整流ダイオード5に流れる電流が減少していく。
At time t2, when the switching elements Q1 and Q4 are turned on, a voltage is generated on the primary side of the transformer 4, so that a voltage is also generated on the secondary side of the transformer 4. However, since the current flowing through the smoothing
また、図8に示すように、時刻t2において、時刻t1と同様に、電流ID5の大きさがIFであり、電圧VD5の大きさがVFである。 Further, as shown in FIG. 8, at time t2, similarly to the time t1, the magnitude of the current I D5 is I F, the magnitude of the voltage V D5 is V F.
時刻t2から時間が経過するに従って、第1の整流ダイオード5の電流が減少し、順方向電流が0A以下となった瞬間、第1の整流ダイオード5には、リカバリ電流(または逆回復電流)が流れる。そして、第1の整流ダイオード5に流れるリカバリ電流の経路は、図6(d)に実線矢印で示す経路となる。なお、第1の整流ダイオード5において、順バイアスが与えられているオン状態から、バイアス方向(極性)が変化して逆バイアスが与えられても、蓄積されたキャリアによって通電が可能な状態がある。
As time elapses from time t2, the current of the
また、図8に示すように、時刻t2から時間が経過するに従って、電流ID5の大きさがIFから減少していき、0となる。このような場合、リカバリ電流が流れるので、電流ID5の大きさが0となった時刻から時間が経過するに従って、この大きさが0から増加していき、時刻t3では最大となる。さらに、時刻t2から時間が経過するに従って、電圧VD5の大きさがVFから減少していき、時刻t3では0となる。 Further, as shown in FIG. 8, in accordance with a lapse of time from the time t2, the magnitude of the current I D5 is gradually decreased from I F, becomes zero. In such a case, since the recovery current flows, the magnitude increases from 0 as time elapses from the time when the magnitude of the current ID5 becomes 0, and becomes maximum at time t3. Further, according to the lapse of time from the time t2, the magnitude of the voltage V D5 gradually decreases from V F, a 0 at time t3.
このリカバリ電流は、トランス4の一次側にも流れる。ここで、第1の整流ダイオード5において、リカバリ動作過程では、蓄積されたキャリアが減少するにつれて、リカバリ電流が減少していき、最終的に流れなくなる。しかしながら、このリカバリ電流の減少率(=di/dt)とリアクトル40のインダクタンス成分(=L)によって、サージ電圧VL(=L×di/dt)が発生する。このため、トランス電圧Vtr1には入力電圧(≒Vi)の電圧に加えこのサージ電圧VLが印加される。
Vi:入力電圧
di/dt:整流ダイオードリカバリ電流の減少率
di’/dt:トランス4の一次側に流れる整流ダイオードリカバリ電流の減少率
N:トランス巻線比(N:1:1)
L:リアクトル40のインダクタンス成分
とすると、リカバリ発生時にトランス4の一次側に印加される電圧Vtr1は、次式(1)となる。
This recovery current also flows to the primary side of the transformer 4. Here, in the
V i : Input voltage di / dt: Decreasing rate of rectifying diode recovery current di ′ / dt: Decreasing rate of rectifying diode recovery current flowing on the primary side of transformer 4 N: Transformer winding ratio (N: 1: 1)
L: Assuming that the inductance component of the
このため、トランス4の2次側に発生する電圧はVtr2は、次式(2)となる。 For this reason, the voltage V tr2 generated on the secondary side of the transformer 4 is expressed by the following equation (2).
このとき、トランス4はセンタータップ構造のため、第1の整流ダイオード5はトランス2次側電圧の2倍の電圧が印加される。このため、第1の整流ダイオード5の電圧VD5は、次式(3)となる。
At this time, since the transformer 4 has a center tap structure, a voltage twice as large as the transformer secondary side voltage is applied to the
トランス4の1次側電圧Vtr1にはリアクトル40のインダクタンス成分によるサージ電圧VLと、入力電圧の電圧Viを合計した合計電圧Vtr1(=Vi+VL)が印加され、トランス4の2次側電圧Vtr2には、トランス4の一次側電圧を1/N倍した電圧が発生し、第1の整流ダイオード5にはトランス4の2次側電圧Vtr2の2倍の電圧が印加される。例えば、時刻t4において、第1の整流ダイオード5の両端には、図7(e)に示すように、サージ電圧VLと、平滑コンデンサ8の電圧(Vi/2)を2×1/N倍した電圧が発生する。
The primary voltage V tr1 of the transformer 4 is applied with a total voltage V tr1 (= V i + V L ) obtained by summing the surge voltage V L due to the inductance component of the
また、図8に示すように、時刻t3から時間が経過するに従って、電流ID5の大きさが減少していき、時刻t4以降で最終的に0となる。さらに、時刻t3から時間が経過するに従って、電圧VD5の大きさが0から増加していき、時刻t4ではサージ電圧VLの大きさが最大となるので、電圧VD5の大きさが最大となる。そして、時刻t4以降で電圧VD5の大きさが減少していき、最終的に入力電圧Viを2×1/N倍したものと同等となる。以上がサージ発生のメカニズムである。 Further, as shown in FIG. 8, as time elapses from time t3, the magnitude of current ID5 decreases and finally becomes 0 after time t4. Furthermore, as time elapses from time t3, the voltage V D5 increases from 0, and at time t4, the magnitude of the surge voltage V L becomes maximum, so that the voltage V D5 increases to the maximum. Become. Then, gradually decreases the magnitude of the voltage V D5 at time t4, the final input voltage V i becomes equal to 2 × 1 / N those times. The above is the mechanism of surge generation.
このように、DC−DCコンバータの第1の整流ダイオード5、第2の整流ダイオード6には、過大なサージ電圧が発生するので、一般的には、サージ電圧を抑制する回路が必要となる。しかしながら、スナバ回路を使用すると抵抗による発熱のため効率が悪化する。また、前述したように、従来技術に記載されているように、別途共振用スナバ回路を設けることは高コストである。
As described above, an excessive surge voltage is generated in the
そこで、図1に示すように、実施の形態1に係るDC−DCコンバータにおいては、電流を検知するカレントトランス3をトランス4と直列に挿入することで、カレントトランス3の一次側(主回路側)の励磁インダクタンス成分を使用し、スイッチング素子Q1、Q4とスイッチング素子Q2、Q3のターンオフ、ターンオン時のトランス電流の変化を緩やかにしている。そして、第1の整流ダイオード5および第2の整流ダイオード6のリカバリ電流により発生するカレントトランス3のサージ電圧は、カレントトランス3とトランス4との接続箇所に挿入した第1のサージ抑制ダイオード1および第2のサージ抑制ダイオード2によってサージを抑制し、防止している。
Therefore, as shown in FIG. 1, in the DC-DC converter according to the first embodiment, the
次に、実施の形態1に係るDC−DCコンバータにおいて、サージが抑制されるメカニズムについて、図9を参照しながら説明する。
図9は、実施の形態1に係るDC−DCコンバータのスイッチング素子Q2、Q3、またはQ1、Q4がオン/オフしているときの電流経路を示す説明図である。また、図9(a)、図9(b)は、DC−DCコンバータの回路を流れる電流経路の経時変化を示す図である。
Next, a mechanism in which surge is suppressed in the DC-DC converter according to
FIG. 9 is an explanatory diagram illustrating a current path when the switching elements Q2 and Q3 or Q1 and Q4 of the DC-DC converter according to
図9(a)は、スイッチング素子Q2、Q3がオン、スイッチング素子Q1、Q4がオフになったときの電流経路を図示したものである。上記で説明したとおり、スイッチング素子Q2、Q3がオンになり、第2の整流ダイオード6にはリカバリ電流が流れるが、カレントトランス3のインダクタンス成分により、リカバリ電流の減少率(=di/dt)は抑制される。一方、抑制されたリカバリ電流の減少率(=di/dt)とカレントトランス3のインダクタンス成分(=L)によりサージ電圧VLが発生するが、発生したサージ電圧VLが第1のサージ抑制ダイオード1の電圧Vfを上回ったとき、第1のサージ抑制ダイオード1がオンする。つまり、カレントトランス3のサージ電圧はVL>Vfである期間は、常に、カレントトランス3→第1のサージ抑制ダイオード1→スイッチング素子Q3を流れる電流経路(図9(a)の破線矢印)が存在する。このため、トランス4の1次側電圧には入力電圧Viの直流電圧しか印加されないため、トランス4の二次側電圧にはサージは発生しない。
FIG. 9A illustrates a current path when the switching elements Q2 and Q3 are turned on and the switching elements Q1 and Q4 are turned off. As described above, the switching elements Q2 and Q3 are turned on, and the recovery current flows through the
また、図9(b)は、スイッチング素子Q1、Q4がオン、スイッチング素子Q2、Q3がオフになったときの電流経路を図示したものである。カレントトランス3にサージ電圧が発生すると、第2のサージ抑制ダイオード2がオンする。つまり、カレントトランス3のサージ電圧はVL>Vfである期間は、常に、カレントトランス3→スイッチング素子Q4→第2のサージ抑制ダイオード2の経路で電流が流れる(図9(b)の破線矢印)。このときも、トランス4の1次側には入力電圧Viの直流電圧しか印加されないため、トランス4の二次側電圧にはサージは発生しない。従って、図10に示すように、第1の整流ダイオード5の電流ID5、電圧VD5は、実線で示すような経時変化特性が得られる。
FIG. 9B illustrates a current path when the switching elements Q1 and Q4 are turned on and the switching elements Q2 and Q3 are turned off. When a surge voltage is generated in the
以上から、実施の形態1に係るDC−DCコンバータは、低コストで特別なスナバ回路を必要とせず、カレントトランス3のインダクタンス成分と第1のサージ抑制ダイオード1および第2のサージ抑制ダイオード2を設けることで、電流検出の機能とサージ抑制機能を保有する。
From the above, the DC-DC converter according to the first embodiment does not require a special snubber circuit at low cost, and the inductance component of the
なお、上記実施の形態1では、カレントトランス3はスイッチング素子Q3とQ4の接続点と、トランス4の間に挿入されているが、これに限られるものではなく、例えば、スイッチング素子Q1とQ2の接続点と、トランス4の間に挿入されても良い。
In the first embodiment, the
また、上記実施の形態1では、スイッチング方式はハードスイッチングとしたが、これに限るものではなく、ソフトスイッチング方式、例えば位相シフト制御でもよく、この場合、同様の効果を奏するだけでなく、ソフトスイッチングに必要な共振リアクトルをカレントトランス3の励磁インダクタンス成分で補うことが可能となる。
In the first embodiment, the switching method is hard switching. However, the switching method is not limited to this, and a soft switching method, for example, phase shift control may be used. In this case, not only the same effect but also soft switching is achieved. It is possible to supplement the necessary resonance reactor with the exciting inductance component of the
実施の形態2.
次に、この発明の実施の形態2に係るDC−DCコンバータについて説明する。
図11は、実施の形態2に係るDC−DCコンバータの概略構成図である。図11に示すように、実施の形態2のDC−DCコンバータは、2つのスイッチング素子と、2つのコンデンサを使用したハーフブリッジ構成のDC−DCコンバータである。この構成により、能動素子であるスイッチング素子の数を少なくすることができ、低コスト、小型化に繋がる。
Next, a DC-DC converter according to
FIG. 11 is a schematic configuration diagram of a DC-DC converter according to the second embodiment. As shown in FIG. 11, the DC-DC converter according to the second embodiment is a DC-DC converter having a half bridge configuration using two switching elements and two capacitors. With this configuration, the number of switching elements that are active elements can be reduced, leading to low cost and downsizing.
実施の形態2に係るDC−DCコンバータは、2つのコンデンサ、即ち、第1のコンデンサ90および第2のコンデンサ91と、2つのスイッチング素子Q3およびQ4と、2つのサージ抑制ダイオード、即ち、第1のサージ抑制ダイオード1および第2のサージ抑制ダイオード2と、電流を検知するカレントトランス3と、センタータップを有するトランス4と、2つの整流ダイオード、即ち、第1の整流ダイオード5および第2の整流ダイオード6と、平滑リアクトル7と、平滑コンデンサ8を備えて構成されている。
The DC-DC converter according to the second embodiment includes two capacitors, that is, a
次に、制御回路部9には、信号線10a、10bにより、それぞれ入力電圧検出回路11、出力電圧検出回路12で検出された電圧が入力される。また、カレントトランス3は巻数比が1:nで構成されており、2次側は制御回路部9に接続され、電流情報を電圧情報として制御回路部9に出力する。制御部13は通信線14aにより、制御回路部9から入力電圧検出回路11、出力電圧検出回路12の電圧情報、カレントトランス3による電流情報を取得する。また、制御部13は通信線14bにより、制御回路部9に対して制御指令を出力する。制御回路部9は制御部13からの制御指令に基づいて、ゲート駆動信号線15c、15dにより、スイッチング素子Q3、Q4をそれぞれ所定のデッドタイムを挟んでオン・オフ制御する。
Next, the voltages detected by the input
入力電圧Viの後段には、2つのスイッチング素子Q3、Q4が接続されており、例えば、これらのスイッチング素子Q3、Q4として、MOSFETを用いることができる。また、スイッチング素子Q3のドレインは入力電圧Viの正側に接続され、スイッチング素子Q4のソースは入力電圧Viの負側に接続されている。同様に、入力電圧Viの後段には、第1のコンデンサ90、第2のコンデンサ91が接続されており、第1のコンデンサ90の一端は入力電圧Viの正側に接続され、第2のコンデンサ91の一端は入力電圧Viの負側に接続されている。
The subsequent stage of the
トランス4の一次巻線の一端はカレントトランス3に接続され、他端は第1のコンデンサ90と第2のコンデンサ91との接続点に接続されている。また、カレントトランス3の他端はスイッチング素子Q3のソースとスイッチング素子Q4のドレインとの接続点に接続されている。
One end of the primary winding of the transformer 4 is connected to the
カレントトランス3とトランス4の接続点には、第1のサージ抑制ダイオード1のアノード端子が接続され、第1のサージ抑制ダイオード1のカソード端子は入力電圧Viの正側に接続されている。一方、カレントトランス3とトランス4との接続点には、第2のサージ抑制ダイオード2のカソード端子が接続され、第2のサージ抑制ダイオード2のアノード端子は入力電圧Viの負側に接続されている。
The connection point of the
次に、実施の形態2に係るDC−DCコンバータの基本的な動作について、図12および図13を参照しながら説明する。なお、実施の形態2において例示するDC−DCコンバータは、一般的なハーフブリッジ構成のDC−DCコンバータであり、スイッチング方式がハードスイッチング方式であるものを採用している。
Next, the basic operation of the DC-DC converter according to
図12は、実施の形態2に係るDC/DCコンバータのスイッチング素子の動作を示す説明図である。図12に示すように、スイッチング素子Q3をオンする場合、トランス4の一次側巻線(一次側)に流れる電流は、第1のコンデンサ90→スイッチング素子Q3→カレントトランス3→トランス4(一次側)→第1のコンデンサ90の順に各経路を流れる。また、トランス4は、一次側から二次側に電力を伝達する。続いて、トランス4の二次側巻線(二次側)に流れる電流は、トランス4(二次側)→第1の整流ダイオード5→平滑リアクトル7の順に各経路を流れる。
FIG. 12 is an explanatory diagram showing the operation of the switching element of the DC / DC converter according to the second embodiment. As shown in FIG. 12, when the switching element Q3 is turned on, the current flowing through the primary winding (primary side) of the transformer 4 is the
また、スイッチング素子Q4をオンする場合、トランス4の一次側に流れる電流は、第2のコンデンサ91→トランス4→カレントトランス3→スイッチング素子Q4→第2のコンデンサ91の順に各経路を流れる。続いて、トランス4の二次側巻線に流れる電流は、トランス4(二次側)→第2の整流ダイオード6→平滑リアクトル7の順に各経路を流れる。
When the switching element Q4 is turned on, the current flowing on the primary side of the transformer 4 flows through each path in the order of the
次に、実施の形態2に係るDC−DCコンバータにおいて、サージが抑制されるメカニズムについて、図13を参照しながら説明する。図13は、実施の形態2に係るDC−DCコンバータのスイッチング素子Q3、Q4がオン/オフしているときの電流経路を示す説明図である。また、図13(a)、図13(b)は、DC−DCコンバータの回路を流れる電流経路の経時変化を示す図である。
Next, the mechanism by which surge is suppressed in the DC-DC converter according to
図13(a)はスイッチング素子Q3がオン、スイッチング素子Q4がオフになったときの電流経路を図示したものである。上記で説明したとおり、スイッチング素子Q3がオンになり、第2の整流ダイオード6にはリカバリ電流が流れるが、カレントトランス3のインダクタンス成分によりこのリカバリ電流の減少率(=di/dt)は抑制される。一方、抑制されたリカバリ電流の減少率(=di/dt)とカレントトランス3のインダクタンス成分(=L)によりサージ電圧VLが発生するが、発生したサージ電圧VLが第1
のサージ抑制ダイオード1の電圧VFを上回ったとき、第1のサージ抑制ダイオード1がオンする。つまり、カレントトランス3のサージ電圧はVL>VFである期間は、常に、カレントトランス3→第1のサージ抑制ダイオード1→スイッチング素子Q3を流れる電流経路(図13(a)の破線)が存在する。このため、トランス4の1次側には第1のコンデンサ90の直流電圧しか印加されないため、トランス4の二次側電圧にはサージは発生しない。
FIG. 13A illustrates a current path when the switching element Q3 is turned on and the switching element Q4 is turned off. As described above, the switching element Q3 is turned on, and the recovery current flows through the
When exceeding the voltage V F of the
また、図13(b)は、スイッチング素子Q4がオン、スイッチング素子Q3がオフになったときの電流経路を図示したものである。カレントトランス3にサージ電圧が発生すると、第2のサージ抑制ダイオード2がオンする。つまり、カレントトランス3のサージ電圧はVL>VFである期間は、常に、カレントトランス3→スイッチング素子Q4→第2のサージ抑制ダイオード2の経路で電流が流れる(図13(b)の破線矢印)。このときも、トランス4の1次側には第2のコンデンサ91の直流電圧しか印加されないため、トランス4の二次側電圧にはサージは発生しない。従って、実施の形態1で説明した図10に示すように、第1の整流ダイオード5の電流ID5、電圧VD5は、実線矢印で示すような経時変化特性が得られ、リカバリによるサージ電圧は抑制される。
FIG. 13B shows a current path when the switching element Q4 is turned on and the switching element Q3 is turned off. When a surge voltage is generated in the
実施の形態2に係るDC−DCコンバータは、カレントトランス3の一端は、スイッチング素子Q3のソースとスイッチング素子Q4のドレインとの接続点に繋がっており、他端はトランス4に接続されているが、カレントトランス3の一端を第1のコンデンサ90、第2のコンデンサ91の接続点に繋げることはできない。これは、スイッチング素子Q3あるいはQ4がオンしたときに、カレントトランス3のサージ電圧VLが第1のコンデンサ90あるいは第2のコンデンサ91の電圧(≒Vi/2)+ダイオードの電圧VFを上回るまで、第1のサージ抑制ダイオード1あるいは第2のサージ抑制ダイオード2はオンしないため、少なくとも第1のコンデンサ90あるいは第2のコンデンサ91の電圧までのサージ電圧がトランス4に印加されてしまう。つまり、実施の形態2のハーフブリッジ構成では、カレントトランス3の挿入箇所はスイッチング素子Q3とQ4の接続点と、トランス4の間に接続される必要がある。
In the DC-DC converter according to the second embodiment, one end of the
以上から、実施の形態2に係るDC−DCコンバータは、実施の形態1と同等の効果を奏するだけでなく、スイッチング素子の数を減らせるため、駆動回路を削減でき、より低コスト、小型化を図ることができる。 From the above, the DC-DC converter according to the second embodiment not only has the same effect as the first embodiment, but also can reduce the number of switching elements, so that the drive circuit can be reduced, and the cost and size can be reduced. Can be achieved.
上記実施の形態2では、ハーフブリッジ構成としてスイッチング素子とコンデンサをそれぞれ二つずつ使用した構成としているが、これに限るものではなく、例えば図14に示すように、トランス4に直列にコンデンサ120を挿入する構成にしてもよい。図14の構成にすることで同様のサージ抑制効果を奏するだけでなく、部品点数を削減できる。 In the second embodiment, the half bridge configuration uses two switching elements and two capacitors. However, the present invention is not limited to this. For example, as shown in FIG. You may make it the structure inserted. The configuration shown in FIG. 14 not only provides the same surge suppression effect, but also reduces the number of parts.
上記各実施の形態において、トランス4の二次巻線の中間タップが出力電圧Voの負側に接続され、トランス4の二次側巻線の両端にはそれぞれ第1の整流ダイオード5、第2の整流ダイオード6のアノード端子が接続されているが、これに限るものではなく。中間タップが出力電圧Voの正側に接続され、トランス4の二次側巻線の両端にそれぞれ第1の整流ダイオード5、第2の整流ダイオード6のカソード端子が接続されている構成でもよい。第1の整流ダイオード5のアノード端子と第2の整流ダイオード6のアノード端子はそれぞれ接続されており、その接続点と出力電圧Voの負側が接続される。
In the above embodiments, is connected to the negative side of the intermediate tap output voltage V o of the secondary winding of the transformer 4, a
上記各実施の形態において、DC−DCコンバータに使用する半導体スイッチング素子はシリコン(Si)半導体から成るスイッチング素子に限るものではなく、例えば、半導体スイッチング素子は、Si半導体よりもバンドギャップが広い非Si半導体材料から成るものでもよい。非Si半導体材料であるワイドバンドギャップ半導体としては、例えば
、炭化珪素、窒化ガリウム系材料、またはダイヤモンドがある。
In each of the above embodiments, the semiconductor switching element used in the DC-DC converter is not limited to a switching element made of a silicon (Si) semiconductor. For example, the semiconductor switching element has a band gap wider than that of a Si semiconductor. It may be made of a semiconductor material. Examples of the wide band gap semiconductor that is a non-Si semiconductor material include silicon carbide, a gallium nitride-based material, and diamond.
ワイドバンドギャップ半導体から成るスイッチング素子は、Si半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき、電力損失の大きな低減が可能になる。また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。 A switching element made of a wide band gap semiconductor can be used in a high voltage region where it is difficult to perform a unipolar operation with a Si semiconductor, greatly reducing the switching loss generated during switching, and greatly reducing the power loss. In addition, since power loss is small and heat resistance is high, when a power module is configured with a cooling unit, the heat sink fins can be downsized and the water cooling unit can be air-cooled. Miniaturization is possible.
また、ワイドバンドギャップ半導体から成るスイッチング素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいコンバータ回路に適用すると、スイッチング周波数の高周波化によって、コンバータ回路に接続されるリアクトルやコンデンサなどを小型化することもできる。よって、上記各実施の形態における半導体スイッチング素子は、炭化珪素などワイドギャップ半導体から成るスイッチング素子となる場合にも、同様な効果が得られる。 In addition, switching elements made of wide band gap semiconductors are suitable for high-frequency switching operations, and when applied to converter circuits where high frequency requirements are high, the switching frequency increases, so that reactors and capacitors connected to the converter circuit are added. It can also be miniaturized. Therefore, the same effect can be obtained when the semiconductor switching element in each of the above embodiments is a switching element made of a wide gap semiconductor such as silicon carbide.
また、ワイドギャップ半導体のなかでも窒化ガリウム系を材料としたトランジスタ、例えばGAN−HEMTの場合、ドレイン・ソース間の寄生容量(一般的にCossと呼ばれている)は、Si半導体に比べ十分小さく、これを使用することで確保するデッドタイムを短縮でき、引いては実効デューティの改善、高周波化に繋がる。 In addition, in the case of a transistor made of a gallium nitride material among wide gap semiconductors, for example, GAN-HEMT, the parasitic capacitance between the drain and the source (generally called Coss) is sufficiently smaller than that of the Si semiconductor. By using this, the dead time to be secured can be shortened, which leads to improvement of effective duty and higher frequency.
GAN−HEMTを使用することでスイッチング周波数が上がり、磁性部品の小型化が図られる。一方で、高周波駆動によりスイッチング時の電流の立ち上がり、立下り速度(≒di/dt)が急峻になりサージ電圧が増大するため、素子の高耐圧化、スナバ回路の追加が必要とされる。しかし、上記各実施の形態では、トランス4と直列にカレントトランス3を挿入することで、半導体スイッチング素子のドレイン・ソース間に流れる電流の立ち上がりは高速化する一方、カレントトランス3のインダクタンス成分により、トランス4に流れる電流の立ち上がり、立下り速度(≒di/dt)が緩和される。
By using GAN-HEMT, the switching frequency is increased and the magnetic component can be miniaturized. On the other hand, the rising and falling speeds (≈di / dt) at the time of switching become steep due to high-frequency driving and the surge voltage increases, so that it is necessary to increase the breakdown voltage of the element and add a snubber circuit. However, in each of the above embodiments, by inserting the
このため、従来は半導体スイッチング素子の高周波化、高速化に伴うサージ電圧の増加が懸念されていたが、上記各実施の形態では、半導体スイッチング素子は高速スイッチングによりスイッチング損失を低減できる一方、トランス側の電流はカレントトランス3のインダクタンス成分により抑制されるため、サージ電圧は増加しない。また、カレントトランス3のインダクタンス成分によるサージ電圧は第1のサージ抑制ダイオード1、第2のサージ抑制ダイオード2によりトランス4に印加されることを防ぐことが可能となる。
For this reason, there has been a concern about the increase in surge voltage due to higher frequency and higher speed of the semiconductor switching element in the past, but in each of the above embodiments, the semiconductor switching element can reduce switching loss by high speed switching, while the transformer side Is suppressed by the inductance component of the
以上、この発明の実施の形態1及び2について説明したが、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することができる。 As described above, the first and second embodiments of the present invention have been described. However, within the scope of the present invention, the embodiments can be freely combined, or each embodiment can be appropriately modified or omitted. it can.
1 第1のサージ抑制ダイオード、2 第2のサージ抑制ダイオード、3 カレントトランス、4 トランス、5 第1の整流ダイオード、6 第2の整流ダイオード、7 平滑リアクトル、8 平滑コンデンサ、9 制御回路部、10a、10b 信号線、11 入力電圧検出回路、12 出力電圧検出回路、13 制御部、14a14b 通信線、15a、15b、15c、15d ゲート駆動信号線、40 リアクトル、90 第1のコンデンサ、91 第2のコンデンサ、120 コンデンサ、Q1、Q2、Q3、Q4 半導体スイッチング素子、Vi 入力電圧、Vo 出力電圧
1 first surge suppression diode, 2 second surge suppression diode, 3 current transformer, 4 transformer, 5 first rectifier diode, 6 second rectifier diode, 7 smoothing reactor, 8 smoothing capacitor, 9 control circuit unit, 10a, 10b signal line, 11 input voltage detection circuit, 12 output voltage detection circuit, 13 control unit, 14a14b communication line, 15a, 15b, 15c, 15d gate drive signal line, 40 reactor, 90 first capacitor, 91
Claims (6)
上記DC−DCコンバータは、上記一次巻線に接続された第1のサージ抑制ダイオードと第2のサージ抑制ダイオードとを備え、
上記カレントトランスと上記一次巻線との接続点に、上記第1のサージ抑制ダイオードのアノード端子と上記第2のサージ抑制ダイオードのカソード端子が接続され、
上記第1のサージ抑制ダイオードのカソード端子は、上記入力電源の正側に接続されると共に、上記第2のサージ抑制ダイオードのアノード端子は、上記入力電源の負側に接続されたことを特徴とするDC−DCコンバータ。 Connected to an input power source, a transformer having a primary winding and a secondary winding, a current transformer connected in series to the primary winding to detect current, and a series circuit of the primary winding and the current transformer In a DC-DC converter having a full-bridge semiconductor switching circuit and a rectifier circuit connected to the secondary winding,
The DC-DC converter includes a first surge suppression diode and a second surge suppression diode connected to the primary winding,
An anode terminal of the first surge suppression diode and a cathode terminal of the second surge suppression diode are connected to a connection point between the current transformer and the primary winding,
The cathode terminal of the first surge suppression diode is connected to the positive side of the input power supply, and the anode terminal of the second surge suppression diode is connected to the negative side of the input power supply. DC-DC converter.
上記DC−DCコンバータは、上記一次巻線に接続された第1のサージ抑制ダイオードと第2のサージ抑制ダイオードとを備えると共に、上記カレントトランスの一端は上記2つの半導体スイッチング素子の間に接続され、他端が上記一次巻線に接続され、
上記カレントトランスと上記一次巻線との接続点に、上記第1のサージ抑制ダイオードのアノード端子と上記第2のサージ抑制ダイオードのカソード端子が接続され、
上記第1のサージ抑制ダイオードのカソード端子は、上記入力電源の正側に接続されると共に、上記第2のサージ抑制ダイオードのアノード端子は、上記入力電源の負側に接続されたことを特徴とするDC−DCコンバータ。 Connected to an input power source, a transformer having a primary winding and a secondary winding, a current transformer connected in series to the primary winding to detect current, and a series circuit of the primary winding and the current transformer In a DC-DC converter having a half-bridge semiconductor switching circuit including the two semiconductor switching elements, and a rectifier circuit connected to the secondary winding,
The DC-DC converter, Rutotomoni comprises a first surge suppression diode and the second surge suppression diode connected to the primary winding, one end of the current transformer is connected between the two semiconductor switching elements The other end is connected to the primary winding,
An anode terminal of the first surge suppression diode and a cathode terminal of the second surge suppression diode are connected to a connection point between the current transformer and the primary winding,
The cathode terminal of the first surge suppression diode is connected to the positive side of the input power supply, and the anode terminal of the second surge suppression diode is connected to the negative side of the input power supply. DC-DC converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016214080A JP6305492B1 (en) | 2016-11-01 | 2016-11-01 | DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016214080A JP6305492B1 (en) | 2016-11-01 | 2016-11-01 | DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6305492B1 true JP6305492B1 (en) | 2018-04-04 |
JP2018074818A JP2018074818A (en) | 2018-05-10 |
Family
ID=61828496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016214080A Active JP6305492B1 (en) | 2016-11-01 | 2016-11-01 | DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6305492B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110880869A (en) * | 2018-09-05 | 2020-03-13 | 本田技研工业株式会社 | Voltage converter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6392266A (en) * | 1986-10-02 | 1988-04-22 | Nec Corp | Power source circuit |
JP4110477B2 (en) * | 2004-06-07 | 2008-07-02 | 株式会社デンソー | DC-DC converter |
US20080043495A1 (en) * | 2006-08-16 | 2008-02-21 | Aaron Jungreis | Clamp diode reset in a power converter |
JP2015019509A (en) * | 2013-07-11 | 2015-01-29 | 株式会社豊田自動織機 | Power conversion device |
EP3104508B1 (en) * | 2014-02-05 | 2018-09-26 | Mitsubishi Electric Corporation | In-vehicle charger and surge-suppression method for in-vehicle charger |
-
2016
- 2016-11-01 JP JP2016214080A patent/JP6305492B1/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110880869A (en) * | 2018-09-05 | 2020-03-13 | 本田技研工业株式会社 | Voltage converter |
Also Published As
Publication number | Publication date |
---|---|
JP2018074818A (en) | 2018-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6184529B2 (en) | In-vehicle charger, surge suppression method for in-vehicle charger | |
JP5642245B1 (en) | Car charger | |
JP4013995B2 (en) | DC-DC converter | |
US9787190B2 (en) | Power conversion device and in-vehicle power supply device equipped with same | |
JP5333485B2 (en) | Power converter | |
JP5911553B1 (en) | DC converter | |
JP2015159711A (en) | Switching power supply and power converter | |
JP2015181329A (en) | Electric power conversion system | |
KR20100115087A (en) | A bidirectional dc-dc converter and methods of controlling the same | |
JP6009003B2 (en) | DC / DC converter | |
JP2015201942A (en) | Power conversion device | |
JP6305492B1 (en) | DC-DC converter | |
JP2011211886A (en) | Dc power supply, power converter | |
JP4577772B2 (en) | Bidirectional current regulator | |
JP6132882B2 (en) | Power converter | |
JP6293242B1 (en) | Power converter | |
JP2015139312A (en) | Switching power supply arrangement and electric power converter unit | |
JP6485366B2 (en) | Phase shift type full bridge type power supply circuit | |
EP1657755A1 (en) | Electric power transforming apparatus | |
WO2021156981A1 (en) | Switching converter | |
JP2016005379A (en) | Power supply circuit and power factor improvement circuit | |
CN115956336A (en) | Nitride based AC-DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180306 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6305492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |