Nothing Special   »   [go: up one dir, main page]

JP6386854B2 - セラミック基板 - Google Patents

セラミック基板 Download PDF

Info

Publication number
JP6386854B2
JP6386854B2 JP2014197841A JP2014197841A JP6386854B2 JP 6386854 B2 JP6386854 B2 JP 6386854B2 JP 2014197841 A JP2014197841 A JP 2014197841A JP 2014197841 A JP2014197841 A JP 2014197841A JP 6386854 B2 JP6386854 B2 JP 6386854B2
Authority
JP
Japan
Prior art keywords
layer
composite material
metallized layer
substrate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014197841A
Other languages
English (en)
Other versions
JP2016072321A (ja
Inventor
良太 福井
良太 福井
和重 秋田
和重 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2014197841A priority Critical patent/JP6386854B2/ja
Priority to US14/858,603 priority patent/US20160095214A1/en
Priority to TW104131583A priority patent/TWI581680B/zh
Priority to KR1020150135819A priority patent/KR20160037787A/ko
Priority to CN201510634870.9A priority patent/CN105470208B/zh
Publication of JP2016072321A publication Critical patent/JP2016072321A/ja
Application granted granted Critical
Publication of JP6386854B2 publication Critical patent/JP6386854B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72Networks using surface acoustic waves
    • H03H9/725Duplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02826Means for compensation or elimination of undesirable effects of adherence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0504Holders; Supports for bulk acoustic wave devices
    • H03H9/0514Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/058Holders; Supports for surface acoustic wave devices
    • H03H9/059Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Products (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、セラミック基板に関する。
セラミック基板の構造として、電子部品に接続される電極パッドと、その電子部品を気密封止する封止部材を取り付けるためのメタライズ層とを、絶縁セラミック材料から成る板状の基板本体の表面に設けた構造が知られている。特許文献1には、メタライズ層が基板本体から剥離することを防止するために、絶縁セラミック材料と導電性材料とを含有する複合材料層を、基板本体の表面の全面に形成し、その複合材料層の上に電極パッドとメタライズ層とを形成することが記載されている。
国際公開第2013/137214号
特許文献1の技術では、複合材料層によって電極パッドが嵩上げされる分、電子部品を実装する位置が高くなるため、電子部品および封止部材をセラミック基板に取り付けた装置の寸法が大きくなるという課題があった。
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の一形態は、絶縁セラミック材料から成る板状の基板本体と;導電性材料から主に成り、前記基板本体の表面の外縁に沿って前記表面の全周にわたって形成されたメタライズ層と、を備えるセラミック基板であって、更に;前記基板本体と同じ種類のセラミック材料と、前記メタライズ層と同じ種類の導電性材料とを含有し、前記外縁に沿って形成され、前記基板本体と前記メタライズ層との間に介在する複合材料層と;導電性材料から主に成り、前記メタライズ層および前記複合材料層より内側における前記表面の上であって、前記メタライズ層および前記複合材料層から離れた位置に形成された電極パッドとを備え;前記メタライズ層は、前記複合材料層の上から、前記複合材料層より内側の前記表面の上にわたって形成されていることを特徴とするセラミック基板である。
また、本発明は、以下の形態として実現することも可能である。
(1)本発明の一形態によれば、絶縁セラミック材料から成る板状の基板本体と;導電性材料から主に成り、前記基板本体の表面の外縁に沿って前記表面の全周にわたって形成されたメタライズ層と;を備えるセラミック基板が提供される。このセラミック基板は、更に、前記基板本体と同じ種類のセラミック材料と、前記メタライズ層と同じ種類の導電性材料とを含有し、前記外縁に沿って形成され、前記基板本体と前記メタライズ層との間に介在する複合材料層と;導電性材料から主に成り、前記メタライズ層および前記複合材料層より内側における前記表面の上であって、前記メタライズ層および前記複合材料層から離れた位置に形成された電極パッドとを備える。この形態によれば、複合材料層およびメタライズ層より内側における基板本体の表面の上に電極パッドが形成されている。そのため、メタライズ層が基板本体から剥離することを複合材料層によって防止しつつ、複合材料層による装置の寸法の拡大を回避できる。また、基板本体の表面の上において複合材料層と電極パッドとが所定の間隔をあけて分離されるため、複合材料層を介したメタライズ層と電極パッドとの間の短絡を回避できる。
(2)上記形態のセラミック基板は、更に、導電性材料から主に成り、前記基板本体を構成する少なくとも1層のセラミック層を貫通し、前記メタライズ層に接触する導体ビアを備えてもよい。この形態によれば、メタライズ層の上にめっき層を形成する際に、導体ビアを通じてメタライズ層に電流を流すことができるため、複合材料層を介してメタライズ層に電流を流す場合と比較して、メタライズ層の上に形成されるめっき層の品質を向上させることができる。
(3)上記形態のセラミック基板において、前記複合材料層は、前記表面の全周にわたって形成されていてもよい。この形態によれば、メタライズ層が基板本体から剥離することをメタライズ層の全周にわたって防止できる。
(4)上記形態のセラミック基板において、前記メタライズ層は、前記複合材料層の上から、前記複合材料層より内側の前記表面の上にわたって形成されていてもよい。この形態によれば、メタライズ層より比較的にめっき層が形成され難い複合材料層がメタライズ層で覆われているため、メタライズ層の下において複合材料層の内側の面が露出している場合と比較して、メタライズ層の内側に形成されるめっき層の品質を向上させることができる。
本発明は、セラミック基板以外の種々の形態で実現することも可能である。例えば、セラミック基板を備える装置、セラミック基板を製造する製造装置、セラミック基板を製造する製造方法などの形態で実現することができる。
セラミック基板の上面を示す説明図である。 セラミック基板の断面を示す説明図である。 セラミック基板に電子部品を実装した装置を示す説明図である。 セラミック基板の製造方法を示す工程図である。 第2実施形態におけるセラミック基板の上面を示す説明図である。 セラミック基板の断面を示す説明図である。 セラミック基板の断面を示す説明図である。
A.第1実施形態
A−1.セラミック基板の構成
図1は、セラミック基板100の上面を示す説明図である。図2は、セラミック基板100の断面を示す説明図である。図2には、図1の矢視F2−F2から見たセラミック基板100の断面が図示されている。図1,2には、相互に直交するXYZ軸が図示されている。図1,2のXYZ軸におけるX軸は、図2の紙面手前(−X軸側)から紙面奥(+X軸側)に向かう軸である。図1,2のXYZ軸におけるY軸は、図2の紙面右(−Y軸側)から紙面左(+Y軸側)に向かう軸である。図1,2のXYZ軸におけるZ軸は、図2の紙面下(−Z軸側)から紙面上(+Z軸側)に向かう軸である。図1,2のXYZ軸は、他の図におけるXYZ軸に対応する。
セラミック基板100は、所定の機能を実現する回路の少なくとも一部を構成する。本実施形態では、セラミック基板100は、表面弾性波(SAW:Surface Acoustic Wave)ディプレクサの一部を構成する。セラミック基板100は、基板本体110と、複合材料層120と、メタライズ層130と、電極パッド140とを備える。
セラミック基板100の基板本体110は、絶縁セラミック材料から成る板状の基板である。本実施形態では、基板本体110は、複数のセラミック層をZ軸方向に積層した多層構造を有する。本実施形態では、基板本体110の内部には、セラミック層同士の間に形成された導体層(図示しない)と、セラミック層を貫通する導体ビア(図示しない)とが形成されている。
本実施形態では、基板本体110は、硼珪酸系ガラスの粉末とアルミナ(Al)の粉末とを混合した材料を焼成して成り、基板本体110を構成する絶縁性セラミックは、硼珪酸系ガラスとアルミナとを主成分とする。硼珪酸系ガラスは、二酸化ケイ素(SiO)、アルミナ(Al)、酸化ホウ素(B)を主成分とする。
セラミック基板100のメタライズ層130は、導電性材料から主に成る層である。本実施形態では、導電性材料から主に成るメタライズ層130とは、導電性材料を50体積%以上含むメタライズ層を意味する。メタライズ層130は、基板本体110における+Z軸方向を向いた表面111の外縁に沿って、表面111の全周にわたって形成されている。図1のメタライズ層130には、左下がりのハッチングが施されている。
本実施形態では、メタライズ層130の主成分は、タングステン(W)である。本実施形態では、メタライズ層130の表面には、めっき層131が形成されている。本実施形態では、めっき層131の主成分は、ニッケル(Ni)であり、他の実施形態では、金(Au)およびパラジウム(Pd)の少なくとも一方であってもよい。
セラミック基板100の複合材料層120は、基板本体110と同じ種類のセラミック材料と、メタライズ層130と同じ種類の導電性材料とを含有する層である。本実施形態では、複合材料層120は、基板本体110と同じ種類のセラミック材料として硼珪酸系ガラスおよびアルミナを含有し、メタライズ層130と同じ種類の導電性材料としてタングステン(W)を含有する。
複合材料層120は、基板本体110における+Z軸方向を向いた表面111の外縁に沿って形成されている。複合材料層120は、基板本体110とメタライズ層130との間に介在する。図1の複合材料層120には、右下がりのハッチングが施されている。本実施形態では、Z軸方向から見た場合、複合材料層120の形状は、メタライズ層130と同じ形状である。本実施形態では、複合材料層120は、表面111の全周にわたって形成されている。他の実施形態では、複合材料層120は、基板本体110とメタライズ層130との間に部分的に形成されていてもよい。
セラミック基板100の電極パッド140は、導電性材料から主に成る層である。本実施形態では、導電性材料から主に成る電極パッド140とは、導電性材料を50体積%以上含む電極パッドを意味する。電極パッド140は、メタライズ層130および複合材料層120より内側における表面111の上であって、メタライズ層130および複合材料層120から離れた位置に形成されている。図1の電極パッド140には、左下がりのハッチングが施されている。基板本体110と電極パッド140との間には、複合材料層120が形成されていない。電極パッド140の表面には、メタライズ層130と同様に、めっき層が形成されていてもよい。
図3は、セラミック基板100に電子部品を実装した装置100Aを示す説明図である。装置100Aは、電子部品180と、封止部材190とを備える。
装置100Aの電子部品180は、基板本体110とともに回路を構成する。電子部品180は、はんだ172を介して電極パッド140に取り付けられている。本実施形態では、はんだ172は、錫(Sn)−銀(Ag)から主に成る。
装置100Aの封止部材190は、基板本体110に実装された電子部品180を気密封止する。封止部材190は、ロウ材174を介してメタライズ層130に取り付けられている。本実施形態では、ロウ材174は、銀(Ag)から主に成る。本実施形態では、封止部材190は、金属製のリング部材192と、金属製の蓋部材194とを備える。封止部材190のリング部材192は、Z軸方向から見た場合、メタライズ層130と同様の形状を有する環状を成す。封止部材190の蓋部材194は、Z軸方向から見た場合、基板本体110と同様の形状を有する板状を成す。蓋部材194は、リング部材192の+Z軸側に溶接されている。
A−2.セラミック基板の製造方法
図4は、セラミック基板100の製造方法を示す工程図である。セラミック基板100を製造する際には、まず、製造者は、基板本体110の元となるグリーンシートを作製する(工程P110)。グリーンシートは、絶縁性セラミックの原料粉末に、結合剤(バインダ)、可塑剤、溶剤などを混合して薄板状(シート状)に成形したものである。本実施形態では、グリーンシートの原料は、硼珪酸系ガラスの粉末とアルミナの粉末とを含む。原料の硼珪酸系ガラスは、二酸化ケイ素(SiO)、アルミナ(Al)、酸化ホウ素(B)を主成分とする。
本実施形態では、製造者は、原料である硼珪酸系ガラスとアルミナ粉末とを秤量した後、これらの原料をアルミナ製の容器(ポット)に入れる。その後、製造者は、結合剤としてアクリル樹脂と、溶剤として適量のメチルエチルケトン(MEK)と、可塑剤として適量のジオクチルフタレート(DOP)とを、ポット内の原料に加える。その後、製造者は、ポット内の原料を混合することによって、セラミックスラリを得る。その後、製造者は、ドクターブレード法によって、セラミックスラリからグリーンシートを作製する。本実施形態では、製造者は、1枚のグリーンシートから複数の基板本体110を製造する。本実施形態では、製造者は、導体ペーストを用いて導体層および導体ビアをグリーンシートに形成する。
グリーンシートを作製した後(工程P110)、製造者は、複合材料層120をグリーンシートに形成する(工程P120)。本実施形態では、製造者は、ペーストをグリーンシートにスクリーン印刷することによって、1枚のグリーンシートに複数の複合材料層120を形成する。複合材料層120に用いられるペーストは、基板本体110と同じ種類のセラミック材料と、メタライズ層130と同じ種類の導電性材料とに、結合剤、可塑剤、溶剤などを混合したものである。本実施形態では、複合材料層120の原料は、基板本体110と同じ種類のセラミック材料として硼珪酸系ガラスおよびアルミナを含有し、メタライズ層130と同じ種類の導電性材料としてタングステン(W)を含有する。本実施形態では、製造者は、硼珪酸系ガラス、アルミナおよびタングステン(W)の各粉末に、結合剤としてエチルセルロースと、溶剤としてターピネオールとを加えた後、3本ロールミルを用いて混合物を混練することによって、複合材料層120用のペーストを得る。
複合材料層120を形成した後(工程P120)、製造者は、メタライズ層130および電極パッド140を形成する(工程P130)。本実施形態では、製造者は、ペーストをスクリーン印刷することによって、1枚のグリーンシートに複数のメタライズ層130および複数の電極パッド140を形成する。メタライズ層130および電極パッド140に用いられるペーストは、導電性材料の粉末に、結合剤、可塑剤、溶剤などを混合したものである。本実施形態では、メタライズ層130および電極パッド140の原料は、タングステン(W)の粉末である。本実施形態では、製造者は、タングステン(W)の粉末に、結合剤としてエチルセルロースと、溶剤としてターピネオールとを加えた後、3本ロールミルを用いて混合物を混練することによって、メタライズ層130および電極パッド140用のペーストを得る。
メタライズ層130および電極パッド140を形成した後(工程P130)、製造者は、ダイシングを行う(工程P140)。ダイシングでは、製造者は、1枚のグリーンシートから複数のセラミック基板100を切り分ける。
ダイシングを行った後(工程P140)、製造者は、セラミック基板100を脱脂する(工程P150)。本実施形態では、製造者は、250℃の大気中に10時間、セラミック基板100を曝すことによって、セラミック基板100を脱脂する。
セラミック基板100を脱脂した後(工程P150)、製造者は、セラミック基板100を焼成する(工程P160)。本実施形態では、製造者は、850℃の還元性ガスの中に30分、セラミック基板100を曝すことによって、セラミック基板100を焼成する。
セラミック基板100を焼成した後(工程P160)、製造者は、メタライズ層130に電解めっきを行う(工程P160)。本実施形態では、製造者は、メタライズ層130に電解ニッケル(Ni)めっきを行う。本実施形態では、製造者は、メタライズ層130とともに電極パッド140にも電解めっきを行う。これらの工程を経て、セラミック基板100が完成する。
A−3.効果
以上説明した第1実施形態によれば、複合材料層120およびメタライズ層130より内側における基板本体110の表面111の上であって、メタライズ層130および複合材料層120から離れた位置に電極パッド140が形成されている。そのため、メタライズ層130が基板本体110から剥離することを複合材料層120によって防止しつつ、複合材料層120による装置寸法の拡大を回避できる。また、基板本体110の表面111の上において複合材料層120と電極パッド140とが所定の間隔をあけて分離されるため、複合材料層120を介したメタライズ層130と電極パッド140との間の短絡を回避できる。また、複合材料層120が表面111の全周にわたって形成されているため、メタライズ層130が基板本体110から剥離することをメタライズ層130の全周にわたって防止できる。
B.第2実施形態
図5は、第2実施形態におけるセラミック基板200の上面を示す説明図である。図7は、セラミック基板200の断面を示す説明図である。図7には、図5の矢視F6−F6から見たセラミック基板200の断面が図示されている。図5,6には、図1,2と同様に、XYZ軸が図示されている。
第2実施形態のセラミック基板200は、基板本体およびメタライズ層の構成が異なる点を除き、第1実施形態のセラミック基板100と同様である。セラミック基板200は、基板本体210と、複合材料層220と、メタライズ層230と、電極パッド240とを備える。
セラミック基板200の基板本体210は、メタライズ層230に接触する導体ビア250を備える点を除き、第1実施形態の基板本体110と同様である。導体ビア250は、導電性材料から主に成る導体である。導体ビア250は、基板本体110を貫通する。本実施形態では、導電性材料から主になる導体ビア250は、導電性材料を50体積%以上含む導体ビアを意味する。
セラミック基板200の複合材料層220は、基板本体210における+Z軸方向を向いた表面211に形成されている点を除き、第1実施形態の複合材料層120と同様である。図5の複合材料層220には、右下がりのハッチングが施されている。本実施形態では、複合材料層220は、導体ビア250を避けて形成されている。
セラミック基板200のメタライズ層230は、複合材料層220の上から、複合材料層220より内側の表面211の上にわたって形成されている点、並びに、導体ビア250に接触している点を除き、第1実施形態のメタライズ層130と同様である。本実施形態では、メタライズ層230の表面には、第1実施形態と同様に、めっき層231が形成されている。
セラミック基板200の電極パッド240は、基板本体210の表面211に形成されている点を除き、第1実施形態の電極パッド140と同様である。
以上説明した第2実施形態によれば、第1実施形態と同様に、メタライズ層230が基板本体210から剥離することを複合材料層220によって防止しつつ、複合材料層220による装置の寸法の拡大を回避できる。また、メタライズ層230の上にめっき層231を形成する際に、導体ビア250を通じてメタライズ層230に電流を流すことができるため、複合材料層220を介してメタライズ層230に電流を流す場合と比較して、メタライズ層230の上に形成されるめっき層231の品質を向上させることができる。また、メタライズ層230より比較的にめっき層が形成され難い複合材料層220がメタライズ層230で覆われているため、メタライズ層230の下において複合材料層220の内側の面が露出している場合と比較して、メタライズ層230の内側に形成されるめっき層231の品質を向上させることができる。
C.他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
基板本体110,210の絶縁性セラミックは、硼珪酸系ガラスとアルミナとを主成分とするセラミックに限らず、硼珪酸系ガラスとムライトとを主成分とするセラミックであってもよいし、硼珪酸系ガラスとコージェライト粉末とを主成分とするセラミックであってもよいし、アルミナまたは窒化ケイ素を主成分とするセラミックであってもよい。基板本体110,210のガラス成分は、硼珪酸系ガラスに限らず、結晶化ガラスであってもよい。
メタライズ層130,230に用いられる導電性材料は、タングステン(W)に限らず、モリブデン(Mo)であってもよいし、タングステン(W)およびモリブデン(Mo)の少なくとも一方を主成分とする合金であってもよい。
メタライズ層230に接触する導体ビア250は、基板本体210を貫通する形態に限らず、基板本体210を構成する少なくとも1層のセラミック層を貫通する形態であってもよい。
100…セラミック基板
100A…装置
110…基板本体
111…表面
120…複合材料層
130…メタライズ層
131…めっき層
140…電極パッド
172…はんだ
174…ロウ材
180…電子部品
190…封止部材
192…リング部材
194…蓋部材
200…セラミック基板
210…基板本体
211…表面
220…複合材料層
230…メタライズ層
231…めっき層
240…電極パッド
250…導体ビア

Claims (3)

  1. 絶縁セラミック材料から成る板状の基板本体と、
    導電性材料から主に成り、前記基板本体の表面の外縁に沿って前記表面の全周にわたって形成されたメタライズ層と、を備えるセラミック基板であって、更に、
    前記基板本体と同じ種類のセラミック材料と、前記メタライズ層と同じ種類の導電性材料とを含有し、前記外縁に沿って形成され、前記基板本体と前記メタライズ層との間に介在する複合材料層と、
    導電性材料から主に成り、前記メタライズ層および前記複合材料層より内側における前記表面の上であって、前記メタライズ層および前記複合材料層から離れた位置に形成された電極パッドと
    を備え
    前記メタライズ層は、前記複合材料層の上から、前記複合材料層より内側の前記表面の上にわたって形成されていることを特徴とするセラミック基板。
  2. 更に、導電性材料から主に成り、前記基板本体を構成する少なくとも1層のセラミック層を貫通し、前記メタライズ層に接触する導体ビアを備える請求項1に記載のセラミック基板。
  3. 前記複合材料層は、前記表面の全周にわたって形成されている、請求項1または請求項2に記載のセラミック基板。
JP2014197841A 2014-09-29 2014-09-29 セラミック基板 Expired - Fee Related JP6386854B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014197841A JP6386854B2 (ja) 2014-09-29 2014-09-29 セラミック基板
US14/858,603 US20160095214A1 (en) 2014-09-29 2015-09-18 Ceramic substrate
TW104131583A TWI581680B (zh) 2014-09-29 2015-09-24 陶瓷基板
KR1020150135819A KR20160037787A (ko) 2014-09-29 2015-09-24 세라믹 기판
CN201510634870.9A CN105470208B (zh) 2014-09-29 2015-09-29 陶瓷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014197841A JP6386854B2 (ja) 2014-09-29 2014-09-29 セラミック基板

Publications (2)

Publication Number Publication Date
JP2016072321A JP2016072321A (ja) 2016-05-09
JP6386854B2 true JP6386854B2 (ja) 2018-09-05

Family

ID=55586040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014197841A Expired - Fee Related JP6386854B2 (ja) 2014-09-29 2014-09-29 セラミック基板

Country Status (5)

Country Link
US (1) US20160095214A1 (ja)
JP (1) JP6386854B2 (ja)
KR (1) KR20160037787A (ja)
CN (1) CN105470208B (ja)
TW (1) TWI581680B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
CN106252044A (zh) * 2016-09-12 2016-12-21 冯发春 一种新型磁性元器件结构
JP7095866B2 (ja) * 2018-06-14 2022-07-05 Necスペーステクノロジー株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01197378A (ja) * 1988-01-30 1989-08-09 Murata Mfg Co Ltd セラミックと金属間の接合方法
US5561321A (en) * 1992-07-03 1996-10-01 Noritake Co., Ltd. Ceramic-metal composite structure and process of producing same
JP3538774B2 (ja) * 2000-04-07 2004-06-14 日本特殊陶業株式会社 配線基板
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
JP2007081613A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 弾性表面波デバイス及びその製造方法
US7602107B2 (en) * 2005-11-30 2009-10-13 Nihon Dempa Kogyo Co., Ltd. Surface mount type crystal oscillator
TWI308379B (en) * 2006-10-03 2009-04-01 Phoenix Prec Technology Corp Ceramics substrate structure having embedded semiconductor chip and fabrication method thereof
JP5220766B2 (ja) * 2007-12-26 2013-06-26 株式会社フジクラ 実装基板
JP2009283510A (ja) * 2008-05-19 2009-12-03 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法
JP2010057095A (ja) * 2008-08-29 2010-03-11 Kyocera Kinseki Corp 圧電振動子及びその製造方法並びに発振器
CN103189975B (zh) * 2010-11-01 2016-02-17 日铁住金电设备株式会社 电子零部件元件收纳用封装
JP2012142691A (ja) * 2010-12-28 2012-07-26 Kyocera Crystal Device Corp 圧電デバイス
WO2013137214A1 (ja) * 2012-03-14 2013-09-19 日本特殊陶業株式会社 セラミック基板およびその製造方法
WO2013161133A1 (ja) * 2012-04-27 2013-10-31 パナソニック株式会社 セラミック基板複合体およびセラミック基板複合体の製造方法
JP5898561B2 (ja) * 2012-05-11 2016-04-06 日本特殊陶業株式会社 セラミックパッケージ
DE102012107399B4 (de) * 2012-07-10 2014-09-11 Rogers Germany Gmbh Verfahren zum Herstellen von Metall-Keramik-Substraten sowie Metall-Keramik-Substrat
JP6406646B2 (ja) * 2013-03-21 2018-10-17 日本碍子株式会社 セラミックパッケージ及び電子部品

Also Published As

Publication number Publication date
TW201625084A (zh) 2016-07-01
KR20160037787A (ko) 2016-04-06
CN105470208A (zh) 2016-04-06
TWI581680B (zh) 2017-05-01
CN105470208B (zh) 2018-04-03
US20160095214A1 (en) 2016-03-31
JP2016072321A (ja) 2016-05-09

Similar Documents

Publication Publication Date Title
JP5902292B2 (ja) セラミック素地及びその製造方法
JP6632995B2 (ja) セラミック素地及びその製造方法
JP5708798B2 (ja) セラミック電子部品の製造方法
JP6386854B2 (ja) セラミック基板
WO2016148217A1 (ja) 配線基板
JP6406646B2 (ja) セラミックパッケージ及び電子部品
JP6573872B2 (ja) セラミック素地及びその製造方法
JP2010153796A (ja) 電子部品搭載用基板の製造方法
JP6314292B1 (ja) セラミック素地及びその製造方法
US20200315006A1 (en) Ceramic electronic component
JP6581967B2 (ja) セラミック素地及びその製造方法
JP6195479B2 (ja) 多層セラミック基板およびその製造方法
JP5383531B2 (ja) 配線基板の製造方法
JP2013115123A (ja) 配線基板およびその製造方法
JP2011176254A (ja) 多数個取り配線基板およびその製造方法
JP6640112B2 (ja) セラミック素地及びその製造方法
JP2011134739A (ja) セラミックパッケージおよびその製造方法
JP2012243882A (ja) セラミックパッケージ部品およびその製造方法
WO2017217174A1 (ja) セラミック電子部品
JP6335081B2 (ja) 多層セラミック基板およびその製造方法
JP2013258372A (ja) グリーンシートおよび配線母基板
JP2016103585A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180810

R150 Certificate of patent or registration of utility model

Ref document number: 6386854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees