Nothing Special   »   [go: up one dir, main page]

JP6213520B2 - ヘテロ接合半導体装置及びその製造方法 - Google Patents

ヘテロ接合半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6213520B2
JP6213520B2 JP2015101118A JP2015101118A JP6213520B2 JP 6213520 B2 JP6213520 B2 JP 6213520B2 JP 2015101118 A JP2015101118 A JP 2015101118A JP 2015101118 A JP2015101118 A JP 2015101118A JP 6213520 B2 JP6213520 B2 JP 6213520B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
semiconductor device
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015101118A
Other languages
English (en)
Other versions
JP2016219538A (ja
Inventor
峰司 大川
峰司 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015101118A priority Critical patent/JP6213520B2/ja
Priority to US15/138,808 priority patent/US9559197B2/en
Priority to TW105114449A priority patent/TWI626747B/zh
Priority to CN201610319919.6A priority patent/CN106169507B/zh
Priority to DE102016108911.7A priority patent/DE102016108911B4/de
Publication of JP2016219538A publication Critical patent/JP2016219538A/ja
Application granted granted Critical
Publication of JP6213520B2 publication Critical patent/JP6213520B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066Gate region of field-effect devices with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66893Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66916Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN heterojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ヘテロ接合半導体装置及びその製造方法に関する。
窒化ガリウム(GaN)からなるチャネル層とアルミニウム窒化ガリウム(AlGaN)からなるバリア層を接合させたヘテロ接合半導体素子において、バリア層上にp型のGaN層、n型のGaN層及びゲート電極を積層した窒化物半導体素子が開示されている(特許文献1)。
特開2013−80894号公報
上記従来の窒化物半導体素子では、ゲート電極に電圧を印加していない状態において素子をオフ状態(ノーマリーオフ状態)とするためにp型のGaN層のドーパント濃度を高濃度にする必要がある。また、ゲート電極との接触抵抗を下げるためにn型のGaN層のドーパント濃度も高濃度にする必要がある。
しかしながら、ドーパント濃度が高いp型のGaN層とn型のGaN層とを接合した場合、その界面に形成される空乏層が狭くなり、ゲート電極からソース電極へ流れるリーク電流が大きくなるという問題がある。
本発明の一つの態様は、第1の半導体を含むチャネル層と、前記チャネル層上に設けられ、前記第1の半導体よりバンドギャップの大きい半導体を含むバリア層と、を備えるヘテロ接合半導体装置であって、前記バリア層上に設けられ、前記バリア層とオーミック接合されたソース電極及びドレイン電極と、前記バリア層上の前記ソース電極と前記ドレイン電極との間の領域に設けられたp型半導体層と、前記p型半導体上に設けられたn型半導体層と、前記n型半導体層と接合されたゲート電極と、を備え、前記p型半導体層と前記n型半導体層の接合面は凹凸構造とされていることを特徴とするヘテロ接合半導体装置である。
ここで、前記凹凸構造の前記p型半導体層が凸部となる領域において、前記p型半導体層と前記ゲート電極とが絶縁層を介して接合されていてもよい。
また、前記ゲート電極は、前記n型半導体層の上面及び側面に設けられていてもよい。
また、前記凹凸構造のコーナー部が曲面状であってもよい。
また、前記チャネル層はGaNで構成され、前記バリア層はAlGaNで構成され、前記p型半導体層はp型−GaNで構成され、前記n型半導体層はn型−GaNで構成されていてもよい。
本発明の別の態様は、第1の半導体を含むチャネル層上に、前記第1の半導体よりバンドギャップの大きい半導体を含むバリア層を形成する第1の工程と、前記バリア層上に、前記バリア層とオーミック接合されるソース電極及びドレイン電極を形成する第2の工程と、前記バリア層上の前記ソース電極と前記ドレイン電極との間の領域に、p型半導体層を形成する第3の工程と、前記p型半導体層を凹凸構造に加工する第4の工程と、前記p型半導体層上に、前記p型半導体層との接合面が凹凸構造となるようにn型半導体層を形成する第5の工程と、前記n型半導体層上に、ゲート電極を形成する第6の工程と、を備えることを特徴とするヘテロ接合半導体装置の製造方法である。
ここで、前記第3の工程と前記第4の工程の間に、前記p型半導体層上に絶縁層を形成する第7の工程を備え、前記第4の工程では、前記p型半導体層と共に前記絶縁層を凹凸構造に加工してもよい。
また、前記第6の工程では、前記n型半導体層の上面及び側面に前記ゲート電極を形成してもよい。
また、前記第4の工程では、前記凹凸構造のコーナー部を曲面状に加工してもよい。
本発明によれば、ノーマリーオフ特性を有すると共に、ゲートのリーク電流を抑制したヘテロ接合半導体装置を提供することができる。
第1の実施の形態におけるヘテロ接合半導体装置の構成を示す断面模式図である。 従来のヘテロ接合半導体装置のゲートにおける空乏層の広がりを説明するための図である。 従来のヘテロ接合半導体装置のゲートにおける空乏層の広がりを説明するための図である。 従来のヘテロ接合半導体装置のゲートにおける空乏層の広がりを説明するための図である。 第1の実施の形態におけるヘテロ接合半導体装置のゲートにおける空乏層の広がりを説明するための図である。 第1の実施の形態におけるヘテロ接合半導体装置のゲートにおける空乏層の広がりを説明するための図である。 第1の実施の形態におけるヘテロ接合半導体装置のゲートにおける空乏層の広がりを説明するための図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第1の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第2の実施の形態におけるヘテロ接合半導体装置の構成を示す断面模式図である。 第2の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第3の実施の形態におけるヘテロ接合半導体装置の構成を示す断面模式図である。 第3の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。 第4の実施の形態におけるヘテロ接合半導体装置の構成を示す断面模式図である。 第4の実施の形態におけるヘテロ接合半導体装置の製造方法を示す図である。
<第1の実施の形態>
第1の実施の形態におけるヘテロ接合半導体装置は、図1に示すように、基板10、バッファ層12、チャネル層14、バリア層16、p型半導体層18、n型半導体層20、ゲート電極22、ソース電極24、ドレイン電極26及び保護膜28を含んで構成される。
チャネル層14は、後述するバリア層16との界面においてヘテロ接合を構成する半導体層である。チャネル層14は、バリア層16と格子整合性の良い半導体材料により形成される。チャネル層14の膜厚は、特に限定されるものではないが、数百nm程度とすることが好適である。
チャネル層14は、基板10上に形成される。基板10は、例えば、炭化シリコン、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン等からチャネル層14と格子定数及び熱膨張率が近いものを選択すればよい。また、基板10とチャネル層14の間に必要に応じてバッファ層12を形成してもよい。バッファ層12は、基板10とチャネル層14との格子不整合を緩和するために設けられる層である。バッファ層12は、基板10の格子定数とチャネル層14の格子定数の中間の格子定数をもつ材料とすることが好適である。バッファ層12は、例えば、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、窒化アルミニウム(AlN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)等を単層又は複合層として形成すればよい。
バリア層16は、チャネル層14上に積層され、チャネル層14との界面においてヘテロ接合を形成する半導体層である。バリア層16は、チャネル層14よりもバンドギャップが大きく、チャネル層14との格子整合性の良い半導体材料により形成される。これにより、チャネル層14とバリア層16との界面において自発分極又はピエゾ分極が生じ、その分極効果によってチャネル層14とバリア層16との界面にキャリア(電子)の密度が高い二次元電子ガス(2DEG)が生じる。
また、チャネル層14のバリア層16との界面領域にドーパントを添加してδドープすることにより二次元電子ガス(2DEG)を生じさせるようにしてもよい。例えば、バリア層16をAlGaNとした場合、n型ドーパントとしてシリコン(Si)、ゲルマニウム(Ge)及び酸素(O)の少なくとも1つをδドープすればよい。
チャネル層14及びバリア層16の組み合わせは、結晶性の良いヘテロ界面を形成するものであれば特に限定されるものではなく、III族元素とV族元素をそれぞれ1種類以上含むIII−V族半導体化合物、II族元素とVI族元素をそれぞれ1種類以上含むII−VI族半導体化合物、IV族元素を含むIV族半導体等から適宜選択して組み合わせればよい。例として、バリア層16/チャネル層14の組み合わせとしてAlGaN/GaN、AlGaAs/GaAs、AlN/GaN、InAlN/GaN、AlGaNP/GaNP、InAlGaAsP/InGaP、AlN/InN、GaP/Si等が挙げられる。例えば、チャネル層14をi型のGaNとし、バリア層16をi型のAlGa1−xNとすればよい。バリア層16のAlとGaとの化学量論的組成比xは、特に限定されるものではないが、大電力用のヘテロ接合半導体装置ではバリア層16全体の組成比xの平均値を0.1以上0.3以下とすることが好適である。
p型半導体層18は、バリア層16上のソース電極24とドレイン電極26との間の領域に設けられる。p型半導体層18は、p型のドーパントが添加された半導体層である。p型半導体層18の膜厚は、これに限定されるものではないが50nm以上300nm以下、例えば150nmとすることが好適である。
例えば、p型半導体層18をIII−V族半導体化合物とした場合、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、窒化アルミニウム(AlN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)等にp型のドーパントを添加した材料が挙げられる。p型のドーパントとしては、例えば、マグネシウム(Mg)が挙げられる。p型半導体層18のドーパント濃度は、チャネル層14のドーパント濃度より高くすることが好適である。
本実施の形態におけるヘテロ接合半導体装置では、p型半導体層18は、深さ方向に掘られた溝18aを設けたトレンチ構造(凹凸構造)を有する。溝18aの幅は、これに限定されるものではないが、0.1μm以上1μm以下、例えば0.5μmとすることが好適である。溝18aの深さは、p型半導体層18の膜厚に応じて設定することが好適である。溝18aの深さは、これに限定されるものではないが、50nm以上250nm以下、例えば100nmとすることが好適である。
n型半導体層20は、p型半導体層18上に形成される。本実施の形態におけるヘテロ接合半導体装置では、p型半導体層18に設けた溝18aにn型半導体層20を埋め込んだ構成とする。すなわち、p型半導体層18とn型半導体層20の接合面は凹凸構造となる。n型半導体層20の膜厚は、p型半導体層18の膜厚に合わせて50nm以上300nm以下、例えば150nmとすることが好適である。
例えば、n型半導体層20をIII−V族半導体化合物とした場合、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、窒化アルミニウム(AlN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)等にp型のドーパントを添加した材料が挙げられる。n型のドーパントとしては、例えば、セレン(Se)、シリコン(Si)、ゲルマニウム(Ge)及び酸素(O)等が挙げられる。n型半導体層20のドーパント濃度は、チャネル層14のドーパント濃度より高くすることが好適である。
ゲート電極22は、n型半導体層20上に形成される。ゲート電極22は、金属、金属シリサイド、又はこれらの合金とすることが好適である。ゲート電極22は、これに限定されるものではないが、例えばアルミニウム(Al)、モリブデン(Mo)、金(Au)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、コバルト(Co)、タングステン(W)、タンタル(Ta)、銅(Cu)、亜鉛(Zn)のうち少なくとも1つを含むことが好適である。ゲート電極22は、フォトリソグラフィ等の既存のマスク技術を用いて、n型半導体層20上にスパッタリング法や蒸着法等により形成することができる。
ソース電極24及びドレイン電極26は、ヘテロ接合半導体装置に電流を流すための電極である。ソース電極24及びドレイン電極26は、バリア層16とオーミック接合を形成するようにバリア層16上に設けられる。ソース電極24及びドレイン電極26は、金属、金属シリサイド、又はこれらの合金とすることが好適である。ソース電極24及びドレイン電極26は、これに限定されるものではないが、例えばアルミニウム(Al)、モリブデン(Mo)、金(Au)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、コバルト(Co)、タングステン(W)、タンタル(Ta)、銅(Cu)、亜鉛(Zn)のうち少なくとも1つを含むことが好適である。また、例えば、チタン(Ti)/アルミニウム(Al)/ニッケル(Ni)の積層構造やチタン(Ti)/アルミニウム−銅(AlCu)の積層構造としてもよい。バリア層16として他の半導体材料を適用した場合も当該半導体材料とオーミック接合を形成する材料を選択して用いればよい。ソース電極24及びドレイン電極26は、フォトリソグラフィ等の既存のマスク技術を用いて、バリア層16上の適切な領域にスパッタリング法や蒸着法等により形成することができる。
保護膜28は、バリア層16の表面を保護するために設けられる膜である。保護膜28は、バリア層16の表面においてゲート電極22、ソース電極24及びドレイン電極26が設けられていない領域に形成される。例えば、バリア層16がAlGaNである場合、保護膜28は、酸化シリコン(SiO)、窒化シリコン(SiN)、アルミナ(Al)等から選択して用いればよい。バリア層16として他の半導体材料を適用した場合もバリア層16よりも化学的及び機械的に安定な材料を適用すればよい。保護膜28を形成することによって、バリア層16の表面を化学的及び機械的に保護すると共に、バリア層16との界面における界面準位を低減することができる。
本実施の形態におけるヘテロ接合半導体装置においてソース電極24とドレイン電極26との間に電圧を印加すると共に、ゲート電極22に電圧を印加することによってソース電極24とドレイン電極26との間に電流が流れる。ゲート電極22に印加する電圧を変化させることによってソース電極24とドレイン電極26との間の電流が制御される。
ここで、ゲート電極22下にp型半導体層18及びn型半導体層20を設けることによって、ゲート電極22に電圧を印加しない状態においてソース電極24とドレイン電極26との間に電流が流れない状態となるノーマリーオフのヘテロ接合半導体装置とすることができる。
ここで、図2Aに示すようにp型半導体層18をトレンチ構造としない場合にゲート電極22に電圧を印加したときのp型半導体層18とn型半導体層20との界面における空乏層の広がりについて考察する。ゲート電極22への印加電圧が高くなるにつれて、図2Bから図2Cのようにp型半導体層18とn型半導体層20との界面における空乏層30が拡がる。このとき、ノーマリーオフを実現するためにp型半導体層18を高ドーパント濃度とし、かつゲート電極22との接触抵抗を下げるためにn型半導体層20を高ドーパント濃度とした場合、p型半導体層18とn型半導体層20との界面における空乏層30の幅が狭くなり、ゲート電極22とソース電極24との間にリーク電流が大きくなる。
次に、図3Aに示すようにp型半導体層18をトレンチ構造とした場合にゲート電極22に電圧を印加したときのp型半導体層18とn型半導体層20との界面における空乏層の広がりについて考察する。ゲート電極22への印加電圧が高くなるにつれて、図3Bから図3Cのようにp型半導体層18とn型半導体層20との界面における空乏層30が拡がる。このとき、p型半導体層18及びn型半導体層20を高ドーパント濃度としたとしても、p型半導体層18とn型半導体層20との界面の接合面積が広いため、図2に示した従来の構造に比べて空乏層30の幅が広くなり、ゲート電極22とソース電極24との間にリーク電流を抑制することができる。
(製造方法)
以下、図4A〜図4Iを参照しつつ、第1の実施の形態におけるヘテロ接合半導体装置の製造方法について説明する。
ステップS10では、図4Aに示すように、基板10上にバッファ層12、チャネル層14及びバリア層16が形成される。バッファ層12、チャネル層14及びバリア層16は、有機金属気相成長法(MOCVD)や分子線エピタキシー法(MBE)等の既存の方法によって形成することができる。MOCVDやMBEにおいて用いる原材料(原料ガス)及び成膜条件は、バッファ層12、チャネル層14及びバリア層16を構成する半導体材料に応じて適宜選択すればよい。
例えば、チャネル層14をGaN及びバリア層16をAlGaNとする場合、アンモニアガスとトリメチルアルミニウム(TMA)及びトリメチルガリウム(TMG)を用いたMOCVDにより成膜することができる。チャネル層14及びバリア層16の組成比xを変更する際には、アンモニアガス、TMA、TMGの供給流量の比を適宜変更しつつ基板温度、原料供給圧力及び成膜時間との関係において所望の組成比xの膜が形成されるように成膜を行えばよい。バッファ層12、チャネル層14及びバリア層16として他の半導体材料を適用した場合も既存の成膜方法によって成膜を行えばよい。
ステップS12では、図4Bに示すように、バリア層16上にp型半導体層18が形成される。なお、以下のステップの説明では、図中において基板10、バッファ層12及びチャネル層14を省略して示す。p型半導体層18をGaNとする場合、ドーパントとしてマグネシウム(Mg)を添加しつつ、アンモニアガスとトリメチルガリウム(TMG)を用いたMOCVDにより成膜することができる。p型半導体層18は、バリア層16上の全面に形成される。
ステップS14では、図4Cに示すように、バリア層16上のゲート領域のみにp型半導体層18を残すようにp型半導体層18がエッチングされる。フォトリソグラフィ技術を用いてゲートとなる領域のみにレジスト32を形成し、レジスト32をマスクとしてp型半導体層18をエッチングする。p型半導体層18のエッチングは、ドライエッチング又はウェットエッチングのいずれを用いてもよい。例えば、塩素系のガスのプラズマを用いた反応性イオンエッチングを用いることによってp型半導体層18をエッチングすることができる。エッチング処理終了後にレジスト32は除去される。
ステップS16では、図4Dに示すように、p型半導体層18にトレンチとなる凹凸構造の溝18aが形成される。フォトリソグラフィ技術を用いてp型半導体層18上の溝18aとなる領域を除いてレジスト34を形成し、レジスト34をマスクとしてp型半導体層18をエッチングする。p型半導体層18のエッチングは、ステップS14と同様に、ドライエッチング又はウェットエッチングのいずれを用いてもよい。エッチング処理終了後にレジスト34は除去される。
ステップS18では、図4Eに示すように、n型半導体層20が形成される。n型半導体層2をGaNとする場合、ドーパントとしてセレン(Se)を添加しつつ、アンモニアガスとトリメチルガリウム(TMG)を用いたMOCVDにより成膜することができる。n型半導体層20は、バリア層16及びp型半導体層18の全面に形成される。これにより、p型半導体層18に形成されたトレンチ構造の溝18aにn型半導体層20が埋め込まれる。
ステップS20では、図4Fに示すように、ゲート領域のみにn型半導体層20を残すようにn型半導体層20がエッチングされる。フォトリソグラフィ技術を用いてゲート領域のみにレジスト36を形成し、レジスト36をマスクとしてn型半導体層20をエッチングする。n型半導体層20のエッチングは、ステップS14と同様に、ドライエッチング又はウェットエッチングのいずれを用いてもよい。エッチング処理終了後にレジスト36は除去される。
ステップS22では、図4Gに示すように、ゲート電極22が形成される。フォトリソグラフィ技術を用いてゲート領域を除いてレジスト38を形成し、レジスト38をマスクとしてゲート電極22を形成する。ゲート電極22は、金属、金属シリサイド、又はこれらの合金をターゲット又は蒸着源としたスパッタリング法や真空蒸着法により形成することができる。ゲート電極22の成膜終了後にレジスト38は除去される。
ステップS24では、図4Hに示すように、ソース電極24及びドレイン電極26が形成される。フォトリソグラフィ技術を用いてソース電極24及びドレイン電極26の領域を除いてレジスト40を形成し、レジスト40をマスクとしてソース電極24及びドレイン電極26を形成する。ソース電極24及びドレイン電極26は、金属、金属シリサイド、又はこれらの合金をターゲット又は蒸着源としたスパッタリング法や真空蒸着法により形成することができる。ソース電極24及びドレイン電極26の成膜終了後にレジスト40は除去される。
ステップS26では、図4Iに示すように、ゲート電極22、ソース電極24及びドレイン電極26を除いた領域に保護膜28が形成される。保護膜28は、酸化シリコン(SiO)、窒化シリコン(SiN)、アルミナ(Al)等の材料を用いたスパッタリング法により形成することができる。
以上の工程により第1の実施の形態におけるヘテロ接合半導体装置を製造することができる。
<第2の実施の形態>
第2の実施の形態におけるヘテロ接合半導体装置は、図5に示すように、第1の実施の形態におけるヘテロ接合半導体装置のp型半導体層18上に絶縁層50を備える。なお、絶縁層50以外の構成は、第1の実施の形態におけるヘテロ接合半導体装置と同様であるので、同一の符号を付して説明を省略する。
絶縁層50は、p型半導体層18のトレンチ構造の先端の凸部とゲート電極22との間に設けられる。凸部となる領域とは、凹部となる領域よりゲート電極22までの距離が近い、ゲート電極22とp型半導体層18が対向する面である。凸部となる領域とは、例えば、ゲート電極22とp型半導体層18との距離が50nm以下である。絶縁層50は、これらに限定されるものではないが、酸化シリコン(SiO)、窒化シリコン(SiN)、アルミナ(Al)等の材料とすることができる。絶縁層50の膜厚は、これに限定されるものではないが、10nm以上100nm以下とすることが好適である。
絶縁層50は、図6に示すように、上記ステップS12とステップS14との間にp型半導体層18上に絶縁層50を形成するステップS13を設け、ステップS14及びS16にてp型半導体層18と同様にエッチングすることによってp型半導体層18のトレンチ構造の先端部のみに形成することができる。
従来のヘテロ接合半導体装置では、ゲート電極22に静電気等の高電圧が瞬間的に印加された場合、p型半導体層18のトレンチ構造の先端部、すなわちp型半導体層18が凸部となる領域におけるゲート電極22とp型半導体層18とが対向する面、とゲート電極22との間において空乏層が拡がってゲート電極22に到達するとゲート部分に大電流が流れて装置が破壊に至る場合がある。第2の実施の形態におけるヘテロ接合半導体装置によれば、p型半導体層18のトレンチ構造の先端部とゲート電極22との間に絶縁層50が設けられているので、当該領域において空乏層が広がることがなく、静電気等の高電圧の印加によるゲートの破壊を抑制することができる。また、ゲート電極22とn型半導体層20との接合面積が減少し、ゲート電極22を介したリーク電流を抑制することができる。
<第3の実施の形態>
第3の実施の形態におけるヘテロ接合半導体装置は、図7に示すように、第1の実施の形態におけるヘテロ接合半導体装置のn型半導体層20の上面及び側面にゲート電極22が設けられる。なお、ゲート電極22の形成領域以外の構成は、第1の実施の形態におけるヘテロ接合半導体装置と同様であるので、同一の符号を付して説明を省略する。
ゲート電極22は、図8に示すように、上記ステップS22において、n型半導体層20の上面及び側面の一部の領域までを開口部とするレジスト38を形成し、レジスト38をマスクとして金属、金属シリサイド、又はこれらの合金を用いたスパッタリング法や真空蒸着法により形成することができる。このとき、n型半導体層20の側面まで十分な膜厚のゲート電極22を形成するために、ターゲットや蒸着源に対して基板10を傾けた状態で回転させつつスパッタリングや真空蒸着を適用することも好適である。
第3の実施の形態におけるヘテロ接合半導体装置によれば、n型半導体層20の側面までゲート電極22が設けられることによってゲート電極22とn型半導体層20との接合面積を広くすることができる。したがって、ゲート電極22での放熱性が向上し、ゲート電極22に静電気等の高電圧が印加されて大電流が流れた場合であってもゲート電極22の溶断等による装置の破壊を抑制することができる。
<第4の実施の形態>
第4の実施の形態におけるヘテロ接合半導体装置は、図9に示すように、p型半導体層18のトレンチ構造のコーナー部18bが曲面形状を有する。なお、p型半導体層18の形状以外の構成は、第1の実施の形態におけるヘテロ接合半導体装置と同様であるので、同一の符号を付して説明を省略する。
p型半導体層18は、図10に示すように、上記ステップS16のトレンチ構造の形成工程において、トレンチ構造の溝18aを形成後、等方性エッチングを適用することによってトレンチ構造のコーナー部18bを曲面形状に加工することができる。
第4の実施の形態におけるヘテロ接合半導体装置によれば、ゲート電極22に電圧を印加した際に、p型半導体層18のトレンチ構造のコーナー部18bに電界が集中せず、ゲート電極22に高電圧が印加された場合においてゲートの破壊を抑制することができる。
なお、上記第1〜第4の実施の形態におけるヘテロ接合半導体装置の構成を適宜組み合わせて適用してもよい。
本発明の実施の形態に係る発明の適用範囲は、ヘテロ接合電界効果トランジスタ(HJFET:Hetero−Junction−FET)に限定されるものでなく、ゲートにより電流を制御するヘテロ接合半導体装置であれば適用することができる。
10 基板、12 バッファ層、14 チャネル層、16 バリア層、18 p型半導体層、18a 溝、20 n型半導体層、22 ゲート電極、24 ソース電極、26 ドレイン電極、28 保護膜、30 空乏層、32,34,36,38,40 レジスト、50 絶縁層。

Claims (7)

  1. 第1の半導体を含むチャネル層と、
    前記チャネル層上に設けられ、前記第1の半導体よりバンドギャップの大きい半導体を含むバリア層と、を備えるヘテロ接合半導体装置であって、
    前記バリア層上に設けられ、前記バリア層とオーミック接合されたソース電極及びドレイン電極と、
    前記バリア層上の前記ソース電極と前記ドレイン電極との間の領域に設けられたp型半導体層と、前記p型半導体層上に設けられたn型半導体層と、前記n型半導体層と接合されたゲート電極と、を備え、
    前記p型半導体層と前記n型半導体層の接合面は凹凸構造とされており、前記凹凸構造の前記p型半導体層が凸部となる領域において、前記p型半導体層と前記ゲート電極とが絶縁層を介して接合されていることを特徴とするヘテロ接合半導体装置。
  2. 請求項に記載のヘテロ接合半導体装置であって、
    前記ゲート電極は、前記n型半導体層の上面及び側面に設けられていることを特徴とするヘテロ接合半導体装置。
  3. 請求項1又は2に記載のヘテロ接合半導体装置であって、
    前記凹凸構造のコーナー部が曲面状であることを特徴とするヘテロ接合半導体装置。
  4. 請求項1〜のいずれか1項に記載のヘテロ接合半導体装置であって、
    前記チャネル層はGaNで構成され、前記バリア層はAlGaNで構成され、前記p型半導体層はp型−GaNで構成され、前記n型半導体層はn型−GaNで構成されていることを特徴とするヘテロ接合半導体装置。
  5. 第1の半導体を含むチャネル層上に、前記第1の半導体よりバンドギャップの大きい半導体を含むバリア層を形成する第1の工程と、
    前記バリア層上に、前記バリア層とオーミック接合されるソース電極及びドレイン電極を形成する第2の工程と、
    前記バリア層上の前記ソース電極と前記ドレイン電極との間の領域に、p型半導体層を形成する第3の工程と、
    前記p型半導体層を凹凸構造に加工する第4の工程と、
    前記p型半導体層上に、前記p型半導体層との接合面が凹凸構造となるようにn型半導体層を形成する第5の工程と、
    前記n型半導体層上に、ゲート電極を形成する第6の工程と、
    前記第3の工程と前記第4の工程の間に、前記p型半導体層上に絶縁層を形成する第7の工程と、
    を備え
    前記第4の工程では、前記p型半導体層と共に前記絶縁層を凹凸構造に加工することを特徴とするヘテロ接合半導体装置の製造方法。
  6. 請求項に記載のヘテロ接合半導体装置の製造方法であって、
    前記第6の工程では、前記n型半導体層の上面及び側面に前記ゲート電極を形成することを特徴とするヘテロ接合半導体装置の製造方法。
  7. 請求項5又は6に記載のヘテロ接合半導体装置の製造方法であって、
    前記第4の工程では、前記凹凸構造のコーナー部を曲面状に加工することを特徴とするヘテロ接合半導体装置の製造方法。
JP2015101118A 2015-05-18 2015-05-18 ヘテロ接合半導体装置及びその製造方法 Expired - Fee Related JP6213520B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015101118A JP6213520B2 (ja) 2015-05-18 2015-05-18 ヘテロ接合半導体装置及びその製造方法
US15/138,808 US9559197B2 (en) 2015-05-18 2016-04-26 Hetero-junction semiconductor device and method of manufacturing a hetero-junction semiconductor device
TW105114449A TWI626747B (zh) 2015-05-18 2016-05-10 異質接面半導體裝置及製造異質接面半導體裝置的方法
CN201610319919.6A CN106169507B (zh) 2015-05-18 2016-05-13 异质结半导体装置以及制造异质结半导体装置的方法
DE102016108911.7A DE102016108911B4 (de) 2015-05-18 2016-05-13 Heteroübergang-Halbleitervorrichtung und Verfahren zur Herstellung einer Heteroübergang-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015101118A JP6213520B2 (ja) 2015-05-18 2015-05-18 ヘテロ接合半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016219538A JP2016219538A (ja) 2016-12-22
JP6213520B2 true JP6213520B2 (ja) 2017-10-18

Family

ID=57231753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015101118A Expired - Fee Related JP6213520B2 (ja) 2015-05-18 2015-05-18 ヘテロ接合半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9559197B2 (ja)
JP (1) JP6213520B2 (ja)
CN (1) CN106169507B (ja)
DE (1) DE102016108911B4 (ja)
TW (1) TWI626747B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021661B (zh) * 2019-04-26 2022-06-17 江苏能华微电子科技发展有限公司 半导体器件及其制作方法
US20230299190A1 (en) 2020-08-05 2023-09-21 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
CN112331720B (zh) * 2020-11-07 2022-12-09 东南大学 一种具有高阈值稳定性型氮化镓功率半导体器件
CN113327923B (zh) * 2021-05-31 2023-08-04 东南大学 一种静电泄放自保护的异质结半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181159A (en) * 1981-04-30 1982-11-08 Toshiba Corp Transistor
JPH0629557A (ja) * 1992-07-07 1994-02-04 Fuji Electric Co Ltd 半導体装置の製造方法
JP3295675B2 (ja) * 1993-10-29 2002-06-24 三菱電機株式会社 化合物半導体デバイスの製造方法
JP2002368231A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP2006344839A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置およびその製造方法
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP2009043924A (ja) 2007-08-08 2009-02-26 Sanyo Electric Co Ltd ダイオード
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US8895993B2 (en) 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
US9373688B2 (en) * 2011-05-04 2016-06-21 Infineon Technologies Austria Ag Normally-off high electron mobility transistors
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
KR101882997B1 (ko) * 2011-09-30 2018-07-30 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
JP6330148B2 (ja) * 2013-05-24 2018-05-30 パナソニックIpマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
DE102016108911A1 (de) 2016-11-24
CN106169507B (zh) 2019-07-30
US20160343841A1 (en) 2016-11-24
TW201705485A (zh) 2017-02-01
US9559197B2 (en) 2017-01-31
CN106169507A (zh) 2016-11-30
TWI626747B (zh) 2018-06-11
JP2016219538A (ja) 2016-12-22
DE102016108911B4 (de) 2024-10-17

Similar Documents

Publication Publication Date Title
JP5160791B2 (ja) 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法
JP5580602B2 (ja) デプレッションモードGaNベースFETを使用したカスコード回路
JP5208463B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5955519B2 (ja) 窒化物半導体素子及びその製造方法
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
KR101008272B1 (ko) 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법
US20120061729A1 (en) Nitride semiconductor device and method for fabricating the same
US8981381B2 (en) GaN-based Schottky diode having dual metal, partially recessed electrode
JP2007329350A (ja) 半導体装置
US20160056145A1 (en) Semiconductor device
JP2013080894A (ja) 窒化物半導体素子及びその製造方法
JP2009231508A (ja) 半導体装置
KR20120120825A (ko) 질화물 반도체 소자 및 그 제조방법
JP5261923B2 (ja) 化合物半導体素子
JP4986472B2 (ja) 窒化物半導体構造
KR20150051822A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
WO2013161478A1 (ja) 窒化物系半導体素子
JP6213520B2 (ja) ヘテロ接合半導体装置及びその製造方法
JP2011082445A (ja) 半導体装置およびその製造方法
US20240105812A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP2011108712A (ja) 窒化物半導体装置
JP6639260B2 (ja) 半導体装置
JP2016207890A (ja) ヘテロ接合半導体装置
JP5113375B2 (ja) 窒化物半導体装置
JP2015126034A (ja) 電界効果型半導体素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170904

R151 Written notification of patent or utility model registration

Ref document number: 6213520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees