Nothing Special   »   [go: up one dir, main page]

JP6201532B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6201532B2
JP6201532B2 JP2013180021A JP2013180021A JP6201532B2 JP 6201532 B2 JP6201532 B2 JP 6201532B2 JP 2013180021 A JP2013180021 A JP 2013180021A JP 2013180021 A JP2013180021 A JP 2013180021A JP 6201532 B2 JP6201532 B2 JP 6201532B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
fin
semiconductor element
cooling body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013180021A
Other languages
English (en)
Other versions
JP2015050267A (ja
Inventor
飯塚　祐二
祐二 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013180021A priority Critical patent/JP6201532B2/ja
Priority to US14/330,509 priority patent/US9478477B2/en
Publication of JP2015050267A publication Critical patent/JP2015050267A/ja
Application granted granted Critical
Publication of JP6201532B2 publication Critical patent/JP6201532B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/0823—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワーデバイス、高周波用途のスイッチングＩＣなどの半導体装置に関し、特にパワー半導体素子を搭載した半導体装置に関する。
パワーデバイスは、電力変換用途のスイッチングデバイスとして用いられている。従来のパワーデバイスとしては、例えば特許文献１に記載されているものが知られている。このパワーデバイスの構成は、図３に示すように、ベース１０１ａおよび放熱フィン１０１ｂで構成される良熱伝導体の材質で製作されたヒートシンク１０１のベース１０１ａ上に半導体チップ１０２を実装した絶縁基板１０３が固着され、半導体チップ１０２および絶縁基板１０３が樹脂ケース１０４で囲まれて構成された単体のモジュールを形成する。また、各々の半導体チップの表面電極には通常アルミニウムワイヤ１０５などが接合されることにより、回路パターン１０６を有する絶縁基板との間の導通を保持する構成を有する。
また、特許文献２に記載されているように、複数の半導体装置用ユニットを弾性接着剤でボルト締めユニットに収納し、このボルト締めユニットを冷却体にマウントするようにした半導体装置が提案されている。
特開２００７−１９４４４２号公報 特開２０１１−１４２１２４号公報
ところで、上記特許文献１に記載されている従来例では、パワー半導体装置は通常インバータなどの電力変換装置で用いられる。このためには、例えばフルブリッジ回路を構成するために、図３に示した樹脂ケース１０４の上端を閉塞する蓋体１０７を貫通して上方に突出する端子１０８を基板又はバスバーのような配線体で接続し、個別の半導体装置間の配線を行う。さらに、出力側や入力側（電源側）の接続を外部と行う必要がある。
これらの条件と装置の全体外形の制約から半導体装置の必要外形が定まり、用途に応じて前述の半導体装置の内部構造における絶縁基板１０３の枚数、これら間の接続が付随して定まる関係となる。
近年の電力変換装置の需要の高まりと、半導体チップ１０２の特性改善の向上により、需要に応じて定格別に形式を充実させる場合、半導体チップ１０２、絶縁基板１０３、樹脂ケース１０４、蓋体１０７および端子１０８を必要容量に応じて用意する必要がある。
このような背景により、絶縁基板１０３の外形とヒートシンク１０１上で絶縁基板１０３を相互接続する構成種別が増大している。このため、製造に必要な治工具種別が増加する一方で、必要需要の変化が早くなってきており、個別の生産設備、治工具類の使用期間は短くなる傾向がある。
これらの状況は、コスト低減を図る上での阻害要件であり、加えて品質安定化の観点でも量産効率を下げる要因となっている。したがって、これらの半導体装置の安価な供給が困難な状況が生じつつある。
そこで、本発明では、上記従来例の問題点に着目してなされたものであり、半導体装置を構成する基本構造を共通化して、生産効率の向上を図り、安価で装置適用が容易な半導体装置を提供することを目的としている。
上記目的を達成するために、本発明に係る半導体装置の一態様は、半導体チップと外部電極を有する半導体素子と、該半導体素子が固定されている放熱フィンと、該放熱フィンが固定され、冷却媒体が通流される冷却媒体通路を有する外部冷却体と、を備え、前記半導体素子は突出した放熱部を有し、該放熱部が前記放熱フィンに挿入されて固定され、該放熱フィンは、該放熱フィンの外周面に形成した雄ねじ部と前記外部冷却体に形成した雌ねじ部との螺合により前記外部冷却体に固定されている。
本発明によれば、半導体装置の基本構成を共通化することができ、必要定格に応じた一体化を行うとともに、放熱フィンをも一体化することで様々なニーズに則した構成を実現することができる。したがって、生産効率の向上を図り、安価で装置適用が容易で、さらに冷却性能を向上させることができる半導体装置を提供することができる。
本発明に係る半導体装置の一実施形態を示す断面図である。 図１の半導体素子を示す拡大断面図である。 従来例を示す断面図である。
以下、本発明の一実施形態について図面を伴って説明する。
図１は本発明に係る半導体装置の第１の実施形態の全体構成を示す断面図、図２は図１の半導体素子を示す拡大断面図である。
図１において、１は半導体装置であって、この半導体装置１は、半導体素子２と、この半導体素子２を固定支持する放熱フィン３と、放熱フィン３を１つ以上載置する外部冷却体４とを備えている。
半導体素子２は、図２に示すように、ベース基板１１を有する。このベース基板１１は、例えば熱伝導率の高いセラミックスで構成される絶縁基板１２と、この絶縁基板１２の上面に形成された比較的厚みが厚い銅板で構成される配線パターン用板部１３と、下面に形成された同様に銅製の放熱部１４とを備えている。
配線パターン用板部１３上には絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、パワーＭＯＳＦＥＴ(Power Metal-Oxide Semiconductor Field-Effect Transistor)等のパワー半導体スイッチング素子を内蔵する半導体チップ１５が実装されている。
放熱部１４は、直径が高さより長い円柱状に形成され、外周面に機械加工によって雄ねじ部１４ａが形成されている。
また、配線パターン用板部１３の上方には、所定間隔を保って、半導体素子２の配線接続を行う配線パターン１６ａを形成した配線基板１６が平行に配置されている。この配線基板１６には、半導体チップ１５の上面に形成された電極に直接接触するポスト電極１６ｂが形成されている。また、半導体チップ１５上の電極に接続端子１７が接続されているとともに、配線パターン用板部１３にも接続端子１８が接続され、配線基板１６上にも上方に突出する接続端子１９が接続されている。
さらに、ベース基板１１、半導体チップ１５、配線基板１６がエポキシ樹脂のような熱硬化性樹脂材による封止樹脂２０で覆われている。この封止樹脂２０は、ベース基板１１の絶縁基板１２の外周側を覆って上方に延長し、外側面に寸法制約のために沿面距離を確保する凹凸部２０ａが形成されている。この封止樹脂２０の外周面には、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、ＳｉＯ２、ＢＮなどの無機材料で構成される表面保護膜２１を形成することが好ましい。
このようにして、１つの半導体チップ１５を備えた半導体素子２が構成されている。
放熱フィン３は、高さより直径が長いとともに、この直径が半導体素子２の封止樹脂２０の外径より長く設定された円柱体３０ａを有する。この円柱体３０ａの下面側にはフィン部３０ｂが形成され、上部側には上面中央位置から半導体素子２の放熱部１４に形成した雄ねじ部１４ａが螺合する雌ねじ部３０ｃが形成されているとともに、外周面に雄ねじ部３０ｄが形成されている。
そして、放熱フィン３の雌ねじ部３０ｃは、有効ねじ部の長さが少なくとも半導体素子２の放熱部１４における雄ねじ部１４ａを螺合させ、有効ねじ部の底部に雄ねじ部１４ａの下端が達したときに、絶縁基板１２の下面が放熱フィン３の上面から所定距離離間した状態となるように設定されている。
そして、上記構成を有する半導体素子２がその放熱部１４の雄ねじ部１４ａを放熱フィン３に形成された雌ねじ部３０ｃに螺合させ、封止樹脂２０の底面が放熱フィン３の上面に対して所定距離離間するように固定される。
また、外部冷却体４は、図１に示すように、例えば直方体形状に形成され、その幅方向および高さ方向の中央部に長手方向に延長して冷却媒体が通流される冷却媒体通路４ａが形成されている。また、外部冷却体４には、上面から冷却媒体通路４ａに達する貫通孔４ｂおよび４ｃが長手方向に所定間隔を開けて穿設され、これら貫通孔４ｂおよび４ｃの内周面に前述した放熱フィン３に形成した雄ねじ部３０ｄが螺合する雌ねじ部４ｄが形成されている。
ここで、貫通孔４ｂおよび４ｃの深さは、放熱フィン３の円柱体３０ａの高さより深く形成され、半導体素子２の絶縁基板１２の下面が外部冷却体４の上面と略一致する程度に設定されている。また、冷却媒体としては、空気等の冷却気体や水等の冷却液体などの任意の冷媒を適用することができる。
そして、半導体素子２を支持した放熱フィン３を例えば２組用意し、これら２組の放熱フィン３を、図１に示すように、外部冷却体４の貫通孔４ｂおよび４ｃに形成した雌ねじ部４ｄに螺合させて、放熱フィン３の上面が外部冷却体４の上面より下側となって、フィン部３０ｂが冷却媒体通路４ａに対面する位置まで挿通する。
この状態で、２つの半導体素子２から突出する接続端子１７、１８および１９が整列するように位置調整し、これら接続端子１７、１８および１９の間を接続して所望の半導体回路を構成する外部接続端子４０が半田付け、溶接等で接合されている。
この外部接続端子４０は、各半導体素子２の接続端子１７、１８および１９を個別に接続する例えばバスバーで構成される平板状の接続板部４１、４２および４３と、これら接続板部４１、４２および４３に接続された外部端子部４４、４５および４６とで構成されている。
そして、半導体素子２の接続端子１７〜１９を外部接続端子４０で接続した状態で、例えば絶縁樹脂材でなる外部筐体５０で覆うことにより、２ｉｎ１形式の半導体モジュールとなる冷却機能を備えた半導体装置１が構成される。
このように、上記実施形態によると、半導体チップ１５を内蔵し、放熱部１４を突出させた１以上の半導体素子２を放熱フィン３に支持し、この放熱フィン３を外部冷却体４に、放熱フィン３が冷却媒体に接触するように固定している。このため、半導体素子２および放熱フィン３を共通化することができ、様々なニーズに則した構成の半導体装置１を容易に製作することができ、生産効率の向上を図ることができる。
また、半導体チップ１５の発熱が放熱部１４を介し、放熱フィン３を介して直接冷却媒体に放熱することができ、効率の良い放熱効果を発揮することができる。しかも、個別の半導体素子２を外部冷却体４で複合化して、半導体装置の大容量化を容易に行うことができる。
このとき、各半導体素子２の放熱部１４に雄ねじ部１４ａを形成し、この雄ねじ部１４ａを放熱フィン３に形成した雌ねじ部３０ｃに螺合させて一体化する。そして、半導体素子２を一体化した放熱フィン３に雄ねじ部３０ｄを形成し、この雄ねじ部３０ｄを外部冷却体４に形成した雌ねじ部４ｄに螺合させて一体化する。
したがって、半導体素子２の放熱部１４と放熱フィン３との接合および放熱フィン３と外部冷却体４との接合が雄ねじ部および雌ねじ部で行われるので、接触面積を増加させて熱伝導率を高めることができ、半導体チップ１５を効率よく安定に冷却することができる。
しかも、半導体素子２の放熱フィン３への装着および放熱フィン３の外部冷却体４への装着が治工具を用いることなく、半導体素子２の雄ねじ部１４ａを放熱フィン３の雌ねじ部３０ｃに螺合させ、放熱フィン３の雄ねじ部３０ｄを外部冷却体４の雌ねじ部４ｄに螺合させるだけで容易に行うことができる。
そして、複数の半導体素子２が放熱フィン３を介して外部冷却体４に支持された状態で、外部筐体５０で半導体素子２同士を覆うので、半導体素子２および放熱フィン３の回動が阻止されて半導体素子２および放熱フィン３が抜け出すことを確実に防止することができる。
因みに、前述した従来例のように、半導体チップ１０２を搭載した絶縁基板１０３を直接ヒートシンク１０１のベース１０１ａに半田付け等によって接合する場合には、位置決めのための治工具が必要となる。また、放熱用部材とベース１０１ａとの間に半田を介在させる必要があり、放熱用部材とベース１０１ａとを直接接触させることができないとともに、複数の絶縁基板１０３をベース１０１ａに接合する場合に、平坦度を確保しながら接合することができない。
しかしながら、本実施形態では、上述したように、半導体素子２の放熱部１４を放熱フィン３に螺合させ、この放熱フィン３を外部冷却体４に螺合させるので、位置決め用の治工具を必要とすることなく、複数の半導体素子２を複合化して一体化させた半導体装置を構成することができる。
なお、上記実施形態においては、半導体チップ１５と接続端子１７〜１９との接続をポスト電極１６ｂおよび配線基板１６を介して行う場合について説明した。しかしながら、本発明は、上記構成に限定されるものではなく、前述した従来例のようにアルミニウムワイヤを使用した接合構造を有する半導体素子でも突出した放熱部を有しさえすれば、上記実施形態と同様に構成することができる。
また、上記実施形態においては、半導体素子２が絶縁基板１２を有するベース基板１１を備えている場合について説明したが、これに限定されるものではなく、突出した放熱部を有する構成であれば、絶縁基板１２を有さないスタッド型の非絶縁半導体素子であっても、上記と同様に放熱フィン３に装着することができる。
また、上記実施形態では、半導体素子２の突出した放熱部１４を冷却フィン３に螺合させる場合について説明したが、これに限定されるものではなく、放熱部１４を冷却フィン３に穿設した挿通孔に挿入して嵌合させたり、ロウ付け等の接合方法で接合したりして固定するようにしてもよい。
同様に、冷却フィン３と外部冷却体４との連結も螺合に限らず、外部冷却体４に冷却フィン３を挿入して嵌合させたり、ロウ付け等の接合方法で接合したりして固定するようにしてもよい。
また、上記実施形態では、放熱部１４及び冷却フィン３は、それぞれ冷却フィン３及び外部冷却体４に螺合させるため円柱状にしていたが、上述の様に穿設した挿通孔に挿入して嵌合させる場合は、放熱部１４及び冷却フィン３は円柱状に限らず角柱状などにしてもよい。
また、上記実施形態では、外部冷却体４に２つの半導体素子２を装着する場合について説明したが、これに限定されるものではなく、装着する半導体素子数を増加させる場合には、外部冷却体４に半導体素子数に応じた貫通孔を形成してその内周面に雌ねじ部４ｄを形成すればよいものである。
また、上記実施形態では、半導体素子２にスイッチング素子を内蔵する１つの半導体チップを有する場合について説明したが、これに限定されるものではなく、ベース基板１１上に２以上の半導体チップを実装するようにしてもよい。
１…半導体装置、２…半導体素子、３…放熱フィン、４…外部冷却体、４ａ…冷却媒体通路、４ｂ，４ｃ…貫通孔、４ｄ…雌ねじ部、１１…ベース基板、１２…絶縁基板、１３…配線パターン部、１４…放熱部、１４ａ…雄ねじ部、１５…半導体チップ、１６…配線基板、１７〜１９…接続端子、２０…封止樹脂、２１…表面保護膜、３０ａ…円柱体、３０ｂ…フィン部、３０ｃ…雌ねじ部、３０ｄ…雄ねじ部、４０…外部接続端子、５０…外部筐体

Claims (6)

  1. 半導体チップと外部電極を有する半導体素子と、
    該半導体素子が固定されている放熱フィンと、
    該放熱フィンが固定され、冷却媒体が通流される冷却媒体通路を有する外部冷却体と、
    を備え、
    前記半導体素子は突出した放熱部を有し、該放熱部が前記放熱フィンに挿入されて固定され、
    該放熱フィンは、該放熱フィンの外周面に形成した雄ねじ部と前記外部冷却体に形成した雌ねじ部との螺合により前記外部冷却体に固定されていることを特徴とする半導体装置。
  2. 前記半導体素子は、前記放熱部に形成した雄ねじ部と前記放熱フィンに形成した雌ねじ部との螺合により前記放熱フィンに固定されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記外部冷却体に複数の前記半導体素子が固定されていることを特徴とする請求項１に記載の半導体装置。
  4. 複数の前記半導体素子が有する前記外部電極をそれぞれ接続する外部接続端子を備え、半導体回路が構成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体素子は、前記半導体チップが樹脂封止されることにより形成されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記半導体素子の封止用樹脂の表面の一部にＡｌ ２ Ｏ ３ 、ＡｌＮ、Ｓｉ ３ Ｎ ４ 、Ｓｉ０ ２ 、ＢＮの何れか１つで形成される表面保護膜を有し、側面の一部に沿面距離を確保する凹凸部が形成されていることを特徴とする請求項５に記載の半導体装置。
JP2013180021A 2013-08-30 2013-08-30 半導体装置 Expired - Fee Related JP6201532B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013180021A JP6201532B2 (ja) 2013-08-30 2013-08-30 半導体装置
US14/330,509 US9478477B2 (en) 2013-08-30 2014-07-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013180021A JP6201532B2 (ja) 2013-08-30 2013-08-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2015050267A JP2015050267A (ja) 2015-03-16
JP6201532B2 true JP6201532B2 (ja) 2017-09-27

Family

ID=52582059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013180021A Expired - Fee Related JP6201532B2 (ja) 2013-08-30 2013-08-30 半導体装置

Country Status (2)

Country Link
US (1) US9478477B2 (ja)
JP (1) JP6201532B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105874592B (zh) * 2014-06-19 2019-07-23 富士电机株式会社 冷却器及冷却器的固定方法
JP6617490B2 (ja) * 2015-09-15 2019-12-11 富士電機株式会社 半導体装置
JP6108026B1 (ja) * 2016-12-16 2017-04-05 富士電機株式会社 圧接型半導体モジュール
JP7039917B2 (ja) * 2017-10-06 2022-03-23 富士電機株式会社 冷却器
JP7067129B2 (ja) * 2018-03-06 2022-05-16 富士電機株式会社 冷却装置、半導体モジュールおよび車両
KR102431492B1 (ko) * 2022-04-21 2022-08-11 주식회사 엠디엠 전자 소자 모듈 및 이를 포함하는 다면 방열 패키징 모듈

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS468326Y1 (ja) * 1967-12-29 1971-03-24
JPS5482352U (ja) * 1977-11-22 1979-06-11
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2003243611A (ja) 2002-02-21 2003-08-29 Mitsubishi Electric Corp 半導体モジュール及び半導体装置
JP2004247684A (ja) * 2003-02-17 2004-09-02 Toyota Motor Corp 放熱板および放熱装置
US6798663B1 (en) * 2003-04-21 2004-09-28 Hewlett Packard Development Company, L.P. Heat sink hold-down with fan-module attach location
JP4649950B2 (ja) * 2004-10-27 2011-03-16 トヨタ自動車株式会社 冷却器付半導体装置
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
US7342306B2 (en) * 2005-12-22 2008-03-11 International Business Machines Corporation High performance reworkable heatsink and packaging structure with solder release layer
JP4848187B2 (ja) * 2006-01-17 2011-12-28 日立オートモティブシステムズ株式会社 電力変換装置
JP4765101B2 (ja) 2006-01-20 2011-09-07 富士電機株式会社 半導体装置
DE102009002993B4 (de) * 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
JP5158102B2 (ja) 2010-01-05 2013-03-06 富士電機株式会社 半導体装置
JP5644440B2 (ja) * 2010-12-03 2014-12-24 富士電機株式会社 パワー半導体モジュール
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
JP5898919B2 (ja) * 2011-10-31 2016-04-06 新光電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP2015050267A (ja) 2015-03-16
US20150061109A1 (en) 2015-03-05
US9478477B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
JP6237912B2 (ja) パワー半導体モジュール
JP6075380B2 (ja) 半導体装置
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6201532B2 (ja) 半導体装置
US7190581B1 (en) Low thermal resistance power module assembly
US20100295172A1 (en) Power semiconductor module
JP2013232614A (ja) 半導体装置
WO2013088864A1 (ja) 半導体装置
JP6160698B2 (ja) 半導体装置
JP2010097967A (ja) 半導体装置
WO2016009725A1 (ja) 半導体装置
TWI553828B (zh) 整合型功率模組
JP2009246063A (ja) パワーモジュールの冷却構造、及びそれを用いた半導体装置
US20140353766A1 (en) Small Footprint Semiconductor Package
US20210005528A1 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP7237647B2 (ja) 回路基板および電子装置
JP6094197B2 (ja) パワーモジュール
JP5957866B2 (ja) 半導体装置
US9786516B2 (en) Power device having reduced thickness
JP2009130055A (ja) 半導体装置
KR101663558B1 (ko) 패키지 파괴 방지 구조를 갖는 반도체 칩 패키지
KR20150045652A (ko) 파워 모듈
JP7582049B2 (ja) 回路装置
JP2009188192A (ja) 回路装置
JP2006294729A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170814

R150 Certificate of patent or registration of utility model

Ref document number: 6201532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees