JP6200947B2 - 同期レーザパルスを用いたレーザ・アシステッド・デバイス・オルタレーション - Google Patents

Description

‐関連出願の相互参照‐
本願は、２０１０年９月８日に出願された米国仮出願第６１／３８１，０２３号に基づく優先権を主張した、２０１１年９月８日に出願された米国特許出願１３／２２８，３６９号の一部継続出願であり、その開示の全体は参照文献として本願明細書に組み込まれる。また、本願は２０１２年５月１６日に出願された米国仮出願第６１／６４８，０４２号に基づく優先権を主張し、その開示の全体は参照文献として本願明細書に組み込まれる。

‐米国政府の実施権‐
本発明は、Ｔｈｅ Ｉｎｔｅｌｌｉｇｅｎｃｅ Ａｄｖａｎｃｅｄ Ｒｅｓｅａｒｃｈ Ｐｒｏｊｅｃｔｓ Ａｃｔｉｖｉｔｙ （ＩＡＲＰＡ）の助成により、ＵＳＡＦ契約ＦＡ８６５０−１１−Ｃ−７１０４に基づいて米国政府の協力により考案された。米国政府は本発明の所定の権利を有する。

‐技術分野‐
本発明は、集積回路（ＩＣ）のレーザ式欠陥位置解析の分野に関する。より具体的には、本発明は、レーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ：ｌａｓｅｒ ａｓｓｉｓｔｅｄ ｄｅｖｉｃｅ ａｌｔｅｒａｔｉｏｎ）技術を用いたＩＣの設計デバッグ及び／又は故障解析に関する。

‐関連技術‐
ＬＡＤＡ（レーザ・アシステッド・デバイス・オルタレーション）技術は、連続波（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ ｗａｖｅ）レーザが集積回路の裏面に局所的な光電流を発生させ、「敏感な」トランジスタに対するテスト刺激の合否結果を変化させて、設計又はプロセス欠陥を含む敏感領域を特定することができることに基づいている。レーザは、デバイス上のトランジスタの作動特性を一時的に変えるために用いられる。１０６４ｎｍの連続波レーザを用いる現在の空間分解能は２４０ｎｍである。

ＬＡＤＡ技術の例として、Ｃｒｉｔｉｃａｌ Ｔｉｍｉｎｇ Ａｎａｌｙｓｉｓ ｉｎ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ Ｕｓｉｎｇ Ｎｅａｒ−ＩＲ Ｌａｓｅｒ Ａｓｓｉｓｔｅｄ Ｄｅｖｉｃｅ Ａｌｔｅｒａｔｉｏｎ（ＬＡＤＡ）（Ｊｅｒｅｍｙ Ａ． Ｒｏｗｌｅｔｔｅ及びＴｒａｖｉｓ Ｍ． Ｅｉｌｅｓ、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｓｔ Ｃｏｎｆｅｒｅｎｃｅ、ＩＥＥＥ Ｐａｐｅｒ １０．４、ｐｐ．２６４−２７３、２００３年）などが挙げられる。この文献では、１０６４ｎｍ又は１３４０ｎｍ波長のＣＷレーザ使用の可能性が記載されている。１３４０ｎｍは局所的な加熱を介してデバイス・オルタレーションを生じるが、１０６４ｎｍは光電流発生を介してデバイス・オルタレーションを生じる。また、１０６４ｎｍレーザが有利な空間分解能を有することは特に言及される。そのため、著者らは１０６４ｎｍレーザの使用を推奨している。

図１に示されるように、従来のＬＡＤＡでは、裏面からテスト対象デバイス（ＤＵＴ）に電子・正孔対を誘起するためにＣＷレーザが用いられる。そうして生成された電子・正孔対は、近傍のトランジスタのタイミングに影響を与え、クリティカルパス解析を容易にする。ＤＵＴ１１０は、例えば従来の自動テスト装置（ＡＴＥ）などの、コンピュータ１５０と接続されるテスタ１１５と連結される。ＡＴＥは従来の方法で使用され、テストベクトルでＤＵＴを刺激し、テストベクトルに対するＤＵＴの応答を解析する。テストベクトルに対するＤＵＴの応答は、ＬＡＤＡを用いてさらに分析されてもよい。例えば、ＤＵＴが特定のテストに不合格になる場合、ＤＵＴが特定の条件下で合格可能かどうか、もし可能なら、どのデバイスが、つまりトランジスタがその不合格の原因となったのかを調べるために、ＬＡＤＡが用いられてもよい。反対に、ＤＵＴが特定のテストに合格する場合、どの条件下でＤＵＴがこれらのテストに不合格になり、もし不合格になるのであれば、どのデバイスが、つまりトランジスタがその不合格の原因となったのかを調べるために、ＬＡＤＡが用いられてもよい。

図１におけるＬＡＤＡシステムは以下のように動作する。傾斜可能なミラー１３０及び１３５と、対物レンズ１４０とは、ＣＷレーザ１２０からＤＵＴ１１０へのビームの焦点を合わせ、走査させるために使用される。これによりレーザ１２０は、デバイスを局所的に加熱することなくＤＵＴのシリコンに光キャリアを発生させることができる。そうして生成された電子・正孔対は、近傍のトランジスタのタイミングに影響を与える、つまり、トランジスタのスイッチング時間を減少又は増加させる。テスタは、選択された電圧及び周波数の繰り返しテストループを適用することにより、ＤＵＴの動作点を限界の状態にするように構成されている。そして、レーザ刺激は、テスタの合格・不合格の結果を変更するために用いられる。各点のビームの位置はテスタの合格・不合格の結果に関係しており、変更が検出される、つまり以前は合格であったトランジスタが今回は不合格である場合、又はその逆の場合、その時のレーザビームの座標は「ボーダーライン」トランジスタの位置を示す。

ＬＡＤＡ解析時に、テスタ（ＡＴＥ）はＤＵＴの動作点を限界の状態にするように構成されている。レーザ刺激は、テスタの合格・不合格の結果を変更するために用いられる。レーザ補助による欠陥の空間位置特定における現在の技術水準は約２４０ｎｍの分解能である。単一フォトンＬＡＤＡ空間分解能のさらなる向上は、レーザ光の波長によって制限されている。Ｒｏｗｌｅｔｔｅの文献に記載されているように、空間分解能は短波長を用いて向上される。しかし、１０６４ｎｍより小さい波長におけるシリコンの光吸収は、裏面からトランジスタへ光を届ける際の主な障害になるので、短波長の使用は退けられる。こうして、現代のデバイスにおいて設計ルールが減少しているにもかかわらず、短波長レーザの使用によって、ＬＡＤＡシステムの空間分解能を向上させることができない。例えば、２２ｎｍ設計ルールでは、従来のＬＡＤＡが近接する４個のトランジスタを解析することができるか疑問が残る。

ＯＢＩＣ（光ビーム誘導電流）は、レーザビームがＤＵＴを照射するという、別のテスト及びデバッグ解析である。しかし、ＬＡＤＡとは異なり、ＯＢＩＣは、ＤＵＴに刺激信号が印加されないという意味で静的なテストである。かわりにレーザ光が用いられて、低雑音、高利得の電圧又は電流増幅器を用いて測定されるＤＵＴ内の電流を誘導する。ＯＢＩＣは、単一フォトンモードや、ＴＯＢＩＣ又は２Ｐ−ＯＢＩＣ（２フォトン光ビーム誘導電流）とも呼ばれる２フォトン吸収モードで使用されている。

２フォトン吸収（ＴＰＡ）とは、分子を、ある状態（通常は基底状態）からより高エネルギーの電子状態へと励起するための、同一の又は異なる周波数の２つのフォトンを共に吸収することである。波長は、共に到達する２つのフォトンのフォトンエネルギーの合計が、分子の低エネルギー状態と高エネルギー状態との間のエネルギー差と等しくなるように選択される。２フォトン吸収は２次的なプロセスであり、線形（単一フォトン）吸収より規模が数桁小さい。吸収の強さが光の強度の２乗に依存し、非線形の光学プロセスであるという点で、２フォトン吸収は線形吸収とは異なる。

本開示の以下の概要は、本発明のいくつかの態様及び特徴の基本的な理解を提供するために含まれる。この概要は、本発明の広範な概要ではなく、またそれ自身で本発明のキーになる若しくは重要な要素を具体的に特定すること、又は本発明の範囲を示すこと、を意図するものではない。その唯一の目的は、本発明のいくつかのコンセプトを、以下に示されるより詳細な説明の前置きとして単純化した形態で示すことである。

開示される様々な実施形態では、空間分解能の向上が可能である時間領域を利用することによって欠陥の位置特定におけるより高い空間分解能が可能になる。開示の実施形態では、連続波レーザの代わりに、十分なエネルギーを備えるパルスレーザが使用される。パルスレーザは、デバイスのクロックに同期して、空間分解能の向上を可能にする。様々な実施形態において、単一フォトンＬＡＤＡのための１０６４ｎｍ波長レーザ、又は、非線形２フォトン吸収機構を用いてＬＡＤＡ効果を誘導するためのより長い波長が利用される。後者の技術は、本明細書において、２フォトンレーザ・アシステッド・デバイス・オルタレーション技術（２ｐＬＡＤＡ）として言及される。

開示される実施形態では、ＤＵＴを刺激するテストベクトルを用いて、欠陥の位置特定のより高い分解能を可能にすると共に、ＤＵＴの関心領域を走査するためのフェムト秒パルスレーザを使用し、走査時におけるテストベクトルに対するＤＵＴの応答を検査する。また、波長がシリコンのバンドギャップより低いフォトンエネルギーを提供し、フェムト秒パルス幅のパルスを提供するように、レーザ源が選択される。クロック信号はＡＴＥから取得されて、ＤＵＴ及びパルスレーザを制御する回路に提供される。パルスのタイミングは、種々のデバイスの合格・不合格特性を検査するためにＡＴＥのクロックに関してずらされてもよい。さらに、クロックに対するレーザパルスの適切な同期を使用することによって、空間分解能は向上して、複数のデバイス、つまりトランジスタを、レーザビーム内で解像することが可能になる。

代替的な実施形態では、一定パルスレーザのシステムが用いられる。一定パルスレーザのクロックはＡＴＥに送信され、テスト信号をＤＵＴに誘導するために使用される。さらに、テスト信号に関してパルスのタイミングをずらすことによる効果を得るために、一定パルスレーザのクロック信号はＡＴＥに送信される前にずらされる。このため、ＡＴＥが、ずれたレーザクロックに基づいてテスト信号を生成するとき、テスト信号自体はレーザパルス関してずらされている。テスト信号は、レーザクロックのずれを制御することによって、レーザパルスに関してずらされ、ＬＡＤＡ検査が可能になる。

様々な実施形態において、集積回路のテスト対象デバイス（ＤＵＴ）をテストするために、自動テスト装置（ＡＴＥ）と共に動作可能なレーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）システムが提供され、該システムは、ＡＴＥからテスト信号を受信し解析するコントローラと、ＡＴＥからクロック信号を受信し、クロック信号に対するレーザパルスの同期のための同期信号を生成する第１のフィードバックループを含むタイミング電子装置と、レーザパルスを生成し、チューナブルレーザキャビティを有し、所望のパルス数のレーザパルスを生成するためにチューナブルレーザキャビティを制御する第２のフィードバックループを備えるチューナブルパルスレーザ源と、チューナブルパルスレーザ源からレーザパルスを受け取り、レーザパルスをＤＵＴ上の所望の位置に方向づける光学装置と、を含み、タイミング電子装置は、クロックタイムに同期されたタイムで、ＤＵＴのトランジスタに到達するようにレーザパルスのタイミングを合わせ、ＡＴＥからＤＵＴに印加されるテスト信号に対するトランジスタの応答を変化させ、コントローラは変化したトランジスタの応答を検出するために構成される。第１のフィードバックループ及び／又は第２のフィードバックループは、位相ロックループを含んでもよい。光学装置はレーザ走査型顕微鏡を含んでもよい。光学装置は、ソリッドイマージョンレンズをさらに含んでもよい。レーザパルスのパルス数はクロック信号の倍数として構成されてもよい。倍数は、１より大きい整数か、又は分数でもよい。タイミング電子装置は、クロック信号に関して、レーザパルスを遅延又は進行させるために構成される。

さらなる実施形態によると、集積回路のテスト対象デバイス（ＤＵＴ）をテストするために、自動テスト装置（ＡＴＥ）と共に動作可能なレーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）システムが提供され、該システムは、ＡＴＥからテスト信号を受信し解析するコントローラと、レーザパルスと、レーザパルスのパルス数を示すパルス数信号とを生成する一定パルスレーザ源と、パルス数信号を受信し、クロック信号をＡＴＥに送信するタイミング電子装置と、一定パルスレーザ源からレーザパルスを受け取り、レーザパルスをＤＵＴ上の所望の位置に方向づける光学装置と、を含み、タイミング電子装置は、レーザパルスに同期されるときにＤＵＴのトランジスタに到達するように、ＡＴＥによって出力されるタイミングテスト信号を調整し、レーザパルスがＡＴＥからＤＵＴに印加されたテスト信号に対するトランジスタの応答を変化させるか否かを検出するように構成され、コントローラは変化したトランジスタの応答を検出するために構成される。

タイミング電子装置は、パルス数信号に関してクロック信号の位相を変えるように構成された位相可変回路をさらに含んでもよい。位相可変回路は、パルス数信号に関してテスト信号を遅らせるか又は進めるように構成されてもよい。

またさらなる実施形態によると、レーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）を用いて、自動テスト装置（ＡＴＥ）と連結される集積回路のテスト対象デバイス（ＤＵＴ）をテストするための方法が提供され、該方法は、ＡＴＥからクロック信号を取得し、クロック信号をＤＵＴに印加するステップと、テストループ信号を取得し、テストループ信号をＤＵＴに印加するステップと、第１のフィードバックループをパルスレーザ源に適用して反復可能な速度でレーザパルスを生成するステップと、クロック信号を第２のフィードバックループに印加してレーザパルスをクロック信号に同期させるステップと、レーザパルスをＤＵＴの所望の領域に方向づけるステップとを含む。第１及び／又は第２のフィードバックループは、外部基準信号を備える位相ロックループを含んでもよい。外部基準信号はクロック信号を含んでもよい。レーザパルスは、ピコ秒からフェムト秒のレーザパルスを含んでもよい。パルスレーザ源は、単一フォトンレーザ・アシステッド・デバイス・オルタレーションを生成するように選択された波長を有するレーザパルスを生成するように動作されてもよい。パルスレーザ源は、２フォトンレーザ・アシステッド・デバイス・オルタレーションを生成するように選択された波長を有するレーザパルスを生成するように動作されてもよい。レーザパルスを方向づけることは、ＤＵＴの所望の領域にわたってレーザパルスを走査させることを含んでもよい。

他の実施形態によると、レーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）を用いて、自動テスト装置（ＡＴＥ）と連結される集積回路のテスト対象デバイス（ＤＵＴ）をテストするための方法が提供され、該方法は、一定パルスレーザ源を用いて所定のパルス数でレーザパルスを生成するステップと、一定パルスレーザ源からパルス数信号を取得して、そこからクロック信号を生成するステップと、クロック信号をＡＴＥに印加し、ＡＴＥによってテストループ信号を生成し、テストループ信号をＤＵＴに印加するステップと、レーザパルスをＤＵＴの所望の領域へ方向づけるステップと、を含む。該方法は、パルス数信号に関して、クロック信号の位相を変化させることをさらに含んでもよい。

さらなる実施形態によると、レーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）技術を用いて、半導体のテスト対象デバイス（ＤＵＴ）におけるキャリア寿命を測定するための方法が提供され、電気テスト信号をＤＵＴに繰り返して印加するステップと、最適なＬＡＤＡ信号を取得して、敏感なトランジスタの空間座標を取得するために、レーザビームを用いて前記ＤＵＴにおける敏感なトランジスタを照射するステップと、パルスレーザ源を用いてレーザパルスを生成し、レーザパルスを方向づけるために空間座標を用いて敏感なトランジスタを照射するステップと、レーザパルスのタイミングを変化させ、ＬＡＤＡ信号の強度がゼロに達するまで各タイミングの位置でＬＡＤＡ信号の強度を記録するステップと、ＬＡＤＡ信号が最大信号から最小信号まで変化するのにかかる時間を算出することによってキャリア寿命を測定するステップと、を含む。空間座標を測定するためのレーザビームは連続波（ＣＷ）レーザ源から取得されてもよい。時間を算出するステップは、ＬＡＤＡ信号強度対時間でプロットすることを含んでもよい。該方法は、テスト信号オーバーラップを伴う最大のレーザパルスオーバーラップのパルスタイミングを測定するために、空間座標にレーザパルスを方向づけ、最適なＬＡＤＡ信号強度が取得されるまでタイミングを変えるステップをさらに含んでもよい。

本発明のその他の態様及び特徴は、以下の図面を参照して記載される、発明を実施するための形態から明らかである。また、発明を実施するための形態及び図面が、後述の特許請求の範囲によって定義される本発明の多様な実施形態の様々な非限定的実施例を提供するということを理解する必要がある。

本明細書に包含され、その一部を構成する添付の図面は、本発明の実施形態を例示し、発明を実施するための形態と共に本発明の原理を説明し描出する役割を担う。図面は図によって例示の実施形態の主な特徴を示すことが意図されている。また、図面では、実際の実施形態のすべての特徴や、描かれる要素の相対的なサイズが提示されることは意図されていない。そして、図面は正確な縮尺率ではない。

図１は、先行技術におけるＣＷ・ＬＡＤＡシステムを示す。 図２は、パルスレーザＬＡＤＡシステムの実施形態を示す。図２Ａは、２つのフィードバックループの実施形態を示す。図２Ｂは、一定パルスレーザ源を用いてクロック信号を生成する実施形態を示す。 図３は、同期装置を達成するための実施形態を示す。 図４Ａ〜図４Ｃは、いかにパルスレーザＬＡＤＡがＰ−及びＮＭＯＳの双方のトランジスタ位置を個別に識別し分離するのを改善するかを近接して示す。 図５Ａ〜図５Ｄは、精密なパルス配置特性の結果としての空間分解能の向上を示す。 図６は、レーザ繰返し数ロック装置の実施形態を示す。 図７Ａ〜図７Ｃは、一実施形態による、ＬＡＤＡを用いて少数キャリアの寿命を測定するためにおこなわれるステップを示す。

図２は、連続波レーザの代わりに十分なエネルギーを備えるパルスレーザ源を用いる実施形態を示す。この実施形態は、ＬＡＤＡ技術を用いて欠陥の位置特定をする目的で、キャリアをＩＣに正確に注入するためにフォトン吸収を適用することに関し、ＩＣ特性評価と、設計を改善する方法の発見とに用いられることができる。該技術は、伝送されるフォトンエネルギーが電子・正孔対の生成に必要なエネルギーより大きくなるように、トランジスタにおける焦点に到達するフォトンを基にしている。（例えばシリコンでは、＞１．１ｅＶ、例えばＧａＡｓ、ＳｉＧｅ、ＩｎＰなどその他のＩＣは様々なバンドギャップエネルギーを有する)。この実施形態におけるフォトン刺激は、ナノ秒からフェムト秒までの範囲のレーザパルスによる励起を必要とする。信号をレーザの焦点に局在化させて、欠陥の位置特定について直ちに改善を示す。電子・正孔対の生成がおこる有効量は、同期のために減少するように見える。本実施形態では、精巧なタイミング電子装置が用いられて、例えばＡＴＥクロックなどのテスタクロックのエッジの遷移に関してレーザパルスのタイミングを精密に制御する。この種の制御により、ＬＡＤＡのために、対象となるトランジスタを通って伝搬する信号の遅延又は進行を精密に変えることができる。

図２は本発明の一実施形態を示しており、先行技術のようにＤＵＴ２１０がＡＴＥ２１５と連結される。しかし、図２の実施形態では、ナノ秒からフェムト秒のレーザパルスはパルスレーザ源２２５によって生成され、そして、傾斜可能なミラー２３０及び２３５と対物レンズ２４０とを用いてＤＵＴ２１０に焦点が合わせられる。２ｐＬＡＤＡでは、レーザ源２２５は、シリコンのバンドギャップより長い、つまり１１０７ｎｍより長い波長のパルスレーザビームを提供する。一実施形態では、１５５０ｎｍの波長が使用されるが、別の実施形態では、１３４０ｎｍ又は１２５０ｎｍが用いられる。一方で、同じ装置が単一フォトンＬＡＤＡに用いられてもよく、その場合にはレーザ源は、１０６４ｎｍなどの波長のパルスビームを提供してもよい。この実施形態では、傾斜可能なミラー２３０及び２３５はレーザ走査型顕微鏡（ＬＳＭ）として適用される。また、一部の実施形態では、ソリッドイマージョンレンズ（ＳＩＬ）が対物レンズ装置２４０の一部として用いられる。

従来のＬＡＤＡシステムでは、レーザは常に出力されている。しかし、本発明の実施形態では、非常に短いパルスが用いられる。このため、レーザパルスがデバイスに到達するときにデバイス遷移が生じるということは重要である。これを実現するために、トリガー信号２４５はＡＴＥから取得され、タイミング電子装置２６０に入力され、タイミング電子装置２６０はパルスレーザ２２５を制御してレーザパルスをＡＴＥのテスト信号に同期させる。

まず、テスタ（ＡＴＥ）２１５は、図２に示されるシステムを用いて、ＤＵＴ２１０の限界の設定を決定するためにテストベクトル一式を適用するように動作される。すなわち、テストベクトルの電圧と周波数は、例えばＤＵＴがテストループ回数の５０％に不合格になるなどの、ＤＵＴがテストに不合格になる寸前の点又はテストにちょうど不合格になる点、を決定するように変更される。これがＤＵＴの合格・不合格の境界条件である。そして、電圧と周波数設定は、反復テスト信号を生成して、その合格・不合格の境界条件で繰り返してＤＵＴを刺激するように用いられる。

ＤＵＴが境界条件で刺激されるとき、同期信号２４５がテスタ２１５からタイミング電子装置２６０へと送信される。タイミング電子装置２６０は、ピコ秒からフェムト秒のパルス幅で、かつ２ｐＬＡＤＡのためにシリコンのバンドギャップより高い、又は単一フォトンＬＡＤＡのためにより短い波長のレーザパルスを取得するために、レーザ源２２５を制御する。２ｐＬＡＤＡでは、一般に、波長は約１２５０ｎｍ〜１５５０ｎｍであり、パルス幅は約１００ｆｓである。単一フォトンＬＡＤＡでは、波長は１０６４ｎｍであってよく、パルス幅は約１００ｆｓである。レーザパルスは、ＤＵＴ２４０の関心領域を走査して、ＤＵＴのスイッチング時間を増加又は減少させ、ＤＵＴが境界条件を越えるようにする。すなわち、ＤＵＴが不合格になる寸前になるようにテストベクトルの電圧・周波数が設定される場合、ＤＵＴが不合格になるようにレーザパルスのタイミングが決められる。反対に、ＤＵＴがちょうど不合格になるようにテストベクトルの電圧・周波数が設定される場合、ＤＵＴがテストに合格するようにレーザパルスのタイミングが決められる。この間、ＤＵＴの出力は欠陥の位置を決定するためにモニターされる。つまり、ＤＵＴからの出力信号が不合格を示す瞬間（レーザビームがなければＤＵＴは合格するであろう）において、ＤＵＴ上のビームの位置が求められ、不合格の原因となるトランジスタの位置を決定する。反対に、ＤＵＴからの出力信号が合格を示す瞬間（レーザビームがなければＤＵＴは不合格になるであろう）において、ＤＵＴ上のビームの位置が求められ、先立って不合格の原因となり、現在は合格になったトランジスタの位置を決定する。

同期信号がテスタから取得されるので、トランジスタにおけるフォト生成（単一フォトン又は２フォトン）作用の量を変えるために、レーザパルスのタイミングが変更可能であるということを理解する必要がある。つまり、レーザパルスのタイミングは、ＤＵＴのスイッチング時間を増加又は減少させる量を増加又は減少させるために変更可能である。この能力は、欠陥の位置に加えて欠陥の重大度を決定する助けになる。

また、本発明の実施形態では、タイミング電子装置が用いられて、テスタ（例えばＡＴＥ）クロックのエッジの遷移に関してレーザパルスのタイミングを精密に制御する。この種類の制御によって、対象となるトランジスタを通って伝搬する信号の遅延又は進行を精密に変えることができる。一実施例では、図２Ａに示されるように、２つの位相ロックループ（ＰＬＬ）が用いられてパルスレーザを精密に制御する。図２Ａでは、ＡＴＥ２１５はクロック信号であるＣｌｋとテストループ信号であるテストループを提供する。クロック信号とテストループ信号の双方はＤＵＴに入力され、タップされて、第１のＰＬＬを形成するタイミング電子装置２６０に送信される。レーザ源２２５は第２のＰＬＬを含む。

つまり、レーザ源２２５のＰＬＬは、レーザパルスのパルス周波数が安定して、所望の周波数（例えば１００ＭＨｚ）に正確に合うことを確実にする。一方、タイミング電子装置の第１のＰＬＬは、ＡＴＥのクロック信号に対して第２のＰＬＬの周波数を同期させる。特に、本文脈において、同期とは、レーザパルスとクロックパルスとが同時であることを必ずしも意味するわけではなく、むしろレーザパルスとクロックパルスとはテストループ期間にわたって同期される。例えば、パルス列２２７によって表されるように、あらゆるクロックパルスにおいてパルスがクロック信号の中心に現れるか、又は、パルス列２２９によって表されるように、パルスが各クロックパルスの最後に現れるように、レーザパルスのタイミングがずらされてもよい。すなわち、レーザパルスは、ＡＴＥのクロック信号に関して遅らせる又は進めてもよいが、ＡＴＥのクロック信号への同期は維持される。

一方で、下記に詳細に記載されるように、レーザパルスの周波数はＡＴＥクロック信号の倍数でもよい。例えば、レーザパルス列２２３は、ＡＴＥのすべての１つずつのクロックパルスのために７つのレーザパルスが生成されるように、７の乗数を有する。１より大きい乗数を用いて、欠陥が、立ち上がりエッジにあるか立ち下がりエッジにあるかなどを検査することができる。また、各クロックパルスの複数のレーザパルスが進行・遅延機能を担うので、パルスの遅延又はずれを提供する必要はない。反対に、１より小さい乗数を有することも可能である。例えば、パルス列２２４では、レーザパルスが１クロック信号おきにのみ到達するように、乗数は１／２である。このような装置は、欠陥が実際にレーザパルスに起因することを確証するために用いられてもよい。これは、欠陥がレーザパルスに起因する場合、デバイスは、時間に対して約５０％で不合格になるためである
図３では、同期装置を得るための実施形態が示される。ナノ秒からフェムト秒の持続時間のパルスレーザ源（１）からの出力パルスは、中間の位相ロックループ（ＰＬＬ）回路（３）を介して集積回路（ＩＣ）（２）のクロックサイクルに同期されることができる。この構成において、ＰＰＬ回路は、ＩＣのクロックサイクル周波数を受信し、同じ周波数の内部水晶発振器にロックする。この実施形態では、クロックと水晶発振器の周波数とは１００ＭＨｚに固定される。ＩＣクロック信号はＡＴＥ（図示せず）によって生成されてもよい。これにより、１：１の光パルスとトランジスタのスイッチングイベントとの同期比が可能になる。実際には、この条件において、これらの値はフォトン吸収速度の効果が個別に減衰される前の、１ｋＨｚ〜１０ＧＨｚの範囲のいずれでも固定されることが可能である。

一般に、各パルスに含まれるピーク光パワーは繰返し数に反比例するので、１ＧＨｚより速い光源は、２ｐＬＡＤＡなどを伴う非線形検査には望ましくないということが本明細書では特に言及される。そのため、高繰返し数は、もしあるとしても無効である２フォトン吸収を生じるような低ピーク光パワーと等しい。１：１の同期比では、単一フォトンは１０６４ｎｍで検査されるが、光電子の相互作用が入射光パワーに比例して変化するので数ＧＨｚの光源が有効であり得る。さらに、２フォトン吸収の効果は入射パルスの持続時間に正比例し、そこでフェムト秒の光パルスがピコ秒又はナノ秒の選択肢よりも高いピーク光パワーを促し、そのため非線形吸収を向上するということは注目すべきである。結果的に、非線形検査では超高速（すなわち、ピコ秒又はフェムト秒）の光パルスが利用されることが望ましい。一方で、単一フォトン検査では、パルス持続時間は吸収速度に関する制限パラメータではないので、性能を制約しない。もし何かあるとするなら、追加の検査パラメータを可能にする（例えば、光パルスの相互作用時間対光電子デバイス刺激の測定など）。さらに、シリコン吸収係数は、２フォトン吸収用波長（すなわち、１２５０ｎｍ以上）と比較して、単一フォトン波長（１１３０ｎｍ未満）ではより大きい。

効果を維持する目的で、入射光パルスの整数倍をトランジスタスイッチングイベント（又はデバイスのクロック周波数）に合致させるために同期装置を変更してもよい。これを導くため、レーザ源は、１ＧＨｚより高い繰返し数を生成し、同期比を補正するためにパルス最適化後の所定の位置に計測可能なパルスピッカーモジュールを有するように、設計される必要がある。例えば、各入射光パルスをあらゆるトランジスタスイッチングイベントに合致させるかわりに、あらゆる第２パルスをあらゆるその後のスイッチングイベントに合致させて、２：１の同期比を作り出してもよい。実際に、これは２００ＭＨｚの繰返し数レーザと１００ＭＨｚのデバイス周波数、又は１ＧＨｚの繰返し数レーザと５００ＭＨｚのデバイス周波数などの使用に変換できる。代替的に、テストループ信号との同期におけるクロックパルスとの光電子的なオーバーラップに、比が対応する限りにおいて、比を３：１又は４：１などになるように調整してもよい。この同期装置において、フォトン吸収の効果は減少しないが、吸収がおこる比は、同期比に従って負のスケールのフォトン信号強度を生じる。これが集積回路のレーザ誘導検査にとって制限要素とならないということは、本明細書において特に言及される。各テスト対象デバイスには、可能である最大同期比を決定するために、フォトンスケーラビリティ較正をおこなうための要件がある。さらに、２フォトン吸収は、シリコンでは約１２００ｎｍより大きい波長で単一フォトン吸収より優位になり始めるので、調整可能な光源（つまり、１０００ｎｍ〜１６００ｎｍ出力波長）をそのようなシステムに統合することによって、単一フォトンと２フォトン吸収方法とが相互交換可能になる。

これらの周波数（すなわち、クロックと水晶発振器周波数）が共にロックされると、ＰＬＬ回路出力信号は１００ＭＨｚの（又はクロック周波数の）フィルタ回路を介してパルスレーザに送信されて、入力刺激としての役割を担う。ここでの有利性はＰＬＬ回路が出力信号の位相に対して完全な制御を有するということにある。ゆえに、レーザの光出力の繰返し数、そしてパルス到達時間を制御可能である。これは、ＩＣからの出力クロック周波数と発振器（９）のパルス源からのトリガー出力とを比較することによって証明可能である。この実施例において、ＰＰＬ回路は約６００ｆｓの位相遅延を電子的に許容可能であるが、基板の電気的ジッタのため、最小の位相遅延は約２０ｐｓに設定される。システムの電気的ジッタは、評価される個々のトランジスタのスイッチング時間に関連して光パルスが配置されるところの正確度に正比例する。ゆえに、システムの電気的ジッタは２０ｐｓであるので、光配置の正確度もまた２０ｐｓであり、これは１対１で対応する。電子的配置誤差がより大きい、例えば２ｐＬＡＤＡフェムト秒パルス持続時間より大きい場合、取得されたタイミングの効果を無効にし得るので、これは重要なパラメータである。フェムト秒の光パルスは、効果的な２フォトン吸収に要求されるような局所的なエネルギー密度を増加させる。しかし、電気的ジッタが分離したキャリア発生時間スケール以上になるとき、ジッタはその後の信号生成、及びこのとき時間分解されたデータの時間的正確性を制限し得る。

そして、レーザパルスはレーザ走査型顕微鏡（ＬＳＭ）（４）と連結され、ＩＣ上の特定の位置へ正確に伝送されることが可能である。ＬＳＭは、グラフィカル・ユーザ・インタフェース及び特注のデジタル信号処理装置（ＤＳＰ）一式を備えたコンピュータ（６）を用いて制御される。開示の実施形態では、このアプリケーション一式は、事前に構成したＤＳＰ回路（７）を介して、ＰＬＬ回路と直接的に通信できる能力をエンドユーザに提供すると共に、ＰＬＬ回路は、例えばパルスの遅延又は進行によって、レーザパルスがデバイスへ到達する時間を完全に制御する。

デバイス（２）に関して、特注アプリケーションインターフェイス（５）を使用して事前に調整したＬＡＤＡ合格・不合格値を生成するために電気的に刺激されることが可能である。この基板では、リセットスイッチを選択することで事前に挿入される、ロードされた基準値に対して、カウンタ、ラッチ、及びシフトレジスタ装置からのリアルタイムの取得値が比較される。リアルタイムでロードされたカウンタ値の精密制御は、ＩＣ上での動作を可能にするラッチのタイミングを変化させるアプリケーション・インターフェイス・ボードの精密遅延アナログポテンショメータで制御されてもよい。この構成により、ユーザは主に合格、不合格、又は平衡のコンパレータ出力値を調整することができる。そして、これらの合格・不合格出力値はデータ調整回路（この実施例ではフィールド・プログラマブル・ゲートアレイＦＰＧＡ８）へと送信され、該データ調整回路はリアルタイムでの合格・不合格のデジタル刺激を受け入れるようにプログラムされ、０％〜１００％の不合格値を測定するようにスケーリングされ、平均されたデジタル出力（約４０μｓ期間）を伝送し、グラフィカル・ユーザ・インタフェースにおける視覚化の向上と、生じる合格・不合格レベルのバイアスのために再び０％〜１００％の不合格値がスケーリングされる。また、データ調整回路は、アプリケーション・ボードの出力遅延の電圧を較正することによってレーザ誘導タイミング遅延の大きさを算出するために、アプリケーション・インターフェイス・ボードと共に用いられてもよい。

上述の実施形態において、チューナブルパルスレーザ源が用いられ、パルス周波数はＡＴＥクロックに同期するために調整される。これらの実施形態は実施可能であるが、調整されるパルスレーザ源は実のところ高価であり、上述の位相ロックループを必要とする。図２Ｂには別の実施形態が示されており、これはより簡易な一定パルスレーザ２５５を用いてＬＡＤＡテストを可能にする。例えば、モードロックレーザ源が使用されてもよい。モードロックとは、レーザがピコ秒又はフェムト秒のオーダーで極めて短い持続時間の光パルスを生成するように作られる光学系における技術である。レーザパルスはクロックとして用いられ、タイミング電子装置２６５に伝送される。従来のＡＴＥはクロック入力ポートを備えており、クロックＣｌｋとＤＵＴ用のテストループ信号を生成する目的で入力クロックを使用するようにプログラム可能である。それゆえ、一実施例では、タイミング電子装置２６５からのクロック信号がＡＴＥに入力され、ＡＴＥは、クロックとテストループ信号を生成するために、入力されるクロック信号を使用するようにプログラムされる。

しかし、上述したように、パルスレーザＬＡＤＡの最も多くの利益を得るために、レーザパルスが、クロックサイクル中の様々な時間、例えば立ち上がりエッジ、中間、立ち下がりエッジなどでトランジスタに到達するようにパルスを調整することが望ましい。これは、図２、図２Ａ、及び図３の実施形態において、レーザパルスを遅らせる又は進めることによっておこなわれる。しかし、図２Ｂの実施形態では、レーザパルスは一定であり、変更できないので、レーザパルスを遅らせる又は進めることは現実的な選択肢ではない。そのため、一実施形態において、ＡＴＥは、タイミング電子装置２６５から受信したクロック信号との同期において、クロック信号を遅らせる又は進めるようにプログラムされる。この方法では、トランジスタへのレーザパルスの到達タイミングが、ＡＴＥクロック信号の立ち上がりエッジ、立ち下がりエッジなどに合わせられてもよい。

一方で、通常ではＡＴＥとＬＡＤＡテスタとは異なる製造者によって製造され、実際のテストはさらに第３者である企業の技術者によっておこなわれるので、テスト技術者の操作を簡易にし、ＡＴＥからの信号の遅延又は進行をしなくてもよいということは有益である。このことは、位相シフタ２７５を用いておこなわれ、図２Ｂの実施形態に表される。つまり、タイミング電子装置２６５からのクロック信号出力は、位相シフタ２７５を用いて、レーザパルスに関して進めるか又は遅らせることができる。そして、結果として変更された信号は入力クロック信号としてＡＴＥに送信される。従って、ＡＴＥがクロック及びテストループ信号を出力するとき、双方の信号は、レーザパルスに関してずらされるか又は遅らせることができる。

（実施例）
パルス光源を備えるパルスＬＡＤＡシステムの構築により、評価され測定される動作デバイスの新規の態様が可能になる。従来の単一フォトン又は代替の２フォトンＬＡＤＡでＣＷレーザが利用される際、光放射は、潜在的に有害なレベルの侵入性を有する個別のトランジスタと恒常的に相互作用している。一方で、パルスＬＡＤＡ方法では、個別のトランジスタのスイッチング特性が物理的２次元と同程度で特定されることを可能にする。広範囲のパルスＬＡＤＡ概念は、以下に詳細に記載される。

従来のＣＷ・ＬＡＤＡ刺激では、デバイス理論と実施とから、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタからのレーザ誘導デバイス摂動の大きさが近接のｎ型（ＮＭＯＳ）を支配するということがわかる。レーザビームの直径はｐ型と近接のｎ型トランジスタの双方に対応するので、結果としての空間分解能は不合格のトランジスタを区別するには不十分である。一方、開示のパルス装置における実施形態によると、より大きい波長のレーザが使用されるときでも、より高い空間分解能を得るために時間的分解能が使用される。つまり、入射パルスが検査されるトランジスタの正確な時間的スイッチング間隔に調整され、また各パルスに含まれるピークパワーがＣＷモードより著しく高いことから、ＰＭＯＳ及びＮＭＯＳの双方のトランジスタの位置を、接近して、個別に特定及び分離することが可能である。これはＣＷ励起下では不可能であり、それゆえ、より小さな設計ルールにおいてすら、探究されるべき半導体デバイス設計デバッグと特性との新規の実験分野を作り出している。これについて、最新技術のノードがより低いナノメータ規模の幾何学に向かっているときに、光誘導トランジスタ認識及び動作特性が非常に重要であるとする半導体デバイス欠陥解析のコミュニティ内で、関心が大きくなっている。そのため、同期パルスＬＡＤＡは対応するＣＷよりも高い価値がある。

このような改善の概略的実施例は図４Ａ〜図４Ｃに示される。連続波モードでは、通常はＰＭＯＳ信号が優位になり、図４Ａに示されるような単一信号の一般的な空間的分布をもたらす。個別のトランジスタの物理的分布を識別し、及び／又はこれらのＬＡＤＡの表示をコンピュータ支援設計（ＣＡＤ）のレイアウトに適合させることはここでは非常に困難である。図４Ｂに示されるように、理論的には、レーザ誘導作用の大きさに関わらず、各トランジスタは自身のＬＡＤＡ信号を生成するはずである。そしてこれらは、迅速な物理的及び／又は光電子的認識を可能にして、個別のトランジスタの物理的位置を完全に突き止めるであろう。このことは、上述された実施形態を用いてパルス領域で再現されることが可能である。すなわち、レーザパルスがユーザの選択によるＰＭＯＳ及びＮＭＯＳトランジスタの位置で到達するように、レーザパルスはテスト信号にタイミングを合わせられ同期される。図４Ｃに示されるように、パルスは、ＰＭＯＳトランジスタをテストするためのＰＭＯＳトランジスタのスイッチング、又はＮＭＯＳトランジスタをテストするためのＮＭＯＳトランジスタのスイッチングにタイミングを合わせることができる。そのため、レーザの空間的な適用範囲に関わらず、単一のトランジスタスイッチングの評価と、ＬＡＤＡ信号をＣＡＤで増強した物理的な特定か、又は認識かの少なくとも一方とがおこなわれる。

また、超高速パルスによる増大ピークパワーのさらなる利益は、（ＬＡＤＡ信号をより効果的に生成する能力、つまりより少ない画像平均を取得することは別として）レーザ誘導のクリティカルタイミングパスの摂動における、（Ｐ−又はＮ−ＭＯＳトランジスタのどちらが関心の対象となるか次第で）一般化された増加か、又は減少かの少なくとも一方であり、そしてＬＡＤＡ信号収集の向上である。より大きい入射光パワーは、シリコン内のフォト注入キャリアの数を増加させ、次にデバイス構造内の光電子の変動を刺激する可能性を向上させる。これにより、低減された侵入性レベルでより迅速に測定可能である優れたＬＡＤＡ信号応答がもたらされ、パルス光源は、熱が蓄積して損傷する機会を限定し、実際にはオンであるより長くオフである。例えば、１０ｐｓのパルス持続時間を備える超高速レーザと、１００ＭＨｚ繰返し数とでは、持続時間１０ｎｓの間オフであり、１：１０００（オン：オフ）の比を作り出して、十分な冷却期間を提供する。しかし、これが加熱を引き起こす最終的なパワー比であるということは特に言及されるべきである。例えば、１ｋＪの入射光エネルギーを含む単一の光パルスは上記の基準を満たすが、その他の一部の熱的又は非熱的光電子機構によって、デバイスを潜在的、恒久的に損傷するのに十分なエネルギーをもまた含む。

また、特定のトランジスタへ顕著なレベルの光パワーを非侵入的に注入するための設備では、以前には不問であったトランジスタの位置が乱されることがある。当然のこととして、（異なる感度のトランジスタが集まる）所定の関心領域近傍のより大きいレベルのフォトキャリア生成により、より広範囲のＬＡＤＡ表示位置の視覚化の可能性は増加する。これらの活性化領域は約１０μＡ〜１００μＡのレーザ誘導光電流で刺激されることが可能である。しかし、１０ｋＷ〜１００ｋＷに近いピーク光パワーを誇る超高速レーザパルスでは、（侵入性の安全レベルを維持するが）デバイスに１０ｍＡ〜１００ｍＡの光電流を注入する可能性があり、このデバイスは「健康な」トランジスタを摂動するのに十分であり得る。

効果的な２フォトン吸収は、１０ＭＷ／ｃｍ２を超える焦点レーザパワー密度を有するシリコンにおいて得られるが、単一フォトン値は、その相対的な吸収断面のため、約１／１０６倍小さい。評価されるトランジスタの空間的幾何学が減少するとき、効果的で、非侵入性のフォトキャリア注入に必要な入射光パワー（又は局所的パワー密度）のレベルも減少する。また、２フォトン吸収の生成は特定のパワー密度のしきい値に依存しない、つまり２フォトン吸収は、瞬間的で、量子力学的に規定された、非線形のプロセスであり、これは、３次非線形感受性の虚部に敏感である（すなわち、これはパワー密度依存ではなく、強度の二乗依存を示す）。

１２５０ｎｍの２フォトン波長が、シリコン内部（吸収断面が１０６４ｎｍより大きい）で６２５ｎｍを効果的に生成するとしても、吸収プロセスの元来の強度依存は、吸収の全体的な相対的速度を低減する。２フォトン吸収は入射光強度の二乗に正比例する。さらに、シリコンのドーピングレベルも本記載に寄与する、つまり、増加又は減少したドーピング濃度は、波長の関数としての吸収レベルに影響を与える。しかし、この単一フォトンバイアス時には、トランジスタ内のレーシングか、又はスイッチングかの少なくとも一方の信号レベルのクリティカルタイミング分析の向上のための、別の新規のレーザプロービングとデバイス特性プラットフォームとが可能になる。ＣＷ・ＬＡＤＡは、侵入性による制限（つまり、レーザはいつもオンである）と、限られたパワー伝送能力とのため、この種の検査を提供できない。一方、時間分解パルスプロービングは、欠陥解析について、健全な、設計規定されたノードと、その後のダウンチェーンデバイス性能か、相互作用かの少なくとも一方とにおいて、初めてトランジスタのスイッチング物理的現象を検査することを可能にし得る。この種のデバイス特性を効果的に適用するために、必要とされる入射光パワーのレベルに対する理解が重要である。「健康な」トランジスタを摂動するには高ピークパワーを必要とするが、最小レベルの侵入性を容易にする。そこで、入射光パルスの持続時間の最適化が必要とされる。明白なことに、１０６４ｎｍでのピコ秒パルスの持続時間は、トランジスタレベルで著しいレベルの入射光パワー（つまり、フォトキャリア生成）を提供する。それは例えば、１００ＭＨｚの繰返し数での１０ｐｓレーザパルスと、４ｍＷの平均パワーとが、４Ｗピークパワーを生成するためである。しかし、レーザ繰返し数がテスト対象デバイスからの１ＧＨｚより速いクロック周波数に一致する場合、これは制限され得る。繰返し数の増加はピークパワーの減少をもたらす。このため、より適切な代替として、フェムト秒レーザ源が使用される。パルス持続時間は、１／１０００に低減され、同じ大きさだけピークパワーを増加させるので（上述の例では４ｋＷ）、レーザ繰返し数は、ピーク光パワーのレベルを向上しながら、デバイス動作周波数に従って調整され得る。フェムト秒パルス持続時間のさらなる利益は時間的特性の改善であるが、上述のように、これは同期装置の電気的ジッタの大きさによって制限される。最後に、フェムト秒レーザパルスは、ピコ秒又はナノ秒パルスと比較して、光侵入性のレベルを低減し、デバイスへのレーザ誘導損傷の可能性を最小限にする。

加えて、パルスＬＡＤＡシステムは、精密なパルス配置能力の結果としての空間分解能の向上を示す。だが、ＣＷモードのとき、リアルタイムでＬＡＤＡ情報を推測しながら、レーザは特定の関心領域を連続的に刺激する。回路機能の非常に秩序だったシークエンス同士の間に区別はなく（つまり、伝搬する信号パス対時間）、集合的な分布がＰＭＯＳ支配のバイアスで取得されるので、空間的に平均化された２次元ＬＡＤＡ画像が導かれる。しかし、パルスモードでは、約２０ｐｓの正確性でこれらの伝搬速度パス同士を識別でき、横方向の解像度が向上された、大きく限定されたＬＡＤＡ信号表示が可能になる。これは、デバイスの動作周期において後期になるまでスイッチングされるように構成されていない、空間的に分離した近傍のトランジスタを、個別に、一時的に処理するためである。これにより、ＬＡＤＡ分離解像度と物理的ＬＡＤＡ解像度とを向上する。

図５Ａ〜図５Ｄでは、概略的例が示される。ＣＷモードでは、ＬＡＤＡ信号の空間的分布は時間平均されるので、結果としての２次元ＬＡＤＡマップは、個別のトランジスタのＬＡＤＡ信号強度に応じてバイアスとなる一般化された光電子構造を有する（これは通常、ＰＭＯＳがＮＭＯＳを支配することによる）。図５Ａに表されるこれらの図では、空間分解能が低くなり、ＣＡＤオーバレイ性能が制限される。しかし、パルスモードでは、ＬＡＤＡ画像は向上し、取得プロセスの時間分解性のため空間分解能は改善される。ここではデバイス動作を制御するイベントの、テスタに駆動されトランジスタに依存するシーケンスがあるので、空間と時間との関数として（そしてＰＭＯＳのバイアス作用を除くための十分な入射光パワーで）各トランジスタを個別に指定することによって、近接するトランジスタの影響は、ＬＡＤＡ取得を妨げることから効果的に除かれる。各トランジスタは、２つの物理的次元（すなわち、ＸとＹ）及び時間において、各トランジスタを直接的に操作し、測定するための入射光パルスを可能にして、体系的、時間依存的順序でスイッチングされるように構成されている。結果として、異なる時間に取得され、それぞれが時間的空間的に分離する図を示している図５Ｂ〜図５Ｃのシークエンスで示されるように、取得されたＬＡＤＡ信号の空間分解能が向上し、それゆえ、追加の、以前には取得できなかったデバイスのデータが抽出される。

この技術によりＬＡＤＡの特定データのみを収集することのほかに、さらなる光電子現象をも決定することも可能である。一例はレーザ誘導のキャリア寿命の測定である。キャリア寿命は、材料構成、寸法、幾何学的形状、電界の大きさ及び方向など、様々な光電子パラメータの数に依存するので、現在では、特定のデバイスの位置内部のキャリア寿命を定量化することが非常に困難である。しかし、パルスＬＡＤＡでは、トランジスタ特有のＬＡＤＡイベントの創出がレーザパルスの到達時間に関連付けられる、疑似的ポンプ・プローブ型の技術によって、この電子的時間スケールを直接的に測定することが可能である。測定されたキャリア寿命には、より正確な表示のためにシステムの電子的応答時間を考慮すること（つまり、減算）が必要とされ得る。

単一フォトンＬＡＤＡ、すなわち、波長が１０６４ｎｍのレーザパルスを用いたとき、測定されたＬＡＤＡ効果の大きさは、レーザ誘導光電流の大きさに正比例する（２フォトン技術ではＬＡＤＡ信号は２次的に応答するので、これは線形吸収を用いたときである）。一実施例では、ＬＡＤＡ信号はレーザパルスの到達時間の関数として特定される。そして、キャリア寿命は結果としてのＬＡＤＡ信号の大きさを規定するので、キャリア寿命を抽出することが可能になる。

一実施形態において、これがおこなわれるプロセスは、以下のとおりである。まず、レーザビーム（例えば、波長が１０６４ｎｍのＣＷレーザビームなど）は、最適なＬＡＤＡ信号を取得するために、敏感なトランジスタを照射するように配置される。これは図７Ａに示される。最適なＬＡＤＡ信号でのレーザビームによる空間座標は、トランジスタの適切な空間座標を示す。そして、ＣＷレーザ源は無効にされ、パルスレーザ源が作動されて、レーザパルスはＣＷレーザから取得された同一の空間座標へと方向づけられる。レーザパルスのタイミングは、トランジスタに到達するテスタ（例えば、ＡＴＥ）パルスとの適切な時間的オーバーラップを得るために、最適なＬＡＤＡ信号を取得し測定するように調整される。これは図７Ｂに示される。このとき、トランジスタのレーザスポットの最適化された空間的オーバーラップとテスト信号のレーザパルスの時間的オーバーラップが達成される。そして、レーザパルス到達時間はキャリア寿命を測定するように調整されることができる。具体的には、レーザパルスのタイミングは変更され、ＬＡＤＡ信号がゼロに達するまで、ＬＡＤＡ信号強度はそれぞれのタイミング位置で記録される（例えば、遅延又は進行の量）。そして、図７Ｃに示されるように、結果のＬＡＤＡ信号強度対応答時間はプロットされる。ＬＡＤＡ信号が最大信号から最小信号に（又は、その反対に）変化するのに要した時間は、測定されたレーザ誘導キャリア寿命に対応する。上述のプロセスは、反復してＤＵＴに電気テスト信号を印加するときにおこなわれる。

（レーザ源）
数ＧＨｚの繰返し数のレーザ源は容易に入手可能であり、共振キャビティの長さを深く考慮して構成される、つまり、発振キャビティが短くなると繰返し数が大きくなる。キャビティの長さの制御について、キャビティ内共振ミラーの対向側に位置する圧電アクチュエータを含むことで操作とロックとが可能である。これは、繰返し数ロックの業界標準技術であるが、このような装置を容易にするために必要とされる電子ミキサ回路は、設計と適用とにおいて異なり得る。上記実施形態に記載されたように、同調パルスレーザ源をＬＡＤＡテスタへ適切に取り込むために、２つのフィードバックループが必要とされ、そのうちの１つはレーザパルスの繰返し数を制御するためのもので、もう１つはパルスのタイミングをＤＵＴクロックに同期させるためのものである。繰返し数を制御する第１のフィードバックループは、高電圧駆動の差信号を生成するため、レーザのフリーランニング繰返し周波数を入力クロック刺激と比較するミキサを含む。差信号は、圧電トランスデューサに入力されて共振キャビティの長さを調整し、パルス数が、供給されるクロック入力に適合するように、共振キャビティは所望の長さに調整される。このような設定の実施例は図６に示される。図６に表される回路に加え、第２の安定化装置が、比例積分増幅器からの出力電圧を継続的にモニターし補正するために含まれてもよい。これは、より長期間、つまり１０分というよりも７日、繰返し数ロックが安定するように、一貫して高電圧増幅器が補正入力電圧を得ることを確実にする。

本明細書に記載される処理及び技術について、特定の装置には本質的に関連していないこと、そしてあらゆる適切な構成部の組合せによって適用されることが理解されるべきである。さらに、本明細書に記載の教示によって、様々なタイプの汎用デバイスが用いられてもよい。また、本明細書に記載の方法をおこなうために、特別な装置を構成することは有益である。

本発明は具体的な材料及び具体的なステップの例示的実施形態によって検討されてきたが、これら具体的な実施例の変化形がおこなわれる及び／又は使用されることが可能であり、そのような構成及び方法は、記載され描出された実施例からの理解と、添付の特許請求の範囲により規定される本発明の範囲から外れることなくなされる、改変を容易にする工程の検討とに従うということが当業者に理解される必要がある。

Claims (27)

1. 集積回路のテスト対象デバイス（ＤＵＴ）をテストするための、自動テスト装置（ＡＴＥ）と共に動作可能なレーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）システムであって、
   前記ＡＴＥからテスト信号を受信し解析するコントローラと、
   前記ＡＴＥからクロック信号を受信し、前記クロック信号に対するレーザパルスの同期のための同期信号を生成する第１のフィードバックループを含むタイミング電子装置と、
   前記レーザパルスを生成し、チューナブルレーザキャビティを有し、所望のパルス数の前記レーザパルスを生成するために前記チューナブルレーザキャビティを制御する第２のフィードバックループを備えるチューナブルパルスレーザ源と、
   前記チューナブルパルスレーザ源から前記レーザパルスを受け、前記レーザパルスを前記ＤＵＴ上の所望の位置に方向づける光学装置と、を含み、
   前記タイミング電子装置は、クロックタイムに同期されたタイムで前記ＤＵＴのトランジスタに到達するように前記レーザパルスのタイミングを合わせ、前記ＡＴＥから前記ＤＵＴに印加されたテスト信号に対する前記トランジスタの応答を変化させるように構成され、そして、前記コントローラは変化した前記トランジスタの応答を検出するために構成される、システム。
2. 前記第１のフィードバックループは位相ロックループを含む、請求項１に記載のシステム。
3. 前記第２のフィードバックループは位相ロックループを含む、請求項１に記載のシステム。
4. 前記光学装置はレーザ走査型顕微鏡を含む、請求項１に記載のシステム。
5. 前記光学装置はソリッドイマージョンレンズをさらに含む、請求項４に記載のシステム。
6. 前記レーザパルスの前記パルス数は、前記クロック信号の倍数として構成される、請求項１に記載のシステム。
7. 前記倍数は１より大きい整数である、請求項６に記載のシステム。
8. 前記倍数は分数である、請求項６に記載のシステム。
9. 前記タイミング電子装置は、前記クロック信号に関して、前記レーザパルスを遅らせる又は進めるように構成される、請求項１に記載のシステム。
10. 前記コントローラは、トランジスタに到達する前記レーザパルスの前記タイミングを調整するために、ユーザが直接的に前記第１のフィードバックループを制御することを可能にするユーザインターフェイスを含む、請求項１に記載のシステム。
11. 集積回路のテスト対象デバイス（ＤＵＴ）をテストするための、自動テスト装置（ＡＴＥ）と共に動作可能なレーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）システムであって、
    前記ＡＴＥからテスト信号を受信し解析するコントローラと、
    シリコンのバンドギャップより低いフォトンエネルギーを提供する波長であり、フェムト秒パルス幅のレーザパルスと、前記レーザパルスのパルス数を示すパルス数信号とを生成する一定パルスレーザ源と、
    前記パルス数信号を受信し、前記ＡＴＥにクロック信号を送信するタイミング電子装置と、
    前記一定パルスレーザ源からレーザパルスを受け、前記レーザパルスを前記ＤＵＴ上の所望の位置に方向づける光学装置と、を含み、
    前記タイミング電子装置は、前記レーザパルスに同期されたタイムで前記ＤＵＴのトランジスタに到達するように、前記ＡＴＥによって出力されるテスト信号のタイミングを合わせ、前記レーザパルスが前記ＡＴＥから前記ＤＵＴに印加された前記テスト信号に対する前記トランジスタの応答を変化させるか否かを検出するように構成され、前記コントローラは変化した前記トランジスタの応答を検出するために構成される、システム。
12. 前記タイミング電子装置は、前記パルス数信号に関して前記クロック信号の位相を変えるように構成された位相可変回路をさらに含む、請求項１１に記載のシステム。
13. 前記位相可変回路は、前記パルス数信号に関して前記テスト信号を遅らせるか又は進めるように構成される、請求項１２に記載のシステム。
14. レーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）を用いて、自動テスト装置（ＡＴＥ）と連結されたテスト対象集積デバイス（ＤＵＴ）をテストするための方法であって、
    前記ＡＴＥからクロック信号を取得し、前記クロック信号を前記ＤＵＴに印加するステップと、
    テストループ信号を取得し、前記ＤＵＴを合格・不合格の境界条件で繰り返して刺激するように、前記テストループ信号を前記ＤＵＴに印加するステップと、
    第１のフィードバックループをパルスレーザ源に適用して繰返し可能な数でレーザパルスを生成するステップと、
    前記クロック信号を第２のフィードバックループに適用して前記レーザパルスを前記クロック信号に同期させるステップと、
    伝送されるフォトンエネルギーが電子・正孔対の生成に必要なエネルギーより大きくなり、フォトンがトランジスタの焦点に到達するように、前記レーザパルスを前記ＤＵＴの所望の領域に方向づけるステップと、
    を含む方法。
15. 前記第１のフィードバックループは、外部基準信号を有する位相ロックループを含む、請求項１４に記載の方法。
16. 前記外部基準信号は前記クロック信号を含む、請求項１５に記載の方法。
17. 前記第２のフィードバックループは位相ロックループを含む、請求項１４に記載の方法。
18. 前記レーザパルスは、ピコ秒からフェムト秒のレーザパルスを含む、請求項１４に記載の方法。
19. 前記パルスレーザ源は、単一フォトン・レーザ・アシステッド・デバイス・オルタレーションを生成するように選択された波長を有するレーザパルスを生成するように動作される、請求項１４に記載の方法。
20. 前記パルスレーザ源は、２フォトンレーザ・アシステッド・デバイス・オルタレーションを生成するように選択された波長を有するレーザパルスを生成するように動作される、請求項１４に記載の方法。
21. 前記レーザパルスの方向づけには、前記ＤＵＴの所望の領域にわたって前記レーザパルスを走査させることを含む、請求項１４に記載の方法。
22. レーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）を用いて、自動テスト装置（ＡＴＥ）と連結されたテスト対象集積デバイス（ＤＵＴ）をテストするための方法であって、
    一定パルスレーザ源を用いて所定のパルス数でレーザパルスを生成するステップと、
    前記一定パルスレーザ源からパルス数信号を取得して、クロック信号を生成するステップと、
    前記クロック信号を前記ＡＴＥに印加し、前記ＡＴＥによってテストループ信号を生成し、前記ＤＵＴを合格・不合格の境界条件で繰り返して刺激するように、前記テストループ信号を前記ＤＵＴに印加するステップと、
    伝送されるフォトンエネルギーが電子・正孔対の生成に必要なエネルギーより大きくなり、フォトンがトランジスタの焦点に到達するように、前記レーザパルスを前記ＤＵＴの所望の領域へ方向づけるステップと、を含む方法。
23. 前記パルス数信号に関して、前記クロック信号の位相を変えることをさらに含む、請求項２２に記載の方法。
24. レーザ・アシステッド・デバイス・オルタレーション（ＬＡＤＡ）技術を用いて、半導体のテスト対象デバイス（ＤＵＴ）におけるキャリア寿命を測定するための方法であって、
    電気テスト信号を前記ＤＵＴに繰り返して印加するステップと、
    最適なＬＡＤＡ信号を取得するために、レーザビームを用いて前記ＤＵＴにおける敏感なトランジスタを照射し、前記敏感なトランジスタの空間座標を取得するステップと、
    パルスレーザ源を用いてレーザパルスを生成し、前記レーザパルスを方向づけるために前記空間座標を用いて、前記敏感なトランジスタを照射するステップと、
    前記レーザパルスのタイミングを変化させ、ＬＡＤＡ信号の強度がゼロに達するまで各タイミングの位置で前記ＬＡＤＡ信号の強度を記録するステップと、
    前記ＬＡＤＡ信号が最大信号から最小信号まで変化するのに要した時間を算出することによってキャリア寿命を測定するステップと、を含む方法。
25. 前記レーザビームは連続波（ＣＷ）レーザ源から取得される、請求項２４に記載の方法。
26. 前記時間を算出するステップは、前記ＬＡＤＡ信号の強度対時間でプロットすることを含む、請求項２４に記載の方法。
27. テスト信号オーバーラップを伴う最大レーザパルスオーバーラップのパルスタイミングを測定するために、前記空間座標に前記レーザパルスを方向づけ、最適なＬＡＤＡ信号強度が取得されるまで前記タイミングを変えるステップをさらに含む、請求項２４に記載の方法。