JP6263859B2 - Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device - Google Patents
Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device Download PDFInfo
- Publication number
- JP6263859B2 JP6263859B2 JP2013087085A JP2013087085A JP6263859B2 JP 6263859 B2 JP6263859 B2 JP 6263859B2 JP 2013087085 A JP2013087085 A JP 2013087085A JP 2013087085 A JP2013087085 A JP 2013087085A JP 6263859 B2 JP6263859 B2 JP 6263859B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- photosensitive resin
- electrode substrate
- resin layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
本発明は貫通電極基板およびその製造方法、並びに貫通電極基板を用いた半導体装置に関する。貫通孔が存在する基板に貫通電極を形成する技術に関する。 The present invention relates to a through electrode substrate, a method for manufacturing the same, and a semiconductor device using the through electrode substrate. The present invention relates to a technique for forming a through electrode on a substrate having a through hole.
近年、集積回路を形成した半導体チップを垂直に積層した三次元実装技術が用いられている。この技術においては、上下のチップを効率よく接続して実装後の専有面積を小さくする必要がある。そのため、半導体チップに貫通孔を設けて、貫通孔の内部に導電層を充填して、半導体チップの両面を電気的に接続することが行われている(例えば、特許文献1)。 In recent years, a three-dimensional mounting technique in which semiconductor chips forming integrated circuits are stacked vertically has been used. In this technology, it is necessary to efficiently connect the upper and lower chips to reduce the occupied area after mounting. For this reason, a through hole is provided in a semiconductor chip, a conductive layer is filled in the through hole, and both surfaces of the semiconductor chip are electrically connected (for example, Patent Document 1).
貫通孔内に空間を残しておくと、半導体チップの動作の信頼性を低下させる要因になる場合がある。そのため、特許文献1に開示されるように、例えば、電解めっき法を用いて、貫通孔の内部に導電層を充填する。しかしながら、貫通孔の内部に導電層を充填するには、多くの時間が必要であった。また、貫通孔の大きさ、または電解めっき法の条件によっては貫通孔内の導電層にボイドが発生し、貫通孔内に多くの空間が残存し、密閉性が低下する場合もあった。 If a space is left in the through hole, the reliability of the operation of the semiconductor chip may be reduced. Therefore, as disclosed in Patent Document 1, for example, an electroplating method is used to fill the inside of the through hole with a conductive layer. However, it takes a lot of time to fill the inside of the through hole with the conductive layer. Further, depending on the size of the through hole or the conditions of the electrolytic plating method, voids may be generated in the conductive layer in the through hole, leaving a lot of space in the through hole, which may reduce the sealing performance.
本発明は、貫通電極基板における貫通孔内の密閉性を高めることを目的とする。 An object of this invention is to improve the sealing performance in the through-hole in a through-electrode board | substrate.
本発明の一実施形態によると、第1の面と第2の面とを貫通する貫通孔が形成され、少なくとも前記貫通孔の内壁に沿って絶縁層が形成された半導体基板に、前記貫通孔を介して前記第1の面から前記第2の面まで延在する導電層を、前記貫通孔の前記第1の面側および前記第2の面側が開口した状態で形成し、前記導電層を形成した後、大気圧下で前記第1の面側にフィルムレジストをラミネートすることにより前記貫通孔の前記第1の面側の開口を塞ぐように第1の感光性樹脂層を形成し、前記第1の感光性樹脂層を形成した後、減圧状態で前記第2の面側にフィルムレジストをラミネートして、前記貫通孔を介して前記第1の感光性樹脂層と接触する第2の感光性樹脂層を形成することを特徴とする貫通電極基板の製造方法が提供される。これによれば、第2の感光性樹脂層が貫通孔内に導入されやすくなり、貫通孔内の密閉性を高めることができる。
According to an embodiment of the present invention, the through hole is formed in a semiconductor substrate in which a through hole penetrating the first surface and the second surface is formed, and an insulating layer is formed at least along the inner wall of the through hole. A conductive layer extending from the first surface to the second surface via the first hole is formed in a state where the first surface side and the second surface side of the through hole are open, and the conductive layer is formed After forming, a first photosensitive resin layer is formed so as to close the opening on the first surface side of the through hole by laminating a film resist on the first surface side under atmospheric pressure , After forming the first photosensitive resin layer, a film resist is laminated on the second surface side in a reduced pressure state, and a second photosensitive film that comes into contact with the first photosensitive resin layer through the through hole. A through electrode substrate manufacturing method characterized in that a conductive resin layer is formed is provided. . According to this, the second photosensitive resin layer can be easily introduced into the through hole, and the hermeticity in the through hole can be improved.
前記第1の感光性樹脂層および前記第2の感光性樹脂層の少なくとも一方をフォトリソグラフィによりパターニングすることにより、前記導電層に至る開口部を形成する一方、前記貫通孔内の前記第1の感光性樹脂層および前記第2の感光性樹脂層を残存させてもよい。これによれば、感光性樹脂層のパターン形成と、貫通孔への絶縁性樹脂の充填とを一度に行うことができる。 An opening reaching the conductive layer is formed by patterning at least one of the first photosensitive resin layer and the second photosensitive resin layer by photolithography, while the first photosensitive resin layer in the through hole is formed. The photosensitive resin layer and the second photosensitive resin layer may be left. According to this, pattern formation of the photosensitive resin layer and filling of the insulating resin into the through hole can be performed at a time.
前記第1の感光性樹脂層が形成されるときに前記貫通孔へ導入される当該第1の感光性樹脂層の導入量は、前記第2の感光性樹脂層が形成されるときに前記貫通孔へ導入される当該第2の感光性樹脂層の導入量よりも少なくてもよい。これによれば、第1の感光性樹脂層が貫通孔を通過して反対側から流出してしまうことを抑制することができる。 The amount of the first photosensitive resin layer introduced into the through-hole when the first photosensitive resin layer is formed is such that the penetration amount when the second photosensitive resin layer is formed. It may be less than the amount of the second photosensitive resin layer introduced into the holes. According to this, it can suppress that the 1st photosensitive resin layer passes through a through-hole, and flows out from the other side.
また、本発明の一実施形態によると、第1の面と第2の面とを貫通する貫通孔が形成された半導体基板と、前記貫通孔の内壁の少なくとも一部に形成された絶縁層と、前記貫通孔内の一部かつ前記絶縁層上に形成され、前記貫通孔を介して前記第1の面から前記第2の面まで延在する導電層と、前記絶縁層および前記導電層とともに前記貫通孔内を充填する絶縁性充填部材とを備え、前記導電層は、1つの前記貫通孔において互いに分離された第1の導電層および第2の導電層を含み、前記第1の導電層および前記第2の導電層は、前記絶縁性充填部材に埋設された導電部材によって電気的に接続されていることを特徴とする貫通電極基板が提供される。これによれば、貫通孔内の密閉性を高めることができる。また、回路配置の自由度を向上させることができ、接続の自由度を向上させることもできる。
According to one embodiment of the present invention, a semiconductor substrate in which a through hole penetrating the first surface and the second surface is formed, and an insulating layer formed on at least a part of the inner wall of the through hole. A conductive layer formed on a part of the through hole and on the insulating layer and extending from the first surface to the second surface through the through hole; together with the insulating layer and the conductive layer An insulating filling member that fills the inside of the through hole, and the conductive layer includes a first conductive layer and a second conductive layer that are separated from each other in one through hole, and the first conductive layer and the second conductive layer, the through electrode substrate, characterized that you have been electrically connected by a conductive member embedded in the insulating filling member. According to this, the airtightness in a through-hole can be improved. In addition, the degree of freedom of circuit arrangement can be improved, and the degree of freedom of connection can also be improved.
前記絶縁性充填部材は、絶縁性樹脂を含んでもよい。これによれば、貫通孔内に絶縁性充填部材を充填することが容易になる。 The insulating filling member may include an insulating resin. According to this, it becomes easy to fill the through hole with the insulating filling member.
前記導電層は、前記絶縁層上に薄膜状に形成されていてもよい。これによれば、絶縁性充填部材を充填しやすくなるため、貫通孔内の密閉性を高めることができる。 The conductive layer may be formed in a thin film shape on the insulating layer. According to this, since it becomes easy to fill with an insulating filling member, the airtightness in a through-hole can be improved.
前記導電層は、1つの前記貫通孔において互いに分離された第1の導電層および第2の導電層を含んでもよい。これによれば、回路配置の自由度を向上させることができる。 The conductive layer may include a first conductive layer and a second conductive layer that are separated from each other in one through hole. According to this, the freedom degree of circuit arrangement | positioning can be improved.
前記第1の導電層および前記第2の導電層は、前記絶縁性充填部材に埋設された導電部材によって電気的に接続されていてもよい。これによれば、接続の自由度を向上させることができる。 The first conductive layer and the second conductive layer may be electrically connected by a conductive member embedded in the insulating filling member. According to this, the degree of freedom of connection can be improved.
前記絶縁性充填部材は、前記第1の面側と前記第2の面側とで組成が異なっていてもよい。これによれば、絶縁性充填部材を充填しやすくする感光性樹脂層を用いることができるため、貫通孔内の密閉性を高めることができる。 The composition of the insulating filling member may be different between the first surface side and the second surface side. According to this, since the photosensitive resin layer which makes it easy to fill the insulating filling member can be used, the sealing property in the through hole can be improved.
また、本発明の一実施形態によると、上記貫通電極基板と、前記貫通電極基板を間に配置するように積層され、電気的に接続された他の2つの基板またはチップとを有することを特徴とする半導体装置が提供される。これによれば、貫通孔内の密閉性を高めた貫通電極基板により半導体装置の信頼性を向上することができる。 Further, according to one embodiment of the present invention, the through-electrode substrate and the other two substrates or chips that are stacked and electrically connected to each other so as to be disposed between the through-electrode substrates are provided. A semiconductor device is provided. According to this, the reliability of the semiconductor device can be improved by the through electrode substrate having improved sealing performance in the through hole.
また、本発明の一実施形態によると、上記貫通電極基板と、前記貫通電極基板に並んで配置された他の基板またはチップとを有することを特徴とする半導体装置が提供される。これによれば、貫通孔内の密閉性を高めた貫通電極基板により半導体装置の信頼性を向上することができる。 According to an embodiment of the present invention, there is provided a semiconductor device comprising the through electrode substrate and another substrate or chip arranged side by side with the through electrode substrate. According to this, the reliability of the semiconductor device can be improved by the through electrode substrate having improved sealing performance in the through hole.
本発明によると、貫通電極基板における貫通孔内の密閉性を高めることができる。 According to the present invention, it is possible to improve the sealing performance in the through hole in the through electrode substrate.
<第1実施形態>
以下、本発明の第1実施形態に係る貫通孔基板の製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(数字の後にA、B等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
<First Embodiment>
Hereinafter, the manufacturing method of the through-hole board | substrate which concerns on 1st Embodiment of this invention is demonstrated in detail, referring drawings. In addition, embodiment shown below is an example of embodiment of this invention, This invention is limited to these embodiment, and is not interpreted. Note that in the drawings referred to in the present embodiment, the same portion or a portion having a similar function is denoted by the same reference symbol or a similar reference symbol (a reference symbol simply including A, B, etc. after a number) and repeated. The description of may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
[貫通電極基板10の構成]
図1は、本発明の第1実施形態に係る貫通電極基板の貫通電極を説明する上面図である。なお、図9において、図1のIX−IX方向に見た場合の断面の模式図を示している。なお、図1は、半導体基板100の第2の面102側から見た図である。まず、貫通電極基板10の構成について、図1および図9を用いて説明する。
[Configuration of Through Electrode Substrate 10]
FIG. 1 is a top view illustrating a through electrode of a through electrode substrate according to the first embodiment of the present invention. In addition, in FIG. 9, the schematic diagram of the cross section at the time of seeing in the IX-IX direction of FIG. 1 is shown. 1 is a view of the
貫通電極基板10は、貫通孔150が形成された半導体基板100において、半導体基板100の第1の面101側と第2の面102側とを、貫通孔150を介して電気的に接続するための導電層250が形成されている。貫通孔150は、半導体基板100の第1の面101から第2の面102を貫通するように形成された孔である。
The through
貫通孔150の内壁には、絶縁層250が形成されている。さらに、絶縁層250上には、導電層350が形成されている。貫通孔150内の残りの部分(導電層350より内側)には、絶縁性充填部材(以下、絶縁性樹脂450という)が充填されている。
An insulating
図9に示すように、この例では、半導体基板100の第1の面101に絶縁層210が形成され、半導体基板100の第2の面102に絶縁層220が形成されている。以下の説明において、絶縁層210、220、250のそれぞれを区別しない場合には、絶縁層200という場合がある。なお、この例では、半導体基板100の第1の面101および第2の面102に直接絶縁層200が形成されているが、これらの間に別の構造体(金属配線、層間絶縁膜、トランジスタ等)が含まれていてもよい。
As shown in FIG. 9, in this example, an insulating
半導体基板100の第2の面102側には導電層320が形成されている。同様に、半導体基板100の第1の面101側には導電層310が形成されている。以下の説明において、導電層310、320、350のそれぞれを区別しない場合には、導電層300という場合がある。
A
半導体基板100の第2の面102側には絶縁性樹脂420が形成されている。同様に、半導体基板100の第1の面101側には絶縁性樹脂410が形成されている。以下の説明において、絶縁性樹脂410、420、450のそれぞれを区別しない場合には、絶縁性樹脂400という。
An insulating
絶縁性樹脂400は、感光性樹脂層を形成した後、フォトリソグラフィによるパターニングが行われ、焼成されることにより得られる。この例では、絶縁性樹脂400には、このパターニングによって導電層300に至る開口部510、520が形成されている。開口部510は半導体基板100の第1の面101側に形成され、開口部520は半導体基板100の第2の面102側に形成されている。開口部510、520のそれぞれを区別しない場合には、開口部500という場合がある。
The insulating resin 400 is obtained by forming a photosensitive resin layer, performing patterning by photolithography, and baking. In this example,
[貫通電極基板10の製造方法]
図2は、本発明の第1実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。貫通電極基板の製造方法は、貫通孔の内壁に絶縁層が形成された半導体基板に導電層を形成する工程(ステップS100)、第1の感光性樹脂層を形成する工程(ステップS200)、第2の感光性樹脂層を形成(ステップS300)、およびフォトリソグラフィによるパターニングを行う工程(ステップS400)を備えている。以下、各工程について、図を用いて順に説明する。なお、この貫通電極基板の製造方法は、各工程の間に他の工程が含まれていることを妨げない。
[Method for Manufacturing Penetration Electrode Substrate 10]
FIG. 2 is a flowchart illustrating a method for manufacturing the through electrode substrate according to the first embodiment of the present invention. The through electrode substrate manufacturing method includes a step of forming a conductive layer on a semiconductor substrate having an insulating layer formed on the inner wall of the through hole (step S100), a step of forming a first photosensitive resin layer (step S200), a first step. 2 photosensitive resin layers are formed (step S300), and patterning by photolithography (step S400) is provided. Hereinafter, each process is demonstrated in order using a figure. In addition, this manufacturing method of a penetration electrode substrate does not prevent other processes being included between each process.
図3は、本発明の第1実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた半導体基板の断面を示す模式図である。まず、半導体基板100には、第1の面101と第2の面102とを貫通する貫通孔150が形成される。
FIG. 3 is a schematic view showing a cross section of a semiconductor substrate provided with a through hole in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. First, the
この例では、半導体基板100は、シリコンウエハである。なお、半導体基板100は、シリコンに限らず、炭化シリコン等のシリコン化合物であってもよいし、ガリウム砒素等、その他の元素から構成される半導体で形成された基板であってもよい。また、半導体基板100の厚さは、例えば、100μm〜800μmであるが、さらに薄くてもよいし、厚くてもよい。なお、本発明に用いる基板は、典型的には上記のように半導体基板であるが、必ずしもこれに限るものではなく、ガラス、サファイアなどで形成された基板であってもよい。そのような場合であっても、以下の工程に従って貫通電極基板を製造することができる。
In this example, the
貫通孔150は、半導体基板100の一方の面(例えば第2の面102)にマスクを形成し、RIE,DRIE等のドライエッチング、サンドブラスト加工、レーザー加工により形成されてもよいし、有底孔を形成した後、マスクとは反対側の面(例えば第1の面101)をバックグラインドにより研磨して開口させることにより形成されてもよい。また、この例では、貫通孔150の直径は10μm〜100μmであるが、さらに小さくてもよいし、大きくてもよい。また、貫通孔150の形状について制限はないが、例えば円形以外にも矩形や多角形であってもよい。また、貫通電極基板10の用途にもよるが、貫通孔150のアスペクト比は5以上であることが好ましい。
The through-
また、各図では、貫通孔150は貫通孔基板10の厚さ方向にストレートな形状を示しているが、これに限らず、テーパー形状などであってもよい。テーパー形状である場合には、第1の面101側の開口部が狭く、第2の面102側の開口部が広い形状であることが望ましい。すなわち、後述するように、感光性樹脂層が形成される場合、貫通孔150の開口が広い側からの形成を後に行った方が、貫通孔150内に感光性樹脂層を導入しやすいためである。テーパーの角度を断面視において第2の面102と貫通孔150の内壁とのなす角とすると、例えば、テーパーの角度は、91°〜94°とすることが好ましい。
Moreover, in each figure, although the through-
図4は、本発明の第1実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された半導体基板の断面を示す模式図である。図3に示す半導体基板100に対して、図4に示すように絶縁層200(絶縁層210、220、250)が形成される。この絶縁層200は、少なくとも貫通孔150の内壁に形成される。
FIG. 4 is a schematic view showing a cross section of a semiconductor substrate on which an insulating layer is formed in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. As shown in FIG. 4, an insulating layer 200 (insulating
絶縁層200は、例えば、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、またはこれらの積層膜などの絶縁膜であり、CVD法(プラズマCVD法、熱CVD法等)、PVD法(蒸着法およびスパッタリング法等)、熱酸化法等により形成される。絶縁層200の厚さは、例えば、0.5μm〜3μmであるが、さらに薄くてもよいし、厚くてもよい。なお、半導体基板100の第1の面101と絶縁層220との間には、別の構造体が存在していてもよい。この図の状態の半導体基板100に対して、図2に示すステップS100からの各工程が行われる。なお、基板がサファイア、ガラス等の場合には、絶縁層200の存在は任意である。
The insulating layer 200 is, for example, an insulating film such as a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, or a laminated film thereof, and includes a CVD method (plasma CVD method, thermal CVD method, etc.), a PVD method (evaporation method). And sputtering method), thermal oxidation method, and the like. The thickness of the insulating layer 200 is, for example, 0.5 μm to 3 μm, but may be thinner or thicker. Note that another structure may exist between the
図5は、本発明の第1実施形態に係る貫通電極基板の製造方法において、導電層が形成された半導体基板の断面を示す模式図である。図4に示す半導体基板100に対して、導電層300(導電層310、320、350)が形成される。この導電層300は、絶縁層200上に、第1の面101から第2の面102まで延在するように形成される。このとき、導電層300は、貫通孔150の第1の面101側および第2の面102側が開口した状態で形成される。
FIG. 5 is a schematic view showing a cross section of a semiconductor substrate on which a conductive layer is formed in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. Conductive layer 300 (
導電層300は、例えば、銅とバリアメタル(チタン、タンタル、タングステンおよびこれらの窒化物等)との積層膜であり、PVD法(蒸着法およびスパッタリング法等)、CVD法等により形成される。導電層300の厚さは、例えば、0.3μm〜5μmである。このような薄膜状の導電層300は、成膜が容易であり、導電材料を充填する場合に比べて生産性が向上する。導電層300の厚さは、さらに薄くてもよいし、厚くてもよい。なお、さらに電解めっき法や無電解めっき法などにより、貫通孔150内が充填されない程度に金属材料を形成してもよい。この場合の金属材料は、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属またはこれらを用いた合金などから選択される。
The conductive layer 300 is a laminated film of copper and barrier metal (titanium, tantalum, tungsten, and nitrides thereof), for example, and is formed by a PVD method (evaporation method, sputtering method, etc.), a CVD method, or the like. The thickness of the conductive layer 300 is, for example, 0.3 μm to 5 μm. Such a thin film-like conductive layer 300 can be easily formed, and the productivity is improved as compared with the case where the conductive material is filled. The conductive layer 300 may be thinner or thicker. Further, the metal material may be formed to such an extent that the inside of the through
図6は、本発明の第1実施形態に係る貫通電極基板の製造方法において、導電層がパターニングされた半導体基板の断面を示す模式図である。図5に示す半導体基板100に対して、導電層300をフォトリソグラフィによるパターニングを行う。これにより、図1および図6に示すように、導電層310、320の不要部分を除去した導電層300のパターンが形成される(図2、ステップS100)。
FIG. 6 is a schematic view showing a cross section of a semiconductor substrate on which a conductive layer is patterned in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. The conductive layer 300 is patterned by photolithography on the
図7は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第1の感光性樹脂層が形成された半導体基板の断面を示す模式図である。図6に示す半導体基板100の第1の面101側に、第1の感光性樹脂層401を形成する(図2、ステップS200)。第1の感光性樹脂層401は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。第1の感光性樹脂層401の一部は、貫通孔150内に一部導入される。なお、ネガ型でなく、ポジ型であってもよい。
FIG. 7 is a schematic view showing a cross section of the semiconductor substrate on which the first photosensitive resin layer is formed in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. A first
このとき、貫通孔150の第1の面101側の開口は、第1の感光性樹脂層401により塞がれる。なお、貫通孔150の第1の面101側の開口を塞ぐように形成されれば、第1の感光性樹脂層401は、ドライフィルムレジスト以外を用いて形成されてもよい。高粘度(例えば、20cp以上)の液状レジストであってもよい。
At this time, the opening on the
図8は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第2の感光性樹脂層が形成された半導体基板の断面を示す模式図である。図7に示す半導体基板100の第2の面200側に、第2の感光性樹脂層402を形成する(図2、ステップS300)。第2の感光性樹脂層402は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。なお、ネガ型でなく、ポジ型であってもよい。
FIG. 8 is a schematic view showing a cross section of the semiconductor substrate on which the second photosensitive resin layer is formed in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. A second
このとき、半導体基板100の周辺環境を減圧(大気圧より低い圧力)状態にしてラミネートする。これにより、第2の感光性樹脂層402のドライフィルムレジストは、貫通孔150内に導入されて、第1の感光性樹脂層401と接触する。図6に示す状態において、貫通孔150内に空間として残っていた部分(導電層350に囲まれた部分)には、第1の感光性樹脂層401および第2の感光性樹脂層402が充填される。減圧状態の下で貫通孔150内の気体を排気しつつ第2の感光性樹脂層402のラミネートが行われるため、貫通孔150内にボイド等が発生することが抑制される。なお、本明細書において充填とは、完全に空間(ボイド等)を無くす場合に限らず、貫通孔150の内部において、わずかに空間が残存している場合を除外するものではない。
At this time, the surrounding environment of the
なお、第2の感光性樹脂層402を形成する場合には、ドライフィルムレジストをラミネートするときの半導体基板100の周辺環境の圧力をできるだけ真空に近い状態にすることが望ましい。これにより、貫通孔150内へドライフィルムレジストを導入させやすくなる。
In the case of forming the second
また、第2の感光性樹脂層402を形成するときには、第1の感光性樹脂層401を形成するときよりも、ドライフィルムレジストの材料の粘度を低くなるようにすることが望ましい。例えば、第1の感光性樹脂層401を形成するドライレジストフィルムと第2の感光性樹脂層402を形成するドライフィルムレジストとが、それぞれ同じ組成のレジスト材料を用いている場合には、第2の感光性樹脂層402を形成するときに、そのレジスト材料が硬化しない程度にラミネートする時の温度を高くしてレジスト材料の粘度を低下させてもよい。また、第1の感光性樹脂層401よりも第2の感光性樹脂層402の方が、温度の上昇に対して粘度の上昇が小さいレジスト材料を用いたドライフィルムレジストにより形成されるようにすればよい。
Moreover, when forming the 2nd
このように温度の上昇に対して粘度上昇が小さいレジスト材料を用いることで、貫通孔150内へドライフィルムレジストを導入させやすくなり、かつ、第1の感光性樹脂層401を形成するときに、半導体基板100の第2の面102側にドライフィルムレジストが漏れることを抑制することができる。
By using a resist material having a small increase in viscosity with respect to an increase in temperature in this way, it becomes easy to introduce a dry film resist into the through-
また、第1の感光性樹脂層401を形成するときよりも第2の感光性樹脂層402を形成するときの方が、ドライフィルムレジストをラミネートするときの半導体基板100へ押しつける圧力を高めることで、貫通孔150内へドライフィルムレジストを導入させやすくなり、かつ、第1の感光性樹脂層401を形成するときに、半導体基板100の第2の面102側にドライフィルムレジストが漏れることを抑制することができる。
In addition, when the second
また、本発明の第1実施形態によれば、第1の感光性樹脂層401のみを用いて貫通孔150内を充填するのではなく、反対側の面からラミネートされる第2の感光性樹脂層402をさらに用いて貫通孔150内を充填する。このようにすると、貫通孔150内に感光性樹脂層を導入する際に、導入する面の開口とは反対側の開口が塞がれていることになる。そのため、貫通孔150の一方の開口から導入されたドライフィルムレジストが、反対側の開口から漏れてしまうことがなくなる。したがって、ドライフィルムレジストが、ラミネートされるときに貫通孔150を通過して、半導体基板100が載置されるステージに付着したり、半導体基板100のラミネートされていない面に付着してしまったりすることを防止することができる。
In addition, according to the first embodiment of the present invention, the second photosensitive resin is laminated from the opposite surface instead of filling the through
また、第1の感光性樹脂層401を形成するときに、予めドライフィルムレジストが貫通孔150内の一部に導入されていることにより、貫通孔150内の空間が減少していることになる。そのため、第2の感光性樹脂層402を形成するときに、ドライフィルムレジストが貫通孔150内に導入するときの深さが少なくなり、ボイド等の発生を抑制することができる。
In addition, when the first
さらに、第1の感光性樹脂層401および第2の感光性樹脂層402は、開口部510、520を形成するなど、パターンを形成するために用いられる。このとき、貫通孔150内を充填することもできる。したがって、双方の工程を共通化することで、製造工程の短縮をすることもできる。
Further, the first
図9は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第1、第2の感光性樹脂層がパターニングされた半導体基板の断面を示す模式図である。図8の半導体基板100に形成された第1の感光性樹脂層401および第2の感光性樹脂層402に対して、フォトリソグラフィによるパターニングを行う(ステップS400)。これにより、図9に示すように、導電層310に至る開口部510、および導電層320に至る開口部520が形成される。この後、感光性樹脂層を焼成してもよい。図9においては、このようにして感光性樹脂層から得られた絶縁性樹脂400(絶縁性樹脂410、420、450)を示している。なお、絶縁性樹脂400における半導体基板100の第1の面101および第2の面102上の厚さ(絶縁性樹脂410、420の厚さ)は、例えば、10μm〜100μmであるが、さらに薄くてもよいし、厚くてもよい。
FIG. 9 is a schematic view showing a cross section of the semiconductor substrate on which the first and second photosensitive resin layers are patterned in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. Patterning by photolithography is performed on the first
上述のようにして製造された貫通電極基板10は、貫通孔150の内壁に沿って形成された導電層350によって半導体基板100の第1の面101側と第2の面102側とを電気的に接続可能である。また、貫通孔150内部を上述のようにして絶縁性樹脂で充填することにより、電解めっき法により金属材料で充填するよりも製造工程を短縮することができ、また貫通孔150の内部においてボイドの発生を抑制することもできる。
The through
図10は、本発明の第1実施形態に係る貫通電極基板の製造方法において、配線層が形成された半導体基板の断面を示す模式図である。図9に示すように製造された貫通電極基板10を用いて、図10に示すように配線層610、620を形成してもよい。図9に示す貫通電極基板10に対して導電層が形成され、その導電層に対してフォトリソグラフィによるパターニングが行われると、配線層610、620が得られる。なお、このような配線層は層間絶縁膜を介して多層化されてもよい。
FIG. 10 is a schematic view showing a cross section of a semiconductor substrate on which a wiring layer is formed in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. The wiring layers 610 and 620 may be formed as shown in FIG. 10 using the through
このようにして得られた配線層610、620(多層化されている場合には、通常、最表面の配線層)は、他の貫通電極基板10等と接続するときの接続端子として用いられる。
The wiring layers 610 and 620 obtained in this way (usually the outermost wiring layer in the case of multiple layers) are used as connection terminals when connecting to another through
<第2実施形態>
第1実施形態においては、貫通孔150の内壁全体に沿って導電層350が形成されていた。第2実施形態においては、1つの貫通孔150において導電層350が2つに分離している場合について説明する。
Second Embodiment
In the first embodiment, the
図11は、本発明の第2実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図12は、本発明の第2実施形態に係る貫通電極基板において、導電層がパターニングされた後の半導体基板の断面を、図11のXII−XII方向に見た場合の模式図である。第2実施形態に係る貫通電極基板10Aは、貫通孔150A内において、導電層350A1、350A2は互いに分離し、2つのギャップGを形成している。
FIG. 11 is a top view illustrating a through electrode of a through electrode substrate according to the second embodiment of the present invention. FIG. 12 is a schematic view of the through electrode substrate according to the second embodiment of the present invention, when the cross section of the semiconductor substrate after the conductive layer is patterned is viewed in the XII-XII direction of FIG. In the through
これは、第1実施形態における図6に記載のとおり、導電層350をパターニングするとき、またはその前後において、導電層350に対してフォトリソグラフィによるパターニングにより2つのギャップGを形成すればよい。
As shown in FIG. 6 in the first embodiment, two gaps G may be formed by patterning the
このようにすると、導電層320A1、320A2を電気的に絶縁されて、異なる電圧に制御することができる。したがって、半導体基板100の第1の面101側と第2の面102側とを電気的に接続するときに、1つの貫通孔150Aにおいて異なる2種類の電圧制御をすることができる。そのため、第2実施形態に係る貫通電極基板10Aによれば、貫通孔150Aを効率的に利用することができるため、回路配置の自由度を向上させることができる。
Thus, the conductive layers 320A1 and 320A2 can be electrically insulated and controlled to different voltages. Therefore, when the
図13は、本発明の第2実施形態に係る貫通電極基板の貫通電極の他の例を説明する上面図である。図11に記載の貫通電極基板10Aにおいては、1つの貫通孔150Aにおいて2種類の電圧制御ができる構成である。一方、図13に記載の貫通電極基板10Bにおいては、4種類の電圧制御ができる構成を例示した。すなわち、ギャップGが4つ存在し、導電層320B1、320B2、320B3、320B4を電気的に分離して、異なる電圧に制御することができる。そのため、第2実施形態に係る貫通電極基板10Bによれば、貫通孔150Bを効率的に利用することができるため、さらに回路配置の自由度を向上させることができる。
FIG. 13 is a top view for explaining another example of the through electrode of the through electrode substrate according to the second embodiment of the present invention. The through
なお、ギャップGの部分については、絶縁層250A、250Bの厚さが他の部分に比べて薄くなっていてもよいし、絶縁層250A、250Bが除去されて半導体基板100A、100Bが露出していてもよい。また、分離されている各導電層は同じ形状でなくてもよく、例えば、貫通孔150A、150B内の複数の導電層の一部のみが、他に比べて大きくてもよい。
As for the gap G, the insulating
<第3実施形態>
第3実施形態における貫通電極基板10Cは、第2実施形態における貫通電極基板10AのギャップGを隔てて配置された2つの導電層を、貫通孔150Cに埋設された導電部材360Cによって電気的に接続する構成である。
<Third Embodiment>
The through
図14は、本発明の第3実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図15は、本発明の第3実施形態に係る貫通電極基板において、図14のXV−XV方向に見た断面の模式図である。第3実施形態に係る貫通電極基板10Cは、貫通孔150C内において、導電層350C1、350C2は互いに分離し、2つのギャップGを形成している。
FIG. 14 is a top view illustrating a through electrode of a through electrode substrate according to the third embodiment of the present invention. FIG. 15 is a schematic cross-sectional view of the through electrode substrate according to the third embodiment of the present invention as viewed in the XV-XV direction of FIG. In the through
また、絶縁性樹脂450Cには、導電部材360Cが埋設されている。導電部材360Cは、導電層350C1と導電層350C2とを電気的に接続している。そのため、貫通電極基板10Cは、第2実施形態における貫通電極基板10Aとは異なり、導電層320C1、320C2は同電圧に制御される。
In addition, a
第1の感光性樹脂層401が形成された後に、導電部材360Cが形成される。導電部材360Cは、例えば導電層350Cと異なる部材で形成される。異なる部材とは、この例では、導電部材360Cをエッチングする際に、適宜選択される導電部材360Cのエッチング条件において、導電層350Cとエッチングレートの選択比が高くできる部材をいう。これにより、導電部材360Cのエッチング時に導電層350C、320Cが一緒に除去されてしまうことを防止することができる。その後、第2の感光性樹脂層402が形成されることにより、導電部材360Cは絶縁性樹脂450Cに埋設される。
After the first
このように構成することにより、貫通電極基板10Cの第1面側と第2面側との接続の自由度を向上させることができる。
By configuring in this way, the degree of freedom of connection between the first surface side and the second surface side of the through
なお、導電部材360Cについて、第3実施形態においては第2実施形態における貫通電極基板10Aに適用したが、貫通電極基板10Bに適用してもよく、また、第1実施形態における貫通電極基板10に適用してもよい。また、導電部材360Cについては、絶縁性樹脂450Cに埋設されていれば、どのような形状であってもよい。例えば、十字型等であってもよい。
The
<第4実施形態>
第1実施形態において第1の感光性樹脂層401と第2の感光性樹脂層402とは同じ組成の材料を用いていた。第4実施形態においては、第1の感光性樹脂層401と第2の感光性樹脂層402とは異なる組成の材料を用いている。例えば、第1の感光性樹脂層401と第2の感光性樹脂層402とは、組成が異なることにより、粘度、耐熱性等の特性が異なってもよい。このように特性が異なるものを用いることにより、例えば、第2の感光性樹脂層402の粘度が第1の感光性樹脂層401の粘度よりも低くした場合には、第1の感光性樹脂層401の第2の面102Dからの流出を防ぎ、また、貫通孔150D内への第2の感光性樹脂層402の導入を容易にすることができる。
<Fourth embodiment>
In the first embodiment, the first
図16は、本発明の第4実施形態に係る貫通電極基板の断面を示す模式図である。第4実施形態においては、第1の感光性樹脂層401と第2の感光性樹脂層402とが異なる組成の材料を用いているため、図16に示すように、貫通孔150D内の絶縁性樹脂は、概ね境界Sより半導体基板100Dの第1の面101D側が絶縁性樹脂450D1となり、半導体基板100Dの第2の面102D側が絶縁性樹脂450D2となる。なお、境界S付近においては、絶縁性樹脂450D1および絶縁性樹脂450D2が混合し、明確な境界ができない場合もある。
FIG. 16 is a schematic view showing a cross section of the through electrode substrate according to the fourth embodiment of the present invention. In the fourth embodiment, since the first
<第5実施形態>
第5実施形態においては、第1実施形態における貫通電極基板10を用いて製造される半導体装置について説明する。
<Fifth Embodiment>
In the fifth embodiment, a semiconductor device manufactured using the through
図17は、本発明の第5実施形態に係る半導体装置を示す図である。半導体装置1000は、3つの貫通電極基板10(10−1、10−2、10−3)が積層され、LSI基板70に接続されている。貫通電極基板10−1は、例えば、DRAM等の半導体素子が形成され、配線層610、620等で形成された接続端子81−1、82−1を有している。これらの貫通電極基板10(10−1、10−2、10−3)の1以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。接続端子81−1は、LSI基板70の接続端子80とバンプ90−1により接続されている。接続端子82−1は、貫通電極基板10−2の接続端子81−2とバンプ90−2により接続されている。貫通電極基板10−2の接続端子82−2と、貫通電極基板10−3の接続端子83−1とについても、接続端子がバンプ90−3により接続する。バンプ90(90−1、90−2、90−3)は、例えば、インジウム、銅、金等の金属を用いる。
FIG. 17 is a diagram showing a semiconductor device according to the fifth embodiment of the present invention. In the
なお、貫通電極基板10を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板10と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板10と他の基板とを接着してもよい。
In addition, when laminating | stacking the penetration electrode board |
図18は、本発明の第5実施形態に係る半導体装置の別の例を示す図である。図18に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)71−1、71−2、および貫通電極基板10が積層され、LSI基板70に接続されている。
FIG. 18 is a diagram showing another example of the semiconductor device according to the fifth embodiment of the present invention. A
半導体チップ71−1と半導体チップ71−2との間に貫通電極基板10が配置され、バンプ90−1、90−2により接続されている。LSI基板70上に半導体チップ71−1が載置され、LSI基板70と半導体チップ71−2とはワイヤ95により接続されている。この例では、貫通電極基板10は、複数の半導体チップを積層して3次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ71−1を3軸加速度センサとし、半導体チップ71−2を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
The through
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板10に形成してもよい。
When the semiconductor chip is a sensor formed by a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier, and the like may be formed on the semiconductor chip or the through
図19は、本発明の第5実施形態に係る半導体装置の別の例を示す図である。上記2つの例(図17、図18)は、3次元実装であったが、この例では、2.5次元実装に適用した例である。図19に示す例では、LSI基板70には、6つの貫通電極基板10(10−1〜10−6)が積層されて接続されている。ただし、全ての貫通電極基板10が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板10(10−1〜10−6)の1以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。
FIG. 19 is a diagram showing another example of the semiconductor device according to the fifth embodiment of the present invention. The above two examples (FIGS. 17 and 18) are three-dimensional mounting, but in this example, the example is applied to 2.5-dimensional mounting. In the example shown in FIG. 19, six penetration electrode substrates 10 (10-1 to 10-6) are stacked and connected to the
図19の例では、LSI基板70上に貫通電極基板10−1、10−5が接続され、貫通電極基板10−1上に貫通電極基板10−2、10−4が接続され、貫通電極基板10−2上に貫通電極基板10−3が接続され、貫通電極基板10−5上に貫通電極基板10−6が接続されている。なお、図18に示す例のように、貫通電極基板10を複数の半導体チップを接続するためのインターポーザとして用いても、このような2.5次元実装が可能である。例えば、貫通電極基板10−3、10−4、10−6などが半導体チップに置き換えられてもよい。
In the example of FIG. 19, the through electrode substrates 10-1 and 10-5 are connected to the
上述のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。
The
図20は、本発明の第5実施形態に係る半導体装置を用いた電子機器を示す図である。半導体装置1000が搭載された電気機器の例として、図20(a)にはスマートフォン500を示し、図20(b)にはノート型パーソナルコンピュータ600を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するCPU等で構成される制御部1100を有する。各種機能には、半導体装置1000からの出力信号を用いる機能が含まれる。
FIG. 20 is a diagram showing an electronic apparatus using the semiconductor device according to the fifth embodiment of the present invention. As an example of an electric device in which the
10…貫通電極基板、70…LSI基板、71…半導体チップ、80,81,82…接続端子、90…バンプ、95…ワイヤ、100…半導体基板、101…第1の面、102…第2の面、150…貫通孔、200,210,220,250…絶縁層、300,310,320,350…導電層、401…第1の感光性樹脂層、402…第2の感光性樹脂層、400,410,420,450…絶縁性樹脂、510,520…開口部、610,620…配線層、500…スマートフォン、600…ノート型パーソナルコンピュータ、1000…半導体装置、1100…制御部
DESCRIPTION OF
Claims (9)
前記導電層を形成した後、大気圧下で前記第1の面側にフィルムレジストをラミネートすることにより前記貫通孔の前記第1の面側の開口を塞ぐように第1の感光性樹脂層を形成し、
前記第1の感光性樹脂層を形成した後、減圧状態で前記第2の面側にフィルムレジストをラミネートして、前記貫通孔を介して前記第1の感光性樹脂層と接触する第2の感光性樹脂層を形成することを特徴とする貫通電極基板の製造方法。 A through-hole penetrating the first surface and the second surface is formed, and at least an insulating layer is formed along the inner wall of the through-hole from the first surface via the through-hole. Forming a conductive layer extending to the second surface in a state where the first surface side and the second surface side of the through hole are opened;
After forming the conductive layer, the first photosensitive resin layer is formed so as to close the opening on the first surface side of the through hole by laminating a film resist on the first surface side under atmospheric pressure. Forming,
After forming the first photosensitive resin layer, a film resist is laminated on the second surface side in a reduced pressure state, and the second photosensitive resin layer is in contact with the first photosensitive resin layer through the through hole. A method for producing a through electrode substrate, comprising forming a photosensitive resin layer.
前記貫通孔の内壁の少なくとも一部に形成された絶縁層と、
前記貫通孔内の一部かつ前記絶縁層上に形成され、前記貫通孔を介して前記第1の面から前記第2の面まで延在する導電層と、
前記絶縁層および前記導電層とともに前記貫通孔内を充填する絶縁性充填部材と
を備え、
前記導電層は、1つの前記貫通孔において互いに分離された第1の導電層および第2の導電層を含み、
前記第1の導電層および前記第2の導電層は、前記絶縁性充填部材に埋設された導電部材によって電気的に接続されていること
を特徴とする貫通電極基板。 A semiconductor substrate in which a through-hole penetrating the first surface and the second surface is formed;
An insulating layer formed on at least a part of the inner wall of the through hole;
A conductive layer formed on a part of the through hole and on the insulating layer and extending from the first surface to the second surface through the through hole;
An insulating filling member that fills the through hole together with the insulating layer and the conductive layer ;
The conductive layer includes a first conductive layer and a second conductive layer separated from each other in one of the through holes,
The first conductive layer and the second conductive layer, the through electrode substrate, characterized that you have been electrically connected by a conductive member embedded in the insulating filling member.
前記貫通電極基板を間に配置するように積層され、電気的に接続された他の2つの基板またはチップとを有することを特徴とする半導体装置。 A through electrode substrate according to any one of claims 4 to 7 ,
A semiconductor device comprising: two other substrates or chips that are stacked and electrically connected so that the through electrode substrate is disposed therebetween.
前記貫通電極基板に並んで配置された他の基板またはチップとを有することを特徴とする半導体装置。 A through electrode substrate according to any one of claims 4 to 7 ,
A semiconductor device comprising: another substrate or a chip arranged side by side with the through electrode substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013087085A JP6263859B2 (en) | 2013-04-18 | 2013-04-18 | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013087085A JP6263859B2 (en) | 2013-04-18 | 2013-04-18 | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014212183A JP2014212183A (en) | 2014-11-13 |
JP6263859B2 true JP6263859B2 (en) | 2018-01-24 |
Family
ID=51931727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013087085A Active JP6263859B2 (en) | 2013-04-18 | 2013-04-18 | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6263859B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6878794B2 (en) * | 2016-08-31 | 2021-06-02 | 大日本印刷株式会社 | Perforated substrate manufacturing method and perforated substrate |
JP6341245B2 (en) | 2016-09-05 | 2018-06-13 | 大日本印刷株式会社 | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device |
JP7214409B2 (en) * | 2018-09-05 | 2023-01-30 | キヤノン株式会社 | liquid ejection head |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176247A (en) * | 2000-12-11 | 2002-06-21 | Ibiden Co Ltd | Method for filling hole of flat body |
JP2005064446A (en) * | 2003-07-25 | 2005-03-10 | Dainippon Printing Co Ltd | Method of manufacturing laminating module |
US7129567B2 (en) * | 2004-08-31 | 2006-10-31 | Micron Technology, Inc. | Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements |
KR20110045098A (en) * | 2008-09-30 | 2011-05-03 | 이비덴 가부시키가이샤 | Electronic component built-in wiring board and its manufacturing method |
JP4735767B2 (en) * | 2008-10-16 | 2011-07-27 | 大日本印刷株式会社 | Through electrode substrate and semiconductor device |
JP2010258301A (en) * | 2009-04-27 | 2010-11-11 | Shinko Electric Ind Co Ltd | Interposer and semiconductor device |
JP5568357B2 (en) * | 2010-04-05 | 2014-08-06 | 株式会社フジクラ | Semiconductor device and manufacturing method thereof |
US20120319293A1 (en) * | 2011-06-17 | 2012-12-20 | Bok Eng Cheah | Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package |
-
2013
- 2013-04-18 JP JP2013087085A patent/JP6263859B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014212183A (en) | 2014-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4937842B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5846185B2 (en) | Through electrode substrate and semiconductor device using the through electrode substrate | |
US9349673B2 (en) | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus | |
US11742273B2 (en) | Through electrode substrate and semiconductor device | |
JP6263859B2 (en) | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device | |
JP2016072433A (en) | Through electrode substrate and method of manufacturing the same | |
JP2012253227A (en) | Wiring board and manufacturing method of the same | |
JP5377657B2 (en) | Manufacturing method of semiconductor device | |
JP6446934B2 (en) | Conductive material through-hole substrate and manufacturing method thereof | |
JP6561635B2 (en) | Through electrode substrate and manufacturing method thereof | |
JP5994825B2 (en) | Through electrode substrate, manufacturing method thereof, and semiconductor device using the through electrode substrate | |
JP6672705B2 (en) | Interposer and method of manufacturing interposer | |
JP2012134526A (en) | Semiconductor device | |
TWI587418B (en) | Semiconductor device and method of manufacturing same | |
KR20150016798A (en) | Semicondctor devices and methods for fabricating the same | |
JP6379786B2 (en) | Through electrode substrate, wiring substrate, and semiconductor device | |
JP2019114734A (en) | Through electrode substrate, method of manufacturing the same, and semiconductor device using the same | |
JP6380486B2 (en) | Through electrode substrate, manufacturing method thereof, and semiconductor device using the through electrode substrate | |
JP6372546B2 (en) | Through electrode substrate and semiconductor device using the through electrode substrate | |
JP2016167491A (en) | Method of manufacturing through wiring board | |
JP6044697B2 (en) | Through electrode substrate and semiconductor device using the through electrode substrate | |
JP6986221B2 (en) | Manufacturing method of hole electrode substrate, hole electrode substrate and semiconductor device | |
JP2017073413A (en) | Interposer, method of manufacturing interposer, and semiconductor device using interposer | |
JP2017041558A (en) | Through electrode substrate and manufacturing method therefor | |
JP2018166221A (en) | Through electrode substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6263859 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |